KR20140034768A - 반전도성 고체 기판 상에 니켈 또는 코발트 기반의 금속층을 증착시키는 방법 및 상기 방법을 적용하기 위한 키트 - Google Patents

반전도성 고체 기판 상에 니켈 또는 코발트 기반의 금속층을 증착시키는 방법 및 상기 방법을 적용하기 위한 키트 Download PDF

Info

Publication number
KR20140034768A
KR20140034768A KR1020137026551A KR20137026551A KR20140034768A KR 20140034768 A KR20140034768 A KR 20140034768A KR 1020137026551 A KR1020137026551 A KR 1020137026551A KR 20137026551 A KR20137026551 A KR 20137026551A KR 20140034768 A KR20140034768 A KR 20140034768A
Authority
KR
South Korea
Prior art keywords
nickel
cobalt
layer
cavities
copper
Prior art date
Application number
KR1020137026551A
Other languages
English (en)
Other versions
KR101914538B1 (ko
Inventor
벵상 메벨렉
도미니끄 쉬르
Original Assignee
알쉬메
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알쉬메 filed Critical 알쉬메
Publication of KR20140034768A publication Critical patent/KR20140034768A/ko
Application granted granted Critical
Publication of KR101914538B1 publication Critical patent/KR101914538B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 3차원 집적 회로의 상호 접속을 만들기 위한 실리콘 관통 비아(TSV)를 형성하기 위하여, 반도체 기판의 공동에 니켈 또는 코발트를 증착하기 위한 키트와 관련된다. 또한, 본 발명은 상기 반도체 기판의 절연 표면을 금속화하는 방법에 관한 것으로 상기 방법은 적어도 하나의 니켈 또는 코발트 금속염, 적어도 하나의 환원제, 적어도 하나의 아민 기능기를 함유한 고분자, 및 적어도 하나의 금속 이온 안정화제를 포함하는 액체 수성 용액과 상기 절연 표면을 접촉시키는 것을 포함한다. 니켈 또는 코발트 층의 스텝 커버리지는 80%보다 클 수 있는데, 이는 전착에 의하여 구리로 비아를 후속 충전시키는 것을 촉진한다.

Description

반전도성 고체 기판 상에 니켈 또는 코발트 기반의 금속층을 증착시키는 방법 및 상기 방법을 적용하기 위한 키트 {METHOD OF DEPOSITING METALLIC LAYERS BASED ON NICKEL OR COBALT ON A SEMICONDUCTING SOLID SUBSTRATE, KIT FOR APPLICATION OF SAID METHOD}
본 발명은 일반적으로 3차원 집적 회로와 같은 전자 장치의 제조 공정에 관한 것이다. 본 발명은 특히, 니켈 또는 코발트 금속층을 무전해 증착함으로써 실리콘 관통 비아(through-silicon vias, TSVs)와 같은 공동들(cavity)을 갖는 절연 기판을 금속화시키는 방법 및 이를 위한 조성물들을 갖는 키트에 관한 것이다.
3차원 집적 회로를 제조할 때, 전기 전도성 구리로 충전된 통상 실리콘 관통 비아라고 불리는 수직의 상호 접속 방법에 의하여 칩들을 적층하고 연결한다.
일반적으로 비아는 실리콘을 식각하여 형성한 후, 상기 실리콘 웨이퍼 박층화(wafer thinning) 공정 전에 원하는 깊이로 금속층을 형성한 것이다. 금속화 공정 중, 비아는 닫히거나 또는 “블라인드(blind)” 상태가 된다(이를 “블라인드 비아”라 한다.). 비아의 형태와 크기는 그 기능 및 실리콘 웨이퍼 상의 그 위치에 따라 변한다. 일반적으로 비아는 그 깊이, 구멍 지름, 및 비아의 깊이 대 지름의 종횡비로 구별된다. 예를 들어, 종횡비가 10:1인 원통형 비아는 그 깊이의 10분의 1이 되는 지름을 갖는다. 비아는 보통 원통형이지만, 개구 지름이 바닥 지름보다 큰, 경사진 형태도 있다. 일반적으로, 실리콘 관통 비아가 있는 구조물은, 실리콘 관통 비아의 크기보다 작은 마이크로일렉트로닉스 분야에서 연결 부재를 제조할 때 사용하는, "다마신(damascene) 공정"과 유사한 공정을 통해 금속화된다. 상기 공정은 하기 연속 단계를 포함한다.
- 실리콘 웨이퍼 상에 비아를 식각하는 단계;
- 일반적으로 실리콘 옥사이드 또는 절연 고분자로 구성된 절연층을 증착하는 단계;
- 구리의 이동을 방지하기 위한 차단층 또는 “라이너(liner)”를 증착하는 단계;
- 구리 전착(electrodeposition)에 의해 비아를 충전하는 단계; 및
- 기판 표면의 기계화학적 연마(mechanical-chemical polishing)에 의해 실리콘 웨이퍼 표면으로부터 과잉의 구리를 제거하는 단계;
비아를 구리로 충전하기 전에, 차단층 상에 “시드층(seed layer)”이라 불리는 금속 구리의 얇은 층을 증착할 필요가 있을 수 있다; 이는 차단층 표면의 전기 저항을 낮추어 주고, 비아의 균일한 구리 충전을 돕는다.
차단층을 증착하는 단계, 임의로 시드층을 형성하는 단계, 구리를 충전하는 단계, 및 구리를 연마하는 단계를 모두 통칭하여 “실리콘 관통 비아의 금속화”라고 표현한다.
절연층은 보통 실리콘 옥사이드 또는 실리콘 나이트라이드와 같은 실리콘 유도체, 또는 절연 고분자로 구성된다.
집적 회로의 동작 중 인가된 전류 밀도의 영향하에서, 구리 이온의 이동을 방지하기 위하여 절연체 위에 층을 증착할 필요가 있다. “구리의 확산 차단층” 또는 간단히 “차단층” 이라고도 불리는 상기 층은, 일반적으로, 탄탈럼(Ta), 티타늄(Ti), 니켈(Ni), 코발트(Co), 니켈-텅스텐 합금(NiW), 코발트-텅스텐 합금(CoW), 니켈-붕소 합금(NiB), 코발트-붕소 합금(CoB), 니켈-인 합금(NiP), 코발트-인 합금(CoP), 탄탈럼 나이트라이드(TaN), 티타늄 나이트라이드(TiN), 티타늄-텅스텐 합금(TiW), 텅스텐 탄소 나이트라이드(WCN) 또는 이들 물질들의 조합으로 구성된다.
차단층은 보통 기상(PVD, CVD, ALD)에서 증착되나, 절연 기판의 표면 상에 금속을 증착시키는 금속염 용액으로부터도 형성될 수 있다.
기판이 전기 전도체라면, 상기 기판에 전기적으로 극성을 주어 기판 표면 상에 금속을 전착시킬 수 있다. 전착은 예를 들어 다음과 같은 방법으로 수행된다: 금속 이온, 및 임의로, 형성된 코팅층의 물성(평탄도, 전기 저항, 및 증착물 입자구조의 미세함 등)을 향상시키기 위한 각종 작용제를 함유한 욕조(bath)에 제1전극을 구성하는 코팅될 기판과 제2전극을 넣고 그 사이에 전류를 흘려주는 것이다.
기판에 전기적인 극성을 부여할 필요가 없는 자가 촉매 또는 “무전해”라고도 불리는 비전기화학적 공정을 통하여 차단층 상에 금속을 증착시킬 수도 있다.
본 발명은, 실리콘 관통 비아의 금속화를 위한 공정 중 니켈 또는 코발트에 기반한 차단층의 증착에 특별히 적용될 수 있다. 표면이 코팅되는 기판은, 바람직하게, 절연층으로 코팅된 전도성 또는 반전도성 기판이다. 여기서, 상기 절연층은 특히 3차원 집적 회로 제조 공정에 사용될 수 있는 것과 같은 실리콘 관통 비아를 형성하려는 목적으로 만들어진 공동들의 집합을 갖는다. 본 발명은, 더욱 특별히 바람직하게 무전해 조건에서 니켈 또는 코발트 기반의 차단층을 증착시키는 방법에 관한 것이다.
니켈 기반 차단층을 증착시키는 무전해 공정은 이미 선행 기술에 기재되어 있다.
미국 특허출원 공개번호 2005/0110149는 실리카 기반의 절연 중간층을 포함하는 반도체 장치의 제조 공정을 기재하고 있다. 여기서, 상기 절연 중간층은 팔라듐을 함유한 화합물로 표면 개질된 유기 실란 단분자 필름으로 덮여 있다. 상기 개질된 필름은 차단층을 형성하는 코발트 기반 또는 니켈 기반의 층으로 무전해 공정에 의해 덮이게 되고, 상기 층 위에 구리층이 전착에 의해 증착된다.
실질적으로 유사한 방법이 미국 특허출원 공개번호 2008/0079154에 기재되어 있다. 여기서는, 반도체 장치의 서로 다른 층 간의 접착력을 향상시키기 위하여, 니켈 기반 화합물(NiB)으로 무전해 처리한 후, 코발트 기반 화합물(CoWP)로 연속적으로 무전해 처리하는 방법을 권장한다.
더 나아가, 티타늄 기반의 차단층을 보완하기 위하여 니켈 및 보론 박막의 무전해 증착 방법이 제안되었다(FR 2935713 A1).
폴리에틸렌-이민은 특히 구리 확산 차단층 상에 증착된 구리 시드층을 보완하기 위하여 구리 착화제로서 전착 용액에 사용되었다(EP 1479793).
일본 특허 공개번호 2007-254793에는, 니켈 증착물 상에 반응 부산물이 침전되는 것을 방지하기 위하여, 무전해 공정 중 니켈 안정화제로서 폴리(알릴-아민)이 제시되었다.
상기 문헌들에 언급된 차단층 증착 방법들은 기상에서 수행되거나, 전기화학적이거나, 혹은 자가촉매 무전해 반응에 의하거나에 상관 없이 모두 적합한 차단층, 즉, 매칭(matching)되고, 불연속성이 없으며, 피복될 비아의 표면 토포그래피(topography)를 가지며, 더욱이 광범위한 종횡비를 갖는 차단층을 얻는 것을 가능하게 한다. 그러나, 공동들의 바닥에 물질을 증착하는 것은 비아의 내벽이나 기판 표면보다 항상 더 어렵다. 따라서, 비아의 바닥에 증착된 금속 차단층의 두께는 항상 비아 내벽, 비아 개구부(opening), 또는 기판 표면 상이든 간에 증착물의 다른 부위에서의 층 두께보다 얇다.
공동의 표면 상에 차단층의 증착물이 불균일하게 분포되면 근본적으로 두 가지 결함이 생긴다. 첫째, 후속 공정에서 전착에 의하여 비아를 구리로 충전하는 것이 더 어려워진다. 사실상, 금속 차단층의 두께가 얇을수록, 비아를 구리로 충전하는 공정 중에 기판이 분극화(polarization)됨으로 인하여 차단층의 전류 밀도가 낮아지기 때문에 후속 단계에서 차단층 표면 상에 구리를 전착시키는 것이 더욱 어려워진다. 둘째, 실리콘의 박층화를 통하여 실리콘 관통 비아가 노출되는 경우, 비아 내벽의 차단층의 두께가 작으면 차단 기능이 떨어져 구리 원자가 전자이동(electromigration)할 위험이 증가한다.
그러므로, 실리콘 관통 비아를 형성하기 위한 공동의 바닥뿐만 아니라 공동의 내벽에서도 금속 증착물의 양을 증가시킬 수 있는 니켈 또는 코발트 기반의 차단층을 증착하는 새로운 방법의 개발이 요구된다.
또한, 비아 바닥에서 층의 두께에 대한 표면층 두께의 비를 나타내는 “스텝 커버리지(step coverage)”가 더 높아지게끔 금속층을 증착할 수 있도록 하는 조성물이 요구된다.
그러므로, 본 발명은 특히 3차원 집적 회로를 만들기 위한 “실리콘 관통 비아” 형태의 구조물 상에, 바람직하게, 코팅될 기판의 전기적 분극화 없이, 화학적인 방법으로 차단층을 증착하는 데 있어서 생기는 문제들을 해결하고자 하는 것을 목적으로 하고 있다.
본 발명에서 언급한 문제들은 니켈 또는 코발트 금속염 및 환원제에 기반한 특정 조성물들에 의하여 해결될 수 있음이 밝혀졌는데, 이는 본 발명의 기초를 구성하고 있는 것이다. 상기 조성물들은 특히 아민 기능기를 포함하는 고분자를 함유한 것을 특징으로 한다.
모든 예상과 달리, 아민 기능기를 함유한 고분자는 비아의 최상단부에서 금속의 성장 속도를 감소시킴으로써 기판 상에 니켈 또는 코발트가 일반적인 경우와 다르게 성장하는 것을 돕고, 따라서 충전될 공동의 최상단부과 바닥 사이에서 비아 표면의 피복 정도(degree of coverage)가 역전될 수 있다는 사실이 처음으로 발견되었다. 또한, 비아의 내벽 상에서 차단층의 두께도 증가하였다. 따라서, 전착에 의하여 비아를 구리로 후속 충전하는 것이 가능하여졌다. 증착물의 차단 효과는 그 두께가 증가할수록 증가하므로, 차단층의 두께가 얇을 때 생길 수 있는 누설 전류 및 전자 장치의 오작동의 위험이 최소화되었다.
따라서, 본 발명의 제1의 양태는, 실리콘 기판과 같은 전기 전도성 또는 반전도성 기판을 무전해 코팅하는 방법에 관한 것으로서, 상기 기판은 전기 절연 물질의 층으로 덮여 있고, 공동들의 집합(블라인드 비아)을 가진다. 상기 방법은 상기 기판의 공동들의 절연 표면을, 니켈 또는 코발트 기반의 물질을 포함하고, 구리 확산에 대한 장벽을 형성하는 금속층으로 코팅하는 것으로 이루어지며, 상기 코팅 방법은 다음을 포함하는 수성 용액과 상기 절연 표면을 50℃ 내지 90℃, 바람직하게, 60℃ 내지 80℃의 온도에서, 30초 내지 30분, 바람직하게, 2분 내지 20분 동안 접촉시켜 상기 공동들의 바닥에서 적어도 6 nm의 두께를 갖는 금속층을 형성하는 것을 포함한다.
- 바람직하게, 10-3 M 내지 1 M의 농도의, 적어도 하나의, 니켈 또는 코발트 이온 금속염;
- 바람직하게, 10-4 M 내지 1 M의 양의, 적어도 하나의, 니켈 또는 코발트 이온 환원제;
- 임의로, 바람직하게, 10-3 M 내지 1 M의 양의, 적어도 하나의, 니켈 또는 코발트 이온 안정화제; 및
- 바람직하게, 5 내지 250 mg/l의 농도의, 아민 기능기를 함유한 적어도 하나의, 고분자.
상기 방법을 통하여, 특히 7:1이 넘는 높은 종횡비를 갖는 공동의 바닥에서, 공업적 생산이 가능한 속도로, 스텝 커버리지가 80% 혹은 100%를 넘도록, 충분한 두께의 니켈 금속층을 증착할 수 있다는 것이 밝혀졌다.
본 발명의 방법에 따르면, 아민 기능기를 함유한 고분자의 농도는 니켈이 증착된 층의 스텝 커버리지 - 표면층의 두께에 대한 비아 바닥층의 두께비로 표현되는 - 가 80% 초과, 바람직하게 90% 초과, 더욱 바람직하게, 100% 보다 큰 상태가 되도록 유리하게 선택된다. 본 발명의 일 구현예에서, 110% 초과 또는 120% 초과의 스텝 커버리지를 얻는 것도 가능하다.
비고분자성 아민과 같은 니켈 또는 코발트 안정화제의 존재 하에서, 아민 기능기를 함유한 고분자가, 특히 7:1 이상의 매우 높은 종횡비를 갖는 공동에서, 니켈 증착물의 스텝 커버리지를 증가시킬 수 있다는 것이 밝혀졌다.
본 발명의 제2의 양태에 따르면, 본 발명은, 실리콘 기판과 같은 전기 전도성 또는 반전도성 기판을 코팅하기 위한 키트에 관한 것으로, 상기 기판은 전기 절연 물질 층으로 덮여 있고, 특히, 상기 공동들은 3차원 집적 회로의 제조 공정에 사용되는 실리콘 관통 비아를 형성하기 위한 공동들(블라인드 비아)의 집합을 가지며, 상기 키트는 다음을 포함하는 것을 특징으로 한다.
- 10-3 M 내지 1 M의 농도의, 적어도 하나의, 니켈 또는 코발트 이온 금속염;
- 10-4 M 내지 1 M의 양의, 적어도 하나의, 니켈 또는 코발트 이온 환원제;
- 임의로, 10-3 M 내지 1 M의 양의, 적어도 하나의, 니켈 또는 코발트 이온 안정화제; 및
- 5 내지 250 mg/l의 농도의, 아민 기능기를 함유한 적어도 하나의 고분자,
상기 고분자와 상기 환원제는 별도로 패키징된다.
상기 키트에서, 상기 금속염은, 예를 들어, 니켈 설페이트 헥사하이드레이트일 수 있고, 상기 환원제는, 바람직하게, 디메틸아민 보란일수 있다.
일 구현예에 따르면, 아민 기능기를 함유한 고분자는 수평균 분자량이 500 내지 700 g/mol인 폴리(에틸렌 이민)이다. 상기 아민 기능기를 함유한 고분자는 15 내지 100 mg/l의 농도로 존재할 수 있다.
다음을 포함하는 수성 용액을 사용하여 우수한 결과를 얻었다.
- 100 mM 내지 200 mM의 농도의, 적어도 하나의 니켈 금속염;
- 400 mM 내지 550 mM의 양의, 적어도 하나의 보론 환원제;
- 임의로, 150 mM 내지 300 mM의 양의, 적어도 하나의 안정화제. 바람직하게, 시트르산;
- 15 내지 100 mg/l의 양의, 대략 600 g/mol의 수평균 분자량(Mn)을 갖는 폴리(에틸렌 이민); 및
- 임의로, pH값을 8.5 내지 9.5로 조정하기 위한 pH 조절제.
상기 용액은 실리콘 다이옥사이드 또는 폴리-4-비닐피리딘(P4VP)의 절연 층으로 덮인 실리콘 기판 상에 유리하게 적용된다. 상기 절연층의 표면은 임의로 팔라듐 화합물로 활성화되었을 수 있다. 상기 용액에서, 상기 폴리(에틸렌 이민)은 바람직하게 분지된다.
본 발명의 바람직한 적용 예로서, 니켈 또는 코발트를 포함하는 층을 증착하기 위하여, 상기 용액은 니켈 염 및 코발트 염으로부터 선택된 적어도 하나의 금속염을 포함한다. 상기 용액은 구리 염을 포함하지 않는다.
또한, 차단층은 니켈-텅스텐(NiW), 코발트-텅스텐(CoW), 니켈-코발트 또는 니켈-코발트-텅스텐과 같은 니켈 또는 코발트의 합금을 포함할 수 있다. 텡스텐은 앞서 언급한 합금에 텅스텐산 WO2(OH)2 또는 암모늄 텅스테이트와 같은 텅스테이트 염을 추가함으로써 공급될 수 있다.
니켈 또는 코발트의 염은 바람직하게, 아세테이트, 아세틸아세토네이트, 헥사플루오로포스페이트, 나이트레이트, 퍼클로레이트, 설페이트 및 테트라플루오로보레이트를 포함하는 군에서 선택된 수용성 염이다.
본 발명에서 바람직한 금속염은 니켈 설페이트 또는 코발트 설페이트, 니켈 클로라이드 또는 코발트 클로라이드, 니켈 아세테이트 또는 코발트 아세테이트, 또는 니켈 설파메이트 또는 코발트 설파메이트에서 선택된다. 예를 들면 니켈 설페이트 헥사하이드레이트가 선택된다.
본 발명의 관점에서 “아민”기 또는 기능기를 포함하는 고분자는 고분자 골격 및/또는 부속쇄에 위치한 몇몇의 지방족 또는 방향족 아민기를 포함하고, 상기 아민기는 일차, 이차, 또는 삼차일 수 있다. 아민기의 대부분은 바람직하게, 고분자의 반복 단위의 일부를 형성한다. 상기 고분자는 바람직하게, 중성형태(즉, 비양성자화)이고, 양전하를 띠는 제4급 아민 기능기를 포함하지 않는다. 고분자는 바람직하게는 출발 물질 그 자체를 반응시켜서 얻어진 화합물을 의미한다. 아민 기능기를 함유한 상기 고분자는 바람직하게, 아민 기능기를 함유한 적어도 하나의 단량체의 고분자이다.
상기 “아민” 고분자는 키토산, 폴리(알릴-아민), 폴리(비닐-아민), 폴리(비닐-피리딘), 폴리(아미노-스타이렌), 폴리(에틸렌 이민), 폴리(L-라이신), 및 상기 고분자들의 산(혹은 양성자화된) 형태로부터 유도된 고분자 및 공중합체로부터 선택된 것일 수 있다.
상기 폴리(알릴-아민) 고분자 및 공중합체는 바람직하게, 수평균 분자량(Mn)이 500 내지 60,000 g/mol일 수 있고, 하기 화학식의 단위를 포함할 수 있다. 여기서, n은 정수이다.
Figure pct00001
상기 폴리(4-아미노-스타이렌) 고분자 및 공중합체는 류코에메랄딘 및 에메랄딘 형태일 수 있으며, 바람직하게, 수평균 분자량(Mn)이 500 내지 150,000 g/mol 일 수 있다. 상기 고분자는 하기 화학식의 단위를 포함한다. 여기서, n은 정수이다.
Figure pct00002
상기 폴리(비닐-아민)은, 바람직하게, 수평균 분자량(Mn)이 500 내지 25,000 g/mol인 화학식 CH2=CH-NH2의 비닐-아민의 고분자 및 공중합체로부터 선택될 수 있다. 또한, 상기 폴리(비닐-아민)은, 바람직하게, 수평균 분자량(Mn)이 500 내지 500,000 g/mol인 CH2=CH-NHCH3의 N-메틸-비닐-아민의 고분자 및 공중합체로부터 선택될 수 있다.
폴리(비닐-피리딘)의 고분자 및 공중합체, 예를 들어, 폴리(2-비닐-피리딘) 또는 폴리(4-비닐-피리딘)은, 바람직하게, 수평균 분자량(Mn)이 500 내지 15,000　g/mol이다.
마지막으로, 상기 폴리(L-라이신)은 바람직하게, 수평균 분자량(Mn)이 500 내지 140,000 g/mol이고 하기 화학식의 단위를 포함하는 폴리(L-라이신)의 고분자 및 공중합체로부터 선택될 수 있다. 여기서, n은 정수이다.
Figure pct00003
본 발명의 일 구현예에 따르면, 질소 원자를 고분자의 골격에, 또한 측쇄화된 고분자의 부속기에 포함하고 있는 폴리(에틸렌 이민)의 동종중합체 또는 공중합체를 사용하는 것이 바람직하다. 상기 폴리(에틸렌 이민)은 아민 기능기가 양성자화 되지 않은 염기성 형태일 수 있다. 또는, 상기 폴리(에틸렌 이민)은, 내부의 아민 기능기의 일부 혹은 전부가 양성자화된 산성 형태일 수 있다.
상기 폴리(에틸렌 이민)은 그 고분자 또는 공중합체가 선형이고 사슬의 양 말단 각각에 존재하는 반응기로 인해 추가적으로 중합이 일어날 수 있다는 점에서, 텔레켈릭(telechelic) 일 수 있다.
예를 들어, 선형 폴리(에틸렌 이민)은 하기 화학식의 단위를 포함하고 수평균 분자량(Mn)이 500 내지 25,000 g/mol인 것일 수 있다. 여기서, n은 정수이다.
Figure pct00004
또한, 일정한 비율의 1차 아민, 2차 아민 및 3차 아민 단위를 포함하고, 수평균 분자량(Mn)이 500 내지 70,000 g/mol인 측쇄화된 폴리(에틸렌 이민)을 사용하는 것도 가능하다. 측쇄화된 폴리(에틸렌 이민)은, 비록 하기 화학식이 정확한 상기 고분자의 구조와 상응하지는 않는다 하여도, 하기 화학식에 의하여 개략적으로 나타낼 수 있다. 여기서, n은 정수이다.
Figure pct00005
상기 폴리(에틸렌 이민)은, 예를 들어, 수평균 분자량(Mn)이 500 내지 700 g/mol이고, 바람직하게, 중량평균 분자량(Mw)이 700 내지 900 g/mol인, CAS 넘버가 25987-06-8인 폴리(에틸렌 이민)일 수 있다. 이러한 폴리(에틸렌 이민)은 시그마-알드리치(Sigma-Aldrich)사에 의해 시판되며 참조 번호는 408719이다.
또한, 상기 폴리(에틸렌 이민)은 예를 들어 수평균 분자량(Mn)이 500 내지 700 g/mol이고, CAS 넘버가 9002-98-6인 폴리(에틸렌 이민)일 수 있다. 이러한 폴리(에틸렌 이민)은 폴리사이언스 사(Polysciences, Inc.)가 판매하며 참조 번호는 02371이다.
예를 들어, 공동의 개구부 지름이 1 내지 10 ㎛일 때, 수평균 분자량이 500 내지 700 g/mol이고, 바람직하게, 15 내지 100 mg/l의 농도를 갖는 폴리(에틸렌 이민)을 사용할 수 있다.
키토산(폴리-D-글루코사민)의 유도체는 수평균 분자량이 500 내지 15,000 g/mol일 수 있다.
본원에서, 고분자의 수평균 분자량 및 중량 평균 분자량은 당해 기술 분야의 통상의 기술자에게 잘 알려진 고전적 방법, 예를 들어, 겔 투과 크로마토그래피(Gel Permeation Chromatography, GPC) 또는 광산란(Light Scattering, LS)에 의하여 각각 독립적으로 측정될 수 있다.
본 발명에 따른 아민 기능기를 함유한 고분자의 농도는 5 내지 250 mg/l인 것이 유리하며, 특별히 10 내지 200 mg/l 일 수 있고, 더욱 바람직하게, 15 내지 150 mg/l일 수 있다. 예를 들어, 15 내지 100 mg/l이거나, 더욱 바람직하게, 20 내지 100 mg/l일 수 있다(1 mg/l는 1 ppm과 같다).
아민 기능기를 함유한 고분자의 최소 농도는, 스텝 커버리지가 증가된 차단층을 얻을 수 있도록 유리하게 선택될 수 있다. 일반적으로, 스텝 커버리지는 접촉 시간 및 아민 기능기를 함유한 고분자의 농도에 비례하여 증가하는 것으로 관찰된다. 수득된 스텝 커버리지의 한계값을 벗어나는 상기 접촉 시간 및 아민 기능기를 함유한 고분자의 농도를 측정하는 것이 가능할 것이다. 또한, 접촉 시간은 특히 공동의 바닥에서 얻고자 하는 차단층의 원하는 두께와 관련하여 선택될 것이다.
유리하게, 본 발명의 환원제는 인 유도체, 보란 유도체, 글루코오스, 포름알데하이드, 및 하이드라진을 포함하는 군으로부터 선택될 수 있다.
상기 인 유도체는 하이포아인산(hypophosphorous acid)(H2PO2) 및 이의 염, 및 붕산 및 이의 염에서 선택될 수 있다.
본 발명에 사용된 상기 환원제는 보론 유도체 및 특별히 디메틸아민 보란, 피리딘 보란, 모르폴렌(morpholene) 보란, 또는 터트-부틸아민 보란으로부터 유리하게 선택된다. 바람직하게, 디메틸아민 보란(DMAB)이 사용될 수 있다.
안정화제는 니켈 이온 또는 코발트 이온과 착물을 형성할 수 있는 화합물로부터 선택되는데, 이는 환원제에 의하여 용액 중 금속 이온이 환원되는 것을 방지하기 위함이다.
상기 금속 이온의 안정화제는 에틸렌디아민 및 아세트산, 숙신산, 말론산, 아미노아세트산, 말산, 또는 시트르산의 염 중에서 선택될 수 있다. 바람직하게, Ni2 + 이온을 안정화시키기 위하여 시트르산 또는 그 염이 선택된다.
수성 용액의 pH는 산성 또는 염기성일 수 있으며, CRC Press에서 출판한 데이비드 R. 리데의 “화학 및 물리 핸드북-84판”에 기재된 것과 같은 하나 이상의 pH 조정 화합물(혹은 완충제)에 의하여 pH가 원하는 범위로 조정될 수 있다.
상기 수성 용액은, 예를 들어, pH를 3 내지 12의 값으로 조절하는 제제를 포함할 수 있으며, 예를 들어, pH를 8 내지 12로 조정하는 비고분자성 아민을 포함할 수 있다.
아민 기능기를 함유하는 고분자가 폴리(에틸렌 이민)일 때, 본 발명에 따른 수성 용액의 pH는 유리하게 8.5 내지 10의 범위이다. 특히 9자리수, 예를 들어, pH가 8.9와 9.1 사이의 값을 가진다. 이러한 경우, pH 조절제로서 테트라메틸암모늄 히드록사이드(TMAH) 또는 N-메틸-에탄올아민을 사용할 수 있다.
일 구현예에 따르면, 용액의 pH는 고분자의 모든 아민 기능기가 양성자화되지 않거나 또는 고분자 아민 기능기의 일부가 양성자화 되도록 선택된다.
일반적으로, 상기 금속층은 상기 기판을 50 내지 90℃, 바람직하게, 70℃의 온도에서, 30초 내지 30분 동안 원하는 층 두께에 맞추어 수성 용액에 담지함으로써 제조될 수 있다.
본 발명에 따른 수성 용액에 기판을 노출시키기 전에, 예비적으로 기판을 미리 적시는(prewetting) 예비 단계가 수행될 수 있다. 상기 기판은, 예를 들어, 환원제는 없지만 안정화제를 갖는 금속염을 함유하는 수성 용액 또는 용액에 담지된다. 바람직하게, 탈이온수가 사용된다. 이 모든 것들이 500 mbar 이하의 음압에서 1분 내지 30분, 바람직하게, 5분 내지 15분 동안 놓여진다.
유리한 일 구현예에 따르면, 상기 금속층은 비활성 또는 환원 분위기 하에서, 1분 내지 30분, 바람직하게, 약 10분 동안 200 내지 400℃, 바람직하게, 250℃의 온도에서 열처리(anneal)될 수 있다.
니켈 또는 코발트 층을 증착하는 단계는 코팅될 기판을 20 내지 600 rpm의 속도로 회전시키거나 혹은 반응기 내에서 수성 용액을 단순히 재순환시킴으로써 수행될 수 있다.
상기 언급된 일반적인 온도 범위에서 상기 수용액을 사용하면, 1분 내지 20분 동안의 접촉 시간에서 6 내지 200 nm의 두께를 갖는 금속 필름을 얻을 수 있다.
종횡비-공동의 깊이 대 개구부의 지름의 비로 표현되는-는 2:1 내지 30:1의 범위에서 변할 수 있다. 본 발명의 방법을 통하여, 유리하게 그 스텝 커버리지를 증가시키면서, 특별히 높은 종횡비를 갖는 공동으로 니켈의 금속층을 증착하는 것이 가능하다. 예를 들어, 종횡비가 2:1보다 크거나, 3:1보다 크거나, 4:1보다 크거나, 5:1보다 크거나, 6:1보다 크거나, 심지어 7:1보다 클 수 있다.
10:1 자리수의 종횡비를 갖는 공동에 대하여, 선행기술의 방법에 의한 스텝 커버리지는 80%를 넘지 못한 반면에, 우리는 처음으로 80% 초과, 심지어 85%보다 큰 스텝 커버리지를 얻을 수 있었다. 본 출원인은 또한, 예상치 못하게, 스텝 커버리지가 역전되어 100%를 넘는 경우도 관찰하였다.
본 발명의 방법을 통하여, 매우 높은 종횡비, 특히 20:1 이상이거나 심지어 30:1 정도의 종횡비를 갖는 공동의 표면에서 니켈 기반의 차단층의 스텝 커버리지를 또한 증가시킬 수 있다.
공동의 깊이는 실리콘 웨이퍼에 형성된 실리콘 관통 비아의 위치 및 기능에 따라 변한다. 따라서, 그 깊이는 1 내지 500 ㎛, 일반적으로 10 내지 250 ㎛의 범위에서 변한다. 공동은 예를 들어 그 개구부에서 200 nm 내지 200 ㎛의 지름을 갖고, 일반적으로, 1 내지 75㎛의 값을 갖는다.
본 발명의 일 구현예에 따르면, 공동의 깊이는 10 내지 50 ㎛인 반면에, 그 개구부는 1 내지 10 ㎛이다.
그 표면에 차단층이 증착될 절연 기판은 실리카, 및 SiOC, SiN, SiOCH 및 SiC와 같은 실리카 유도체로부터 선택된 물질로 구성될 수 있고, 상기 물질은 기상 공정(CVD, 화학 기상 증착) 또는 열 산화에 의하여 증착될 수 있다.
또는, 절연 기판은 스핀 코팅 또는 전자 융합(electrografting), 예를 들어, FR 2933425 A1 출원에 개시된 것과 같은 전자 융합 공정에 의하여 증착된 절연 고분자로 구성될 수 있다.
상기 고분자는 일차 아민, 이차 아민, 에나민, 알코올, 티올, 방향족 헤테로고리(특별히 피리딘, 피롤, 티오펜과 같은) 및 비방향족 헤테로고리 기로 구성된 군으로부터 선택된 하나 이상의 기들을 갖는 고분자로부터 선택될 수 있다. 예를 들어, 폴리(4-비닐-피리딘)(P4VP)과 같은 비닐-피리딘 고분자, 또는 폴리-2-하이드록시에틸 메타크릴레이트(PHEMA)와 같은 메타크릴레이트 고분자가 사용될 수 있다.
절연층의 표면은 니켈 또는 코발트 기반의 차단층의 증착 전에 활성화될 수 있다. 이러한 표면 활성화는, FR 2950063 A1 또는 FR 2950634 A1에 개시된 바에 따라, 예를 들어 팔라듐과 같은 귀금속을 그래프팅(grafting)함으로써 수행될 수 있다.
후속하는 고분자를 함유한 절연 기판의 표면을 금속 차단층으로 덮는 공정을 위해, 상기 절연 기판 표면은 팔라듐으로 활성화될 수 있다. 이러한 활성화를 수행하기 위하여 사용되는 조성물은, 예를 들어, 하나 이상의 팔라듐 착물로 구성된 활성화제 및 용매 중, 적어도 두 개의 글리시딜 기능기를 갖고 적어도 두 개의 이소시아네이트 기능기를 갖는 바인더로 구성되어 있다. 상기 팔라듐 착물은 디에틸렌트리아민 리간드를 함유할 수 있고, 상기 바인더는 유리하게 디글리시딜 에테르 부탄일 수 있다.
이관능성(bifunctional) 유기 바인더로서 아미노프로필트리메톡시실란을 사용하고, 디에틸렌트리아민 함유 팔라듐 착물과 같은 팔라듐 착물을 사용하는 것과 동일한 방법으로 실리콘 옥사이드를 갖는 절연 기판의 표면을 활성화할 수 있다.
또한, WO 2010/001504에 기재된 것과 같은 니켈-보론 나노 입자의 증착에 의해서 절연층의 표면이 활성화될 수 있다.
본 발명의 바람직한 적용 측면에서, 상기 기재된 방법은 추후 공동를 구리로 충전시키는 단계가 뒤따를 수 있으며, 임의로는 상기 충전 단계에 앞서 구리 시드층을 형성하는 단계를 실시할 수 있다.
본 발명에 따른 상기 용액과 방법에 의하여, 매우 높은 종횡비를 갖고 그 표면이 절연 물질층으로부터 형성된 공동를 훌륭한 품질의 전착에 의하여 구리로 채우는 것이 가능하다는 것이 관찰되었다.
상기 언급된 방법에 의하여 니켈 또는 코발트를 포함하는 차단층으로 덮인 비아는 이후 실리콘 관통 비아를 충전시킬 때 사용되는 전통적인 전착법에 의하여 구리로 충전될 수 있다. 당해 기술분야의 통상의 기술자에게 잘 알려진 이러한 방법은, 미리 절연층, 차단층, 임의로 구리 시드층으로 덮였고, 구리 이온 산 또는 염기의 욕조(bath)에 담겼던 웨이퍼에 전류를 인가하는 것을 포함한다.
충전 단계 동안, 충전될 공동의 표면은 정전류 모드(고정된 부과 전류) 또는 정전위 모드(부과 고정 전위, 임의로 기준 전극에 관하여) 또는 펄스 모드(전류 혹은 전압)로 분극화된다.
충전될 공동의 표면은, 예를 들어, 단위 면적당 0.2 mA/㎠ 내지 50 mA/㎠, 바람직하게, 0.5 mA/㎠ 내지 5 mA/㎠의 범위의 전류를 부과하는 연속 모드로 분극화된다.
본 발명의 상기 차단층을 증착하는 것은, 유리하게, 구리 집단의 균열 또는 보이드를 형성함 없이 상기 비아를 구리로 충전할 수 있도록 하는 데 있어 일반적으로 필요한 구리 시드층을 증착하는 단계를 생략하는 것을 가능하게 한다.
일 구현예에 따르면, 본 발명에 따른 방법은, 차단층의 표면 상에 구리 시드층을 미리 형성하지 않고서 구리로 공동을 충전하는 것으로 구성된, 차단층을 형성하는 단계의 이후의 단계를 포함한다.
공동은 전착에 의해 구리로 충전될 수 있다. 본 구현예에서, 전착의 욕조(electrodeposition bath)는 용매 중의 용액으로 다음과 같은 것을 포함할 수 있다.
- 45 내지 1500 mM 농도의 구리 이온;
- 45 내지 3000 mM 농도의, 2 내지 4개의 아미노 기를 갖는 지방족 폴리아민으로부터 선택된 적어도 하나의 화합물로 구성된 구리 착화제;
- 상기 구리와 상기 언급된 착화제의 몰비가 0.1 내지 5인 것; 및
- 임의로, 예를 들어, 1 내지 500 mg/l의 농도에서 티오디글리콜산(thiodiglycolic acid)과 같은 촉진제.
본 발명의 특별한 점에 따르면, 상기 구리 이온은 전착 조성물 내에 45 내지 500 mM, 바람직하게, 100 내지 300 mM의 농도로 존재한다.
사용될 수 있는 지방족 폴리아민 중에는, 에틸렌디아민, 디에틸렌디아민, 트리에틸렌테트라아민, 및 디프로필렌트리아민이 언급될 수 있고, 바람직하게, 에틸렌디아민일 수 있다.
상기 전착 조성물 내의 착화제 농도는 일반적으로 45 내지 1500 mM, 바람직하게, 300 내지 900 mM이다. 구리 대 착화제의 몰 비는 일반적으로 0.1 내지 5, 바람직하게, 0.1 내지 1, 더욱 바람직하게, 0.2 내지 0.4이다.
상기 전착 조성물에서, 에틸렌디아민은 착화제로서 특히 선호되는 화합물이다. 특히 구리 이온 대 에틸렌디아민의 몰 비가 0.2 내지 0.4 일 때, 에틸렌디아민이 300 내지 900 mM의 농도로 존재하는 조성물을 사용하여 훌륭한 결과를 얻었다.
본 발명의 유리한 조건으로, 전착 조성물의 pH는 7 내지 11, 바람직하게, 8 내지 9.5일 수 있다. pH 조절제가 추가될 수 있다.
공동을 구리로 충전시키는 것은 20 내지 30 ℃의 온도, 즉, 실온에서 수행될 수 있다.
본 발명의 제3의 양태에 따르면, 본 발명은, 전기 절연성 물질의 층으로 덮여 있고 특히 3차원 집적 회로의 제조 공정에 사용되는 실리콘 관통 비아를 형성하기 위한 공동들의 집합을 갖는, 실리콘 기판과 같은 전기 전도성 또는 반전도성 기판을 코팅하기 위한 앞서 정의된 바와 같은 수성 용액 또는 키트의 용도에 관한 것이다. 상기 수성 용액 또는 키트는, 바람직하게, 구리로 공동을 충전하기 전에 사용될 수 있다.
본 발명은, 본 발명에 따른 수성 용액이 니켈과 보론을 포함하는 구리 확산 차단층을 증착하기 위하여 사용되는, 다음과 같은 비제한적인 실시예로서 예시된다. 이러한 실시예들은 특히 집적 회로를 위한 구리 접속 구조의 제조 공정에 적용될 수 있다.
이러한 실시예들은, 달리 언급된 바가 없다면, 실온(20 내지 30℃)에서 수행된다.
실시예 1 (기준):
본 실시예에서, FR 2950863-A1에 개시된 바에 따라 니켈 염, 안정화제, 및 화학적 환원제를 함유한 용액으로부터 구리 확산 차단층의 무전해 증착이 이루어졌다.
상기 차단층은 다양한 크기의 원통형 공동를 갖는 기판 상에 증착되었고, 폴리-4-비닐피리딘 절연층으로 코팅되었다.
a) 원통형 공동 및 4- 비닐피리딘 고분자로부터 형성된 표면을 갖는 실리콘 기반의 기판 제조:
a1) 기판:
본 실시예에서, 비저항이 20 Ω㎝이고 측면의 길이가 4 ㎝ (4×4 ㎝)이며 두께가 750 ㎛인 P 도핑된 실리콘 조각을 기판으로 사용하였다. 상기 기판은 각각 그 지름이 3, 4, 및 5 ㎛이고, 깊이가 27, 32, 및 35 ㎛인 실리콘 관통 비아를 갖고 있다.
a2) 전자 융합에 의한 기판 표면 상에 폴리 -4- 비닐피리딘(P4VP)층의 증착:
전자 융합 용액
본 실시예에서 사용된 전자 융합 용액은, 1 M 염산 95 ㎖에 4-비닐피리딘(4-VP; 4.5×10-2 mol) 5 ㎖를 첨가하고, 4-니트로벤젠 디아조늄 테트라플루오로보레이트(DNO2; 1×10-3 mol) 236 mg을 상기 생성 혼합물에 첨가하여 제조하였다.
프로토콜
실리콘 기판 상에 전자 융합하는 것은 다음과 같은 것을 포함하는 장치를 사용하여 수행되었다:
- 예정된 속도로 회전시키기 위한 수단이 구비되고 기판을 지지하기 위하여 배치된, 시편 홀더로, 상기 조립체는 따라서 작동 전극으로서 사용되기 위한 의도로 구성되고;
- 대향 전극으로서 사용되기 위한 의도의, 탄소 박(leaf) 또는 백금 박;
- 안정적인 전원 공급 장치 및 전기 접촉을 위한 장치; 및
- 기판 표면 상의 광도 2000 내지 6000 lux(이 경우, 4000 lux)를 얻기 위한, 기판 앞에 위치하고 필터(들)를 구비한 광원(할로겐 램프, 150 W). 이를 위하여, 상기 램프는 시편 표면으로부터 약 10 ㎝의 거리에 위치하였다. 상기 기판은 실험 내내 빛이 조사(照射)되었다.
실리콘 기판 표면 상에 P4VP를 전자 융합하는 것은, 상기 기판을 10 내지 200 rev.min-1(본 실시예에서 50 rev.min-1)의 회전 속도로 미리 세팅된 환경에, 4분 내지 30분(본 실시예에서 10분)의 예정된 시간 동안 "전압 맥동(voltage-pulsed)" 전기화학 프로토콜을 인가하여 수행되었다.
여기서 사용된 전기화학 프로토콜은 다음을 포함한다:
- 0.11초의 총 사이클;
- -15 V의 음극 전위차가 적용되는 0.02초의 분극 시간, Ton; 및
- 0.09초간 지속되는, 0 전위의 정지 시간, Toff.
상기 언급된 조건에서, 200 nm의 두께를 갖는 고분자(P4VP) 층이 얻어졌다.
전자 융합이 완료되고 나면, 질소 흐름 하에서 건조되기 전에, 고분자 코팅된 기판을 물로 수차례 세척하고 난 후, 다시 디메틸포름아마이드(DMF)로 세척하였다.
b) 기판 표면의 활성화:
b1) 팔라듐 착물의 제조:
250 ㎖ 1구 플라스크를 802 mg(4.52 mmol)의 팔라듐 클로라이드(PdCl2), 50 ㎖의 탈이온 수, 및 1 ㎖의 농축 염산(37%, d=1.17), 즉, 0.2 M 농도의 산으로 채웠다. 상기 혼합물을 20분 동안 60℃에서 가열하여 상기 팔라듐 클로라이드를 용해시키고 이로써 H2PdCl4 적갈색 용액을 수득하였다.
이렇게 얻어진 용액에, 0.500 ㎖(4.58 mmol)의 디에틸렌트리아민을 추가하였다. 이를 추가하면, 용액의 색깔이 적갈색에서 치자색(orangey yellow)으로 변한다.
반응 혼합물을 60℃에서 추가로 2시간 동안 보관하였다.
용매를 회전 증발기(rotary evaporator)에서 증발시켰다. 잔류 고체를 뜨거운 에탄올로 재결정하여, 노란색 침상(針狀) 결정 형태의 팔라듐 착물인 C4H13N3PdCl2을 1.268 g 얻었다(수율=88%). 1H NMR (D2O):2.62 (ddd, 2H); 2.82-2.94 (m, 4H); 3.02 (td, 2H).
b2) 활성화 용액의 제조:
b1)단계 후 얻어진 착물 8 mg을 10 ㎖의 N-메틸피롤리디논(NMP)에 용해시켰다.
깨끗하고 건조된 비이커에 디에틸렌 글리콜 모노에틸 에테르 50 ㎖, 팔라듐 착물을 함유하고 있는 상기 언급된 NMP 용액 10 ㎖, 및 디글리시딜 에테르 부탄 0.345 ㎖를 채웠다. 상기 전체를 교반에 의하여 혼합하였다.
b3) 기판 표면의 처리:
b2)단계 후 얻어진 혼합물의 온도를 약 65℃로 올린 후, 앞서 언급한 a)단계에서 제조된 기판을 약 10분 동안 혼합물 속에 담지시켰다. 이렇게 처리된 기판을 그 후 다량의 탈이온수로 세척하였고 질소 흐름 하에서 건조하였다.
c) NiB 금속층의 증착
c1) 용액의 임시 제조:
1 리터 용기에 31.11 g의 니켈 설페이트 헥사하이드레이트(0.118 mol), 44.67 g의 시트르산(0.232 mol), 및 58 g의 N-메틸-에탄올아민(0.772 mol)를 연속적으로 채웠다. 최종 pH는 염기로 9(±0.1)에 조정하였고, 총 용적은 증류수로 1 리터로 조정하였다. 상기 용액을 0.111 g의 티오디글리콜산(0.739 mmol)로 안정화시켰다.
다음 단계에서 사용되기 직전에, 28 g/l의 디메틸아민 보란(DMAB; 0.475 mol)을 포함하는 환원 용액과 앞서 언급한 용액의 부피 비가 1:9가 되도록 상기 DMAB를 첨가하였다.
c2) 확산 방지층을 형성하기 위한 NiB 금속층의 형성:
앞서 제조된 용액 중에 기판을 담지시키고 70℃의 온도에서 원하는 두께에 따라 30초 내지 20분 동안 가열하여 b)단계 후 얻어진 기판의 “활성화”된 표면 상에 NiB 금속층을 형성하였다. 본 실시예에서, 약 50 nm의 금속층 두께를 얻기 위하여 용액에 담그는 시간은 5분이었으며, 90 nm의 경우에는 8분이었다.
얻어진 금속층은 환원 분위기(N2+H2 혼합 (5% H2))하에서 10분 동안 250℃의 온도로 열처리 되었다.
처리된 기판의 특성 평가
앞서 언급된 a)내지 c)단계 후 얻어진 코팅된 기판의 특성을 주사 전자 현미경(SEM)에 의해 평가하였다. 표 1은 아민 고분자를 첨가하지 않은 경우, 기판 표면과 공동의 바닥에서 측정한 두께를 참조 두께로서 제공한다.
실시예 2:
본 실시예에서, 구리 확산 차단층의 무전해 증착을, 니켈 염, 안정화제, 화학 환원제, 및 본 발명에 따른 아민 고분자를 함유한 용액으로부터 시작하여, 수행하였다.
기판은 실시예 1에서 사용한 것과 동일하였다. P4VP 층의 증착(a 단계) 및 기판 표면의 활성화(b 단계)가 실시예 1과 동일한 조건에서 수행되었다.
c) NiB 금속층의 무전해 증착
c1) 무전해 용액의 임시 제조:
시그마-알드리치 사에서 판매하는 참조 번호 408719의 폴리에틸렌 이민(PEI)을 10 내지 20 ppm(mg/l)의 양으로 실시예 1의 c)단계에서 제조한 용액에 첨가하였다.
c2) 확산 차단을 형성하기 위한 NiB 금속층의 형성
앞서 제조된 용액 중에 기판을 담지시키고, 70℃의 온도에서 원하는 두께에 따라 30초 내지 20분 동안 가열하여 b)단계 후 얻어진 기판의 “활성화”된 표면 상에 NiB 금속층을 형성시켰다. 본 실시예에서, 약 40 nm의 금속층 두께를 얻기 위하여 용액에 담그는 시간은 12분이었으며, 80 nm의 경우에는 22분이었다.
얻어진 금속층을 환원 분위기(N2+H2 혼합 (5% H2))하에서 10분 동안 250℃의 온도에서 열처리하였다.
처리된 기판의 특성 평가
앞서 언급된 a)내지 c)단계 후 얻어진 코팅된 기판의 특성을 주사 전자 현미경(SEM)에 의해 평가하였다. 표 2는 니켈-보론 층을 증착하여 형성할 때, PEI가 스텝 커버리지를 조절하는데 어떠한 영향이 있는지를 평가하기 위하여, 기판 표면과 공동의 바닥에서 측정한 두께를 제공한다.
: 공동 최상단부에서의 증착 두께가 40 내지 50 nm인 경우에, 본 발명의 용액 및 참조 용액을 사용하여 공동의 최상단부과 바닥에서 측정한 NiB 층의 두께
시편 PEI (mg/l) 시간 (분) 비아의 크기 (㎛×㎛) 최상단부 (nm) 바닥 (nm) 커버리지 (%)
기준 1 0 5 5×35 48 36 75
시편 1a 10 12 5×35 46 41 89
시편 1b 20 12 5×35 40 52 130
기준 2 0 5 4×32 50 38 76
시편 2a 10 12 4×32 45 39 87
시편 2b 20 12 4×32 38 38 100
기준 3 0 5 3×27 48 38 79
시편 3a 10 12 3×27 48 40 83
시편 3b 20 12 3×27 36 40 111
: 공동 최상단부에서의 증착 두께가 70 내지 90 nm인 경우에, 본 발명의 용액 및 참조 용액을 사용하여 공동의 최상단부과 바닥에서 측정한 NiB 층의 두께
시편 PEI (mg/l) 시간 (분) 비아의 크기 (㎛×㎛) 최상단부 (nm) 바닥 (nm) 커버리지 (%)
기준 4 0 8 5×35 92 66 72
시편 4a 10 22 5×35 82 72 88
시편 4b 20 22 5×35 74 85 114
기준 5 0 8 4×32 88 68 77
시편 5a 10 22 4×32 80 68 85
시편 5b 20 22 4×32 70 84 120
기준 6 0 8 3×27 90 68 76
시편 6a 10 22 3×27 78 67 86
시편 6b 20 22 3×27 71 82 115
폴리(에틸렌 이민)과 같은 아민 기능기를 함유한 고분자를 사용함으로써, 비아 최상단부의 두께를 일정하게 유지하면서 비아 차단층의 두께를 증가시키는 것이 가능하다는 것을 알 수 있다. 20 mg/l의 양을 사용하면, 스텝 커버리지가 100%를 넘는 것도 가능하다.

Claims (17)

  1. 전기 절연 물질의 층으로 덮여 있고, 공동들의 집합을 가지며, 특히 상기 공동들은 3차원 집적 회로의 제조 공정에 사용되는 실리콘 관통 비아를 형성하기 위한 것인, 전도성 또는 반전도성 기판을 무전해 코팅하는 방법으로서,
    상기 방법은, 상기 공동들의 절연 표면을, 구리 확산을 차단하고 니켈 또는 코발트계 물질을 포함하는 금속층으로 코팅하는 것으로 이루어지고,
    여기서, 상기 코팅 방법은, 상기 공동들의 절연 표면을,
    바람직하게, 10-3 M 내지 1 M의 농도의, 적어도 하나의, 니켈 또는 코발트 이온 금속염;
    바람직하게, 10-4 M 내지 1 M의 양의, 적어도 하나의, 니켈 또는 코발트 이온 환원제;
    임의로, 바람직하게, 10-3 M 내지 1 M의 양의, 적어도 하나의, 니켈 또는 코발트 이온 안정화제; 및
    바람직하게, 5 내지 250 mg/l의 농도의, 아민 기능기를 함유한 적어도 하나의 고분자를 포함하는 수성 용액과, 50℃ 내지 90℃, 바람직하게, 60℃ 내지 80℃의 온도에서, 30초 내지 30분, 바람직하게, 2분 내지 20분 동안 접촉시켜, 상기 공동들의 바닥에서 적어도 6 nm의 두께를 갖는 금속층을 형성하는 것을 포함하는, 무전해 코팅 방법.
  2. 제1항에 있어서,
    상기 금속염은 니켈 설페이트, 코발트 설페이트, 니켈 클로라이드, 코발트 클로라이드, 니켈 아세테이트, 코발트 아세테이트, 니켈 설파메이트, 및 코발트 설파메이트로 이루어진 군에서 선택된, 무전해 코팅 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 환원제는 인 유도체, 보란 유도체, 글루코오스, 포름알데하이드, 및 하이드라진으로 이루어진 군에서 선택된, 무전해 코팅 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 아민 기능기를 함유한 고분자는 키토산, 폴리(알릴-아민), 폴리(비닐-아민), 폴리(비닐-피리딘), 폴리(아미노-스타이렌), 폴리(에틸렌 이민), 폴리(L-라이신), 및 이들의 산 형태로 이루어진 군에서 선택된, 무전해 코팅 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 안정화제는 에틸렌디아민, 아세트산 염, 숙신산 염, 말론산 염, 아미노아세트산 염, 말산 염, 및 시트르산 염으로 이루어진 군에서 선택된, 무전해 코팅 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 절연층은 SiO2, SiOC, SiN, SiOCH, SiC, 및 일차 아민, 이차 아민, 에나민, 알코올, 티올, 방향족 헤테로고리(피리딘, 피롤 및 티오펜과 같은) 및 비방향족 헤테로고리기로 이루어진 군으로부터 선택된 어느 하나 이상의 기를 갖는 고분자로 이루어진 군에서 선택된 화합물을 포함하는, 무전해 코팅 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 수성 용액은 상기 용액의 pH를 8 내지 12로 조절하는 제제를 더 포함하는 무전해 코팅 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 절연층은 니켈 또는 코발트 기반의 상기 층을 증착하기 전에 팔라듐 화합물로 상기 절연층의 표면을 활성화시키는 예비 단계를 거치는 무전해 코팅 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 공동들은 개구의 지름이 1 내지 75 ㎛이고, 종횡비가 2:1 내지 30:1인 무전해 코팅 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 차단층을 형성하는 단계 이후에, 상기 차단층의 표면 상에 구리 시드층을 미리 형성하지 않고 구리로 상기 공동들을 충전하는 것으로 이루어진 단계를 포함하는 무전해 코팅 방법.
  11. 제10항에 있어서,
    상기 공동들은 전착에 의해 구리로 충전되고,
    상기 전착의 욕조(electrodeposition bath)는, 용매 중 용액 내에,
    45 내지 1500 mM 농도의 구리 이온;
    45 내지 3000 mM 농도의, 2 내지 4개의 아미노기를 갖는 지방족 폴리아민으로부터 선택된 적어도 하나의 화합물로 이루어진 구리 착화제; 및
    임의로, 예를 들어, 1 내지 500 mg/l의 농도의, 티오디글리콜산(thiodiglycolic acid)과 같은 촉진제를 포함하고,
    상기 구리와 상기 착화제의 몰비가 0.1 내지 5인 무전해 코팅 방법.
  12. 전기 절연 물질의 층으로 덮여 있고, 공동들의 집합을 가지며, 특히 상기 공동들은 3차원 집적 회로의 제조 공정에 사용되는 실리콘 관통 비아를 형성하기 위한 것인, 전도성 또는 반전도성 기판을 코팅하기 위한 키트로서,
    상기 키트는,
    10-3 M 내지 1 M의 농도의, 적어도 하나의, 니켈 또는 코발트 이온 금속염;
    10-4 M 내지 1 M의 양의, 적어도 하나의, 니켈 또는 코발트 이온 환원제;
    임의로, 10-3 M 내지 1 M의 양의, 적어도 하나의, 니켈 또는 코발트 이온 안정화제; 및
    5 내지 250 mg/l의 농도의, 아민 기능기를 함유한 적어도 하나의 고분자를 포함하고, 상기 고분자와 상기 환원제는 별도로 패키징되는 키트.
  13. 제12항에 있어서,
    상기 금속염은 니켈 설페이트 헥사하이드레이트이고, 상기 환원제는 디메틸아민 보란인 키트.
  14. 제12항 또는 제13항에 있어서,
    상기 아민 기능기를 함유한 고분자는 수평균 분자량이 500 내지 700 g/mol인 폴리(에틸렌 이민)인 키트.
  15. 제12항, 제13항, 및 제14항 중 어느 한 항에 있어서,
    상기 아민 기능기를 함유한 고분자는 15 내지 100 mg/l의 농도로 존재하는 키트.
  16. 전기 절연성 물질층으로 덮여 있고 특히 3차원 집적 회로의 제조 공정에 사용되는 실리콘 관통 비아를 형성하기 위한 공동들의 집합을 갖는, 실리콘 기판과 같은 전기 전도성 또는 반전도성 기판을 코팅하기 위한, 제12항 내지 제15항 중 어느 한 항에 따른 키트의 용도.
  17. 상기 공동들을 구리로 충전하기 전의 제16항에 따른 키트의 용도.
KR1020137026551A 2011-05-05 2012-04-18 반전도성 고체 기판 상에 니켈 또는 코발트 기반의 금속층을 증착시키는 방법 및 상기 방법을 적용하기 위한 키트 KR101914538B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1153843 2011-05-05
FR1153843A FR2974818B1 (fr) 2011-05-05 2011-05-05 Procede de depot de couches metalliques a base de nickel ou de cobalt sur un substrat solide semi-conducteur ; kit pour la mise en oeuvre de ce procede
PCT/EP2012/057085 WO2012150133A2 (en) 2011-05-05 2012-04-18 Method of depositing metallic layers based on nickel or cobalt on a semiconducting solid substrate; kit for application of said method

Publications (2)

Publication Number Publication Date
KR20140034768A true KR20140034768A (ko) 2014-03-20
KR101914538B1 KR101914538B1 (ko) 2018-11-02

Family

ID=45954686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137026551A KR101914538B1 (ko) 2011-05-05 2012-04-18 반전도성 고체 기판 상에 니켈 또는 코발트 기반의 금속층을 증착시키는 방법 및 상기 방법을 적용하기 위한 키트

Country Status (11)

Country Link
US (1) US9190283B2 (ko)
EP (1) EP2705172B1 (ko)
JP (1) JP6067681B2 (ko)
KR (1) KR101914538B1 (ko)
CN (1) CN103502509B (ko)
CA (1) CA2829813C (ko)
FR (1) FR2974818B1 (ko)
IL (1) IL228837A (ko)
SG (1) SG193440A1 (ko)
TW (1) TWI552200B (ko)
WO (1) WO2012150133A2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8652649B2 (en) 2009-07-10 2014-02-18 Xtalic Corporation Coated articles and methods
US20150004434A1 (en) * 2013-07-01 2015-01-01 Xtalic Corporation Coated articles and methods comprising a rhodium layer
US9385033B2 (en) 2013-09-27 2016-07-05 Intel Corporation Method of forming a metal from a cobalt metal precursor
KR102264033B1 (ko) 2014-02-21 2021-06-11 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 무전해 도금액을 이용한 관통전극의 형성방법
ES2639300T3 (es) 2014-12-16 2017-10-26 Atotech Deutschland Gmbh Composiciones de baño de chapado para el chapado no electrolítico de metales y aleaciones metálicas
TWI758252B (zh) * 2015-06-30 2022-03-21 美商麥克達米德恩索龍股份有限公司 微電子中之互連的鈷填充
FR3042133B1 (fr) * 2015-10-08 2022-02-11 Aveni Procede de greffage de film mince polymerique sur substrat et procede de metallisation de ce film mince
ES2834877T3 (es) * 2018-01-26 2021-06-21 Atotech Deutschland Gmbh Baño de enchapado en oro electrolítico
CN110129839B (zh) * 2019-05-20 2021-05-14 江西鹏凯环保工程设备有限公司 一种镀铜光亮剂的制备方法
FR3109840B1 (fr) 2020-04-29 2022-05-13 Aveni Procédé de métallisation d’un substrat semi-conducteur, électrolyte et méthode de fabrication de 3D-NAND
CN112663033B (zh) * 2020-12-16 2021-09-28 昆山成功环保科技有限公司 环保型化学沉镍溶液
FR3119848A1 (fr) * 2021-02-18 2022-08-19 Aveni Electrolyte et Procédé d’électrodéposition de cobalt
CN113104882B (zh) * 2021-03-11 2022-10-11 南昌大学 一种电化学碳掺杂可变价态过渡金属氧化物的方法
CN116350852A (zh) * 2022-11-17 2023-06-30 上海市伤骨科研究所 提升力学性能并多位点捕获铜离子的纤维海绵支架及制法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004346422A (ja) * 2003-05-23 2004-12-09 Rohm & Haas Electronic Materials Llc めっき方法
JP4401912B2 (ja) * 2003-10-17 2010-01-20 学校法人早稲田大学 半導体多層配線板の形成方法
WO2005071138A1 (ja) * 2004-01-23 2005-08-04 Ebara Corporation 基板処理方法及び触媒処理液及び基板処理装置
JP4780585B2 (ja) * 2006-03-22 2011-09-28 奥野製薬工業株式会社 無電解ニッケルめっき液
US7547972B2 (en) 2006-09-29 2009-06-16 Waseda University Laminated structure, very-large-scale integrated circuit wiring board, and method of formation thereof
JP5377831B2 (ja) * 2007-03-14 2013-12-25 Ｊｘ日鉱日石金属株式会社 ダマシン銅配線用シード層形成方法、及びこの方法を用いてダマシン銅配線を形成した半導体ウェハー
FR2933425B1 (fr) * 2008-07-01 2010-09-10 Alchimer Procede de preparation d'un film isolant electrique et application pour la metallisation de vias traversants
FR2935713B1 (fr) 2008-09-08 2010-12-10 Alchimer Procede de reparation de couches barrieres a la diffusion du cuivre sur substrat solide semi-conducteur ; kit de reparation pour la mise en oeuvre de ce procede
FR2950062B1 (fr) 2009-09-11 2012-08-03 Alchimer Solution et procede d'activation de la surface d'un substrat semi-conducteur
FR2950633B1 (fr) 2009-09-30 2011-11-25 Alchimer Solution et procede d'activation de la surface oxydee d'un substrat semi-conducteur.
FR2950863B1 (fr) 2009-10-06 2012-03-02 Snecma Circuit d'alimentation en carburant d'un moteur d'aeronef

Also Published As

Publication number Publication date
TWI552200B (zh) 2016-10-01
EP2705172B1 (en) 2018-03-28
JP2014513213A (ja) 2014-05-29
CA2829813A1 (en) 2012-11-08
KR101914538B1 (ko) 2018-11-02
WO2012150133A3 (en) 2013-04-18
US9190283B2 (en) 2015-11-17
JP6067681B2 (ja) 2017-01-25
US20140087560A1 (en) 2014-03-27
SG193440A1 (en) 2013-10-30
WO2012150133A2 (en) 2012-11-08
FR2974818B1 (fr) 2013-05-24
CN103502509B (zh) 2015-11-25
CA2829813C (en) 2020-04-14
EP2705172A2 (en) 2014-03-12
CN103502509A (zh) 2014-01-08
TW201250793A (en) 2012-12-16
IL228837A (en) 2017-12-31
IL228837A0 (en) 2013-12-31
FR2974818A1 (fr) 2012-11-09

Similar Documents

Publication Publication Date Title
KR101914538B1 (ko) 반전도성 고체 기판 상에 니켈 또는 코발트 기반의 금속층을 증착시키는 방법 및 상기 방법을 적용하기 위한 키트
KR101689048B1 (ko) 반도체 기판의 표면을 활성화하는 용액 및 공정
KR101717316B1 (ko) 반도체 기판의 산화된 표면을 활성화하는 용액 및 그 방법
KR101180638B1 (ko) 복합 표면의 선택적 코팅을 위한 방법, 상기의 방법을이용한 마이크로전자 배선 및 집적 회로의 제조
EP2324085A2 (fr) Procede de preparation d'un film isolant electrique et application pour la metallisation de vias traversants
EP1020543A1 (en) Deposition of copper on an activated surface of a substrate
TW201534760A (zh) 採用無電解鍍敷液之貫通電極的形成方法
WO2017102834A1 (en) Process for copper metallization and process for forming a cobalt or a nickel silicide
WO2023150370A1 (en) Method of metallization by a nickel or cobalt alloy for the manufacture of semiconductor devices
TW202403116A (zh) 包含用於由下而上之銅電鍍的加速劑之電解質
WO2023187473A1 (en) Method of metallization with a nickel or cobalt alloy for the manufacture of semiconductor devices
TW202432899A (zh) 在導電基材上薄銅膜之電沉積
EP1022355A2 (en) Deposition of copper on an activated surface of a substrate

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant