KR20140020946A - 고체 촬상 소자 및 촬상 장치 - Google Patents
고체 촬상 소자 및 촬상 장치 Download PDFInfo
- Publication number
- KR20140020946A KR20140020946A KR1020137025686A KR20137025686A KR20140020946A KR 20140020946 A KR20140020946 A KR 20140020946A KR 1020137025686 A KR1020137025686 A KR 1020137025686A KR 20137025686 A KR20137025686 A KR 20137025686A KR 20140020946 A KR20140020946 A KR 20140020946A
- Authority
- KR
- South Korea
- Prior art keywords
- charge accumulation
- region
- potential
- accumulation region
- pixel electrode
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 77
- 238000009825 accumulation Methods 0.000 claims abstract description 206
- 238000006243 chemical reaction Methods 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 239000012535 impurity Substances 0.000 claims description 75
- 239000004065 semiconductor Substances 0.000 claims description 54
- 238000002955 isolation Methods 0.000 claims description 24
- 238000000926 separation method Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000007704 transition Effects 0.000 description 9
- 239000010408 film Substances 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
과대광이 입사되어도 고장나지 않는 적층형의 고체 촬상 소자를 제공한다.
고체 촬상 소자 (100) 는, 기판 (10) 상방의 광전 변환부 (P) 와, 광전 변환부 (P) 에서 발생한 전하에 따른 신호를 판독하는 회로 (S) 를 포함하는 화소 (101) 를 복수 갖는다. 회로 (S) 는, 기판 (10) 내에 형성되고 화소 전극 (21) 으로 이동한 정공이 축적되는 전하 축적부 (10) 와, 전하 축적부 (10) 의 전위에 따른 신호를 출력하는 출력 트랜지스터 (32) 를 포함한다. 전하 축적부 (10) 는, 화소 전극 (21) 과 전기적으로 접속되는 전하 축적 영역 (11) 과, 영역 (11) 옆에 이간되어 형성되는 전하 축적 영역 (13) 과, 영역 (11) 과 영역 (13) 을, 단면 포텐셜에 있어서, 소정의 전위보다 높은 전위에 있어서는 전기적으로 분리하고, 상기 소정의 전위 이하의 전위에 있어서는 전기적으로 접속시키는 영역 (12) 에 의해 구성되고, 출력 트랜지스터 (32) 는 영역 (13) 의 전위에 따른 신호를 출력한다.
고체 촬상 소자 (100) 는, 기판 (10) 상방의 광전 변환부 (P) 와, 광전 변환부 (P) 에서 발생한 전하에 따른 신호를 판독하는 회로 (S) 를 포함하는 화소 (101) 를 복수 갖는다. 회로 (S) 는, 기판 (10) 내에 형성되고 화소 전극 (21) 으로 이동한 정공이 축적되는 전하 축적부 (10) 와, 전하 축적부 (10) 의 전위에 따른 신호를 출력하는 출력 트랜지스터 (32) 를 포함한다. 전하 축적부 (10) 는, 화소 전극 (21) 과 전기적으로 접속되는 전하 축적 영역 (11) 과, 영역 (11) 옆에 이간되어 형성되는 전하 축적 영역 (13) 과, 영역 (11) 과 영역 (13) 을, 단면 포텐셜에 있어서, 소정의 전위보다 높은 전위에 있어서는 전기적으로 분리하고, 상기 소정의 전위 이하의 전위에 있어서는 전기적으로 접속시키는 영역 (12) 에 의해 구성되고, 출력 트랜지스터 (32) 는 영역 (13) 의 전위에 따른 신호를 출력한다.
Description
본 발명은, 고체 촬상 소자 및 촬상 장치에 관한 것이다.
최근의 고체 촬상 소자의 고감도화, 다화소화에 대응하기 위하여, 실리콘 기판 상방에 1 쌍의 전극과 이들 사이에 끼워진 광전 변환층을 포함하는 광전 변환부를 갖는 광전 변환층 적층형의 고체 촬상 소자가 주목되고 있다. 이 고체 촬상 소자는, 광전 변환층에서 발생한 전하를 당해 1 쌍의 전극의 일방으로부터 실리콘 기판으로 이동시켜 축적하고, 이 축적 전하에 따른 신호를, 실리콘 기판에 형성한 신호 판독 회로에서 판독한다 (특허문헌 1 참조).
특허문헌 1 은, 광전 변환층 적층형의 고체 촬상 소자에 있어서, 실리콘 기판 상방의 광전 변환층에서 발생한 전하 중 정공을 실리콘 기판 내의 전하 축적부에 축적하고, 이 전하 축적부에 축적된 정공에 따른 신호를 신호 판독 회로에 의해 판독하는 구성을 개시하고 있다. 이와 같은 구성에 의해, 광전 변환층에 유기 재료를 사용한 경우에도, 감도 저하 및 분광 감도의 브로드화를 방지할 수 있게 되었다.
특허문헌 1 에 기재된 고체 촬상 소자는, 광전 변환층에서 발생한 정공을 실리콘 기판 내의 p 형 불순물층으로 이루어지는 전하 축적부에 축적하고, p 채널 MOS 트랜지스터에 의해 당해 정공에 따른 신호를 판독하는 것이다. 정공에 따른 신호의 판독 방식으로는 여러 가지의 것을 생각할 수 있다. 예를 들어, 광전 변환층에서 발생한 정공을 실리콘 기판 내의 n 형 불순물층으로 이루어지는 전하 축적부에 축적하고, n 채널 MOS 트랜지스터에 의해 당해 정공에 따른 신호를 판독하는 구성을 생각할 수 있다. 이하, 이 구성에 대하여 도 14 를 참조하여 설명한다.
도 14 는, 광전 변환층 적층형의 고체 촬상 소자의 1 화소의 판독 회로의 구성예를 나타내는 도면이다.
화소 전극 (1) 과, 대향 전극 (2) 과, 화소 전극 (1) 및 대향 전극 (2) 사이의 광전 변환층 (3) 에 의해 반도체 기판 상방의 광전 변환부가 구성된다. 반도체 기판에는, 화소 전극 (1) 과 전기적으로 접속되는 n 형 불순물층으로 이루어지는 플로팅 디퓨전 (4) 과, 플로팅 디퓨전 (4) 의 전위를 리셋하기 위한 n 채널형의 리셋 트랜지스터 (5) 와, 플로팅 디퓨전 (4) 의 전위에 따른 전압 신호를 출력하는 n 채널형의 출력 트랜지스터 (6) 가 형성된다. 출력 트랜지스터 (6) 의 게이트 전극은 플로팅 디퓨전 (4) 에 접속된다.
도 14 에 나타내어지는 대향 전극 (2) 에는, 판독 회로에 공급되는 전원 전압 (VDD) (예를 들어 3 V) 보다 높은 바이어스 전압 (5 ∼ 20 V 정도, 예를 들어 10 V) 이 인가된다. 이 바이어스 전압에 의해 화소 전극 (1) 및 대향 전극 (2) 간에 전계가 발생한다. 이 전계에 의해, 광전 변환층 (3) 에서 발생한 전하 중 정공이 화소 전극 (1) 으로 이동하고, 화소 전극 (1) 으로 이동한 정공이 플로팅 디퓨전 (4) 에 축적된다. 플로팅 디퓨전 (4) 에 정공이 축적되면, 플로팅 디퓨전 (4) 의 전위는 상승한다.
광전 변환층에 과대광 (過大光) 이 입사된 경우, 플로팅 디퓨전 (4) 의 전위는, 최대로, 대향 전극 (2) 에 인가되는 바이어스 전압과 동일한 정도까지 상승한다. 이와 같은 과전압이 플로팅 디퓨전 (4) 에 인가되면, 플로팅 디퓨전 (4) 이 파괴되어 버려, 번인 등의 고장이 발생한다.
또한, 이와 같은 고장은, 광전 변환층에서 발생한 전자를 실리콘 기판 내의 p 형 불순물층으로 이루어지는 전하 축적부에 축적하고, p 채널 MOS 트랜지스터에 의해 당해 전자에 따른 신호를 판독하는 구성에 있어서도 동일하게 발생한다.
본 발명은, 상기 사정을 감안하여 이루어진 것으로, 과대광이 입사된 경우에도 고장나는 경우가 없는 광전 변환층 적층형의 고체 촬상 소자 및 그것을 구비하는 촬상 장치를 제공하는 것을 목적으로 한다.
본 발명의 고체 촬상 소자는, 반도체 기판 상방에 형성된 광전 변환부와, 상기 광전 변환부에서 발생한 전하에 따른 신호를 판독하는 상기 반도체 기판에 형성된 MOS 형의 신호 판독 회로를 포함하는 화소가 어레이상으로 배치된 고체 촬상 소자로서, 상기 광전 변환부는, 상기 반도체 기판 상방에 형성되고 상기 화소마다 분할되는 화소 전극과, 상기 화소 전극 상방에 형성되는 대향 전극과, 상기 화소 전극과 상기 대향 전극 사이에 형성되는 광전 변환층을 포함하고, 상기 광전 변환층에서 발생한 전하 중 정공이 상기 화소 전극으로 이동하도록, 상기 신호 판독 회로의 전원 전압보다 높은 바이어스 전압이 상기 대향 전극에는 인가되고, 상기 신호 판독 회로는, 상기 반도체 기판 내에 형성되고 상기 화소 전극으로 이동한 정공이 축적되는 전하 축적부와, 상기 전하 축적부의 전위에 따른 신호를 출력하는 출력 트랜지스터와, 상기 전하 축적부의 전위를 소정의 리셋 전위로 리셋하기 위한 리셋 트랜지스터를 포함하고, 상기 전하 축적부는, 상기 화소 전극과 전기적으로 접속되는 n 형 불순물 영역으로 이루어지는 제 1 전하 축적 영역과, 상기 제 1 전하 축적 영역 옆에 이간되어 형성되는 n 형 불순물 영역으로 이루어지는 제 2 전하 축적 영역과, 상기 제 1 전하 축적 영역과 상기 제 2 전하 축적 영역을, 단면 포텐셜에 있어서 소정의 전위보다 높은 전위에 있어서는 전기적으로 분리하고, 상기 소정의 전위 이하의 전위에 있어서는 전기적으로 접속시키는 분리/접속 영역에 의해 구성되고, 상기 화소 전극으로 이동하는 정공의 양이 소정량까지는 상기 제 1 전하 축적 영역, 상기 제 2 전하 축적 영역, 및 상기 분리/접속 영역의 각각에 상기 화소 전극으로부터 이동하는 정공을 축적하고, 상기 화소 전극으로 이동하는 정공의 양이 상기 소정량을 초과하고 나서는 상기 제 1 전하 축적 영역에만 상기 화소 전극으로부터 이동하는 정공을 축적하는 것이고, 상기 출력 트랜지스터는, 상기 제 2 전하 축적 영역의 전위에 따른 신호를 출력하는 것이다.
본 발명의 고체 촬상 소자는, 반도체 기판 상방에 형성된 광전 변환부와, 상기 광전 변환부에서 발생한 전하에 따른 신호를 판독하는 상기 반도체 기판에 형성된 MOS 형의 신호 판독 회로를 포함하는 화소가 어레이상으로 배치된 고체 촬상 소자로서, 상기 광전 변환부는, 상기 반도체 기판 상방에 형성되고 상기 화소마다 분할되는 화소 전극과, 상기 화소 전극 상방에 형성되는 대향 전극과, 상기 화소 전극과 상기 대향 전극 사이에 형성되는 광전 변환층을 포함하고, 상기 광전 변환층에서 발생한 전하 중 전자가 상기 화소 전극으로 이동하도록, 상기 신호 판독 회로의 기준 전압보다 낮은 바이어스 전압이 상기 대향 전극에는 인가되고, 상기 신호 판독 회로는, 상기 반도체 기판 내에 형성되고 상기 화소 전극으로 이동한 전자가 축적되는 전하 축적부와, 상기 전하 축적부의 전위에 따른 신호를 출력하는 출력 트랜지스터와, 상기 전하 축적부의 전위를 소정의 리셋 전위로 리셋하기 위한 리셋 트랜지스터를 포함하고, 상기 전하 축적부는, 상기 화소 전극과 전기적으로 접속되는 p 형 불순물 영역으로 이루어지는 제 1 전하 축적 영역과, 상기 제 1 전하 축적 영역 옆에 이간되어 형성되는 p 형 불순물 영역으로 이루어지는 제 2 전하 축적 영역과, 상기 제 1 전하 축적 영역과 상기 제 2 전하 축적 영역을, 단면 포텐셜에 있어서 소정의 전위보다 낮은 전위에 있어서는 전기적으로 분리하고, 상기 소정의 전위 이상의 전위에 있어서는 전기적으로 접속시키는 분리/접속 영역에 의해 구성되고, 상기 화소 전극으로 이동하는 전자의 양이 소정량까지는 상기 제 1 전하 축적 영역, 상기 제 2 전하 축적 영역, 및 상기 분리/접속 영역의 각각에 상기 화소 전극으로부터 이동하는 전자를 축적하고, 상기 화소 전극으로 이동하는 전자의 양이 상기 소정량을 초과하고 나서는 상기 제 1 전하 축적 영역에만 상기 화소 전극으로부터 이동하는 전자를 축적하는 것이고, 상기 출력 트랜지스터는, 상기 제 2 전하 축적 영역의 전위에 따른 신호를 출력하는 것이다.
본 발명의 촬상 장치는, 상기 고체 촬상 소자를 구비하는 것이다.
본 발명에 의하면, 과대광이 입사된 경우에도 고장나는 경우가 없는 광전 변환층 적층형의 고체 촬상 소자 및 그것을 구비하는 촬상 장치를 제공할 수 있다.
도 1 은, 본 발명의 일 실시형태를 설명하기 위한 광전 변환층 적층형의 고체 촬상 소자 (100) 의 평면 모식도이다.
도 2 는, 도 1 에 나타내는 고체 촬상 소자 (100) 에 있어서의 화소 (101) 의 개략 구성을 모식적으로 나타내는 도면이다.
도 3 은, 도 1 에 나타내는 고체 촬상 소자 (100) 에 있어서의 화소 (101) 의 개략 구성을 나타내는 단면 모식도이다.
도 4 는, 도 1 에 나타내는 고체 촬상 소자 (100) 의 1 화소행분의 촬상 동작 (입사광량이 적은 경우) 을 설명하기 위한 타이밍 차트이다.
도 5 는, 도 1 에 나타내는 고체 촬상 소자 (100) 의 1 화소행분의 촬상 동작 (입사광량이 적은 경우) 시의 반도체 기판 (30) 내의 포텐셜 천이를 나타내는 도면이다.
도 6 은, 도 1 에 나타내는 고체 촬상 소자 (100) 의 1 화소행분의 촬상 동작 (입사광량이 적은 경우) 시의 반도체 기판 (30) 내의 포텐셜 천이를 나타내는 도면이다.
도 7 은, 도 1 에 나타내는 고체 촬상 소자 (100) 의 1 화소행분의 촬상 동작 (입사광량이 많은 경우) 을 설명하기 위한 타이밍 차트이다.
도 8 은, 도 1 에 나타내는 고체 촬상 소자 (100) 의 1 화소행분의 촬상 동작 (입사광량이 많은 경우) 시의 반도체 기판 (30) 내의 포텐셜 천이를 나타내는 도면이다.
도 9 는, 도 1 에 나타내는 고체 촬상 소자 (100) 의 1 화소행분의 촬상 동작 (입사광량이 많은 경우) 시의 반도체 기판 (30) 내의 포텐셜 천이를 나타내는 도면이다.
도 10 은, 도 1 에 나타내는 고체 촬상 소자 (100) 의 1 화소행분의 촬상 동작 (입사광량이 많은 경우) 시의 반도체 기판 (30) 내의 포텐셜 천이를 나타내는 도면이다.
도 11 은, 도 14 에 나타내는 구성의 화소를 어레이상으로 배치한 고체 촬상 소자를 사용하여 태양을 촬상한 후에, 이 고체 촬상 소자를 차광하여 암시 촬상을 실시하고 얻어진 화상을 나타내는 도면이다.
도 12 는, 도 2 에 나타내는 구성의 화소를 어레이상으로 배치한 고체 촬상 소자를 사용하여 태양을 촬상한 후에, 이 고체 촬상 소자를 차광하여 암시 촬상을 실시하고 얻어진 화상을 나타내는 도면이다.
도 13 은, 도 1 에 나타내는 고체 촬상 소자 (100) 의 변형예를 나타내는 도면이다.
도 14 는, 광전 변환층 적층형의 고체 촬상 소자의 1 화소의 판독 회로의 구성예를 나타내는 도면이다.
도 2 는, 도 1 에 나타내는 고체 촬상 소자 (100) 에 있어서의 화소 (101) 의 개략 구성을 모식적으로 나타내는 도면이다.
도 3 은, 도 1 에 나타내는 고체 촬상 소자 (100) 에 있어서의 화소 (101) 의 개략 구성을 나타내는 단면 모식도이다.
도 4 는, 도 1 에 나타내는 고체 촬상 소자 (100) 의 1 화소행분의 촬상 동작 (입사광량이 적은 경우) 을 설명하기 위한 타이밍 차트이다.
도 5 는, 도 1 에 나타내는 고체 촬상 소자 (100) 의 1 화소행분의 촬상 동작 (입사광량이 적은 경우) 시의 반도체 기판 (30) 내의 포텐셜 천이를 나타내는 도면이다.
도 6 은, 도 1 에 나타내는 고체 촬상 소자 (100) 의 1 화소행분의 촬상 동작 (입사광량이 적은 경우) 시의 반도체 기판 (30) 내의 포텐셜 천이를 나타내는 도면이다.
도 7 은, 도 1 에 나타내는 고체 촬상 소자 (100) 의 1 화소행분의 촬상 동작 (입사광량이 많은 경우) 을 설명하기 위한 타이밍 차트이다.
도 8 은, 도 1 에 나타내는 고체 촬상 소자 (100) 의 1 화소행분의 촬상 동작 (입사광량이 많은 경우) 시의 반도체 기판 (30) 내의 포텐셜 천이를 나타내는 도면이다.
도 9 는, 도 1 에 나타내는 고체 촬상 소자 (100) 의 1 화소행분의 촬상 동작 (입사광량이 많은 경우) 시의 반도체 기판 (30) 내의 포텐셜 천이를 나타내는 도면이다.
도 10 은, 도 1 에 나타내는 고체 촬상 소자 (100) 의 1 화소행분의 촬상 동작 (입사광량이 많은 경우) 시의 반도체 기판 (30) 내의 포텐셜 천이를 나타내는 도면이다.
도 11 은, 도 14 에 나타내는 구성의 화소를 어레이상으로 배치한 고체 촬상 소자를 사용하여 태양을 촬상한 후에, 이 고체 촬상 소자를 차광하여 암시 촬상을 실시하고 얻어진 화상을 나타내는 도면이다.
도 12 는, 도 2 에 나타내는 구성의 화소를 어레이상으로 배치한 고체 촬상 소자를 사용하여 태양을 촬상한 후에, 이 고체 촬상 소자를 차광하여 암시 촬상을 실시하고 얻어진 화상을 나타내는 도면이다.
도 13 은, 도 1 에 나타내는 고체 촬상 소자 (100) 의 변형예를 나타내는 도면이다.
도 14 는, 광전 변환층 적층형의 고체 촬상 소자의 1 화소의 판독 회로의 구성예를 나타내는 도면이다.
이하, 본 발명의 실시형태에 대하여 도면을 참조하여 설명한다.
도 1 은, 본 발명의 일 실시형태를 설명하기 위한 광전 변환층 적층형의 고체 촬상 소자 (100) 의 평면 모식도이다. 이 고체 촬상 소자 (100) 는, 디지털 카메라 및 디지털 비디오 카메라 등의 촬상 장치, 전자 내시경 및 카메라가 부착된 휴대 전화기 등에 탑재되는 촬상 모듈 등에 탑재하여 사용된다.
도 1 에 나타내는 고체 촬상 소자 (100) 는, 행 방향과 이것에 직교하는 열 방향으로 2 차원 어레이상 (도 1 의 예에서는 정방 격자상) 으로 배열된 복수의 화소 (101) 와, 화소 (101) 로부터의 신호의 판독을 제어하기 위한 주사 회로 (102) 와, 각 화소 (101) 로부터 출력되는 신호를 처리하는 신호 처리부 (103) 와, 고체 촬상 소자 (100) 를 통괄 제어하는 제어부 (104) 를 구비한다.
주사 회로 (102) 는, 리셋선 (RS) 및 행 선택선 (RW) 의 각각을 개재하여, 각 화소 (101) 에 포함되는 후술하는 신호 판독 회로에 접속된다. 신호 처리부 (103) 는, 출력 신호선 (OS) 을 개재하여 각 화소 (101) 와 접속된다.
도 2 는, 도 1 에 나타내는 고체 촬상 소자 (100) 에 있어서의 화소 (101) 의 개략 구성을 모식적으로 나타내는 도면이다. 도 3 은, 도 1 에 나타내는 고체 촬상 소자 (100) 에 있어서의 화소 (101) 의 개략 구성을 나타내는 단면 모식도이다.
도 2, 3 에 나타내는 바와 같이, 화소 (101) 는, p 형 실리콘 기판 (30b) 과p 형 실리콘 기판 (30b) 상에 형성된 p 형 웰층 (30a) 으로 이루어지는 반도체 기판 (30) 상방에 형성되는 광전 변환부 (P) 와, 반도체 기판 (30) 에 형성된 MOS 형의 신호 판독 회로 (S) 를 구비한다.
광전 변환부 (P) 는, 반도체 기판 (30) 상방에 형성된 화소 전극 (21) 과, 화소 전극 (21) 상방에 형성된 대향 전극 (23) 과, 화소 전극 (21) 과 대향 전극 (23) 사이에 형성된 광전 변환층 (22) 을 포함한다.
대향 전극 (23) 은, 그 상방으로부터 광이 입사된다. 대향 전극 (23) 은, 광전 변환층 (22) 에 광을 입사시킬 필요가 있기 때문에, 입사광에 대하여 투명한 ITO 등의 도전성 재료로 구성된다. 대향 전극 (23) 은, 모든 화소 (101) 에서 공통된 1 장 구성이지만, 화소 (101) 마다 분할되어 있어도 된다.
화소 전극 (21) 은, 화소 (101) 마다 분할된 박막 전극이다. 화소 전극 (21) 은, 투명 또는 불투명의 도전성 재료 (ITO 나 알루미늄이나 질화티탄 등) 에 의해 구성된다.
광전 변환층 (22) 은, 입사광 중 특정의 파장역을 흡수하고, 흡수한 광량에 따른 전하를 발생시키는 유기 또는 무기의 광전 변환 재료를 포함하여 구성된 층이다. 광전 변환층 (22) 과 대향 전극 (23) 사이, 또는, 광전 변환층 (22) 과 화소 전극 (21) 사이에는, 전극으로부터 광전 변환층 (22) 에 전하가 주입되는 것을 억제하는 전하 블로킹층이 형성되어 있어도 된다.
광전 변환층 (22) 에서 발생한 전하 중 정공이 화소 전극 (21) 으로 이동하고, 전자가 대향 전극 (23) 으로 이동하도록, 대향 전극 (23) 에는 바이어스 전압이 인가된다. 광전 변환층 (22) 이 충분히 높은 감도를 발현하도록, 바이어스 전압에는, 신호 판독 회로 (S) 에 공급되는 전압의 최대치인 전원 전압 (VDD) (예를 들어 3 V) 보다 높은 전압 (5 ∼ 20 V 정도, 예를 들어 10 V) 이 사용된다.
도 2 에 나타내는 바와 같이, 신호 판독 회로 (S) 는, 전하 축적부 (10) 와, 전하 축적부 (10) 의 전위를 소정의 리셋 전위 (예를 들어 0.5 V) 로 리셋하기 위한 리셋 트랜지스터 (31) 와, 출력 트랜지스터 (32) 와, 행 선택 트랜지스터 (33) 를 구비한다. 전하 축적부 (10) 는, 제 1 전하 축적 영역 (11) 과, 제 2 전하 축적 영역 (13) 과, 제 1 전하 축적 영역 (11) 및 제 2 전하 축적 영역 (13) 을 전위가 깊은 부분에서는 전기적으로 분리하고, 전위가 얕은 부분에서는 전기적으로 접속시키는 분리/접속 영역 (12) 에 의해 구성된다. 이하, 도 3 을 참조하여, 신호 판독 회로 (S) 의 상세를 설명한다.
도 3 에 나타내는 바와 같이, 제 1 전하 축적 영역 (11) 은, 반도체 기판 (30) 내의 p 형 웰층 (30a) 표면부에 형성된 n 형 불순물 영역에 의해 구성된다. 제 1 전하 축적 영역 (11) 은, 반도체 기판 (30) 상에 형성된 도전성 재료로 이루어지는 콘택트부 (24) 에 의해 화소 전극 (21) 과 전기적으로 접속된다.
p 형 웰층 (30a) 내에 있어서 제 1 전하 축적 영역 (11) 옆에는, 조금 이간되어 n 형 불순물 영역으로 이루어지는 제 2 전하 축적 영역 (13) 이 형성되어 있다.
제 1 전하 축적 영역 (11) 과 제 2 전하 축적 영역 (13) 사이의 반도체 기판 (30) 상에는, 도시되지 않은 절연막을 개재하여 전극 (12a) 이 형성되어 있다. 이 전극 (12a) 에는, 고정 전압 (도 3 에서는, 신호 판독 회로 (S) 에 공급되는 전원 전압 (VDD) (예를 들어 3 V)) 이 인가되도록 되어 있다. 이 전극 (12a) 과 중첩되는 p 형 웰층 (30a) 의 영역이 분리/접속 영역 (12) 이다. 이 분리/접속 영역 (12) 이, 제 1 전하 축적 영역 (11) 과 제 2 전하 축적 영역 (13) 을, 반도체 기판 (30) 의 단면 포텐셜에 있어서 소정의 전위보다 높은 전위에 있어서는 전기적으로 분리하고, 당해 소정의 전위 이하의 전위에 있어서는 전기적으로 접속시킨다.
p 형 웰층 (30a) 내에 있어서, 제 2 전하 축적 영역 (13) 옆에는 조금 이간되어 n 형 불순물 영역으로 이루어지는 불순물 영역 (15) 이 형성되어 있다. 제 2 전하 축적 영역 (13) 과 불순물 영역 (15) 사이의 반도체 기판 (30) 상에는, 도시되지 않은 절연막을 개재하여 게이트 전극 (14) 이 형성되어 있다. 이 게이트 전극 (14) 에는, 도 1 에 나타내는 리셋선 (RS) 이 접속된다. 불순물 영역 (15) 에는, 리셋 전압 (예를 들어 0.5 V) 을 공급하기 위한 전원이 접속된다. 제 2 전하 축적 영역 (13) 과, 불순물 영역 (15) 과, 게이트 전극 (14) 과, 게이트 전극 (14) 하방의 채널 영역에 의해, 도 2 에 나타내는 리셋 트랜지스터 (31) 가 구성된다.
게이트 전극 (14) 에 인가되는 전압을 제어하여, 리셋 트랜지스터 (31) 의 채널 영역의 전위를 불순물 영역 (15) 의 전위 (리셋 전위) 보다 깊게 함으로써, 불순물 영역 (15) 으로부터 전하 축적부 (10) 에 전자를 주입하여, 전하 축적부 (10) 의 전위를 리셋 전위로 리셋할 수 있다.
p 형 웰층 (30a) 내에 있어서, 불순물 영역 (15) 옆에는 조금 이간되어 n 형 불순물 영역으로 이루어지는 불순물 영역 (20) 이 형성되어 있다. p 형 웰층 (30a) 내에 있어서, 불순물 영역 (20) 옆에는 조금 이간되어 n 형 불순물 영역으로 이루어지는 불순물 영역 (17) 이 형성되어 있다. 불순물 영역 (20) 과 불순물 영역 (17) 사이의 반도체 기판 (30) 상에는, 도시되지 않은 절연막을 개재하여 게이트 전극 (16) 이 형성되어 있다. 불순물 영역 (20) 과 불순물 영역 (17) 과 게이트 전극 (16) 과 게이트 전극 (16) 하방의 채널 영역에 의해, 도 2 에 나타내는 출력 트랜지스터 (32) 가 구성된다.
출력 트랜지스터 (32) 의 게이트 전극 (16) 은, 배선에 의해 제 2 전하 축적 영역 (13) 에 접속되어 있다. 출력 트랜지스터 (32) 의 불순물 영역 (20) 에는 전원 전압 (VDD) 을 공급하는 전원이 접속된다. 출력 트랜지스터 (32) 는, 제 2 전하 축적 영역 (13) 에 축적되는 정공의 양에 따라 결정되는 제 2 전하 축적 영역 (13) 의 전위에 따른 신호를 행 선택 트랜지스터 (33) 에 출력한다.
p 형 웰층 (30a) 내에 있어서, 불순물 영역 (17) 옆에는 조금 이간되어 n 형 불순물 영역으로 이루어지는 불순물 영역 (19) 이 형성되어 있다. 불순물 영역 (17) 과 불순물 영역 (19) 사이의 반도체 기판 (30) 상에는, 도시되지 않은 절연막을 개재하여 게이트 전극 (18) 이 형성되어 있다. 불순물 영역 (17) 과 불순물 영역 (19) 과 게이트 전극 (18) 과 게이트 전극 (18) 하방의 채널 영역에 의해, 도 2 에 나타내는 행 선택 트랜지스터 (33) 가 구성된다.
행 선택 트랜지스터 (33) 의 게이트 전극 (18) 에는 도 1 에 나타내는 행 선택선 (RW) 이 접속되어 있다. 행 선택 트랜지스터 (33) 의 불순물 영역 (19) 에는 도 1 에 나타내는 출력 신호선 (OS) 이 접속되어 있다. 행 선택 트랜지스터 (33) 가 온되면, 출력 트랜지스터 (32) 로부터 출력된 신호가 출력 신호선 (OS) 에 출력된다.
이상과 같이 구성된 고체 촬상 소자 (100) 의 동작에 대하여 설명한다. 고체 촬상 소자 (100) 는, 전하 축적부 (10) 에 포함되는 분리/접속 영역 (12) 의 기능에 의해, 입사광의 양에 따라 동작이 상이하다. 이 때문에, 이하에서는, 입사광의 양이 적을 때와 많을 때로 나누어, 고체 촬상 소자 (100) 의 동작을 설명한다.
도 4 는, 도 1 에 나타내는 고체 촬상 소자 (100) 의 1 화소행분의 촬상 동작 (입사광량이 적은 경우) 을 설명하기 위한 타이밍 차트이다. 도 4 에 있어서, "RW" 는, 행 선택선 (RW) 에 공급되는 전압 파형을 나타내고 있다. 또한, "RS" 는, 리셋선 (RS) 에 공급되는 전압 파형을 나타내고 있다. 또한, "축적부 (1)" 은, 제 1 전하 축적 영역 (11) 의 전위를 나타내고 있다. 또한, "장벽" 은, 분리/접속 영역 (12) 의 전위를 나타내고 있다. 또한, "축적부 (2)" 는, 제 2 전하 축적 영역 (13) 의 전위를 나타내고 있다.
도 5 및 도 6 은, 도 1 에 나타내는 고체 촬상 소자 (100) 의 1 화소행분의 촬상 동작 (입사광량이 적은 경우) 시의 반도체 기판 (30) 내의 포텐셜 천이를 나타내는 도면이다. 도 5 의 (a) ∼ (c) 와 도 6 의 (d) ∼ (f) 는, 도 4 에 나타내는 (a) ∼ (f) 의 각 기간에 있어서의 반도체 기판 (30) 내의 포텐셜 도면이다. 도 5 및 도 6 에 있어서, "축적 (1)" 은 제 1 전하 축적 영역 (11) 의 포텐셜을 나타내고 있다. 또한, "장벽" 은 분리/접속 영역 (12) 의 포텐셜을 나타내고 있다. 또한, "축적 (2)" 는 제 2 전하 축적 영역 (13) 의 포텐셜을 나타내고 있다. 또한, "RG" 는 리셋 트랜지스터 (31) 의 채널 영역의 포텐셜을 나타내고 있다. 또한, "RD" 는 리셋 트랜지스터 (31) 의 불순물 영역 (15) 의 포텐셜을 나타내고 있다. 또한, 도 5 및 도 6 에 있어서, 전위는 하측을 향할수록 높게 되어 있다.
고체 촬상 소자 (100) 에서는, 그 동작 중, 도 4 에 나타내는 바와 같이, 전하 축적부 (10) 에 전하를 축적하는 전하 축적 기간과, 전하 축적 기간 중에 전하 축적부 (10) 의 제 2 전하 축적 영역 (13) 에 축적된 전하에 따른 신호를 판독하는 신호 판독 기간으로 이루어지는 프레임 기간 (프레임) 이 반복된다.
프레임 기간의 개시 전이 되면, 주사 회로 (102) 가, 리셋 트랜지스터 (31) 의 게이트 전극 (14) 에 인가되는 전압을 로우 레벨로부터 하이 레벨로 전환한다. 리셋 중의 포텐셜 상태를 나타내고 있는 것이 도 5(a) 이다. 도 5(a) 에 나타내는 바와 같이, 게이트 전극 (14) 에 인가되는 전압이 하이 레벨이 되면, 리셋 트랜지스터 (31) 의 채널 영역의 전위가, 리셋 트랜지스터 (31) 의 불순물 영역 (15) 의 전위 (리셋 전위) 보다 높아진다. 이 결과, 리셋 트랜지스터 (31) 의 불순물 영역 (15) 으로부터 전하 축적부 (10) 에 전자가 주입되어, 제 1 전하 축적 영역 (11), 분리/접속 영역 (12), 및 제 2 전하 축적 영역 (13) 의 모든 전위가 리셋 전위로 리셋된다.
다음으로, 주사 회로 (102) 는, 리셋 트랜지스터 (31) 의 게이트 전극 (14) 에 인가되는 전압을 하이 레벨로부터 로우 레벨로 전환하여 리셋을 완료시킨다. 리셋 완료 후의 포텐셜 상태를 나타내고 있는 것이 도 5(b) 이다. 도 5(b) 에 나타내는 바와 같이, 게이트 전극 (14) 에 인가되는 전압이 로우 레벨이 되면, 리셋 트랜지스터 (31) 의 채널 영역의 전위가, 리셋 트랜지스터 (31) 의 불순물 영역 (15) 의 전위보다 얕아진다. 이 때, 용량 결합에 의해, 전하 축적부 (10) 의 전위는, 도 5(a) 일 때보다 약간 얕아진다.
리셋 완료 후, 행 선택 트랜지스터 (33) 로부터는, 도 5(b) 의 상태에 있어서의 제 2 전하 축적 영역 (13) 의 전위에 따른 신호 (리셋 신호) 가 출력 신호선 (OS) 에 출력된다. 그리고, 이 신호가 이전의 프레임의 촬상 신호에 포함되는 리셋 신호로서 신호 처리부 (103) 에 유지된다. 계속해서, 신호 처리부 (103) 에서, 이전의 프레임의 촬상 신호로부터 당해 리셋 신호를 감산하는 처리가 실시된다. 리셋 신호가 출력되면, 주사 회로 (102) 는, 행 선택 트랜지스터 (33) 를 오프로 한다.
분리/접속 영역 (12) 의 전위는 전극 (12a) 에 인가되고 있는 전원 전압 (VDD) 에 의해 결정되고 있고, 도 5(a), (b) 에 나타내는 바와 같이, 분리/접속 영역 (12) 의 전위는 리셋 전위보다 깊은 위치에 있다. 이 때문에, 리셋 트랜지스터 (31) 의 불순물 영역 (15) 으로부터 주입되는 전자는, 분리/접속 영역 (12) 에도 축적된다. 따라서, 리셋 중 및 리셋 완료시에는, 제 1 전하 축적 영역 (11), 분리/접속 영역 (12), 및 제 2 전하 축적 영역 (13) 의 모든 전위가 동일 전위가 된다.
광전 변환부 (P) 에는 촬상 동작 중은 항상 광이 닿고 있기 때문에, 도 5(b) 의 리셋 완료 후에 전하 축적 기간이 개시된다. 이 전하 축적 기간 중, 광전 변환층 (22) 에서 발생한 전하 중 정공은 화소 전극 (21) 으로 이동하고, 화소 전극 (21) 으로부터 제 1 전하 축적 영역 (11) 으로 이동한다. 제 1 전하 축적 영역 (11), 분리/접속 영역 (12), 및 제 2 전하 축적 영역 (13) 은, 전극 (12a) 에 인가되는 전원 전압 (VDD) 에 의해 결정되는 분리/접속 영역 (12) 의 전위보다 낮은 전위에서는 도통되고 있다. 이 때문에, 제 1 전하 축적 영역 (11) 으로 이동한 정공은, 분리/접속 영역 (12) 및 제 2 전하 축적 영역 (13) 에도 축적된다. 따라서, 제 1 전하 축적 영역 (11), 분리/접속 영역 (12), 및 제 2 전하 축적 영역 (13) 의 모든 전위가 균일하게 상승한다.
도 5(c) 는, 전하 축적 기간 중의 포텐셜 상태를 나타내는 도면이다. 도 5(c) 에 나타내는 바와 같이, 제 1 전하 축적 영역 (11), 분리/접속 영역 (12), 및 제 2 전하 축적 영역 (13) 을 합친 영역 (전하 축적부 (10)) 에는, 입사광에 따른 정공 (H) 이 축적된다.
전하 축적 기간의 종료 타이밍이 되면, 주사 회로 (102) 는, 행 선택 트랜지스터 (33) 를 온으로 한다 (도 4(d), 도 6(d)). 행 선택 트랜지스터 (33) 가 온되면, 제 2 전하 축적 영역 (13) 의 전위에 따른 신호 (촬상 신호) 가, 출력 트랜지스터 (32) 로부터 행 선택 트랜지스터 (33) 를 경유하여 출력 신호선 (OS) 에 출력된다. 그리고, 이 촬상 신호가 신호 처리부 (103) 에서 유지된다.
다음으로, 주사 회로 (102) 는, 리셋 트랜지스터 (31) 의 게이트 전극 (14) 에 인가되는 전압을 로우 레벨로부터 하이 레벨로 전환하고, 전하 축적부 (10) 의 전위를 리셋한다. 리셋 중의 포텐셜 상태를 나타내고 있는 것이 도 6(e) 이다. 주사 회로 (102) 가 리셋 트랜지스터 (31) 의 게이트 전극 (14) 에 인가되는 전압을 로우 레벨로 되돌리면, 리셋이 완료된다. 이 때의 포텐셜은 도 6(f) 에 나타내는 바와 같이 된다. 리셋이 완료되면, 행 선택 트랜지스터 (33) 로부터는, 도 6(f) 의 상태에 있어서의 제 2 전하 축적 영역 (13) 의 전위에 따른 신호 (리셋 신호) 가 출력 신호선 (OS) 에 출력된다. 그리고, 이 신호가 신호 처리부 (103) 에 유지된다. 리셋 신호의 출력 후, 주사 회로 (102) 는, 행 선택 트랜지스터 (33) 를 오프로 한다.
신호 처리부 (103) 는, 도 4(d) 에 있어서 유지한 촬상 신호로부터, 도 4(f) 에 있어서 유지한 리셋 신호를 감산함으로써, 노이즈를 제거한 촬상 신호를 얻는다.
도 7 은, 도 1 에 나타내는 고체 촬상 소자 (100) 의 1 화소행분의 촬상 동작 (입사광량이 많은 경우) 을 설명하기 위한 타이밍 차트이다. 도 7 에 있어서의 각 표기 (RW, RS, 축적부 (1), 장벽, 축적부 (2)) 는, 도 4 와 동일하다.
도 8 ∼ 10 은, 도 1 에 나타내는 고체 촬상 소자 (100) 의 1 화소행분의 촬상 동작 (입사광량이 많은 경우) 시의 반도체 기판 (30) 내의 포텐셜 천이를 나타내는 도면이다. 도 8 의 (a) ∼ (c) 와 도 9 의 (d) ∼ (f) 와 도 10 의 (g) 는, 도 7 에 나타내는 (a) ∼ (g) 의 각 기간에 있어서의 반도체 기판 (30) 내의 포텐셜 도면이다. 도 8 ∼ 10 에 있어서의 각 표기 (축적 (1), 장벽, 축적 (2), RG, RD) 는, 도 5, 6 과 동일하다. 또한, 도 8 ∼ 10 에 있어서, 전위는 하측을 향할수록 높게 되어 있다.
프레임 기간의 개시 전이 되면, 주사 회로 (102) 가, 리셋 트랜지스터 (31) 의 게이트 전극 (14) 에 인가되는 전압을 로우 레벨로부터 하이 레벨로 전환한다. 리셋 중의 포텐셜 상태를 나타내고 있는 것이 도 8(a) 이다.
다음으로, 주사 회로 (102) 는, 리셋 트랜지스터 (31) 의 게이트 전극 (14) 에 인가되는 전압을 하이 레벨로부터 로우 레벨로 전환하여 리셋을 완료시킨다. 리셋 완료 후의 포텐셜 상태를 나타내고 있는 것이 도 8(b) 이다. 도 8(b) 에 나타내는 바와 같이, 리셋 완료 후에는, 용량 결합에 의해, 전하 축적부 (10) 의 전위는, 도 8(a) 일 때보다 약간 얕아진다.
리셋 완료 후, 행 선택 트랜지스터 (33) 로부터는, 도 8(b) 의 상태에 있어서의 제 2 전하 축적 영역 (13) 의 전위에 따른 신호 (리셋 신호) 가 출력 신호선 (OS) 에 출력된다. 이 신호는 이전의 프레임의 촬상 신호에 포함되는 리셋 신호로서 신호 처리부 (103) 에 유지된다. 그리고, 신호 처리부 (103) 에서, 이전의 프레임의 촬상 신호로부터 당해 리셋 신호를 감산하는 처리가 실시된다. 리셋 신호가 출력되면, 주사 회로 (102) 는, 행 선택 트랜지스터 (33) 를 오프로 한다.
광전 변환부 (P) 에는 촬상 동작 중은 항상 광이 닿고 있기 때문에, 도 8(b) 의 리셋 완료 후에 전하 축적 기간이 개시된다. 이 전하 축적 기간 중, 광전 변환층 (22) 에서 발생한 전하 중 정공은 화소 전극 (21) 으로 이동하고, 화소 전극 (21) 으로부터 제 1 전하 축적 영역 (11) 으로 이동한다. 제 1 전하 축적 영역 (11), 분리/접속 영역 (12), 및 제 2 전하 축적 영역 (13) 은, 전극 (12a) 에 인가되는 전원 전압 (VDD) 에 의해 결정되는 분리/접속 영역 (12) 의 전위 이하의 전위에서는 도통되고 있다. 이 때문에, 제 1 전하 축적 영역 (11) 으로 이동한 정공은, 분리/접속 영역 (12) 및 제 2 전하 축적 영역 (13) 에도 축적된다. 따라서, 제 1 전하 축적 영역 (11), 분리/접속 영역 (12), 및 제 2 전하 축적 영역 (13) 의 모든 전위가 균일하게 상승한다.
도 8(c) 는, 화소 전극 (21) 으로 이동한 정공의 양이 임계값 이하일 때의 전하 축적 기간 중의 포텐셜 상태를 나타내는 도면이다. 도 8(c) 에 나타내는 바와 같이, 제 1 전하 축적 영역 (11), 분리/접속 영역 (12), 및 제 2 전하 축적 영역 (13) 을 합친 영역 (전하 축적부 (10)) 에는, 입사광에 따른 정공 (H) 이 축적된다.
도 9(d) 에 나타내는 바와 같이, 화소 전극 (21) 으로 정공이 더욱 이동하여, 제 1 전하 축적 영역 (11) 과 제 2 전하 축적 영역 (13) 의 각각의 전위가, 전극 (12a) 에 인가되는 전원 전압 (VDD) 에 의해 결정되는 분리/접속 영역 (12) 의 전위 (이하, 장벽 전위라고 한다) 보다 높아지면, 제 2 전하 축적 영역 (13) 의 전위는, 장벽 전위보다 약간 높은 곳에서 일정해지고, 그 이상은 높아지지 않는다. 이것은, 반도체 기판 (30) 으로부터 제 2 전하 축적 영역 (13) 으로 유입되는 전류와, 제 2 전하 축적 영역 (13) 으로부터 장벽 전위를 초과하여 제 1 전하 축적 영역 (11) 으로 유출되는 전류가 상쇄되기 때문이다.
따라서, 제 1 전하 축적 영역 (11) 과 제 2 전하 축적 영역 (13) 의 각각의 전위가 장벽 전위보다 높아지면, 화소 전극 (21) 으로 이동해 온 정공은, 제 1 전하 축적 영역 (11) 에만 축적되게 된다. 그리고, 제 1 전하 축적 영역 (11) 의 전위만이 최대로 대향 전극 (23) 에 인가되는 바이어스 전압과 동일 정도까지 상승을 계속한다.
전하 축적 기간의 종료 타이밍이 되면, 주사 회로 (102) 는, 행 선택 트랜지스터 (33) 를 온으로 한다 (도 7(e), 도 9(e)). 행 선택 트랜지스터 (33) 가 온됨으로써, 제 2 전하 축적 영역 (13) 의 전위 (장벽 전위보다 약간 높은 전위) 에 따른 신호 (촬상 신호) 가, 출력 트랜지스터 (32) 로부터 행 선택 트랜지스터 (33) 를 경유하여 출력 신호선 (OS) 에 출력된다. 이 촬상 신호는 신호 처리부 (103) 에서 유지된다.
다음으로, 주사 회로 (102) 는, 리셋 트랜지스터 (31) 의 게이트 전극 (14) 에 인가되는 전압을 로우 레벨로부터 하이 레벨로 전환하고, 전하 축적부 (10) 의 전위를 리셋한다. 리셋 중의 포텐셜 상태를 나타내고 있는 것이 도 9(f) 이다. 주사 회로 (102) 가 리셋 트랜지스터 (31) 의 게이트 전극 (14) 에 인가되는 전압을 로우 레벨로 되돌리면, 리셋이 완료된다. 이 때의 포텐셜은 도 10(g) 에 나타내는 바와 같이 된다. 리셋이 완료되면, 행 선택 트랜지스터 (33) 로부터는, 도 10(g) 의 상태에 있어서의 제 2 전하 축적 영역 (13) 의 전위에 따른 신호 (리셋 신호) 가 출력 신호선 (OS) 에 출력된다. 그리고, 이 신호가 신호 처리부 (103) 에 유지된다.
신호 처리부 (103) 는, 도 7(e) 에 있어서 유지한 촬상 신호로부터, 도 7(g) 에 있어서 유지한 리셋 신호를 감산함으로써, 노이즈를 제거한 촬상 신호를 얻는다.
이상과 같이, 고체 촬상 소자 (100) 에 의하면, 전하 축적부 (10) 에 축적되는 정공의 양이 소정량 (제 2 전하 축적 영역 (13) 의 전위가 장벽 전위와 동일해졌을 때에 전하 축적부 (10) 에 축적되어 있는 정공량) 을 초과한 경우에는, 제 2 전하 축적 영역 (13) 에 그 이상의 정공 축적은 실시되지 않고, 제 1 전하 축적 영역 (11) 에만 정공 축적이 실시된다. 이 때문에, 고체 촬상 소자 (100) 에 과대광이 입사된 경우에도, 제 2 전하 축적 영역 (13) 의 전위가, 제 2 전하 축적 영역 (13) 이 파괴될 우려가 있는 전위 (장벽 전위보다 약간 높은 값) 이상이 되는 것을 방지할 수 있다.
도 11 은, 도 14 에 나타내는 구성의 화소를 어레이상으로 배치한 고체 촬상 소자를 사용하여 태양을 촬상한 후에, 이 고체 촬상 소자를 차광하여 암시 촬상을 실시하고 얻어진 화상을 나타내는 도면이다. 도 12 는, 도 2 에 나타내는 구성의 화소를 어레이상으로 배치한 고체 촬상 소자를 사용하여 태양을 촬상한 후에, 이 고체 촬상 소자를 차광하여 암시 촬상을 실시하고 얻어진 화상을 나타내는 도면이다.
도 11 에 나타내는 화상에는, 태양광이 조사된 부분에 대응하는 위치에 흑색 원상의 번인이 발생한 데에 반해, 도 12 에 나타내는 화상에는, 어느 부분에도 번인은 전혀 발생하지 않았다.
도 14 에 나타내는 구성의 화소를 갖는 고체 촬상 소자에서는, 매우 강한 태양광에 의해 플로팅 디퓨전 (4) 의 전위가 급격하게 지나치게 상승하여 플로팅 디퓨전 (4) 이 파괴되어 버리고, 파괴된 플로팅 디퓨전 (4) 을 포함하는 화소에 있어서 암전류 (전자) 가 격증하였다. 도 11, 12 에서는 정공이 신호로서 발생한 경우에 화상 상에서 백색으로 하여 표시하고 있다. 이 때문에, 고장으로 인해 전자가 격증함으로써, 도 11 에 나타내는 바와 같이, 고장 지점이 흑색 원상의 번인으로서 나타난 것으로 생각된다. 한편, 고체 촬상 소자 (100) 에 의하면, 분리/접속 영역 (12) 에 의해, 제 2 전하 축적 영역 (13) 의 대폭적인 전위 상승이 억제되어, 고장이 발생하는 것을 방지할 수 있다. 이 때문에, 도 12 에서는, 도 11 에 나타내는 바와 같은 번인이 발생하지 않고, 균일한 출력이 얻어진 것으로 생각된다.
또한, 분리/접속 영역 (12) 은, 제 1 전하 축적 영역 (11) 과 제 2 전하 축적 영역 (13) 을, 소정의 전위 (예를 들어, 전원 전압 (VDD)) 보다 깊은 위치에서는 전기적으로 분리하고, 당해 소정의 전위 이하의 위치에서는 전기적으로 접속시키는 기능을 갖는 것이면 된다. 예를 들어, 도 13 에 나타내는 바와 같이, 반도체 기판 (30) 내에 형성한 불순물 영역에 의해서도 형성할 수 있다.
도 13 은, 도 1 에 나타내는 고체 촬상 소자 (100) 의 변형예를 나타내는 도면이다. 도 13 은, 도 3 에 대응하는 도면이다.
도 13 에 나타내는 화소 (101) 는, 분리/접속 영역 (12) 및 전극 (12a) 을 삭제하고, p 형 불순물 영역 (120) 과 n 형 불순물 영역 (121) 을 추가한 점을 제외하고는, 도 3 에 나타내는 화소 (101) 와 동일한 구성이다.
n 형 불순물 영역 (121) 은, 제 1 전하 축적 영역 (11) 과 제 2 전하 축적 영역 (13) 사이에 있어서의 p 형 웰층 (30a) 내에 형성되어 있다. n 형 불순물 영역 (121) 의 불순물 농도는, 제 1 전하 축적 영역 (11) 및 제 2 전하 축적 영역 (13) 의 각각의 불순물 농도보다 낮다.
n 형 불순물 영역 (121) 의 표면에는 p 형 불순물 영역 (120) 이 형성되어 있다. 이와 같은 구성에 의해, n 형 불순물 영역 (121) 이, 제 1 전하 축적 영역 (11) 과 제 2 전하 축적 영역 (13) 을, 반도체 기판 (30) 의 단면 포텐셜에 있어서 소정의 전위보다 높은 전위에 있어서는 전기적으로 분리하고, 당해 소정의 전위 이하의 전위에 있어서는 전기적으로 접속시킨다. 요컨대, n 형 불순물 영역 (121) 이 분리/접속 영역으로서 기능한다. 또한, p 형 불순물 영역 (120) 이 형성되어 있음으로써, 암전류 저감 등의 효과도 얻을 수 있다.
이와 같이, 분리/접속 영역을 n 형 불순물 영역 (121) 에 의해 형성하는 경우에는, 고정 전압을 인가하는 전극 (12a) 이 불필요해진다. 이 때문에, 도 3의 화소 구성과 비교하여, 배선 수를 삭감할 수 있고, 화소를 미세화할 수 있다.
또한, 본 명세서에서는 광전 변환부 (P) 로부터 취출하여 플로팅 디퓨전 (4) 에 축적하는 전하를 정공으로 하고, 신호 판독 회로 (S) 를 n 채널 MOS 트랜지스터로 형성하는 구성으로 하였다. 그러나, 광전 변환부 (P) 로부터 취출하는 전하를 전자로 하고, 신호 판독 회로 (S) 를 p 채널 MOS 트랜지스터로 형성하는 구성으로 해도 된다. 이 경우, 지금까지 설명해 온 고체 촬상 소자에 있어서의 n 형과 p 형이 모두 반대가 된다. 또한, 대향 전극에는 신호 판독 회로에 공급되는 모든 전위의 기준이 되는 기준 전압 (GND) (예를 들어 0 V) 보다 낮은 값 (예를 들어 -10 V) 을 인가한다. 이 구성이라 하더라도, 기판 내 단면 포텐셜은 도 5, 6, 8 ∼ 10 과 같이 된다. 단, 각 도면에 있어서 위를 향할수록 전위는 높아진다. 따라서, 상기 서술해 온 바와 동일한 효과가 얻어진다.
이상 설명해 온 바와 같이, 본 명세서에는 이하의 사항이 개시되어 있다.
개시된 고체 촬상 소자는, 반도체 기판 상방에 형성된 광전 변환부와, 상기 광전 변환부에서 발생한 전하에 따른 신호를 판독하는 상기 반도체 기판에 형성된 MOS 형의 신호 판독 회로를 포함하는 화소가 어레이상으로 배치된 고체 촬상 소자로서, 상기 광전 변환부는, 상기 반도체 기판 상방에 형성되고 상기 화소마다 분할되는 화소 전극과, 상기 화소 전극 상방에 형성되는 대향 전극과, 상기 화소 전극과 상기 대향 전극 사이에 형성되는 광전 변환층을 포함하고, 상기 광전 변환층에서 발생한 전하 중 정공이 상기 화소 전극으로 이동하도록, 상기 신호 판독 회로의 전원 전압보다 높은 바이어스 전압이 상기 대향 전극에는 인가되고, 상기 신호 판독 회로는, 상기 반도체 기판 내에 형성되고 상기 화소 전극으로 이동한 정공이 축적되는 전하 축적부와, 상기 전하 축적부의 전위에 따른 신호를 출력하는 출력 트랜지스터와, 상기 전하 축적부의 전위를 소정의 리셋 전위로 리셋하기 위한 리셋 트랜지스터를 포함하고, 상기 전하 축적부는, 상기 화소 전극과 전기적으로 접속되는 n 형 불순물 영역으로 이루어지는 제 1 전하 축적 영역과, 상기 제 1 전하 축적 영역 옆에 이간되어 형성되는 n 형 불순물 영역으로 이루어지는 제 2 전하 축적 영역과, 상기 제 1 전하 축적 영역과 상기 제 2 전하 축적 영역을, 단면 포텐셜에 있어서 소정의 전위보다 높은 전위에 있어서는 전기적으로 분리하고, 상기 소정의 전위 이하의 전위에 있어서는 전기적으로 접속시키는 분리/접속 영역에 의해 구성되고, 상기 화소 전극으로 이동하는 정공의 양이 소정량까지는 상기 제 1 전하 축적 영역, 상기 제 2 전하 축적 영역, 및 상기 분리/접속 영역의 각각에 상기 화소 전극으로부터 이동하는 정공을 축적하고, 상기 화소 전극으로 이동하는 정공의 양이 상기 소정량을 초과하고 나서는 상기 제 1 전하 축적 영역에만 상기 화소 전극으로부터 이동하는 정공을 축적하는 것이고, 상기 출력 트랜지스터는, 상기 제 2 전하 축적 영역의 전위에 따른 신호를 출력하는 것이다.
개시된 고체 촬상 소자는, 상기 소정의 전위는 상기 리셋 전위보다 높은 것이다.
개시된 고체 촬상 소자는, 반도체 기판 상방에 형성된 광전 변환부와, 상기 광전 변환부에서 발생한 전하에 따른 신호를 판독하는 상기 반도체 기판에 형성된 MOS 형의 신호 판독 회로를 포함하는 화소가 어레이상으로 배치된 고체 촬상 소자로서, 상기 광전 변환부는, 상기 반도체 기판 상방에 형성되고 상기 화소마다 분할되는 화소 전극과, 상기 화소 전극 상방에 형성되는 대향 전극과, 상기 화소 전극과 상기 대향 전극 사이에 형성되는 광전 변환층을 포함하고, 상기 광전 변환층에서 발생한 전하 중 전자가 상기 화소 전극으로 이동하도록, 상기 신호 판독 회로의 기준 전압보다 낮은 바이어스 전압이 상기 대향 전극에는 인가되고, 상기 신호 판독 회로는, 상기 반도체 기판 내에 형성되고 상기 화소 전극으로 이동한 전자가 축적되는 전하 축적부와, 상기 전하 축적부의 전위에 따른 신호를 출력하는 출력 트랜지스터와, 상기 전하 축적부의 전위를 소정의 리셋 전위로 리셋하기 위한 리셋 트랜지스터를 포함하고, 상기 전하 축적부는, 상기 화소 전극과 전기적으로 접속되는 p 형 불순물 영역으로 이루어지는 제 1 전하 축적 영역과, 상기 제 1 전하 축적 영역 옆에 이간되어 형성되는 p 형 불순물 영역으로 이루어지는 제 2 전하 축적 영역과, 상기 제 1 전하 축적 영역과 상기 제 2 전하 축적 영역을, 단면 포텐셜에 있어서 소정의 전위보다 낮은 전위에 있어서는 전기적으로 분리하고, 상기 소정의 전위 이상의 전위에 있어서는 전기적으로 접속시키는 분리/접속 영역에 의해 구성되고, 상기 화소 전극으로 이동하는 전자의 양이 소정량까지는 상기 제 1 전하 축적 영역, 상기 제 2 전하 축적 영역, 및 상기 분리/접속 영역의 각각에 상기 화소 전극으로부터 이동하는 전자를 축적하고, 상기 화소 전극으로 이동하는 전자의 양이 상기 소정량을 초과하고 나서는 상기 제 1 전하 축적 영역에만 상기 화소 전극으로부터 이동하는 전자를 축적하는 것이고, 상기 출력 트랜지스터는, 상기 제 2 전하 축적 영역의 전위에 따른 신호를 출력하는 것이다.
개시된 고체 촬상 소자는, 상기 소정의 전위는 상기 리셋 전위보다 낮은 것이다.
개시된 고체 촬상 소자는, 상기 분리/접속 영역은, 상기 제 1 전하 축적 영역과 상기 제 2 전하 축적 영역의 사이의 상기 반도체 기판 상방에 형성된, 고정 전압이 인가되는 게이트 전극에 의해 형성되는 것이다.
개시된 고체 촬상 소자는, 상기 고정 전압이 상기 전원 전압인 것을 포함한다.
개시된 고체 촬상 소자는, 상기 고정 전압이 상기 기준 전압인 것을 포함한다.
개시된 고체 촬상 소자는, 상기 분리/접속 영역은, 상기 반도체 기판 내의 상기 제 1 전하 축적 영역과 상기 제 2 전하 축적 영역 사이에 형성된 불순물 영역에 의해 구성되는 것이다.
개시된 고체 촬상 소자는, 상기 불순물 영역이, 상기 제 1 전하 축적 영역 및 상기 제 2 전하 축적 영역의 각각과 동일 도전형이고, 상기 불순물 영역의 불순물 농도는, 상기 제 1 전하 축적 영역 및 상기 제 2 전하 축적 영역의 각각보다 낮은 것이다.
개시된 고체 촬상 소자는, 상기 불순물 영역의 표면에, 상기 불순물 영역과 역도전형의 별도의 불순물 영역을 구비하는 것이다.
개시된 촬상 장치는, 상기 고체 촬상 소자를 구비하는 것이다.
산업상 이용가능성
본 발명에 의하면, 과대광이 입사된 경우에도 고장나는 경우가 없는 광전 변환층 적층형의 고체 촬상 소자 및 그것을 구비하는 촬상 장치를 제공할 수 있다.
본 발명을 상세하게 또한 특정 실시양태를 참조하여 설명하였지만, 본 발명의 정신과 범위를 일탈하지 않고 여러 가지 변경이나 수정을 가할 수가 있는 것은 당업자에게 있어 분명하다. 본 출원은, 2011년 3월 28일 출원된 일본 출원 (일본 특허출원 2011-70944호) 및 2011년 5월 10일 출원된 일본 출원 (일본 특허출원 2011-105332호) 에 기초하는 것이고, 그 내용은 여기에 참조로서 도입된다.
100 : 고체 촬상 소자
101 : 화소
10 : 전하 축적부
11 : 제 1 전하 축적 영역
12 : 분리/접속 영역
13 : 제 2 전하 축적 영역
21 : 화소 전극
22 : 광전 변환층
23 : 대향 전극
30 : 반도체 기판
31 : 리셋 트랜지스터
32 : 출력 트랜지스터
101 : 화소
10 : 전하 축적부
11 : 제 1 전하 축적 영역
12 : 분리/접속 영역
13 : 제 2 전하 축적 영역
21 : 화소 전극
22 : 광전 변환층
23 : 대향 전극
30 : 반도체 기판
31 : 리셋 트랜지스터
32 : 출력 트랜지스터
Claims (12)
- 반도체 기판 상방에 형성된 광전 변환부와, 상기 광전 변환부에서 발생한 전하에 따른 신호를 판독하는 상기 반도체 기판에 형성된 MOS 형의 신호 판독 회로를 포함하는 화소가 어레이상으로 배치된 고체 촬상 소자로서,
상기 광전 변환부는, 상기 반도체 기판 상방에 형성되고 상기 화소마다 분할되는 화소 전극과, 상기 화소 전극 상방에 형성되는 대향 전극과, 상기 화소 전극과 상기 대향 전극 사이에 형성되는 광전 변환층을 포함하고,
상기 광전 변환층에서 발생한 전하 중 정공이 상기 화소 전극으로 이동하도록, 상기 신호 판독 회로의 전원 전압보다 높은 바이어스 전압이 상기 대향 전극에는 인가되고,
상기 신호 판독 회로는, 상기 반도체 기판 내에 형성되고 상기 화소 전극으로 이동한 정공이 축적되는 전하 축적부와, 상기 전하 축적부의 전위에 따른 신호를 출력하는 출력 트랜지스터와, 상기 전하 축적부의 전위를 소정의 리셋 전위로 리셋하기 위한 리셋 트랜지스터를 포함하고,
상기 전하 축적부는, 상기 화소 전극과 전기적으로 접속되는 n 형 불순물 영역으로 이루어지는 제 1 전하 축적 영역과, 상기 제 1 전하 축적 영역 옆에 이간되어 형성되는 n 형 불순물 영역으로 이루어지는 제 2 전하 축적 영역과, 상기 제 1 전하 축적 영역과 상기 제 2 전하 축적 영역을, 단면 포텐셜에 있어서 소정의 전위보다 높은 전위에 있어서는 전기적으로 분리하고, 상기 소정의 전위 이하의 전위에 있어서는 전기적으로 접속시키는 분리/접속 영역에 의해 구성되고, 상기 화소 전극으로 이동하는 정공의 양이 소정량까지는 상기 제 1 전하 축적 영역, 상기 제 2 전하 축적 영역, 및 상기 분리/접속 영역의 각각에 상기 화소 전극으로부터 이동하는 정공을 축적하고, 상기 화소 전극으로 이동하는 정공의 양이 상기 소정량을 초과하고 나서는 상기 제 1 전하 축적 영역에만 상기 화소 전극으로부터 이동하는 정공을 축적하는 것이고,
상기 출력 트랜지스터는, 상기 제 2 전하 축적 영역의 전위에 따른 신호를 출력하는 것인, 고체 촬상 소자. - 제 1 항에 있어서,
상기 소정의 전위는 상기 리셋 전위보다 높은, 고체 촬상 소자. - 반도체 기판 상방에 형성된 광전 변환부와, 상기 광전 변환부에서 발생한 전하에 따른 신호를 판독하는 상기 반도체 기판에 형성된 MOS 형의 신호 판독 회로를 포함하는 화소가 어레이상으로 배치된 고체 촬상 소자로서,
상기 광전 변환부는, 상기 반도체 기판 상방에 형성되고 상기 화소마다 분할되는 화소 전극과, 상기 화소 전극 상방에 형성되는 대향 전극과, 상기 화소 전극과 상기 대향 전극 사이에 형성되는 광전 변환층을 포함하고,
상기 광전 변환층에서 발생한 전하 중 전자가 상기 화소 전극으로 이동하도록, 상기 신호 판독 회로의 기준 전압보다 낮은 바이어스 전압이 상기 대향 전극에는 인가되고,
상기 신호 판독 회로는, 상기 반도체 기판 내에 형성되고 상기 화소 전극으로 이동한 전자가 축적되는 전하 축적부와, 상기 전하 축적부의 전위에 따른 신호를 출력하는 출력 트랜지스터와, 상기 전하 축적부의 전위를 소정의 리셋 전위로 리셋하기 위한 리셋 트랜지스터를 포함하고,
상기 전하 축적부는, 상기 화소 전극과 전기적으로 접속되는 p 형 불순물 영역으로 이루어지는 제 1 전하 축적 영역과, 상기 제 1 전하 축적 영역 옆에 이간되어 형성되는 p 형 불순물 영역으로 이루어지는 제 2 전하 축적 영역과, 상기 제 1 전하 축적 영역과 상기 제 2 전하 축적 영역을, 단면 포텐셜에 있어서 소정의 전위보다 낮은 전위에 있어서는 전기적으로 분리하고, 상기 소정의 전위 이상의 전위에 있어서는 전기적으로 접속시키는 분리/접속 영역에 의해 구성되고, 상기 화소 전극으로 이동하는 전자의 양이 소정량까지는 상기 제 1 전하 축적 영역, 상기 제 2 전하 축적 영역, 및 상기 분리/접속 영역의 각각에 상기 화소 전극으로부터 이동하는 전자를 축적하고, 상기 화소 전극으로 이동하는 전자의 양이 상기 소정량을 초과하고 나서는 상기 제 1 전하 축적 영역에만 상기 화소 전극으로부터 이동하는 전자를 축적하는 것이고,
상기 출력 트랜지스터는, 상기 제 2 전하 축적 영역의 전위에 따른 신호를 출력하는 것인, 고체 촬상 소자. - 제 3 항에 있어서,
상기 소정의 전위는 상기 리셋 전위보다 낮은, 고체 촬상 소자. - 제 1 항 또는 제 2 항에 있어서,
상기 분리/접속 영역은, 상기 제 1 전하 축적 영역과 상기 제 2 전하 축적 영역 사이의 상기 반도체 기판 상방에 형성된, 고정 전압이 인가되는 게이트 전극에 의해 형성되는, 고체 촬상 소자. - 제 3 항 또는 제 4 항에 있어서,
상기 분리/접속 영역은, 상기 제 1 전하 축적 영역과 상기 제 2 전하 축적 영역 사이의 상기 반도체 기판 상방에 형성된, 고정 전압이 인가되는 게이트 전극에 의해 형성되는, 고체 촬상 소자. - 제 5 항에 있어서,
상기 고정 전압은 상기 전원 전압인, 고체 촬상 소자. - 제 6 항에 있어서,
상기 고정 전압은 상기 기준 전압인, 고체 촬상 소자. - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 분리/접속 영역은, 상기 반도체 기판 내의 상기 제 1 전하 축적 영역과 상기 제 2 전하 축적 영역 사이에 형성된 불순물 영역에 의해 구성되는, 고체 촬상 소자. - 제 9 항에 있어서,
상기 불순물 영역은, 상기 제 1 전하 축적 영역 및 상기 제 2 전하 축적 영역의 각각과 동일 도전형이고,
상기 불순물 영역의 불순물 농도는, 상기 제 1 전하 축적 영역 및 상기 제 2 전하 축적 영역의 각각보다 낮은, 고체 촬상 소자. - 제 10 항에 있어서,
상기 불순물 영역의 표면에, 상기 불순물 영역과 역도전형의 별도의 불순물 영역을 구비하는, 고체 촬상 소자. - 제 1 항 내지 제 11 항 중 어느 한 항에 기재된 고체 촬상 소자를 구비하는, 촬상 장치.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011070944 | 2011-03-28 | ||
| JPJP-P-2011-070944 | 2011-03-28 | ||
| JP2011105332A JP5557795B2 (ja) | 2011-03-28 | 2011-05-10 | 固体撮像素子及び撮像装置 |
| JPJP-P-2011-105332 | 2011-05-10 | ||
| PCT/JP2011/076557 WO2012132098A1 (ja) | 2011-03-28 | 2011-11-17 | 固体撮像素子及び撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140020946A true KR20140020946A (ko) | 2014-02-19 |
| KR101613343B1 KR101613343B1 (ko) | 2016-04-18 |
Family
ID=46929897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137025686A KR101613343B1 (ko) | 2011-03-28 | 2011-11-17 | 고체 촬상 소자 및 촬상 장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8953078B2 (ko) |
| JP (1) | JP5557795B2 (ko) |
| KR (1) | KR101613343B1 (ko) |
| WO (1) | WO2012132098A1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015036797A (ja) | 2013-08-15 | 2015-02-23 | ソニー株式会社 | 表示装置および電子機器 |
| US10140827B2 (en) | 2014-07-07 | 2018-11-27 | Google Llc | Method and system for processing motion event notifications |
| US9420331B2 (en) | 2014-07-07 | 2016-08-16 | Google Inc. | Method and system for categorizing detected motion events |
| JP6494207B2 (ja) * | 2014-07-31 | 2019-04-03 | キヤノン株式会社 | 光電変換装置、光電変換システム、光電変換装置の駆動方法 |
| WO2017156477A1 (en) * | 2016-03-11 | 2017-09-14 | Invisage Technologies, Inc. | Image sensors with electronic shutter |
| WO2019107083A1 (ja) * | 2017-11-30 | 2019-06-06 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4751576B2 (ja) * | 2004-03-18 | 2011-08-17 | 富士フイルム株式会社 | 光電変換膜積層型固体撮像装置 |
| JP2007081137A (ja) | 2005-09-14 | 2007-03-29 | Fujifilm Corp | 光電変換素子及び固体撮像素子 |
| JP5183184B2 (ja) * | 2007-12-13 | 2013-04-17 | 富士フイルム株式会社 | 撮像装置 |
| JP5124368B2 (ja) * | 2008-07-03 | 2013-01-23 | 富士フイルム株式会社 | 撮像装置及び固体撮像素子の駆動方法 |
| JP5114448B2 (ja) * | 2009-03-27 | 2013-01-09 | 富士フイルム株式会社 | 固体撮像素子、固体撮像素子の駆動方法及び撮像装置 |
| JP5677103B2 (ja) * | 2011-01-20 | 2015-02-25 | 富士フイルム株式会社 | 固体撮像素子、固体撮像素子の駆動方法、撮像装置 |
-
2011
- 2011-05-10 JP JP2011105332A patent/JP5557795B2/ja active Active
- 2011-11-17 KR KR1020137025686A patent/KR101613343B1/ko active IP Right Grant
- 2011-11-17 WO PCT/JP2011/076557 patent/WO2012132098A1/ja active Application Filing
-
2013
- 2013-09-23 US US14/034,438 patent/US8953078B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012132098A1 (ja) | 2012-10-04 |
| KR101613343B1 (ko) | 2016-04-18 |
| JP2012216739A (ja) | 2012-11-08 |
| JP5557795B2 (ja) | 2014-07-23 |
| US20140022432A1 (en) | 2014-01-23 |
| US8953078B2 (en) | 2015-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11570388B2 (en) | Solid-state imaging device and driving method thereof, and electronic apparatus | |
| US8884206B2 (en) | Solid-state imaging element, driving method, and electronic apparatus | |
| JP5568880B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および電子機器 | |
| US9571772B2 (en) | Solid-state imaging device, driving method and electronic apparatus with electric charge transfer using an intermediate potential | |
| JP2015188049A (ja) | 固体撮像装置及び撮像システム | |
| US11812170B2 (en) | Solid-state imaging element and electronic device | |
| JP2015056878A (ja) | 固体撮像装置 | |
| US8809922B2 (en) | Solid-state image sensing device and electronic apparatus | |
| KR101613343B1 (ko) | 고체 촬상 소자 및 촬상 장치 | |
| JP2008066480A (ja) | 固体撮像素子および電子情報機器 | |
| JP4165250B2 (ja) | 固体撮像装置 | |
| CN105448941A (zh) | 半导体装置 | |
| KR102081466B1 (ko) | 고체 촬상 소자, 고체 촬상 장치 및 카메라 장치 | |
| KR20230157334A (ko) | 촬상 소자 및 촬상 장치 | |
| JP2021103793A (ja) | 受光素子及び電子機器 | |
| JP2011171467A (ja) | 固体撮像素子及びその駆動方法 | |
| JP5245267B2 (ja) | 固体撮像装置 | |
| JP2011003737A (ja) | 固体撮像素子、撮像装置 | |
| JP2006253177A (ja) | 固体撮像装置 | |
| JP2008235747A (ja) | 固体撮像装置 | |
| JP2011187589A (ja) | 固体撮像素子、撮像装置 | |
| JP2006032537A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190319 Year of fee payment: 4 |