KR20130110987A - Organic light emitting diode display device and fabricating method of the same - Google Patents

Organic light emitting diode display device and fabricating method of the same Download PDF

Info

Publication number
KR20130110987A
KR20130110987A KR1020120033389A KR20120033389A KR20130110987A KR 20130110987 A KR20130110987 A KR 20130110987A KR 1020120033389 A KR1020120033389 A KR 1020120033389A KR 20120033389 A KR20120033389 A KR 20120033389A KR 20130110987 A KR20130110987 A KR 20130110987A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
layer
organic light
forming
Prior art date
Application number
KR1020120033389A
Other languages
Korean (ko)
Other versions
KR101899878B1 (en
Inventor
김현호
조성필
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120033389A priority Critical patent/KR101899878B1/en
Publication of KR20130110987A publication Critical patent/KR20130110987A/en
Application granted granted Critical
Publication of KR101899878B1 publication Critical patent/KR101899878B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884Manufacture of transparent electrodes, e.g. TCO, ITO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

PURPOSE: An organic light emitting diode display device and a manufacturing method thereof omit a process of forming a protective film and simplify a process by forming a connection electrode at the lower part of an interlayer insulating film and using a halftone mask. CONSTITUTION: A buffer layer (110) is formed on an insulating substrate (100) including a display region and a pad region. An interlayer insulating film (118) is formed on the front of the substrate in which a gate electrode (Gate), a connection electrode (Con), a capacitor, and a second electrode (115c) are formed. Multiple contact holes (200a-200d) are formed on the interlayer insulating film. An organic layer (123) is formed on the front of the substrate including a source electrode (119a), a drain electrode (119b), a power wire (121), and a pad part (122). A contact metal layer (124a), a power contact part (Po), and a pad contact part (124c) are formed on the substrate in which the organic layer is formed.

Description

유기발광다이오드 표시장치 및 그 제조방법{Organic light emitting diode display device and fabricating method of the same}[0001] The present invention relates to an organic light emitting diode (OLED) display device and a manufacturing method thereof.

본 발명은 유기발광다이오드 표시장치에 관한 것으로, 보다 구체적으로는 층간 절연막 하부에 연결전극을 형성하고, 하프톤 마스크를 사용함으로써, 보호막을 생략하고 공정을 단순화하는 유기발광다이오드 표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting diode display, and more particularly, to an organic light emitting diode display that simplifies the process by eliminating the protective film by forming a connection electrode under the interlayer insulating film and using a halftone mask.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치는 액정 표시장치(Liquid Crystal Display: 이하 "LCD"라 한다), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다) 및 전계발광장치(Electroluminescence Device) 등이 있다.2. Description of the Related Art Recently, various flat panel display devices capable of reducing weight and volume, which are disadvantages of cathode ray tubes (CRTs), have been developed. Such a flat panel display device includes a liquid crystal display (LCD), a field emission display (FED), a plasma display panel (PDP) And a light emitting device (Electroluminescence Device).

PDP는 구조와 제조공정이 단순하기 때문에 경박단소하면서도 대화면화에 가장 유리한 표시장치로 주목받고 있지만 발광효율과 휘도가 낮고 소비전력이 큰 단점이 있다. TFT LCD(Thin Film Transistor LCD)는 가장 널리 사용되고 있는 평판표시소자이지만 시야각이 좁고 응답속도가 낮은 문제점이 있다. 전계발광장치는 발광층의 재료에 따라 무기발광다이오드 표시장치와 유기발광다이오드 표시장치로 대별되며, 이 중 유기발광다이오드 표시장치는 스스로 발광하는 자발광소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 이러한 유기발광다이오드 표시장치의 기본적인 구조에 대해 도 1을 참조하여 설명하면 다음과 같다.PDP has attracted attention as a display device that is most advantageous for large screen size but small size because of its simple structure and manufacturing process, but it has disadvantage of low luminous efficiency, low luminance and high power consumption. Thin Film Transistor LCD (TFT LCD) is the most widely used flat panel display device, but has a narrow viewing angle and low response speed. The electroluminescence device is divided into an inorganic light emitting diode display device and an organic light emitting diode display device according to the material of the light emitting layer. Of these organic light emitting diode display devices, self light emitting devices are self light emitting devices, There is a big advantage. A basic structure of such an organic light emitting diode display will be described with reference to FIG. 1.

도 1은 종래 유기발광다이오드 표시장치를 도시한 도면이다.1 illustrates a conventional organic light emitting diode display.

도 1을 참조하면, 종래 유기발광다이오드 표시장치는 표시 영역과 패드 영역으로 구분되고, 상기 표시 영역은 복수의 화소 영역이 구획되어 있고, 각 화소 영역에는 박막 트랜지스터와 커패시터 및 유기발광다이오드가 형성된다.Referring to FIG. 1, a conventional organic light emitting diode display is divided into a display area and a pad area, and the display area is divided into a plurality of pixel areas, and each pixel area includes a thin film transistor, a capacitor, and an organic light emitting diode. .

또한, 패드 영역에는 게이트 패드, 데이터 패드 및 전원부 패드 등이 형성된다.In addition, a gate pad, a data pad, a power supply pad, and the like are formed in the pad region.

상기 절연 기판(10) 상에 버퍼층(11)이 형성되고, 상기 박막 트랜지스터가 형성되는 영역에는 상기 버퍼층(11) 상에 소스영역(12a), 채널영역(12b), 드레인영역(12c)을 포함하는 반도체층(12), 게이트절연막(14), 게이트 전극(15), 소스전극(19a) 및 드레인 전극(19b)이 형성된다. 상기 소스전극(19a)과 드레인전극(19b)은 상기 반도체층(12)의 소스영역(12a)과 드레인영역(12c)과 접속한다. 상기 캐패시터 영역은 캐패시터 제 1 전극(13), 층간절연막(16), 캐패시터 제 2 전극(17), 보호층(20) 및 커패시터 제 3 전극(22)으로 형성되며, 상기 패드 영역에는 전원부 패드(18)와 전원콘택부(24)로 형성된다.A buffer layer 11 is formed on the insulating substrate 10, and a region in which the thin film transistor is formed includes a source region 12a, a channel region 12b, and a drain region 12c on the buffer layer 11. The semiconductor layer 12, the gate insulating film 14, the gate electrode 15, the source electrode 19a and the drain electrode 19b are formed. The source electrode 19a and the drain electrode 19b are connected to the source region 12a and the drain region 12c of the semiconductor layer 12. The capacitor region is formed of a capacitor first electrode 13, an interlayer insulating film 16, a capacitor second electrode 17, a protective layer 20, and a capacitor third electrode 22. The pad region includes a power supply pad ( 18) and a power contact portion 24.

상기 소스전극(19a), 드레인전극(19b), 캐패시터 제 2 전극(17) 및 전원부 패드(18) 상에는 보호층(20)이 형성되고, 상기 보호층(20)에 상기 드레인전극(19b) 및 상기 전원부 패드(18)가 노출되는 콘택홀이 형성된다. 상기 노출된 드레인전극(19b) 상에 연결전극(21)이 형성되며, 상기 노출된 전원부 패드(18) 상에 전원 콘택부(24)가 형성된다.A protective layer 20 is formed on the source electrode 19a, the drain electrode 19b, the capacitor second electrode 17, and the power supply pad 18, and the drain electrode 19b and the protective layer 20. A contact hole through which the power supply pad 18 is exposed is formed. The connection electrode 21 is formed on the exposed drain electrode 19b, and the power contact portion 24 is formed on the exposed power source pad 18.

상기 표시 영역과 패드 영역을 포함하는 기판(10) 전면에 유기층(23)이 형성되고, 상기 유기층(23)에는 상기 연결전극(21)이 노출되는 콘택홀이 형성된다. 상기 노출된 연결전극(21) 상에 유기발광다이오드(OLED)의 하부전극(25)이 형성된다. 상기 하부전극(25) 상에 화소 영역 단위로 상기 하부전극(25)을 노출하는 격벽층(26)이 형성되며, 상기 노출된 하부전극(25) 상에 유기발광층(27)이 형성되고, 상기 유기발광층(27)을 포함하는 기판(10) 전면에 상부전극(28)이 형성된다.An organic layer 23 is formed on the entire surface of the substrate 10 including the display area and the pad area, and a contact hole in which the connection electrode 21 is exposed is formed in the organic layer 23. The lower electrode 25 of the organic light emitting diode OLED is formed on the exposed connection electrode 21. The barrier layer 26 exposing the lower electrode 25 in pixel units is formed on the lower electrode 25, and an organic light emitting layer 27 is formed on the exposed lower electrode 25. The upper electrode 28 is formed on the entire surface of the substrate 10 including the organic light emitting layer 27.

종래 유기발광다이오드 표시장치의 제조방법을 살펴보면, 버퍼층(11) 상에 반도체층(12)을 형성하는 단계; 게이트 절연막(14) 상에 게이트 전극(15)과 캐패시터 제 1 전극(13)을 형성하는 단계; 층간절연막(16) 상에 상기 반도체층의 소스영역(12a) 또는 드레인영역(12b)과 접속하는 콘택홀을 형성하는 단계; 상기 층간절연막(16) 상에 소스전극(19a), 드레인전극(19b), 캐패시터 제 2 전극(17) 및 전원부 패드(18)를 형성하는 단계; 보호층(20) 상에 상기 드레인전극(19b)과 접속하는 콘택홀을 형성하는 단계; 상기 보호층(20) 상에 연결전극(21), 캐패시터 제 3 전극(22) 및 전원콘택부(24)를 형성하는 단계; 유기층(23) 상에 상기 연결전극(21)과 접속하는 콘택홀을 형성하는 단계; 상기 유기층(23) 상에 유기발광다이오드 하부전극(25)을 형성하는 단계; 및 상기 유기발광다이오드 하부전극(25) 상에 격벽층(26)을 형성하는 단계에서 마스크 공정이 필요하다. 즉, 총 9 마스크 공정이 필요하며, 종래 유기발광다이오드 표시장치는 제조 공정 수가 많은 문제점이 있다.Looking at the manufacturing method of the conventional organic light emitting diode display device, forming a semiconductor layer 12 on the buffer layer (11); Forming a gate electrode 15 and a capacitor first electrode 13 on the gate insulating film 14; Forming a contact hole on the interlayer insulating film (16) to connect with the source region (12a) or the drain region (12b) of the semiconductor layer; Forming a source electrode (19a), a drain electrode (19b), a capacitor second electrode (17), and a power supply pad (18) on the interlayer insulating film (16); Forming a contact hole on the protective layer 20 to be connected to the drain electrode 19b; Forming a connection electrode (21), a capacitor third electrode (22), and a power contact portion (24) on the protective layer (20); Forming a contact hole on the organic layer 23 to connect with the connection electrode 21; Forming an organic light emitting diode lower electrode 25 on the organic layer 23; And forming a barrier layer 26 on the organic light emitting diode lower electrode 25. That is, a total of nine mask processes are required, and a conventional organic light emitting diode display device has a problem in that a number of manufacturing processes are required.

이와 같은 경우 제조공정이 복잡하여 원가 절감에 한계가 있으므로 제조 공정을 단순화하여 제조 단가를 줄일 수 있는 방안이 요구된다. In this case, since the manufacturing process is complicated and there is a limit in cost reduction, a method of reducing the manufacturing cost by simplifying the manufacturing process is required.

본 발명은 게이트 절연막 상에 하프톤 마스크를 사용하여 게이트 전극, 연결전극, 캐패시터 제 2 전극을 형성하고, 층간절연막 상면에 보호층을 생략함으로써, 공정을 단순화하는 유기발광다이오드 표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.The present invention provides an organic light emitting diode display device which simplifies the process by forming a gate electrode, a connecting electrode and a capacitor second electrode using a halftone mask on a gate insulating film, and omits a protective layer on an upper surface of the interlayer insulating film, and a manufacturing method thereof. The purpose is to provide.

또한, 본 발명은 하프톤 마스크를 사용하여 콘택금속층, 유기발광다이오드 하부전극, 전원콘택부 및 패드 콘택부를 형성하여 반사효율 저감 없이 공정을 단순화하는 유기발광다이오드 표시장치 및 그 제조방법을 제공하는데 다른 목적이 있다.The present invention also provides an organic light emitting diode display device and a method of manufacturing the same, which simplify a process without reducing reflection efficiency by forming a contact metal layer, an organic light emitting diode bottom electrode, a power contact portion, and a pad contact portion using a halftone mask. There is a purpose.

또한, 본 발명은 패드부에 패드 콘택부를 형성하여 패드부가 부식되지 않고, 공정을 안정화시키는 유기발광다이오드 표시장치 및 그 제조방법을 제공하는데 또 다른 목적이 있다.Another object of the present invention is to provide an organic light emitting diode display device and a method of manufacturing the same, forming a pad contact portion on a pad portion to prevent the pad portion from corroding and stabilizing the process.

상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 유기발광다이오드 표시장치는, 절연 기판 상에 형성된 버퍼층; 상기 버퍼층 상에 형성된 박막 트랜지스터와, 연결전극과, 캐패시터와, 전원부와, 패드부; 상기 박막 트랜지스터 및 상기 캐패시터와 유기층을 사이에 두고 형성되는 유기발광다이오드; 상기 박막 트랜지스터를 구성하는, 상기 버퍼층 상에 형성되는 소스영역, 채널영역 및 드레인영역을 포함하는 반도체층과, 게이트절연막과, 게이트전극과, 상기 반도체층의 소스영역 및 드레인영역과 접속하는 소스전극과 드레인전극; 상기 캐패시터를 구성하는, 캐패시터 제 1, 제 2, 제 3 전극과 제 1, 제 2 전극 사이에 형성되는 게이트절연막과 제 2, 제 3 전극 사이에 형성되는 층간절연막; 상기 전원부를 구성하는, 상기 층간절연막 상에 형성되는 전원배선과 전원콘택부; 상기 패드부 상에 상기 패드부를 감싸도록 형성된 패드 콘택부; 및 상기 유기발광다이오드를 구성하는 하부전극, 유기발광층 및 상부전극;을 포함하며, 상기 연결전극은 상기 게이트 절연막 상에 형성되며, 상기 박막 트랜지스터의 드레인 전극은 상기 연결전극과 전기적으로 연결되며, 상기 유기발광다이오드와 상기 연결전극은 연결콘택부와 콘택금속층에 의해 전기적으로 연결되는 것을 특징으로 한다.The organic light emitting diode display device of the present invention for solving the above problems of the prior art, the buffer layer formed on an insulating substrate; A thin film transistor formed on the buffer layer, a connection electrode, a capacitor, a power supply unit, and a pad unit; An organic light emitting diode formed with the thin film transistor, the capacitor and the organic layer interposed therebetween; A semiconductor layer comprising a source region, a channel region and a drain region formed on the buffer layer, a gate insulating film, a gate electrode, and a source electrode connected to the source region and the drain region of the semiconductor layer, which constitute the thin film transistor. A drain electrode; An interlayer insulating film formed between the capacitor first, second and third electrodes and the first and second electrodes and the second and third electrodes constituting the capacitor; A power wiring and a power contact portion formed on the interlayer insulating film, constituting the power supply portion; A pad contact portion formed to surround the pad portion on the pad portion; And a lower electrode, an organic light emitting layer, and an upper electrode constituting the organic light emitting diode, wherein the connection electrode is formed on the gate insulating layer, and the drain electrode of the thin film transistor is electrically connected to the connection electrode. The organic light emitting diode and the connection electrode are electrically connected by a connection contact part and a contact metal layer.

또한, 본 발명의 유기발광다이오드 표시장치 제조방법은, 절연 기판 상에 버퍼층을 형성하는 단계; 상기 버퍼층상에 반도체층과 캐패시터 제 1 전극을 형성하는 단계; 상기 반도체층 및 상기 캐패시터 제 1 전극을 포함하는 상기 기판상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 게이트 전극, 연결전극 및 캐패시터 제 2 전극을 형성하는 단계; 상기 게이트 전극의 양측 아래의 반도체층에 소스영역과 드레인영역을 형성하는 단계; 상기 게이트 전극, 연결전극 및 캐패시터 제 2 전극 상에 층간 절연막을 형성하는 단계; 식각 공정을 통해 상기 층간 절연막에 상기 반도체층의 소스영역, 드레인 영역, 연결전극을 각각 노출시키는 다수의 콘택홀을 형성하는 단계; 상기 다수의 콘택홀을 통해 상기 반도체층의 소스영역과 접속하는 소스전극, 상기 반도체층의 드레인영역 및 연결전극과 접속하는 드레인전극, 상기 연결전극과 접속하는 연결콘택부를 형성하는 단계; 상기 층간 절연막 상에 캐패시터 제 3 전극, 전원배선 및 패드부를 형성하는 단계; 상기 소스전극, 드레인전극, 연결콘택부, 캐패시터 제 3 전극 및 전원배선을 포함하는 기판 상에 유기층을 형성하는 단계; 식각 공정을 통해 상기 유기층에 상기 연결콘택부 및 상기 전극배선을 노출시키는 제 1, 제 2 콘택홀을 형성하는 단계; 상기 제 1 콘택홀을 통해 상기 연결콘택부와 접속하는 콘택금속층 및 유기발광다이오드 하부전극을 형성하고, 상기 제 2 콘택홀을 통해 상기 전원배선과 접속하는 전원콘택부를 형성하고, 상기 패드부를 감싸도록 패드 콘택부를 형성하는 단계; 상기 유기발광다이오드 하부전극 상에 유기발광층을 형성하는 단계; 및 상기 유기발광층 상에 유기발광다이오드 상부전극을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the organic light emitting diode display device manufacturing method of the present invention, forming a buffer layer on an insulating substrate; Forming a semiconductor layer and a capacitor first electrode on the buffer layer; Forming a gate insulating film on the substrate including the semiconductor layer and the capacitor first electrode; Forming a gate electrode, a connection electrode, and a capacitor second electrode on the gate insulating film; Forming a source region and a drain region in the semiconductor layers below both sides of the gate electrode; Forming an interlayer insulating film on the gate electrode, the connecting electrode, and the capacitor second electrode; Forming a plurality of contact holes in the interlayer insulating layer through the etching process to expose the source region, the drain region and the connection electrode of the semiconductor layer, respectively; Forming a source electrode connected to the source region of the semiconductor layer through the plurality of contact holes, a drain electrode connected to the drain region and the connection electrode of the semiconductor layer, and a connection contact portion connected to the connection electrode; Forming a capacitor third electrode, a power wiring, and a pad part on the interlayer insulating film; Forming an organic layer on the substrate including the source electrode, the drain electrode, the connection contact part, the capacitor third electrode, and the power wiring; Forming first and second contact holes in the organic layer through the etching process to expose the connection contact portion and the electrode wiring; Forming a contact metal layer and an organic light emitting diode lower electrode connected to the connection contact part through the first contact hole, forming a power contact part connected to the power wiring through the second contact hole, and covering the pad part Forming a pad contact; Forming an organic light emitting layer on the organic light emitting diode lower electrode; And forming an organic light emitting diode upper electrode on the organic light emitting layer.

본 발명에 따른 유기발광다이오드 표시장치 및 그 제조방법은, 게이트 절연막 상에 하프톤 마스크를 사용하여 게이트 전극, 연결전극, 캐패시터 제 2 전극을 형성하고, 층간절연막 상면에 보호층을 생략함으로써, 공정을 단순화하는 제 1 효과가 있다.An organic light emitting diode display and a method of manufacturing the same according to the present invention are formed by forming a gate electrode, a connecting electrode and a capacitor second electrode using a halftone mask on a gate insulating film, and omitting a protective layer on the upper surface of the interlayer insulating film. There is a first effect that simplifies.

또한, 본 발명에 따른 유기발광다이오드 표시장치 및 그 제조방법은, 하프톤 마스크를 사용하여 콘택금속층, 유기발광다이오드 하부전극, 전원콘택부 및 패드 콘택부를 형성하여 반사효율 저감 없이 공정을 단순화하는 제 2 효과가 있다.In addition, an organic light emitting diode display and a method of manufacturing the same according to the present invention are formed by using a halftone mask to form a contact metal layer, an organic light emitting diode bottom electrode, a power contact portion and a pad contact portion to simplify a process without reducing reflection efficiency. 2 is effective.

또한, 본 발명에 따른 유기발광다이오드 표시장치 및 그 제조방법은, 패드부에 패드 콘택부를 형성하여 패드부가 부식되지 않고, 공정을 안정화시키는 제 3 효과가 있다.In addition, the organic light emitting diode display according to the present invention and a method of manufacturing the same have a third effect of stabilizing a process without forming a pad contact portion to corrode the pad portion.

도 1은 종래 유기발광다이오드 표시장치를 도시한 도면이다.
도 2a 내지 도 2h는 본 발명의 유기발광다이오드 표시장치의 제조방법을 도시한 도면이다.
도 3a 내지 도 3d는 본 발명의 유기발광다이오드 표시장치의 게이트 전극, 연결전극 및 캐패시터 제 2 전극의 제조방법을 도시한 도면이다.
도 4a 내지 도 4d는 본 발명의 유기발광다이오드 표시장치의 콘택금속층, 유기발광다이오드 하부전극, 전원콘택부 및 패드 콘택부의 제조방법을 도시한 도면이다.
1 illustrates a conventional organic light emitting diode display.
2A to 2H illustrate a method of manufacturing the organic light emitting diode display device of the present invention.
3A to 3D illustrate a method of manufacturing a gate electrode, a connecting electrode, and a capacitor second electrode of the organic light emitting diode display of the present invention.
4A to 4D illustrate a method of manufacturing a contact metal layer, an organic light emitting diode lower electrode, a power contact portion, and a pad contact portion of the organic light emitting diode display of the present invention.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고, 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The following embodiments are provided as examples to ensure that the spirit of the present invention can be fully conveyed to those skilled in the art. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 2a 내지 도 2h는 본 발명의 유기발광다이오드 표시장치의 제조 공정을 도시한 도면이다.2A to 2H illustrate a manufacturing process of the organic light emitting diode display of the present invention.

도 2a를 참조하면, 본 발명의 유기발광다이오드 표시장치는, 표시영역과 패드영역을 포함하는 절연 기판(100) 상에 버퍼층(110)을 형성한다. 상기 표시영역은 화상을 디스플레이하는 영역으로 발광영역과 비 발광영역으로 구분되고, 상기 패드영역은 외부 시스템으로부터 신호를 공급받는 패드부들이 형성된 영역이다.Referring to FIG. 2A, the organic light emitting diode display of the present invention forms a buffer layer 110 on an insulating substrate 100 including a display area and a pad area. The display area is an area for displaying an image, and is divided into a light emitting area and a non-light emitting area, and the pad area is an area where pad parts receiving signals from an external system are formed.

상기 기판(100)은 유리, 플라스틱 또는 폴리이미드(PI) 등으로 형성할 수 있고, 상기 버퍼층(110)은 실리콘 산화막, 실리콘 질화막과 같은 절연막을 이용하여 단층 또는 이들의 적층구조로 형성할 수 있다. 이 때, 상기 버퍼층(110)은 상기 기판(100)에서 발생하는 수분 또는 불순물의 확산을 방지하거나 결정화시 열의 전달 속도를 조절함으로써, 비정질 실리콘층의 결정화가 잘 이루어질 수 있도록 하는 역할을 한다.The substrate 100 may be formed of glass, plastic, polyimide (PI), or the like, and the buffer layer 110 may be formed of a single layer or a stacked structure thereof using an insulating film such as a silicon oxide film or a silicon nitride film. . In this case, the buffer layer 110 serves to prevent the diffusion of moisture or impurities generated in the substrate 100 or to control the heat transfer rate during crystallization, so that the amorphous silicon layer can be crystallized well.

상기와 같이, 상기 기판(100) 상에 버퍼층(110)이 형성되면, 비정질 실리콘막과 같은 반도체층을 형성한 다음, 상기 반도체층 상에 포토레지스트를 형성한다. 그리고, 투과부와 차단부로 이루어진 제 1 마스크를 이용하여, 노광 및 현상 공정을 진행하여 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 마스크로 하여 상기 반도체층을 식각하여 박막 트랜지스터의 반도체층(112)과 캐패시터 제 1 전극(113)을 형성한다.
As described above, when the buffer layer 110 is formed on the substrate 100, a semiconductor layer such as an amorphous silicon film is formed, and then a photoresist is formed on the semiconductor layer. The photoresist pattern is formed by performing an exposure and development process using a first mask including a transmissive portion and a blocking portion. The semiconductor layer is etched using the photoresist pattern as a mask to form the semiconductor layer 112 and the capacitor first electrode 113 of the thin film transistor.

도 2b를 참조하면, 상기 반도체층(112) 및 캐패시터 제 1 전극(113)을 포함한 기판(100) 전면에 게이트 절연막(114)과 금속막을 순차적으로 형성한 다음, 마스크 공정을 이용하여 상기 게이트 절연막(114) 상에 게이트 전극(Gate), 연결전극(Con) 및 캐패시터 제 2 전극(115c)을 형성한다. 이하, 도 3a 내지 도 3d를 참조하여 구체적으로 설명한다.Referring to FIG. 2B, a gate insulating film 114 and a metal film are sequentially formed on the entire surface of the substrate 100 including the semiconductor layer 112 and the capacitor first electrode 113, and then the gate insulating film is formed using a mask process. The gate electrode Gate, the connection electrode Con, and the capacitor second electrode 115c are formed on the 114. Hereinafter, the present invention will be described in detail with reference to FIGS. 3A to 3D.

도 3a 내지 도 3d는 본 발명의 유기발광다이오드 표시장치의 게이트 전극, 연결전극 및 캐패시터 제 2 전극의 제조방법을 도시한 도면이다.3A to 3D illustrate a method of manufacturing a gate electrode, a connecting electrode, and a capacitor second electrode of the organic light emitting diode display of the present invention.

도 3a를 참조하면, 상기 게이트 절연막(114)이 형성된 기판(100) 상에 ITO층(115)과 금속층(116)을 적층 형성한다. 상기 금속층(116)은 알루미늄-네오디뮴(AlNd), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al) 또는 이들의 조합으로부터 형성되는 합금을 사용하여 형성할 수 있다.Referring to FIG. 3A, an ITO layer 115 and a metal layer 116 are stacked on the substrate 100 on which the gate insulating layer 114 is formed. The metal layer 116 may be aluminum-neodymium (AlNd), molybdenum (Mo), titanium (Ti), tantalum (Ta), tungsten (W), copper (Cu), chromium (Cr), aluminum (Al) or their It can be formed using an alloy formed from the combination.

도 3b를 참조하면, 제 1 하프톤 마스크(150)를 이용한 포토리소그래피기술로 상기 ITO층(115) 및 금속층(116) 상에 단차가 있는 포토레지스트 패턴(300a, 300b, 300c)을 형성한다. 상기 제 1 하프톤 마스크(150)는 회절 마스크로 형성될 수도 있다.Referring to FIG. 3B, stepped photoresist patterns 300a, 300b, and 300c are formed on the ITO layer 115 and the metal layer 116 by photolithography using the first halftone mask 150. The first halftone mask 150 may be formed as a diffraction mask.

구체적으로 상기 ITO층(115) 및 금속층(116) 상에 감광성 재료인 네거티브 포토레지스트(negative photo resist)를 형성시킨다. 하지만, 포지티브 포토레지스트를 사용하여 공정을 진행할 수도 있다.Specifically, a negative photoresist, a photosensitive material, is formed on the ITO layer 115 and the metal layer 116. However, it is also possible to proceed with the process using positive photoresist.

이때, 상기 네거티브 포토레지스트는 광이 조사되면 경화되는 물질인 감광성 재료이다. 그리고 상기 네거티브 포토레지스트 상에 제 1 하프톤 마스크(150)를 씌우고 광을 조사한다. 상기 제 1 하프톤 마스크(150)는 차단부(A)와 투과부(B)와 반투과부(c)로 이루어지며, 상기 투과부(B)는 광을 그대로 투과시키고, 상기 반투과부(C)는 서로 다른 투과율을 가지는 반투과 물질을 이용하여 상기 투과부(B)에 비해 광을 적게 통과시키고, 상기 차단부(A)는 광을 완전히 차단시킨다. In this case, the negative photoresist is a photosensitive material which is a material that is cured when light is irradiated. Then, a first halftone mask 150 is covered on the negative photoresist and irradiated with light. The first halftone mask 150 includes a blocking portion A, a transmitting portion B, and a transflective portion c. The transmitting portion B transmits light as it is, and the transflective portion C A transflective material having a different transmittance is used to pass less light than the transmissive portion B, and the blocking portion A completely blocks the light.

따라서, 상기 제 1 하프톤 마스크(150)의 투과부(B)와 대향하는 네거티브 포토레지스트는 조사되어 광에 의해 경화되어 게이트전극과 연결전극 영역에 단차가 높은 제 1 포토레지스트 패턴(300a, 300b)을 형성하고, 상기 반투과부(C)와 대향하는 캐패시터 제 2 전극 영역 상의 네거티브 포토레지스트는 반투과부(C)를 통과하여 투과되는 광에 의해 반경화되므로 단차가 낮은 제 2 포토레지스트 패턴(300c)을 형성한다. 상기 제 1 하프톤 마스크(150)의 차단부(A)와 대향하는 네거티브 포토레지스트는 제거되어 상기 금속층(116)을 노출시킨다. Therefore, the negative photoresist facing the transmissive portion B of the first halftone mask 150 is irradiated and cured by light, so that the first photoresist patterns 300a and 300b have high steps on the gate electrode and the connection electrode region. And the negative photoresist on the capacitor second electrode region facing the transflective portion C is semi-cured by the light transmitted through the transflective portion C, so that the second step of the photoresist pattern 300c has a low level difference. To form. The negative photoresist facing the blocking portion A of the first halftone mask 150 is removed to expose the metal layer 116.

이어서, 도 3c를 참조하면, 상기 제 1 및 제 2 포토레지스트 패턴(300a,300b,300c)을 마스크로 하여 식각함으로써, 노출된 금속층(116)과 ITO층(115)을 패터닝한다.3C, the exposed metal layer 116 and the ITO layer 115 are patterned by etching the first and second photoresist patterns 300a, 300b, and 300c as masks.

상기 패터닝 공정으로 게이트 전극(Gate)은 제 1 ITO층(115a) 및 제 1 금속층(116a)으로 구성되고, 연결전극(Con)은 제 2 ITO층(115b) 및 제 2 금속층(116b)으로 구성되며, 커패시터 전극이 형성되는 영역에는 커패시터 제 2 전극(115 c) 기능을 하는 제 3 ITO층(115c)과 제 3 금속층(116c)이 형성된다.In the patterning process, the gate electrode is composed of the first ITO layer 115a and the first metal layer 116a, and the connection electrode Con is composed of the second ITO layer 115b and the second metal layer 116b. The third ITO layer 115c and the third metal layer 116c serving as the capacitor second electrode 115 c are formed in the region where the capacitor electrode is formed.

그리고, 도 3d를 참조하면, 상기 제 1 및 제 2 포토레지스트 패턴(300a,300b,300c)에 대해 애슁(ashing) 공정을 진행하면 단차가 낮은 캐패시터 제 2 전극 영역 상에 형성된 제 2 포토레지스트 패턴(300c)은 제거되어 제 3 금속층(116c)이 노출되고, 게이트전극 및 연결전극 영역 상의 제 1 포토레지스트 패턴(300a,300b)은 남는다.3D, when the ashing process is performed on the first and second photoresist patterns 300a, 300b, and 300c, a second photoresist pattern formed on the capacitor second electrode region having a low level difference is formed. The 300c is removed to expose the third metal layer 116c, and the first photoresist patterns 300a and 300b on the gate electrode and the connection electrode region remain.

상기 제 3 금속층(116c)이 식각되면, 캐패시터 제 2 전극(115c)이 형성된다. 이후, 남아있는 포토레지스트 패턴(300a, 300b)을 제거하면 게이트 전극(Gate) 및 연결전극(Con)이 형성된다. When the third metal layer 116c is etched, the capacitor second electrode 115c is formed. Thereafter, when the remaining photoresist patterns 300a and 300b are removed, the gate electrode Gate and the connection electrode Con are formed.

상기 게이트 전극(Gate)을 마스크로 하여, 고농도의 불순물 이온을 도핑하여 소스영역(112a) 및 드레인영역(112e)을 형성한다. 소스영역(112a) 및 드레인영역(112e) 형성 이전에, 저농도의 불순물 이온을 도핑하여, 상기 반도체층(112)의 소스영역(112a), 드레인영역(112e)에 LDD(Lightly Doped Drain) 도핑층을 형성하고, 포토레지스트와 마스크 공정을 통해 LDD층(112b,112d) 영역을 블로킹한 후, 고농도의 불순물 이온을 도핑함으로써, 소스영역(112a) 및 드레인영역(112e)을 형성할 수 있다. 이와 같이, LDD층(112b,112d)을 형성하는 이유는, 그 영역에서의 저항으로 인해 접합부위에 걸리는 전기장을 감소시켜 오프 전류를 줄이고 온 전류의 감소를 최소화 할 수 있도록 하기 위함이다. 도면에 도시하였지만, 설명하지 않은 112c는 채널영역이다.The source electrode 112a and the drain region 112e are formed by doping a high concentration of impurity ions using the gate electrode Gate as a mask. Lightly doped drain (LDD) doped layers are formed in the source region 112a and the drain region 112e of the semiconductor layer 112 by doping low concentration impurity ions before forming the source region 112a and the drain region 112e. And blocking the LDD layers 112b and 112d through photoresist and mask processes, and then doping a high concentration of impurity ions to form the source region 112a and the drain region 112e. As such, the reason for forming the LDD layers 112b and 112d is to reduce the electric current applied to the junction due to the resistance in the region, thereby reducing the off current and minimizing the reduction of the on current. Although not shown, 112c, which is not described, is a channel region.

상기 불순물 이온은 인(P) 등을 이용한 n형 불순물 이온 또는 붕소(B) 등을 이용한 p형 불순물 이온으로 형성될 수 있다.
The impurity ions may be formed of n-type impurity ions using phosphorus (P) or the like and p-type impurity ions using boron (B).

도 2c를 참조하면, 상기 게이트 전극(Gate), 연결전극(Con) 및 캐패시터 제 2 전극(115c)이 형성된 기판(100) 전면에 층간절연막(118)을 형성한다. 상기 층간절연막(118) 상에 포토레지스트를 형성하고, 투과부와 차단부로 이루어진 제 2 마스크를 이용하여 노광 및 현상 공정으로 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 마스크로 하여 상기 층간절연막(118)을 식각하여, 상기 반도체층(112)의 소스영역(112a)을 노출시키는 소스콘택홀(200a), 상기 반도체층(112)의 드레인영역(112e)을 노출시키는 드레인콘택홀(200b), 상기 연결전극(Con)을 노출시키는 두 개의 제1,제2 연결콘택홀(200c,200d)을 형성한다.Referring to FIG. 2C, an interlayer insulating layer 118 is formed on the entire surface of the substrate 100 on which the gate electrode, the connection electrode Con, and the capacitor second electrode 115c are formed. A photoresist is formed on the interlayer insulating layer 118, and a photoresist pattern is formed by an exposure and development process using a second mask including a transmission part and a blocking part. The interlayer insulating layer 118 is etched using the photoresist pattern as a mask to expose the source region 112a of the semiconductor layer 112 and the drain region of the semiconductor layer 112. A drain contact hole 200b exposing 112e) and two first and second connection contact holes 200c and 200d exposing the connection electrode Con are formed.

도 2d를 참조하면, 상기 다수의 콘택홀(200a,200b,200c,200d)이 형성된 층간절연막(118)을 포함하는 기판(100) 전면에 소스/드레인 금속층을 형성한다. 상기 소스/드레인 금속층 상에 포토레지스트를 형성하고, 투과부와 차단부로 이루어진 제 3 마스크를 이용하여 노광 및 현상 공정으로 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 마스크로 하여 상기 소스/드레인 금속층을 식각하여, 소스전극(119a), 드레인전극(119b), 연결콘택부(119c), 캐패시터 제 3 전극(120), 전원배선(121) 및 패드부(122)를 형성한다. 상기 소스전극(119a)은 상기 소스콘택홀(200a)을 통해 상기 반도체층(112)의 소스영역(112a) 상에 형성되고, 상기 드레인전극(119b)은 상기 드레인콘택홀(200b)과 상기 제1 연결콘택홀(200c)을 통해 상기 반도체층(112)의 드레인영역(112e)과 연결전극(Con) 상에 형성되고, 상기 연결콘택부(119c)는 상기 제2 연결콘택홀(200d)을 통해 상기 연결전극(Con) 상에 형성된다. 따라서, 드레인 전극(119b)은 반도체층(112)의 드레인 영역(112 e)과 연결전극(Con)을 전기적으로 연결하는 기능을 한다.Referring to FIG. 2D, a source / drain metal layer is formed on the entire surface of the substrate 100 including the interlayer insulating layer 118 on which the plurality of contact holes 200a, 200b, 200c, and 200d are formed. A photoresist is formed on the source / drain metal layer, and a photoresist pattern is formed by an exposure and development process by using a third mask including a transmission part and a blocking part. The source / drain metal layer is etched using the photoresist pattern as a mask, so that the source electrode 119a, the drain electrode 119b, the connection contact portion 119c, the capacitor third electrode 120, the power wiring 121, The pad part 122 is formed. The source electrode 119a is formed on the source region 112a of the semiconductor layer 112 through the source contact hole 200a, and the drain electrode 119b is formed of the drain contact hole 200b and the first electrode. 1 is formed on the drain region 112e and the connection electrode Con of the semiconductor layer 112 through the connection contact hole 200c, and the connection contact part 119c opens the second connection contact hole 200d. It is formed on the connection electrode (Con) through. Accordingly, the drain electrode 119b electrically connects the drain region 112 e of the semiconductor layer 112 and the connection electrode Con.

그런 다음, 도 2e를 참조하면, 상기 소스전극(119a), 드레인전극(119b), 연결콘택부(119c), 캐패시터 제 3 전극(120), 전원배선(121) 및 패드부(122)를 포함하는 상기 기판(100) 전면에 유기층(123)을 형성한다. 상기 유기층(123) 상에 포토레지스트를 형성하고, 투과부와 차단부로 이루어진 제 4 마스크를 이용하여 노광 및 현상 공정으로 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 마스크로 하여 상기 패드부(122)를 포함하는 패드영역의 유기층(123)을 식각하여 표시영역에만 유기층(123)이 형성되도록 하며, 또한, 상기 유기층(123)을 식각하여 상기 연결콘택부(119c)를 노출하는 제 1 콘택홀(201a)과 상기 전원배선(121)을 노출하는 제 2 콘택홀(201b)을 형성한다. 상기 제 2 콘택홀(201b)이 형성되는 영역은 전원배선(121)의 패드부일 수 있다.
Next, referring to FIG. 2E, the source electrode 119a, the drain electrode 119b, the connection contact part 119c, the capacitor third electrode 120, the power supply wiring 121, and the pad part 122 are included. The organic layer 123 is formed on the entire surface of the substrate 100. A photoresist is formed on the organic layer 123, and a photoresist pattern is formed by an exposure and development process by using a fourth mask including a transmission part and a blocking part. The organic layer 123 of the pad area including the pad part 122 is etched using the photoresist pattern as a mask, and the organic layer 123 is formed only in the display area, and the organic layer 123 is etched to form the mask. A first contact hole 201a exposing the connection contact portion 119c and a second contact hole 201b exposing the power wiring 121 are formed. The region where the second contact hole 201b is formed may be a pad portion of the power wiring 121.

그런 다음, 도 2f를 참조하면, 상기 유기층(123) 및 패드부(122)가 형성된 기판(100) 상에 콘택금속층(124a), 유기발광다이오드 하부전극(125a), 전원콘택부(Po) 및 패드 콘택부(124c)를 형성한다. 도 4a 내지 4d를 참조하여 구체적으로 설명한다.Next, referring to FIG. 2F, the contact metal layer 124a, the organic light emitting diode lower electrode 125a, the power contact portion Po, and the substrate 100 are formed on the substrate 100 on which the organic layer 123 and the pad portion 122 are formed. The pad contact portion 124c is formed. This will be described in detail with reference to FIGS. 4A to 4D.

도 4a 내지 도 4d는 본 발명의 유기발광다이오드 표시장치의 콘택금속층, 유기발광다이오드 하부전극, 전원콘택부 및 패드 콘택부의 제조방법을 도시한 도면이다.4A to 4D illustrate a method of manufacturing a contact metal layer, an organic light emitting diode lower electrode, a power contact portion, and a pad contact portion of the organic light emitting diode display of the present invention.

도 4a를 참조하면, 상기 제 1, 제 2 콘택홀(201a,201b)이 형성된 유기층(123) 및 패드부(122)가 형성된 기판(100) 전면에 금속층(124) 및 도전층(125)을 형성한다. 상기 금속층(125)은 알루미늄-네오디뮴(AlNd), 몰리브덴(Mo) 등으로 형성될 수 있으며, 상기 도전층(125)은 ITO/AlNd, ITO/Al 또는 ITO/Ag/ITO 등으로 형성될 수 있다.Referring to FIG. 4A, the metal layer 124 and the conductive layer 125 are formed on the entire surface of the substrate 100 on which the first and second contact holes 201a and 201b and the pad unit 122 are formed. Form. The metal layer 125 may be formed of aluminum-neodymium (AlNd), molybdenum (Mo), or the like, and the conductive layer 125 may be formed of ITO / AlNd, ITO / Al, or ITO / Ag / ITO. .

도 4b를 참조하면, 제 2 하프톤 마스크(160)를 이용한 포토리소그래피기술로 상기 금속층(124) 및 도전층(125) 상에 단차가 있는 포토레지스트 패턴(400a,400b,400c)을 형성한다. 상기 제 2 하프톤 마스크(160)은 회절 마스크로 형성될 수도 있다.Referring to FIG. 4B, stepped photoresist patterns 400a, 400b, and 400c are formed on the metal layer 124 and the conductive layer 125 by photolithography using the second halftone mask 160. The second halftone mask 160 may be formed as a diffraction mask.

구체적으로 상기 금속층(124) 및 도전층(125) 상에 감광성 재료인 네거티브 포토레지스트(negative photo resist)를 형성시킨다. 하지만, 포지티브 포토레지스트를 사용하여 공정을 진행할 수도 있다.Specifically, a negative photoresist, a photosensitive material, is formed on the metal layer 124 and the conductive layer 125. However, it is also possible to proceed with the process using positive photoresist.

이때, 상기 네거티브 포토레지스트는 광이 조사되면 경화되는 물질인 감광성 재료이다. 그리고 상기 네거티브 포토레지스트 상에 제 2 하프톤 마스크(160)를 씌우고 광을 조사한다. 상기 제 2 하프톤 마스크(160)는 차단부(A)와 투과부(B)와 반투과부(c)로 이루어지며, 상기 투과부(B)는 광을 그대로 투과시키고, 상기 반투과부(C)는 서로 다른 투과율을 가지는 반투과 물질을 이용하여 상기 투과부(B)에 비해 광을 적게 통과시키고, 상기 차단부(A)는 광을 완전히 차단시킨다. In this case, the negative photoresist is a photosensitive material which is a material that is cured when light is irradiated. Then, a second halftone mask 160 is put on the negative photoresist and irradiated with light. The second halftone mask 160 includes a blocking portion A, a transmissive portion B, and a transflective portion c, wherein the transmissive portion B transmits light as it is, and the transflective portion C A transflective material having a different transmittance is used to pass less light than the transmissive portion B, and the blocking portion A completely blocks the light.

따라서, 상기 제 2 하프톤 마스크(160)의 투과부(B)와 대향하는 네거티브 포토레지스트는 조사되어 광에 의해 경화되어 유기발광다이오드 하부전극 영역과 전원콘택부 영역에 단차가 높은 제 3 포토레지스트 패턴(400a,400b)을 형성하고, 상기 반투과부(C)와 대향하는 패드부 영역 상의 네거티브 포토레지스트는 반투과부(C)를 통과하여 투과되는 광에 의해 반경화되므로 단차가 낮은 제 4 포토레지스트 패턴(400c)을 형성한다. 상기 제 2 하프톤 마스크(160)의 차단부(A)와 대향하는 네거티브 포토레지스트는 제거되어 상기 도전층(125)을 노출시킨다. Therefore, the negative photoresist facing the transmissive portion B of the second halftone mask 160 is irradiated and cured by light to form a third photoresist pattern having a high step height between the organic light emitting diode lower electrode region and the power contact region. A fourth photoresist pattern having low steps because the negative photoresist on the pad portion region facing the semi-transmissive portion C is formed by semi-radiation by light transmitted through the semi-transparent portion C. To form 400c. The negative photoresist facing the blocking portion A of the second halftone mask 160 is removed to expose the conductive layer 125.

도 4c를 참조하면, 상기 제 3 및 제 4 포토레지스트 패턴(400a,400b,400c)을 마스크로 하여 식각함으로써, 노출된 도전층(125)과 금속층(124)을 패터닝한다.Referring to FIG. 4C, the exposed conductive layer 125 and the metal layer 124 are patterned by etching the third and fourth photoresist patterns 400a, 400b, and 400c as masks.

도 4d를 참조하면, 상기 제 3 및 제 4 포토레지스트 패턴(400a,400b,400c)을 애슁(ashing) 공정을 진행하면 단차가 낮은 패드부 영역 상에 형성된 제 4 포토레지스트 패턴(400c)은 제거되어 도전층(125c)이 노출되고, 유기발광다이오드 하부전극 영역 및 전원콘택부 영역 상의 제 3 포토레지스트 패턴(400a,400b)은 남는다.Referring to FIG. 4D, when the third and fourth photoresist patterns 400a, 400b, and 400c are ashed, the fourth photoresist pattern 400c formed on the pad region having the low level is removed. Thus, the conductive layer 125c is exposed, and the third photoresist patterns 400a and 400b on the organic light emitting diode lower electrode region and the power contact portion region remain.

상기 노출된 도전층(125c)이 식각되면, 패드 콘택부(124c)가 형성된다. 상기 패드부(122)에 패드 콘택부(124c)를 형성함으로써 패드부(122)가 부식되지 않으며 공정을 안정화시킬 수 있다. 이 후, 남아있는 제 3 포토레지스트 패턴(400a,400b)을 제거하면 상기 제 1 콘택홀(201a)을 통해 연결콘택부(119c) 상에 형성되는 콘택금속층(124a)과 상기 콘택금속층(124a) 상에 유기발광다이오드 하부전극(125a)이 형성되고, 상기 제 2 콘택홀(201b)을 통해 전원배선(121) 상에 전원금속층(124b)과 전원도전층(125b)로 구성된 전원콘택부(Po)가 형성된다.
When the exposed conductive layer 125c is etched, a pad contact portion 124c is formed. By forming the pad contact portion 124c in the pad portion 122, the pad portion 122 is not corroded and can stabilize the process. Thereafter, when the remaining third photoresist patterns 400a and 400b are removed, the contact metal layer 124a and the contact metal layer 124a formed on the connection contact portion 119c through the first contact hole 201a. An organic light emitting diode lower electrode 125a is formed thereon, and a power contact portion (Po) including a power metal layer 124b and a power conductive layer 125b on the power line 121 through the second contact hole 201b. ) Is formed.

이어서, 도 2g를 참조하면, 상기 유기발광다이오드 하부전극(125a), 전원콘택부(Po) 및 패드 콘택부(124c)가 형성된 기판(100) 전면에 격벽층(126)을 형성한다. 상기 격벽층(126)은 발광영역과 비 발광영역을 정의한다. 상기 격벽층 (126) 상에 포토레지스트를 형성하고, 투과부와 차단부로 이루어진 제 5 마스크를 이용하여 노광 및 현상 공정으로 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 마스크로 하여 상기 패드부(122)를 포함하는 패드영역과 상기 하부전극(125a)의 발광영역이 노출되도록 상기 격벽층(126)을 식각하여, 표시영역 중 비 발광영역에만 격벽층(126)이 형성되도록 한다.Next, referring to FIG. 2G, the barrier layer 126 is formed on the entire surface of the substrate 100 on which the organic light emitting diode lower electrode 125a, the power contact part Po, and the pad contact part 124c are formed. The partition layer 126 defines a light emitting area and a non-light emitting area. A photoresist is formed on the barrier layer 126, and a photoresist pattern is formed by an exposure and development process using a fifth mask including a transmission part and a blocking part. By using the photoresist pattern as a mask, the barrier layer 126 is etched to expose the pad region including the pad portion 122 and the light emitting region of the lower electrode 125a, thereby partitioning only the non-light emitting region among the display regions. Allow layer 126 to be formed.

도 2h를 참조하면, 상기 노출된 유기발광다이오드 하부전극(125a) 상에 유기발광층(127)이 형성되고 상기 유기발광층(127) 및 격벽층(126) 상에 상부전극(128)이 형성된다. 상기 유기발광층(127)은 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 발광 효율을 높이기 위해 정공주입막(hole injection layer), 정공수송막(hole transporting layer), 발광물질막(emitting material layer), 전자수송막(electron transporting layer) 및 전자주입막(electron injection layer)의 다중층으로 구성될 수도 있다. Referring to FIG. 2H, an organic light emitting layer 127 is formed on the exposed organic light emitting diode lower electrode 125a, and an upper electrode 128 is formed on the organic light emitting layer 127 and the partition layer 126. The organic light emitting layer 127 may be composed of a single layer made of a light emitting material, and in order to increase light emission efficiency, a hole injection layer, a hole transporting layer, and an emitting material layer It may be composed of multiple layers of an electron transporting layer and an electron injection layer.

상기 유기발광다이오드는 상기 유기발광층(127)에서 발광된 빛이 상부전극(128)을 향해 방출되는 상부발광방식으로 구동될 수 있다. 이때, 상기 유기발광다이오드는 선택된 색 신호에 따라 하부전극(125a)과 상부전극(128)으로 소정의 전압이 인가되면, 하부전극(125a)으로부터 제공된 정공과 상부전극(128)으로부터 주입된 전자가 유기발광층(127)으로 수송되어 엑시톤(exiton)을 이루고, 이러한 엑시톤이 여기상태에서 기저상태로 전이될 때, 빛이 발생되어 가시광선의 형태로 방출된다. 발광된 빛은 투명한 상부전극(128)을 통과하여 외부로 나가게 된다. 이 때, 상부전극(128)은 일함수가 낮은 금속 물질을 얇게 증착한 반투명 금속막 상에 투명한 도전성 물질을 두껍게 증착하여 사용할 수 있다.
The organic light emitting diode may be driven by an upper emission method in which light emitted from the organic emission layer 127 is emitted toward the upper electrode 128. In this case, when a predetermined voltage is applied to the lower electrode 125a and the upper electrode 128 according to the selected color signal, holes provided from the lower electrode 125a and electrons injected from the upper electrode 128 are transferred. The organic light emitting layer 127 is transported to form an exciton, and when the exciton transitions from an excited state to a ground state, light is generated and emitted in the form of visible light. The emitted light passes through the transparent upper electrode 128 and exits to the outside. In this case, the upper electrode 128 may be used by thickly depositing a transparent conductive material on a semi-transparent metal film in which a thin metal material having a low work function is deposited.

따라서, 본 발명에 따른 유기발광다이오드 표시장치 및 이의 제조방법은, 버퍼층(110) 상에 반도체층(112)과 캐패시터 제 1 전극(113)을 형성하는 단계; 게이트 절연막(114) 상에 게이트 전극(Gate)과 연결전극(Con)과 캐패시터 제 2 전극(115c)을 형성하는 단계; 층간절연막(118) 상에 상기 반도체층(112)의 소스영역(112a)과 드레인영역(112e)과 상기 연결전극(Con)을 노출하는 콘택홀(200a,200b,200c,200d)을 형성하는 단계; 상기 층간절연막(118) 상에 소스전극(119a)과 드레인전극(119b)과 연결콘택부(119c)와 캐패시터 제 3 전극(120)과 전원배선(121)과 패드부(122)를 형성하는 단계; 유기층(123) 상에 상기 연결콘택부(119c) 및 전원배선(121)과 접속하는 제 1, 제 2 콘택홀(201a,201b)을 형성하는 단계; 상기 유기층(123) 상에 콘택금속층(124a)과 유기발광다이오드 하부전극(125a)과 전원콘택부(Po)와 패드 콘택부(124c)를 형성하는 단계; 및 상기 유기발광다이오드 하부전극(125a) 상에 격벽층(126)을 형성하는 단계에서 마스크 공정이 필요하다. 즉, 총 5번의 마스크 공정 및 2번의 하프톤 마스크 공정이 필요하며, 종래보다 공정을 단순화한다.Accordingly, an organic light emitting diode display and a method of manufacturing the same according to the present invention may include forming a semiconductor layer 112 and a capacitor first electrode 113 on a buffer layer 110; Forming a gate electrode (Gate), a connecting electrode (Con), and a capacitor second electrode (115c) on the gate insulating layer 114; Forming contact holes 200a, 200b, 200c, and 200d on the interlayer insulating layer 118 exposing the source region 112a and the drain region 112e of the semiconductor layer 112 and the connection electrode Con. ; Forming a source electrode 119a, a drain electrode 119b, a connecting contact portion 119c, a capacitor third electrode 120, a power supply wiring 121, and a pad portion 122 on the interlayer insulating layer 118. ; Forming first and second contact holes (201a, 201b) on the organic layer (123) to connect with the connection contact portion (119c) and the power wiring (121); Forming a contact metal layer (124a), an organic light emitting diode lower electrode (125a), a power contact portion (Po), and a pad contact portion (124c) on the organic layer (123); And forming a barrier layer 126 on the organic light emitting diode lower electrode 125a. That is, a total of five mask processes and two halftone mask processes are required, which simplifies the process.

즉, 본 발명은 소스전극 및 드레인 전극 상에 형성되는 보호층을 생략하여 보호층 상에 콘택홀을 형성하는 단계와 보호층 상에 연결전극을 형성하는데 필요한 공정을 생략한다. 게이트 절연막 상에 제 1 하프톤 마스크를 사용하여 게이트 전극, 연결전극, 캐패시터 제 2 전극을 형성하고, 제 2 하프톤 마스크를 사용하여 콘택금속층, 유기발광다이오드 하부전극, 전원콘택부 및 패드 콘택부를 형성하여, 반사효율 저감 없이 공정을 단순화하는 유기발광다이오드 표시장치 및 그 제조방법을 제공한다. 또한, 본 발명은 패드부에 패드 콘택부를 형성하여 패드부가 부식되지 않고, 공정을 안정화시키는 효과가 있다.
That is, the present invention omits the step of forming a contact hole on the protective layer by omitting the protective layer formed on the source electrode and the drain electrode and the process required to form the connection electrode on the protective layer. A gate electrode, a connecting electrode, and a capacitor second electrode are formed on the gate insulating layer using a first halftone mask, and the contact metal layer, the organic light emitting diode lower electrode, the power contact portion, and the pad contact portion are formed using the second halftone mask. The present invention provides an organic light emitting diode display and a method of manufacturing the same, which simplify the process without reducing the reflection efficiency. In addition, the present invention has the effect of stabilizing the process by forming a pad contact portion in the pad portion does not corrode the pad portion.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구의 범위에 의해 정하여져야만 할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

100: 절연 기판 110: 버퍼층
112: 반도체층 113: 캐패시터 제 1 전극
114: 게이트 절연막 Gate: 게이트전극
Con: 연결전극 115c: 캐패시터 제 2 전극
118: 층간절연막 119a: 소스전극
119b: 드레인전극 120: 캐패시터 제 3 전극
121: 전원배선 122: 패드부
123: 유기층 124a: 콘택금속층
125a: 하부전극 Po: 전원콘택부
124c: 패드 콘택부 126: 격벽층
127: 유기발광층 128: 상부전극
100: insulating substrate 110: buffer layer
112: semiconductor layer 113: capacitor first electrode
114: gate insulating film Gate: gate electrode
Con: connecting electrode 115c: capacitor second electrode
118: interlayer insulating film 119a: source electrode
119b: drain electrode 120: capacitor third electrode
121: power supply wiring 122: pad portion
123: organic layer 124a: contact metal layer
125a: lower electrode Po: power contact portion
124c: pad contact portion 126: partition wall layer
127: organic light emitting layer 128: upper electrode

Claims (21)

절연 기판 상에 형성된 버퍼층;
상기 버퍼층 상에 형성된 박막 트랜지스터와, 연결전극과, 캐패시터와, 전원부와, 패드부;
상기 박막 트랜지스터 및 상기 캐패시터와 유기층을 사이에 두고 형성되는 유기발광다이오드;
상기 박막 트랜지스터를 구성하는, 상기 버퍼층 상에 형성되는 소스영역, 채널영역 및 드레인영역을 포함하는 반도체층과, 게이트절연막과, 게이트전극과, 상기 반도체층의 소스영역 및 드레인영역과 접속하는 소스전극과 드레인전극;
상기 캐패시터를 구성하는, 캐패시터 제 1, 제 2, 제 3 전극과 제 1, 제 2 전극 사이에 형성되는 게이트절연막과 제 2, 제 3 전극 사이에 형성되는 층간절연막;
상기 전원부를 구성하는, 상기 층간절연막 상에 형성되는 전원배선과 전원콘택부;
상기 패드부 상에 상기 패드부를 감싸도록 형성된 패드 콘택부; 및
상기 유기발광다이오드를 구성하는 하부전극, 유기발광층 및 상부전극;을 포함하며,
상기 연결전극은 상기 게이트 절연막 상에 형성되며, 상기 박막 트랜지스터의 드레인 전극은 상기 연결전극과 전기적으로 연결되며, 상기 유기발광다이오드와 상기 연결전극은 연결콘택부와 콘택금속층에 의해 전기적으로 연결되는 것을 특징으로 하는 유기발광다이오드 표시장치.
A buffer layer formed on the insulating substrate;
A thin film transistor formed on the buffer layer, a connection electrode, a capacitor, a power supply unit, and a pad unit;
An organic light emitting diode formed with the thin film transistor, the capacitor and the organic layer interposed therebetween;
A semiconductor layer comprising a source region, a channel region and a drain region formed on the buffer layer, a gate insulating film, a gate electrode, and a source electrode connected to the source region and the drain region of the semiconductor layer, which constitute the thin film transistor. A drain electrode;
An interlayer insulating film formed between the capacitor first, second and third electrodes and the first and second electrodes and the second and third electrodes constituting the capacitor;
A power wiring and a power contact portion formed on the interlayer insulating film, constituting the power supply portion;
A pad contact portion formed to surround the pad portion on the pad portion; And
And a lower electrode, an organic light emitting layer, and an upper electrode constituting the organic light emitting diode.
The connection electrode is formed on the gate insulating layer, the drain electrode of the thin film transistor is electrically connected to the connection electrode, and the organic light emitting diode and the connection electrode are electrically connected by a connection contact portion and a contact metal layer. An organic light emitting diode display device.
제 1 항에 있어서,
상기 반도체층의 소스영역 및 드레인영역에는 LDD층이 더 구비되는 것을 특징으로하는 유기발광다이오드 표시장치.
The method of claim 1,
And a LDD layer is further provided in the source region and the drain region of the semiconductor layer.
제 1 항에 있어서,
상기 반도체층 및 상기 캐패시터 제 1 전극은 같은 물질로 이루어진 것을 특징으로 하는 유기발광다이오드 표시장치.
The method of claim 1,
And the semiconductor layer and the capacitor first electrode are made of the same material.
제 1 항에 있어서,
상기 게이트 전극은 ITO 및 금속층으로 이루어진 것을 특징으로 하는 유기발광다이오드 표시장치.
The method of claim 1,
The gate electrode is an organic light emitting diode display device comprising an ITO and a metal layer.
제 1 항에 있어서,
상기 연결전극은 ITO 및 금속층으로 이루어진 것을 특징으로 하는 유기발광다이오드 표시장치.
The method of claim 1,
And the connection electrode is made of ITO and a metal layer.
제 1 항에 있어서,
상기 캐패시터 제 2 전극은 ITO로 이루어진 것을 특징으로 하는 유기발광다이오드 표시장치.
The method of claim 1,
And the capacitor second electrode is made of ITO.
제 1 항에 있어서,
상기 소스전극, 상기 드레인전극, 상기 연결콘택부, 상기 캐패시터 제 3 전극, 상기 전원배선 및 상기 패드부는 같은 물질로 이루어진 것을 특징으로 하는 유기발광다이오드 표시장치.
The method of claim 1,
And the source electrode, the drain electrode, the connection contact portion, the capacitor third electrode, the power wiring and the pad portion are made of the same material.
제 1 항에 있어서,
상기 전원콘택부는 전원금속층과 전원도전층으로 이루어지며, 상기 전원콘택부의 전원금속층은 상기 패드 콘택부 및 상기 콘택금속층과 같은 물질로 이루어지고, 상기 전원콘택부의 전원도전층은 상기 유기발광다이오드 하부전극과 같은 물질로 이루어진 것을 특징으로 하는 유기발광다이오드 표시장치.
The method of claim 1,
The power contact portion includes a power metal layer and a power conductive layer, the power metal layer of the power contact portion is made of the same material as the pad contact portion and the contact metal layer, and the power conductive layer of the power contact portion is the organic light emitting diode lower electrode. An organic light emitting diode display, characterized in that made of the same material.
제 1 항에 있어서,
상기 유기발광다이오드 하부전극은 ITO/AlNd, ITO/Al 또는 ITO/Ag/ITO로 이루어진 것을 특징으로 하는 유기발광다이오드 표시장치.
The method of claim 1,
The organic light emitting diode display device of claim 1, wherein the organic light emitting diode lower electrode is made of ITO / AlNd, ITO / Al, or ITO / Ag / ITO.
제 1 항에 있어서,
상기 유기발광다이오드 하부전극 상에 발광영역과 비 발광영역을 정의하는 격벽층을 더 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.
The method of claim 1,
And a barrier rib layer defining a light emitting area and a non-light emitting area on the lower portion of the organic light emitting diode.
절연 기판 상에 버퍼층을 형성하는 단계;
상기 버퍼층상에 반도체층과 캐패시터 제 1 전극을 형성하는 단계;
상기 반도체층 및 상기 캐패시터 제 1 전극을 포함하는 상기 기판상에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 게이트 전극, 연결전극 및 캐패시터 제 2 전극을 형성하는 단계;
상기 게이트 전극의 양측 아래의 반도체층에 소스영역과 드레인영역을 형성하는 단계;
상기 게이트 전극, 연결전극 및 캐패시터 제 2 전극 상에 층간 절연막을 형성하는 단계;
식각 공정을 통해 상기 층간 절연막에 상기 반도체층의 소스영역, 드레인 영역, 연결전극을 각각 노출시키는 다수의 콘택홀을 형성하는 단계;
상기 다수의 콘택홀을 통해 상기 반도체층의 소스영역과 접속하는 소스전극, 상기 반도체층의 드레인영역 및 연결전극과 접속하는 드레인전극, 상기 연결전극과 접속하는 연결콘택부를 형성하는 단계;
상기 층간 절연막 상에 캐패시터 제 3 전극, 전원배선 및 패드부를 형성하는 단계;
상기 소스전극, 드레인전극, 연결콘택부, 캐패시터 제 3 전극 및 전원배선을 포함하는 기판 상에 유기층을 형성하는 단계;
식각 공정을 통해 상기 유기층에 상기 연결콘택부 및 상기 전극배선을 노출시키는 제 1, 제 2 콘택홀을 형성하는 단계;
상기 제 1 콘택홀을 통해 상기 연결콘택부와 접속하는 콘택금속층 및 유기발광다이오드 하부전극을 형성하고, 상기 제 2 콘택홀을 통해 상기 전원배선과 접속하는 전원콘택부를 형성하고, 상기 패드부를 감싸도록 패드 콘택부를 형성하는 단계;
상기 유기발광다이오드 하부전극 상에 유기발광층을 형성하는 단계; 및
상기 유기발광층 상에 유기발광다이오드 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치 제조방법.
Forming a buffer layer on the insulating substrate;
Forming a semiconductor layer and a capacitor first electrode on the buffer layer;
Forming a gate insulating film on the substrate including the semiconductor layer and the capacitor first electrode;
Forming a gate electrode, a connection electrode, and a capacitor second electrode on the gate insulating film;
Forming a source region and a drain region in the semiconductor layers below both sides of the gate electrode;
Forming an interlayer insulating film on the gate electrode, the connecting electrode, and the capacitor second electrode;
Forming a plurality of contact holes in the interlayer insulating layer through the etching process to expose the source region, the drain region and the connection electrode of the semiconductor layer, respectively;
Forming a source electrode connected to the source region of the semiconductor layer through the plurality of contact holes, a drain electrode connected to the drain region and the connection electrode of the semiconductor layer, and a connection contact portion connected to the connection electrode;
Forming a capacitor third electrode, a power wiring, and a pad part on the interlayer insulating film;
Forming an organic layer on the substrate including the source electrode, the drain electrode, the connection contact part, the capacitor third electrode, and the power wiring;
Forming first and second contact holes in the organic layer through the etching process to expose the connection contact portion and the electrode wiring;
Forming a contact metal layer and an organic light emitting diode lower electrode connected to the connection contact part through the first contact hole, forming a power contact part connected to the power wiring through the second contact hole, and covering the pad part Forming a pad contact;
Forming an organic light emitting layer on the organic light emitting diode lower electrode; And
And forming an upper electrode of the organic light emitting diode on the organic light emitting layer.
제 11 항에 있어서,
상기 반도체층에 소스영역 및 드레인영역을 형성하는 단계에 있어서, 상기 소스영역 및 드레인영역의 일정 부분을 저농도로 도핑하여 LDD층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치 제조방법.
The method of claim 11,
In the forming of the source region and the drain region in the semiconductor layer, the method further comprises the step of forming a LDD layer by doping a predetermined portion of the source region and the drain region at low concentration. Way.
제 11 항에 있어서,
상기 게이트 전극, 연결전극 및 캐패시터 제 2 전극을 형성하는 단계는,
상기 게이트 절연막 상에 ITO 및 금속층을 형성하는 단계;
제 1 하프톤마스크를 이용하여 상기 ITO 및 금속층 상에 상기 게이트 전극 영역 및 연결전극 영역에는 단차가 높은 제 1 포토 레지스트 패턴을 형성하고, 상기 캐패시터 제 2 전극 영역에는 단차가 낮은 제 2 포토 레지스트 패턴을 형성하는 단계;
상기 제 1 및 제 2 포토레지스트 패턴을 마스크로 하여 상기 ITO 및 금속층을 식각하는 단계;
상기 제 1 및 제 2 포토레지스트 패턴을 애슁하여 상기 캐패시터 제 2 전극 영역의 제 2 포토레지스트 패턴만 제거하여 금속층을 노출하는 단계;
상기 노출된 캐패시터 제 2 전극 영역의 금속층을 식각하는 단계; 및
상기 제 1 포토레지스트 패턴을 애슁하는 단계를 포함하는 것을 특징으로 하는 유기발광다이오들 표시장치 제조방법.
The method of claim 11,
Forming the gate electrode, the connecting electrode and the capacitor second electrode,
Forming an ITO and a metal layer on the gate insulating film;
A first photoresist pattern having a high step height is formed on the gate electrode region and the connection electrode area on the ITO and the metal layer by using a first halftone mask, and a second photoresist pattern having a low step height is formed on the capacitor second electrode area. Forming a;
Etching the ITO and the metal layer using the first and second photoresist patterns as masks;
Exposing the first and second photoresist patterns to remove only the second photoresist pattern of the capacitor second electrode region to expose the metal layer;
Etching the metal layer of the exposed capacitor second electrode region; And
And ashing the first photoresist pattern.
제 11 항에 있어서,
상기 콘택금속층 및 유기발광다이오드 하부전극, 상기 전원콘택부 및 상기 패드 콘택부를 형성하는 단계는,
상기 유기층, 상기 제 1, 제 2 콘택홀 및 상기 패드부를 포함하는 기판 상에 금속층과 도전층을 형성하는 단계;
제 2 하프톤마스크를 이용하여 상기 금속층 및 도전층 상에 상기 유기발광다이오드 하부전극 영역 및 전원콘택부 영역에는 단차가 높은 제 3 포토 레지스트 패턴을 형성하고, 상기 패드 콘택부 영역에는 단차가 낮은 제 4 포토 레지스트 패턴을 형성하는 단계;
상기 제 3 및 제 4 포토레지스트 패턴을 마스크로 하여 상기 금속층 및 도전층을 식각하는 단계;
상기 제 3 및 제 4 포토레지스트 패턴을 애슁하여 상기 패드 콘택부 영역의 제 4 포토레지스트 패턴만을 제거하여 도전층을 노출하는 단계;
상기 노출된 패드 콘택부 영역의 도전층을 식각하는 단계; 및
상게 제 3 포토레지스트 패턴을 애슁하는 단계를 포함하는 것을 특징으로 하는 유기발광다이오들 표시장치 제조방법.
The method of claim 11,
Forming the contact metal layer and the organic light emitting diode lower electrode, the power contact portion and the pad contact portion,
Forming a metal layer and a conductive layer on a substrate including the organic layer, the first and second contact holes, and the pad part;
A third photoresist pattern having a high step height is formed on the organic light emitting diode lower electrode region and the power contact portion region on the metal layer and the conductive layer by using a second halftone mask, and the step difference is low on the pad contact portion region. Forming a photoresist pattern;
Etching the metal layer and the conductive layer using the third and fourth photoresist patterns as masks;
Exposing the conductive layer by abutting the third and fourth photoresist patterns to remove only the fourth photoresist pattern in the pad contact portion region;
Etching the conductive layer of the exposed pad contact region; And
And arranging a third photoresist pattern over the organic light emitting diode display device.
제 14 항에 있어서,
상기 도전층은 ITO/AlNd, ITO/Al 또는 ITO/Ag/ITO로 이루어진 것을 특징으로 하는 유기발광다이오드 표시장치 제조방법.
15. The method of claim 14,
The conductive layer is made of ITO / AlNd, ITO / Al or ITO / Ag / ITO.
제 11 항에 있어서,
상기 유기발광 다이오드 하부전극은 ITO/AlNd, ITO/Al 또는 ITO/Ag/ITO로 이루어진 것을 특징으로 하는 유기발광다이오드 표시장치 제조방법.
The method of claim 11,
And the lower electrode of the organic light emitting diode is made of ITO / AlNd, ITO / Al, or ITO / Ag / ITO.
제 11 항에 있어서,
상기 유기발광다이오드 하부전극 상에 유기발광층을 형성하는 단계는,
상기 유기발광다이오드 하부전극 상에 발광영역과 비 발광영역을 정의하는 격벽층을 형성하는 단계;
상기 발광영역에 유기발광층을 형성하는 단계를 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치 제조방법.
The method of claim 11,
Forming the organic light emitting layer on the organic light emitting diode lower electrode,
Forming a barrier layer on the organic light emitting diode lower electrode to define a light emitting area and a non-light emitting area;
And forming an organic light emitting layer in the light emitting area.
제 11 항에 있어서,
상기 반도체층 및 상기 캐패시터 제 1 전극은 같은 물질로 이루어진 것을 특징으로 하는 유기발광다이오드 표시장치 제조방법.
The method of claim 11,
The semiconductor layer and the capacitor first electrode is a method of manufacturing an organic light emitting diode display, characterized in that made of the same material.
제 11 항에 있어서,
상기 소스전극, 상기 드레인전극, 상기 연결콘택부, 상기 캐패시터 제 3 전극, 상기 전원배선 및 상기 패드부는 같은 물질로 이루어진 것을 특징으로 하는 유기발광다이오드 표시장치 제조방법.
The method of claim 11,
And the source electrode, the drain electrode, the connection contact portion, the capacitor third electrode, the power wiring and the pad portion are made of the same material.
제 11 항에 있어서,
상기 게이트 전극과 상기 연결전극은 ITO 및 금속층으로 이루어지고, 상기 캐패시터 제 2 전극은 ITO로 이루어진 것을 특징으로 하는 유기발광다이오드 표시장치 제조방법.
The method of claim 11,
The gate electrode and the connection electrode are made of ITO and a metal layer, and the capacitor second electrode is made of ITO.
제 11 항에 있어서,
상기 전원콘택부는 전원금속층과 전원도전층으로 이루어지며, 상기 전원콘택부의 전원금속층은 상기 패드 콘택부 및 상기 콘택금속층과 같은 물질로 이루어지고, 상기 전원콘택부의 전원도전층은 상기 유기발광다이오드 하부전극과 같은 물질로 이루어진 것을 특징으로 하는 유기발광다이오드 표시장치 제조방법.



The method of claim 11,
The power contact portion includes a power metal layer and a power conductive layer, the power metal layer of the power contact portion is made of the same material as the pad contact portion and the contact metal layer, and the power conductive layer of the power contact portion is the organic light emitting diode lower electrode. Organic light emitting diode display device manufacturing method characterized in that consisting of the same material.



KR1020120033389A 2012-03-30 2012-03-30 Organic light emitting diode display device and fabricating method of the same KR101899878B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120033389A KR101899878B1 (en) 2012-03-30 2012-03-30 Organic light emitting diode display device and fabricating method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120033389A KR101899878B1 (en) 2012-03-30 2012-03-30 Organic light emitting diode display device and fabricating method of the same

Publications (2)

Publication Number Publication Date
KR20130110987A true KR20130110987A (en) 2013-10-10
KR101899878B1 KR101899878B1 (en) 2018-09-18

Family

ID=49632717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120033389A KR101899878B1 (en) 2012-03-30 2012-03-30 Organic light emitting diode display device and fabricating method of the same

Country Status (1)

Country Link
KR (1) KR101899878B1 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160009269A (en) * 2014-07-16 2016-01-26 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
KR20160014259A (en) * 2014-07-29 2016-02-11 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
KR20160016349A (en) * 2014-08-05 2016-02-15 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
CN105514142A (en) * 2014-10-14 2016-04-20 三星显示有限公司 Organic light-emitting display apparatus and method for manufacturing same
KR20160128546A (en) * 2015-04-28 2016-11-08 삼성디스플레이 주식회사 Organic light emitting diode display
KR20160141317A (en) * 2015-05-29 2016-12-08 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
US9601524B2 (en) 2014-10-31 2017-03-21 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US9698210B2 (en) 2014-11-07 2017-07-04 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US9865667B2 (en) 2015-03-23 2018-01-09 Samsung Display Co., Ltd. Organic light-emitting diode display and manufacturing method thereof
US9941345B2 (en) 2015-08-07 2018-04-10 Samsung Display Co., Ltd. Organic light emitting diode display having blocking layer extending from a drain electrode
CN109638049A (en) * 2018-12-13 2019-04-16 武汉华星光电半导体显示技术有限公司 Display panel
US10340324B2 (en) 2015-04-28 2019-07-02 Samsung Display Co., Ltd. Organic light-emitting diode display

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210039531A (en) 2019-10-01 2021-04-12 삼성디스플레이 주식회사 Display device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050104514A1 (en) * 2000-12-14 2005-05-19 Kim Hye-Dong Organic EL device and method for manufacturing the same
KR20090001374A (en) * 2007-06-29 2009-01-08 엘지디스플레이 주식회사 Organic light emitting device
KR20090120698A (en) * 2008-05-20 2009-11-25 삼성모바일디스플레이주식회사 Organinc light emitting display device and manufacturing method for the same
KR20110002569A (en) * 2009-07-02 2011-01-10 엘지디스플레이 주식회사 Substrate for organic electroluminescent device
KR20110053804A (en) * 2009-11-16 2011-05-24 삼성모바일디스플레이주식회사 Organic light emitting diode display and method for manufacturing the same
KR20110055054A (en) * 2009-11-19 2011-05-25 엘지디스플레이 주식회사 Organic light emitting device and method of manufacturing the same
KR20110131568A (en) * 2010-05-31 2011-12-07 삼성모바일디스플레이주식회사 Display device and fabrication method of the same
KR20110137562A (en) * 2010-06-17 2011-12-23 삼성모바일디스플레이주식회사 Flat panel display apparatus and manufacturing method of the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050104514A1 (en) * 2000-12-14 2005-05-19 Kim Hye-Dong Organic EL device and method for manufacturing the same
KR20090001374A (en) * 2007-06-29 2009-01-08 엘지디스플레이 주식회사 Organic light emitting device
KR20090120698A (en) * 2008-05-20 2009-11-25 삼성모바일디스플레이주식회사 Organinc light emitting display device and manufacturing method for the same
KR20110002569A (en) * 2009-07-02 2011-01-10 엘지디스플레이 주식회사 Substrate for organic electroluminescent device
KR20110053804A (en) * 2009-11-16 2011-05-24 삼성모바일디스플레이주식회사 Organic light emitting diode display and method for manufacturing the same
KR20110055054A (en) * 2009-11-19 2011-05-25 엘지디스플레이 주식회사 Organic light emitting device and method of manufacturing the same
KR20110131568A (en) * 2010-05-31 2011-12-07 삼성모바일디스플레이주식회사 Display device and fabrication method of the same
KR20110137562A (en) * 2010-06-17 2011-12-23 삼성모바일디스플레이주식회사 Flat panel display apparatus and manufacturing method of the same

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220031889A (en) * 2014-07-16 2022-03-14 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
KR20160009269A (en) * 2014-07-16 2016-01-26 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
KR20160014259A (en) * 2014-07-29 2016-02-11 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
KR20160016349A (en) * 2014-08-05 2016-02-15 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
CN105514142A (en) * 2014-10-14 2016-04-20 三星显示有限公司 Organic light-emitting display apparatus and method for manufacturing same
CN105514142B (en) * 2014-10-14 2020-10-20 三星显示有限公司 Organic light emitting display device and method of manufacturing the same
US9601524B2 (en) 2014-10-31 2017-03-21 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US9698210B2 (en) 2014-11-07 2017-07-04 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US9865667B2 (en) 2015-03-23 2018-01-09 Samsung Display Co., Ltd. Organic light-emitting diode display and manufacturing method thereof
US9748323B2 (en) 2015-04-28 2017-08-29 Samsung Display Co., Ltd. Organic light-emitting diode display
US10103342B2 (en) 2015-04-28 2018-10-16 Samsung Display Co., Ltd. Organic light-emitting diode display
US10340324B2 (en) 2015-04-28 2019-07-02 Samsung Display Co., Ltd. Organic light-emitting diode display
KR20160128546A (en) * 2015-04-28 2016-11-08 삼성디스플레이 주식회사 Organic light emitting diode display
KR20160141317A (en) * 2015-05-29 2016-12-08 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
US9941345B2 (en) 2015-08-07 2018-04-10 Samsung Display Co., Ltd. Organic light emitting diode display having blocking layer extending from a drain electrode
CN109638049A (en) * 2018-12-13 2019-04-16 武汉华星光电半导体显示技术有限公司 Display panel
WO2020118909A1 (en) * 2018-12-13 2020-06-18 武汉华星光电半导体显示技术有限公司 Display panel
US11532681B2 (en) 2018-12-13 2022-12-20 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel including insulation layer

Also Published As

Publication number Publication date
KR101899878B1 (en) 2018-09-18

Similar Documents

Publication Publication Date Title
KR101899878B1 (en) Organic light emitting diode display device and fabricating method of the same
US9871087B2 (en) Organic light-emitting diode display having high aperture ratio and method for manufacturing the same
KR101719372B1 (en) Method For Manufacturing An Organic Light Emitting Diode Display Device Having A Reflective Electrode
US8614462B2 (en) Array substrate for organic electroluminescent device and method of fabricating the same
CN100463213C (en) Organic electroluminescent device and method for manufacturing the same
KR100731753B1 (en) Both-sides emitting organic electroluminescence display device and fabricating Method of the same
TWI611613B (en) Organic light emitting device and method of manufacturing the device
JP2004193129A (en) Organic luminescent display board
US11839110B2 (en) Organic light-emitting display device
JP2006066917A (en) Organic light emitting display unit and method of manufacturing it
US7642547B2 (en) Light emitting device and method of manufacturing the same
KR20150042989A (en) Organic Light Emitting Diode Display Device And Manufacturing Method Of The Same
KR20140084603A (en) Dual sided emission type Organic electro luminescent device
KR20110015240A (en) Organic light emitting display device and the fabricating method of the same
KR20080057789A (en) Organic light emitting display and method for fabricating the same
KR101560233B1 (en) Organic Light Emitting Display Device and Method for fabricating the same
KR20140016474A (en) Organic light emitting diode display device and fabricating method of the same
KR101308466B1 (en) Organic electroluminescence device and method for manufacturing the same
KR101898247B1 (en) Organic light emitting diode display device and fabricating method of the same
KR100905473B1 (en) Organic EL display panel and fabricating method thereof
KR102119572B1 (en) Thin film transistor array substrate and method for fabricating the same
KR20140083150A (en) Organic electro luminescent device and method of fabricating the same
KR100599469B1 (en) Organic light emitting diode and manufacturing method thereof
KR20100043679A (en) Organic electroluminescence display device and method for fabricating the same
KR100584263B1 (en) Manufacturing process for organic light emitting diode

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant