KR20110055054A - Organic light emitting device and method of manufacturing the same - Google Patents

Organic light emitting device and method of manufacturing the same Download PDF

Info

Publication number
KR20110055054A
KR20110055054A KR1020090111916A KR20090111916A KR20110055054A KR 20110055054 A KR20110055054 A KR 20110055054A KR 1020090111916 A KR1020090111916 A KR 1020090111916A KR 20090111916 A KR20090111916 A KR 20090111916A KR 20110055054 A KR20110055054 A KR 20110055054A
Authority
KR
South Korea
Prior art keywords
electrode
contact hole
gate
light emitting
forming
Prior art date
Application number
KR1020090111916A
Other languages
Korean (ko)
Other versions
KR101698543B1 (en
Inventor
김용철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090111916A priority Critical patent/KR101698543B1/en
Publication of KR20110055054A publication Critical patent/KR20110055054A/en
Application granted granted Critical
Publication of KR101698543B1 publication Critical patent/KR101698543B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation

Abstract

PURPOSE: An organic light emitting device and a manufacturing method thereof are provided to prevent an electrode layer from being etched by blocking an excessive etch on a specific contact hole. CONSTITUTION: A switching thin film transistor includes a first gate electrode(200a), a first semiconductor layer, a first source electrode, and a first drain electrode. The driving thin film transistor is electrically connected to the switching thin film transistor. The driving thin film transistor includes a second gate electrode, a second semiconductor layer, a second source electrode, and a second drain electrode(450b). An organic light emitting diode is electrically connected to the driving thin film transistor. An organic light emitting diode includes a first electrode(600), a light emitting layer, and a second electrode. The first drain electrode of the switching thin film transistor is directly connected to the second gate electrode of the driving thin film transistor.

Description

유기 발광소자 및 그 제조방법{Organic Light Emitting Device and Method of manufacturing the same} Organic Light Emitting Device and Method of manufacturing the same

본 발명은 유기 발광소자에 관한 것으로서, 보다 구체적으로는 능동 매트릭스 방식 유기 발광소자에 관한 것이다. The present invention relates to an organic light emitting device, and more particularly, to an active matrix organic light emitting device.

평판표시소자로서 현재까지는 액정표시소자(Liquid Crystal Display Device)가 널리 이용되었지만, 액정표시소자는 별도의 광원으로 백라이트가 필요하고, 밝기, 명암비 및 시야각 등에서 기술적 한계가 있다. 이에, 자체발광이 가능하여 별도의 광원이 필요하지 않고, 밝기, 명암비 및 시야각 등에서 상대적으로 우수한 유기 발광소자(Organic Light Emitting Device)에 대한 관심이 증대되고 있다. Although a liquid crystal display device has been widely used as a flat panel display device, a liquid crystal display device requires a backlight as a separate light source and has technical limitations in brightness, contrast ratio, and viewing angle. As a result, self-luminous is not possible, and a separate light source is not required, and interest in organic light emitting devices that are relatively excellent in brightness, contrast ratio, and viewing angle is increasing.

유기 발광소자는, 전자(electron)를 주입하는 음극(cathode)과 정공(hole)을 주입하는 양극(anode) 사이에 발광층이 형성된 구조로서, 음극에서 발생된 전자 및 양극에서 발생된 정공이 발광층 내부로 주입되면 주입된 전자 및 정공이 결합하여 액시톤(exciton)이 생성되고, 생성된 액시톤이 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발광을 일으킴으로써 화상을 표시하는 표시소자이다. The organic light emitting device has a structure in which a light emitting layer is formed between a cathode for injecting electrons and an anode for injecting holes. When injected into, the injected electrons and holes combine to generate an exciton, and the generated exciton falls from the excited state to the ground state, causing light emission to display an image. Element.

이와 같은 유기 발광소자는 구동방식에 따라 수동 매트릭스(Passive Matrix) 방식과 능동 매트릭스(Active Matrix) 방식으로 나눌 수 있다.Such an organic light emitting device can be classified into a passive matrix method and an active matrix method according to a driving method.

상기 수동 매트릭스 방식은 별도의 박막 트랜지스터를 구비하지 않으면서 매트릭스 형태로 화소가 배열된 구성으로서, 주사선의 순차적 구동에 의해 각각의 화소를 구동하기 때문에 라인이 많아질수록 더 높은 전압과 전류를 순간적으로 인가해주어야 하고, 따라서 소비전력이 높아지게 되고 해상도 면에서도 한계가 있다. The passive matrix method is a configuration in which pixels are arranged in a matrix form without having a separate thin film transistor. Since each pixel is driven by sequential driving of scan lines, as the number of lines increases, a higher voltage and a current are instantaneously. It must be applied, and thus power consumption is high and there is a limit in resolution.

반면에, 상기 능동 매트릭스 방식은 매트릭스 형태로 배열된 화소 각각에 박막 트랜지스터가 형성된 구성으로서, 박막 트랜지스터의 스위칭과 스토리지 캐패시터의 전압 충전에 의해 각각의 화소를 구동하기 때문에, 소비전력이 낮고 해상도 면에서도 상대적으로 이점이 있다. 따라서, 고해상도 및 대면적을 요구하는 표시소자에는 상기 능동 매트릭스 방식의 유기 발광소자가 보다 적합하다. On the other hand, the active matrix method is a configuration in which thin film transistors are formed in each of the pixels arranged in a matrix form, and each pixel is driven by switching of the thin film transistors and voltage charging of the storage capacitor. There is a relative advantage. Accordingly, the active matrix organic light emitting device is more suitable for display devices requiring high resolution and large area.

이하에서는, 도면을 참조로 종래의 능동 매트릭스 방식의 유기 발광소자에 대해서 설명하기로 한다. 참고로, 이하 본 명세서에서는 '능동 매트릭스 방식의 유기 발광소자'를 간략하게 '유기 발광소자'로 칭하도록 한다. Hereinafter, an organic light emitting diode of a conventional active matrix method will be described with reference to the drawings. For reference, in the present specification, the "active matrix organic light emitting device" will be referred to simply as an "organic light emitting device."

도 1은 일반적인 유기 발광소자의 하나의 화소 구조를 나타내는 회로도이다. 1 is a circuit diagram illustrating one pixel structure of a general organic light emitting diode.

도 1에서 알 수 있듯이, 제1 방향으로 배열된 게이트 라인(GL), 및 상기 제1 방향과 교차하는 제2 방향으로 서로 이격 배열된 데이터 라인(DL)과 전원 라인(PL)에 의해 화소영역이 정의된다. 상기 화소영역 내에는 스위칭 박막 트랜지스터(S-TR), 구동 박막 트랜지스터(D-TR), 스토리지 커패시터(Cs), 및 유기 발광 다이오드(OD)가 형성된다. As can be seen in FIG. 1, a pixel region is formed by a gate line GL arranged in a first direction and a data line DL and a power line PL spaced apart from each other in a second direction crossing the first direction. Is defined. The switching thin film transistor S-TR, the driving thin film transistor D-TR, the storage capacitor Cs, and the organic light emitting diode OD are formed in the pixel area.

상기 스위칭 박막 트랜지스터(S-TR) 및 구동 박막 트랜지스터(D-TR) 각각은 게이트 전극(G), 반도체층, 소스 전극(S) 및 드레인 전극(D)으로 이루어지는데, 상기 스위칭 박막 트랜지스터(S-TR)의 드레인 전극(D)과 상기 구동 박막 트랜지스터(D-TR)의 게이트 전극(G)이 전기적으로 연결됨으로써, 상기 스위칭 박막 트랜지스터(S-TR)와 구동 박막 트랜지스터(D-TR)가 전기적으로 연결된다. Each of the switching thin film transistor S-TR and the driving thin film transistor D-TR includes a gate electrode G, a semiconductor layer, a source electrode S, and a drain electrode D. The switching thin film transistor S The drain electrode D of the -TR and the gate electrode G of the driving thin film transistor D-TR are electrically connected to each other so that the switching thin film transistor S-TR and the driving thin film transistor D-TR are electrically connected. Electrically connected.

상기 유기 발광 다이오드(OD)는 전자(electron)를 주입하는 음극(cathode), 정공(hole)을 주입하는 양극(anode), 및 상기 음극과 양극 사이에 형성된 발광층을 포함하여 이루어지는데, 상기 구동 박막 트랜지스터(D-TR)의 드레인 전극(D)과 상기 유기 발광 다이오드(OD)의 양극(anode)이 전기적으로 연결됨으로써, 상기 구동 박막 트랜지스터(D-TR)와 유기 발광 다이오드(OD)가 전기적으로 연결된다. The organic light emitting diode (OD) includes a cathode for injecting electrons, an anode for injecting holes, and a light emitting layer formed between the cathode and the anode. The drain electrode D of the transistor D-TR and the anode of the organic light emitting diode OD are electrically connected, so that the driving thin film transistor D-TR and the organic light emitting diode OD are electrically connected to each other. Connected.

도 2는 종래 유기 발광소자의 기본 화소 구조의 개략적인 단면도로서, 상기 스위칭 박막 트랜지스터(S-TR), 구동 박막 트랜지스터(D-TR), 및 유기 발광 다이오드(OD) 사이의 전기적 연결 구조를 보여주는 단면도이다. 2 is a schematic cross-sectional view of a basic pixel structure of an organic light emitting diode, and illustrates an electrical connection structure between the switching thin film transistor S-TR, the driving thin film transistor D-TR, and the organic light emitting diode OD. It is a cross section.

도 2에서 알 수 있듯이, 기판(10) 상에 제1 게이트 전극(20a), 제1 반도체층(30a), 제1 소스 전극(40a), 및 제1 드레인 전극(45a)이 구비되어 스위칭 박막 트랜지스터(S-TR)가 형성되고, 유사하게 기판(10) 상에 제2 게이트 전극(20b), 제2 반도체층(30b), 제2 소스 전극(40b), 및 제2 드레인 전극(45b)이 구비되어 구동 박막 트랜지스터(D-TR)가 형성된다. As can be seen in FIG. 2, a switching thin film is formed on the substrate 10 by including a first gate electrode 20a, a first semiconductor layer 30a, a first source electrode 40a, and a first drain electrode 45a. The transistor S-TR is formed, and similarly, the second gate electrode 20b, the second semiconductor layer 30b, the second source electrode 40b, and the second drain electrode 45b are formed on the substrate 10. Is provided to form the driving thin film transistor D-TR.

또한, 상기 제1 게이트 전극(20a)과 제1 반도체층(30a) 사이, 및 상기 제2 게이트 전극(20b)과 제2 반도체층(30b) 사이에는 게이트 절연막(25)이 형성되어 있 다. 또한, 상기 스위칭 박막 트랜지스터(S-TR) 및 상기 구동 박막 트랜지스터(D-TR)의 상부에는 보호막(50)이 형성되어 있다. In addition, a gate insulating film 25 is formed between the first gate electrode 20a and the first semiconductor layer 30a and between the second gate electrode 20b and the second semiconductor layer 30b. In addition, a passivation layer 50 is formed on the switching thin film transistor S-TR and the driving thin film transistor D-TR.

상기 스위칭 박막 트랜지스터(S-TR)의 제1 드레인 전극(45a) 위의 보호막(50)에는 제1 콘택홀(51)이 형성되어 있고, 상기 구동 박막 트랜지스터(D-TR)의 제2 게이트 전극(20b) 위의 게이트 절연막(25) 및 보호막(50)에는 제2 콘택홀(53)이 형성되어 있으며, 상기 제1 콘택홀(51)을 통해 상기 제1 드레인 전극(45a)과 연결되며 상기 제2 콘택홀(53)을 통해 제2 게이트 전극(20b)과 연결되도록 콘택 전극(60a)이 형성되어 있다. 이와 같이, 별도의 콘택 전극(60a)을 통해 상기 제1 드레인 전극(45a)과 상기 제2 게이트 전극(20b)을 전기적으로 연결함으로써, 결국 상기 스위칭 박막 트랜지스터(S-TR)와 구동 박막 트랜지스터(D-TR)가 전기적으로 연결되게 된다. A first contact hole 51 is formed in the passivation layer 50 on the first drain electrode 45a of the switching thin film transistor S-TR, and the second gate electrode of the driving thin film transistor D-TR. A second contact hole 53 is formed in the gate insulating layer 25 and the passivation layer 50 on the 20b, and is connected to the first drain electrode 45a through the first contact hole 51. The contact electrode 60a is formed to be connected to the second gate electrode 20b through the second contact hole 53. As such, the first drain electrode 45a and the second gate electrode 20b are electrically connected to each other through a separate contact electrode 60a, thereby eventually switching the thin film transistor S-TR and the driving thin film transistor ( D-TR) is to be electrically connected.

한편, 상기 보호막(50) 상부에는 양극(60b), 발광층(미도시) 및 음극(미도시)으로 이루어진 유기 발광 다이오드(OD)가 형성되며, 이와 같은 유기 발광 다이오드(OD)는 상기 구동 박막 트랜지스터(D-TR)와 전기적으로 연결되게 된다. 보다 구체적으로는, 상기 구동 박막 트랜지스터(D-TR)의 제2 드레인 전극(45b) 상부의 보호막(50)에는 제3 콘택홀(56)이 형성되어 있으며, 상기 제3 콘택홀(56)을 통해 상기 유기 발광 다이오드(OD)의 양극(60b)이 상기 구동 박막 트랜지스터(D-TR)의 제2 드레인 전극(45b)과 연결되어 있다. Meanwhile, an organic light emitting diode (OD) including an anode (60b), a light emitting layer (not shown), and a cathode (not shown) is formed on the passivation layer 50, and the organic light emitting diode (OD) is the driving thin film transistor. It is electrically connected to the (D-TR). More specifically, a third contact hole 56 is formed in the passivation layer 50 on the second drain electrode 45b of the driving thin film transistor D-TR, and the third contact hole 56 is formed. The anode 60b of the organic light emitting diode OD is connected to the second drain electrode 45b of the driving thin film transistor D-TR.

이상과 같이, 상기 스위칭 박막 트랜지스터(S-TR)와 구동 박막 트랜지스터(D-TR) 사이는 별도의 콘택 전극(60a)을 통해 서로 전기적으로 연결되어 있고, 상기 구동 박막 트랜지스터(D-TR)와 유기 발광 다이오드(OD) 사이는 제2 드레인 전극(45b)과 양극(60b) 간의 직접 연결을 통해 서로 전기적으로 연결되어 있다. As described above, the switching thin film transistor S-TR and the driving thin film transistor D-TR are electrically connected to each other through a separate contact electrode 60a, and the driving thin film transistor D-TR is The organic light emitting diodes OD are electrically connected to each other through a direct connection between the second drain electrode 45b and the anode 60b.

이때, 상기 콘택 전극(60a)과 상기 양극(60b)은 동일한 공정을 통해 동시에 형성되며, 그를 위해서, 상기 제1 콘택홀(51), 제2 콘택홀(53), 및 제3 콘택홀(56) 또한 동일한 공정을 통해 동시에 형성되게 되는데, 이와 같이 상기 제1 콘택홀(51), 제2 콘택홀(53), 및 제3 콘택홀(56)을 동시에 형성할 경우, 제1 콘택홀(51)과 제3 콘택홀(56)의 영역에서 과식각이 발생되고 그 하부의 전극층까지 식각되는 문제가 발생하게 된다. 이에 대해서 상세히 설명하면 다음과 같다. In this case, the contact electrode 60a and the anode 60b are simultaneously formed through the same process, and for this purpose, the first contact hole 51, the second contact hole 53, and the third contact hole 56 are formed. ) May be simultaneously formed through the same process. When the first contact hole 51, the second contact hole 53, and the third contact hole 56 are simultaneously formed, the first contact hole 51 may be formed. ) And over-etching occurs in the region of the third contact hole 56 and the problem of etching to the lower electrode layer. This will be described in detail below.

도 3a 내지 도 3c는 종래의 유기 발광소자의 제조공정을 도시한 개략적인 공정 단면도로서, 이는 도 2에 도시한 종래의 유기 발광소자를 제조하기 위한 일 공정을 도시한 것이며, 따라서, 동일한 구성에 대해서 동일한 도면 부호를 부여하였고, 이하에서는, 전술한 문제점에 대해서만 구체적으로 설명하기로 한다. 3A to 3C are schematic process cross-sectional views showing a manufacturing process of a conventional organic light emitting device, which shows one process for manufacturing the conventional organic light emitting device shown in FIG. The same reference numerals are assigned to the same elements. Hereinafter, only the above-described problems will be described in detail.

우선, 도 3a에서 알 수 있듯이, 기판(10) 상에 스위칭 박막 트랜지스터(S-TR)와 구동 박막 트랜지스터(D-TR)를 형성하고, 그 위에 보호막(50)을 형성한다. First, as shown in FIG. 3A, the switching thin film transistor S-TR and the driving thin film transistor D-TR are formed on the substrate 10, and a protective film 50 is formed thereon.

다음, 도 3b에서 알 수 있듯이, 상기 스위칭 박막 트랜지스터(S-TR)의 제1 드레인 전극(45a) 위의 보호막(50)에 제1 콘택홀(51)을 형성하고, 상기 구동 박막 트랜지스터(D-TR)의 제2 게이트 전극(20b) 위의 게이트 절연막(25) 및 보호막(50)에 제2 콘택홀(53)을 형성하고, 아울러, 상기 구동 박막 트랜지스터(D-TR)의 제2 드레인 전극(45b) 위의 보호막(50)에 제3 콘택홀(56)을 형성한다. Next, as shown in FIG. 3B, a first contact hole 51 is formed in the passivation layer 50 on the first drain electrode 45a of the switching thin film transistor S-TR, and the driving thin film transistor D A second contact hole 53 is formed in the gate insulating film 25 and the passivation film 50 on the second gate electrode 20b of -TR, and the second drain of the driving thin film transistor D-TR. The third contact hole 56 is formed in the passivation layer 50 on the electrode 45b.

다음, 도 3c에서 알 수 있듯이, 상기 제1 콘택홀(51)을 통해 상기 제1 드레 인 전극(45a)과 연결되며 상기 제2 콘택홀(53)을 통해 상기 제2 게이트 전극(20b)과 연결되는 콘택 전극(60a)을 형성하고, 아울러, 상기 제3 콘택홀(56)을 통해 제2 드레인 전극(45b)과 연결되는 양극(60b)을 형성한다. As shown in FIG. 3C, the first drain electrode 45a is connected through the first contact hole 51 and the second gate electrode 20b is connected through the second contact hole 53. A contact electrode 60a to be connected is formed, and an anode 60b connected to the second drain electrode 45b is formed through the third contact hole 56.

전술한 종래의 유기 발광소자의 문제점은 상기 도 3b의 공정 중에 발생하게 된다. 구체적으로 설명하면, 도 3b 공정에서는, 일반적으로 건식 식각 공정을 통해 제1 콘택홀(51), 제2 콘택홀(53), 및 제3 콘택홀(56)을 동시에 형성하게 된다. 이때, 상기 제1 콘택홀(51) 및 제3 콘택홀(56)는 보호막(50)의 소정 영역을 식각함으로써 형성되지만, 상기 제2 콘택홀(53)은 보호막(50)과 더불어 그 하부의 게이트 절연막(25)까지 식각해야만 형성된다. The problem of the conventional organic light-emitting device described above occurs during the process of FIG. 3B. Specifically, in the process of FIG. 3B, generally, the first contact hole 51, the second contact hole 53, and the third contact hole 56 are simultaneously formed through a dry etching process. In this case, the first contact hole 51 and the third contact hole 56 are formed by etching a predetermined region of the passivation layer 50, but the second contact hole 53 together with the passivation layer 50 is formed at a lower portion thereof. It is formed only by etching to the gate insulating film 25.

따라서, 상기 제1 콘택홀(51), 제2 콘택홀(53), 및 제3 콘택홀(56)을 동시에 형성하기 위해서는, 상기 제2 콘택홀(53)을 형성하기 위한 식각 조건(예로서, 식각가스의 유량, 파워 등)하에서 식각 공정을 수행해야 하며, 이 경우 상기 제1 콘택홀(51) 및 제3 콘택홀(56)의 형성을 위한 식각이 지나치게 된다. Therefore, in order to simultaneously form the first contact hole 51, the second contact hole 53, and the third contact hole 56, an etching condition for forming the second contact hole 53 (for example, , Etching flow rate, power, etc.), and in this case, etching for forming the first contact hole 51 and the third contact hole 56 is excessive.

결국, 상기 제1 콘택홀(51) 및 제3 콘택홀(56)의 형성 영역이 과도하게 식각되어 역 테이퍼진 형태로 콘택홀이 형성될 수 있고, 이 경우 콘택홀을 통한 전기적 연결에 오류가 발생할 수 있다. 또한, 상기 제1 콘택홀(51) 및 제3 콘택홀(56)의 형성을 위한 식각이 지나치게 됨에 따라, 제1 콘택홀(51)에 의해 노출되는 제1 드레인 전극(45a) 및 제3 콘택홀(56)에 의해 노출되는 제2 드레인 전극(45b) 까지 식각되어 전기저항이 증가될 수 있다.As a result, contact holes may be formed in an inversely tapered manner by forming regions in which the first contact holes 51 and the third contact holes 56 are excessively etched. May occur. In addition, as the etching for forming the first contact hole 51 and the third contact hole 56 is excessive, the first drain electrode 45a and the third contact exposed by the first contact hole 51. The electrical resistance may be increased by etching the second drain electrode 45b exposed by the hole 56.

본 발명은 상기 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 스위칭 박막 트랜지스터와 구동 박막 트랜지스터를 전기적으로 연결하고 구동 박막 트랜지스터와 유기 발광 다이오드를 전기적으로 연결함에 있어서, 콘택홀 형성시 특정 콘택홀 영역에서 과식각이 발생하는 것을 차단함으로써, 역 테이퍼진 형태로 콘택홀이 형성되는 것을 방지함과 더불어 콘택홀 형성시 전극층까지 식각되는 것을 방지할 수 있는 유기 발광소자 및 그 제조방법을 제공하는 것을 목적으로 한다. The present invention has been devised to solve the above-mentioned problems, and the present invention is to electrically connect the switching thin film transistor and the driving thin film transistor and electrically connect the driving thin film transistor and the organic light emitting diode, and thus, to form a specific contact hole in forming a contact hole. Providing an organic light emitting device and a method of manufacturing the same, which prevents the contact hole from being formed in the reverse tapered form by preventing the overetching from occurring in the region, and also prevents the etching of the contact layer to the electrode layer when forming the contact hole. The purpose.

본 발명은 상기 목적을 달성하기 위해서, 기판; 상기 기판 위에 형성되며, 제1 게이트 전극, 제1 반도체층, 제1 소스 전극 및 제1 드레인 전극을 포함하여 이루어진 스위칭 박막 트랜지스터; 상기 스위칭 박막 트랜지스터와 전기적으로 연결되며, 제2 게이트 전극, 제2 반도체층, 제2 소스 전극 및 제2 드레인 전극을 포함하여 이루어진 구동 박막 트랜지스터; 및 상기 구동 박막 트랜지스터와 전기적으로 연결되며, 제1 전극, 발광층 및 제2 전극을 포함하여 이루어진 유기 발광 다이오드를 포함하여 이루어지며, 상기 스위칭 박막 트랜지스터의 제1 드레인 전극은 상기 구동 박막 트랜지스터의 제2 게이트 전극과 직접 연결된 것을 특징으로 하는 유기 발광소자를 제공한다.The present invention, in order to achieve the above object; A switching thin film transistor formed on the substrate and including a first gate electrode, a first semiconductor layer, a first source electrode, and a first drain electrode; A driving thin film transistor electrically connected to the switching thin film transistor, the driving thin film transistor including a second gate electrode, a second semiconductor layer, a second source electrode, and a second drain electrode; And an organic light emitting diode electrically connected to the driving thin film transistor, the organic light emitting diode including a first electrode, a light emitting layer, and a second electrode, wherein the first drain electrode of the switching thin film transistor is the second of the driving thin film transistor. It provides an organic light emitting device characterized in that directly connected to the gate electrode.

본 발명은 또한, 기판 위에서 제1 방향으로 배열된 게이트 라인 및 상기 게이트 라인의 일단에 형성된 게이트 패드; 상기 기판 위에서 상기 제1 방향과 교차 된 제2 방향으로 배열된 데이터 라인 및 상기 데이터 라인의 일단에 형성된 데이터 패드; 상기 기판 위에서 상기 데이터 라인과 소정 간격으로 이격된 전원 라인; 상기 게이트 라인과 연결된 제1 게이트 전극, 제1 반도체층, 상기 데이터 라인과 연결된 제1 소스 전극, 및 상기 제1 소소 전극과 이격된 제1 드레인 전극을 포함하여 이루어진 스위칭 박막 트랜지스터; 상기 스위칭 박막 트랜지스터의 제1 드레인 전극과 직접 연결된 제2 게이트 전극, 제2 반도체층, 제2 소스 전극 및 제2 드레인 전극을 포함하여 이루어진 구동 박막 트랜지스터; 및 상기 구동 박막 트랜지스터의 제2 드레인 전극과 연결된 제1 전극, 발광층, 및 제2 전극을 포함하여 이루어진 유기 발광 다이오드를 포함하여 이루어진 유기 발광소자를 제공한다.The invention also provides a gate line arranged in a first direction on a substrate and a gate pad formed at one end of the gate line; A data line formed on one end of the data line and a data line arranged in a second direction crossing the first direction on the substrate; A power line spaced apart from the data line at a predetermined interval on the substrate; A switching thin film transistor including a first gate electrode connected to the gate line, a first semiconductor layer, a first source electrode connected to the data line, and a first drain electrode spaced apart from the first source electrode; A driving thin film transistor including a second gate electrode, a second semiconductor layer, a second source electrode, and a second drain electrode directly connected to a first drain electrode of the switching thin film transistor; And an organic light emitting diode including a first electrode, a light emitting layer, and a second electrode connected to a second drain electrode of the driving thin film transistor.

본 발명은 또한, 기판 위에 제1 게이트 전극 및 제2 게이트 전극을 형성하고, 그 위에 제1 절연막을 형성한 후, 그 위에 제1 반도체층 및 제2 반도체층을 형성하는 공정; 상기 제2 게이트 전극의 소정 영역이 노출되도록 상기 제1 절연막의 소정영역에 제1 콘택홀을 형성하는 공정; 상기 제1 반도체층 상에 제1 소스 전극 및 제1 드레인 전극을 형성함과 더불어 상기 제2 반도체층 상에 제2 소스 전극 및 제2 드레인 전극을 형성하되, 상기 제1 드레인 전극을 상기 제1 콘택홀까지 연장하여 상기 제1 콘택홀을 통해 상기 제2 게이트 전극과 직접 연결되도록 형성하는 공정; 및 상기 제2 드레인 전극과 연결되는 제1 전극, 상기 제1 전극 상에 차례로 형성되는 발광층 및 제2 전극을 포함하는 유기 발광 다이오드를 형성하는 공정을 포함하는 유기 발광소자의 제조방법을 제공한다. The present invention also provides a process for forming a first gate electrode and a second gate electrode on a substrate, forming a first insulating film thereon, and then forming a first semiconductor layer and a second semiconductor layer thereon; Forming a first contact hole in a predetermined region of the first insulating layer to expose a predetermined region of the second gate electrode; A first source electrode and a first drain electrode are formed on the first semiconductor layer, and a second source electrode and a second drain electrode are formed on the second semiconductor layer. Extending to a contact hole so as to be directly connected to the second gate electrode through the first contact hole; And forming an organic light emitting diode including a first electrode connected to the second drain electrode, a light emitting layer sequentially formed on the first electrode, and a second electrode.

2층을 식각하여 콘택홀을 형성하는 공정과 1층을 식각하여 콘택홀을 형성하는 공정을 동시에 수행할 경우, 기본적으로 2층을 식각하여 콘택홀을 형성하는 공정 시의 식각조건(예로서, 식각가스의 유량, 파워 등) 하에서 동시 식각 공정을 수행해야 하고, 그 경우 1층을 식각하여 형성되는 콘택홀 영역에서 과식각이 발생하여 콘택홀이 테이퍼진 형태로 형성되고 그 콘택홀 하부의 전극층까지 식각되는 문제가 발생하게 된다. When simultaneously performing the process of forming contact holes by etching two layers and the process of forming contact holes by etching one layer, etching conditions in a process of forming contact holes by etching two layers basically (for example, Simultaneous etching process should be performed under the flow rate of the etching gas) Etching problem occurs until.

종래의 경우, 스위칭 박막 트랜지스터의 제1 드레인 전극과 구동 박막 트랜지스터의 제2 게이트 전극을 전기적으로 연결하기 위해서, 상기 제1 드레인 전극과 상기 제2 게이트 전극 각각에 연결되는 별도의 콘택 전극을 이용하였고, 이를 위해서 상기 제1 드레인 전극 상부의 보호막에 제1 콘택홀을 형성하고 상기 제2 게이트 전극 상부의 게이트 절연막 및 보호막에 제2 콘택홀을 형성해야 했다. 따라서, 종래의 경우는, 제1 콘택홀과 제2 콘택홀을 동시에 형성할 경우, 양자 사이에 식각되는 층수가 서로 상이하였고, 그로 인해서 상대적으로 층수가 적은 제1 콘택홀 영역에서 전술한 바와 같은 문제가 발생하게 된 것이다. In the related art, in order to electrically connect the first drain electrode of the switching thin film transistor and the second gate electrode of the driving thin film transistor, a separate contact electrode connected to each of the first drain electrode and the second gate electrode is used. For this purpose, a first contact hole must be formed in the passivation layer on the first drain electrode, and a second contact hole must be formed in the gate insulating film and the passivation layer on the second gate electrode. Therefore, in the conventional case, when the first contact hole and the second contact hole are simultaneously formed, the number of layers etched between them is different from each other, and as a result, as described above in the first contact hole region having a relatively small number of layers. Problems have arisen.

그에 반하여, 본 발명은 스위칭 박막 트랜지스터의 제1 드레인 전극과 구동 박막 트랜지스터의 제2 게이트 전극을 전기적으로 연결하기 위해서, 종래와 같이 상기 제1 드레인 전극과 상기 제2 게이트 전극 각각에 연결되는 별도의 콘택 전극을 이용하지 않고, 상기 제2 게이트 전극 상부의 절연막에 제1 콘택홀을 형성한 후 상기 제1 드레인 전극을 상기 제1 콘택홀을 통해 상기 제2 게이트 전극과 직접 연결하는 방법을 채택하였다. 따라서, 스위칭 박막 트랜지스터의 제1 드레인 전극과 구동 박막 트랜지스터의 제2 게이트 전극을 전기적으로 연결하기 위해서 하나의 콘택홀 만을 형성하기 때문에 콘택홀 영역에서 과식각이 발생할 여지가 차단된다. In contrast, the present invention provides a separate separate connection to the first drain electrode and the second gate electrode, as in the prior art, to electrically connect the first drain electrode of the switching thin film transistor and the second gate electrode of the driving thin film transistor. A method of directly connecting the first drain electrode to the second gate electrode through the first contact hole after forming a first contact hole in the insulating layer on the second gate electrode without using a contact electrode is adopted. . Therefore, since only one contact hole is formed to electrically connect the first drain electrode of the switching thin film transistor and the second gate electrode of the driving thin film transistor, there is no possibility of overetching in the contact hole region.

또한, 본 발명은 상기 제2 게이트 전극을 노출하기 위해서 제1 콘택홀을 형성하는 공정과 게이트 패드를 노출하기 위해서 제2 콘택홀을 형성하는 공정을 동시에 수행함과 같이 복수 개의 콘택홀을 동시에 형성한다 하더라도, 양자 사이에 식각되는 대상이 모두 제1 절연막으로 동일하기 때문에, 특정 콘택홀 영역에서 과식각이 발생할 여지가 차단된다. In addition, the present invention simultaneously forms a plurality of contact holes, such as forming a first contact hole to expose the second gate electrode and a process of forming a second contact hole to expose the gate pad. Even if the objects to be etched between the same are the same as the first insulating film, the possibility of over-etching in a specific contact hole region is blocked.

결국, 본 발명에 따르면, 복수 개의 콘택홀을 동시에 형성할 경우 식각되는 대상이 모두 동일한 층으로 이루어질 수 있도록 설계함으로써, 특정 콘택홀 영역에서 과식각이 발생하는 것이 차단되고, 그에 따라 역 테이퍼진 형태로 콘택홀이 형성되는 문제 및 콘택홀 형성시 전극층까지 식각되는 문제가 해결된다. As a result, according to the present invention, when a plurality of contact holes are formed simultaneously, the objects to be etched are all formed of the same layer, thereby preventing over-etching from occurring in a specific contact hole region, and thus inversely tapered. The problem of forming a contact hole and etching the electrode layer when forming the contact hole is solved.

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

유기 발광소자Organic light emitting device

도 4는 본 발명의 일 실시예에 따른 유기 발광소자의 하나의 화소 구조를 보여주는 평면도이다. 4 is a plan view illustrating one pixel structure of an organic light emitting diode according to an exemplary embodiment of the present invention.

도 4에서 알 수 있듯이, 제1 방향으로 게이트 라인(201)이 배열되어 있고, 상기 제1 방향과 교차하는 제2 방향으로 데이터 라인(401) 및 전원 라인(405)이 서로 이격되도록 배열되어 있다. 또한, 상기 게이트 라인(201)의 일단에는 게이트 패 드(203)가 형성되어 있고, 상기 데이터 라인(401)의 일단에는 데이터 패드(403)가 형성되어 있다. As can be seen in FIG. 4, the gate lines 201 are arranged in a first direction, and the data lines 401 and the power lines 405 are arranged to be spaced apart from each other in a second direction crossing the first direction. . In addition, a gate pad 203 is formed at one end of the gate line 201, and a data pad 403 is formed at one end of the data line 401.

상기 게이트 라인(201)과 데이터 라인(401)이 교차하는 영역에는 스위칭 박막 트랜지스터가 형성되어 있다. 상기 스위칭 박막 트랜지스터는 제1 게이트 전극(200a), 제1 반도체층(미도시), 제1 소스 전극(400a), 및 제1 드레인 전극(450a)을 포함하여 이루어진다. A switching thin film transistor is formed in an area where the gate line 201 and the data line 401 cross each other. The switching thin film transistor includes a first gate electrode 200a, a first semiconductor layer (not shown), a first source electrode 400a, and a first drain electrode 450a.

상기 제1 게이트 전극(200a)은 상기 게이트 라인(201)에서 분지되어 돌출 형성되어 있다. 상기 제1 소스 전극(400a)은 상기 데이터 라인(401)에서 분지되어 돌출 형성되어 있다. 상기 제1 드레인 전극(450a)은 상기 제1 소스 전극(400a)과 소정 간격으로 이격 형성되어 있으며, 후술하는 구동 박막 트랜지스터의 제2 게이트 전극(200b)과 연결되어 있다. The first gate electrode 200a is branched from the gate line 201 to protrude. The first source electrode 400a is branched from the data line 401 to protrude. The first drain electrode 450a is formed to be spaced apart from the first source electrode 400a at a predetermined interval and is connected to the second gate electrode 200b of the driving thin film transistor to be described later.

상기 전원 라인(405)이 형성된 영역에는 구동 박막 트랜지스터가 형성되어 있다. 상기 구동 박막 트랜지스터는 제2 게이트 전극(200b), 제2 반도체층(미도시), 제2 소스 전극(400b), 및 제2 드레인 전극(450b)을 포함하여 이루어진다. A driving thin film transistor is formed in an area where the power line 405 is formed. The driving thin film transistor includes a second gate electrode 200b, a second semiconductor layer (not shown), a second source electrode 400b, and a second drain electrode 450b.

상기 제2 게이트 전극(200b)은 상기 스위칭 박막 트랜지스터의 제1 드레인 전극(450)과 연결되어 있는데, 상기 제1 드레인 전극(450)이 상기 제2 게이트 전극(200b)의 상부까지 연장되어 별도의 접속 전극 없이 상기 제1 드레인 전극(450)과 상기 제2 게이트 전극(200b)이 직접 연결되어 있다. 상기 제2 소스 전극(400b)은 별도로 형성되지 않고 상기 전원 라인(405)이 상기 제2 소스 전극(400b)으로 기능하게 된다. 상기 제2 드레인 전극(450b)은 상기 제2 소스 전극(400b)과 소정 간 격으로 이격 형성되어 있으며, 후술하는 유기 발광 다이오드의 제1 전극(600)과 연결되어 있다. The second gate electrode 200b is connected to the first drain electrode 450 of the switching thin film transistor, and the first drain electrode 450 extends to an upper portion of the second gate electrode 200b so as to be separated. The first drain electrode 450 and the second gate electrode 200b are directly connected without a connection electrode. The second source electrode 400b is not separately formed, and the power line 405 functions as the second source electrode 400b. The second drain electrode 450b is spaced apart from the second source electrode 400b at a predetermined interval and is connected to the first electrode 600 of the organic light emitting diode, which will be described later.

상기 게이트 라인(201)의 일단에 형성된 게이트 패드(203)는 게이트 패드 전극(630)과 연결되어 있고, 상기 데이터 라인(401)의 일단에 형성된 데이터 패드(403)는 데이터 패드 전극(650)과 연결되어 있다. 이때, 상기 게이트 패드 전극(630)은 소정의 접속 전극(미도시)을 매개로 하여 상기 게이트 패드(203)와 연결되어 있고, 상기 데이터 패드 전극(650)은 직접 상기 데이터 라인(401)과 연결되어 있다. The gate pad 203 formed at one end of the gate line 201 is connected to the gate pad electrode 630, and the data pad 403 formed at one end of the data line 401 is connected to the data pad electrode 650. It is connected. In this case, the gate pad electrode 630 is connected to the gate pad 203 through a predetermined connection electrode (not shown), and the data pad electrode 650 is directly connected to the data line 401. It is.

상기 구동 박막 트랜지스터의 제2 게이트 전극(200b)과 상기 전원 라인(405) 사이에 스토리지 커패시터가 형성되게 된다. A storage capacitor is formed between the second gate electrode 200b of the driving thin film transistor and the power line 405.

상기 게이트 라인(201), 데이터 라인(401) 및 전원 라인(405)에 의해서 정의된 화소 영역 내에는 유기 발광 다이오드가 형성되어 있다. 상기 유기 발광 다이오드는 제1 전극(600), 발광층(미도시), 및 제2 전극(미도시)이 차례로 형성되어 이루어지며, 이때, 상기 제1 전극(600)은 상기 구동 박막 트랜지스터의 제2 드레인 전극(450b)과 연결되어 있다.An organic light emitting diode is formed in the pixel area defined by the gate line 201, the data line 401, and the power line 405. The organic light emitting diode is formed by sequentially forming a first electrode 600, a light emitting layer (not shown), and a second electrode (not shown). In this case, the first electrode 600 is a second layer of the driving thin film transistor. It is connected to the drain electrode 450b.

이상과 같은 도 4에 도시한 유기 발광소자의 하나의 화소 구조는 본 발명의 일 실시예에 따른 것으로서, 도시한 상기 제1 및 제2 게이트 전극(200a, 200b), 제1 및 제2 소스 전극(400a, 400b) 및 제1 및 제2 드레인 전극(450a, 450b) 등의 구체적인 형상은 다양하게 변경될 수 있다. One pixel structure of the organic light emitting diode illustrated in FIG. 4 is according to an exemplary embodiment of the present invention. The first and second gate electrodes 200a and 200b and the first and second source electrodes shown in FIG. Specific shapes of the 400a and 400b and the first and second drain electrodes 450a and 450b may be variously changed.

이하에서는 게이트 패드부, 데이터 패드부, 스위칭 박막 트랜지스터부, 구동 박막 트랜지스터부, 및 유기 발광 다이오드부의 단면 구조를 통해 본 발명에 따른 유기 발광소자의 특징에 대해서 보다 상세히 설명하기로 하며, 이를 통해서 스위칭 박막 트랜지스터와 구동 박막 트랜지스터 간의 전기적 연결 구조 및 구동 박막 트랜지스터와 유기 발광 다이오드 간의 전기적 연결 구조에 대해서 보다 용이하게 이해할 수 있을 것이다. Hereinafter, the characteristics of the organic light emitting diode according to the present invention will be described in detail through the cross-sectional structure of the gate pad part, the data pad part, the switching thin film transistor part, the driving thin film transistor part, and the organic light emitting diode part. The electrical connection structure between the thin film transistor and the driving thin film transistor and the electrical connection structure between the driving thin film transistor and the organic light emitting diode will be more easily understood.

도 5는 본 발명의 일 실시예에 따른 유기 발광소자의 하나의 화소 구조를 보여주는 단면도로서, 이는 도 4의 부분적인 단면을 보여주는 것이다. FIG. 5 is a cross-sectional view illustrating one pixel structure of an organic light emitting diode according to an exemplary embodiment of the present invention, which shows a partial cross-section of FIG. 4.

구체적으로, 도 5는 기판(100) 상에 형성되는 게이트 패드부, 데이터 패드부, 스위칭 박막 트랜지스터부, 구동 박막 트랜지스터부, 및 유기 발광 다이오드부를 각각 도시한 것으로서, 상기 게이트 패드부는 전술한 도 4의 a-a라인의 단면에 해당하고, 상기 데이터 패드부는 전술한 도 4의 b-b라인의 단면에 해당하고, 상기 스위칭 박막 트랜지스터부는 전술한 도 4의 c-c라인의 단면에 해당하고, 상기 구동 박막 트랜지스터부는 전술한 도 4의 d-d라인의 단면에 해당하고, 상기 유기 발광 다이오드부는 전술한 도 4의 e-e라인의 단면에 해당한다. Specifically, FIG. 5 illustrates a gate pad portion, a data pad portion, a switching thin film transistor portion, a driving thin film transistor portion, and an organic light emitting diode portion formed on the substrate 100, respectively, and the gate pad portion described above with reference to FIG. 4. Corresponds to a cross section of line aa of FIG. 4, the data pad portion corresponds to a cross section of line bb of FIG. 4, the switching thin film transistor portion corresponds to a cross section of cc line of FIG. 4, and the driving thin film transistor portion is described above. 4 corresponds to a cross section of the dd line of FIG. 4, and the organic light emitting diode unit corresponds to a cross section of the ee line of FIG. 4 described above.

도 5에서 알 수 있듯이, 기판(100) 상에는 게이트 패드(203), 제1 게이트 전극(200a), 및 제2 게이트 전극(200b)이 형성되어 있다. 상기 게이트 패드(203)는 게이트 패드부에 형성되고, 상기 제1 게이트 전극(200a)은 스위칭 박막 트랜지스터부에 형성되고, 상기 제2 게이트 전극(200b)은 구동 박막 트랜지스터부에 형성된다. 도시하지는 않았지만, 상기 게이트 패드(203), 제1 게이트 전극(200a) 및 제2 게이트 전극(200b)이 형성되기 전에, 상기 기판(100) 상에 버퍼층이 형성될 수도 있다. As shown in FIG. 5, the gate pad 203, the first gate electrode 200a, and the second gate electrode 200b are formed on the substrate 100. The gate pad 203 is formed in the gate pad part, the first gate electrode 200a is formed in the switching thin film transistor part, and the second gate electrode 200b is formed in the driving thin film transistor part. Although not shown, a buffer layer may be formed on the substrate 100 before the gate pad 203, the first gate electrode 200a, and the second gate electrode 200b are formed.

상기 게이트 패드(203), 제1 게이트 전극(200a), 및 제2 게이트 전극(200b)을 포함한 기판(100) 전면에는 제1 절연막(250)이 형성되어 있다. 상기 제1 절연막(250)은 제1 콘택홀(253) 및 제2 콘택홀(256)을 구비한다. 상기 제1 콘택홀(253)은 상기 스위칭 박막 트랜지스터부와 상기 구동 박막 트랜지스터부의 경계부 영역에 형성되어 상기 제2 게이트 전극(200b)이 노출되도록 한다. 상기 제2 콘택홀(256)은 상기 게이트 패드부에 형성되어 상기 게이트 패드(203)가 노출되도록 한다. The first insulating layer 250 is formed on the entire surface of the substrate 100 including the gate pad 203, the first gate electrode 200a, and the second gate electrode 200b. The first insulating layer 250 includes a first contact hole 253 and a second contact hole 256. The first contact hole 253 is formed in a boundary region of the switching thin film transistor unit and the driving thin film transistor unit to expose the second gate electrode 200b. The second contact hole 256 is formed in the gate pad part to expose the gate pad 203.

상기 제1 절연막(250) 상에는 제1 반도체층(300a) 및 제2 반도체층(300b)이 형성되어 있다. 상기 제1 반도체층(300a)은 상기 스위칭 박막 트랜지스터부의 상기 제1 게이트 전극(200a) 위에 형성된다. 상기 제2 반도체층(300b)은 상기 구동 박막 트랜지스터부의 상기 제2 게이트 전극(200b) 위에 형성된다.The first semiconductor layer 300a and the second semiconductor layer 300b are formed on the first insulating layer 250. The first semiconductor layer 300a is formed on the first gate electrode 200a of the switching thin film transistor unit. The second semiconductor layer 300b is formed on the second gate electrode 200b of the driving thin film transistor unit.

또한, 상기 제1 절연막(250) 상에는 접속 전극(410) 및 데이터 패드(403)가 형성되어 있고, 상기 제1 반도체층(300a) 상에는 제1 소스 전극(400a) 및 제1 드레인 전극(450a)이 형성되어 있고, 그리고, 상기 제2 반도체층(300b) 상에는 제2 소스 전극(400b) 및 제2 드레인 전극(450b)이 형성되어 있다. 상기 접속 전극(410)은 상기 게이트 패드부에서 상기 제2 콘택홀(256)을 통해 상기 게이트 패드(203)와 연결된다. 상기 데이터 패드(403)는 데이터 패드부에서 상기 제1 절연막(250) 상에 형성된다. 상기 제1 소스 전극(400a)과 제1 드레인 전극(450a)은 상기 스위칭 박막 트랜지스터부에서 상기 제1 반도체층(300a) 상에 소정 간격으로 이격 형성된다. 상 기 제2 소스 전극(400b)과 제2 드레인 전극(450b)은 상기 구동 박막 트랜지스터부에서 상기 제2 반도체층(300b) 상에 소정 간격으로 이격 형성된다.In addition, a connection electrode 410 and a data pad 403 are formed on the first insulating layer 250, and a first source electrode 400a and a first drain electrode 450a are formed on the first semiconductor layer 300a. The second source electrode 400b and the second drain electrode 450b are formed on the second semiconductor layer 300b. The connection electrode 410 is connected to the gate pad 203 through the second contact hole 256 in the gate pad part. The data pad 403 is formed on the first insulating layer 250 in the data pad part. The first source electrode 400a and the first drain electrode 450a are spaced apart from each other on the first semiconductor layer 300a in the switching thin film transistor unit at predetermined intervals. The second source electrode 400b and the second drain electrode 450b are spaced apart from each other on the second semiconductor layer 300b in the driving thin film transistor unit at predetermined intervals.

이때, 상기 스위칭 박막 트랜지스터부의 제1 드레인 전극(450a)은 상기 제1 콘택홀(253)을 통해서 상기 구동 박막 트랜지스터의 제2 게이트 전극(200b)과 직접 연결되어 있다. In this case, the first drain electrode 450a of the switching thin film transistor unit is directly connected to the second gate electrode 200b of the driving thin film transistor through the first contact hole 253.

상기 접속 전극(410), 데이터 패드(403), 제1 소스 전극(400a)과 제1 드레인 전극(450a), 및 제2 소스 전극(400b)과 제2 드레인 전극(450b)을 포함한 기판(100)의 전면에는 제2 절연막(500)이 형성되어 있다. 상기 제2 절연막(500)은 보호막(501) 및 평탄화막(503)으로 이루어지는데, 경우에 따라서, 상기 평탄화막(503)이 생략될 수도 있다. 예로서, 광을 상부로 방출하는 방식(Top emission)에서는 상기 평탄화막(503)을 적용하지만, 광을 하부로 방출하는 방식(Botton emission)에서는 상기 평탄화막(503)을 생략할 수 있다. The substrate 100 including the connection electrode 410, the data pad 403, the first source electrode 400a and the first drain electrode 450a, and the second source electrode 400b and the second drain electrode 450b. ), A second insulating film 500 is formed on the front surface. The second insulating layer 500 may include a passivation layer 501 and a planarization layer 503. In some cases, the planarization layer 503 may be omitted. For example, the planarization layer 503 may be applied in a top emission method, but the planarization layer 503 may be omitted in a bottom emission method.

상기 제2 절연막(500)은 제3 콘택홀(510), 제4 콘택홀(530), 및 제5 콘택홀(550)을 구비한다. 상기 제3 콘택홀(510)은 상기 게이트 패드부에 형성되어 상기 접속 전극(410)이 노출되도록 한다. 상기 제4 콘택홀(530)은 상기 데이터 패드부에 형성되어 상기 데이터 패드(403)가 노출되도록 한다. 상기 제5 콘택홀(550)은 상기 구동 박막 트랜지스터부와 상기 유기 발광 다이오드부의 경계부 영역에 형성되어 상기 제2 드레인 전극(450b)이 노출되도록 한다. The second insulating layer 500 includes a third contact hole 510, a fourth contact hole 530, and a fifth contact hole 550. The third contact hole 510 is formed in the gate pad part to expose the connection electrode 410. The fourth contact hole 530 is formed in the data pad part to expose the data pad 403. The fifth contact hole 550 is formed in a boundary region of the driving thin film transistor unit and the organic light emitting diode unit to expose the second drain electrode 450b.

상기 제2 절연막(500) 상에는 게이트 패드 전극(630), 데이터 패드 전극(650), 및 제1 전극(600)이 형성되어 있다. 상기 게이트 패드 전극(630)은 상기 게이트 패드부에서 상기 제3 콘택홀(510)을 통해 상기 접속 전극(410)과 연결되어, 결국 상기 게이트 패드 전극(630)은 상기 접속 전극(410)을 매개로 하여 상기 게이트 패드(203)와 전기적으로 연결된다. 상기 데이터 패드 전극(650)은 상기 데이터 패드부에서 상기 제4 콘택홀(530)을 통해 상기 데이터 패드(403)와 직접 연결된다. 상기 제1 전극(600)은 상기 유기 발광 다이오드부에서 상기 제5 콘택홀(550)을 통해 상기 구동 박막 트랜지스터부의 제2 드레인 전극(450b)과 연결된다. The gate pad electrode 630, the data pad electrode 650, and the first electrode 600 are formed on the second insulating layer 500. The gate pad electrode 630 is connected to the connection electrode 410 through the third contact hole 510 in the gate pad part, so that the gate pad electrode 630 mediates the connection electrode 410. The gate pad 203 is electrically connected to the gate pad 203. The data pad electrode 650 is directly connected to the data pad 403 through the fourth contact hole 530 in the data pad part. The first electrode 600 is connected to the second drain electrode 450b of the driving thin film transistor unit through the fifth contact hole 550 in the organic light emitting diode unit.

또한, 상기 제2 절연막(500) 상에는 뱅크층(700)이 형성되어 있다. 상기 뱅크층(700)은 게이트 패드 전극(630) 및 데이터 패드 전극(650)이 외부로 노출될 수 있도록 게이트 패드부 및 데이터 패드부에는 형성되지 않고, 또한 상기 제1 전극(600)이 노출될 수 있도록 유기 발광 다이오드부의 소정 영역에 개구부를 구비하여 형성된다. In addition, a bank layer 700 is formed on the second insulating layer 500. The bank layer 700 is not formed in the gate pad part and the data pad part so that the gate pad electrode 630 and the data pad electrode 650 can be exposed to the outside, and the first electrode 600 is exposed. The opening is formed in a predetermined region of the organic light emitting diode unit.

상기 뱅크층(700)의 개구부 내의 상기 제1 전극(600) 상에는 발광층(800) 및 제2 전극(900)이 차례로 형성되어 있다. 상기 발광층(800)은 정공주입층, 정공수송층, 발광부, 전자수송층, 전자주입층이 차례로 적층된 구조로 형성될 수 있으며, 다만, 상기 정공주입층, 정공수송층, 전자수송층 및 전자주입층 중 하나 이상의 층은 생략이 가능하다. The light emitting layer 800 and the second electrode 900 are sequentially formed on the first electrode 600 in the opening of the bank layer 700. The light emitting layer 800 may be formed of a structure in which a hole injection layer, a hole transport layer, a light emitting part, an electron transport layer, and an electron injection layer are sequentially stacked, but among the hole injection layer, the hole transport layer, the electron transport layer, and the electron injection layer One or more layers may be omitted.

상기 스위칭/구동 박막 트랜지스터가 P형 반도체층을 포함할 경우에는 상기 제1 전극(600)이 양극(anode)으로 기능하게 되고, 이 경우 상기 발광층(800)은 상기 제1 전극(600) 상에서 정공주입층, 정공수송층, 발광부, 전자수송층, 전자주입층 순으로 적층된다. 다만, 상기 스위칭/구동 박막 트랜지스터가 N형 반도체층을 포함할 경우에는 상기 제1 전극(600)이 음극(cathode)으로 기능하게 되고, 이 경우 상기 발광층(800)은 상기 제1 전극(600) 상에서 전자주입층, 전자수송층, 발광부, 정공수송층, 및 정공주입층 순으로 적층된다. When the switching / driven thin film transistor includes a P-type semiconductor layer, the first electrode 600 functions as an anode, and in this case, the emission layer 800 holes on the first electrode 600. The injection layer, the hole transport layer, the light emitting unit, the electron transport layer, and the electron injection layer are laminated in this order. However, when the switching / driven thin film transistor includes an N-type semiconductor layer, the first electrode 600 functions as a cathode, and in this case, the emission layer 800 is the first electrode 600. The electron injection layer, the electron transport layer, the light emitting portion, the hole transport layer, and the hole injection layer are stacked in this order.

상기 제2 전극(900)은 도시한 바와 같이 유기 발광 다이오드부의 발광층(800) 상에 형성되는데, 경우에 따라 스위칭/구동 박막 트랜지스터부까지 연장되어 형성될 수도 있다. As illustrated, the second electrode 900 is formed on the light emitting layer 800 of the organic light emitting diode unit. In some cases, the second electrode 900 may extend to the switching / driven thin film transistor unit.

한편, 도시하지는 않았지만, 상기 제2 전극(900) 상에는 유기 발광소자 내에 수분이 침투하는 것을 방지하기 위한 수분 침투 방지막이 추가로 형성되고, 최종적으로 밀봉재를 통해 밀봉될 수 있다. Although not shown, a moisture permeation prevention film may be additionally formed on the second electrode 900 to prevent moisture from penetrating into the organic light emitting device, and may be finally sealed through a sealing material.

이상 설명한 각각의 구성들에 대해서 그 이용가능한 재료 등에 대해서 설명하면 하기와 같다. 다만, 하기의 재료 등은 각각의 구성의 일 예에 해당하는 것으로서, 반드시 그에 한정되는 것은 아니다. Each of the above-described configurations will be described below with reference to available materials and the like. However, the following materials and the like correspond to an example of each configuration, and are not necessarily limited thereto.

상기 기판(100)은 유리 또는 투명한 플라스틱과 같은 투명 재료로 이루어질 수도 있고, 경우에 따라서 스틸 또는 불투명 플라스틱과 같은 불투명 재료로 이루어질 수 있다. 다만, 광이 하부로 방출되는 방식(Bottom emission)에서는 상기 기판(100)으로 투명 재료가 이용된다. The substrate 100 may be made of a transparent material such as glass or transparent plastic, or in some cases, may be made of an opaque material such as steel or opaque plastic. However, in the bottom emission method, a transparent material is used as the substrate 100.

상기 게이트 라인(201), 게이트 패드(203), 제1 게이트 전극(200a), 및 제2 게이트 전극(200b)은 모두 동일한 층에 동일한 물질로 이루어질 수 있으며, 예로서, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합 금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다. The gate line 201, the gate pad 203, the first gate electrode 200a, and the second gate electrode 200b may all be made of the same material on the same layer. For example, molybdenum (Mo) and aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodium (Nd), copper (Cu), or alloys thereof, and may be composed of a single metal or alloy It may consist of layers or multiple layers of two or more layers.

상기 제1 절연막(250)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 이루어질 수 있으며, 상기 산화막 또는 질화막의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다. The first insulating layer 250 may be formed of a silicon oxide layer (SiOx) or a silicon nitride layer (SiNx), and may be formed of a single layer or two or more layers of the oxide layer or nitride layer.

상기 제1 반도체층(300a) 및 제2 반도체층(300b)은 비정질 실리콘 또는 결정질 실리콘을 포함하여 이루어질 수 있으며, p형 또는 n형 불순물을 포함하는 소스/ 드레인 영역과 상기 불순물을 포함하는 않는 채널 영역을 포함하여 형성될 수 있다. The first semiconductor layer 300a and the second semiconductor layer 300b may include amorphous silicon or crystalline silicon, and may include a source / drain region including p-type or n-type impurities and a channel not including the impurities. It may be formed including a region.

상기 접속 전극(410), 데이터 패드(403), 제1 소스 전극(400a)과 제1 드레인 전극(450a), 및 제2 소스 전극(400b)과 제2 드레인 전극(450b)은 모두 동일한 층에 동일한 물질로 이루어질 수 있으며, 예로서, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다. The connection electrode 410, the data pad 403, the first source electrode 400a and the first drain electrode 450a, and the second source electrode 400b and the second drain electrode 450b are all formed on the same layer. It may be made of the same material, for example, molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodium (Nd), copper (Cu) It may be made of, or their alloys, it may be made of a single layer or two or more layers of the metal or alloy.

상기 제2 절연막(500)을 구성하는 보호막(501)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 이루어질 수 있으며, 상기 산화막 또는 질화막의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다. The passivation layer 501 of the second insulating layer 500 may be formed of a silicon oxide layer (SiOx) or a silicon nitride layer (SiNx), and may be formed of a single layer or two or more layers of the oxide layer or nitride layer.

상기 제2 절연막(500)을 구성하는 평탄화막(503)은 폴리 이미드 또는 폴리 아미드와 같은 유기계 물질로 이루어질 수 있다. The planarization layer 503 of the second insulating layer 500 may be made of an organic material such as polyimide or polyamide.

상기 제1 전극(600), 게이트 패드 전극(630), 데이터 패드 전극(650)은 모두 동일한 층에 동일한 물질로 이루어질 수 있으며, 예로서, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide)와 같은 투명물질, 또는 알루미늄(Al), 은(Ag)과 같은 불투명물질로 형성될 수 있다. 다만, 광이 하부로 방출되는 방식(Bottom emission)에서는 상기 제1전극(600)으로 투명물질이 이용된다. The first electrode 600, the gate pad electrode 630, and the data pad electrode 650 may all be made of the same material on the same layer. For example, indium tin oxide (ITO), indium zinc oxide (IZO), It may be formed of a transparent material such as zinc oxide (ZnO) or an opaque material such as aluminum (Al) or silver (Ag). However, in the bottom emission method, a transparent material is used as the first electrode 600.

상기 뱅크층(700)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 이루어질 수 있다. The bank layer 700 may be formed of a silicon oxide film (SiOx) or a silicon nitride film (SiNx).

상기 발광층(800)은 전술한 바와 같이 정공주입층, 정공수송층, 발광부, 전자수송층, 전자주입층을 포함하여 형성될 수 있다. As described above, the light emitting layer 800 may include a hole injection layer, a hole transport layer, a light emitting unit, an electron transport layer, and an electron injection layer.

상기 정공주입층은 CuPc(cupper phthalocyanine), PEDOT(poly(3,4)-ethylenedioxythiophene), PANI(polyaniline), 또는 NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)로 이루어질 수 있다. 상기 정공수송층은 NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD 또는 MTDATA(4,4',4"-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine)로 이루어질 수 있다. The hole injection layer may include CuPc (cupper phthalocyanine), PEDOT (poly (3,4) -ethylenedioxythiophene), PANI (polyaniline), or NPD (N, N-dinaphthyl-N, N'-diphenyl benzidine). The hole transport layer is NPD (N, N-dinaphthyl-N, N'-diphenyl benzidine), TPD (N, N'-bis- (3-methylphenyl) -N, N'-bis- (phenyl) -benzidine), s-TAD or MTDATA (4,4 ', 4 "-Tris (N-3-methylphenyl-N-phenyl-amino) -triphenylamine).

상기 발광부는 적색의 경우, CBP(carbazole biphenyl) 또는 mCP(1,3-bis(carbazol-9-yl)를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1-phenylisoquinoline)acetylacetonate iridium), PQIr(acac)(bis(1-phenylquinoline)acetylacetonate iridium), PQIr(tris(1-phenylquinoline)iridium) 또는 PtOEP(octaethylporphyrin platinum)와 같은 도펀트를 포함하는 인광물질로 이루어질 수 있고, PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광물질로 이루어질 수도 있다. 상기 발광부는 녹색의 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(fac tris(2-phenylpyridine)iridium)을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수도 있고, Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광물질로 이루어질 수도 있다. 상기 발광부는 청색의 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, (4,6-F2ppy)2Irpic을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수도 있고, spiro-DPVBi, spiro-6P, 디스틸벤젠(DSB), 디스트릴아릴렌(DSA), PFO계 고분자 및 PPV계 고분자와 같은 형광물질로 이루어질 수도 있다. The light emitting part includes a host material including CBP (carbazole biphenyl) or mCP (1,3-bis (carbazol-9-yl) when the color is red, and PIQIr (acac) (bis (1-phenylisoquinoline) acetylacetonate iridium) , PQIr (acac) (bis (1-phenylquinoline) acetylacetonate iridium), PQIr (tris (1-phenylquinoline) iridium) or PtOEP (octaethylporphyrin platinum), and PBD: Eu (DBM The light emitting part may include a host material including CBP or mCP, and may include Ir (ppy) 3 (fac tris (2-phenylpyridine) iridium). It may be made of a phosphor containing a dopant material containing a), or may be made of a fluorescent material containing Alq3 (tris (8-hydroxyquinolino) aluminum) The light emitting unit is blue, the host containing a CBP or mCP A diagram containing a substance and comprising (4,6-F2ppy) 2Irpic It may be made of a phosphor including a shunt material, or may be made of a fluorescent material such as spiro-DPVBi, spiro-6P, ditylbenzene (DSB), distriarylene (DSA), PFO-based polymer, and PPV-based polymer. .

상기 전자수송층은 Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 또는 SAlq로 이루어질 수 있다. 상기 전자주입층은 Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 또는 SAlq로 이루어질 수 있다. The electron transport layer may be made of Alq3 (tris (8-hydroxyquinolino) aluminum), PBD, TAZ, spiro-PBD, BAlq or SAlq. The electron injection layer may be made of Alq3 (tris (8-hydroxyquinolino) aluminum), PBD, TAZ, spiro-PBD, BAlq or SAlq.

상기 제2 전극(900)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide)와 같은 투명물질, 또는 알루미늄(Al), 칼슘(Ca), 마그네슘(Mg)과 같은 불투명물질로 형성될 수 있다. 다만, 광이 하부로 방출되는 방식(Bottom emission)에서는 상기 제2전극(900)으로 반사율이 좋은 불투명물질이 이용되고, 광이 상부로 방출되는 방식(Top emission)에서는 상기 제2전극(900)으로 투명물질이 이용된다. The second electrode 900 may be a transparent material such as indium tin oxide (ITO), indium zinc oxide (IZO), or zinc oxide (ZnO), or an opacity such as aluminum (Al), calcium (Ca), or magnesium (Mg). It can be formed of a material. However, an opaque material having good reflectance is used as the second electrode 900 in the bottom emission method, and in the top emission mode, the second electrode 900 is used. Transparent materials are used.

이상 설명한 본 발명의 일 실시예에 따른 유기 발광소자는 전술한 종래의 문제점을 해결하기 위한 것으로서, 그에 대해서 설명하면 하기와 같다. The organic light emitting device according to the exemplary embodiment of the present invention described above is to solve the above-mentioned conventional problems, which will be described below.

예를 들어, 2층을 식각하여 콘택홀을 형성하는 공정과 1층을 식각하여 콘택홀을 형성하는 공정을 동시에 수행할 경우, 기본적으로 2층을 식각하여 콘택홀을 형성하는 공정 시의 식각조건(예로서, 식각가스의 유량, 파워 등) 하에서 동시 식각 공정을 수행해야 하고, 그 경우 1층을 식각하여 형성되는 콘택홀 영역에서 과식각이 발생하여 콘택홀이 테이퍼진 형태로 형성되고 그 콘택홀 하부의 전극층까지 식각되는 문제가 발생하게 된다. For example, when simultaneously performing a process of forming a contact hole by etching two layers and a process of forming a contact hole by etching one layer, an etching condition during a process of forming a contact hole by etching two layers basically Simultaneous etching process must be performed under (for example, flow rate of the etching gas, power, etc.), in which case, over-etching occurs in the contact hole region formed by etching one layer, and the contact hole is formed in a tapered form, and the contact is formed. The problem of etching to the electrode layer under the hole is generated.

종래의 경우, 도 3a 내지 도 3c에서 알 수 있듯이, 스위칭 박막 트랜지스터의 제1 드레인 전극(45a)과 구동 박막 트랜지스터의 제2 게이트 전극(20b)을 전기적으로 연결하기 위해서, 상기 제1 드레인 전극(45a)과 상기 제2 게이트 전극(20b) 각각에 연결되는 별도의 콘택 전극(60a)을 이용하였고, 이를 위해서 상기 제1 드레인 전극(45a) 상부의 보호막(50)에 제1 콘택홀(51)을 형성하고 상기 제2 게이트 전극(20b) 상부의 게이트 절연막(25) 및 보호막(50)에 제2 콘택홀(53)을 형성해야 했다. 따라서, 종래의 경우는, 제1 콘택홀(51)과 제2 콘택홀(53)을 동시에 형성할 경우, 양자 사이에 식각되는 층수가 서로 상이하였고, 그로 인해서 상대적으로 층수가 적은 제1 콘택홀(51) 영역에서 전술한 바와 같은 문제가 발생하게 된 것이다. 3A to 3C, in order to electrically connect the first drain electrode 45a of the switching thin film transistor and the second gate electrode 20b of the driving thin film transistor, the first drain electrode ( A separate contact electrode 60a connected to each of the 45a) and the second gate electrode 20b is used. For this purpose, the first contact hole 51 is formed in the passivation layer 50 on the first drain electrode 45a. And a second contact hole 53 in the gate insulating film 25 and the protective film 50 on the second gate electrode 20b. Therefore, in the conventional case, when the first contact hole 51 and the second contact hole 53 are simultaneously formed, the number of layers to be etched between them is different from each other, whereby the first contact hole having a relatively small number of layers is formed. In the area 51, the same problem as described above occurs.

그에 반하여, 본 발명은 도 4 및 도 5에서 알 수 있듯이, 스위칭 박막 트랜지스터의 제1 드레인 전극(450a)과 구동 박막 트랜지스터의 제2 게이트 전극(200b)을 전기적으로 연결하기 위해서, 종래와 같이 상기 제1 드레인 전극(450a)과 상기 제2 게이트 전극(200b) 각각에 연결되는 별도의 콘택 전극을 이용하지 않고, 상기 제2 게이트 전극(200b) 상부의 절연막(250)에 제1 콘택홀(253)을 형성한 후 상기 제1 드레인 전극(450a)을 상기 제1 콘택홀(253)을 통해 상기 제2 게이트 전극(200b)과 직접 연결하는 방법을 채택하였다. 따라서, 스위칭 박막 트랜지스터의 제1 드레인 전극(450a)과 구동 박막 트랜지스터의 제2 게이트 전극(200b)을 전기적으로 연결하기 위해서 하나의 콘택홀 만을 형성하기 때문에 콘택홀 영역에서 과식각이 발생할 여지가 차단된다. On the other hand, the present invention as shown in Figures 4 and 5, in order to electrically connect the first drain electrode 450a of the switching thin film transistor and the second gate electrode 200b of the driving thin film transistor, as described above, The first contact hole 253 is formed in the insulating layer 250 on the second gate electrode 200b without using a separate contact electrode connected to each of the first drain electrode 450a and the second gate electrode 200b. ) And then directly connect the first drain electrode 450a to the second gate electrode 200b through the first contact hole 253. Therefore, since only one contact hole is formed to electrically connect the first drain electrode 450a of the switching thin film transistor and the second gate electrode 200b of the driving thin film transistor, there is no possibility of overetching in the contact hole region. do.

또한, 본 발명은 상기 제2 게이트 전극(200b)을 노출하기 위해서 제1 콘택홀(253)을 형성하는 공정과 게이트 패드(203)를 노출하기 위해서 제2 콘택홀(256)을 형성하는 공정을 동시에 수행함과 같이 복수 개의 콘택홀을 동시에 형성한다 하더라도, 양자 사이에 식각되는 대상이 모두 제1 절연막(250)으로 동일하기 때문에, 특정 콘택홀 영역에서 과식각이 발생할 여지가 차단된다. In addition, the present invention provides a process of forming a first contact hole 253 to expose the second gate electrode 200b and a process of forming a second contact hole 256 to expose the gate pad 203. Even if a plurality of contact holes are formed at the same time as performed at the same time, since the objects to be etched therebetween are all the same as the first insulating layer 250, the possibility of over-etching in a specific contact hole region is blocked.

또한, 본 발명은 상기 제1 콘택홀(253) 및 제2 콘택홀(256)을 동시에 형성하하는 것과 별개로, 제3 콘택홀(510), 제4 콘택홀(530) 및 제5 콘택홀(550)을 동시에 형성하게 되는데, 이 경우에도 식각되는 대상이 모두 제2 절연막(500)으로 동일하기 때문에, 특정 콘택홀 영역에서 과식각이 발생할 여지가 차단된다. In addition, according to the present invention, apart from simultaneously forming the first contact hole 253 and the second contact hole 256, the third contact hole 510, the fourth contact hole 530 and the fifth contact hole 550 is formed at the same time. In this case, since all of the objects to be etched are the same as the second insulating film 500, the room for over-etching is blocked in a specific contact hole region.

이와 같이 본 발명은 동시에 형성하는 콘택홀들이 모두 동일한 층을 식각하여 형성될 수 있도록 설계함으로써, 특정 콘택홀 영역에서 과식각이 발생하는 것이 근본적으로 차단되고, 그에 따라 종래와 같은 역 테이퍼진 형태로 콘택홀이 형성되는 문제 및 콘택홀 형성시 전극층까지 식각되는 문제가 해결된다. 이와 같은 본 발명의 특징은 후술하는 유기 발광소자의 제조방법을 참고하면 보다 용이하게 이해할 수 있을 것이다. As described above, the present invention is designed so that all of the contact holes formed at the same time may be formed by etching the same layer, thereby preventing over-etching from occurring in a specific contact hole region. The problem of forming a contact hole and the problem of etching to the electrode layer when forming the contact hole are solved. Such features of the present invention will be more readily understood by referring to the method of manufacturing the organic light emitting device described below.

유기 발광소자의 제조방법Manufacturing method of organic light emitting device

도 6a 내지 도 6g는 본 발명의 일 실시예에 따른 유기 발광소자의 제조공정을 보여주는 공정 단면도로서, 이는 도 4 및 도 5에 도시한 하나의 화소를 제조하는 공정을 보여주는 단면도이다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 각각의 구성들의 재료 등에 대한 구체적인 설명은 생략하기로 한다. 6A to 6G are cross-sectional views illustrating a process of manufacturing an organic light emitting diode according to an exemplary embodiment of the present invention, which is a cross-sectional view illustrating a process of manufacturing one pixel illustrated in FIGS. 4 and 5. Therefore, like reference numerals refer to like elements, and detailed descriptions of materials and the like of the respective elements will be omitted.

우선, 도 6a에서 알 수 있듯이, 기판(100) 상에 게이트 패드(203), 제1 게이트 전극(200a), 및 제2 게이트 전극(200b)을 형성한다. First, as shown in FIG. 6A, the gate pad 203, the first gate electrode 200a, and the second gate electrode 200b are formed on the substrate 100.

상기 게이트 패드(203)는 게이트 패드부에 형성하고, 상기 제1 게이트 전극(200a)은 스위칭 박막 트랜지스터부에 형성하고, 상기 제2 게이트 전극(200b)은 구동 박막 트랜지스터부에 형성한다.The gate pad 203 is formed in the gate pad part, the first gate electrode 200a is formed in the switching thin film transistor part, and the second gate electrode 200b is formed in the driving thin film transistor part.

다만, 상기 게이트 패드(203), 제1 게이트 전극(200a) 및 제2 게이트 전극(200b)이 형성하기 전에, 상기 기판(100) 상에 버퍼층을 추가로 형성할 수도 있다. However, before the gate pad 203, the first gate electrode 200a, and the second gate electrode 200b are formed, a buffer layer may be further formed on the substrate 100.

상기 게이트 패드(203), 제1 게이트 전극(200a), 및 제2 게이트 전극(200b)은 상기 기판(100) 상에 소정 금속물질을 적층하고, 포토 레지스트(PR)를 도포하고 노광 및 현상하여 마스크 패턴을 형성하고, 상기 마스크 패턴을 이용하여 상기 금속물질의 소정 영역을 식각한 후, 상기 마스크 패턴을 제거하는 소위 포토리소그라피(Photolithography) 공정을 통해 패턴 형성할 수 있다. The gate pad 203, the first gate electrode 200a, and the second gate electrode 200b may be formed by stacking a predetermined metal material on the substrate 100, applying a photoresist PR, and exposing and developing the photoresist PR. After forming a mask pattern, etching a predetermined region of the metal material using the mask pattern, the pattern may be formed through a so-called photolithography process of removing the mask pattern.

다만, 반드시 그에 한정되는 것은 아니고, 금속물질의 페이스트를 이용하여 스크린 프린팅(screen printing), 잉크젯 프린팅(inkjet printing), 그라비아 프린팅(gravure printing), 그라비아 오프셋 프린팅(gravure offset printing), 리버스 오프셋 프린팅(reverse offset printing, 플렉소 프린팅(flexo printing), 또는 마이크로 콘택 프린팅(microcontact printing)과 같은 인쇄 공정으로 상기 게이트 패드(203), 제1 게이트 전극(200a), 및 제2 게이트 전극(200b)을 직접 패턴 형성할 수도 있다. However, the present invention is not limited thereto, and screen printing, inkjet printing, gravure printing, gravure offset printing, and reverse offset printing using a paste of a metallic material may be performed. The gate pad 203, the first gate electrode 200a, and the second gate electrode 200b may be directly connected by a printing process such as reverse offset printing, flexo printing, or microcontact printing. You may form a pattern.

이하에서 설명하는 각각의 구성에 대한 패턴 형성 공정도 구성 재료에 따라 포토리소그라피 공정을 이용하거나 또는 인쇄 공정을 이용하여 수행할 수 있으며, 그에 대한 반복 설명은 생략하기로 한다. The pattern forming process for each component described below can also be performed using a photolithography process or a printing process, depending on the constituent material, and the repeated description thereof will be omitted.

다음, 도 6b에서 알 수 있듯이, 상기 기판(100) 전면에 제1 절연막(250)을 형성하고, 이어서, 상기 제1 절연막(250) 상에 제1 반도체층(300a) 및 제2 반도체층(300b)을 형성한다. Next, as shown in FIG. 6B, a first insulating film 250 is formed on the entire surface of the substrate 100, and then, on the first insulating film 250, the first semiconductor layer 300a and the second semiconductor layer ( 300b).

상기 제1 반도체층(300a)은 상기 제1 게이트 전극(200a) 위에서 패턴 형성하고, 상기 제2 반도체층(300b)은 상기 제2 게이트 전극(200b) 위에서 패턴 형성한다. The first semiconductor layer 300a is patterned on the first gate electrode 200a, and the second semiconductor layer 300b is patterned on the second gate electrode 200b.

다음, 도 6c에서 알 수 있듯이, 상기 제1 절연막(250)에 제1 콘택홀(253) 및 제2 콘택홀(256)을 형성한다.Next, as shown in FIG. 6C, a first contact hole 253 and a second contact hole 256 are formed in the first insulating layer 250.

상기 제1 콘택홀(253)은 상기 제2 게이트 전극(200b)이 노출되도록 상기 제1 절연막(250)의 소정 영역을 식각하여 형성하고, 상기 제2 콘택홀(256)은 상기 게이트 패드(203)가 노출되도록 상기 제1 절연막(250)의 소정 영역을 식각하여 형성한 다. The first contact hole 253 is formed by etching a predetermined region of the first insulating layer 250 so that the second gate electrode 200b is exposed, and the second contact hole 256 is the gate pad 203. ) Is formed by etching a predetermined region of the first insulating layer 250 to expose.

여기서, 상기 제1 콘택홀(253) 및 제2 콘택홀(256)은 모두 동일한 제1 절연막(250)의 구성물질을 제거하여 형성하기 때문에, 식각공정 시 특정 콘택홀 영역에서 과식각이 발생하지 않게 되어, 특정 콘택홀이 테이퍼진 형태로 형성되거나 그 하부에서 노출되는 상기 제2 게이트 전극(200b) 및 게이트 패드(203)가 함께 식각되지 않도록 조절할 수 있다.　 In this case, since the first contact hole 253 and the second contact hole 256 are formed by removing the same constituent materials of the same first insulating film 250, the over-etching does not occur in a specific contact hole region during the etching process. As a result, the second gate electrode 200b and the gate pad 203 having a specific contact hole formed in a tapered shape or exposed from the bottom thereof may be adjusted so as not to be etched together.

다음, 도 6d에서 알 수 있듯이, 상기 기판(100) 상에 접속 전극(410), 데이터 패드(403), 제1 소스 전극(400a)과 제1 드레인 전극(450a), 및 제2 소스 전극(400b)과 제2 드레인 전극(450b)을 형성한다. Next, as shown in FIG. 6D, the connection electrode 410, the data pad 403, the first source electrode 400a and the first drain electrode 450a, and the second source electrode () may be formed on the substrate 100. 400b) and second drain electrode 450b are formed.

상기 접속 전극(410)은 상기 제2 콘택홀(256)을 통해 상기 게이트 패드(203)와 연결되도록 패턴 형성한다. The connection electrode 410 is patterned to be connected to the gate pad 203 through the second contact hole 256.

상기 제1 소스 전극(400a)과 제1 드레인 전극(450a)은 상기 제1 반도체층(300a) 상에 소정 간격으로 이격되도록 패턴 형성하고, 상기 제2 소스 전극(400b)과 제2 드레인 전극(450b)은 상기 제2 반도체층(300b) 상에 소정 간격으로 이격되도록 패턴 형성한다. 특히, 상기 제1 드레인 전극(450a)은 상기 제1 콘택홀(253)을 통해서 상기 제2 게이트 전극(200b)과 직접 연결되도록 패턴 형성한다. The first source electrode 400a and the first drain electrode 450a are patterned to be spaced apart from each other at predetermined intervals on the first semiconductor layer 300a, and the second source electrode 400b and the second drain electrode ( The pattern 450b is formed on the second semiconductor layer 300b to be spaced apart at a predetermined interval. In particular, the first drain electrode 450a is patterned to directly connect with the second gate electrode 200b through the first contact hole 253.

이와 같은, 상기 접속 전극(410), 데이터 패드(403), 제1 소스 전극(400a)과 제1 드레인 전극(450a), 및 제2 소스 전극(400b)과 제2 드레인 전극(450b)은 동일한 재료를 이용하여 동일한 패턴 공정을 통해 동시에 형성할 수 있다. As such, the connection electrode 410, the data pad 403, the first source electrode 400a and the first drain electrode 450a, and the second source electrode 400b and the second drain electrode 450b are the same. The materials may be formed simultaneously through the same pattern process.

다음, 도 6e에서 알 수 있듯이, 상기 기판(100)의 전면에 제2 절연막(500)을 형성한다. Next, as shown in FIG. 6E, a second insulating film 500 is formed on the entire surface of the substrate 100.

상기 제2 절연막(500)을 형성하는 공정은 보호막(501)을 먼저 형성하고, 상기 보호막(501) 상에 평탄화막(503)을 형성하는 공정으로 이루어질 수 있으나, 상기 평탄화막(503)을 생략할 수도 있음은 전술한 바와 같다. The process of forming the second insulating film 500 may be performed by forming the protective film 501 first and then forming the flattening film 503 on the protective film 501, but the flattening film 503 is omitted. It may be as described above.

상기 제2 절연막(500)은 상기 기판(100) 전면에 소정 물질을 적층한 후 적층된 물질의 소정 영역을 식각공정을 통해 제거함으로써 제3 콘택홀(510), 제4 콘택홀(530) 및 제5 콘택홀(550)을 구비하도록 형성한다. 따라서, 상기 제3 콘택홀(510)을 통해 상기 접속 전극(410)이 노출되고, 상기 제4 콘택홀(530)을 통해 상기 데이터 패드(403)가 노출되고, 상기 제5 콘택홀(530)을 통해 상기 제2 드레인 전극(450b)이 노출되게 된다.The second insulating layer 500 may include a third contact hole 510, a fourth contact hole 530, and the like by depositing a predetermined material on the entire surface of the substrate 100 and then removing a predetermined region of the stacked material through an etching process. The fifth contact hole 550 is provided. Accordingly, the connection electrode 410 is exposed through the third contact hole 510, the data pad 403 is exposed through the fourth contact hole 530, and the fifth contact hole 530 is exposed. Through the second drain electrode 450b is exposed.

여기서, 상기 제3 콘택홀(510), 제4 콘택홀(530) 및 제5 콘택홀(550)은 모두 동일한 제2 절연막(500)의 구성물질을 제거하여 형성하기 때문에 특정 콘택홀 영역에서 과식각이 발생하지 않게 되어, 특정 콘택홀이 테이퍼진 형태로 형성되거나 그 하부에서 노출되는 상기 접속 전극(410), 데이터 패드(403) 및 제2 드레인 전극(450b)이 함께 식각되지 않도록 조절할 수 있다. Here, the third contact hole 510, the fourth contact hole 530, and the fifth contact hole 550 are all formed by removing constituent materials of the same second insulating film 500, and overeating in a specific contact hole region. Since the angle does not occur, the connection electrode 410, the data pad 403, and the second drain electrode 450b, in which a specific contact hole is formed in a tapered shape or exposed from the bottom thereof, may be adjusted so as not to be etched together. .

다음, 도 6f에서 알 수 있듯이, 상기 기판(100) 상에, 게이트 패드 전극(630), 데이터 패드 전극(650), 및 제1 전극(600)을 형성한다. Next, as shown in FIG. 6F, the gate pad electrode 630, the data pad electrode 650, and the first electrode 600 are formed on the substrate 100.

상기 게이트 패드 전극(630)은 상기 제3 콘택홀(510)을 통해 상기 접속 전극(410)과 연결되도록 형성하는데, 이에 의해, 상기 게이트 패드 전극(630)은 상기 접속 전극(410)을 매개로 하여 상기 게이트 패드(203)와 전기적으로 연결된다. The gate pad electrode 630 is formed to be connected to the connection electrode 410 through the third contact hole 510, whereby the gate pad electrode 630 is connected to the connection electrode 410. And is electrically connected to the gate pad 203.

상기 데이터 패드 전극(650)은 상기 제4 콘택홀(530)을 통해 상기 데이터 패드(403)와 직접 연결되도록 형성한다. The data pad electrode 650 is formed to be directly connected to the data pad 403 through the fourth contact hole 530.

상기 제1 전극(600)은 상기 제5 콘택홀(550)을 통해 상기 구동 박막 트랜지스터부의 제2 드레인 전극(450b)과 연결되도록 형성한다. The first electrode 600 is formed to be connected to the second drain electrode 450b of the driving thin film transistor unit through the fifth contact hole 550.

이와 같은, 상기 게이트 패드 전극(630), 데이터 패드 전극(650), 및 제1 전극(600)은 동일한 재료를 이용하여 동일한 패턴 공정을 통해 동시에 형성할 수 있다. As such, the gate pad electrode 630, the data pad electrode 650, and the first electrode 600 may be simultaneously formed through the same pattern process using the same material.

다음, 도 6g에서 알 수 있듯이, 상기 제1 전극(600) 상에 개구부를 구비한 소정 패턴의 뱅크층(700)을 형성하고, 상기 뱅크층(700)의 개구부 내에 발광층(800)을 형성하고, 상기 발광층(800) 위에 제2 전극(900)을 형성한다. Next, as shown in FIG. 6G, a bank layer 700 having a predetermined pattern is formed on the first electrode 600, and a light emitting layer 800 is formed in the opening of the bank layer 700. The second electrode 900 is formed on the emission layer 800.

한편, 도시하지는 않았지만, 상기 제2 전극(900) 상에 유기 발광소자 내에 수분이 침투하는 것을 방지하기 위한 수분 침투 방지막을 추가로 형성하고, 밀봉재를 통해 밀봉하는 공정을 추가로 수행할 수 있다. Although not shown, a moisture permeation prevention film may be additionally formed on the second electrode 900 to prevent moisture from penetrating into the organic light emitting device, and the sealing may be further performed through a sealing material.

도 1은 일반적인 유기 발광소자의 하나의 화소 구조를 나타내는 회로도.1 is a circuit diagram illustrating one pixel structure of a general organic light emitting device.

도 2는 종래의 유기 발광소자의 기본 화소 구조의 개략적인 단면도.2 is a schematic cross-sectional view of a basic pixel structure of a conventional organic light emitting device.

도 3a 내지 도 3c는 종래의 유기 발광소자의 제조공정을 도시한 개략적인 공정 단면도.3A to 3C are schematic process cross-sectional views showing a manufacturing process of a conventional organic light emitting device.

도 4는 본 발명의 일 실시예에 따른 유기 발광소자의 하나의 화소 구조를 보여주는 평면도.4 is a plan view illustrating one pixel structure of an organic light emitting diode according to an exemplary embodiment of the present invention.

도 5는 본 발명의 일 실시예에 따른 유기 발광소자의 하나의 화소 구조를 보여주는 단면도.5 is a cross-sectional view illustrating one pixel structure of an organic light emitting diode according to an exemplary embodiment of the present invention.

도 6a 내지 도 6g는 본 발명의 일 실시예에 따른 유기 발광소자의 제조공정을 보여주는 공정 단면도.6A to 6G are cross-sectional views illustrating a process of manufacturing an organic light emitting diode according to an embodiment of the present invention.

<도면의 주요부 구성에 대한 부호의 설명><Description of the code | symbol about the structure of the principal part of drawing>

100: 기판 200a, 200b: 제1, 제2 게이트 전극100: substrate 200a, 200b: first and second gate electrodes

250: 제1 절연막 253, 256: 제1, 제2 콘택홀 250: First insulating film 253, 256: First and second contact holes

300a, 300b: 제1, 제2 반도체층 400a, 400b: 제1, 제2 소스 전극300a, 300b: first and second semiconductor layers 400a, 400b: first and second source electrodes

450a, 450b: 제1, 제2 드레인 전극 500: 제2 절연막450a, 450b: first and second drain electrodes 500: second insulating film

510, 530, 550: 제3, 제4, 제5 콘택홀 600: 제1 전극510, 530, and 550: third, fourth, and fifth contact holes 600: first electrode

630: 게이트 패드 전극 650: 데이터 패드 전극630: gate pad electrode 650: data pad electrode

Claims (23)

기판;Board; 상기 기판 위에 형성되며, 제1 게이트 전극, 제1 반도체층, 제1 소스 전극 및 제1 드레인 전극을 포함하여 이루어진 스위칭 박막 트랜지스터;A switching thin film transistor formed on the substrate and including a first gate electrode, a first semiconductor layer, a first source electrode, and a first drain electrode; 상기 스위칭 박막 트랜지스터와 전기적으로 연결되며, 제2 게이트 전극, 제2 반도체층, 제2 소스 전극 및 제2 드레인 전극을 포함하여 이루어진 구동 박막 트랜지스터; 및A driving thin film transistor electrically connected to the switching thin film transistor, the driving thin film transistor including a second gate electrode, a second semiconductor layer, a second source electrode, and a second drain electrode; And 상기 구동 박막 트랜지스터와 전기적으로 연결되며, 제1 전극, 발광층 및 제2 전극을 포함하여 이루어진 유기 발광 다이오드를 포함하여 이루어지며, Is electrically connected to the driving thin film transistor, and comprises an organic light emitting diode comprising a first electrode, a light emitting layer and a second electrode, 상기 스위칭 박막 트랜지스터의 제1 드레인 전극은 상기 구동 박막 트랜지스터의 제2 게이트 전극과 직접 연결된 것을 특징으로 하는 유기 발광소자. The first drain electrode of the switching thin film transistor is directly connected to the second gate electrode of the driving thin film transistor. 제1항에 있어서, The method of claim 1, 상기 제2 게이트 전극 상에는 제1 절연막이 형성되어 있고, 상기 제1 절연막은 상기 제2 게이트 전극의 소정 영역이 노출되도록 제1 콘택홀을 구비하고, 상기 제1 드레인 전극은 상기 제1 콘택홀까지 연장되어 상기 제1 콘택홀을 통해 상기 제2 게이트 전극과 직접 연결된 것을 특징으로 하는 유기 발광소자. A first insulating film is formed on the second gate electrode, and the first insulating film has a first contact hole to expose a predetermined region of the second gate electrode, and the first drain electrode extends to the first contact hole. The organic light emitting diode of claim 1, wherein the organic light emitting diode is extended and directly connected to the second gate electrode through the first contact hole. 제1항에 있어서, The method of claim 1, 상기 제1 게이트 전극과 연결되는 게이트 라인의 말단에는 게이트 패드가 형성되어 있고, 상기 게이트 패드 위에는 제1 절연막이 형성되어 있고, 상기 제1 절연막은 상기 게이트 패드의 소정 영역이 노출되도록 제2 콘택홀을 구비하고, 상기 제2 콘택홀을 통해 상기 게이트 패드와 연결되는 접속 전극이 상기 제1 절연막 위에 형성된 것을 특징으로 하는 유기 발광소자. A gate pad is formed at an end of the gate line connected to the first gate electrode, a first insulating film is formed on the gate pad, and the first insulating film has a second contact hole to expose a predetermined region of the gate pad. And a connection electrode connected to the gate pad through the second contact hole on the first insulating layer. 제3항에 있어서, The method of claim 3, 상기 접속 전극, 상기 제1 소스 전극, 상기 제1 드레인 전극, 상기 제2 소스 전극, 및 상기 제2 드레인 전극은 서로 동일한 물질로 이루어진 것을 특징으로 하는 유기 발광소자. And the connection electrode, the first source electrode, the first drain electrode, the second source electrode, and the second drain electrode are made of the same material. 제3항에 있어서, The method of claim 3, 상기 접속 전극 위에 제2 절연막이 형성되어 있고, 상기 제2 절연막은 상기 접속 전극이 노출되도록 제3 콘택홀을 구비하고, 상기 제3 콘택홀을 통해 상기 접속 전극과 연결되는 게이트 패드 전극이 상기 제2 절연막 위에 형성된 것을 특징으로 하는 유기 발광소자. A second insulating film is formed on the connection electrode, and the second insulating film includes a third contact hole so that the connection electrode is exposed, and a gate pad electrode connected to the connection electrode through the third contact hole is the second insulating film. 2. An organic light emitting device, characterized in that formed on the insulating film. 제1항에 있어서, The method of claim 1, 상기 제1 소스 전극과 연결되는 데이터 라인의 말단에는 데이터 패드가 형성되어 있고, 상기 데이터 패드 위에는 제2 절연막이 형성되어 있고, 상기 제2 절연 막은 상기 데이터 패드의 소정 영역이 노출되도록 제4 콘택홀을 구비하고, 상기 제4 콘택홀을 통해 상기 데이터 패드와 연결되는 데이터 패드 전극이 상기 제2 절연막 위에 형성된 것을 특징으로 하는 유기 발광소자. A data pad is formed at an end of the data line connected to the first source electrode, a second insulating film is formed on the data pad, and the second insulating film has a fourth contact hole to expose a predetermined region of the data pad. And a data pad electrode connected to the data pad through the fourth contact hole on the second insulating layer. 제1항에 있어서, The method of claim 1, 상기 제2 드레인 전극 위에는 제2 절연막이 형성되어 있고, 상기 제2 절연막은 상기 제2 드레인 전극의 소정 영역이 노출되도록 제5 콘택홀을 구비하고, 상기 유기 발광 다이오드의 제1 전극은 상기 제5 콘택홀을 통해 상기 제2 드레인 전극과 연결되도록 연장되어 있는 것을 특징으로 하는 유기 발광소자. A second insulating film is formed on the second drain electrode, and the second insulating film has a fifth contact hole to expose a predetermined region of the second drain electrode, and the first electrode of the organic light emitting diode is the fifth The organic light emitting device of claim 1, wherein the organic light emitting device is extended to be connected to the second drain electrode through a contact hole. 제5항 내지 제7항 중 어느 한 항에 있어서, The method according to any one of claims 5 to 7, 상기 제2 절연막은 보호막 및 상기 보호막 상에 형성된 평탄화막으로 이루어진 것을 특징으로 하는 유기 발광소자. The second insulating film is an organic light emitting device, characterized in that consisting of a protective film and a planarization film formed on the protective film. 기판 위에서 제1 방향으로 배열된 게이트 라인 및 상기 게이트 라인의 일단에 형성된 게이트 패드;A gate line arranged in a first direction on the substrate and a gate pad formed at one end of the gate line; 상기 기판 위에서 상기 제1 방향과 교차된 제2 방향으로 배열된 데이터 라인 및 상기 데이터 라인의 일단에 형성된 데이터 패드;A data line arranged on the substrate in a second direction crossing the first direction and a data pad formed at one end of the data line; 상기 기판 위에서 상기 데이터 라인과 소정 간격으로 이격된 전원 라인;A power line spaced apart from the data line at a predetermined interval on the substrate; 상기 게이트 라인과 연결된 제1 게이트 전극, 제1 반도체층, 상기 데이터 라 인과 연결된 제1 소스 전극, 및 상기 제1 소소 전극과 이격된 제1 드레인 전극을 포함하여 이루어진 스위칭 박막 트랜지스터;A switching thin film transistor including a first gate electrode connected to the gate line, a first semiconductor layer, a first source electrode connected to the data line, and a first drain electrode spaced apart from the first source electrode; 상기 스위칭 박막 트랜지스터의 제1 드레인 전극과 직접 연결된 제2 게이트 전극, 제2 반도체층, 제2 소스 전극 및 제2 드레인 전극을 포함하여 이루어진 구동 박막 트랜지스터; 및A driving thin film transistor including a second gate electrode, a second semiconductor layer, a second source electrode, and a second drain electrode directly connected to a first drain electrode of the switching thin film transistor; And 상기 구동 박막 트랜지스터의 제2 드레인 전극과 연결된 제1 전극, 발광층, 및 제2 전극을 포함하여 이루어진 유기 발광 다이오드를 포함하여 이루어진 유기 발광소자.And an organic light emitting diode including a first electrode, a light emitting layer, and a second electrode connected to the second drain electrode of the driving thin film transistor. 제9항에 있어서, 10. The method of claim 9, 상기 게이트 패드는 게이트 패드 전극과 전기적으로 연결되어 있고, 상기 데이터 패드는 데이터 패드 전극과 전기적으로 연결되어 있으며, The gate pad is electrically connected to a gate pad electrode, and the data pad is electrically connected to a data pad electrode, 이때, 상기 게이트 패드 전극은 접속 전극을 통해 상기 게이트 패드와 연결되어 있고, 상기 데이터 패드 전극은 상기 데이터 패드와 직접 연결되어 있는 것을 특징으로 하는 유기 발광소자. The gate pad electrode is connected to the gate pad through a connection electrode, and the data pad electrode is directly connected to the data pad. 제10항에 있어서, The method of claim 10, 상기 제1 드레인 전극은 제1 절연막에 구비된 제1 콘택홀을 통해 상기 제2 게이트 전극과 직접 연결되고, 상기 접속 전극은 상기 제1 절연막에 구비된 제2 콘택홀을 통해 상기 게이트 패드와 직접 연결된 것을 특징으로 하는 유기 발광소자. The first drain electrode is directly connected to the second gate electrode through a first contact hole provided in a first insulating film, and the connection electrode is directly connected to the gate pad through a second contact hole provided in the first insulating film. Organic light emitting device, characterized in that connected. 제10항에 있어서, The method of claim 10, 상기 게이트 패드 전극은 제2 절연막에 구비된 제3 콘택홀을 통해 상기 접속 전극과 직접 연결되고, 상기 데이터 패드 전극은 상기 제2 절연막에 구비된 제4 콘택홀을 통해 상기 데이터 패드와 직접 연결되고, 상기 제1 전극은 상기 제2 절연막에 구비된 제5 콘택홀을 통해 상기 제2 드레인 전극과 직접 연결된 것을 특징으로 하는 유기 발광소자. The gate pad electrode is directly connected to the connection electrode through a third contact hole provided in the second insulating film, and the data pad electrode is directly connected to the data pad through a fourth contact hole provided in the second insulating film. And the first electrode is directly connected to the second drain electrode through a fifth contact hole provided in the second insulating layer. 제10항에 있어서, The method of claim 10, 상기 접속 전극, 상기 제1 소스 전극, 상기 제1 드레인 전극, 상기 제2 소스 전극, 및 상기 제2 드레인 전극은 서로 동일한 물질로 이루어진 것을 특징으로 하는 유기 발광소자. And the connection electrode, the first source electrode, the first drain electrode, the second source electrode, and the second drain electrode are made of the same material. 제10항에 있어서, The method of claim 10, 상기 게이트 패드 전극, 상기 데이터 패드 전극, 및 상기 제1 전극은 서로 동일한 물질로 이루어진 것을 특징으로 하는 유기 발광소자. And the gate pad electrode, the data pad electrode, and the first electrode are made of the same material. 제9항에 있어서, 10. The method of claim 9, 상기 전원 라인은 상기 구동 박막 트랜지스터의 제2 소스 전극을 구성하는 것을 특징으로 하는 유기 전계 발광 소자. And the power line constitutes a second source electrode of the driving thin film transistor. 기판 위에 제1 게이트 전극 및 제2 게이트 전극을 형성하고, 그 위에 제1 절연막을 형성한 후, 그 위에 제1 반도체층 및 제2 반도체층을 형성하는 공정;Forming a first gate electrode and a second gate electrode on the substrate, forming a first insulating film thereon, and then forming a first semiconductor layer and a second semiconductor layer thereon; 상기 제2 게이트 전극의 소정 영역이 노출되도록 상기 제1 절연막의 소정영역에 제1 콘택홀을 형성하는 공정;Forming a first contact hole in a predetermined region of the first insulating layer to expose a predetermined region of the second gate electrode; 상기 제1 반도체층 상에 제1 소스 전극 및 제1 드레인 전극을 형성함과 더불어 상기 제2 반도체층 상에 제2 소스 전극 및 제2 드레인 전극을 형성하되, 상기 제1 드레인 전극을 상기 제1 콘택홀까지 연장하여 상기 제1 콘택홀을 통해 상기 제2 게이트 전극과 직접 연결되도록 형성하는 공정; 및 A first source electrode and a first drain electrode are formed on the first semiconductor layer, and a second source electrode and a second drain electrode are formed on the second semiconductor layer. Extending to a contact hole so as to be directly connected to the second gate electrode through the first contact hole; And 상기 제2 드레인 전극과 연결되는 제1 전극, 상기 제1 전극 상에 차례로 형성되는 발광층 및 제2 전극을 포함하는 유기 발광 다이오드를 형성하는 공정을 포함하는 유기 발광소자의 제조방법. And forming an organic light emitting diode including a first electrode connected to the second drain electrode, a light emitting layer sequentially formed on the first electrode, and a second electrode. 제16항에 있어서, The method of claim 16, 상기 제1 게이트 전극을 형성하는 공정 시에, 상기 제1 게이트 전극과 연결되는 게이트 라인 및 게이트 패드를 형성하는 공정을 추가로 수행하고, In the process of forming the first gate electrode, further performing a process of forming a gate line and a gate pad connected to the first gate electrode, 상기 제1 소스 전극을 형성하는 공정 시에, 상기 제1 소스 전극과 연결되는 데이터 라인 및 데이터 패드를 형성하는 공정을 추가로 수행하는 것을 특징으로 하는 유기 발광소자의 제조방법. And forming a data line and a data pad connected to the first source electrode during the process of forming the first source electrode. 제17항에 있어서, The method of claim 17, 상기 제1 콘택홀을 형성하는 공정 시에, 상기 게이트 패드의 소정 영역이 노출되도록 상기 제1 절연막의 소정 영역에 제2 콘택홀을 형성하는 공정을 추가로 수행하는 것을 특징으로 하는 유기 발광소자의 제조방법. In the forming of the first contact hole, the step of forming a second contact hole in the predetermined region of the first insulating film so that the predetermined region of the gate pad is further performed. Manufacturing method. 제18항에 있어서, The method of claim 18, 상기 제1 소스 전극을 형성하는 공정 시에, 상기 제2 콘택홀을 통해 상기 게이트 패드와 연결되는 접속 전극을 형성하는 공정을 추가로 수행하는 것을 특징으로 하는 유기 발광소자의 제조방법. And forming a connection electrode connected to the gate pad through the second contact hole in the process of forming the first source electrode. 제17항에 있어서, The method of claim 17, 상기 제1 소스 전극을 형성하는 공정 이후에, After the process of forming the first source electrode, 상기 기판 전면에 제2 절연막을 형성하는 공정; 및Forming a second insulating film on the entire surface of the substrate; And 상기 제2 절연막의 소정 영역에, 제3 콘택홀, 제4 콘택홀, 및 제5 콘택홀을 형성하는 공정을 수행하는 것을 특징으로 하는 유기 발광소자의 제조방법. And forming a third contact hole, a fourth contact hole, and a fifth contact hole in a predetermined region of the second insulating film. 제20항에 있어서, 21. The method of claim 20, 상기 제3 콘택홀, 제4 콘택홀 및 제5 콘택홀을 형성하는 공정은 동시에 수행하는 것을 특징으로 하는 유기 발광소자의 제조방법. And forming a third contact hole, a fourth contact hole, and a fifth contact hole at the same time. 제20항에 있어서, 21. The method of claim 20, 상기 제3 콘택홀, 제4 콘택홀 및 제5 콘택홀을 형성하는 공정 이후에, After the process of forming the third contact hole, the fourth contact hole and the fifth contact hole, 상기 제3 콘택홀을 통해 상기 게이트 패드와 전기적으로 연결되는 게이트 패드 전극을 형성하는 공정, 상기 제4 콘택홀을 통해 상기 데이터 패드와 연결되는 데이터 패드 전극을 형성하는 공정, 및 상기 제5 콘택홀을 통해 상기 제2 드레인 전극과 연결되는 상기 제1 전극을 형성하는 공정을 수행하는 것을 특징으로 하는 유기 발광소자의 제조방법. Forming a gate pad electrode electrically connected to the gate pad through the third contact hole, forming a data pad electrode connected to the data pad through the fourth contact hole, and the fifth contact hole And forming the first electrode connected to the second drain electrode through the organic light emitting device. 제22항에 있어서, The method of claim 22, 상기 게이트 패드 전극을 형성하는 공정, 상기 데이터 패드 전극을 형성하는 공정, 및 상기 제1 전극을 형성하는 공정은 동시에 수행하는 것을 특징으로 하는 유기 발광소자의 제조방법. The method of forming the gate pad electrode, the process of forming the data pad electrode, and the process of forming the first electrode are performed at the same time.
KR1020090111916A 2009-11-19 2009-11-19 Organic Light Emitting Device and Method of manufacturing the same KR101698543B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090111916A KR101698543B1 (en) 2009-11-19 2009-11-19 Organic Light Emitting Device and Method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090111916A KR101698543B1 (en) 2009-11-19 2009-11-19 Organic Light Emitting Device and Method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20110055054A true KR20110055054A (en) 2011-05-25
KR101698543B1 KR101698543B1 (en) 2017-01-23

Family

ID=44364143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090111916A KR101698543B1 (en) 2009-11-19 2009-11-19 Organic Light Emitting Device and Method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101698543B1 (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779830A (en) * 2012-06-12 2012-11-14 南京中电熊猫液晶显示科技有限公司 Metallic oxide display device and manufacturing method thereof
KR20130100409A (en) * 2012-03-02 2013-09-11 주성엔지니어링(주) A lighting emitting device and a manufacturing method thereof
KR20130110987A (en) * 2012-03-30 2013-10-10 엘지디스플레이 주식회사 Organic light emitting diode display device and fabricating method of the same
KR20140087621A (en) * 2012-12-31 2014-07-09 엘지디스플레이 주식회사 Organic light emitting display device and manufacturing method of the same
KR20150036943A (en) * 2013-09-30 2015-04-08 엘지디스플레이 주식회사 Display device
KR20150049470A (en) * 2013-10-30 2015-05-08 엘지디스플레이 주식회사 Fabricating Method Of Organic Light Emitting Diode Display
KR20150052685A (en) * 2013-11-06 2015-05-14 엘지디스플레이 주식회사 Organic light emitting diode device and method of fabricating the same
KR20150055377A (en) * 2013-11-13 2015-05-21 엘지디스플레이 주식회사 Organic light emitting diode display device and repairing method thereof
KR20150059949A (en) * 2013-11-25 2015-06-03 엘지디스플레이 주식회사 Organic electro luminescent device and repair method of the same
KR20150061682A (en) * 2013-11-27 2015-06-05 엘지디스플레이 주식회사 Fabricating Method Of Organic Light Emitting Diode Display
KR20150063844A (en) * 2013-12-02 2015-06-10 엘지디스플레이 주식회사 Fabricating Method Of Organic Light Emitting Diode Display
KR20150064302A (en) * 2013-12-02 2015-06-11 엘지디스플레이 주식회사 Organic Light Emitting Display Device and Method of manufacturing the same
KR20150080068A (en) * 2013-12-30 2015-07-09 엘지디스플레이 주식회사 Thin film transistor substrate and Method of manufacturing the same
KR20200022126A (en) 2018-08-22 2020-03-03 주식회사 도원엔바이로 Ceramic Bio Media Having Adsorption Of Nitrogen And Phosphorous And Manufacturing Method Of The Same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030018109A (en) * 2001-08-27 2003-03-06 엘지.필립스 엘시디 주식회사 method for fabricating liquid crystal display device
JP2007316110A (en) * 2006-05-23 2007-12-06 Epson Imaging Devices Corp Electro-optical device, electronic apparatus, and method for manufacturing electro-optical device
KR20080086251A (en) * 2007-03-22 2008-09-25 엘지디스플레이 주식회사 Organic light emitting display and method for fabricating the same
JP2009218223A (en) * 1999-06-04 2009-09-24 Semiconductor Energy Lab Co Ltd Display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218223A (en) * 1999-06-04 2009-09-24 Semiconductor Energy Lab Co Ltd Display device
KR20030018109A (en) * 2001-08-27 2003-03-06 엘지.필립스 엘시디 주식회사 method for fabricating liquid crystal display device
JP2007316110A (en) * 2006-05-23 2007-12-06 Epson Imaging Devices Corp Electro-optical device, electronic apparatus, and method for manufacturing electro-optical device
KR20080086251A (en) * 2007-03-22 2008-09-25 엘지디스플레이 주식회사 Organic light emitting display and method for fabricating the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130100409A (en) * 2012-03-02 2013-09-11 주성엔지니어링(주) A lighting emitting device and a manufacturing method thereof
KR20130110987A (en) * 2012-03-30 2013-10-10 엘지디스플레이 주식회사 Organic light emitting diode display device and fabricating method of the same
CN102779830A (en) * 2012-06-12 2012-11-14 南京中电熊猫液晶显示科技有限公司 Metallic oxide display device and manufacturing method thereof
KR20140087621A (en) * 2012-12-31 2014-07-09 엘지디스플레이 주식회사 Organic light emitting display device and manufacturing method of the same
KR20150036943A (en) * 2013-09-30 2015-04-08 엘지디스플레이 주식회사 Display device
KR20150049470A (en) * 2013-10-30 2015-05-08 엘지디스플레이 주식회사 Fabricating Method Of Organic Light Emitting Diode Display
KR20150052685A (en) * 2013-11-06 2015-05-14 엘지디스플레이 주식회사 Organic light emitting diode device and method of fabricating the same
KR20150055377A (en) * 2013-11-13 2015-05-21 엘지디스플레이 주식회사 Organic light emitting diode display device and repairing method thereof
KR20150059949A (en) * 2013-11-25 2015-06-03 엘지디스플레이 주식회사 Organic electro luminescent device and repair method of the same
KR20150061682A (en) * 2013-11-27 2015-06-05 엘지디스플레이 주식회사 Fabricating Method Of Organic Light Emitting Diode Display
KR20150063844A (en) * 2013-12-02 2015-06-10 엘지디스플레이 주식회사 Fabricating Method Of Organic Light Emitting Diode Display
KR20150064302A (en) * 2013-12-02 2015-06-11 엘지디스플레이 주식회사 Organic Light Emitting Display Device and Method of manufacturing the same
KR20150080068A (en) * 2013-12-30 2015-07-09 엘지디스플레이 주식회사 Thin film transistor substrate and Method of manufacturing the same
KR20200022126A (en) 2018-08-22 2020-03-03 주식회사 도원엔바이로 Ceramic Bio Media Having Adsorption Of Nitrogen And Phosphorous And Manufacturing Method Of The Same

Also Published As

Publication number Publication date
KR101698543B1 (en) 2017-01-23

Similar Documents

Publication Publication Date Title
KR101698543B1 (en) Organic Light Emitting Device and Method of manufacturing the same
KR102455318B1 (en) Organic light emitting display device
KR101254748B1 (en) Organic Light Emitting Display Device and Manufacturing Method of the same
US8604463B2 (en) Organic light emitting diode display and method of manufacturing the same
US8026667B2 (en) Electroluminescence display device having electrode power supply line
JP4206388B2 (en) Flat panel display device
US8344616B2 (en) Organic light emitting display device
US10937838B2 (en) Organic light emitting display device
US7803029B2 (en) Method of fabricating organic electroluminescent display device
US20160233253A1 (en) Thin film transistor substrate, display apparatus including thin film transistor substrate, method of manufacturing thin film transistor substrate, and method of manufacturing display apparatus
US7397179B2 (en) Flat panel display having reduced line resistance
US20220085139A1 (en) Display unit
US7271017B2 (en) Organic electroluminescent display device and fabricating method thereof
KR100603336B1 (en) Electro-luminescence display device and method for producing the same
KR20160013443A (en) Bottom Emission Type Organic Light Emission Diode Display Having Color Filters And Method For Manufacturing The Same
KR101572264B1 (en) Organic Light Emitting Display Device and Manufacturing Method of the same
KR101939798B1 (en) Organic Light Emitting Display Device
KR20090059603A (en) Organic light emitting display device and method for manufacturing of the same
KR20100052802A (en) Organic light emitting display
KR100625996B1 (en) Electro-luminescence display device
KR20100100281A (en) Organic light emitting display and manufacturing method for the same
KR20110011078A (en) Organic light emitting display device and method of manufacturing thereof
KR20100052805A (en) Organic light emitting display device
KR20110082407A (en) Organic light emitting device and method of manufacturing the same
KR20100016783A (en) Organic light emitting display and manufacturing method for the same

Legal Events

Date Code Title Description
A201 Request for examination
GRNT Written decision to grant