KR20140084603A - Dual sided emission type Organic electro luminescent device - Google Patents

Dual sided emission type Organic electro luminescent device Download PDF

Info

Publication number
KR20140084603A
KR20140084603A KR1020120154243A KR20120154243A KR20140084603A KR 20140084603 A KR20140084603 A KR 20140084603A KR 1020120154243 A KR1020120154243 A KR 1020120154243A KR 20120154243 A KR20120154243 A KR 20120154243A KR 20140084603 A KR20140084603 A KR 20140084603A
Authority
KR
South Korea
Prior art keywords
layer
electrode
region
forming
gate
Prior art date
Application number
KR1020120154243A
Other languages
Korean (ko)
Other versions
KR102078022B1 (en
Inventor
신동채
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120154243A priority Critical patent/KR102078022B1/en
Publication of KR20140084603A publication Critical patent/KR20140084603A/en
Application granted granted Critical
Publication of KR102078022B1 publication Critical patent/KR102078022B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/302Details of OLEDs of OLED structures
    • H10K2102/3023Direction of light emission
    • H10K2102/3031Two-side emission, e.g. transparent OLEDs [TOLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

The present invention relates to a double-side display type organic electro-luminescence device and a manufacturing method thereof. The double-side display type organic electro-luminescence device includes: a substrate defining multiple first pixel areas and second pixel areas; driving and switching thin-film transistors included in respective element area in the first and second pixel areas; a protection layer formed above the driving or switching thin-film transistors; and an organic electro-luminescence diodes which are connected to drain electrodes of the driving thin-film transistors and are included in respective light emission areas in the first and second pixel areas. The electro-luminescence diodes are formed on the protection layers in the first pixel areas to emit light upward, and the electro-luminescence diodes are formed on gate insulation layers in the second pixel areas to emit light downward through first openings in the protection layers.

Description

양 방향 표시형 유기전계 발광소자 및 이의 제조 방법{Dual sided emission type Organic electro luminescent device} BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bi-directional display type organic electroluminescent device,

본 발명은 유기전계 발광소자(Organic electro luminescent device)에 관한 것이며, 특히 동일한 수준의 표시품질을 갖는 양면 발광 유기전계 발광소자에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic electroluminescent device, and more particularly to a double-side emission organic electroluminescent device having the same level of display quality.

평판 디스플레이(FPD ; Flat Panel Display)중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.An organic electroluminescent device, which is one of flat panel displays (FPDs), has high luminance and low operating voltage characteristics. In addition, since it is a self-luminous type that emits light by itself, it has a large contrast ratio, can realize an ultra-thin display, can realize a moving image with a response time of several microseconds (μs), has no viewing angle limit, And it is driven with a low voltage of 5 to 15 V direct current, so that it is easy to manufacture and design a driving circuit.

또한 상기 유기전계 발광소자의 제조공정은 증착(Deposition) 및 인캡슐레이션(encapsulation) 장비가 전부라고 할 수 있기 때문에 제조 공정이 매우 단순하다. In addition, since the fabrication process of the organic electroluminescent device is all the deposition and encapsulation equipment, the manufacturing process is very simple.

이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 액티브 매트릭스 타입으로 나뉘어지는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하므로, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다. An organic electroluminescent device having such characteristics is largely divided into a passive matrix type and an active matrix type. In a passive matrix type, a scan line and a signal line cross each other to form a matrix type device, The scan lines are sequentially driven with time in order to drive the scan lines. Therefore, in order to represent the required average luminance, the instantaneous luminance must be equal to the average luminance multiplied by the number of lines.

그러나, 액티브 매트릭스 방식에서는, 화소영역을 온(on)/오프(off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor: TFT)가 각 화소영역별로 위치하고, 이러한 스위칭 박막트랜지스터와 연결되며 구동 박막트랜지스터가 전원배선 및 유기전계 발광 다이오드와 연결되며 각 화소영역별로 형성되고 있다. However, in the active matrix method, a thin film transistor (TFT), which is a switching element for turning on / off a pixel region, is disposed for each pixel region, and a driving thin film transistor A power supply line, and an organic light emitting diode, and is formed for each pixel region.

이때, 상기 구동 박막트랜지스터와 연결된 제 1 전극은 화소영역 단위로 온(on)/오프(off)되고, 상기 제 1 전극과 대향하는 제 2 전극은 공통전극의 역할을 함으로서 이들 두 전극 사이에 개재된 유기 발광층과 더불어 상기 유기전계 발광 다이오드를 이룬다. At this time, the first electrode connected to the driving thin film transistor is turned on / off in the pixel region unit, and the second electrode facing the first electrode serves as a common electrode, Thereby forming the organic electroluminescent diode.

이러한 구성적 특징을 갖는 액티브 매트릭스 방식에서는 화소영역에 인가된 전압이 스토리지 커패시터(StgC)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동한다. 따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다. In the active matrix system having such a constitutional characteristic, the voltage applied to the pixel region is charged in the storage capacitor StgC, and power is applied until the next frame signal is applied, Continue to run for one screen without. Accordingly, since the same luminance is exhibited even when a low current is applied, an active matrix type organic electroluminescent device is mainly used since it has advantages of low power consumption, high definition and large size.

한편, 도 1은 종래의 일반적인 유기전계 발광소자의 표시영역 일부에 대한 개략적인 단면도이다. 1 is a schematic cross-sectional view of a portion of a display region of a conventional organic light emitting device.

도시한 바와 같이, 종래의 유기전계 발광소자(1)는 제 1, 2 기판(10, 70)이 서로 대향되게 배치되어 있다. As shown in the figure, in the conventional organic electroluminescent device 1, the first and second substrates 10 and 70 are arranged so as to face each other.

상기 제 1 기판(10)에 있어서는 표시영역(AA)과, 상기 표시영역(AA) 외측으로 비표시영역(미도시)이 정의되고 있으며, 상기 표시영역(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역이라 정의되는 다수의 화소영역(P)이 구비되고 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되고 있다. 이러한 다수의 각 화소영역(P)에는 스위칭 및 구동 박막트랜지스터(미도시, DTr)가 형성되어 있고, 상기 구동 박막트랜지스터(DTr)와 연결되며 제 1 전극(47)이 형성되어 있다. In the first substrate 10, a display area AA and a non-display area (not shown) are defined outside the display area AA. In the display area AA, a gate wiring (not shown) A plurality of pixel regions P defined as regions captured by data lines (not shown) are provided, and power lines (not shown) are provided in parallel with the data lines (not shown). A switching and driving thin film transistor (not shown) DTr is formed in each of the plurality of pixel regions P and a first electrode 47 is formed to be connected to the driving thin film transistor DTr.

또한, 상기 제 1 전극(47) 상부에는 적(Red), 녹(Green), 청(Blue)색을 발광하는 유기 발광 패턴(55a, 55b, 55c)을 포함하는 유기 발광층(55)이 형성되어 있고, 유기 발광층(55) 상부에는 표시영역 전면에 제 2 전극(58)이 형성되어 있다. An organic light emitting layer 55 including organic light emitting patterns 55a, 55b and 55c for emitting red, green and blue colors is formed on the first electrode 47 And a second electrode 58 is formed on the entire surface of the display region on the organic light emitting layer 55.

그리고 전술한 구성요소가 구비된 상기 제 1 기판(10)에 대응하여 인캡슐레이션을 위해 제 2 기판(70)이 대향하여 구비되고 있으며, 상기 제 1 및 제 2 기판(10, 70)의 사이에는 페이스 씰(face Seal)(80)이 구비되거나 또는 테두리를 따라 씰패턴(미도시)이 구비됨으로써 상기 제 1 기판(10)과 제 2 기판(70)이 합착되어 패널을 이루는 상태를 유지하도록 하고 있다. The second substrate 70 is opposed to the first substrate 10 having the above-described components for encapsulation, and the first substrate 10 and the second substrate 70 A face seal 80 is provided or a seal pattern (not shown) is provided along the rim of the first substrate 10 and the second substrate 70 so that the first substrate 10 and the second substrate 70 are adhered to each other to maintain the state of the panel .

한편, 전술한 구성을 갖는 유기전계 발광소자는 상부발광 또는 하부발광 방식이 되고 있으며, 이러한 구성을 갖는 유기전계 발광소자는 최종적으로 제 1 기판년 또는 제 2 기판 면 중 어느 하나의 면을 통해서만 화상을 시청할 수 있다.On the other hand, the organic electroluminescent device having the above-described configuration is an upper light emitting device or a lower light emitting device, and the organic electroluminescent device having such a configuration can be finally obtained only through the surface of the first substrate or the second substrate surface .

한편, 최근에는 한 방향으로만 화상을 표시하는 표시장치에서 탈피하여 양방향으로 동일한 화상 또는 서로 다른 화상을 표시할 수 있는 양방향 표시장치를 개발하기 위한 노력 및 연구가 활발히 진행되고 있다. On the other hand, in recent years, effort and research have been actively conducted to develop a bidirectional display device capable of displaying the same image or different images in both directions by moving away from a display device that displays an image in only one direction.

따라서, 이러한 표시장치의 추세에 부응하고자 유기전계 발광소자에 있어서도 양방향 시청이 가능 구조를 이루도록 하는 것이 필요로 되고 있는 실정이다.
Therefore, in order to respond to the trend of such a display device, it is required that the organic electroluminescent device has a structure capable of bidirectional viewing.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 양방향으로 동일한 화상 또는 서로 다른 화상을 표시할 수 있는 유기전계 발광소자 및 이의 제조 방법을 제공하는 것을 그 목적으로 한다.
SUMMARY OF THE INVENTION It is an object of the present invention to provide an organic electroluminescent device capable of displaying the same image or different images in both directions and a method of manufacturing the same.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 양면 표시형 방식 유기전계 발광소자는, 다수의 제 1 화소영역과 제 2 화소영역이 정의된 기판과; 상기 각 제 1 및 제 2 화소영역 내의 각 소자영역에 구비되는 구동 및 스위칭 박막트랜지스터와; 상기 구동 및 스위칭 박막트랜지스터 위로 형성된 보호층과; 상기 구동 박막트랜지스터의 드레인 전극과 연결되며 상기 제 1 및 제 2 화소영역 내의 각 발광영역에 각각 구비되는 유기전계 발광 다이오드를 포함하며, 상기 제 1 화소영역에는 상기 유기전계 발광다이오드가 상기 보호층 상에 배치되어 상부 발광하며, 상기 제 2 화소영역에는 상기 유기전계 발광다이오드가 상기 보호층에 구비된 제 1 개구를 통해 게이트 절연막 상에 형성되며 하부 발광하는 것이 특징이다.According to an aspect of the present invention, there is provided a double-sided display type organic electroluminescent device including: a substrate having a first pixel region and a second pixel region defined therein; A driving and switching thin film transistor provided in each element region in each of the first and second pixel regions; A protective layer formed over the driving and switching thin film transistors; And an organic light emitting diode (OLED) connected to a drain electrode of the driving thin film transistor and provided in each of the light emitting regions in the first and second pixel regions, wherein the organic light emitting diode And the organic light emitting diode is formed on the gate insulating layer through the first opening provided in the passivation layer in the second pixel region, and the organic light emitting diode emits light at the bottom.

이때, 상기 유기전계 발광 다이오드는 제 1 전극과 유기 발광층과 제 2 전극으로 구성되며, 상기 제 1 화소영역에 구비되는 상기 제 1 전극은 금속물질로 이루어진 하부층과 투명 도전성 물질로 이루어진 상부층의 이중층 구조를 이루며, 상기 제 2 화소영역에 구비되는 상기 제 1 전극은 투명 도전성 물질의 단일층 구조로 이루어진 것이 특징이다.In this case, the organic light emitting diode includes a first electrode, an organic light emitting layer, and a second electrode. The first electrode of the first pixel region includes a lower layer made of a metal material and an upper layer made of a transparent conductive material And the first electrode included in the second pixel region has a single layer structure of a transparent conductive material.

또한, 상기 보호층은 상기 제 1 화소영역에 있어서 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀이 구비되며, 상기 드레인 전극과 제 1 전극은 상기 드레인 콘택홀을 통해 서로 접촉하는 것이 특징이며, 상기 제 2 화소영역에 있어서 상기 구동 박막트랜지스터의 드레인 전극은 그 일끝단이 상기 발광영역까지 연장하여 상기 게이트 절연막 상에 형성된 제 1 전극과 접촉하는 것이 특징이다.The protective layer may include a drain contact hole exposing a drain electrode of the driving thin film transistor in the first pixel region, and the drain electrode and the first electrode may be in contact with each other through the drain contact hole. And one end of the drain electrode of the driving thin film transistor in the second pixel region extends to the light emitting region and contacts the first electrode formed on the gate insulating film.

그리고, 상기 제 1 및 제 2 화소영역의 각 소자영역에 구비 구동 및 스위칭 막막트랜지스터는 각각, 폴리실리콘의 반도체층과 상기 게이트 절연막과 게이트 전극과 층간절연막과 서로 이격하는 소스 및 드레인 전극의 적층 구조를 이루는 것이 특징이다. The driving and switching film transistors included in the respective device regions of the first and second pixel regions may be formed by stacking a polysilicon semiconductor layer, a gate insulating film, a gate electrode, and an interlayer insulating film, .

이때, 상기 폴리실리콘의 반도체층은 상기 게이트 전극에 대응하여 액티브영역과 이의 양측으로 불순물이 도핑된 오믹영역으로 구성되며, 상기 층간절연막은 상기 각 오믹영역을 노출시키는 반도체층 콘택홀과, 상기 제 2 화소영역의 발광영역에 대응하여 상기 제 1 개구와 더불어 상기 제 1 전극을 노출시키는 제 2 개구가 구비되며, 상기 각 소스 및 드레인 전극은 상기 반도체층 콘택홀을 통해 상기 각 반도체층의 오믹영역과 접촉하는 것이 특징이다.In this case, the semiconductor layer of the polysilicon includes an active region corresponding to the gate electrode and an ohmic region doped with impurities on both sides of the active region, the interlayer insulating layer including a semiconductor layer contact hole exposing the respective ohmic regions, And a second opening exposing the first electrode in correspondence with the light emitting region of the two pixel regions, and each of the source and drain electrodes is connected to the ohmic region of the semiconductor layer through the semiconductor layer contact hole, .

그리고, 상기 각 게이트 전극은 투명 도전성 물질의 하부층과, 저저항 금속물질의 상부층의 이중층 구조를 이루며, 이때, 상기 제 1 및 제 2 화소영역에는 각각 스토리지 영역이 더욱 정의되며, 상기 스토리지 영역에는 상기 반도체층이 형성된 동일한 층에 상기 오믹영역을 이루는 불순물이 도핑된 폴리실리콘으로 이루어진 제 1 스토리지 전극이 구비되며, 상기 층간절연막 위로 상기 게이트 전극의 하부층을 이루는 동일한 물질로 상기 제 1 스토리지 전극에 대응하여 단일층 구조의 제 2 스토리지 전극이 구비됨으로서 서로 중첩하는 상기 제 1 스토리지 전극 및 제 2 스토리지 전극과 이들 두 전극 사이에 개재된 상기 게이트 절연막은 스토리지 커패시터를 이루는 것이 특징이다.Each of the gate electrodes has a double layer structure of a lower layer of a transparent conductive material and an upper layer of a low resistance metal material. In this case, a storage region is further defined in each of the first and second pixel regions, A first storage electrode made of polysilicon doped with impurities forming the ohmic region is provided on the same layer on which the semiconductor layer is formed, and a second storage electrode corresponding to the first storage electrode is formed on the interlayer insulating film, The first storage electrode and the second storage electrode overlapping each other with the second storage electrode having a single layer structure and the gate insulating film interposed between the two storage electrodes constitute a storage capacitor.

또한, 상기 게이트 절연막 위로 상기 스위칭 박막트랜지스터의 게이트 전극과 연결되며 일방향으로 연장하는 게이트 배선과; 상기 층간절연막 위로 상기 게이트 배선과 교차하며, 상기 스위칭 박막트랜지스터의 소스 전극과 연결된 데이터 배선과, 상기 구동 박막트랜지스터와 연결되며 상기 데이터 배선과 이격하는 전원배선을 포함한다. A gate wiring connected to the gate electrode of the switching thin film transistor and extending in one direction on the gate insulating film; A data line connected to the source electrode of the switching thin film transistor and a power line connected to the driving thin film transistor and spaced apart from the data line, the gate line intersecting the interlayer insulating film.

그리고, 상기 제 1 및 제 2 화소영역의 경계에 상기 각 제 1 전극의 가장자리와 중첩하며 뱅크가 형성된 것이 특징이다.A bank is formed by overlapping the edges of the first electrodes at the boundaries of the first and second pixel regions.

본 발명의 실시예에 따른 양면 표시형 유기전계 발광소자의 제조방법은, 다수의 제 1 화소영역과 제 2 화소영역이 정의된 기판 상의 각 제 1 및 제 2 화소영역 내에 정의된 소자영역에 각각 폴리실리콘의 반도체층을 형성하는 단계와; 상기 폴리실리콘의 반도체층 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 각 소자영역에 투명 도전성 물질로 이루어진 하부층과 금속물질로 이루어진 상부층의 이중층 구조를 갖는 게이트 전극과 상기 제 2 화소영역에 대응하여 상기 게이트 전극과 동일한 이중층 구조의 애노드 패턴을 형성하는 단계와; 상기 게이트 전극을 도핑 방지 마스크로 하여 불순물의 도핑을 진행함으로서 상기 반도체층에 오믹영역을 형성하는 단계와; 상기 게이트 전극 위로 상기 각 반도체층의 오믹영역을 노출시키는 반동체층 콘택홀과 상기 제 2 화소영역의 애노드 패턴에 대응하여 제 1 개구를 갖는 층간절연막을 형성하는 단계와; 상기 층간절연막 위로 상기 각 반도체층 콘택홀을 통해 상기 오믹영역과 각각 접촉하며 서로 이격하는 소스 전극 및 드레인 전극을 형성함으로서 각 소자영역에 스위칭 및 구동 박막트랜지스터를 형성하는 동시에 상기 제 2 화소영역에 형성되는 구동 박막트랜지스터의 드레인 전극은 그 일끝단을 연장하여 상기 애노드 패턴의 일끝단과 접촉하도록 하며, 상기 애노드 패턴의 상부층을 제거하여 제 1 애노드 전극을 형성하는 단계와; 상기 스위칭 및 구동 박막트랜지스터 위로 제 1 두께를 가지며 상기 제 1 화소영역에 구비되는 구동 박막트랜지스터의 드레인 전극을 노출하는 드레인 콘택홀을 가지며, 상기 애노드 패턴에 대응하여 상기 제 1 두께보다 얇은 제 2 두께를 갖는 것을 특징으로 하는 보호층을 형성하는 단계와; 상기 보호층 위로 제 1 화소영역에 금속물질의 하부층과 투명 도전성 물질의 상부층의 이중층 구조를 갖는 제 2 애노드 전극을 형성하는 단계와; 상기 제 2 두께를 갖는 보호층을 제거하여 상기 제 1 애노드 전극을 노출시키는 단계와; 상기 제 1 및 제 2 애노드 전극에 대응하여 유기 발광층을 형성하는 단계와; 상기 유기 발광층 위로 캐소드 전극을 형성하는 단계를 포함한다. A method of manufacturing a double-sided display type organic electroluminescent device according to an embodiment of the present invention includes the steps of forming a plurality of first pixel regions and a plurality of second pixel regions in a device region defined in first and second pixel regions on a substrate Forming a semiconductor layer of polysilicon; Forming a gate insulating film over the semiconductor layer of the polysilicon; A gate electrode having a bilayer structure of a lower layer made of a transparent conductive material and an upper layer made of a metal material over each of the device regions above the gate insulating film and an anode pattern having the same double layer structure as the gate electrode corresponding to the second pixel region ; Forming an ohmic region in the semiconductor layer by doping the impurity using the gate electrode as a doping-preventing mask; Forming an interlayer insulating film having a contact hole on the gate electrode and exposing the ohmic region of each semiconductor layer and a first opening corresponding to the anode pattern of the second pixel region; A source electrode and a drain electrode that are in contact with the ohmic region and are spaced apart from each other through the semiconductor layer contact holes are formed on the interlayer insulating film to form a switching and driving thin film transistor in each device region, The drain electrode of the driving thin film transistor having one end thereof is extended to be in contact with one end of the anode pattern, and the upper layer of the anode pattern is removed to form a first anode electrode; And a drain contact hole having a first thickness over the switching and driving thin film transistor and exposing a drain electrode of a driving thin film transistor provided in the first pixel region, wherein a second thickness corresponding to the anode pattern is smaller than the first thickness Forming a protective layer on the substrate; Forming a second anode electrode having a double layer structure of a lower layer of a metal material and an upper layer of a transparent conductive material in the first pixel region on the protective layer; Removing the protective layer having the second thickness to expose the first anode electrode; Forming an organic light emitting layer corresponding to the first and second anode electrodes; And forming a cathode electrode over the organic light emitting layer.

이때, 상기 반도체층을 형성하는 단계는 각 제 1 및 제 2 화소영역내의 스토리지 영역에 상기 반도체층과 동일한 물질로 이루어진 제 1 스토리지 전극을 형성하는 단계를 포함하고, 상기 각 반도체층 내에 오믹영역을 형성하는 단계는 상기 제 1 스토리지 전극에 불순물을 도핑하는 단계를 포함하며, 상기 게이트 전극을 형성하는 단계는 상기 게이트 절연막 위로 상기 제 1 스토리지 영역에 대응하여 상기 게이트 전극의 하부층을 이루는 동일한 물질로 이루어진 단일층의 제 2 스토리지 전극을 형성하는 단계를 포함한다.At this time, the step of forming the semiconductor layer may include forming a first storage electrode made of the same material as the semiconductor layer in a storage region in each of the first and second pixel regions, Wherein forming the gate electrode comprises forming a gate electrode on the first storage electrode and a gate electrode on the gate electrode, And forming a single layer of the second storage electrode.

그리고, 상기 이중층 구조의 게이트 전극 및 애노드 패턴과 상기 단일층 구조의 제 2 스토리지 전극을 형성하는 단계는, 상기 게이트 절연막 위로 투명 도전성 물질층과 금속층을 순차 적층 형성하는 단계와; 상기 저저항 금속층 위로 제 1 두께의 제 1 포토레지스트 패턴과 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴을 외측으로 노출된 상기 금속층 이의 하부에 위치한 상기 투명 도전성 물질층을 제거하여 이중층 구조의 상기 게이트 전극과 애노드 패턴 및 이중층 구조를 갖는 스토리지 패턴을 형성하는 단계와; 애싱을 진행하여 상기 제 2 포토레지스트 패턴을 제거함으로서 상기 스토리지 패턴을 노출시키는 단계와; 식각을 진행하여 상기 스토리지 패턴의 상부층을 제거함으로서 투명 도전성 물질의 단일층 구조를 상기 제 1 스토리지 전극을 형성하는 단계와; 스트립을 진행하여 상기 제 1 포토레지스트 패턴을 제거하는 단계를 포함한다. The forming of the gate electrode and the anode pattern of the double layer structure and the second storage electrode of the single layer structure may include sequentially forming a transparent conductive material layer and a metal layer on the gate insulating layer; Forming a first photoresist pattern of a first thickness over the low resistance metal layer and a second photoresist pattern of a second thickness thinner than the first thickness; Forming a storage pattern having an anode pattern and a bilayer structure with the gate electrode of the bilayer structure by removing the transparent conductive material layer located under the metal layer exposed to the outside of the first and second photoresist patterns; Exposing the storage pattern by ashing and removing the second photoresist pattern; Forming a first layer of a transparent conductive material on the first storage electrode by etching and removing an upper layer of the storage pattern; And advancing the strip to remove the first photoresist pattern.

또한, 상기 게이트 전극을 형성하는 단계는 상기 스위칭 박막트랜지스터의 게이트 전극과 연결되며 일 방향으로 연장하는 게이트 배선을 형성하는 단계를 포함하며, 상기 소스 및 드레인 전극을 형성하는 단계는 상기 게이트 배선과 교차하며 상기 스위칭 박막트랜지스터의 소스 전극과 연결된 데이터 배선과, 상기 데이터 배선과 이격하여 전원배선을 형성하는 단계를 포함한다.The step of forming the gate electrode may include forming a gate wiring connected to the gate electrode of the switching thin film transistor and extending in one direction, and the step of forming the source and drain electrodes may include crossing the gate wiring A data line connected to the source electrode of the switching thin film transistor, and a power line spaced apart from the data line.

또한, 상기 반도체층을 형성하기 이전에 상기 기판 상에 버퍼층을 형성하는 단계와; 상기 제 1 및 제 2 애노드 전극의 가장자리와 중첩하며 상기 제 1 및 제 2 화소영역의 경계에 뱅크를 형성하는 단계를 포함한다.
Forming a buffer layer on the substrate before forming the semiconductor layer; And forming banks at the boundaries of the first and second pixel regions overlapping the edges of the first and second anode electrodes.

본 발명에 따른 유기전계 발광소자는 제 1 화소영역은 상기 제 2 기판면으로 발광된 빛이 출사하고, 상기 제 2 화소영역은 상기 제 1 기판면으로 발광된 빛이 출사하는 구성을 이루게 된다.In the organic electroluminescent device according to the present invention, light emitted from the second substrate surface is emitted from the first pixel region, and light emitted from the first substrate surface is emitted from the second pixel region.

따라서, 사용자는 이러한 구성을 갖는 본 발명의 실시예에 따른 양면 표시형 유기전계 발광소자를 통해 선택적으로 제 1 기판면을 통해 화상을 시청하거나 또는 제 2 기판면을 통해 화상을 시청할 수 있으므로 사용자의 화상 시청의 선택의 폭을 향상시키는 효과를 갖는다.Therefore, the user can selectively view the image through the first substrate surface or view the image through the second substrate surface through the double-sided display type organic electroluminescent device according to the embodiment of the present invention, The effect of improving the selection width of the image viewing is obtained.

나아가 표시장치의 양면 표시에 부응하는 유기전계 발광소자를 제공하는 효과를 갖는다.
Further, there is provided an organic electroluminescent device that responds to both-side display of a display device.

도 1은 종래의 일반적인 유기전계 발광소자의 표시영역 일부에 대한 개략적인 단면도.
도 3은 본 발명의 실시예에 따른 양면 표시형 유기전계 발광소자의 표시영역 일부에 대한 단면도로서 상부 발광하는 제 1 화소영역에 대한 도면.
도 4는 본 발명의 실시예에 따른 양면 표시형 유기전계 발광소자의 표시영역 일부에 대한 단면도로서 하부 발광하는 제 2 화소영역에 대한 도면.
도 5a 내지 도 5q 본 발명의 실시예에 따른 양면 표시형 유기전계 발광소자의 제조 단계별 공정 단면도로서 상부 발광하는 제 1 화소영역(P1)에 대한 제조 단계별 공정 단면도.
도 6a 내지 도 6q 본 발명의 실시예에 따른 양면 표시형 유기전계 발광소자의 제조 단계별 공정 단면도로서 하부 발광하는 제 2 화소영역(P1)에 대한 제조 단계별 공정 단면도.
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic cross-sectional view of a portion of a display area of a conventional organic electroluminescent device. FIG.
3 is a cross-sectional view of a portion of a display region of a double-sided display type organic electroluminescent device according to an embodiment of the present invention, illustrating a first pixel region that emits light at the top.
FIG. 4 is a cross-sectional view of a portion of a display region of a double-sided display type organic electroluminescent device according to an embodiment of the present invention, illustrating a second pixel region that emits light below. FIG.
FIGS. 5A to 5Q are cross-sectional views illustrating steps of manufacturing a double-sided display type organic electroluminescent device according to an embodiment of the present invention.
FIGS. 6A to 6Q are cross-sectional views illustrating steps of manufacturing a double-sided display type organic electroluminescent device according to an embodiment of the present invention.

이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the drawings.

우선, 유기전계 발광소자의 구성 및 동작에 대해서 유기전계 발광소자의 하나의 화소에 대한 회로도인 도 2를 참조하여 간단히 설명한다. First, the structure and operation of the organic electroluminescent device will be briefly described with reference to FIG. 2, which is a circuit diagram for one pixel of the organic electroluminescent device.

도시한 바와 같이 유기전계 발광소자의 하나의 화소는 스위칭(switching) 박막트랜지스터(STr)와 구동(driving) 박막트랜지스터(DTr), 스토리지 커패시터(StgC), 그리고 유기전계 발광 다이오드(E)로 이루어진다. As shown, one pixel of the organic electroluminescent device includes a switching thin film transistor STr, a driving thin film transistor DTr, a storage capacitor StgC, and an organic light emitting diode E.

즉, 제 1 방향으로 게이트 배선(GL)이 형성되어 있고, 상기 제 1 방향과 교차되는 제 2 방향으로 형성되어 화소영역(P)을 정의하며 데이터 배선(DL)이 형성되어 있으며, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 형성되어 있다. That is, a gate line GL is formed in a first direction and a data line DL is formed in a second direction intersecting the first direction to define a pixel region P, A power supply line PL for applying a power supply voltage is formed.

또한, 상기 데이터 배선(DL)과 게이트 배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(STr)와 전기적으로 연결된 구동 박막트랜지스터(DTr)가 형성되어 있다. A switching thin film transistor STr is formed at the intersection of the data line DL and the gate line GL and a driving thin film transistor DTr electrically connected to the switching thin film transistor STr is formed have.

상기 유기전계 발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 박막트랜지스터(DTr)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 접지되고 있으며, 상기 구동 박막트랜지스터(DTr)의 소스 전극은 상기 전원배선(PL)과 연결되고 있으며, 따라서 상기 전원배선(PL)은 전원전압을 상기 유기전계발광 다이오드(E)로 전달하게 된다. The first electrode, which is one terminal of the organic electroluminescent diode E, is connected to the drain electrode of the driving thin film transistor DTr, the second electrode of the other electrode is grounded, The electrode is connected to the power supply line PL so that the power supply line PL transfers the power supply voltage to the organic light emitting diode E.

그리고, 상기 구동 박막트랜지스터(DTr)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(StgC)가 형성되고 있다. A storage capacitor StgC is formed between the gate electrode and the source electrode of the driving thin film transistor DTr.

따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 박막트랜지스터(STr)가 온(on) 되고, 상기 데이터 배선(DL)의 신호가 구동 박막트랜지스터(DTr)의 게이트 전극에 전달되어 상기 구동 박막트랜지스터(DTr)가 온(on) 되므로 유기전계발광 다이오드(E)를 통해 빛이 출력된다. Therefore, when a signal is applied through the gate line GL, the switching thin film transistor STr is turned on and the signal of the data line DL is transmitted to the gate electrode of the driving thin film transistor DTr, The thin film transistor DTr is turned on so that light is output through the organic light emitting diode E.

이때, 상기 구동 박막트랜지스터(DTr)가 온(on) 상태가 되면, 전원배선(PL)으로부터 유기전계발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 상기 유기전계발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 되며, 상기 스토리지 커패시터(StgC)는 스위칭 박막트랜지스터(STr)가 오프(off) 되었을 때, 상기 구동 박막트랜지스터(DTr)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터(STr)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기전계발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.At this time, when the driving thin film transistor DTr is turned on, a level of a current flowing from the power supply line PL to the organic light emitting diode E is determined. Accordingly, the organic light emitting diode E The storage capacitor StgC is capable of maintaining a constant gate voltage of the driving thin film transistor DTr when the switching thin film transistor STr is turned off The level of the current flowing through the organic light emitting diode E can be kept constant until the next frame even if the switching thin film transistor STr is turned off.

도 3과 도 4는 본 발명의 실시예에 따른 양면 표시형 유기전계 발광소자의 표시영역 일부에 대한 단면도로서 각각 상부 발광하는 화소영역과 하부 발광하는 화소영역에 대한 도면이다. 설명의 편의를 위해 각 화소영역(P)내에 스위칭 및 구동 박막트랜지스터(DTr)가 형성되는 영역을 소자영역(DA), 유기전계 발광층(163)이 형성되는 영역을 발광영역(EA)이라 정의한다.FIGS. 3 and 4 are cross-sectional views of a portion of a display region of a double-sided display type organic electroluminescent device according to an exemplary embodiment of the present invention, respectively, illustrating a top-emitting pixel region and a bottom-emitting pixel region. A region where the switching and driving thin film transistor DTr is formed in each pixel region P is defined as an element region DA and a region where the organic electroluminescent layer 163 is formed is defined as a light emitting region EA .

본 발명의 실시예에 따른 양면 표시형 유기전계 발광소자(101)는 그 특성상 표시영역을 구성하는 다수의 화소영역(P)은 상부 발광하는 화소영역과 하부 발광하는 화소영역으로 나뉘고 있는 것이 특징이다. 이때, 설명의 편의를 위해 이하 상부 발광 화소영역을 제 1 화소영역(P1), 하부 발광 화소영역을 제 2 화소영역(P2)이라 정의하며, 상기 제 1 화소영역(P1) 내에 구비되는 소자영역 및 발광영역을 제 1 소자영역(DA1) 및 제 1 발광영역(EA1), 상기 제 2 화소영역(P2) 내에 구비되는 소자영역 및 발광영역을 제 2 소자영역(DA2) 및 제 2 발광영역(EA2)이라 정의한다.The double-sided display type organic electroluminescent device 101 according to the embodiment of the present invention is characterized in that a plurality of pixel regions P constituting a display region are divided into a pixel region in which light is emitted in the upper portion and a pixel region in which light is emitted in the lower portion . Hereinafter, for convenience of description, the upper light emitting pixel region is defined as a first pixel region P1, the lower light emitting pixel region is defined as a second pixel region P2, and an element region And an element region and a light emitting region provided in the first element region DA1 and the first light emitting region EA1 and the second pixel region P2 are referred to as a second element region DA2 and a second light emitting region EA2).

본 발명의 실시예에 따른 양면 표시형 유기전계 발광소자는 이러한 상부발광상기 제 1 화소영역(P1)과 제 2 화소영역(P2)이 규칙적으로 교대하도록 배치됨으로서 양 방향으로 동일한 화상 또는 서로 다른 화상을 시청할 수 있는 것이다. In the double-sided display type organic electroluminescent device according to the embodiment of the present invention, the first pixel region P1 and the second pixel region P2 are arranged so as to alternate regularly so that the same image in both directions or different images .

통상적으로 적, 녹, 청색을 각각 발광하는 이웃한 3개의 화소영역이 하나의 풀 컬러를 구현하는 최소단위가 되므로, 본 발명의 실시예에 따른 양면 표시형 유기전계 발광소자(101)는 각각 적, 녹, 청색을 발광하는 3개의 제 1 화소영역(P1)을 제 1 영역(미도시), 적, 녹, 청색을 발광하는 3개의 제 2 화소영역(P2)을 제 2 영역(미도시)이라 정의할 때, 상기 제 1 영역(미도시)과 제 2 영역(미도시)이 순차 반복적으로 교대하도록 배치됨으로서 사용자는 제 1 기판을 바라보거나 또는 이와 대향하는 제 2 기판을 바라보거나 동일한 표시품질을 갖는 화상을 시청할 수 있는 것이 특징이다.Since the neighboring three pixel regions that emit red, green, and blue light are typically the minimum units for realizing one full color, the double-sided display type organic electroluminescent device 101 according to the embodiment of the present invention has a red Three first pixel regions P1 for emitting red, green and blue light are divided into a first region (not shown) and three second pixel regions P2 for emitting red, green and blue light in a second region (not shown) (Not shown) and the second area (not shown) alternately and repeatedly so that the user can look at the first substrate or look at the second substrate opposite to the first substrate, And the like.

이러한 제 1 화소영역(P1)과 제 2 화소영역(P2)의 배치는 전술한 바와 같은 배치 이외에 다양하게 변형될 수 있음은 자명하다 할 것이다.It will be appreciated that the arrangement of the first pixel region P1 and the second pixel region P2 may be variously modified in addition to the arrangement as described above.

일례로 상기 제 1 화소영역(P1)과 제 2 화소영역(P2)은 화소라인 단위로 교대하도록 배치될 수도 있다.
For example, the first pixel region P1 and the second pixel region P2 may be alternately arranged in units of pixel lines.

이후에는 조금 더 구체적으로 본 발명의 실시예에 따른 양면 표시형 유기전계 발광소자(101)의 구성에 대해 설명한다.Hereinafter, the configuration of the double-sided display type organic electroluminescent device 101 according to the embodiment of the present invention will be described in more detail.

도시한 바와 같이, 본 발명의 실시예에 따른 양면 표시형 유기전계 발광소자(101)는 구동 및 스위칭 박막트랜지스터((DTr1, DTr2), 미도시)와 유기전계 발광 다이오드(E)가 형성된 제 1 기판(110)과, 인캡슐레이션을 위한 제 2 기판(170)으로 구성되고 있다. 이때, 상기 제 2 기판(170)은 무기절연막 또는 유기절연막 등으로 대체됨으로써 생략될 수 있다. The double-sided display type organic electroluminescent device 101 according to the embodiment of the present invention includes a driving and switching thin film transistor (DTr1, DTr2) (not shown) and a first organic electroluminescent A substrate 110, and a second substrate 170 for encapsulation. At this time, the second substrate 170 may be omitted by being replaced with an inorganic insulating film, an organic insulating film, or the like.

우선, 구동 및 스위칭 박막트랜지스터((DTr1, DTr2), 미도시)와 유기전계 발광 다이오드(E)가 구비된 제 1 기판(110)의 구성에 대해 설명한다. First, the structure of the first substrate 110 provided with the driving and switching thin film transistors (DTr1 and DTr2) (not shown) and the organic light emitting diode E will be described.

상기 제 1 기판(110)의 각 제 1 및 제 2 화소영역(P1, P2) 내부의 각 소자영역(DA1, DA2)에는 각각 순수 폴리실리콘으로 이루어지며 그 중앙부는 채널을 이루는 액티브영역(113a), 그리고 상기 액티브영역(113a) 양측면으로 고농도의 불순물이 도핑된 오믹영역(113b)으로 구성된 반도체층(113)이 형성되어 있다. Each of the device regions DA1 and DA2 in the first and second pixel regions P1 and P2 of the first substrate 110 is made of pure polysilicon and each of the active regions 113a, And an ohmic region 113b doped with impurities at a high concentration on both sides of the active region 113a.

그리고, 각 화소영역((DTr1, DTr2), 미도시) 내의 스토리지 영역(StgA)에는 상기 오믹영역(113b)과 같이 고농도의 불순물이 도핑된 폴리실리콘으로 이루어진 제 1 스토리지 전극이 형성되고 있다. 도면에 있어서는 상기 제 1 화소영역(P1)내에만 스토리지 영역(StgA)이 구비된 것을 보이고 있지만 제 2 화소영역(P2)에도 상기 스토리지 영역(StgA)이 구비되고 있다.A first storage electrode made of polysilicon doped with a high concentration of impurities as in the ohmic region 113b is formed in the storage region StgA in each pixel region (DTr1, DTr2, not shown). Although it is shown that the storage area StgA is provided only in the first pixel area P1, the storage area StgA is also provided in the second pixel area P2.

상기 반도체층(113)과 상기 제 1 기판(110) 사이에는 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 버퍼층(111)이 더욱 형성될 수도 있다. A buffer layer 111 made of an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) may be further formed on the entire surface between the semiconductor layer 113 and the first substrate 110.

상기 버퍼층(111)은 상기 반도체층(113)의 결정화시 상기 제 1 기판(110) 내부로부터 나오는 알카리 이온의 방출에 의한 상기 반도체층(113)의 특성 저하를 방지하기 위함이다. The buffer layer 111 is formed to prevent deterioration of the characteristics of the semiconductor layer 113 due to the release of alkali ions from the inside of the first substrate 110 when the semiconductor layer 113 is crystallized.

또한, 상기 반도체층(113)을 덮으며 전면에 게이트 절연막(116)이 형성되어 있으며, 상기 게이트 절연막(116) 위로는 상기 반도체층(113)의 액티브영역(113a)에 대응하여 일함수 값이 높은 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO)로 이루어진 하부층(118a)과 저저항 금속물질로 이루어진 상부층(118b)의 이중을 구조를 갖는 게이트 전극(118)이 형성되어 있다. A gate insulating layer 116 is formed on the entire surface of the semiconductor layer 113 and a work function value corresponding to the active region 113a of the semiconductor layer 113 is formed on the gate insulating layer 116 A gate electrode 118 having a double structure of a lower transparent electrode 118a made of indium-tin-oxide (ITO) and an upper layer 118b made of a low resistance metal material is formed.

또한, 상기 게이트 절연막(116) 위로는 스위칭 박막트랜지스터(미도시)의 게이트 전극(미도시)과 연결되며 일 방향으로 연장하며 상기 게이트 전극(118)과 동일한 이중층 구조를 갖는 게이트 배선(미도시)이 형성되어 있다. A gate wiring (not shown) having a double layer structure which is connected to a gate electrode (not shown) of a switching thin film transistor (not shown) and extends in one direction and has the same structure as the gate electrode 118 is formed on the gate insulating layer 116, Respectively.

그리고, 스토리지 영역(StgA)에 있어서 상기 게이트 절연막(116) 위로 상기 제 1 스토리지 전극(115)에 대응하여 상기 게이트 전극(118)의 하부층(118a)을 이루는 투명 도전성 물질의 단일층 구조를 제 2 스토리지 전극(119)이 형성되고 있다.A single layer structure of the transparent conductive material forming the lower layer 118a of the gate electrode 118 corresponding to the first storage electrode 115 on the gate insulating film 116 in the storage region StgA is referred to as a second layer structure A storage electrode 119 is formed.

이때, 본 발명의 실시예에 따른 양면 표시형 유기전계 발광소자(101)에 있어 가장 특징적인 구성 중 하나로서 상기 제 2 화소영역(P2)의 제 2 발광영역(EA2)에는 상기 게이트 절연막(116) 위로 상기 게이트 전극(118)의 하부층(118a)을 이루는 일함수 값이 높은 투명도전성 물질만의 단일층 구조를 이루는 애노드 전극(이하 제 2 화소영역(P2)에 구비되고 있으므로 제 2 애노드 전극(122)이라 칭함)이 형성되고 있다.At this time, as one of the most characteristic structures in the double-sided display type organic electroluminescent device 101 according to the embodiment of the present invention, the second light emitting region EA2 of the second pixel region P2 has the gate insulating film 116 (Hereinafter referred to as the second pixel region P2), which is a single layer structure of only a transparent conductive material having a high work function value, constituting the lower layer 118a of the gate electrode 118, 122 ") are formed.

다음, 상기 게이트 전극(118)과 게이트 배선(미도시) 및 제 2 스토리지 전극(119) 위로 전면에 층간절연막(123)이 형성되어 있다. 이때 상기 층간절연막(123)은 상기 제 2 화소영역(P2)의 발광영역에서는 제거됨으로서 상기 제 2 애노드 전극(122)을 노출시키는 것이 특징이다.Next, an interlayer insulating film 123 is formed on the entire surface of the gate electrode 118, the gate wiring (not shown), and the second storage electrode 119. At this time, the interlayer insulating layer 123 is removed from the light emitting region of the second pixel region P2, thereby exposing the second anode 122.

이때, 상기 층간절연막(123)과 그 하부의 게이트 절연막(116)에는 상기 각 액티브영역(113a) 양측면에 위치한 상기 오믹영역(113b) 각각을 노출시키는 반도체층 콘택홀(125)이 형성되어 있다. At this time, a semiconductor layer contact hole 125 is formed in the interlayer insulating layer 123 and the gate insulating layer 116 below the interlayer insulating layer 123 to expose the ohmic regions 113b located on both sides of the active regions 113a.

다음, 상기 반도체층 콘택홀(125)을 포함하는 상기 층간절연막(123) 상부에는 상기 게이트 배선(미도시)과 교차하여 각 화소영역(P)을 정의하는 데이터 배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되고 있다. A data line (not shown) is formed on the interlayer insulating layer 123 including the semiconductor layer contact hole 125 to define pixel regions P intersecting the gate lines (not shown) Thereby forming power supply wiring (not shown).

또한, 상기 층간절연막(123) 위로 각 소자영역(DA1, DA2)에는 서로 이격하며 상기 반도체층 콘택홀(125)을 통해 노출된 오믹영역(113b)과 각각 접촉하며 소스 및 드레인 전극((133a, 133b), (136a, 136b))이 형성되어 있다. The source and drain electrodes 133a and 133b are in contact with the ohmic regions 113b exposed through the semiconductor layer contact holes 125 and spaced apart from each other in the device regions DA1 and DA2 above the interlayer insulating film 123, 133b, 136a, 136b) are formed.

이때, 상기 소스 및 드레인 전극((133a, 133b), (136a, 136b))과, 이들 전극((133a, 133b), (136a, 136b))과 각각 접촉하는 오믹영역(113b)을 포함하는 반도체층(113)과, 상기 반도체층(113) 상부에 형성된 게이트 절연막(116) 및 게이트 전극(118)은 각각 구동 박막트랜지스터(DTr1, DTr2) 및 스위칭 박막트랜지스터(미도시)를 이룬다. At this time, the source and drain electrodes 133a and 133b, 136a and 136b, and the ohmic region 113b contacting the electrodes 133a and 133b and 136a and 136b, The gate insulating layer 116 and the gate electrode 118 formed on the semiconductor layer 113 constitute driving thin film transistors DTr1 and DTr2 and switching thin film transistors (not shown), respectively.

한편, 본 발명의 실시예에 따른 양면 표시형 유기전계 발광소자(101)에 있어 가장 특징적인 구성 중 하나로서 상기 제 2 화소영역(P2) 내의 제 2 소자영역(DA2)에 구비되는 구동 박막트랜지스터(DTr2)의 드레인 전극(136b)은 상기 제 2 발광영역(EA2)까지 연장되어 상기 제 2 애노드 전극(122)의 일끝단과 접촉하도록 형성되고 있는 것이 특징이다.As one of the most characteristic structures of the double-sided display type organic electroluminescent device 101 according to the embodiment of the present invention, a driving thin film transistor (TFT) provided in the second device region DA2 in the second pixel region P2 The drain electrode 136b of the second light emitting portion DTr2 extends to the second light emitting region EA2 and is in contact with one end of the second anode electrode 122. [

한편, 상기 각 스위칭 박막트랜지스터(미도시)는 상기 구동 박막트랜지스터(DTr1, DTr2)와 게이트 배선(미도시) 및 데이터 배선(미도시)과 전기적으로 연결되며 형성되어 있으며, 상기 데이터 배선(미도시)은 상기 스위칭 박막트랜지스터(미도시)의 소스 전극(미도시)과 연결되고 있다. Each of the switching thin film transistors (not shown) is electrically connected to the driving thin film transistors DTr1 and DTr2 and a gate wiring (not shown) and a data wiring (not shown). The data wiring Is connected to a source electrode (not shown) of the switching thin film transistor (not shown).

또한, 상기 구동 및 스위칭 박막트랜지스터((DTr1, DTr2), 미도시) 위로는 전면에 평탄한 표면을 갖는 보호층(140)이 형성되어 있다. In addition, a protective layer 140 having a flat surface over the entire surface of the driving and switching thin film transistors (DTr1 and DTr2) (not shown) is formed.

이때, 상기 보호층(140)에는 상기 제 1 소자영역(DA1)에 구비되는 구동 박막트랜지스터(DTr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)이 형성되어 있으며, 상기 제 2 발광영역(EA2)에 있어서는 상기 제 2 애노드 전극(122)을 노출시키는 제 1 개구(op1)가 형성되고 있는 것이 특징이다. A drain contact hole 143 is formed in the passivation layer 140 to expose a drain electrode 136 of a driving TFT DTr included in the first device region DA1. In the region EA2, a first opening op1 for exposing the second anode electrode 122 is formed.

또한, 상기 드레인 콘택홀(143)과 상기 제 2 애노드 전극(122)을 노출시키는 제 1 개구(op1)를 구비한 상기 보호층(140) 위로는 상기 제 1 소자영역(DA1)에 구비된 구동 박막트랜지스터(DTr1)의 드레인 전극(136a)과 상기 드레인 콘택홀(143)을 통해 접촉하며 상기 제 1 발광영역(EA1)에 제 1 애노드 전극(146)이 형성되고 있다. The protective layer 140 having the drain contact hole 143 and the first opening op1 for exposing the second anode electrode 122 is formed on the first electrode The first anode electrode 146 is formed in the first light emitting region EA1 in contact with the drain electrode 136a of the thin film transistor DTr1 through the drain contact hole 143. [

이때, 상기 제 1 애노드 전극(146)은 이중층 구조를 이룸으로서 하부층(146a)은 반사판의 역할을 상부층(146b)은 실질적인 애노드 전극으로서의 역할을 하는 것이 특징이다.At this time, the first anode electrode 146 has a bilayer structure, and the lower layer 146a serves as a reflector and the upper layer 146b serves as a substantial anode electrode.

즉, 상기 제 1 애노드 전극(146)의 상부층(146b)은 애노드 전극의 역할을 하도록 일함수 값이 큰 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO)로 이루어지며, 상기 제 1 애노드 전극(146)의 하부층(147a)은 반사효율이 우수한 금속물질 예를들면 알루미늄(Al) 또는 은(Ag)으로써 이루어짐으로써 상기 제 1 애노드 전극(146) 상부에 형성되는 유기 발광층(163)으로부터 발광된 빛을 상부로 반사시켜 발광효율을 향상시키는 역할을 하게 된다.That is, the upper layer 146b of the first anode electrode 146 is made of a transparent conductive material such as indium-tin-oxide (ITO) having a large work function value to serve as an anode electrode, The lower layer 147a of the organic light emitting layer 146 is formed of a metal material having excellent reflection efficiency such as aluminum or silver so that light emitted from the organic light emitting layer 163 formed on the first anode electrode 146 And reflects the light upward to improve the luminous efficiency.

이러한 이중층 구조를 갖는 상기 제 1 애노드 전극(146)은 상기 제 1 발광영역(EA1)에 대해서만 형성되고 있는 것이 특징이다. 이는 제 2 발광영역(EA2)에는 투명 도전성 물질의 단일층 구조를 갖는 제 2 애노드 전극(122)이 상기 게이트 절연막(116) 상에 형성되고 있기 때문이다. The first anode electrode 146 having such a bilayer structure is formed only for the first light emitting region EA1. This is because a second anode electrode 122 having a single layer structure of a transparent conductive material is formed on the gate insulating layer 116 in the second emission region EA2.

다음, 상기 이중층 구조를 갖는 상기 제 1 애노드 전극(146) 위로 각 화소영역(P)의 경계에는 각 발광영역(P)을 둘러싸는 형태로 상기 제 1 및 제 2 애노드 전극(146, 122)의 가장자리와 중첩하며 뱅크(155)가 형성되어 있다. Next, the first and second anode electrodes 146 and 122 are formed on the boundary of each pixel region P above the first anode electrode 146 having the bilayer structure in such a manner as to surround the respective light- And the bank 155 is formed.

이때, 상기 뱅크(155)는 일반적인 투명한 유기절연물질 예를들면 폴리이미드(poly imide), 스티렌(styrene), 메틸마사크릴레이트(methyl mathacrylate), 폴리테트라플로우틸렌(polytetrafluoroethylene) 중 어느 하나로 이루어지는 것이 특징이다. In this case, the bank 155 is formed of a transparent organic insulating material such as polyimide, styrene, methyl mathacrylate, or polytetrafluoroethylene to be.

또한, 상기 뱅크(155)으로 둘러싸인 각 발광영역(P)에 있어 상기 제 1 및 제 2 애노드 전극(146, 122) 위로는 각각 적, 녹, 청색 중 어느 하나의 색을 발광하는 것을 특징으로 하는 유기 발광층(163)이 형성되고 있다. Each of the first and second anode electrodes 146 and 122 emits red, green, or blue light in each of the light emitting regions P surrounded by the bank 155. An organic light emitting layer 163 is formed.

상기 유기 발광층(163) 상부에는 표시영역 전면에는 일함수 값이 낮은 금속물질 예를들면 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 은(Ag), 마그네슘(Mg), 금(Au), 알루미늄마그네슘 합금(AlMg) 중 어느 하나 또는 둘 이상이 혼합된 물질로 이루어진 캐소드 전극(167)이 형성되어 있다.A metal material having a low work function value such as a metal material such as aluminum (Al), an aluminum alloy (AlNd), silver (Ag), magnesium (Mg), gold Au, and an aluminum magnesium alloy (AlMg). The cathode electrode 167 is made of a material in which one or more of Al and Mg are mixed.

이때, 상기 각 애노드 전극(146, 122) 및 상기 캐소드 전극(167)과 그 사이에 형성된 유기 발광층(163)은 유기전계 발광 다이오드(E)를 이루게 된다.At this time, the organic light emitting layer 163 formed between the anode electrodes 146 and 122 and the cathode electrode 167 forms the organic light emitting diode E.

도면에 나타나지 않았지만, 상기 애노드 전극(146, 122)과 유기 발광층(163) 사이 및 상기 유기 발광층(163)과 캐소드 전극(167) 사이에는 각각 상기 유기 발광층(163)의 발광 효율 향상을 위해 다층 구조의 제 1 발광보상층(미도시)과 제 2 발광보상층(미도시)이 더욱 형성될 수도 있다. Although not shown in the drawing, a multilayer structure (not shown) is formed between the anode electrodes 146 and 122 and the organic light emitting layer 163 and between the organic light emitting layer 163 and the cathode electrode 167 to improve the luminous efficiency of the organic light emitting layer 163, A first light emission compensation layer (not shown) and a second emission compensation layer (not shown) may be further formed.

이때, 다층의 상기 제 1 발광보상층(미도시)은 상기 애노드 전극(146, 122)으로부터 순차 적층되며 정공주입층(hole injection layer)과 정공수송층(hole transporting layer)으로 이루어질 수 있으며, 상기 제 2 발광보상층(미도시)은 상기 유기 발광층(163)으로부터 전자수송층(electron transporting layer)과 전자주입층(electron injection layer)으로 이루어질 수 있다. At this time, the first emission compensation layer (not shown) of a plurality of layers is sequentially stacked from the anode electrodes 146 and 122, and may be a hole injection layer and a hole transporting layer, 2 emission compensation layer (not shown) may be formed of an electron transporting layer and an electron injection layer from the organic light emitting layer 163.

상기 다층 구조의 제 1 발광보상층(미도시)과 상기 제 2 발광보상층(미도시)은 상기 표시영역 전면에 판 형태로 형성될 수도 있고, 또는 각 화소영역(P1, P2)별로 분리 형성될 수도 있다.The first emission compensation layer (not shown) and the second emission compensation layer (not shown) of the multi-layer structure may be formed on the entire surface of the display region in a plate form or may be formed separately for each pixel region .

한편, 전술한 구성을 갖는 본 발명의 실시예에 따른 유기전계 발광소자(101)의 제 1 기판(110)에 대응하여 인캡슐레이션을 위한 제 2 기판(170)이 구비되고 있다. Meanwhile, a second substrate 170 for encapsulation is provided corresponding to the first substrate 110 of the organic electroluminescent device 101 according to the embodiment of the present invention.

상기 제 1 기판(110)과 제 2 기판(170)은 그 가장자리를 따라 실란트 또는 프릿으로 이루어진 접착제(미도시)가 구비되고 있으며, 이러한 접착제(미도시)에 의해 상기 제 1 기판(110)과 제 2 기판(170)이 합착되어 패널상태를 유지하고 있다. The first substrate 110 and the second substrate 170 are provided with an adhesive agent (not shown) made of a sealant or a frit along an edge thereof. The adhesive agent (not shown) And the second substrate 170 is adhered to maintain the panel state.

이때, 서로 이격하는 상기 제 1 기판(110)과 제 2 기판(170) 사이에는 진공의 상태를 갖거나 또는 불활성 기체로 채워짐으로써 불활성 가스 분위기를 가질 수 있다. At this time, a vacuum state is formed between the first substrate 110 and the second substrate 170 which are spaced apart from each other, or an inert gas atmosphere may be obtained by being filled with an inert gas.

상기 인캡슐레이션을 위한 상기 제 2 기판(170)은 유연한 특성을 갖는 플라스틱으로 이루어질 수도 있으며, 또는 유리기판으로 이루어질 수도 있다. The second substrate 170 for the encapsulation may be made of plastic having a flexible property, or may be made of a glass substrate.

한편, 전술한 실시예에 따른 유기전계 발광소자(101)는 제 1 기판(110)과 마주하여 이격하는 형태로 인캡슐레이션을 위한 제 2 기판(170)이 구비된 것을 나타내고 있지만, 변형예로서 상기 제 2 기판(170)은 점착층을 포함하는 필름 형태로 상기 제 1 기판(110)의 최상층에 구비된 상기 제 2 전극(167)과 접촉하도록 구성될 수도 있다. Meanwhile, although the organic EL device 101 according to the above-described embodiment includes the second substrate 170 for encapsulation in a form spaced apart from the first substrate 110, The second substrate 170 may be configured to contact the second electrode 167 provided on the uppermost layer of the first substrate 110 in the form of a film including an adhesive layer.

또한, 본 발명의 실시예에 따른 또 다른 변형예로서 상기 제 2 전극(167) 상부로 유기절연막(미도시) 또는 무기절연막(미도시)이 더욱 구비되어 수분 및 산소 침투를 방지하는 역할을 하도록 할 수 있으며, 상기 유기절연막(미도시) 또는 무기절연막(162)은 그 자체로 인캡슐레이션 막(미도시)으로 이용될 수도 있으며, 이 경우 상기 제 2 기판(170)은 생략할 수도 있다. As another modification according to the embodiment of the present invention, an organic insulating film (not shown) or an inorganic insulating film (not shown) is further provided on the second electrode 167 to prevent moisture and oxygen penetration The organic insulating film (not shown) or the inorganic insulating film 162 may be used as an encapsulation film (not shown). In this case, the second substrate 170 may be omitted.

이러한 구성을 갖는 본 발명의 실시예에 따른 양면 표시형 유기전계 발광소자는 제 1 화소영역은 상기 제 2 기판면으로 발광된 빛이 출사하고, 상기 제 2 화소영역은 상기 제 1 기판면으로 발광된 빛이 출사하는 구성을 이루게 된다.In the double-sided display type organic electroluminescent device having such a structure, light emitted from the second substrate surface is emitted to the first pixel region, and light emitted from the second substrate region is emitted to the first substrate surface So that the emitted light is emitted.

따라서, 사용자는 이러한 구성을 갖는 본 발명의 실시예에 따른 양면 표시형 유기전계 발광소자를 통해 선택적으로 제 1 기판면을 통해 화상을 시청하거나 또는 제 2 기판면을 통해 화상을 시청할 수 있으므로 사용자의 화상 시청의 폭을 향상시키는 효과를 갖는다.Therefore, the user can selectively view the image through the first substrate surface or view the image through the second substrate surface through the double-sided display type organic electroluminescent device according to the embodiment of the present invention, The effect of improving the width of the image viewing is obtained.

나아가 표시장치의 양면 표시에 부응하는 유기전계 발광소자를 제공하는 효과를 갖는다.
Further, there is provided an organic electroluminescent device that responds to both-side display of a display device.

이후에는 전술한 구성을 갖는 본 발명의 실시예에 따른 양면 표시형 유기전계 발광소자의 제조 방법에 대해 설명한다.Hereinafter, a method for manufacturing a double-sided display type organic electroluminescent device according to an embodiment of the present invention having the above-described structure will be described.

도 5a 내지 도 5q와 도 6a 내지 6q는 본 발명의 실시예에 따른 양면 표시형 유기전계 발광소자의 제조 단계별 공정 단면도로서 각각 제 1 화소영역(P1)과 제 2 화소영역(P2)에 대한 제조 단계별 공정 단면도이다. FIGS. 5A to 5Q and 6A to 6Q are cross-sectional views illustrating a manufacturing process of a double-sided display type organic electroluminescent device according to an embodiment of the present invention. Referring to FIG. 5A, Fig.

이때, 설명의 편의를 위해 각 제 1 및 제 2 화소영역(P1, P2) 내에 스위칭 및 구동 박막트랜지스터(미도시, (DTr1, DTr2))가 형성될 영역을 통괄하여 제 1 및 제 2 소자영역(DA1, DA2)이라 정의하고, 유기 발광층(163)이 형성되는 영역을 제 1 및 제 2 발광영역(EA1, EA2)이라 정의하며, 스위칭 및 구동 박막트랜지스터는 그 적층 구성이 동일하므로 이하 스위칭 및 구동 박막트랜지스터(미도시, (DTr1, DTr2))의 구별없이 박막트랜지스터(DTr)라 칭하며, 스토리지 커패시터(StgC)가 형성되는 영역을 스토리지 영역(StgA)이라 칭한다. In order to simplify the description, the first and second pixel regions P1 and P2 may be formed by arranging regions in which switching and driving thin film transistors (not shown, DTr1 and DTr2) are formed in the first and second pixel regions P1 and P2, The regions where the organic light emitting layer 163 is formed are defined as first and second light emitting regions EA1 and EA2 and the switching and driving thin film transistors have the same stacking structure. The region in which the storage capacitor StgC is formed is referred to as a storage region StgA without discrimination of the driving thin film transistors (not shown) (DTr1, DTr2).

우선, 도 5a 및 도 6a에 도시한 바와 같이, 투명한 절연기판(110) 예를들면 유리기판 또는 플렉서블한 플라스틱 기판 상에 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 버퍼층(111)을 형성한다. First, as shown in FIGS. 5A and 6A, a silicon nitride (SiNx) or silicon oxide (SiO 2 ) which is an inorganic insulating material is deposited on a transparent insulating substrate 110, for example, a glass substrate or a flexible plastic substrate A buffer layer 111 is formed.

상기 버퍼층(111)은 비정질 실리콘을 폴리실리콘으로 재결정화 할 경우, 레이저 조사 또는 열처리 시에 의해 발생하는 열로 인해 상기 절연기판(110) 내부에 존재하는 알칼리 이온, 예를 들면 칼륨 이온(K+), 나트륨 이온(Na+) 등이 발생할 수 있는데, 이러한 알칼리 이온에 의해 폴리실리콘으로 이루어진 반도체층의 막특성이 저하되는 것을 방지하기 위함이다. When the amorphous silicon is recrystallized into polysilicon, the buffer layer 111 may be formed of alkali ions, for example, potassium ions (K +), potassium ions (K +), or the like existing in the insulating substrate 110 due to heat generated by laser irradiation or heat treatment. Sodium ions (Na < + >), and the like may occur. In order to prevent the film characteristics of the semiconductor layer made of polysilicon from being deteriorated by the alkali ions.

이때, 상기 버퍼층(111)은 상기 기판(110)이 어떠한 재질로 이루어지느냐에 따라 생략할 수도 있다. At this time, the buffer layer 111 may be omitted depending on what kind of material the substrate 110 is made of.

이후, 상기 버퍼층(111) 위로 비정질 실리콘을 증착하여 순수 비정질 실리콘층(미도시)을 상기 기판(110) 전면에 형성한다. Thereafter, amorphous silicon is deposited on the buffer layer 111 to form a pure amorphous silicon layer (not shown) on the entire surface of the substrate 110.

다음, 상기 순수 비정질 실리콘층(미도시)의 이동도 특성 등을 향상시키기 위해 결정화 공정을 진행함으로써 상기 순수 비정질 실리콘층(미도시)이 결정화되어 순수 폴리실리콘층(180)을 이루도록 한다. Next, the pure amorphous silicon layer (not shown) is crystallized to improve the mobility characteristics of the pure amorphous silicon layer (not shown) to form a pure polysilicon layer 180.

이때, 상기 결정화 공정은 고상 결정화(Solid Phase Crystallization : SPC) 또는 레이저를 이용한 결정화 공정인 것이 바람직하다. At this time, it is preferable that the crystallization process is a solid phase crystallization (SPC) or a crystallization process using a laser.

상기 고상 결정화(SPC) 공정은 일례로 600℃ 내지 800℃의 분위기에서 열처리를 통한 써말 결정화(Thermal Crystallization) 또는 교번자장 결정화 장치를 이용한 600℃ 내지 700℃의 온도 분위기에서의 교번자장 결정화(Alternating Magnetic Field Crystallization) 공정인 것이 바람직하며, 상기 레이저를 이용하는 결정화는 엑시머 레이저를 이용한 ELA(Excimer Laser Annealing)법, SLS(Sequential lateral Solidification) 결정화인 것이 바람직하다. The solid phase crystallization (SPC) process may be performed by, for example, thermal crystallization through heat treatment in an atmosphere at 600 ° C. to 800 ° C., alternating magnetic (Magnetic) crystallization in a temperature atmosphere of 600 ° C. to 700 ° C. using an alternating- Field Crystallization) process, and the crystallization using the laser is preferably an excimer laser annealing (ELA) method using an excimer laser or a sequential lateral solidification (SLS) crystallization.

다음, 도 5b 및 도 6b에 도시한 바와 같이, 상기 폴리실리콘층(도 5a의 180)을 포토레지스트 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 식각 및 스트립 의 단위 공정을 포함하는 마스크 공정을 진행하여 패터닝함으로써 상기 소자영역(DA)에 폴리실리콘의 반도체층(113)을 형성하고, 상기 스토리지 영역(StgA)에는 폴리실리콘의 반도체 패턴(114)을 형성한다. 이때, 스토리지 영역(StgA)은 제 1 화소영역(P1)에 대해서만 형성된 것으로 보이고 있지만 상기 스토리지 영역(StgA)은 제 2 화소영역(P2)에도 형성된다.5A). Next, as shown in FIGS. 5B and 6B, the polysilicon layer (180 in FIG. 5A) is subjected to photoresist coating, exposure using an exposure mask, development of exposed photoresist, A masking process is performed and patterned to form a polysilicon semiconductor layer 113 in the device region DA and a polysilicon semiconductor pattern 114 in the storage region StgA. At this time, the storage region StgA is formed only in the first pixel region P1, but the storage region StgA is also formed in the second pixel region P2.

이때, 상기 반도체 패턴(114)은 추후 불순물이 도핑됨으로서 도전성 특성이 향상된 후에는 제 1 스토리지 전극(도 5r의 115)을 이루게 된다.At this time, the semiconductor pattern 114 becomes a first storage electrode (115 of FIG. 5r) after the conductive property is improved by doping with impurities.

다음, 도 5c 및 6c에 도시한 바와 같이, 상기 반도체 패턴(114)과 폴리실리콘의 반도체층(113) 위로 전면에 무기절연물질 예를들면 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 게이트 절연막(116)을 형성한다. Next, as shown in FIGS. 5C and 6C, an inorganic insulating material such as silicon nitride (SiNx) or silicon oxide (SiO 2 ) is deposited on the entire surface of the semiconductor pattern 114 and the polysilicon semiconductor layer 113 A gate insulating film 116 is formed.

다음, 상기 게이트 절연막(116) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 제 1 투명 도전성 물질층(185)을 형성하고, 연속하여 상기 제 1 투명 도전성 물질층(185) 위로 저저항 특성을 갖는 금속물질 예를들면 구리(Cu), 구리 합금(AlNd), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 및 몰리티타늄(MoTi) 중 선택된 하나 또는 둘 이상의 물질을 증착함으로써 단일층 또는 이중층 이상 다중층 구조를 갖는 제 1 금속층(186)을 형성한다.Next, a transparent conductive material such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO) is deposited on the gate insulating layer 116 to form a first transparent conductive material layer 185, (Al), aluminum (Al), aluminum alloy (AlNd), molybdenum (Mo), and molybdenum (Mo) on the first transparent conductive material layer 185, (MoTi) to form a first metal layer 186 having a single layer or a multilayer structure of more than two layers.

이후, 상기 제 1 금속층(186) 위로 포토레지스트를 도포하여 제 1 포토레지스트층(181)을 형성하고, 상기 제 1 포토레지스트층(181)에 대해 빛의 투과영역(TA)과 차단영역(BA) 그리고 상기 투과영역(TA)보다는 작고 차단영역(BA)보다는 빛의 투과량이 큰 반투과영역(HTA)을 갖는 회절노광 마스크(191) 또는 하프톤 노광 마스크(미도시)를 이용하여 노광을 실시한다.Thereafter, a photoresist is applied on the first metal layer 186 to form a first photoresist layer 181 and a light transmission area TA and a blocking area BA ) And exposure is performed using a diffraction exposure mask 191 or a half-tone exposure mask (not shown) having a semi-transmissive area HTA that is smaller than the transmissive area TA and has a larger light transmission amount than the blocking area BA do.

다음, 도 5d 및 도 6d에 도시한 바와같이, 상기 노광된 제 1 포토레지스트층(도 5c 및 도 6c의 181)을 현상함으로서 상기 제 1 금속층(186) 위로 제 1 두께를 갖는 제 1 포토레지스트 패턴(181a)과, 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴(181b)을 형성한다.Next, as shown in FIGS. 5D and 6D, by developing the exposed first photoresist layer (181 in FIGS. 5C and 6C), a first photoresist having a first thickness over the first metal layer 186 A pattern 181a and a second photoresist pattern 181b having a second thickness thinner than the first thickness are formed.

상기 제 1 포토레지스트 패턴(181a)은 게이트 배선(미도시)과, 각 소자영역(DA1, DA2)에 있어 추구 게이트 전극(도 5c의 118)이 형성되어야 할 부분 및 제 2 화소영역(P2) 내의 제 2 발광영역(EA2)에 대응하여 형성하고, 상기 제 2 포토레지스트 패턴(181b)은 스토리지 영역(StgA)에 대응하여 형성한다.The first photoresist pattern 181a has a gate wiring (not shown) and a portion where the seek gate electrode (118 in FIG. 5C) is to be formed and the second pixel region P2 in each of the device regions DA1 and DA2. And the second photoresist pattern 181b is formed to correspond to the storage region StgA.

다음, 도 5e 및 도 6e에 도시한 바와같이, 상기 제 1 및 제 2 포토레지스트 패턴(181a, 181b) 외측으로 노출된 상기 제 1 금속층(도 5d 및 도 6d의 186) 및 그 하부에 위치하는 투명 도전성 물질층(도 5d 및 도 6d의 185)을 제거함으로서 상기 게이트 절연막(116) 위로 이중층 구조의 게이트 배선(미도시)과 각 소자영역(DA1, DA2)에 있어서 게이트 전극(118)을 형성하고, 동시에 상기 스토리지 영역(StgA)에 있어서는 현 상태에서는 상기 게이트 전극(118)과 동일한 이중층 구조를 갖는 스토리지 패턴(119)을 형성하며, 상기 제 2 발광영역(EA2)에 있어서는 이중층 구조의 애노드 패턴(121)을 형성한다. Next, as shown in Figs. 5E and 6E, the first metal layer (186 in Figs. 5D and 6D) exposed at the outside of the first and second photoresist patterns 181a and 181b and the first metal layer (Not shown) and a gate electrode 118 in each of the device regions DA1 and DA2 are formed on the gate insulating film 116 by removing the transparent conductive material layer 185 (FIGS. 5D and 6D) And a storage pattern 119 having the same dual layer structure as the gate electrode 118 is formed in the storage region StgA at the same time in the storage region StgA and in the second light emitting region EA2, (121).

이때, 상기 게이트 전극(118)은 상기 폴리실리콘의 반도체층(113)의 중앙부에 대응하여 형성되도록 함으로서 상기 게이트 전극(118)의 상부층(118a) 외측으로 상기 폴리실리콘의 반도체층(113)의 양측단의 노출된 구조를 이루도록 한다.At this time, the gate electrode 118 is formed corresponding to the central portion of the semiconductor layer 113 of the polysilicon, so that the gate electrode 118 is formed outside the upper layer 118a of the gate electrode 118 on both sides of the semiconductor layer 113 of the polysilicon So that the exposed structure is formed.

다음, 도 5f 및 도 6f에 도시한 바와같이, 애싱(ashing)을 진행하여 상기 제 2 두께를 갖는 제 2 포토레지스트 패턴(도 5e의 181b)을 제거함으로서 상기 스토리지 영역(StgA)에 있어 이중층 구조의 상기 스토리지 패턴(119)을 노출시킨다.Next, as shown in FIGS. 5F and 6F, ashing is performed to remove the second photoresist pattern (181b in FIG. 5E) having the second thickness, so that the storage layer (StgA) Thereby exposing the storage pattern 119 of FIG.

이때, 상기 애싱(ashing) 진행에 의해 상기 제 1 포토레지스트 패턴(181a) 또한 그 두께가 줄어들게 되지만 상기 게이트 배선(미도시)과 게이트 전극(118) 및 애노드 패턴 각각의 상부층(미도시, 118a) 상에 여전히 남아있게 된다.The first photoresist pattern 181a is also reduced in thickness by the ashing process, but the upper layer (not shown) 118a of the gate wiring (not shown), the gate electrode 118 and the anode pattern, ≪ / RTI >

이후, 도 5g 및 도 6g에 도시한 바와같이, 상기 제 2 포토레지스트 패턴(도 5e의 181b)이 제거됨으로서 노출된 상기 스토리지 패턴(119)의 상부층(도 5f의 119b)을 식각을 진행하여 제거함으로서 상기 스토리지 영역(StgA)에 있어 투명 도전성 물질로 이루어진 단일층 구조의 제 2 스토리지 전극(119)을 형성한다.5G and 6G, the upper layer (119b in FIG. 5F) of the storage pattern 119 exposed by removing the second photoresist pattern 181b (FIG. 5E) is etched and removed Thereby forming a second storage electrode 119 having a single-layer structure made of a transparent conductive material in the storage region StgA.

다음, 투명 도전성 물질로 이루어진 단일층 구조의 상기 제 2 스토리지 전극(119)이 형성된 기판(110)에 대해 고농도의 p타입 또는 n타입 불순물의 도핑함으로서 상기 스토리지 영역(StgA)에 있어 상기 폴리실리콘으로 이루어진 반도체 패턴(도 5g의 114)에 상기 p타입 또는 n타입 불순물이 도핑되어 도전 특성이 향상된 제 1 스토리지 전극(115)을 이루도록 한다.Next, the substrate 110 on which the second storage electrode 119 of a single layer structure made of a transparent conductive material is formed is doped with a high concentration p-type or n-type impurity to form the polysilicon in the storage region StgA. The p-type or n-type impurity is doped into the semiconductor pattern (114 of FIG. 5G) to form the first storage electrode 115 having improved conductivity.

이때, 상기 스토리지 영역(StgA)에 구비된 상기 제 1 스토리지 전극(115)과 제 2 스토리지 전극(119)은 상기 게이트 절연막(116)을 유전체층으로 하여 스토리지 커패시터(StgC)를 이루게 된다.At this time, the first storage electrode 115 and the second storage electrode 119 of the storage region StgA form a storage capacitor StgC by using the gate insulating layer 116 as a dielectric layer.

상기 p타입 또는 n타입 불순물의 도핑은 금속물질에 대해서는 통과하지 못하지만 투명 도전성 물질과 무기절연물질로 이루어진 게이트 절연막(116)은 통과함으로서 상기 폴리실리콘의 반도체 패턴(도 5f의 114)에 대해서 불순물이 주입되도록 할 수 있다.The doping of the p-type or n-type impurity does not pass through the metal material, but the gate insulating film 116 made of the transparent conductive material and the inorganic insulating material passes therethrough so that the impurity is diffused to the semiconductor pattern (114 of FIG. 5F) .

나아가 상기 p타입 또는 n타입 불순물의 도핑 진행에 의해 스토리지 영역(StgA)에 위치하는 반도체 패턴(도 5f의 114) 이외에 각 소자영역(DA1, DA2)에 있어 상기 게이트 전극(118)의 외측으로 노출된 폴리실리콘의 반도체층(113)에 대해서도 고농도의 p타입 또는 n타입 불순물의 주입이 이루어지게 됨으로서 각 폴리실리콘의 반도체층(113)은 양측단의 소정폭에 대해 도전 특성이 향상된 오믹영역(113b)을 이루게 된다.Further, by doping the p-type or n-type impurity, exposure to the outside of the gate electrode 118 in each of the device regions DA1 and DA2 in addition to the semiconductor pattern (114 in FIG. 5F) positioned in the storage region StgA Type p type or n type impurity is also implanted into the semiconductor layer 113 of the polysilicon layer of the polysilicon layer 113 so that the semiconductor layer 113 of each polysilicon has the ohmic region 113b ).

이때, 이중층 구조를 갖는 게이트 전극(118)에 의해 상기 폴리실리콘의 반도체층(113)의 중앙부는 불순물의 도핑이 이루어지지 않으므로 여전히 순수한 폴리실리콘으로 이루어진 상태를 유지함으로서 액티브영역(113a)을 이룬다.At this time, since the dopant is not doped in the central part of the semiconductor layer 113 of the polysilicon by the gate electrode 118 having the bilayer structure, the active area 113a is formed by maintaining the state of pure polysilicon still.

다음, 도 5h 및 도 6h에 도시한 바와 같이, 스트립(strip)을 진행하여 상기 게이트 배선(미도시)과 게이트 전극(118) 및 애노드 패턴 상에 남아있는 제 1 포토레지스트 패턴(도 5g 및 도 6g의 181a)을 제거함으로서 이중층 구조의 상기 게이트 배선(미도시)과 게이트 전극(118) 및 애노드 패턴(121)을 노출시킨다.Next, as shown in Figs. 5H and 6H, a strip is advanced to form a first photoresist pattern (Fig. 5G and Fig. 5B) remaining on the gate wiring (not shown) and the gate electrode 118 and the anode pattern 6g of 181a are removed to expose the gate wiring (not shown), the gate electrode 118 and the anode pattern 121 in a bilayer structure.

이후, 이중층 구조를 이루는 게이트 배선(미도시)과 게이트 전극(118) 및 애노드 패턴(121)과 단일층 구조의 제 2 스토리지 전극(119) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 층간절연막(123)을 형성한다. Thereafter, an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon oxide (SiO 2 ) is formed on the gate electrode 118 and the anode pattern 121 having a bilayer structure and the second storage electrode 119 having a single- Silicon nitride (SiN x) is deposited to form an interlayer insulating film 123.

이후, 상기 층간절연막(123)에 대해 마스크 공정을 실시하여 상기 게이트 절연막(116)과 더불어 패터함으로써 상기 반도체층(113) 중 오믹영역(113b)을 각각 노출시키는 반도체층 콘택홀(125)을 형성한다. A masking process is performed on the interlayer insulating layer 123 to form a semiconductor layer contact hole 125 exposing the ohmic region 113b of the semiconductor layer 113 by patterning with the gate insulating layer 116 do.

다음, 도 5i 및 도 6i에 도시한 바와 같이, 상기 반도체층 콘택홀(125)이 형성된 층간절연막(123) 위로 전면에 저저항 금속물질 예를들면 구리(Cu), 구리 합금(AlNd), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 및 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상을 증착함으로써 제 2 금속층(미도시)을 형성한다.Next, as shown in FIGS. 5I and 6I, a low resistance metal material such as copper (Cu), a copper alloy (AlNd), aluminum (Al), or the like is formed on the entire surface of the interlayer insulating film 123 on which the semiconductor layer contact hole 125 is formed. A second metal layer (not shown) is formed by depositing one or more of Al, Al, AlNd, Mo, and MoTi.

이후, 상기 제 2 금속층(미도시)을 마스크 공정을 진행하여 패터닝함으로써 화소영역(P)의 경계에 상기 게이트 배선(미도시)과 교차하여 화소영역(P1, P2)을 정의하는 데이터 배선(미도시)을 형성하고, 동시에 상기 데이터 배선(미도시)과 이격하여 나란하게 전원배선(미도시)을 형성한다. Thereafter, a data line (not shown) for defining the pixel regions P1 and P2 is formed at the boundary of the pixel region P by crossing the gate line (not shown) by patterning the second metal layer (not shown) And at the same time, power supply wiring (not shown) is formed so as to be spaced apart from the data wiring (not shown).

그리고, 동시에 소자영역(DA1, DA2)에 있어서는 상기 반도체층 콘택홀(125)을 통해 상기 반도체층(113)의 오믹영역(113b)과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극(133, (136a, 136b))을 형성한다. At the same time, in the device regions DA1 and DA2, the source and drain electrodes 133 and 136a, which are in contact with the ohmic region 113b of the semiconductor layer 113 through the semiconductor layer contact hole 125, , 136b).

이때, 상기 제 2 소자영역(DA2)에 있어 추후 구동 박막트랜지스터(DTr2)를 이루는 구성요소가 되는 드레인 전극(136b)은 그 일끝단이 제 2 발광영역(EA2)까지 연장되도록 하여 상기 제 2 발광영역(EA2)에 구비된 애노드 패턴(도 6h의 121)의 일측끝단과 접촉하도록 형성하는 것이 특징이다.At this time, the drain electrode 136b, which constitutes the driving TFT DT2 in the second device region DA2, has one end extended to the second light emitting region EA2, Is formed so as to be in contact with one end of an anode pattern (121 in Fig. 6H) provided in the region EA2.

상기 각 소자영역(DA1, DA2)에 순차 적층된 상기 반도체층(113)과, 게이트 절연막(116)과, 게이트 전극(118)과, 층간절연막(123)과, 서로 이격하는 소스 및 드레인 전극(133, (136a, 136b))은 스위칭 박막트랜지스터(미도시) 또는 구동 박막트랜지스터(DTr)를 이룬다. The semiconductor layer 113, the gate insulating film 116, the gate electrode 118, the interlayer insulating film 123, and the source and drain electrodes (the gate electrode 118 and the interlayer insulating film 123), which are sequentially stacked in the device regions DA1 and DA2, 133, (136a, 136b) constitute a switching thin film transistor (not shown) or a driving thin film transistor (DTr).

한편, 상기 제 2 발광영역(EA2)에 있어서는 상기 제 2 금속층(미도시)을 패터닝하는 과정에서 상기 제 2 소자영역(DA2)에 구비된 구동 박막트랜지스터(DTR2)의 드레인 전극(136b)의 일끝단과 접촉하는 부분을 제외하고는 상기 애노드 패턴(도 6h의 121)의 상부층(121b)이 함께 제거됨으로서 투명 도전성 물질의 단일층 구조를 갖는 제 2 애노드 전극(122)을 이루게 되는 것이 특징이다. Meanwhile, in the second light emitting region EA2, a portion of the drain electrode 136b of the driving thin film transistor DTR2 provided in the second device region DA2 during the process of patterning the second metal layer (not shown) The upper layer 121b of the anode pattern (121 of FIG. 6H) is removed together except for the portion which is in contact with the end portion, thereby forming a second anode electrode 122 having a single layer structure of a transparent conductive material.

다음, 도 5j 및 도 6j에 도시한 바와 같이, 상기 소스 및 드레인 전극(133, (136a, 136b))과 데이터 배선(미도시)과 전원배선(미도시) 및 제 2 애노드 전극(122) 위로 전면에 유기절연물질 예를들면 포토아크릴을 도포하고, 이를 마스크 공정을 진행하여 패터닝함으로서 상기 제 1 소자영역(DA1)에 있어 상기 구동 박막트랜지스터(DTr1)의 드레인 전극(136a)을 노출시키는 드레인 콘택홀(143)을 갖는 보호층(140)을 형성한다. Next, as shown in Figs. 5J and 6J, the source and drain electrodes 133 (136a and 136b), the data wiring (not shown), the power supply wiring (not shown) and the second anode electrode 122 A drain contact 136a for exposing the drain electrode 136a of the driving thin film transistor DTr1 in the first device region DA1 is formed by applying an organic insulating material such as photo-acryl, for example, A protective layer 140 having a hole 143 is formed.

이때, 상기 제 2 소자영역(DA2)에 구비되는 구동 박막트랜지스터(DTr2)의 드레인 전극(136b)은 이미 상기 제 2 애노드 전극(122)과 일끝단이 접촉되는 구성을 이룸으로서 이에 대해서는 드레인 콘택홀을 형성할 필요가 없다. At this time, the drain electrode 136b of the driving thin film transistor DTr2 provided in the second device region DA2 is already in contact with the second anode electrode 122 at one end, .

한편, 상기 보호층(140)을 형성 시 투과영역과 차단영역 및 반투과영역을 갖는 노광 마스크(미도시)를 이용한 하프톤 또는 회절노광을 실시함으로서 상기 제 2 발광영역(EA2)의 중앙부에 대해서는 타 영역대비 얇은 두께를 갖도록 형성하는 것이 특징이다.When the protective layer 140 is formed, halftone or diffraction exposure is performed using an exposure mask (not shown) having a transmissive region, a blocking region, and a transflective region, so that the central portion of the second luminescent region EA2 And is formed to have a thin thickness relative to other regions.

다음, 도 5k 및 도 6k에 도시한 바와 같이, 상기 보호층(140) 위로 반사성이 우수한 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 은(Ag) 중 어느 하나를 우선 증착하고, 이후 일함수 값이 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO)를 증착함으로서 이중층 구조의 제 3 금속층(145(145a, 145b))을 전면에 형성한다. Next, as shown in FIGS. 5K and 6K, a metal material such as aluminum (Al), aluminum alloy (AlNd) or silver (Ag) having excellent reflectivity is first deposited on the protective layer 140 (ITO), which is a transparent conductive material having a high work function value, is deposited to form a second metal layer 145 (145a, 145b) having a bilayer structure on the entire surface.

상기 제 3 금속층(145)을 패터닝하는 과정에서 상기 제 3 금속층(145(145a, 145b))은 제 2 발광영역(EA2)에도 형성되지만 상기 보호층(140)에 상부에 형성됨으로서 제 2 애노드 전극(122)과는 접촉하지 않는 것이 특징이다. The third metal layer 145 (145a, 145b) is also formed in the second emission region EA2 in the process of patterning the third metal layer 145. However, since the second metal layer 145 is formed on the protection layer 140, (Not shown).

이후, 도 5l 및 도 6l에 도시한 바와 같이, 상기 제 3 금속층(도 5k 및 도 6k의 145)을 마스크 공정을 진행하여 패터닝함으로서 상기 제 1 화소영역(P1)의 제 1 발광영역(EA1)에 대응하여 상기 제 1 소자영역(DA1)에 구비되는 구동 박막트랜지스터(DTr1)의 드레인 전극(136a)과 상기 드레인 콘택홀(143)을 통해 접촉하며 반사성이 우수한 금속물질로 이루어진 하부층(146a)과 일함수 값이 높은 투명 도전성 물질로 이루어진 상부층(146b)의 이중층 구조를 갖는 제 1 애노드 전극(146)을 형성한다.Then, as shown in FIGS. 5L and 6L, the third metal layer 145 (FIG. 5K and FIG. 6K) is patterned by a mask process to form the first light emitting region EA1 of the first pixel region P1, A lower layer 146a which is in contact with the drain electrode 136a of the driving thin film transistor DTr1 provided in the first device region DA1 through the drain contact hole 143 and is made of a metal material having excellent reflectivity, A first anode electrode 146 having a double layer structure of an upper layer 146b made of a transparent conductive material having a high work function value is formed.

이때, 상기 제 2 발광영역(EA2)에 있어서는 상기 제 3 금속층(145(145a, 145b))이 제거됨으로서 타 영역대비 얇은 두께를 갖는 보호층(140)이 노출된다. At this time, in the second light emitting area EA2, the third metal layer 145 (145a, 145b) is removed to expose the protective layer 140 having a thinner thickness than the other area.

다음, 도 5m 및 도 6m에 도시한 바와 같이, 상기 제 1 발광영역(EA1)에 이중층 구조를 갖는 제 1 애노드 전극(146)이 형성된 상태에서 건식식각을 진행하여 상기 제 2 발광영역(EA2)에 구비된 얇은 두께의 보호층(140)을 제거함으로서 상기 제 2 애노드 전극(122)을 노출시킨다.Next, as shown in FIGS. 5M and 6M, dry etching is performed in a state where a first anode electrode 146 having a bilayer structure is formed in the first light emitting region EA1 to form the second light emitting region EA2, The second anode electrode 122 is exposed by removing the protective layer 140 having a small thickness.

다음, 도 5n 및 도 6n에 도시한 바와 같이, 상기 제 1 및 제 2 발광영역(EA1, EA2)에 각각 구비된 상기 제 1 및 제 2 애노드 전극(146, 122) 위로 유기절연물질 예를들면 폴리이미드(poly imide), 스티렌(styrene), 메틸마사크릴레이트(methyl mathacrylate), 폴리테트라플로우틸렌(polytetrafluoroethylene) 중 어느 하나를 도포하고 이를 마스크 공정을 진행하여 패터닝함으로서 각 화소영역(P1, P2)의 경계 더욱 정확히는 각 발광영역(EA1, EA2)을 테두리하는 뱅크(155)를 형성한다. Next, as shown in FIGS. 5N and 6N, an organic insulating material, for example, an organic insulating material is formed on the first and second anode electrodes 146 and 122 provided in the first and second light emitting regions EA1 and EA2, respectively The pixel regions P1 and P2 may be patterned by applying any one of polyimide, styrene, methyl mathacrylate and polytetrafluoroethylene, The bank 155 is formed so as to border the luminescent regions EA1 and EA2 more precisely.

이때, 상기 뱅크(155)는 각 제 1 및 제 2 발광영역(EA1, EA2)에 구비된 제 1 및 제 2 애노드 전극(146, 122)의 가장자리와 중첩하도록 형성하는 것이 특징이다. At this time, the bank 155 is formed so as to overlap the edges of the first and second anode electrodes 146 and 122 provided in the first and second light emitting regions EA1 and EA2.

다음, 도 5o 및 도 6o에 도시한 바와 같이, 상기 뱅크(155)가 형성된 제 1 기판(110)에 대해 상기 뱅크(155)와 제 1 및 제 2 애노드 전극(146, 122) 위로 고상의 유기 발광 물질을 쉐도우 마스크(미도시)를 이용하여 열증착을 실시하거나, 또는 잉크젯 장치(미도시) 또는 노즐 코팅장치(미도시)를 이용하여 액상의 유기 발광 물질을 상기 뱅크(155)로 둘러싸인 각 화소영역(P1, P2) 내의 발광영역(EA1, EA2)에 대응하여 분사 또는 드롭핑 함으로서 유기 발광층(163)을 형성한다.Next, as shown in FIGS. 5O and 6O, the first substrate 110 on which the banks 155 are formed is exposed to a solid organic state on the banks 155 and the first and second anode electrodes 146 and 122, The luminescent material is thermally evaporated using a shadow mask (not shown), or an organic luminescent material in a liquid state is surrounded by the bank 155 using an inkjet apparatus (not shown) or a nozzle coating apparatus (not shown) The organic light emitting layer 163 is formed by jetting or dropping in correspondence to the light emitting regions EA1 and EA2 in the pixel regions P1 and P2.

한편, 도면에 있어서는 상기 제 1 및 제 2 애노드 전극(146, 122) 위로 단일층 구조를 갖는 유기 발광층(163)이 형성된 것을 일례로 보이고 있지만, 상기 유기 발광층(163)은 발광효율 향상을 위해 다수층 구조로 이루어질 수도 있다. Although an organic light emitting layer 163 having a single layer structure is formed on the first and second anode electrodes 146 and 122 in the drawing, the organic light emitting layer 163 may include a plurality of Layer structure.

이 경우, 상기 단일층의 유기 발광층(163)을 형성한 동일한 방법을 진행하거나, 또는 표시영역 내에 전면 증착하는 방법을 진행하여 상기 유기 발광층(163)의 하부 정공주입층(hole injection layer)(미도시)과 정공수송층(hole transporting layer)(미도시)을 선택적으로 더 형성하고, 상기 유기 발광층(163)의 상부에 전자수송층(electron transporting layer)(미도시) 및 전자주입층(electron injection layer)(미도시)을 선택적으로 더 형성할 수도 있다. In this case, the same method as that for forming the single-layer organic light-emitting layer 163 is performed, or a method for performing front-side deposition in the display region is performed to form a hole injection layer (not shown) of the organic light- An electron transporting layer (not shown) and an electron injection layer (not shown) are formed on the organic light emitting layer 163, and a hole transporting layer (not shown) (Not shown) may be selectively formed.

다음, 도 5p 및 도 6p에 도시한 바와 같이, 상기 유기 발광층(163) 위로 일함수 값이 비교적 낮은 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 은(Ag), 마그네슘(Mg), 금(Au), 알루미늄마그네슘 합금(AlMg) 중 어느 하나 또는 둘 이상을 혼합하여 표시영역 전면에 증착하여 캐소드 전극(167)을 형성함으로서 본 발명의 실시예에 따른 양면 표시형 유기전계 발광소자용 제 1 기판(110)을 완성한다. Next, as shown in FIGS. 5P and 6P, a metal material having a relatively low work function value such as aluminum (Al), an aluminum alloy (AlNd), silver (Ag), magnesium (Mg ), Gold (Au), and aluminum magnesium alloy (AlMg) are mixed and deposited on the entire surface of the display region to form the cathode electrode 167. Thus, the double-sided display type organic electroluminescent device The first substrate 110 is completed.

이때, 전술한 방법에 의해 각 화소영역(P1, P2) 내에 순차 적층된 상기 애노드 전극(146, 122)과 유기 발광층(163)과 캐소드 전극(167)은 유기전계 발광 다이오드(E)를 이룬다.At this time, the anode electrodes 146 and 122, the organic light emitting layer 163, and the cathode electrode 167, which are sequentially stacked in the pixel regions P1 and P2, form the organic electroluminescent diode E by the above-described method.

다음, 도 5q 및 도 6q에 도시한 바와 같이, 상기 제 1 기판(110)과 대응하여 상기 유기발광 다이오드(E)의 인캡슐레이션을 위해 제 2 기판(170)이 대향하여 위치시키고, 상기 제 1 기판(110)과 제 2 기판(170)의 사이에는 투명하며 접착 특성을 갖는 프릿(Frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 페이스 씰(미도시)을 상기 제 1 기판(110)의 전면에 코팅한 상태에서 상기 제 1 기판(110)과 제 2 기판(170)을 합착하거나, 또는 진공 혹은 불활성 가스 분위기에서 상기 제 1 기판(110)의 가장자리를 따라 씰패턴(미도시)을 형성한 후 상기 제 1 및 제 2 기판(110, 170)을 합착함으로서 본 발명의 실시예에 따른 양면 표시형 유기전계 발광소자(101)를 완성한다.Next, as shown in FIGS. 5Q and 6Q, the second substrate 170 is opposed to the first substrate 110 in order to encapsulate the organic light emitting diode E, A face seal (not shown) made of any one of frit, organic insulating material, and polymer material having a transparent and adhesive property is disposed between the first substrate 110 and the second substrate 170, (Not shown) along the edges of the first substrate 110 in a vacuum or an inert gas atmosphere, or the first substrate 110 and the second substrate 170 are bonded together And then the first and second substrates 110 and 170 are bonded together to complete the double-sided display type organic light emitting device 101 according to the embodiment of the present invention.

한편, 상기 제 1 기판(110)의 상기 제 2 전극(167) 위로 무기절연물질 또는 유기절연물질을 증착 또는 도포하거나, 또는 점착층(미도시)을 재개하여 필름(미도시)을 부착함으로서 인캡슐레이션 막(미도시)으로 이용할 경우, 상기 제 2 기판(170)은 생략될 수도 있다.
Alternatively, an inorganic insulating material or an organic insulating material may be deposited or coated on the second electrode 167 of the first substrate 110, or an adhesive layer (not shown) may be resumed to attach a film (not shown) When used as an encapsulation film (not shown), the second substrate 170 may be omitted.

본 발명은 전술한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
The present invention is not limited to the above-described embodiments, and various changes and modifications can be made without departing from the spirit of the present invention.

110 : 제 1 기판
111 : 버퍼층
113 : 반도체층
113a, 113b : 액티브영역 및 오믹영역
116 : 게이트 절연막
118 : 게이트 전극
118a, 118b :(게이트 전극의)하부층 및 상부층
122 : 제 2 애노드 전극
123 : 층간절연막
125 : 반도체층 콘택홀
133 : 소스 전극
136 : 드레인 전극
140 : 보호층
145 :제 3 금속층
145a, 145b : (제 3 금속층의)하부층 및 상부층
DA2 : 제 2 소자영역
DTr2 : 구동 박막트랜지스터
P2 : 제 2 화소영역
110: first substrate
111: buffer layer
113: semiconductor layer
113a, 113b: an active region and an ohmic region
116: gate insulating film
118: gate electrode
118a, 118b: a lower layer (of the gate electrode)
122: second anode electrode
123: Interlayer insulating film
125: semiconductor layer contact hole
133: source electrode
136: drain electrode
140: Protective layer
145: third metal layer
145a, 145b: a lower layer (of the third metal layer)
DA2: second element region
DTr2: driving thin film transistor
P2: second pixel region

Claims (14)

다수의 제 1 화소영역과 제 2 화소영역이 정의된 기판과;
상기 각 제 1 및 제 2 화소영역 내의 각 소자영역에 구비되는 구동 및 스위칭 박막트랜지스터와;
상기 구동 및 스위칭 박막트랜지스터 위로 형성된 보호층과;
상기 구동 박막트랜지스터의 드레인 전극과 연결되며 상기 제 1 및 제 2 화소영역 내의 각 발광영역에 각각 구비되는 유기전계 발광 다이오드
를 포함하며, 상기 제 1 화소영역에는 상기 유기전계 발광다이오드가 상기 보호층 상에 배치되어 상부 발광하며, 상기 제 2 화소영역에는 상기 유기전계 발광다이오드가 상기 보호층에 구비된 제 1 개구를 통해 게이트 절연막 상에 형성되며 하부 발광하는 것이 특징인 양면 표시형 유기전계 발광소자.
A substrate on which a plurality of first pixel regions and a second pixel region are defined;
A driving and switching thin film transistor provided in each element region in each of the first and second pixel regions;
A protective layer formed over the driving and switching thin film transistors;
An organic light emitting diode (OLED) connected to the drain electrode of the driving thin film transistor and provided in each of the light emitting regions in the first and second pixel regions,
Wherein the organic light emitting diode is disposed on the passivation layer and emits light on the first pixel region, and the organic light emitting diode is disposed in the second pixel region through a first opening provided in the passivation layer Type organic electroluminescent device is formed on the gate insulating film and emits light at the bottom.
제 1 항에 있어서,
상기 유기전계 발광 다이오드는 제 1 전극과 유기 발광층과 제 2 전극으로 구성되며,
상기 제 1 화소영역에 구비되는 상기 제 1 전극은 금속물질로 이루어진 하부층과 투명 도전성 물질로 이루어진 상부층의 이중층 구조를 이루며,
상기 제 2 화소영역에 구비되는 상기 제 1 전극은 투명 도전성 물질의 단일층 구조로 이루어진 것이 특징인 양면 표시형 유기전계 발광소자.
The method according to claim 1,
The organic light emitting diode includes a first electrode, an organic light emitting layer, and a second electrode,
The first electrode included in the first pixel region has a double layer structure of a lower layer made of a metal material and an upper layer made of a transparent conductive material,
Wherein the first electrode provided in the second pixel region has a single layer structure of a transparent conductive material.
제 1 항에 있어서,
상기 보호층은 상기 제 1 화소영역에 있어서 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀이 구비되며, 상기 드레인 전극과 제 1 전극은 상기 드레인 콘택홀을 통해 서로 접촉하는 것이 특징이며,
상기 제 2 화소영역에 있어서 상기 구동 박막트랜지스터의 드레인 전극은 그 일끝단이 상기 발광영역까지 연장하여 상기 게이트 절연막 상에 형성된 제 1 전극과 접촉하는 것이 특징인 양면 표시형 유기전계 발광소자.
The method according to claim 1,
Wherein the passivation layer has a drain contact hole exposing a drain electrode of the driving thin film transistor in the first pixel region, and the drain electrode and the first electrode are in contact with each other through the drain contact hole,
Wherein the drain electrode of the driving thin film transistor in the second pixel region is connected to the first electrode formed on the gate insulating layer, the one end of the drain electrode extending to the light emitting region.
제 1 항에 있어서,
상기 제 1 및 제 2 화소영역의 각 소자영역에 구비 구동 및 스위칭 막막트랜지스터는 각각, 폴리실리콘의 반도체층과 상기 게이트 절연막과 게이트 전극과 층간절연막과 서로 이격하는 소스 및 드레인 전극의 적층 구조를 이루는 것이 특징인 양면 표시형 유기전계 발광소자.
The method according to claim 1,
The driving and switching film transistors included in the respective device regions of the first and second pixel regions may be formed of a stacked structure of a polysilicon semiconductor layer, a gate insulating film, a gate electrode, and an interlayer insulating film, Type organic electroluminescent device.
제 4 항에 있어서,
상기 폴리실리콘의 반도체층은 상기 게이트 전극에 대응하여 액티브영역과 이의 양측으로 불순물이 도핑된 오믹영역으로 구성되며,
상기 층간절연막은 상기 각 오믹영역을 노출시키는 반도체층 콘택홀과, 상기 제 2 화소영역의 발광영역에 대응하여 상기 제 1 개구와 더불어 상기 제 1 전극을 노출시키는 제 2 개구가 구비되며,
상기 각 소스 및 드레인 전극은 상기 반도체층 콘택홀을 통해 상기 각 반도체층의 오믹영역과 접촉하는 것이 특징인 양면 표시형 유기전계 발광소자.
5. The method of claim 4,
The semiconductor layer of the polysilicon includes an active region corresponding to the gate electrode and an ohmic region doped with impurities on both sides of the active region,
Wherein the interlayer insulating film has a semiconductor layer contact hole exposing the respective ohmic regions and a second opening corresponding to the light emitting region of the second pixel region and exposing the first electrode together with the first opening,
Wherein each of the source and drain electrodes is in contact with an ohmic region of each semiconductor layer through the semiconductor layer contact hole.
제 4 항에 있어서,
상기 각 게이트 전극은 투명 도전성 물질의 하부층과, 저저항 금속물질의 상부층의 이중층 구조를 이루는 것이 특징인 양면 표시형 유기전계 발광소자.
5. The method of claim 4,
Wherein each of the gate electrodes comprises a lower layer of a transparent conductive material and an upper layer of a low resistance metal material.
제 6 항에 있어서,
상기 제 1 및 제 2 화소영역에는 각각 스토리지 영역이 더욱 정의되며, 상기 스토리지 영역에는 상기 반도체층이 형성된 동일한 층에 상기 오믹영역을 이루는 불순물이 도핑된 폴리실리콘으로 이루어진 제 1 스토리지 전극이 구비되며, 상기 층간절연막 위로 상기 게이트 전극의 하부층을 이루는 동일한 물질로 상기 제 1 스토리지 전극에 대응하여 단일층 구조의 제 2 스토리지 전극이 구비됨으로서 서로 중첩하는 상기 제 1 스토리지 전극 및 제 2 스토리지 전극과 이들 두 전극 사이에 개재된 상기 게이트 절연막은 스토리지 커패시터를 이루는 것이 특징인 양면 표시형 유기전계 발광소자.
The method according to claim 6,
Wherein a storage region is further defined in each of the first and second pixel regions and a first storage electrode made of polysilicon doped with impurities forming the ohmic region is formed in the same layer in which the semiconductor layer is formed, A second storage electrode having a single layer structure corresponding to the first storage electrode is formed on the interlayer insulating layer and is made of the same material as a lower layer of the gate electrode so that the first storage electrode and the second storage electrode overlap each other, Wherein the gate insulating layer is a storage capacitor.
제 7 항에 있어서,
상기 게이트 절연막 위로 상기 스위칭 박막트랜지스터의 게이트 전극과 연결되며 일방향으로 연장하는 게이트 배선과;
상기 층간절연막 위로 상기 게이트 배선과 교차하며, 상기 스위칭 박막트랜지스터의 소스 전극과 연결된 데이터 배선과, 상기 구동 박막트랜지스터와 연결되며 상기 데이터 배선과 이격하는 전원배선
을 포함하는 양면 표시형 유기전계 발광소자.
8. The method of claim 7,
A gate wiring connected to the gate electrode of the switching thin film transistor over the gate insulating film and extending in one direction;
A data line connected to the source electrode of the switching thin film transistor and intersecting the gate line above the interlayer insulating film; a power line connected to the driving thin film transistor and spaced apart from the data line;
Lt; RTI ID = 0.0 > 1, < / RTI >
제 8 항에 있어서,
상기 제 1 및 제 2 화소영역의 경계에 상기 각 제 1 전극의 가장자리와 중첩하며 뱅크가 형성된 것이 특징인 양면 표시형 유기전계 발광소자.
9. The method of claim 8,
Wherein a bank is formed at a boundary between the first and second pixel regions, the bank overlapping an edge of each of the first electrodes.
다수의 제 1 화소영역과 제 2 화소영역이 정의된 기판 상의 각 제 1 및 제 2 화소영역 내에 정의된 소자영역에 각각 폴리실리콘의 반도체층을 형성하는 단계와;
상기 폴리실리콘의 반도체층 위로 전면에 게이트 절연막을 형성하는 단계와;
상기 게이트 절연막 위로 상기 각 소자영역에 투명 도전성 물질로 이루어진 하부층과 금속물질로 이루어진 상부층의 이중층 구조를 갖는 게이트 전극과 상기 제 2 화소영역에 대응하여 상기 게이트 전극과 동일한 이중층 구조의 애노드 패턴을 형성하는 단계와;
상기 게이트 전극을 도핑 방지 마스크로 하여 불순물의 도핑을 진행함으로서 상기 반도체층에 오믹영역을 형성하는 단계와;
상기 게이트 전극 위로 상기 각 반도체층의 오믹영역을 노출시키는 반동체층 콘택홀과 상기 제 2 화소영역의 애노드 패턴에 대응하여 제 1 개구를 갖는 층간절연막을 형성하는 단계와;
상기 층간절연막 위로 상기 각 반도체층 콘택홀을 통해 상기 오믹영역과 각각 접촉하며 서로 이격하는 소스 전극 및 드레인 전극을 형성함으로서 각 소자영역에 스위칭 및 구동 박막트랜지스터를 형성하는 동시에 상기 제 2 화소영역에 형성되는 구동 박막트랜지스터의 드레인 전극은 그 일끝단을 연장하여 상기 애노드 패턴의 일끝단과 접촉하도록 하며, 상기 애노드 패턴의 상부층을 제거하여 제 1 애노드 전극을 형성하는 단계와;
상기 스위칭 및 구동 박막트랜지스터 위로 제 1 두께를 가지며 상기 제 1 화소영역에 구비되는 구동 박막트랜지스터의 드레인 전극을 노출하는 드레인 콘택홀을 가지며, 상기 애노드 패턴에 대응하여 상기 제 1 두께보다 얇은 제 2 두께를 갖는 것을 특징으로 하는 보호층을 형성하는 단계와;
상기 보호층 위로 제 1 화소영역에 금속물질의 하부층과 투명 도전성 물질의 상부층의 이중층 구조를 갖는 제 2 애노드 전극을 형성하는 단계와;
상기 제 2 두께를 갖는 보호층을 제거하여 상기 제 1 애노드 전극을 노출시키는 단계와;
상기 제 1 및 제 2 애노드 전극에 대응하여 유기 발광층을 형성하는 단계와;
상기 유기 발광층 위로 캐소드 전극을 형성하는 단계
를 포함하는 양면 표시형 유기전계 발광소자의 제조방법.
Forming a polysilicon semiconductor layer on each of the device regions defined in the first and second pixel regions on the substrate on which the first pixel region and the second pixel region are defined;
Forming a gate insulating film over the semiconductor layer of the polysilicon;
A gate electrode having a bilayer structure of a lower layer made of a transparent conductive material and an upper layer made of a metal material over each of the device regions above the gate insulating film and an anode pattern having the same double layer structure as the gate electrode corresponding to the second pixel region ;
Forming an ohmic region in the semiconductor layer by doping the impurity using the gate electrode as a doping-preventing mask;
Forming an interlayer insulating film having a contact hole on the gate electrode and exposing the ohmic region of each semiconductor layer and a first opening corresponding to the anode pattern of the second pixel region;
A source electrode and a drain electrode that are in contact with the ohmic region and are spaced apart from each other through the semiconductor layer contact holes are formed on the interlayer insulating film to form a switching and driving thin film transistor in each device region, The drain electrode of the driving thin film transistor having one end thereof is extended to be in contact with one end of the anode pattern, and the upper layer of the anode pattern is removed to form a first anode electrode;
And a drain contact hole having a first thickness over the switching and driving thin film transistor and exposing a drain electrode of a driving thin film transistor provided in the first pixel region, wherein a second thickness corresponding to the anode pattern is smaller than the first thickness Forming a protective layer on the substrate;
Forming a second anode electrode having a double layer structure of a lower layer of a metal material and an upper layer of a transparent conductive material in the first pixel region on the protective layer;
Removing the protective layer having the second thickness to expose the first anode electrode;
Forming an organic light emitting layer corresponding to the first and second anode electrodes;
Forming a cathode electrode over the organic light emitting layer
Lt; RTI ID = 0.0 > 1, < / RTI >
제 10 항에 있어서,
상기 반도체층을 형성하는 단계는 각 제 1 및 제 2 화소영역내의 스토리지 영역에 상기 반도체층과 동일한 물질로 이루어진 제 1 스토리지 전극을 형성하는 단계를 포함하고,
상기 각 반도체층 내에 오믹영역을 형성하는 단계는 상기 제 1 스토리지 전극에 불순물을 도핑하는 단계를 포함하며,
상기 게이트 전극을 형성하는 단계는 상기 게이트 절연막 위로 상기 제 1 스토리지 영역에 대응하여 상기 게이트 전극의 하부층을 이루는 동일한 물질로 이루어진 단일층의 제 2 스토리지 전극을 형성하는 단계를 포함하는 양면 표시형 유기전계 발광소자의 제조방법.
11. The method of claim 10,
Wherein forming the semiconductor layer includes forming a first storage electrode made of the same material as the semiconductor layer in a storage region in each of the first and second pixel regions,
Wherein forming the ohmic region in each semiconductor layer comprises doping the first storage electrode with an impurity,
Wherein the step of forming the gate electrode comprises forming a single layer of a second storage electrode on the gate insulating layer, the second storage electrode being made of the same material as the lower layer of the gate electrode corresponding to the first storage region. A method of manufacturing a light emitting device.
제 11 항에 있어서,
상기 이중층 구조의 게이트 전극 및 애노드 패턴과 상기 단일층 구조의 제 2 스토리지 전극을 형성하는 단계는,
상기 게이트 절연막 위로 투명 도전성 물질층과 금속층을 순차 적층 형성하는 단계와;
상기 저저항 금속층 위로 제 1 두께의 제 1 포토레지스트 패턴과 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와;
상기 제 1 및 제 2 포토레지스트 패턴을 외측으로 노출된 상기 금속층 이의 하부에 위치한 상기 투명 도전성 물질층을 제거하여 이중층 구조의 상기 게이트 전극과 애노드 패턴 및 이중층 구조를 갖는 스토리지 패턴을 형성하는 단계와;
애싱을 진행하여 상기 제 2 포토레지스트 패턴을 제거함으로서 상기 스토리지 패턴을 노출시키는 단계와;
식각을 진행하여 상기 스토리지 패턴의 상부층을 제거함으로서 투명 도전성 물질의 단일층 구조를 상기 제 1 스토리지 전극을 형성하는 단계와;
스트립을 진행하여 상기 제 1 포토레지스트 패턴을 제거하는 단계
를 포함하는 양면 표시형 유기전계 발광소자의 제조방법.
12. The method of claim 11,
Forming the gate electrode and the anode pattern of the double layer structure and the second storage electrode of the single layer structure,
Sequentially forming a transparent conductive material layer and a metal layer on the gate insulating layer;
Forming a first photoresist pattern of a first thickness over the low resistance metal layer and a second photoresist pattern of a second thickness thinner than the first thickness;
Forming a storage pattern having an anode pattern and a bilayer structure with the gate electrode of the bilayer structure by removing the transparent conductive material layer located under the metal layer exposed to the outside of the first and second photoresist patterns;
Exposing the storage pattern by ashing and removing the second photoresist pattern;
Forming a first layer of a transparent conductive material on the first storage electrode by etching and removing an upper layer of the storage pattern;
Removing the first photoresist pattern by advancing the strip
Lt; RTI ID = 0.0 > 1, < / RTI >
제 10 항에 있어서,
상기 게이트 전극을 형성하는 단계는 상기 스위칭 박막트랜지스터의 게이트 전극과 연결되며 일 방향으로 연장하는 게이트 배선을 형성하는 단계를 포함하며,
상기 소스 및 드레인 전극을 형성하는 단계는 상기 게이트 배선과 교차하며 상기 스위칭 박막트랜지스터의 소스 전극과 연결된 데이터 배선과, 상기 데이터 배선과 이격하여 전원배선을 형성하는 단계를 포함하는 양면 표시형 유기전계 발광소자의 제조방법.
11. The method of claim 10,
Wherein forming the gate electrode includes forming a gate wiring connected to the gate electrode of the switching thin film transistor and extending in one direction,
Wherein the step of forming the source and drain electrodes comprises: forming a power line interconnection with the gate line and a data line connected to the source electrode of the switching thin film transistor; / RTI >
제 10 항에 있어서,
상기 반도체층을 형성하기 이전에 상기 기판 상에 버퍼층을 형성하는 단계와;
상기 제 1 및 제 2 애노드 전극의 가장자리와 중첩하며 상기 제 1 및 제 2 화소영역의 경계에 뱅크를 형성하는 단계
를 포함하는 양면 표시형 유기전계 발광소자의 제조방법.
11. The method of claim 10,
Forming a buffer layer on the substrate before forming the semiconductor layer;
Forming a bank on the boundary of the first and second pixel regions and overlapping edges of the first and second anode electrodes
Lt; RTI ID = 0.0 > 1, < / RTI >
KR1020120154243A 2012-12-27 2012-12-27 Dual sided emission type Organic electro luminescent device KR102078022B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120154243A KR102078022B1 (en) 2012-12-27 2012-12-27 Dual sided emission type Organic electro luminescent device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120154243A KR102078022B1 (en) 2012-12-27 2012-12-27 Dual sided emission type Organic electro luminescent device

Publications (2)

Publication Number Publication Date
KR20140084603A true KR20140084603A (en) 2014-07-07
KR102078022B1 KR102078022B1 (en) 2020-02-17

Family

ID=51734454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120154243A KR102078022B1 (en) 2012-12-27 2012-12-27 Dual sided emission type Organic electro luminescent device

Country Status (1)

Country Link
KR (1) KR102078022B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170068656A (en) * 2015-12-09 2017-06-20 삼성디스플레이 주식회사 Organic light emitting display and method for manufacturing the same
TWI641169B (en) * 2017-07-26 2018-11-11 友達光電股份有限公司 Dual-side display and method for fabricating the same
KR20190066748A (en) * 2017-12-06 2019-06-14 엘지디스플레이 주식회사 Display device and method of manufacturing the same
KR20190072060A (en) * 2017-12-15 2019-06-25 엘지디스플레이 주식회사 Electroluminescent Display Device
CN111937160A (en) * 2018-03-28 2020-11-13 堺显示器制品株式会社 Organic EL display device and method for manufacturing the same
WO2021140535A1 (en) * 2020-01-06 2021-07-15 シャープ株式会社 Display device
US11205685B2 (en) * 2018-04-19 2021-12-21 Lg Display Co., Ltd. Electro-luminescent display device and method of fabricating the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050068973A (en) * 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 Organic electro luminescence display device
KR20050070908A (en) * 2003-12-31 2005-07-07 엘지.필립스 엘시디 주식회사 Top emission type electroluminescent device and method of fabricating the same
KR20060028251A (en) * 2004-09-24 2006-03-29 엘지.필립스 엘시디 주식회사 Organic electroluminescent device and method for fabricating the same
KR20060040232A (en) * 2004-11-04 2006-05-10 삼성에스디아이 주식회사 Organic light emitting display capable of displaying pictures to a different direction with one panel and fabrication method of the same
KR20080062170A (en) * 2006-12-29 2008-07-03 엘지디스플레이 주식회사 Liquid crystal display and method for manufacturing of the same
KR20110053804A (en) * 2009-11-16 2011-05-24 삼성모바일디스플레이주식회사 Organic light emitting diode display and method for manufacturing the same
KR20110126379A (en) * 2010-05-17 2011-11-23 삼성모바일디스플레이주식회사 Organic light emitting display device and manufacturing method of the same
KR20120002467A (en) * 2010-06-30 2012-01-05 삼성모바일디스플레이주식회사 Organic light emitting diode display and method for fabricating of the same
KR20120042582A (en) * 2010-10-25 2012-05-03 엘지디스플레이 주식회사 Dual sided emission type organic electro luminescent device
KR20120063745A (en) * 2010-12-08 2012-06-18 삼성모바일디스플레이주식회사 Organic light emitting display device and manufacturing method of the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050068973A (en) * 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 Organic electro luminescence display device
KR20050070908A (en) * 2003-12-31 2005-07-07 엘지.필립스 엘시디 주식회사 Top emission type electroluminescent device and method of fabricating the same
KR20060028251A (en) * 2004-09-24 2006-03-29 엘지.필립스 엘시디 주식회사 Organic electroluminescent device and method for fabricating the same
KR20060040232A (en) * 2004-11-04 2006-05-10 삼성에스디아이 주식회사 Organic light emitting display capable of displaying pictures to a different direction with one panel and fabrication method of the same
KR20080062170A (en) * 2006-12-29 2008-07-03 엘지디스플레이 주식회사 Liquid crystal display and method for manufacturing of the same
KR20110053804A (en) * 2009-11-16 2011-05-24 삼성모바일디스플레이주식회사 Organic light emitting diode display and method for manufacturing the same
KR20110126379A (en) * 2010-05-17 2011-11-23 삼성모바일디스플레이주식회사 Organic light emitting display device and manufacturing method of the same
KR20120002467A (en) * 2010-06-30 2012-01-05 삼성모바일디스플레이주식회사 Organic light emitting diode display and method for fabricating of the same
KR20120042582A (en) * 2010-10-25 2012-05-03 엘지디스플레이 주식회사 Dual sided emission type organic electro luminescent device
KR20120063745A (en) * 2010-12-08 2012-06-18 삼성모바일디스플레이주식회사 Organic light emitting display device and manufacturing method of the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170068656A (en) * 2015-12-09 2017-06-20 삼성디스플레이 주식회사 Organic light emitting display and method for manufacturing the same
TWI641169B (en) * 2017-07-26 2018-11-11 友達光電股份有限公司 Dual-side display and method for fabricating the same
KR20190066748A (en) * 2017-12-06 2019-06-14 엘지디스플레이 주식회사 Display device and method of manufacturing the same
US10930723B2 (en) 2017-12-06 2021-02-23 Lg Display Co., Ltd. Display device
KR20190072060A (en) * 2017-12-15 2019-06-25 엘지디스플레이 주식회사 Electroluminescent Display Device
CN111937160A (en) * 2018-03-28 2020-11-13 堺显示器制品株式会社 Organic EL display device and method for manufacturing the same
US11205685B2 (en) * 2018-04-19 2021-12-21 Lg Display Co., Ltd. Electro-luminescent display device and method of fabricating the same
WO2021140535A1 (en) * 2020-01-06 2021-07-15 シャープ株式会社 Display device

Also Published As

Publication number Publication date
KR102078022B1 (en) 2020-02-17

Similar Documents

Publication Publication Date Title
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
KR101015850B1 (en) Method for manufacturing organic light emitting diode display
KR101961190B1 (en) Organic electro-luminescence device and method of fabricating the same
US9209231B2 (en) Array substrate, method for fabricating the same, and OLED display device
KR101378439B1 (en) Organic light emitting diode display and method for manufacturing the same
KR101155903B1 (en) Organic light emitting diode display and method for manufacturing the same
KR100895313B1 (en) Organic electro-luminescence display panel
KR101697611B1 (en) Organic electro luminescent device
KR101429933B1 (en) Organic Light Emitting Display Device And Method For Fabricating Of The Same
KR101575168B1 (en) Top emission type organic electro luminescent device and method of fabricating the same
KR101333612B1 (en) Organic Electroluminescent Device and method of fabricating the same
KR101719372B1 (en) Method For Manufacturing An Organic Light Emitting Diode Display Device Having A Reflective Electrode
KR20100081772A (en) Organic light emitting diode display
KR102078022B1 (en) Dual sided emission type Organic electro luminescent device
US8946008B2 (en) Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
KR20100076603A (en) Organic electro luminescent device and method of fabricating the same
KR20140146426A (en) Display device and method for manufacturing display device
KR101820166B1 (en) White organic light emitting diode display device and method of fabricating the same
KR20110015757A (en) Organic light emitting display device and method for fabricating the same
KR101560233B1 (en) Organic Light Emitting Display Device and Method for fabricating the same
KR20150067974A (en) Organic electro luminescent device and method of fabricating the same
KR20080077775A (en) Thin film transistor, organic light emitting device including thin film transistor, and manufacturing method thereof
KR20210090779A (en) Display apparatus and manufacturing the same
KR20210086247A (en) Display apparatus
KR100899428B1 (en) Organic light emitting diode display device and fabrication method of the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant