KR20130100743A - 게르마늄 박막의 성막 방법 - Google Patents

게르마늄 박막의 성막 방법 Download PDF

Info

Publication number
KR20130100743A
KR20130100743A KR1020130022229A KR20130022229A KR20130100743A KR 20130100743 A KR20130100743 A KR 20130100743A KR 1020130022229 A KR1020130022229 A KR 1020130022229A KR 20130022229 A KR20130022229 A KR 20130022229A KR 20130100743 A KR20130100743 A KR 20130100743A
Authority
KR
South Korea
Prior art keywords
germanium
geh
thin film
film
forming
Prior art date
Application number
KR1020130022229A
Other languages
English (en)
Other versions
KR101587319B1 (ko
Inventor
아키노부 가키모토
시게루 나카지마
가즈히데 하세베
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20130100743A publication Critical patent/KR20130100743A/ko
Application granted granted Critical
Publication of KR101587319B1 publication Critical patent/KR101587319B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은, 반도체 디바이스의 특성상, 우려되는 구조가 발생하는 것을 억제하면서, 양호한 평탄성을 유지한 채, 막 두께를 보다 얇게 하는 것이 가능한 게르마늄 박막의 성막 방법을 제공한다. 이 게르마늄 박막의 성막 방법은, 아미노 게르만계 가스를 사용하여 하지의 표면에 게르마늄을 흡착시켜, 게르마늄 시드층을 형성하는 공정(스텝 S1)과, 게르만계 가스를 사용하여 게르마늄 시드층의 표면에 게르마늄 박막을 퇴적하는 공정(스텝 S2)을 구비한다.

Description

게르마늄 박막의 성막 방법{METHOD OF FORMING A GERMANIUM THIN FILM}
본 발명은 게르마늄 박막의 성막 방법에 관한 것이다.
반도체 재료로서, IV족 원소인 게르마늄(Ge)이 알려져 있다. 게르마늄은 예부터 반도체 디바이스에 사용되고 있던 재료인데, 현재에는 실리콘이 많이 사용되고 있다.
그러나, 게르마늄은 원래 실리콘보다도 캐리어의 이동도가 높다. 이 때문에, 최근 들어 고효율 태양 전지용 재료나 포스트 실리콘 세대의 재료로서, 다시 주목을 받고 있다.
게르마늄을 취급하는 데 있어서 애로가 되는 것이 절연막 등의 하지 상에 어떻게 하여 표면이 매끄러운 게르마늄 박막을 성막하는가 하는 것이다. 이 사정에 대하여, 특허문헌 1에 있어서는, 표면에 절연막을 구비한 기판을 제1 온도로 가열하여 디보란(B2H6) 또는 디보란/실란(SiH4) 혼합 가스를 공급하고, 그 후, 모노 게르만(GeH4) 함유 가스를 공급한다. 특허문헌 1에서는, 절연막의 표면을 붕소 도프 실리콘층에 의해 충분히 피복하고 나서 게르마늄 막을 성막함으로써, 게르마늄이 균일하게 성장하는 것을 발견하였다.
또한, 특허문헌 2에 있어서는, 이산화실리콘(SiO2) 기판 상에 실리콘 시드층을 퇴적한 후, 계속하여 CVD법에 의해 게르마늄 막을 퇴적함으로써, CVD법을 사용하면서 연속적으로 매끄러운 평탄성이 양호한 게르마늄 막이 얻어지는 것을 발견하였다.
일본 특허 공개 제2010-118643호 공보 일본 특허 공표 제2008-544556호 공보
전술한 바와 같이, 특허문헌 1, 2에 있어서는, 이산화실리콘 등의 하지와 게르마늄 막과의 사이에, 붕소 도프 실리콘층, 또는 실리콘 시드층이 개재하게 된다.
그러나, 하지와 게르마늄 막과의 사이에, 게르마늄 막과는 상이한 막이 개재되어 버리면, 게르마늄 막과 하지와의 밀착성의 저하나 계면 준위의 발생 등이 야기된다. 이러한 구조는, 반도체 디바이스의 특성에 악영향을 미치게 된다.
또한, 특허문헌 1, 2에 있어서는, 표면의 매끄러움의 개선은 있지만, 게르마늄 막을, 표면이 매끄럽고 양호한 평탄성 및 그 막 두께의 양호한 균일성을 유지한 채, 그 막 두께를 더욱 얇게 하는 것은 어렵다.
본 발명은 반도체 디바이스의 특성상, 우려되는 구조가 발생하는 것을 억제하면서, 표면의 양호한 평탄성 및 막 두께의 양호한 균일성을 유지한 채, 그 막 두께를 더욱 얇게 하는 것이 가능한 게르마늄 박막의 성막 방법을 제공한다.
본 발명의 일 형태에 따른 게르마늄 박막의 성막 방법은, 하지 상에 게르마늄 박막을 형성하는 게르마늄 박막의 성막 방법으로서, 아미노 게르만계 가스를 사용하여 상기 하지의 표면에 게르마늄을 흡착시켜, 게르마늄 시드층을 형성하는 공정과, 게르만계 가스를 사용하여 상기 게르마늄 시드층 상에 게르마늄 박막을 형성하는 공정을 구비한다.
본 발명에 의하면, 반도체 디바이스의 특성상, 우려되는 구조가 발생하는 것을 억제하면서, 표면의 양호한 평탄성 및 막 두께의 양호한 균일성을 유지한 채, 그 막 두께를 더욱 얇게 하는 것이 가능한 게르마늄 박막의 성막 방법을 제공할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 게르마늄 박막의 성막 방법의 일례를 도시하는 흐름도이다.
도 2a는 본 발명의 일 실시 형태에 따른 게르마늄 박막의 성막 방법의 일례의 주요한 공정을 도시하는 단면도이다.
도 2b는 본 발명의 일 실시 형태에 따른 게르마늄 박막의 성막 방법의 일례의 주요한 공정을 도시하는 단면도이다.
도 2c는 본 발명의 일 실시 형태에 따른 게르마늄 박막의 성막 방법의 일례의 주요한 공정을 도시하는 단면도이다.
도 3a는 막의 상태를 모식적으로 도시하는 도면이다.
도 3b는 막의 상태를 모식적으로 도시하는 도면이다.
도 3c는 막의 상태를 모식적으로 도시하는 도면이다.
도 3d는 막의 상태를 모식적으로 도시하는 도면이다.
도 3e는 막의 상태를 모식적으로 도시하는 도면이다.
도 3f는 막의 상태를 모식적으로 도시하는 도면이다.
도 3g는 막의 상태를 모식적으로 도시하는 도면이다.
도 4는 게르마늄 박막의 막 두께와 퇴적 시간과의 관계를 도시하는 도면이다.
도 5는 본 발명의 일 실시 형태의 변형예에 따른 게르마늄 박막의 성막 방법의 일례를 도시하는 흐름도이다.
이하, 본 발명의 일 실시 형태를 도면을 참조하여 설명한다. 또한, 전체 도면에 걸쳐 공통된 부분에는 공통의 참조 부호를 붙인다.
도 1은 본 발명의 일 실시 형태에 따른 게르마늄 박막의 성막 방법의 일례를 도시하는 흐름도, 도 2a∼도 2c는 그 성막 방법의 주요한 공정을 도시하는 단면도, 도 3a∼도 3g는 막의 상태를 모식적으로 도시하는 도면이다.
본 예는, 하지 상에 게르마늄 박막을 형성하는 성막 방법이다. 본 예에 있어서는, 하지의 일례로서, 실리콘 기판(실리콘 웨이퍼=실리콘 단결정)(1) 상에 형성된 실리콘 산화물(SiO2)막(2)을 사용한다(도 2a 참조). 하지는 실리콘 산화물막(2)에 한정되는 것은 아니다. 예를 들면, 하지로서, 표면에 수분이 있는 막이 이용되어도 된다. 수분의 일례는 도 3a에 도시한 바와 같이 히드록시기(OH)이다. 표면에 히드록시기가 있는 실리콘 산화물막(2)을 형성하기 위해서는, 예를 들어 실리콘의 원료로 되는 가스로서, 실란계 가스와 같은 수소를 포함하는 가스를 사용하여 화학적 기상 성장시키는 것이나, 수소, 예를 들어 수증기를 포함하는 분위기 중에서 실리콘을 산화하는 것 등을 들 수 있다.
다음에, 도 1의 스텝 S1 및 도 2b에 도시한 바와 같이, 아미노 게르만계 가스를 사용하여 실리콘 산화물막(2)의 표면에 게르마늄을 흡착시켜, 게르마늄 시드층(3)을 형성한다. 본 예에 있어서는, 아미노 게르만계 가스로서 GeH(NMe2)3 가스를 사용하였다.
게르마늄 시드층(3)을 형성할 때의 처리 조건의 일례는
GeH(NMe2)3 유량: 500sccm
처리 시간: 1min
처리 온도: 300℃
처리 압력: 133㎩(1Torr)
이다.
실리콘 산화물막(2)의 표면에는 수분, 예를 들어 히드록시기가 포함되어 있다. 이러한 실리콘 산화물막(2)의 표면에, 상기 처리 조건에서 아미노 게르만계 가스를 공급하면, 실리콘 산화물막(2)의 표면의 히드록시기로부터는 "수소(H)"가 분리된다. 또한, 아미노 게르만계 가스의 게르마늄(Ge)으로부터는 "질소(N)"와 함께 "탄화수소기(CxHy)"가 분리된다. 분리된 수소, 질소 및 탄화수소기는 화합하여, "아민(CxHyN)"으로 되어서 휘발되어 간다. 그리고, 실리콘 산화물막(2)의 표면의 "산소(O)"의 미결합수와, 질소(N) 및 탄화수소기(CxHy)가 분리된 아미노 게르만계 가스의 "게르마늄(Ge)"의 미 결합수가 결합해 간다. 이와 같이 하여 실리콘 산화물막(2)의 표면에는, 게르마늄을 포함하는 게르마늄 시드층(3)이 형성된다(도 3b 및 도 3c 참조).
게르마늄 시드층(3)은, 실리콘 산화물막(2)의 표면에 게르마늄이 흡착될 정도로 형성되면 되고, 예를 들어 단원자층∼수원자층의 두께가 있으면 된다(도 3b 및 도 3c 참조). 구체적인 수치를 예로 들면, 0.1∼3㎚일 것이다.
또한, 도 3b 및 도 3c에 있어서는, 도시를 간결하게 하기 위하여 아미노 게르만계 가스로서, 예를 들어 GeH3(NMe2)와 같은 구조를 갖는 아미노 게르만계 가스를 도시하고 있다.
이어서, 도 1의 스텝 S2 및 도 2c에 도시한 바와 같이, 게르만계 가스를 사용하여 게르마늄 시드층(3) 상에 게르마늄 박막(4)을 형성한다. 본 예에 있어서는, 게르만계 가스로서 GeH4 가스를 사용하였다.
게르마늄 박막(4)을 형성할 때의 처리 조건의 일례는 하기와 같다.
GeH4 유량: 10∼2000sccm
처리 시간: 60min
처리 온도: 200∼500℃
처리 압력: 13.3∼1333.2㎩(0.1∼10Torr)
상기 처리 조건에서 게르만계 가스를 게르마늄 시드층(3)의 표면에 공급하면, 게르마늄 시드층(3)으로부터는 "수소(H)"가 분리되고, 게르만계 가스의 게르마늄(Ge)으로부터는 "수소(H)"가 분리된다. 분리된 수소는 화합하여, "수소 가스(H2)"로 되어서 휘발되어 간다. 그리고, 게르마늄 시드층(3)의 "게르마늄(Ge)"의 미 결합수와, 수소(H)가 분리된 게르만계 가스의 "게르마늄(Ge)"의 미결합수가 결합해 간다. 이와 같이 하여 게르마늄 시드층(3) 상에 게르마늄을 포함하는 게르마늄 박막(4)이 형성되어 간다(도 3d 및 도 3e 참조). 또한, 상기 반응은 게르마늄 박막(4)을 형성하고 있는 동안에 일어나고, 이 결과, 게르마늄 박막(4)의 막 두께는 요구된 값을 향하여 증가해 간다(도 3f 및 도 3g 참조).
일 실시형태에 따르면, 게르마늄 박막(4)의 막 두께는, 요구에 따라서 여러 가지 값으로 설정할 수 있다. 게다가, 후술하는 바와 같이, 상기 일 실시 형태에 의해 형성되는 게르마늄 박막(4)은, 얇은 막 두께라도 표면의 평탄성 및 막 두께의 균일성이 양호해진다는 이점이 얻어진다. 이 관점에서, 예를 들어 게르마늄 박막(4)은, 단원자층∼수원자층 레벨의 얇은 막 두께이어도 된다. 일 실시형태에서는, 게르마늄 박막(4)의 두께는 1∼50㎚이어도 된다. 게르마늄 박막(4)이 그와 같은 두께의 범위에 있으면 실용적으로 된다.
도 4는, 게르마늄 박막(4)의 막 두께와 퇴적 시간과의 관계를 도시하는 도면이다.
도 4 중의 선 I는 상기 일 실시 형태를 따라서 형성된 게르마늄 박막(4)을 나타내고, 선 II는 게르마늄 시드층(3)을 형성하지 않고 실리콘 산화물막(2) 상에 직접 게르마늄 박막(4)을 형성한 비교예를 나타내고 있다.
도 4에 도시한 바와 같이, 일 실시 형태를 따라서 형성된 게르마늄 박막(4)(선 I) 쪽이 비교예에 따른 게르마늄 박막(선 II)에 비교하여 퇴적이 시작되는 시간이 빠른 것을 알 수 있다. 즉, 일 실시 형태를 따라서 형성된 게르마늄 박막(4)은 인큐베이션 시간이 짧다. 인큐베이션 시간이 짧다는 것은, 일 실시 형태는, 비교예에 비하여 게르마늄 박막(4)의 성장의 종으로 되는 "핵"이, 게르마늄 시드층(3) 상에 조밀하면서, 또한 균일하게 형성되어 있다는 것이다. 일 실시 형태에 있어서는 "핵"이 섬 형상으로 점재하고 있는 것이 아니라, 층 형상, 또는 매우 층 형상에 가까운 형태로 형성되어 있는 것이라고 생각하여도 지장은 없다.
이와 같이, 상기 일 실시 형태에 의하면, "핵"이 층 형상, 또는 매우 층 형상에 가까운 형태로 형성됨으로써, 게르마늄 박막(4)의 평탄성은, 예를 들어 단원자층∼수원자층 레벨의 얇은 막 두께의 시점부터, 양호한 것으로 할 수 있다. 게다가, 막 두께의 균일성에 대해서도, 단원자층∼수원자층 레벨의 얇은 막 두께의 시점부터, 양호해진다.
또한, 상기 일 실시 형태는, 실리콘 산화물막(2) 상에 시드층으로서 형성된 게르마늄 시드층(3)은, 게르마늄 박막(4)과 동종인 것이다. 이 때문에, 게르마늄 막을, 실리콘 등 게르마늄 이외의 물질로 이루어지는 시드층 상에 형성하고 있었던 종래에 비교하여, 반도체 디바이스의 특성상, 우려되는 구조가 발생하는 것을 억제할 수 있다는 이점도 얻을 수 있다.
따라서, 일 실시 형태에 의하면, 반도체 디바이스의 특성상, 우려되는 구조가 발생하는 것을 억제하면서, 표면의 양호한 평탄성 및 막 두께의 양호한 균일성을 유지한 채, 그 막 두께를 더 얇게 하는 것이 가능한 게르마늄 박막의 성막 방법을 얻을 수 있다.
이상, 본 발명을 일 실시 형태를 따라서 설명했지만, 본 발명은 상기 일 실시 형태에 한정되지 않고, 그 취지를 일탈하지 않는 범위에서 여러 가지 변형이 가능하다. 또한, 본 발명의 실시 형태는, 상기 일 실시 형태가 유일한 것도 아니다.
예를 들어, 상기 실시 형태에 있어서는 처리 조건을 구체적으로 예시했지만, 처리 조건은 상기 구체적인 예시에 한정되는 것은 아니다.
또한, 하지로서, 실리콘 산화물막(2)을 예시했지만, 하지는 실리콘 산화물막(2)에 한정되는 것은 아니다. 예를 들어, 실리콘 질화막이어도 되고, 다결정 실리콘막이어도, 실리콘 기판이어도 된다. 물론, 텅스텐(W), 구리(Cu), 티타늄(Ti), 티타늄나이트라이드(TiN) 등의 내부 배선층을 구성하는 것과 같은 금속막이어도 된다. 나아가, 캐패시터 등의 유전체막으로서 사용되는 것과 같은 탄탈 산화막 등 실리콘 산화막보다도 높은 비유전율을 갖는 유전체막이어도 된다. 단, 하지의 표면에는, 적어도 수분, 예를 들어 히드록시기가 있는 것이 바람직하다.
하지의 표면에 수분을 갖게 하기 위해서는, 예를 들어 도 5에 도시한 바와 같이, 게르마늄 시드층(3)을 형성하는 공정 전에, 하지의 표면에 수분을 부여하는 공정(스텝 S3)을 더 구비하도록 하여도 된다.
하지의 표면에 수분을 부여하는 공정 S3의 예로는,
(1) 하지를, 수분을 포함하는 기체 중에 노출시키는 공정
(2) 하지를, 수세하는 공정, 등을 들 수 있다.
또한, 상기 (1)에 있어서는, 수분을 포함하는 기체로서 대기를 이용하는 것도 가능하다. 이 경우, 하지의 표면에 수분을 부여하는 공정으로서, 예를 들어 하지로서 실리콘 산화물막(2)이 형성된 실리콘 기판(1)을, 대기 중에 방치하는 것만으로도 좋다.
또한, 상기 일 실시 형태에 있어서는 아미노 게르만계 가스로서, GeH(NMe2)3을 사용했지만, GeH(NMe2)3 이외에도, GeH(NMeEt)3, GeH(NEt2)3, GeH(NHEt)3, GeH(NHi-Pr)3, GeH(NHt-Bu)3, GeH2(NMe2)2, GeH2(NMeEt)2, GeH2(NEt2)2, GeH2(NHEt)2, GeH2(NHi-Pr)2, GeH2(NHt-Bu)2, GeH3(NMe2), GeH3(NMeEt), GeH3(NEt2), GeH3(NHEt), GeH3(NHi-Pr), GeH3(NHt-Bu)과 같은 아미노 게르만계 가스를 사용할 수 있다.
게르마늄 시드층(3)의 형성시에는, GeH(NMe2)3 및 상기 가스 군으로부터 선택되는 적어도 하나를 포함하는 가스가 사용되면 된다.
또한, 게르마늄 시드층(3)의 형성시에는 디게르만(Ge2H6)을 사용하여도 된다.
또한, 상기 가스 군에 있어서, Me은 메틸기, Et는 에틸기, i-Pr은 이소프로필기, t-Bu는 tert-부틸기를 나타내고 있다.
또한, 상기 일 실시 형태에 있어서는, 게르만계 가스로서, GeH4를 사용했지만, GeH4 이외에도 Ge2H6, GeCl4, GeHCl3, GeH2Cl2, GeH3Cl과 같은 게르만계 가스를 사용할 수 있다.
게르마늄 박막(4)의 형성시에는, GeH4 및 상기 가스 군으로부터 선택되는 적어도 하나를 포함하는 가스가 사용되면 된다.
또한, 게르마늄 박막(4)에는, 도펀트가 도프되어 있어도 된다. 도펀트의 예로는 붕소(B), 인(P), 비소(As), 산소(O), 탄소(C), 질소(N)를 들 수 있다. 게르마늄 박막(4)에 도펀트를 도프하는 타이밍으로는, 상기 도펀트 군 중 적어도 1개를 게르마늄 박막(4)의 성막 분위기 중에 혼합하거나, 혹은 상기 도펀트 군 중 적어도 1개를 게르마늄 박막(4)의 성막 후에 도프하는 것, 중 어느 것이어도 된다.
그 외, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변형될 수 있다.
1: 실리콘 기판
2: 실리콘 산화물막
3: 게르마늄 시드층
4: 게르마늄 박막

Claims (10)

  1. 하지 상에 게르마늄 박막을 형성하는 게르마늄 박막의 성막 방법으로서,
    아미노 게르만계 가스를 사용하여, 상기 하지의 표면에 게르마늄을 흡착시켜, 게르마늄 시드층을 형성하는 공정과,
    게르만계 가스를 사용하여, 상기 게르마늄 시드층 상에 게르마늄 박막을 형성하는 공정을 구비하는 게르마늄 박막의 성막 방법.
  2. 제1항에 있어서,
    상기 하지의 표면에 수분이 있는 게르마늄 박막의 성막 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 게르마늄 시드층을 형성하는 공정 전에,
    상기 하지의 표면에 수분을 부여하는 공정을 더 구비하는 게르마늄 박막의 성막 방법.
  4. 제3항에 있어서,
    상기 수분을 부여하는 공정이, 상기 하지를, 수분을 포함하는 기체 중에 노출시키는 공정인 게르마늄 박막의 성막 방법.
  5. 제4항에 있어서,
    상기 수분을 포함하는 기체가 대기인 게르마늄 박막의 성막 방법.
  6. 제3항에 있어서,
    상기 수분을 부여하는 공정이 상기 하지를 수세하는 공정인 게르마늄 박막의 성막 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 수분이 히드록시기인 게르마늄 박막의 성막 방법.
  8. 제1항 또는 제2항에 있어서,
    상기 아미노 게르만계 가스가 GeH(NMe2)3, GeH(NMeEt)3, GeH(NEt2)3, GeH(NHEt)3, GeH(NHi-Pr)3, GeH(NHt-Bu)3, GeH2(NMe2)2, GeH2(NMeEt)2, GeH2(NEt2)2, GeH2(NHEt)2, GeH2(NHi-Pr)2, GeH2(NHt-Bu)2, GeH3(NMe2), GeH3(NMeEt), GeH3(NEt2), GeH3(NHEt), GeH3(NHi-Pr), GeH3(NHt-Bu)으로 이루어지는 군으로부터 선택되는 적어도 1개를 포함하는 가스로부터 선택되는 게르마늄 박막의 성막 방법.
  9. 제1항 또는 제2항에 있어서,
    상기 게르만계 가스가 GeH4, Ge2H6, GeCl4, GeHCl3, GeH2Cl2, GeH3Cl으로 이루어지는 군으로부터 선택되는 적어도 1개를 포함하는 가스로부터 선택되는 게르마늄 박막의 성막 방법.
  10. 제1항 또는 제2항에 있어서,
    상기 게르마늄 박막에 B, P, As, O, C, N으로 이루어지는 군으로부터 선택되는 적어도 1개를 포함하는 도펀트가 도프되는 게르마늄 박막의 성막 방법.
KR1020130022229A 2012-03-02 2013-02-28 게르마늄 박막의 성막 방법 KR101587319B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-046829 2012-03-02
JP2012046829A JP5780981B2 (ja) 2012-03-02 2012-03-02 ゲルマニウム薄膜の成膜方法

Publications (2)

Publication Number Publication Date
KR20130100743A true KR20130100743A (ko) 2013-09-11
KR101587319B1 KR101587319B1 (ko) 2016-01-20

Family

ID=49043080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130022229A KR101587319B1 (ko) 2012-03-02 2013-02-28 게르마늄 박막의 성막 방법

Country Status (4)

Country Link
US (2) US8815714B2 (ko)
JP (1) JP5780981B2 (ko)
KR (1) KR101587319B1 (ko)
TW (1) TWI551716B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101635970B1 (ko) * 2015-02-17 2016-07-04 국방과학연구소 저압 화학기상증착법을 이용한 게르마늄 단결정 박막 제조 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214630B2 (en) 2013-04-11 2015-12-15 Air Products And Chemicals, Inc. Method of making a multicomponent film
US9174853B2 (en) 2013-12-06 2015-11-03 Gelest Technologies, Inc. Method for producing high purity germane by a continuous or semi-continuous process
CN106068335A (zh) * 2014-03-04 2016-11-02 皮考逊公司 锗或氧化锗的原子层沉积
JP6258813B2 (ja) 2014-08-12 2018-01-10 東京エレクトロン株式会社 ゲルマニウム膜の成膜方法および成膜装置
JP6584348B2 (ja) * 2016-03-07 2019-10-02 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
JP6585551B2 (ja) * 2016-06-15 2019-10-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
EP3653578B1 (de) * 2018-11-14 2021-04-21 Evonik Operations GmbH Tetrakis(trichlorsilyl) german, verfahren zu dessen herstellung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004529489A (ja) * 2001-02-12 2004-09-24 エーエスエム アメリカ インコーポレイテッド 高誘電率ゲート絶縁層の形成方法
JP2008004935A (ja) * 2006-06-21 2008-01-10 Samsung Electronics Co Ltd 薄膜の製造方法およびこれを用いた相変化メモリ素子の製造方法
JP2008501226A (ja) * 2004-02-27 2008-01-17 エーエスエム アメリカ インコーポレイテッド ゲルマニウム堆積
JP2008544556A (ja) 2005-06-22 2008-12-04 サンディスク スリーディー，エルエルシー ゲルマニウム膜を堆積させる方法
JP2009215645A (ja) * 2008-01-28 2009-09-24 Air Products & Chemicals Inc Ａｌｄ／ｃｖｄプロセスにおけるｇｓｔ膜のためのアンチモン前駆体
JP2010118643A (ja) 2008-11-14 2010-05-27 Nec Corp 半導体膜の形成方法および半導体デバイス

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3375590D1 (en) * 1982-06-22 1988-03-10 Hughes Aircraft Co Low temperature process for depositing epitaxial layers
JPH0666262B2 (ja) 1985-03-06 1994-08-24 日本電信電話株式会社 半導体装置の製造方法
US5358895A (en) * 1993-05-27 1994-10-25 Motorola, Inc. Low temperature silicon epitaxy with germanium doping
JP3437832B2 (ja) * 2000-03-22 2003-08-18 東京エレクトロン株式会社 成膜方法及び成膜装置
JP3660897B2 (ja) * 2001-09-03 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
US7238595B2 (en) * 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
JP4954448B2 (ja) * 2003-04-05 2012-06-13 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 有機金属化合物
US7166528B2 (en) * 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US7152804B1 (en) * 2004-03-15 2006-12-26 Kovlo, Inc. MOS electronic article surveillance, RF and/or RF identification tag/device, and methods for making and using the same
US7312165B2 (en) * 2004-05-05 2007-12-25 Jursich Gregory M Codeposition of hafnium-germanium oxides on substrates used in or for semiconductor devices
US7286053B1 (en) * 2004-07-31 2007-10-23 Kovio, Inc. Electronic article surveillance (EAS) tag/device with coplanar and/or multiple coil circuits, an EAS tag/device with two or more memory bits, and methods for tuning the resonant frequency of an RLC EAS tag/device
US7648927B2 (en) * 2005-06-21 2010-01-19 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7651955B2 (en) * 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
KR100757415B1 (ko) * 2006-07-13 2007-09-10 삼성전자주식회사 게르마늄 화합물 및 그 제조 방법, 상기 게르마늄 화합물을이용한 상변화 메모리 장치 및 그 형성 방법
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
US7960205B2 (en) * 2007-11-27 2011-06-14 Air Products And Chemicals, Inc. Tellurium precursors for GST films in an ALD or CVD process
US20090162973A1 (en) * 2007-12-21 2009-06-25 Julien Gatineau Germanium precursors for gst film deposition
WO2009095898A1 (en) * 2008-02-01 2009-08-06 L'air Liquide-Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude New metal precursors containing beta-diketiminato ligands
JP4967066B2 (ja) * 2010-04-27 2012-07-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
US20120220116A1 (en) * 2011-02-25 2012-08-30 Applied Materials, Inc. Dry Chemical Cleaning For Semiconductor Processing
US9171715B2 (en) * 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004529489A (ja) * 2001-02-12 2004-09-24 エーエスエム アメリカ インコーポレイテッド 高誘電率ゲート絶縁層の形成方法
JP2008501226A (ja) * 2004-02-27 2008-01-17 エーエスエム アメリカ インコーポレイテッド ゲルマニウム堆積
JP2008544556A (ja) 2005-06-22 2008-12-04 サンディスク スリーディー，エルエルシー ゲルマニウム膜を堆積させる方法
JP2008004935A (ja) * 2006-06-21 2008-01-10 Samsung Electronics Co Ltd 薄膜の製造方法およびこれを用いた相変化メモリ素子の製造方法
JP2009215645A (ja) * 2008-01-28 2009-09-24 Air Products & Chemicals Inc Ａｌｄ／ｃｖｄプロセスにおけるｇｓｔ膜のためのアンチモン前駆体
JP2010118643A (ja) 2008-11-14 2010-05-27 Nec Corp 半導体膜の形成方法および半導体デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101635970B1 (ko) * 2015-02-17 2016-07-04 국방과학연구소 저압 화학기상증착법을 이용한 게르마늄 단결정 박막 제조 방법

Also Published As

Publication number Publication date
US20140331928A1 (en) 2014-11-13
JP2013181231A (ja) 2013-09-12
TWI551716B (zh) 2016-10-01
US8815714B2 (en) 2014-08-26
KR101587319B1 (ko) 2016-01-20
US20130230975A1 (en) 2013-09-05
TW201346060A (zh) 2013-11-16
JP5780981B2 (ja) 2015-09-16

Similar Documents

Publication Publication Date Title
KR20130100743A (ko) 게르마늄 박막의 성막 방법
TWI557773B (zh) 晶種層形成方法及含矽薄膜形成方法
US10510589B2 (en) Cyclic conformal deposition/anneal/etch for Si gapfill
JP5741382B2 (ja) 薄膜の形成方法及び成膜装置
KR20130047594A (ko) 실리콘 산화물막의 성막 방법
US20180286672A1 (en) Semiconductor device with amorphous silicon filled gaps and methods for forming
CN113316835A (zh) 用于形成具有低漏电流的含硅硼膜的方法
JP6702268B2 (ja) エピタキシャルウェーハの製造方法
US10312096B2 (en) Methods for titanium silicide formation using TiCl4 precursor and silicon-containing precursor
JP5854112B2 (ja) 薄膜の形成方法及び成膜装置
JP2019110336A (ja) 非晶質薄膜の形成方法
US11521850B2 (en) Method for manufacturing semiconductor device and semiconductor device using the same
CN106783543A (zh) 无定形硅的沉积方法和3d‑nand闪存的制作方法
US20190051531A1 (en) Contact integration and selective silicide formation methods
CN108573851B (zh) 自对准晶种层及自对准薄膜的制备方法
CN104465346A (zh) 形成栅极的方法
JPH045824A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 5