KR20130082072A - 엘라스토머 접착 - Google Patents

엘라스토머 접착 Download PDF

Info

Publication number
KR20130082072A
KR20130082072A KR1020127016188A KR20127016188A KR20130082072A KR 20130082072 A KR20130082072 A KR 20130082072A KR 1020127016188 A KR1020127016188 A KR 1020127016188A KR 20127016188 A KR20127016188 A KR 20127016188A KR 20130082072 A KR20130082072 A KR 20130082072A
Authority
KR
South Korea
Prior art keywords
elastomer
elastomer layer
electrical contact
glass substrate
layer
Prior art date
Application number
KR1020127016188A
Other languages
English (en)
Other versions
KR101370119B1 (ko
Inventor
에헌 제이 웡
Original Assignee
엠파이어 테크놀로지 디벨롭먼트 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 filed Critical 엠파이어 테크놀로지 디벨롭먼트 엘엘씨
Publication of KR20130082072A publication Critical patent/KR20130082072A/ko
Application granted granted Critical
Publication of KR101370119B1 publication Critical patent/KR101370119B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Laminated Bodies (AREA)
  • Micromachines (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

일반적으로 접속들 및/또는 연관들을 생성하는 것에 관한 기술들이 여기에 제공된다. 몇몇 예들에서, 실시형태들은, 표면, 그 표면에 부착된 제 1 전기 접점, 유리 기판, 그 유리 기판에 부착된 제 2 전기 접점, 및 적어도 하나의 엘라스토머 층을 포함하는 회로에 관한 것일 수 있다. 몇몇 실시형태들에서, 엘라스토머 층이 제 1 전기 접점과 제 2 전기 접점 사이에 접점을 생성하는 것을 돕거나 또는 제공할 수 있다.

Description

엘라스토머 접착 {ELASTOMER ADHESIONS}
본 명세서의 몇몇 실시형태들은 일반적으로 2개 이상의 부분들의 전기적인 접촉 및/또는 연관을 유지하는 것에 관한 것이다.
집적 회로 기술은, 생물의학적이고 화학적인 응용들을 비롯한, 많은 응용들을 위한 유망하고 강력한 도구를 제공한다. CMOS 또는 SiGe와 같은 몇몇 집적 회로 프로세스들은, 수백만의 트랜지스터들을 온칩 (onchip) 으로 구현할 수 있는데, 이는 언패러랠 시그널 프로세싱 (unparallel signal processing) 을 제공한다. 또한, 몇몇 집적 회로 기법들은 높은 전력 레벨들, 예를 들면 와트 레벨 이상을 생성할 수 있는데, 이는 제어가능한 전기/자기 자극 (stimulus) 의 역할을 할 수 있다. 또한, 집적 회로들은 전통적인 BioMEMS를 증강시켜 이식성 (implantable) 및 초휴대성 (ultraportable) 응용들을 위한 전체적으로 낮은 시스템 폼 팩터 (form-factor) 를 달성할 수 있다.
요약
본 개시는 일반적으로 엘라스토머 (elastomer) 양태들을 포함할 수 있는 회로들을 제조하기 위한 기술들을 설명한다.
몇몇 실시형태들에서, 회로가 제공된다. 몇몇 실시형태들에서, 그 회로는 적어도 하나의 스루 비아 (through via) 와 제 1 전기 접점 (contact) 을 갖는 표면, 제 2 전기 접점을 갖는 유리 기판, 및 적어도 하나의 엘라스토머 층을 포함할 수 있다.
몇몇 실시형태들에서, 회로의 제조 방법이 제공된다. 몇몇 실시형태들에서, 그 방법은 제 1 전기 접점과 적어도 하나의 스루 비아를 갖는 표면을 제공하는 단계를 포함할 수 있다. 몇몇 실시형태들에서, 제 2 전기 접점을 갖는 유리 기판이 제공될 수 있고 그 표면 상에 엘라스토머가 도포 (apply) 될 수 있다. 몇몇 실시형태들에서, 엘라스토머 또는 유리 기판 중 적어도 하나 상에 표면 개질 처리 (surface modification treatment) 가 수행될 수 있다. 몇몇 실시형태들에서, 그 방법은 제 1 전기 접점과 제 2 전기 접점을 정렬하는 단계 및 표면과 유리 기판을 엘라스토머 층을 통해 결합하는 단계를 더 포함할 수 있다. 몇몇 실시형태들에서, 그 방법은 엘라스토머와 유리 기판을 접촉시키는 단계를 더 포함할 수 있다.
이전의 요약은 오직 예시적인 것이고 결코 제한적인 것으로 의도되지 않았다. 위에 설명된, 예시적인 양태들, 실시형태들 및 특징들에 더하여, 추가의 양태들, 실시형태들, 및 특징들이 도면 및 다음의 상세한 설명을 참조함으로써 분명해질 것이다.
도 1은 엘라스토머 코팅된 접점의 몇몇 실시형태들을 도시하는 도면이다.
도 2는 본 명세서에 제공된 방법의 몇몇 실시형태들을 도시하는 플로우차트이다.
도 3a는 표면의 몇몇 실시형태들을 도시하는 도면이다.
도 3b는 표면에 엘라스토머를 도포하기 위한 몇몇 실시형태들을 도시하는 도면이다.
도 3c는 표면 개질의 몇몇 실시형태들을 도시하는 도면이다.
도 3d는 표면 상의 제 1 전기 접점과 유리 기판 상의 제 2 전기 접점을 정렬하는 몇몇 실시형태들을 도시하는 도면이다.
도 3e는 엘라스토머 코팅된 접점을 형성하기 위하여 표면과 유리 기판을 결합하기 위한 몇몇 실시형태들을 도시하는 도면이다.
상세한 설명
다음의 상세한 설명에서, 본 개시의 일부를 형성하는 첨부 도면들을 참조한다. 도면들에서, 통상적으로 유사한 부호는 문맥에서 달리 지시되지 않는 한, 유사한 컴포넌트들을 식별한다. 상세한 설명, 도면 및 청구항에서 설명된 예시적인 실시형태들은 한정적인 것으로 의도되지 않았다. 본 개시에 제시된 요지의 사상 또는 범위를 이탈함이 없이, 다른 실시형태들이 이용될 수 있고, 다른 변화들이 이루어질 수 있다. 여기에서 일반적으로 설명되고 도면들에 예시된, 본 개시의 양태들은, 광범위하게 다양한 상이한 구성들로, 배열, 치환, 결합, 분리 및 설계될 수 있고, 이들의 전부는 명시적으로 본 개시에서 고려된다는 것이 손쉽게 이해될 것이다.
본 개시에 제공된 몇몇 실시형태들은 엘라스토머 및/또는 엘라스토머 층을 포함할 수 있는 다양한 회로들 및/또는 구조들의 제조를 허용 및/또는 제공한다. 몇몇 실시형태들에서, 유리 상의 구조들 (예를 들면, 회로) 과 다른 구조들 (이를테면 외부 회로) 사이의 접속 (connection) 들을 허용 및/또는 제공 및/또는 유지하는 방법들 및/또는 디바이스들이 본 개시에서 제공된다. 몇몇 실시형태들에서, 위에서 말한 것은 엘라스토머 층의 이용에 의해서 또는 그 이용을 통해 달성될 수 있다. 몇몇 실시형태들에서, 엘라스토머 층은 2개의 구조들을 서로 원하는 근접도로 유지하는 기능을 할 수 있다.
몇몇 실시형태들에서, 회로 (또는 다른 디바이스) 의 2개 부분들을 함께 기계적으로 및/또는 화학적으로 바인딩하기 위하여 사용될 수 있는 엘라스토머 층을 수반하는 디바이스 및/또는 방법이 제공된다. 몇몇 실시형태들에서, 엘라스토머 층은 회로의 2개 부분들 사이에 접촉을 유지 및/또는 지속하기 위하여 예압된 스프링 (preloaded spring) 역할을 할 수 있다. 모든 실시형태들에 대해 필요한 것은 아니지만, 몇몇 실시형태들에서, 다양한 양태들이 회로 및/또는 다른 전기 접점 또는 시스템에 적용될 수 있다. 몇몇 실시형태들에서, 그 회로는 적어도 하나의 스루 비아를 포함하는 표면, 그 표면에 부착 (attach) 된 제 1 전기 접점, 유리 기판, 그 유리 기판에 부착된 제 2 전기 접점, 및 적어도 하나의 엘라스토머 층을 포함할 수 있다.
도 1은 적어도 하나의 (또는 "제 1 " ) 엘라스토머 층 (160) 을 포함할 수 있는 회로 (100) 의 몇몇 실시형태들을 도시하는 도면이다. 도 1에 도시된 바처럼, 몇몇 실시형태들에서, 회로 (100) 는 적어도 하나의 스루 비아 (120) 를 가질 수 있는 표면 (110) 및 그 표면 (110) 에 부착된 제 1 전기 접점 (130) 을 포함할 수 있다. 몇몇 실시형태들에서, 회로 (100) 는 또한 유리 기판 (150) 및 그 유리 기판 (150) 에 부착된 제 2 전기 접점 (140) 을 포함할 수 있다. 몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 이 유리 기판 (150) 과 표면 (110) 사이에 배치될 수 있다. 몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 의 겔 특성은 유리 기판 (150) 과 표면 (110) 을 함께 유지하기 위한 스프링력 (spring force) 을 제공하는 기능을 한다. 몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 은 유리 기판 (150) 과 표면 (110) 을 함께 유지하기 위한 스프링으로서 기능한다. 몇몇 실시형태들에서, 유리 기판 (150) 과 표면 (110) 사이의 제 1 엘라스토머 층 (160) 이 인장력 (tensional force) 상태에 있고/있거나 인장력을 받고 있다. 몇몇 실시형태들에서, 바로 이 인장력이 유리 기판 (150) 을 표면 (110) 과 근접하여 위치되게 유지한다.
본 개시는 엘라스토머 층 (160) 이 유리 기판 (150) 과 유리 표면 (110) 을 연관되게 유지하여, 그와 연관된 전극들 (130, 140) 이 근접한 상태로 머물 수 있는 것으로 설명하지만, 당업자는 본 개시를 고려하면, 엘라스토머 층 (160) 의 응용들이 그러한 사용들에 한정될 필요는 없다는 것을 인식할 것이다. 몇몇 실시형태들에서, 임의의 2개의 물체들이 엘라스토머 층 (160) 에 의해 서로 근접하게 유지될 수 있다. 몇몇 실시형태들에서, 서로 근접하게 유지될 2개의 물체들은 전기 접점들 (140 및 130) 의 세트를 포함할 수 있다. 몇몇 실시형태들에서, 디바이스에 전기 접점들은 존재하지 않는다. 몇몇 실시형태들에서, 물체들 중 하나만이 전기 접점을 포함한다. 몇몇 실시형태들에서, 엘라스토머 층과 연관된 전기 접점들 (130 및 140) 이 존재하지 않는다. 몇몇 실시형태들에서, 2개의 물체들은 모두 유리 물체일 수 있거나 또는 적어도 유리 표면을 가질 수 있다. 하지만, 물체들은 모든 실시형태들에서 유리일 필요는 없다. 몇몇 실시형태들에서, 다른 양태들이 엘라스토머 층에 의해 서로 근접하게 유지될 수 있는데, 예를 들면, 전기 접점들 (130 및 140) 이 아닌, 광학 입력들 및/또는 출력들이 그러한 방식으로 짝지어질 수 있거나 또는 유체 (가스 또는 액체) 가 이러한 방식으로 짝지어질 수 있는 등이다.
몇몇 실시형태들에서, 표면 (110) 은 적어도 하나의 스루 비아 (120) 를 갖는다. 몇몇 실시형태들에서, 표면 (110) 은 약 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 15, 20, 25, 30, 40, 50, 60, 80, 100, 200, 300, 400, 500, 1000의 스루 비아들 또는 그 보다 많이 포함하며, 이는 이전 값들 중 임의의 것보다 위와 아래의 임의의 범위 및 이전 값들중 임의의 2개 사이에 정의된 임의의 범위를 포함한다. 몇몇 실시형태들에서, 표면에 스루 비아들이 존재하지 않는다. 몇몇 실시형태들에서, 스루 비아들은 약 1 ㎚ 내지 약 1 ㎜, 예를 들면, 1, 10, 100, 1,000, 10,000, 100,000, 1,000,000 ㎚의 직경을 가지며, 이는 이전 값들 중 임의의 것보다 위와 아래의 임의의 범위 및 이전 값들중 임의의 2개 사이에 정의된 임의의 범위를 포함한다. 몇몇 실시형태들에서, 크기 범위들을 1, 2, 5, 10, 20, 50, 또는 100 cm × 1, 2, 5, 10, 20, 50, 또는 100 cm일 수 있다.
몇몇 실시형태들에서, 표면 (110) 은 부착된 적어도 하나의 제 1 전기 접점 (130) 을 갖는다. 몇몇 실시형태들에서, 표면 (110) 은 약 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 15, 20, 25, 30, 40, 50, 60, 80, 100, 200, 300, 400, 500, 또는 1000의 전기 접점들 또는 그 보다 많이 가지며, 이는 이전 값들 중 임의의 것보다 위와 아래의 임의의 범위 및 이전 값들중 임의의 2개 사이에 정의된 임의의 범위를 포함한다. 몇몇 실시형태들에서, 제 1 전기 접점 (130) 이 표면 (110) 상에 직접 성막 (deposit) 될 수 있다. 몇몇 실시형태들에서, 2개의 구조들 사이에 개재하는 구조가 존재할 수 있다.
몇몇 실시형태들에서, 스루 비아 (120) 는 표면 (110) 을 통해 천공될 수 있다. 몇몇 실시형태들에서, 스루 비아 (120) 는 표면을 통해 에칭될 수 있다. 몇몇 실시형태들에서, 원심 캐스팅 (centrifugal casting) 는, 엘라스토머 프리폴리머가 그 비아를 통해 흐르게 허용하기 위하여 사용될 수 있다.
몇몇 실시형태들에서, 엘라스토머 층이 스루 비아들에 의해 표면 (110) 과 연관될 수 있다.
몇몇 실시형태들에서, 스루 비아 (120) 는 엘라스토머 재료로 충전될 수 있다. 몇몇 실시형태들에서, 엘라스토머 층 (160) 은 스루 비아 (120) 속으로 이어진다. 몇몇 실시형태들에서, 엘라스토머 층 (160) 은 스루 비아 (120) 에 있는 임의의 엘라스토머 재료로부터 분리된 시간 (separate time) 에 추가될 수 있지만, 엘라스토머 재료는 연속적 및/또는 접속된 구조일 수 있다.
몇몇 실시형태들에서, 디바이스는 유리 기판 (150) 과 표면 (110) 사이에 있을 수 있는, 제 1 엘라스토머 층 (160) 을 포함할 수 있고 제 2 엘라스토머 층 (170) 을 더 포함할 수 있다. 몇몇 실시형태들에서, 스루 비아 (120) 는 2개의 엘라스토머 층들 (160 및 170) 을 접속시킬 수 있다. 몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 과 제 2 엘라스토머 층 (170) 을 접속시키기 위하여 스루 비아 (120) 에 추가량의 엘라스토머 재료가 존재할 수 있다.
몇몇 실시형태들에서, 제 1 전기 접점 (130) 이 표면 (110) 에 부착될 수 있다. 몇몇 실시형태들에서, 제 1 전기 접점 (130) 이 표면 (110) 에 화학적으로 접착 (adhere) 될 수 있다. 몇몇 실시형태들에서, 제 1 전기 접점 (130) 이 표면 (110) 상에 직접 성막 (deposit) 될 수 있다. 몇몇 실시형태들에서, 제 1 전기 접점 (130) 이 표면 (110) 에 물리적으로 부착될 수 있다.
몇몇 실시형태들에서, 제 1 전기 접점 (130) 이 전기 회로들을 접속시키도록 구성 및/또는 사용될 수 있다.
몇몇 실시형태들에서, 제 1 전기 접점 (130) 은 스프링 가압형 접속기 (spring loaded connector) 를 포함할 수 있다. 몇몇 실시형태들에서, 제 1 전기 접점 (130) 은 판 스프링 (leaf spring) 및/또는 코일 스프링 (coiled spring) 을 포함할 수 있다. 몇몇 실시형태들에서, 제 1 전기 접점 (130) 은 압축성 (compressible) 이 있을 수 있다.
몇몇 실시형태들에서, 유리 기판 (150) 은 규소계 기판을 포함할 수 있다. 몇몇 실시형태들에서, 유리 기판 (150) 은 가요성 (flexible) 이 있을 수 있다. 몇몇 실시형태들에서, 유리 기판 (150) 은 강성 (rigid) 이 있을 수 있다. 몇몇 실시형태들에서, 유리 기판 (150) 은 탄성 (elastic) 및/또는 연신성 (stretchable) 이 있을 수 있다.
몇몇 실시형태들에서, 유리 기판은 1 미크론 내지 100 ㎜, 예를 들면, 1 미크론, 10 미크론, 100 미크론, 1 ㎜, 2 ㎜, 3 ㎜, 4 ㎜, 5 ㎜, 6 ㎜, 7 ㎜, 8 ㎜, 9 ㎜, 10 ㎜, 20 ㎜, 50 ㎜, 또는 100 ㎜의 두께를 가질 수 있다.
몇몇 실시형태들에서, 제 2 전기 접점 (140) 은 유리 기판 (150) 에 부착될 수 있다. 몇몇 실시형태들에서, 제 2 전기 접점 (140) 은 유리 기판 (150) 에 화학적으로 접착될 수 있다. 몇몇 실시형태들에서, 제 2 전기 접점 (140) 은 기판 (150) 상에 직접 성막될 수 있다. 몇몇 실시형태들에서, 제 2 전기 접점 (140) 은 기판 (150) 에 물리적으로 부착될 수 있다.
몇몇 실시형태들에서, 제 2 전기 접점 (140) 은 접촉 패드 (contact pad) 를 포함할 수 있다. 몇몇 실시형태들에서, 제 2 전기 접점 (140) 은 하나 이상의 전기 회로들을 접합 (join) 하기 위하여 사용될 수 있다.
몇몇 실시형태들에서, 제 2 전기 접점 (140) 은 스프링 가압형 접속기를 포함할 수 있다. 몇몇 실시형태들에서, 제 2 전기 접점 (140) 은 판 스프링 및/또는 코일 스프링을 포함할 수 있다. 몇몇 실시형태들에서, 제 2 전기 접점 (140) 은 압축성이 있을 수 있다.
몇몇 실시형태들에서, 제 2 전기 접점 (140) 은 제 1 전기 접점 (130) 에 직접 접촉할 수 있다. 몇몇 실시형태들에서, 하나 이상의 추가 구조들이 제 1 전기 접점 (130) 과 제 2 전기 접점 (140) 사이에 배치될 수 있다.
몇몇 실시형태들에서, 엘라스토머 층 (160) 은 유리 기판 (150) 아래 배치될 수 있다. 몇몇 실시형태들에서, 엘라스토머 층 (160) 은 기판 위에 배치될 수 있다. 몇몇 실시형태들에서, 엘라스토머 층 (160) 은 표면 (110) 과 유리 기판 (150) 에 접촉한다. 몇몇 실시형태들에서, 엘라스토머 층 (160) 은 그 구조들 중 하나 이상을 적어도 부분적으로 둘러쌀 수 있다.
몇몇 실시형태들에서, 엘라스토머 층 (160) 은 유리 기판 (150) 에 화학적으로 바인딩될 수 있다. 몇몇 실시형태들에서, 엘라스토머 층은 표면 (110) 에 기계적으로 바인딩될 수 있다. 몇몇 실시형태들에서, 엘라스토머 층은 표면 (110) 의 스루 비아 (120) 를 통해 표면 (110) 에 기계적으로 바인딩될 수 있다.
몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 은 박형 (thin) 일 수 있다. 몇몇 실시형태들에서, 엘라스토머 층은 두께가 약 1 ㎚ 내지 약 1000 미크론, 예를 들면, 두께가 1, 2, 3, 4, 5, 10, 20, 40, 60, 80, 100, 1000, 10,000, 100,000, 또는 1,000,000 ㎚일 수 있으며, 이는 이전 값들 중 임의의 것보다 위와 아래의 임의의 범위 및 이전 값들중 임의의 2개 사이에 정의된 임의의 범위를 포함한다. 몇몇 실시형태들에서, 엘라스토머 층은 두께가 약 100 미크론 이상, 예를 들면, 두께가 약 100, 200, 300, 400, 500, 600, 700, 800, 900, 1,000, 1,500, 2,000, 3,000, 또는 4,000 미크론일 수 있으며, 이는 이전 값들 중 임의의 것보다 위와 아래의 임의의 범위 및 이전 값들중 임의의 2개 사이에 정의된 임의의 범위를 포함한다.
몇몇 실시형태들에서, 하나 보다 많은 엘라스토머 층이 존재할 수 있다. 몇몇 실시형태들에서, 약 2, 3, 4, 5, 6, 7, 8, 9, 10 또는 그 보다 많은 엘라스토머 층들이 존재한다.
몇몇 실시형태들에서, 제 2 엘라스토머 층 (170) 은 박형 (thin) 일 수 있다. 몇몇 실시형태들에서, 엘라스토머 층은 두께가 약 1 ㎚ 내지 약 1000 미크론, 예를 들면, 두께가 1, 2, 3, 4, 5, 10, 20, 40, 60, 80, 100, 1000, 10,000, 100,000, 또는 1,000,000 ㎚일 수 있으며, 이는 이전 값들 중 임의의 것보다 위와 아래의 임의의 범위 및 이전 값들중 임의의 2개 사이에 정의된 임의의 범위를 포함한다. 몇몇 실시형태들에서, 제 1 및 제 2 엘라스토머 층 (160 및 170) 은 대략 같은 두께일 수 있다.
몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 이 유리 기판 (150) (및 그와 연관된 임의의 전자장치 (electronics)) 과 표면 (110) 사이의 전기 접촉점을 예압하기 위한 중간층일 수 있다. 몇몇 실시형태들에서, 엘라스토머 층 (160) 은 표면 (110) 과 유리 기판 (150) 사이에 접촉을 지속 (예를 들면, 압력을 유지) 시키기 위한 예압된 스프링 역할을 할 수 있다.
몇몇 실시형태들에서, 다르게 표준 솔더로 손쉽게 부착되지 않을 수도 있는 도전성 폴리머 회로들이 접속될 수 있다. 몇몇 실시형태들에서, 제 1 및 제 2 접점들 (130 및 140) 중 하나 또는 양쪽 모두가 폴리머계 전기 접점들일 수 있다.
몇몇 실시형태들에서, 표면 (110) 은 인쇄 회로 기판을 포함할 수 있거나 또는 인쇄 회로 기판일 수 있다. 몇몇 실시형태들에서, 인쇄 회로 기판은 제 1 접점 (130) 과 제 2 접점 (140) 을 기계적으로 지지 및/또는 전기적으로 접속할 수 있다. 몇몇 실시형태들에서, 인쇄 회로 기판은 전자 컴포넌트들로 장착 (populate) 될 수 있다. 몇몇 실시형태들에서, 인쇄 회로 기판은 외부 회로를 포함할 수 있다.
몇몇 실시형태들에서, 제 2 전기 접점 (140) 은 도전성 폴리머로 만들어질 수 있다. 몇몇 실시형태들에서, 도전성 폴리머는 전기를 전도시키는 유기 폴리머일 수 있다. 몇몇 실시형태들에서, 도전성 폴리머는 폴리아세틸렌; 폴리페닐렌 비닐렌; 폴리피롤; 폴리티오펜; 폴리아닐린 및 폴리페닐렌 설파이드 중 적어도 하나일 수 있거나 및/또는 이를 포함할 수 있다. 몇몇 실시형태들에서, 도전성 폴리머가 만들어질 수 있는 재료들의 타입에 대한 제한은 존재하지 않는다.
몇몇 실시형태들에서, 도전성 폴리머는 실질적으로 투명 (transparent) 할 수 있다. 몇몇 실시형태들에서, 도전성 폴리머는 불투명 (non-transparent) 할 수 있다. 몇몇 실시형태들에서, 도전성 폴리머는 하나 이상의 파장의 가시광이 통과하는 것을 허용할 수 있다.
몇몇 실시형태들에서, 제 1 전기 접점 (130) 및/또는 제 2 전기 접점 (140) 은 투명 도전성 폴리머일 수 있고/있거나 이를 포함할 수 있다.
몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 및/또는 제 2 엘라스토머 층 (170) 은 실리콘 (silicone) 을 포함할 수 있다. 몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 및/또는 제 2 엘라스토머 층 (170) 은 실리콘계 유기 폴리머를 포함할 수 있다. 몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 및/또는 제 2 엘라스토머 층 (170) 은 광학적으로 투명 (clear) 할 수 있다. 몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 및/또는 제 2 엘라스토머 층 (170) 은 약 1, 2, 3, 4, 5, 10, 15, 20, 30, 40, 50, 60, 70, 80, 90, 91, 92, 93, 94, 95, 96, 97, 98, 99, 99.9, 또는 100%의 가시광 투과를 허용할 수 있다. 몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 및/또는 제 2 엘라스토머 층 (170) 은 폴리디메틸실록산 (PDMS) 일 수 있다. 몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 및/또는 제 2 엘라스토머 층 (170) 은, 식 I에서 보여지는 바처럼, 폴리디메틸실록산 (PDMS) 을 포함할 수 있다.
Figure pct00001
몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 및/또는 제 2 엘라스토머 층 (170) 은 열경화성 엘라스토머를 포함할 수 있다. 예를 들면, 열경화성 엘라스토머는 스티렌 블록 코폴리머 (styrenic block copolymer), 폴리올레핀 블렌드, 엘라스토머 합금 (elastomeric alloy; TPE-v 또는 TPV), 열가소성 폴리우레탄, 열가소성 코폴리에스테르 또는 열가소성 폴리아미드를 포함할 수 있다.
몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 및/또는 제 2 엘라스토머 층 (170) 은 표면 (110) 및 유리 기판 (150) 의 열적 불일치 (thermal mismatch) 를 보상하도록 구성될 수 있다. 몇몇 실시형태들에서, 엘라스토머 층 및/또는 표면 (110) 및/또는 유리 기판 (150) 을 구성하는 재료들은, 예를 들면 서로의 약 1, 2, 3, 4, 5, 6, 10, 20, 30, 40, 50, 60, 70, 80, 90, 또는 100% 내에서 동일 및/또는 유사한 열 팽창 특성을 가질 수 있다.
몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 및/또는 제 2 엘라스토머 층 (170) 은 약 0.1 내지 약 10 MPa, 예를 들면, 0.1, 0.2, 0.3, 0.5, 1, 2, 3, 4, 5, 6, 7, 8, 9, 또는 10 MPa의 스티프니스 (stiffness) 를 가질 수 있으며, 이는 이전 값들 중 임의의 것보다 위와 아래에 정의된 임의의 범위 및 이전 값들중 임의의 2개 사이에 정의된 임의의 범위를 포함한다. 몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 및/또는 제 2 엘라스토머 층 (170) 은 약 1 MPa의 스티프니스를 갖는다.
몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 은 제 1 전기 접점 (130) 및 제 2 전기 접점 (140) 사이에 생성된 압축력을 적어도 부분적으로 대항 (counter) 하기에 충분한 인장 강도 (tensile strength) 를 갖는다.
몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 은 티어링 (tearing) 전 적어도 약 50% 연신될 수 있으며, 예를 들면 약 1, 2, 3, 4, 5, 10, 15, 20, 30, 40, 50, 또는 60%의 길이 증가가, 층의 구조적 무결성 (structural integrity) 이 더 이상 적절히 기능하지 않을 정도로 위태롭게 되기 전에, 달성될 수 있다. 몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 은, 티어링 (tearing) 전에 적어도 약 100% 연신될 수 있으며, 예를 들면 약 100, 120, 130, 140, 150, 또는 160%의 길이 증가가, 층의 구조적 무결성이 더 이상 적절히 기능하지 않을 정도로 위태롭게 되기 전에, 달성될 수 있다. 몇몇 실시형태들에서, PDMS의 탄성 성질은 엘라스토머 층 (160) 에서의 큰 잔류 응력을 허용하여 엘라스토머 층 (160) 을 파괴하지 않고서 예압을 가할 수 있다.
몇몇 실시형태들에서, 제 2 엘라스토머 층 (170) 이 엘라스토머 층 (160) 에 대해 표면 (110) 의 반대측에 위치될 수 있다. 몇몇 실시형태들에서, 제 2 엘라스토머 층 (170) (또는 임의의 추가 엘라스토머 층) 은 제 1 엘라스토머 층 (160) 과 같은 재료로 만들어질 수 있고/있거나 제 1 엘라스토머 층 (160) 과 같거나 유사한 두께를 가질 수 있다.
몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 은 표면 (110) 및 유리 기판 (150) 에 접촉한다.
몇몇 실시형태들에서, 스루 비아 (120) 는 추가의 엘라스토머로 충전된다. 몇몇 실시형태들에서, 추가의 엘라스토머는 제 1 엘라스토머 층 (160) 및/또는 제 2 엘라스토머 층 (170) 과 접촉한다. 몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 은 비아 (120) 내에 함유된 추가량의 엘라스토머에 의해 제 2 엘라스토머 층 (170) 에 접속된다.
몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 은 스루 비아 (120) 에 있는 추가의 엘라스토머를 통해 표면 (120) 에 기계적으로 바인딩된다. 몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 은 유리 기판 (150) 에 화학적으로 바인딩된다. 몇몇 실시형태들에서, 제 2 엘라스토머 층 (170) 은 표면 (110) 에 화학적으로 바인딩된다.
몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 은 유리 기판 (150) 에 공유결합으로 바인딩될 수 있다.
몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 은 인장 상태에 있다. 몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 의 인장 (tension) (또는 인장력 (tension force)) 은 유리 기판 (150) 을 표면 (110) 에 근접하게 유지하는 것을 돕는다. 몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 의 인장력은 제 1 접점 (130) 및 제 2 접점 (140) 을 서로 근접하거나 또는 접촉하게 유지하는 것을 돕는다. 몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 은 그 힘의 전부 또는 일부를 공급하여 2개 부분들 (예를 들면, 유리 기판 (150) 및 표면 (110) 및/또는 제 1 접점 (130) 및 제 2 접점 (140)) 을 근접하게 유지한다, 예를 들면, 2개 부분들을 함께 유지하기 위한 약 1, 2, 3, 4, 5, 10, 20, 30, 40, 50, 60, 70, 80, 90, 91, 92, 93, 94, 95, 96, 97, 98, 99, 99.9, 또는 100%의 힘이 엘라스토머 층에 의해 공급되며, 이는 이전 값들 중 임의의 것보다 위에 정의된 임의의 범위 및 이전 값들중 임의의 2개 사이에 정의된 임의의 범위를 포함한다.
몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 은 활성화된 표면을 포함한다. 몇몇 실시형태들에서, 활성화된 표면은 유리 기판 (150) 의 표면과 화학적으로 상호작용하였다.
몇몇 실시형태들에서, 위에서 논의된 실시형태들 중 어느 것의 엘라스토머 층을 포함하는 디스플레이 디바이스가 제공된다. 몇몇 실시형태들에서, 디스플레이 디바이스는 셀폰, 태블릿, PDA, 스크린, 모니터, GPS, 또는 시계 중 적어도 하나에 통합된다.
본 개시에 제공된 다양한 실시형태들이 제조될 수 있는 다양한 방법들이 존재한다. 도 2는 엘라스토머 층을 지닌 회로를 제조하기 위한 몇몇 실시형태들을 표시한다. 몇몇 실시형태들에서, 본 방법은 표면을 제공하는 단계 (블록 210), 기판을 제공하는 단계 (블록 220), 엘라스토머를 도포하는 단계 (블록 230), 엘라스토머를 활성화하는 단계 (블록 240) 및 표면과 기판을 결합하는 단계 (블록 250) 을 비한정적으로 포함한다. 몇몇 실시형태들에서, 이것은 (예를 들면, 플라즈마 활성화될 수 있는) 활성화된 엘라스토머를 허용하며, 이는 기판에 위치되어 (예를 들면, 블록 (230) 에서, 예를 들면, 엘라스토머가 기판에 도포될 때), 표면을 바인딩할 수 있다.
당업자는, 여기에 개시된 이런 그리고 다른 프로세스들 및 방법들을 위하여, 그 프로세스들 및 방법들에서 수행된 기능들이 상이한 순서로 구현될 수 있다는 것을 인식할 것이다. 또한, 개설된 단계들 및 동작들은 오직 예들로서 제공되고, 그 단계들 및 동작들의 일부는 선택적으로, 개시된 실시형태들의 본질로부터 이탈하지 않고서, 더 적은 수의 단계들 및 동작들로 결합되거나 또는 추가의 단계들 및 동작들로 확장될 수 있다.
몇몇 실시형태들에서, 엘라스토머 코팅된 접점들을 지닌 디바이스 (이를테면 회로) 의 제조 방법은, 적어도 하나의 스루 비아 (120) 를 갖는 표면 (110) 에 제 1 전기 접점 (130) 을 제공하는 단계, 유기 기판 (150) 에 부착된 제 2 전기 접점 (140) 을 갖는 유리 기판 (150) 을 제공하는 단계, 기판에 엘라스토머 (160) 를 도포하는 단계, 및 엘라스토머 또는 유리 기판 중 적어도 하나에 대해 표면 개질 처리를 수행하는 단계를 포함할 수 있다.
도 3a 내지 도 3e는 전기 접점들을 갖는 회로와 같은, 엘라스토머 관련 디바이스를 제조하는 다양한 방법들의 몇몇 실시형태들을 예시한다.
도 3a를 참조하면, 제 1 전기 접점 (130) 을 갖는 표면 (110) 이 제공될 수 있다. 몇몇 실시형태들에서, 표면은 적어도 하나의 스루 비아 (120) 를 비한정적으로 포함한다.
몇몇 실시형태들에서, 표면 (110) 은 인쇄 회로 기판을 포함할 수 있거나 또는 인쇄 회로 기판의 부분일 수 있다.
도 3b에 도시된 바처럼, 제 1 엘라스토머 층 (160) 이 표면 (110) 에 도포될 수 있다.
몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 은 프리폴리머 (310) 로서 표면 상에 캐스트 (cast) 될 수 있다 (도 3b). 몇몇 실시형태들에서, 프리폴리머는 액체일 수 있다. 몇몇 실시형태들에서, 프리폴리머는 경화제와 혼합될 수 있다. 몇몇 실시형태들에서, 프리폴리머는 광 및/또는 방사선 (radiation) 에 의해 경화될 수 있다.
몇몇 실시형태들에서, 프리폴리머 (310) 는 표면 (110) 을 덮고 표면 (110) 의 적어도 하나의 스루 비아 (120) 를 통해 흐른다. 몇몇 실시형태들에서, 프리폴리머 (310) 는 표면 (110) 의 앞면의 적어도 일부를 덮는다, 예를 들면 약 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 15, 20, 25, 30, 40, 50, 60, 70, 80, 90, 95, 96, 97, 98, 99, 99.9%, 또는 표면의 전부가 덮여질 수 있으며, 이는 이전 값들 중 임의의 것보다 위의 임의의 범위 및 이전 값들중 임의의 2개 사이에 정의된 임의의 범위를 포함한다. 몇몇 실시형태들에서, 프리폴리머 (310) 는 표면 (110) 아래의 제 2 엘라스토머 층 (170) 을 형성할 수 있다. 몇몇 실시형태들에서, 프리폴리머 (310) 는 표면 (110) 의 적어도 일부를 덮는다, 예를 들면 약 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 15, 20, 25, 30, 40, 50, 60, 70, 80, 90, 95, 96, 97, 98, 99, 99.9%, 또는 표면 (110) 의 이면의 전부가 덮여질 수 있으며, 이는 이전 값들 중 임의의 것보다 위의 임의의 범위 및 이전 값들중 임의의 2개 사이에 정의된 임의의 범위를 포함한다.
몇몇 실시형태들에서, 엘라스토머 프리폴리머 (310) 는, 일단 프리폴리머가 정착하면 전기 접점들 (130) (또는 다른 구조) 이 엘리스토머로부터 외부로 여전히 돌출되도록 표면 (110) 상에 캐스트된다. 몇몇 실시형태들에서, 그들은 접점들을 PDMS와 동일 평면되게 수축시키기 위하여 적절한 압축력이 가해질 수 있을 만큼 충분히 멀리 돌출한다. 몇몇 실시형태들에서, 다음으로 프리폴리머 (310) 는 경화되어 엘라스토머 층 (160) 을 형성한다.
몇몇 실시형태들에서는, 엘라스토머 층 (160) 이 폴리디메틸실록산 (PDMS) 의 프리폴리머로부터 캐스트되지만, (이를테면 2이상의 부분들이 함께 유지되는 것을 허용하기 위하여) 원하는 스프링 기능을 제공하는 임의의 재료가 다양한 실시형태들을 위해 사용될 수 있다.
도 3c에 도시된 바처럼, 몇몇 실시형태들에서는, 제 2 엘라스토머 층 (170) 이 또한 존재한다. 몇몇 실시형태들에서는, 프리폴리머 (310) 가 표면 (110) 위에 캐스트되고 스루 비아 (120) 를 통해 흘러 제 2 엘라스토머 층 (170) 을 형성한다. 몇몇 실시형태들에서, 프리폴리머 (310) 가 경화된 후 제 1 전기 접점 (130) 의 적어도 일부가 엘라스토머 층 (160) 으로부터 돌출한다.
도 3c에 도시된 바처럼, 몇몇 실시형태들에서는, 제 2 전기 접점 (140) 을 지닌 유리 기판 (150) 이 제공된다. 몇몇 실시형태들에서, 유리 기판 (150) 은 규소계 기판이지만, 용도에 따라 다양한 재료들이 채용될 수 있다.
몇몇 실시형태들에서, 표면 개질 처리 (320) 가 유리 기판 (150) 및/또는 제 1 엘라스토머 층 (160) 중 적어도 하나에 대해 수행될 수 있다. 몇몇 실시형태들에서, 표면 개질 처리 (320) 가 제 1 엘라스토머 층 (160) 및 기판 (150) 중 양자 모두의 표면에 대해 수행된다. 몇몇 실시형태들에서, 표면 개질 처리는 엘라스토머 층 (160) 또는 유리 기판 (150) 의 속성들을 변경할 수 있다. 몇몇 실시형태들에서, 표면 개질 처리 (320) 는 엘라스토머 층 (160) 및/또는 유리 기판 (150) 의 표면의 표면 에너지를 변경할 수 있다.
몇몇 실시형태들에서, 표면 개질 처리 (320) 는 플라즈마 처리를 포함할 수 있다. 몇몇 실시형태들에서, 플라즈마 처리는 코로나 처리, 대기압 플라즈마 처리 (atmospheric plasma treatment), 화염 플라즈마 (flame plasma) 및/또는 화학적 플라즈마 (chemical plasma) 일 수 있다. 몇몇 실시형태들에서, 플라즈마는 산소 및/또는 공기 플라즈마를 포함한다.
몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 및 유리 기판 (150) 은 표면 개질 처리 (320) 에 의해 관능화될 수 있다. 몇몇 실시형태들에서, 엘라스토머 층 (160) 의 표면으로부터 적어도 하나의 메틸 기가 표면 개질 처리 (320) 에 의해 제거되어, 엘라스토머 층의 표면 상의 화학적인 성분 (chemical moiety) 이 유리 기판 (150) 과의 공유 결합을 형성하는 것을 허용할 수 있다. 몇몇 실시형태들에서, 유리 기판 (150) 과 충분히 적절한 결합을 허용하는 한, 임의의 화학적인 성분이 엘라스토머 층의 표면 상에 및/또는 그 표면으로서 채용될 수 있다.
도 3d에 도시된 바처럼, 몇몇 실시형태들에서, 제 1 전기 접점 (130) 및 제 2 전기 접점 (140) 이 조립전 정렬될 수 있다. 몇몇 실시형태들에서, 제 1 전기 접점 (130) 과 제 2 전기 접점 (140) 이 정렬되도록 유리 기판 (150) 이 뒤집혀질 수 있다. 몇몇 실시형태들에서, 본 방법은 제 2 전기 접점 (140) 에 직접 제 1 전기 접점 (130) 을 접촉시키는 것을 포함한다. 몇몇 실시형태들에서, 엘라스토머 층 (160) 은 유리 기판 (150) 과 정렬된다.
도 3e에 도시된 바처럼, 몇몇 실시형태들에서, 표면 (110) 및 유리 기판 (150) 이 함께 놓여질 수 있고/있거나 결합된다.
몇몇 실시형태들에서, 엘라스토머 층 (160) 이 유리 기판 (150) 에 접촉하도록 표면 (110) 및 유리 기판 (150) 이 결합된다. 몇몇 실시형태들에서, 하나 이상의 공유 결합이 엘라스토머 층 (160) 과 유리 기판 (150) 사이에 형성된다. 몇몇 실시형태들에서, 적당한 양의 공유 결합 및/또는 비공유 결합들이 엘리스토머 층의 활성화된 표면을 통해 형성되어, 다른 힘들에도 불구하고 제 1 및 제 2 접점 (140 및 130) 을 함께 및/또는 유리 기판 (150) 및 표면 (110) 을 함께 유지하도록 한다. 몇몇 실시형태들에서, 다른 힘들은 대향하는 전기 접점들 자체로부터의 스프링력들을 포함할 수 있다. 몇몇 실시형태들에서, 다른 힘들은 중력을 포함한다. 몇몇 실시형태들에서, 다른 힘들은 제 1 엘라스토머 층 (160) 을 포함하는 디바이스의 사용 또는 조작으로부터 존재하는 힘들을 포함한다. 몇몇 실시형태들에서, 제 1 전기 접점 (130) 및 제 2 전기 접점 (140) 의 접촉은 2개 접점들 사이에 압축력을 생성한다. 몇몇 실시형태들에서, 압축력은 엘라스토머 층에 의해 공급되는 탄성 및/또는 스프링력에 의해 밸런스 또는 극복될 수 있다.
몇몇 실시형태들에서, 엘라스토머 층 (160) 은 인장력을 받고 제 1 전기 접점 (130) 및 제 2 전기 접점 (140) 은 압축력을 받는다. 몇몇 실시형태들에서, 제 1 엘라스토머 층 (160) 은 어떠한 또는 어떠한 유효 (significant) 인장력 및/또는 압축력을 받지 않거나 또는 겪지 않는다.
예 1
본 예는 엘라스토머 함유 디바이스의 제조 방법을 개설한다. 제 1 전기 접점을 갖는 표면이 제공되고 제 2 전기 접점을 갖는 유리 기판이 제공된다. 폴리디메틸실록산 (PDMS) 의 프리폴리머가 표면에 도포되고 표면상에서 경화되어 엘라스토머의 경화된 표면을 제공한다. 도포된 프리폴리머는 제 1 전기 접점의 말단면 (distal surface) 을 덮지 않는다. 엘라스토머의 경화된 표면은 PDMS의 경화된 표면으로부터 노출된 메틸 기들 중 적어도 50%를 제거할 만큼 충분한 지속기간의 코로나 플라즈마 처리에 의해 활성화된다. 다음으로 활성화된 표면은 (선택적으로 플라즈마 처리될 수도 있는) 유리 기판에 대하여 압축되며, 그에 의해 엘라스토머 층을 유리 기판에 접착시킨다. 엘라스토머 층은 전기 접점들을 덮지 않으므로, 유리 기판에 대한 활성화된 표면의 압축은, (일단 압축력이 제거되면), 엘라스토머 층 내에 설정된 인장력하에서, 2개 전기 접점들에 함께 힘이 가해지는 것을 허용한다.
본 개시는, 다양한 양태들의 예시로서 의도된, 본원에서 설명된 특정 실시형태들에 의해 제한되지 않는다. 그의 사상 및 범위를 이탈함이 없이 많은 변경 및 변화들이 이루어질 수 있음은 당업자에게 자명할 것이다. 여기에 열거된 것들에 부가하여, 본 개시의 범위내에서 기능적으로 등가인 방법 및 장치들이, 이전의 설명들로부터 당업자에 자명할 것이다. 그러한 변경 및 변화들은 첨부된 청구항들의 범위 내에 속하는 것으로 의도되어 있다. 본 개시는 그러한 청구항들에 부여된 등가물들의 전체 범위와 함께, 첨부된 청구항들의 용어에 의해서만 제한되야 한다. 본 개시는 물론 변화가능한 특정 방법, 반응물, 화합물, 조성물 또는 생물학적인 시스템에 제한되지 않는다는 것이 이해되야 한다. 또한, 여기에 사용된 전문용어는 오직 특정 실시형태들을 설명하기 위한 것이고 제한하는 것으로 의도되지 않았음이 이해되야 한다.
여기에서 실질적으로 어느 복수형 및/또는 단수형 용어의 사용에 대하여, 당업자는, 문맥 및/또는 애플리케이션에 적절하게 복수형으로부터 단수형으로 및/또는 단수형으로부터 복수형으로 옮길 수 있다. 다양한 단수형/복수형 순열 (permutation) 은 명료성을 위해 여기에서 명시적으로 설명될 수도 있다.
일반적으로, 여기에서, 그리고 특히 첨부된 청구항들 (첨부된 청구항들의 몸체부) 에서 사용된 용어들은 일반적으로 "개방형" 용어로서 의도된다는 것이 당업자에 의해 이해될 것이다 (예를 들면, "포함하는" 은 "비한정적으로 포함하는"으로, 용어 "갖는" 은 "적어도 갖는" 으로, 용어 "포함한다"는 "비한정적으로 포함한다" 등으로 해석되야 한다). 또한, 도입된 청구항 기재의 지정된 수가 의도되는 경우, 그러한 의도는 청구항에 명시적으로 기재될 것이고, 그러한 기재의 부재시에는 그러한 의도가 존재하지 않는다는 것이 당업자에 의해 이해될 것이다. 예를 들면, 이해를 돕는 것으로서, 다음 첨부된 청구항들은 청구항 기재를 도입하는데 "적어도 하나" 및 "하나 이상" 의 도입구들의 사용을 포함할 수도 있다. 하지만, 그러한 구들의 사용은, 부정관사 "a" 또는 "an"에 의한 청구항 기재의 도입이, 그러한 도입된 청구항 기재를 포함하는 어느 특정 청구항을 오직 하나의 그러한 기재를 포함하는 실시형태들로 한정하는 것으로 해석되지 않아야 하는데, 같은 청구항이 "하나 이상" 또는 "적어도 하나" 및 부정관사 이를테면 "a" 또는 "an"의 도입구를 포함하는 경우에도 그러하다 (예를 들면, "a" 또는 "an"은 "적어도 하나" 또는 "하나 이상" 을 의미하는 것으로 해석되야 한다); 청구항 기재를 도도입하는데 사용되는 정관사의 사용에 대해서도 동일하게 유효하다. 부가적으로, 도입된 청구항 기재의 지정된 수가 명시적으로 기재되는 경우에도, 당업자는 그러한 기재가 적어도 기재된 수를 의미 (예를 들면, 다른 수식어 없는 "2 기재" 의 맨 기재 (bare recitation) 는 적어도 2 기재 또는 2 이상의 기재를 의미) 하는 것으로 해석되야 한다는 것을 이해할 것이다. 게다가, "A, B 및 C 중 적어도 하나 등" 와 유사한 관습이 사용되는 그러한 경우들에서, 일반적으로 그러한 구조는 당업자가 그 관습을 이해하는 의미로 의도된다 (예를 들면, "A, B 및 C 중 적어도 하나를 갖는 시스템" 은 A만을, B만을, C만을, A 및 B를 함께, A 및 C를 함께, B 및 C를 함께, 및/또는 A, B 및 C를 함께 갖는 등의 시스템을 비한정적으로 포함한다). "A, B 또는 C 중 적어도 하나 등" 와 유사한 관습이 사용되는 그러한 경우들에서, 일반적으로 그러한 구조는 당업자가 그 관습을 이해하는 의미로 의도된다 (예를 들면, "A, B 또는 C 중 적어도 하나를 갖는 시스템" 은 A만을, B만을, C만을, A 및 B를 함께, A 및 C를 함께, B 및 C를 함께, 및/또는 A, B 및 C를 함께 갖는 등의 시스템을 비한정적으로 포함한다). 또한, 2 이상의 대안의 용어들을 제공하는 사실상 임의의 이접 단어 및/또는 어구는, 상세한 설명, 청구항 또는 도면에 있든지간에, 용어들 중 하나, 용어들 중 어느 하나, 또는 양자 모두의 용어들을 포함하는 가능성을 고려하는 것으로 이해되야 함이 당업자에 의해 이해될 것이다. 예를 들면, 용어 "A 또는 B" 는 "A" 또는 "B" 또는 "A 및 B" 의 가능성을 포함하는 것으로 이해될 것이다.
또한, 본 개시의 특징들 또는 양태들이 마쿠쉬 그룹으로 기술되는 경우, 당업자는, 본 개시가 또한 그에 의해 마쿠쉬 그룹의 임의의 개개의 멤버 (member) 또는 멤버들의 서브그룹 (subgroup) 으로 기술된다는 것을 이해할 것이다.
어느 그리고 모든 목적으로, 이를테면 작성된 설명을 제공한다는 면에서, 여기에 개시된 모든 범위들은 또한 어느 그리고 모든 가능한 하위범위들 및 그 하위범위들의 조합을 포함한다는 것이 당업자에 의해 이해될 것이다. 어느 열거된 범위는 같은 범위가 적어도 동등한 1/2들, 1/3들, 1/4들, 1/5들, 1/10들 등으로 분할되는 것을 충분히 기술하고 가능하게 하는 것으로 용이하게 이해될 수 있다. 비한정적인 예로서, 여기에 논의된 각 범위는 하위 1/3, 중간 1/3 및 상위 1/3 등으로 손쉽게 분할될 수 있다. "에 이르기 까지", "적어도" 및 그밖에 유사한 것과 같은 모든 언어들은 기재된 수를 포함하고, 그 후에 위에서 논의된 하위범위들로 분할될 수 있는 범위들을 지칭한다는 것이 또한 당업자에 의해 이해될 것이다. 마지막으로, 당업자에 의해 이해되는 바처럼, 범위는 각 개개의 멤버를 포함한다. 따라서, 예를 들면, 1-3개 셀들을 갖는 그룹은 1, 2 또는 3개의 셀들을 갖는 그룹들을 지칭한다. 유사하게, 예를 들면, 1-5개 셀들을 갖는 그룹은 1, 2, 3, 4 또는 5개의 셀들을 갖는 그룹들을 지칭하는 등이다.
전술한 것으로부터, 본 개시의 다양한 실시형태들이 예시의 목적으로 여기에 설명되었다는 것과 본 개시의 범위 및 사상을 이탈함이 없이 다양한 변경들이 이루어질 수도 있다는 것이 인식될 것이다. 따라서, 여기에 개시된 다양한 실시형태들은 한정적인 것으로 의도되지 않았으며 진정한 범위 및 사상은 다음의 청구항들에 의해 나타내어 진다.

Claims (39)

  1. 회로의 제조 방법으로서,
    적어도 하나의 스루 비아 (through via) 를 포함하는 표면에 제 1 전기 접점을 제공하는 단계;
    유리 기판을 제공하는 단계;
    상기 유리 기판에 제 2 전기 접점을 제공하는 단계;
    상기 표면에 엘라스토머를 도포하는 단계;
    적어도 상기 엘라스토머에 대해 표면 개질 처리를 수행하는 단계; 및
    상기 엘라스토머와 상기 유리 기판을 접촉시키는 단계를 포함하는, 회로의 제조 방법.
  2. 제 1 항에 있어서,
    상기 표면 개질은 상기 엘라스토머 및 상기 유리 기판 양자 모두에 대해 수행되는, 회로의 제조 방법.
  3. 제 2 항에 있어서,
    상기 엘라스토머와 상기 유리 기판 사이에 공유 결합을 형성하는 단계를 더 포함하는, 회로의 제조 방법.
  4. 제 1 항에 있어서,
    상기 엘라스토머를 도포하는 단계는 프리폴리머를 캐스트 (cast) 하는 단계를 포함하는, 회로의 제조 방법.
  5. 제 1 항에 있어서,
    상기 엘라스토머는 폴리디메틸실록산 (PDMS) 를 포함하는, 회로의 제조 방법.
  6. 제 1 항에 있어서,
    상기 표면은 인쇄 회로 기판을 포함하는, 회로의 제조 방법.
  7. 제 1 항에 있어서,
    상기 엘라스토머는 상기 기판 상에 그리고 상기 제 1 전기 접점의 적어도 일부가 상기 엘라스토머로부터 돌출되도록 도포되는, 회로의 제조 방법.
  8. 제 1 항에 있어서,
    상기 표면 개질 처리는 플라즈마 처리를 포함하는, 회로의 제조 방법.
  9. 제 7 항에 있어서,
    상기 플라즈마 처리는 코로나 처리를 포함하는, 회로의 제조 방법.
  10. 제 1 항에 있어서,
    상기 엘라스토머 및 상기 유리 기판은 표면 개질 처리에 의해 관능화되는, 회로의 제조 방법.
  11. 제 10 항에 있어서,
    관능화는 상기 엘라스토머의 표면으로부터 적어도 하나의 메틸기의 제거를 포함하는, 회로의 제조 방법.
  12. 제 11 항에 있어서,
    상기 제 1 전기 접점과 상기 제 2 전기 접점을 정렬하는 단계를 더 포함하는, 회로의 제조 방법.
  13. 제 12 항에 있어서,
    상기 제 1 전기 접점을 상기 제 2 전기 접점에 직접 접촉시키는 단계를 더 포함하는, 회로의 제조 방법.
  14. 제 1 항에 있어서,
    상기 엘라스토머가 상기 유리 기판에 접촉하도록 상기 엘라스토머와 상기 유리 기판을 결합하는 단계를 더 포함하는, 회로의 제조 방법.
  15. 제 1 항에 있어서,
    상기 엘라스토머를 제공하는 단계는 상기 표면 위에 제 1 엘라스토머 층을 형성하는 단계를 포함하는, 회로의 제조 방법.
  16. 제 15 항에 있어서,
    상기 엘라스토머를 제공하는 단계는 상기 표면 아래에 제 2 엘라스토머 층을 형성하는 단계를 더 포함하는, 회로의 제조 방법.
  17. 제 16 항에 있어서,
    상기 제 1 전기 접점 및 상기 제 2 전기 접점의 접촉은 압축력을 생성하는, 회로의 제조 방법.
  18. 제 17 항에 있어서,
    상기 제 1 엘라스토머 층은 인장력을 받고 상기 제 1 전기 접점 및 상기 제 2 전기 접점은 압축력을 받는, 회로의 제조 방법.
  19. 회로로서,
    적어도 하나의 스루 비아 (through via) 를 포함하는 표면;
    상기 표면에 부착된 제 1 전기 접점;
    유리 기판;
    상기 유리 기판에 부착된 제 2 전기 접점; 및
    적어도 하나의 엘라스토머 층을 포함하는, 회로.
  20. 제 19 항에 있어서,
    상기 표면은 인쇄 회로 기판을 포함하는, 회로.
  21. 제 19 항에 있어서,
    상기 제 2 전기 접점은 도전성 폴리머를 포함하는, 회로.
  22. 제 19 항에 있어서,
    상기 적어도 하나의 엘라스토머 층은 폴리디메틸실록산 (PDMS) 를 포함하는, 회로.
  23. 제 19 항에 있어서,
    상기 적어도 하나의 엘라스토머 층은 PDMS 변이체 (variant) 를 포함하는, 회로.
  24. 제 19 항에 있어서,
    상기 적어도 하나의 엘라스토머 층은 열경화성 엘라스토머를 포함하는, 회로.
  25. 제 19 항에 있어서,
    상기 적어도 하나의 엘라스토머 층은 약 1 MPa의 스티프니스 (stiffness) 를 갖는, 회로.
  26. 제 19 항에 있어서,
    상기 적어도 하나의 엘라스토머 층은 상기 제 1 전기 접점 및 상기 제 2 전기 접점에 의해 생성된 압축력에 대항하기에 충분한 인장력을 갖는, 회로.
  27. 제 19 항에 있어서,
    상기 적어도 하나의 엘라스토머 층은 열적 불일치를 보상하도록 구성되는, 회로.
  28. 제 19 항에 있어서,
    상기 적어도 하나의 엘라스토머 층은 상기 표면과 상기 유리 기판에 접촉하는, 회로.
  29. 제 19 항에 있어서,
    상기 적어도 하나의 스루 비아는 추가의 엘라스토머를 포함하는, 회로.
  30. 제 29 항에 있어서,
    상기 추가의 엘라스토머는 제 1 엘라스토머 층과 접촉하는, 회로.
  31. 제 19 항에 있어서,
    상기 적어도 하나의 엘라스토머 층은 상기 스루 비아를 통해 상기 표면에 기계적으로 바인딩되는, 회로.
  32. 제 19 항에 있어서,
    상기 적어도 하나의 엘라스토머 층은 상기 유리 기판에 화학적으로 바인딩되는, 회로.
  33. 제 19 항에 있어서,
    상기 적어도 하나의 엘라스토머 층은 상기 유리 기판에 공유결합으로 바인딩되는, 회로.
  34. 제 19 항에 있어서,
    제 2 엘라스토머 층을 더 포함하는, 회로.
  35. 제 34 항에 있어서,
    상기 제 2 엘라스토머 층은 제 1 엘라스토머 층에 대해 상기 표면의 반대측에 위치되는, 회로.
  36. 제 35 항에 있어서,
    상기 제 1 엘라스토머 층은 상기 스루 비아 내에 함유된 추가량의 엘라스토머에 의해 상기 제 2 엘라스토머 층에 접속되는, 회로.
  37. 제 34 항에 있어서,
    상기 제 1 엘라스토머 층은 인장 상태에 있는, 회로.
  38. 제 19 항 내지 제 37 항 중 어느 한 항의 회로를 포함하는, 디스플레이 디바이스.
  39. 제 38 항에 있어서,
    상기 디스플레이 디바이스는 셀폰에 통합되는, 디스플레이 디바이스.
KR1020127016188A 2011-12-13 2011-12-13 엘라스토머 접착 KR101370119B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/064712 WO2013089687A1 (en) 2011-12-13 2011-12-13 Elastomer adhesions

Publications (2)

Publication Number Publication Date
KR20130082072A true KR20130082072A (ko) 2013-07-18
KR101370119B1 KR101370119B1 (ko) 2014-03-04

Family

ID=48612983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127016188A KR101370119B1 (ko) 2011-12-13 2011-12-13 엘라스토머 접착

Country Status (5)

Country Link
US (1) US8987606B2 (ko)
JP (1) JP5749353B2 (ko)
KR (1) KR101370119B1 (ko)
TW (1) TWI442489B (ko)
WO (1) WO2013089687A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101370119B1 (ko) * 2011-12-13 2014-03-04 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 엘라스토머 접착
CN103869519B (zh) * 2012-12-13 2016-06-01 京东方科技集团股份有限公司 制造薄膜晶体管液晶显示器的方法
TWI581689B (zh) * 2014-11-17 2017-05-01 欣興電子股份有限公司 線路板的製作方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU5959194A (en) 1992-12-30 1994-08-15 Jose R. Mannheim Curved, shatterproof glass laminate and method of forming the laminate
JPH0729897A (ja) * 1993-06-25 1995-01-31 Nec Corp 半導体装置の製造方法
JP3411559B2 (ja) * 1997-07-28 2003-06-03 マサチューセッツ・インスティチュート・オブ・テクノロジー シリコーン膜の熱分解化学蒸着法
US6056557A (en) 1998-04-08 2000-05-02 Thomas & Betts International, Inc. Board to board interconnect
US6383951B1 (en) * 1998-09-03 2002-05-07 Micron Technology, Inc. Low dielectric constant material for integrated circuit fabrication
US7045195B2 (en) * 2000-10-16 2006-05-16 Governing Council Of The University Of Toronto Composite materials having substrates with self-assembled colloidal crystalline patterns thereon
JP3951091B2 (ja) 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
JP2002217510A (ja) 2001-01-15 2002-08-02 Matsushita Electric Ind Co Ltd 基板の接続構造とその製造方法
US7371974B2 (en) 2001-03-14 2008-05-13 Ibiden Co., Ltd. Multilayer printed wiring board
US6503847B2 (en) 2001-04-26 2003-01-07 Institute Of Microelectronics Room temperature wafer-to-wafer bonding by polydimethylsiloxane
GB0113751D0 (en) * 2001-06-06 2001-07-25 Dow Corning Surface treatment
KR100442413B1 (ko) * 2001-08-04 2004-07-30 학교법인 포항공과대학교 표면에 금속 미세 패턴을 가진 플라스틱 기판의 제조방법
US7146221B2 (en) * 2001-11-16 2006-12-05 The Regents Of The University Of California Flexible electrode array for artifical vision
WO2003046098A1 (en) * 2001-11-28 2003-06-05 Dow Corning Toray Silicone Co., Ltd. Anisotropically electroconductive adhesive film, method for the production thereof, and semiconductor devices
US6927180B2 (en) * 2002-11-27 2005-08-09 Intel Corporation Reducing line to line capacitance using oriented dielectric films
US6809269B2 (en) 2002-12-19 2004-10-26 Endicott Interconnect Technologies, Inc. Circuitized substrate assembly and method of making same
US8067837B2 (en) * 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
JP2007177034A (ja) 2005-12-27 2007-07-12 Yokohama Rubber Co Ltd:The 熱可塑性エラストマー組成物およびその積層体
KR100739000B1 (ko) * 2006-09-11 2007-07-12 삼성전자주식회사 상변화 기억 소자의 형성 방법
TWI389290B (zh) * 2007-11-08 2013-03-11 Ind Tech Res Inst 晶片結構及其製程、晶片堆疊結構及其製程
US20100326712A1 (en) 2008-02-29 2010-12-30 Sumitomo Bakelite Co., Ltd. Circuit board and method for manufacturing the same
JP2011252935A (ja) * 2008-09-26 2011-12-15 Sharp Corp 回路基板及び表示装置
JP2012507872A (ja) 2008-10-30 2012-03-29 フェイ プーン、ハク ハイブリッド透明導電性電極
WO2010099350A2 (en) 2009-02-25 2010-09-02 California Institute Of Technology Low cost bonding technique for integrated circuit chips and pdms structures
US8456856B2 (en) * 2009-03-30 2013-06-04 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology
KR200470190Y1 (ko) 2011-06-28 2013-12-06 삼성중공업 주식회사 해양 구조물
KR101370119B1 (ko) * 2011-12-13 2014-03-04 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 엘라스토머 접착

Also Published As

Publication number Publication date
KR101370119B1 (ko) 2014-03-04
JP2014505366A (ja) 2014-02-27
TWI442489B (zh) 2014-06-21
US8987606B2 (en) 2015-03-24
JP5749353B2 (ja) 2015-07-15
WO2013089687A1 (en) 2013-06-20
US20130168139A1 (en) 2013-07-04
TW201324637A (zh) 2013-06-16

Similar Documents

Publication Publication Date Title
Araromi et al. High-resolution, large-area fabrication of compliant electrodes via laser ablation for robust, stretchable dielectric elastomer actuators and sensors
Lu et al. Soft anisotropic conductors as electric vias for ga-based liquid metal circuits
Li et al. PEDOT: PSS/grafted-PDMS electrodes for fully organic and intrinsically stretchable skin-like electronics
JP6208705B2 (ja) 伸張可能及び折畳み可能な電子デバイス
Hoang et al. Irreversible bonding of polyimide and polydimethylsiloxane (PDMS) based on a thiol-epoxy click reaction
Brochu et al. All-silicone prestrain-locked interpenetrating polymer network elastomers: free-standing silicone artificial muscles with improved performance and robustness
KR101370119B1 (ko) 엘라스토머 접착
PL1860722T3 (pl) Mikropodzespół scalony, łączący w sobie funkcję odzyskiwania i magazynowania energii
WO2009057710A1 (ja) 基板保持部材、基板接合装置、積層基板製造装置、基板接合方法、積層基板製造方法および積層型半導体装置製造方法
EP2860577A1 (en) Electronic apparatus display unit and portable terminal apparatus comprising display unit
EP2469991A3 (de) Etikett mit einem elektronischen Funktionselement
WO2008008581A3 (en) An electronics package with an integrated circuit device having post wafer fabrication integrated passive components
WO2009140355A3 (en) Method of manufacturing medical devices and such a medical device
Vohra et al. Developing the surface chemistry of transparent butyl rubber for impermeable stretchable electronics
He et al. Stretchable and recyclable liquid metal droplets embedded elastomer composite with high mechanically sensitive conductivity
Erlenbach et al. Flexible-to-stretchable mechanical and electrical interconnects
Al-Haidari et al. Evaluation of an anisotropic conductive epoxy for interconnecting highly stretchable conductors to various surfaces
US11219124B2 (en) Connecting a flexible circuit to other structures
JP2013195331A (ja) 異方導電性シートおよびその用途
KR100998087B1 (ko) 능동 탈부착 척
US20240096517A1 (en) Stretchable acf, method for manufacturing same, and interfacial bonding member and device comprising same
Mishra et al. Electroactive Polymers in Industry
TW200631067A (en) Three dimensional structure formed by using an adhesive silicon wafer process
Yoon et al. 46‐4: Student paper: Reconfigurable and reusable soft modular LED blocks assembly
JP2008241962A5 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 6