KR20130059281A - 미세 공간내에 기능 부분을 형성하는 방법 - Google Patents

미세 공간내에 기능 부분을 형성하는 방법 Download PDF

Info

Publication number
KR20130059281A
KR20130059281A KR1020120133271A KR20120133271A KR20130059281A KR 20130059281 A KR20130059281 A KR 20130059281A KR 1020120133271 A KR1020120133271 A KR 1020120133271A KR 20120133271 A KR20120133271 A KR 20120133271A KR 20130059281 A KR20130059281 A KR 20130059281A
Authority
KR
South Korea
Prior art keywords
fine powder
microcavity
functional
dispersion medium
liquid
Prior art date
Application number
KR1020120133271A
Other languages
English (en)
Inventor
시게노부 세키네
유리나 세키네
Original Assignee
유겐가이샤 나프라
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유겐가이샤 나프라 filed Critical 유겐가이샤 나프라
Publication of KR20130059281A publication Critical patent/KR20130059281A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F3/00—Manufacture of workpieces or articles from metallic powder characterised by the manner of compacting or sintering; Apparatus specially adapted therefor ; Presses and furnaces
    • B22F3/10—Sintering only
    • B22F3/1017—Multiple heating or additional steps
    • B22F3/1021—Removal of binder or filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009—Forming specific nanostructures
    • B82B3/0038—Manufacturing processes for forming specific nanostructures not provided for in groups B82B3/0014 - B82B3/0033
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F3/00—Manufacture of workpieces or articles from metallic powder characterised by the manner of compacting or sintering; Apparatus specially adapted therefor ; Presses and furnaces
    • B22F3/22—Manufacture of workpieces or articles from metallic powder characterised by the manner of compacting or sintering; Apparatus specially adapted therefor ; Presses and furnaces for producing castings from a slip
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F7/00—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression
    • B22F7/02—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite layers
    • B22F7/04—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite layers with one or more layers not made from powder, e.g. made from solid metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C70/00—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts
    • B29C70/02—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts comprising combinations of reinforcements, e.g. non-specified reinforcements, fibrous reinforcing inserts and fillers, e.g. particulate fillers, incorporated in matrix material, forming one or more layers and with or without non-reinforced or non-filled layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0075—Manufacture of substrate-free structures
    • B81C99/0085—Manufacture of substrate-free structures using moulds and master templates, e.g. for hot-embossing
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B19/00—Other methods of shaping glass
    • C03B19/12—Other methods of shaping glass by liquid-phase reaction processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Powder Metallurgy (AREA)
  • Manufacture Of Metal Powder And Suspensions Thereof (AREA)

Abstract

[과제] 저온 분산계 기능성 재료를 이용하여, 미세 공간내에 공극, 간극, 또는 공동이 없는 기능 부분을 형성하는 방법을 제공하는 것.
[해결 수단] 열용해성을 갖는 기능성 미분말(52)을, 액상 분산매(51)중에 분산시킨 분산계 기능성 재료(5)를, 미세 공간(3)내에 충전한다. 다음에, 미세 공간(3)내의 액상 분산매(51)를 증발시킨다. 다음에, 열처리에 의해 기능성 미분말(52)을 열용해시킨 후, 가압하면서 냉각한다.

Description

미세 공간내에 기능 부분을 형성하는 방법{METHOD FOR FORMING FUNCTIONAL PART IN MINUTE SPACE}
본 발명은, 미세 공간내에 기능 부분을 형성하는 방법에 관한 것이다.
예를 들면, 반도체 디바이스로 대표되는 전자 디바이스나, 마이크로 머신 등에 있어서는, 내부에 고(高)애스펙트비를 갖는 미세한 도체 충전 구조, 절연 구조 또는 기능 구조를 형성해야 하는 것이 있다. 이러한 경우, 미리 선택된 충전재를 미세 구멍내에 충전함으로써, 도체 충전 구조, 절연 구조 및 기능 구조 등을 실현하는 기술이 알려져 있다. 그러나, 고애스펙트비를 갖는 미세 구멍내에, 공극이나 경화후 변형 등을 일으키게 하는 일 없이, 그 바닥부까지 충전재를 충분히 충전하는 것은 매우 곤란하다.
그러한 기술적 곤란성을 극복할 수 있는 선행기술로서, 일본 특허공보 제4278007호 및 일본 특허공보 제4505540호에 기재된 충전 방법 및 장치가 알려져 있다.
일본 특허공보 제4278007호에 기재된 기술은, 웨이퍼에 존재하는 미세 구멍에 용융 금속을 충전하여 경화시키는 방법으로서, 상기 미세 구멍내의 상기 용융 금속에 대해, 대기압을 넘는 강제 외력을 인가한 채로, 상기 용융 금속을 냉각하여 경화시키는 공정을 포함한다. 상기 강제 외력은, 프레스압, 사출압 또는 전압(轉壓)으로부터 선택된 적어도 1종으로 주어지며, 상기 미세 구멍의 타단측을 닫은 상태로, 상기 미세 구멍이 개구하는 개구면측으로부터 상기 용융 금속에 인가된다. 일본 특허공보 제4505540호는, 일본 특허공보 제4278007호에 기재된 방법을 실행하기 위한 장치를 개시하고 있다.
상술한 일본 특허공보 제4278007호, 일본 특허공보 제4505540호에 기재된 기술에 의하면, 공극이나 보이드(void) 등을 생기게 하는 일 없이, 미세 구멍을 충전물에 의해서 채울 수 있는 것, 미세 간극에서 냉각된 경화 금속의 요면화(凹面化)를 회피할 수 있는 것, 및, 공정의 간소화, 수율의 향상 등에 기여할 수 있는 것, 등의 우수한 작용 효과를 얻을 수 있다.
본 발명의 과제는, 저온 분산계 기능성 재료를 이용하여, 미세 공간내에 공극(空隙), 간극(間隙), 또는 공동(空洞)이 없는 기능 부분을 형성하는 방법을 제공하는 것이다.
상술한 과제를 달성하기 위해, 본 발명은, 하나의 발명 개념에 속하는 복수 방법을 개시한다.
우선, 제 1의 방법은, 미세 공간내에 기능 부분을 형성하기에 있어서, 열용해성을 갖는 기능성 미분말을, 액상 분산매중에 분산시킨 분산계 기능성 재료를, 미세 공간내에 충전하고, 다음에, 상기 미세 공간내의 상기 액상 분산매를 증발시키고, 다음에, 기능성 미분말을 가열하고, 가압하면서 경화시킨다.
상술한 바와 같이, 제 1의 방법에서는, 기능성 미분말을 액상 분산매중에 분산시킨 분산계 기능성 재료를 이용한다. 즉, 유동성 충전재인 분산계 기능성 재료를 이용한다. 이 때문에, 본래, 충전이 곤란한 미분말 형태를 갖는 기능성 미분말을, 분산계 기능성 재료의 유동성을 이용하여, 미세 공간내에 확실히 충전할 수 있다.
분산계 기능성 재료를, 미세 공간내에 충전하는 경우, 진공 챔버내의 감압 분위기에서 처리하는 것이 바람직하다. 감압 처리후, 진공 챔버의 내압을 증압하는 차압 충전 방식을 채용해도 좋다. 이 차압 충전에 의하면, 분산계 기능성 재료를, 미세 공간의 내부에 확실히 충전할 수 있다. 분산계 기능성 재료를 미세 공간내에 충전할 때, 예를 들면, 대상물 또는 장치에 초음파 진동 등을 주면, 충전 작업을 원활히 행할 수 있다.
다음에, 상기 미세 공간내의 상기 액상 분산매를 증발시킨다. 미세 공간의 내부에는, 기능성 미분말만이 남게 된다. 이후, 남은 기능성 미분말을 가열 처리에 의해, 용해시킨 후, 가압하면서 경화시킨다. 이것에 의해, 미세 공간내에 공극, 간극, 또는 공동이 없는 기능 부분이 형성된다.
열용해성을 갖는 기능성 미분말은, 한정하는 것은 아니지만, 예를 들면, Sn 합금 등의 저융점 금속 미분말이다.
본 명세서에 있어서, 기능성 재료란, 재료가 가지는 전기적 특성, 유전체 특성, 자성(磁性), 광학 특성 등의 특성을 발현시키는 것을 목적으로서 이용되는 타입의 재료를 말한다. 기능성 미분말이란, 그러한 기능성 재료를 미분말화한 것을 말한다. 분산계란, 미세한 고체입자가 액체의 분산매중에 분산한 현탁액 또는 페이스트를 말하며, 동일 입도(粒度)의 입자가 가지런한 단(單)분산계, 입도가 가지런하지 않게 변화하는 다(多)분산계의 양계(兩系)를 포함한다. 또, 조립(粗粒)의 분산계뿐만 아니라, 콜로이달(colloidal)한 분산계도 포함한다.
다음에, 제 2의 방법의 특징은, 기능성 미분말 및 결합재 미분말을 액상 분산매중에 분산시킨 분산계 기능성 재료를 이용하는 점에 있다. 제 2의 방법에 있어서도, 제 1의 방법에서 설명한 작용 효과가 얻어진다.
기능성 미분말 및 결합재 미분말은, 한정하는 것은 아니지만, 고융점 금속 미분말 및 저융점 금속 미분말의 조합이다.
게다가, 제 3의 방법의 특징은, 미세 공간내에 있어서, 액상 분산매를 증발시킨 후, 상기 미세 공간내의 상기 기능성 미분말의 미립자 사이의 간극에 액상 결합재를 함침(含浸)시키고, 다음에, 열처리에 의해 상기 액상 결합재를 상기 기능성 미분말과 반응시킨 후, 가압하면서 경화시키는 점에 있다. 제 3의 방법에 있어서도, 제 1의 방법에서 설명한 작용 효과가 얻어진다.
제 1 내지 제 3의 방법을 통하여, 액상 분산매로서는, 수성 분산매 또는 휘발성 유기 분산매를 이용할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 저온 분산계 기능성 재료를 이용하여, 미세 공간내에 공극, 간극, 또는 공동이 없는 기능 부분을 형성하는 방법을 제공할 수 있다.
도 1은, 본 발명에 관한 제 1의 방법을 나타내는 블록도이다.
도 2는, 본 발명에 관한 제 2의 방법을 나타내는 블록도이다.
도 3은, 본 발명에 관한 제 3의 방법을 나타내는 블록도이다.
도 1은, 제 1의 방법을 나타내는 도면이다. 이 제 1의 방법은, 미세 공간(3)내에 금속 부분을 형성하는 구체적 방법에 관련된다. 우선, 미세 공간(3)을 갖는 대상물(1)을 준비한다(도 1(a)). 대상물에는, 웨이퍼, 회로 기판, 적층 기판, 반도체칩, MEMS(Micro-Electro-Mechanical Systems) 등, 미세 공간을 갖는 것이 널리 포함된다. 미세 공간에는, TSV(Through Silicon Via)로 대표되는 관통구멍, 비(非)관통구멍(맹공(盲孔)) 외, 적층된 기판 사이에 생기는 미세 간극 등이 포함된다. 기능성 미립자는, 구상(球狀), 비늘조각형상, 편평상(扁平狀) 등, 임의의 형상을 취할 수 있다.
기능성 미립자를 분산시키는 액상 분산매로서는, 수성 분산매 또는 휘발성 유기 분산매를 이용할 수 있다. 특히, 상온에서 휘발하는 것 같은 휘발성 유기 분산매가 바람직하다. 그러한 액상 분산매로서는, 여러 가지의 것이 알려져 있으므로, 그것들을 선택 사용하면 좋다.
대상물(1)에 형성된 미세 공간(3)은, 이 실시예에서는, 관통구멍 또는 비관통구멍이며, 개구부의 구멍지름(D1), 깊이(H1)를 갖고 있다. 구멍지름(D1)은, 예를 들면 25㎛ 이하이며, 깊이(H1)는, 구멍지름(D1)과의 애스펙트비가, 1 이상, 바람직하게는 5 이상으로 되는 값이다. 대상물(1)이, 예를 들면 웨이퍼인 경우에는, 상술한 미세 공간(3)은, 웨이퍼면내에 다수 형성된다.
상술한 대상물(1)의 미세 공간(3)에, 저융점 금속 미분말을 액상 분산매중에 분산시킨 분산계 기능성 재료(5)를 충전(흘려넣음)한다(도 1(b)). 이 경우의 분산계 기능성 재료(5)는, 분산매(51)에, 열용해성을 갖는 기능성 미분말로서, 저융점 금속 미분말(52)을 분산시킨 분산계로 된다. 저융점 금속 미분말(52)의 대표예는, Sn 합금 미분말이다. Sn 합금 미분말은, nm 사이즈(1㎛ 이하로 한다)에 속하는 나노 미립자 또는 나노 콤포지트 구조를 갖는 미립자로 구성되어 있는 것이 바람직하다. Sn 합금 미분말을 베이스로 하고, 다른 금속 미분말, 예를 들면 Bi, Ga 또는 In의 미분말의 적어도 1종을 포함하고 있어도 좋다. 미립자는, 구상, 비늘조각형상, 편평상 등, 임의의 형상을 취할 수 있다. 충전 공정에서는, 전술한 차압 충전을 채용하는 것이 바람직하다.
분산계 기능성 재료(5)를, 미세 공간(3)내에 충전하는 경우, 진공 챔버내의 감압 분위기에서 처리하는 것이 바람직하다. 감압 처리후, 진공 챔버의 내압을 증압하는 차압 충전 방식을 채용해도 좋다. 이 차압 충전에 의하면, 분산계 기능성 재료(5)를, 미세 공간(3)의 내부에 확실히 충전할 수 있다.
다음에, 미세 공간(3)의 내부에 있어서, 저융점 금속 미분말(52)을 열용해시키는 동시에 액상 분산매(51)를 증발시킨다(도 1(c), (d)). 이것에 의해, 저융점 금속 미분말(52)의 미립자의 사이에 간극(G1)이 생기는 동시에, 그 간극(G1)이 용해한 저융점 금속 미분말(52)에 의해서 메워진다. 저융점 금속 미분말(52)이 Sn 합금 미분말을 베이스로 하는 경우에는, 그 융점(약 231℃)에서 열용해시킬 수 있다.
게다가, 열용해한 저융점 금속 미분말(52)을 가압(F1)하면서 냉각하여, 경화시킨다.(도 1(e)). 이것에 의해, 대상물(1)의 미세 공간(3)의 내부에 저융점 금속으로 이루어지는 기능 부분(50)이 형성되게 된다. 상기 프로세스 중, 적어도, 도 1(a)∼(d)는, 진공 챔버내에서 실행하는 것이 바람직하다.
상술한 바와 같이, 분산계 기능성 재료(5)를, 미세 공간(3)의 내부에 충전하기 때문에, 본래, 충전이 곤란한 미분말 형태를 갖는 저융점 금속 미분말(52)을, 분산계 기능성 재료(5)의 유동성을 이용하여, 미세 공간(3)의 내부에 확실히 충전할 수 있다. 충전에 있어서는, 차압 충전 방식을 채용할 수 있다.
또, 저융점 금속 미분말(52)을, 액상 분산매(51) 중에 분산시킨 분산계 기능성 재료(5)를 이용하기 때문에, 용융 금속을 이용하는 종래 기술과 다르게, 용융 프로세스가 불필요하다. 저온 상태에 있는 분산계 기능성 재료(5)를, 차압 충전 방식 등에 따라, 미세 공간(3)의 내부에 충전할 수 있다. 또, 미세 공간(3)을 갖는 대상물(1)이, 예를 들면, 반도체 회로를 이미 형성한 웨이퍼 등이었던 경우, 반도체 회로에 대한 열적인 악영향을 최소한으로 억제할 수 있다. 게다가, 용융을 위한 열에너지를 필요로 하지 않기 때문에, 소비 에너지를 저감할 수 있다.
제 1의 방법에서는, 상술한 분산계 기능성 재료(5)를, 미세 공간(3)의 내부에 충전하고, 다음에, 미세 공간(3)의 내부에 있어서, 저융점 금속 미분말(52)을 열용해시키는 동시에 액상 분산매(51)를 증발시키고, 게다가, 열용해한 저융점 금속 미분말(52)을 가압하면서 냉각하고, 경화시키기 때문에, 예를 들면, Sn 합금 등의 저전기 저항체의 기능 부분(50)이 얻어지게(도 1(e)) 된다.
또, 열용해한 저융점 금속 미분말(52)을 가압하면서 냉각하고, 경화시키기 때문에, 냉각시의 부피 축소에 의해 미세 공간(3)과 성형체와의 사이에 생기는 경우가 있는 간극, 공극의 발생을, 가압에 의해서 회피하고, 간극이나 공극이 없는 고품질의 기능 부분(50)을 형성할 수 있다.
게다가, 열용해한 저융점 금속 미분말(52)을 가압하면서 냉각하고, 경화시키기 때문에, 저융점 금속의 입자 성장, 결정 성장이 억제된다. 이 결과, 주상(柱狀) 결정의 성장이 억제되고, 저융점 금속이 등축정화(等軸晶化)되고, 응력이 저하되며, 미세 공간(3)을 갖는 대상물(1)에 마이크로 크랙이 발생하는 등의 문제를 회피할 수 있다.
다음에, 도 2는, 제 2의 방법을 나타내고 있다. 도면에 있어서, 도 1에 나타낸 구성 부분과 대응하는 부분에 대해서는, 동일한 참조 부호를 붙이고 있다. 도 2에 도시된 제 2의 방법의 특징은, 고융점 및 저융점 금속 미분말을, 기능성 재료 및 결합재로서 겸용하고, 미세 공간(3)내에 고융점 금속 및 저융점 금속으로 이루어지는 금속 부분을 형성하는 점에 있다. 제 2의 방법에서는, 미세 공간(3)의 내부에 금속 부분을 형성하기에 있어서, 제 1의 방법의 경우와 동일하게, 미세 공간(3)을 갖는 대상물(1)을 준비한다(도 2(a)). 그리고, 도 2에 도시하는 바와 같이, 저융점 금속 미분말(52) 및 고융점 금속 미분말(53)을, 액상 분산매(51) 중에 분산시킨 분산계 기능성 재료(5)를, 전술한 차압 충전법에 따라, 미세 공간(3)의 내부에 충전(도 2(b))한다. 저융점 금속 미분말(52) 및 고융점 금속 미분말(53)은, 입자지름이 가지런하지 않아도, 통일되어 있어도 좋다.
다음에, 미세 공간(3)의 내부에 있어서, 저융점 금속 미분말(52)을 열용해시키는 동시에, 액상 분산매(51)를 증발시키고(도 2(c)), 게다가, 고융점 금속 미분말(53) 및 저융점 금속 미분말(52)의 용해물을 가압하면서 냉각하여, 경화시킨다. 상기 공정에 있어서, 저융점 금속 미분말(52)의 용해물에 의해, 고융점 금속 미립자(53-53) 사이의 간극(G1)을 메우고, 고융점 금속 입자(53)와 확산 접합시킨다. 상기 프로세스 중, 적어도, 도 2(a)∼(c)는, 진공 챔버내에서 실행한다.
저융점 금속 미분말(52)로서는, 상술한 Sn 합금 베이스의 미분말을 이용할 수 있다. Sn 합금 미분말을 베이스로 하고, 다른 금속 미분말, 예를 들면 Bi 미분말, Ga 미분말, In 미분말을 포함하고 있어도 좋은 것은, 전술한 바와 같다. 고융점 금속 미분말(53)은, 구체적으로는, Ag, Cu, Au, Pt, Ti, Zn, Al, Fe, Si 또는 Ni의 군(群)으로부터 선택된 적어도 1종을 포함하는 재료에 의해서 구성할 수 있다. 이러한 고융점 금속 미분말(53)은, nm 사이즈(1㎛ 이하)에 속하는 나노 미립자 또는 나노 콤포지트 구조를 갖는 미립자로 구성되어 있는 것이 바람직하다. 저융점 금속 미분말(52) 및 고융점 금속 미분말(53)은, 입자지름이 가지런하지 않아도, 통일되어 있어도 좋다. 또, 구상, 비늘조각형상, 편평상 등, 임의의 형상을 취할 수 있다.
제 2의 방법에서도, 본래, 충전이 곤란한 미분말 형태를 갖는 저융점 금속 미분말(52) 및 고융점 금속 미분말(53)을, 분산계 기능성 재료(5)로서의 유동성을 이용하여, 미세 공간(3)내에 확실히 충전할 수 있다.
또, 저융점 금속 미분말(52) 및 고융점 금속 미분말(53)을, 액상 분산매(51)중에 분산시킨 분산계 기능성 재료(5)를 이용하기 때문에, 용융 금속을 이용하는 종래 기술과 다르게, 용융 프로세스가 불필요하다. 저온 상태에 있는 분산계 기능성 재료(5)를, 그 유동성을 이용하여, 가스압, 프레스압, 사출압, 또는 전압으로부터 선택된 적어도 1종의 가압력을 주는 수단에 의해서, 미세 공간(3)의 내부에 용이하게 충전할 수 있다. 또, 미세 공간(3)을 갖는 대상물(1)이, 이미, 반도체 회로 등을 형성한 웨이퍼 등인 경우, 반도체 회로에 대한 열적인 악영향을 최소한으로 억제할 수 있다. 게다가, 용융을 위한 열에너지를 필요로 하지 않기 때문에, 소비 에너지를 저감할 수 있다.
또, 분산계 기능성 재료(5)를 미세 공간(3)의 내부에 충전하고, 다음에, 미세 공간(3)의 내부에 있어서, 저융점 금속 미분말(52)을 열용해시키는 동시에 액상 분산매(51)를 증발시키고, 게다가, 고융점 금속 미분말(53) 및 저융점 금속 미분말(52)의 용해물을 가압(F1)하면서 냉각하여, 경화시킨다. 상술한 프로세스에 따라, 고융점 금속 및 저융점 금속으로 이루어지는 기능 부분(50)이 얻어지게 된다(도 2(e)). 성형에 있어서는, 저융점 금속 미분말(52)의 용해 및 응고에 의한 결합력을 이용할 수 있으며, 그 밖에 결합재를 필요로 하지 않는다. 이 때문에, 고융점 금속 미분말(53) 및 저융점 금속 미분말(52)이 갖는 특성을 그대로 발휘시킬 수 있다.
또, 고융점 금속 미분말(53) 및 저융점 금속 미분말(52)의 용해물을 가압(F1)하면서 냉각하기 때문에, 냉각시의 부피 축소에 의해서 미세 공간(3)과 성형체와의 사이에 생길 수 있는 간극, 공극의 발생을, 가압(F1)에 의해서 회피하고, 간극이나 공극이 없는 고품질의 기능 부분(50)을 형성할 수 있다.
게다가, 열용해한 저융점 금속 미분말(52)을 가압하면서 냉각하고, 성형하기 때문에, 저융점 금속 및 고융점 금속의 입자 성장, 결정 성장이 억제된다. 이 결과, 저융점 금속 및 고융점 금속이 등축정화되고, 응력이 저하되며, 미세 공간(3)을 갖는 대상물(1)에 마이크로 크랙이 발생하는 등의 문제를 회피할 수 있다.
제 2의 방법에 따르면, 저융점 금속 미분말(52)의 용해물에 의해, 고융점 금속 미분말(53)의 고융점 금속 미립자 사이의 간극을 메우고, 상기 고융점 금속 입자와 확산 접합시킨다. 따라서, 저융점 금속 및 고융점 금속은, 서로 일체화된 상태로, 성형체를 구성하게 되며, 양(兩) 금속의 특성에 따른 기능이 발휘된다.
도 3은, 제 3의 방법을 도시하고 있다. 도면에 있어서, 도 1에 나타낸 구성 부분과 대응하는 부분에 대해서는, 동일한 참조 부호를 붙이고 있다. 제 3의 방법은, 미세 공간(3)내에 전기 절연 부분을 형성하는 구체적 방법에 관련된다. 도 3을 참조하면, 미세 공간(3)의 내부에 전기 절연 부분을 형성하기에 있어서, 절연성 세라믹 미분말(54)을 액상 분산매(51)중에 분산시킨 분산계 기능성 재료(5)를, 미세 공간(3)의 내부에 충전하고(도 3(a), (b)), 다음에, 미세 공간(3)의 내부에 있어서, 분산계 기능성 재료(5)에 포함되는 액상 분산매(51)를 증발시키고(도 3(c)), 다음에, 미세 공간(3)의 내부의 절연성 세라믹 미분말(54)의 미립자 사이의 간극(G1)에 액상 결합재(55)를 함침시킨다(도 3(d)). 그리고, 가열 처리에 의해서, 액상 결합재(55)를 절연성 세라믹 미분말(54)과 화학적으로 반응시키는 등, 세라믹 미분말(54) 및 액상 결합재(55)를, 가압하면서, 경화시킨다(도 3(e)).
제 3의 방법에서도, 충전이 곤란한 미분말 형태를 갖는 절연성 세라믹 미분말(54)을, 액상 분산매(51)중에 분산시킨 분산계 기능성 재료(5)를 이용하고, 그 유동성을 이용하여, 미세 공간(3)의 내부에 용이하게 충전할 수 있다.
또, 미세 공간(3)의 내부에 충전된 액상 분산매(51)를 증발시키고, 다음에, 미세 공간(3)의 내부에 있는 절연성 세라믹 미분말(54)의 미립자 사이의 간극에 액상 결합재(55)를 함침시키고, 최종적으로, 절연성 세라믹 미분말(54) 및 액상 결합재(55)를, 가압하면서 경화시키는 프로세스에 따라, 절연성 세라믹 및 결합재로 이루어지는 전기 절연성을 갖는 기능 부분(50)이 얻어지게 된다.
게다가, 절연성 세라믹 미분말(54) 및 액상 결합재(55)를, 가압하면서, 경화시키기 때문에, 미세 공간(3)과 성형체인 기능 부분(50)과의 사이에 생길 수 있는 간극, 공극의 발생을, 가압에 의해서 회피하고, 간극이나 공극이 없는 고품질의 기능 부분(50)을 형성할 수 있다.
액상 결합재(55)는, 액체 유리여도 좋고, 유기 수지여도 좋다. 유기 수지로서는, 열경화형 수지가 적절하다. 절연성 세라믹 미분말(54)은, 한정하는 것은 아니지만, Si02, Al2O3 등의 금속산화물 또는 SiN 등의 질화물의 적어도 1종을 포함할 수 있다.
액상 분산매(51)로서, 수성 분산매 또는 휘발성 유기 분산매를 이용할 수 있는 것은, 이미 설명한 바와 같다. 휘발성 유기 분산매의 대표예로서는, 수산기(0H)를 갖는 알코올류가 있다. 다음에, 이러한 휘발성 유기 분산매(51)를 이용한 경우의 구체예에 대해서 설명한다.
휘발성 유기 분산매(51)로서, 수산기(0H)를 갖는 알코올류를 이용한 경우, 진공 챔버내의 감압 분위기에서는, 그 대부분이 증발하므로, 절연성 세라믹 미분말(54)의 미립자 사이의 틈새에 간극(G1)이 생긴다. 또, 휘발성 유기 분산매(51)에 포함되어 있던 OH기(基)는, 세라믹 미립자, 예를 들면, SiO2와의 결합력에 의해, 절연성 세라믹 미분말(54)의 표면에 부착한다. 분산매(51)를 증발시킨 후, 절연성 세라믹 미분말(54)의 집합체를 가압해도 좋다.
휘발성 유기 분산매로서는, 수산기(OH)를 갖는 알코올류를 이용한 경우, 액상 결합재(55)로서, 액체 실리카 또는 액체 Si 화합물을 이용할 수 있다. 액체 실리카 또는 액체 Si 화합물로 이루어지는 액상 결합재(55)는, 절연성 세라믹 미분말(54)의 미립자 사이의 간극(G1)에 침투해 간다. 이 경우도, 계속해서, 진공 챔버내의 감압 분위기에서 처리한다. 감압 처리후, 진공 챔버의 내압을 증압(차압 충전 방식)해도 좋다. 이 차압 충전에 의하면, 액상 결합재(55)를, 세라믹 미립자의 주위에 충분히 침투시킬 수 있다.
액체 실리카를 이용한 경우는, 그 유기용매가 증발되고, 실리카 전화(轉化)가 일어난다. 액체 Si 화합물을 이용한 경우, Si 화합물을, 절연성 세라믹 미분말(54)의 표면에 부착하고 있는 OH기와 반응시켜서, 실리카로 전화시킨다.
액체 Si 화합물의 예로서는, 실라잔(silazane), 실록산(siloxane), 실라놀(silanol) 등이 있다. 여기에서는, 실라잔의 무기 폴리머인 폴리실라잔(PHPS)을 이용한 경우를 예로 들어 설명한다. 폴리실라잔은, 수분이나 산소와 반응하여, 실리카로 전화한다. 유기용매로서는, 크실렌(xylene), 미네랄터펜틴(mineral turpentine) 또는 고비점(高沸點) 방향족계 용매 등이 이용된다.
절연성 세라믹 미분말(54)의 표면에 OH기를 남기고, 폴리실라잔을, 이 OH기와 반응시킴으로써, 실리카로 전화시킨다. 이렇게 해서 얻어진 실리카는, 통상은, 어몰퍼스로 된다.
실리카 전화를 촉진하기 위해서, 가열 공정에 있어서, 프레스판 등을 이용하여 가압하면서, 가열하는 것이 바람직하다. 가열 온도는, 폴리실라잔의 종류에 따라 다르지만, 일반적으로는, 실온∼450℃의 범위에서 선택된다. 이 가열 처리 공정에 있어서, 유기용매의 분해가스가 배출된다.
상술한 공정의 후, 실리카 전화의 더 나은 촉진, 및, 분리가스 배출을 위해서, 예를 들면, 1000℃ 전후에서 소성(燒成)하는 것이 바람직하다.
미세 공간은, 관통구멍 또는 비관통구멍으로 한정되지 않는다. 다수의 기판을 적층하는 적층 전자 디바이스에서는, 기판 사이에 발생하는 미소한 간극(미세 공간)에 전기절연물을 충전하는 언더 코트 구조가 취해진다. 본 발명은, 이러한 언더 코트 형성에도 적용할 수 있다.
이상, 바람직한 실시예를 참조하여 본 발명의 내용을 구체적으로 설명했지만, 본 발명의 기본적 기술 사상 및 교시에 기초하여, 당업자라면, 여러 가지의 변형 형태 및 설명되지 않은 다른 적용 기술분야를 도출할 수 있다는 것은 자명하다.
1 : 대상물
3 : 미세 공간
5 : 분산계 기능성 재료
50 : 기능 부분
51 : 분산매
52,53 : 기능성 미분말

Claims (7)

  1. 미세 공간내에 기능 부분을 형성하는 방법으로서,
    열용해성을 갖는 기능성 미분말을, 액상 분산매중에 분산시킨 분산계 기능성 재료를, 미세 공간내에 충전하고,
    다음에, 상기 미세 공간내의 상기 액상 분산매를 증발시키고,
    다음에, 기능성 미분말을 가열하고, 가압하면서 경화시키는, 공정을 포함하는 방법.
  2. 제 1 항에 있어서, 상기 기능성 미분말은, 저융점 금속 미분말인 방법.
  3. 미세 공간내에 기능 부분을 형성하는 방법으로서,
    기능성 미분말 및 결합재 미분말을 액상 분산매중에 분산시킨 분산계 기능성 재료를, 미세 공간내에 충전하고,
    다음에, 상기 미세 공간내의 상기 액상 분산매를 증발시키고,
    다음에, 기능성 미분말을 가열하고, 가압하면서 경화시키는, 공정을 포함하는 방법.
  4. 제 3 항에 있어서, 상기 기능성 미분말 및 상기 결합재 미분말은, 고융점 금속 미분말 및 저융점 금속 미분말로 이루어지는, 방법.
  5. 미세 공간내에 기능 부분을 형성하는 방법으로서,
    기능성 미분말을 액상 분산매중에 분산시킨 분산계 기능성 재료를, 미세 공간내에 충전하고,
    다음에, 상기 미세 공간내에 있어서, 상기 액상 분산매를 증발시키고,
    다음에, 상기 미세 공간내의 상기 기능성 미분말의 미립자 사이의 간극에 액상 결합재를 함침시키고,
    다음에, 열처리에 의해 상기 액상 결합재를 상기 기능성 미분말과 반응시킨 후, 가압하면서 경화시키는, 공정을 포함하는 방법.
  6. 제 5 항에 있어서, 상기 기능성 미분말은, 세라믹 미분말이며, 상기 액상 결합재는, 액체 유리인, 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 액상 분산매는, 수성 분산매 또는 휘발성 유기 분산매인 방법.
KR1020120133271A 2011-11-28 2012-11-22 미세 공간내에 기능 부분을 형성하는 방법 KR20130059281A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-259001 2011-11-28
JP2011259001A JP5687175B2 (ja) 2011-11-28 2011-11-28 微細空間内に機能部分を形成する方法

Publications (1)

Publication Number Publication Date
KR20130059281A true KR20130059281A (ko) 2013-06-05

Family

ID=47227726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120133271A KR20130059281A (ko) 2011-11-28 2012-11-22 미세 공간내에 기능 부분을 형성하는 방법

Country Status (6)

Country Link
US (2) US20130136645A1 (ko)
EP (1) EP2596884A1 (ko)
JP (1) JP5687175B2 (ko)
KR (1) KR20130059281A (ko)
CN (1) CN103137438A (ko)
TW (1) TW201331995A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170305743A1 (en) * 2011-11-28 2017-10-26 Napra Co., Ltd. Method for forming functional part in minute space

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6134884B2 (ja) * 2013-07-19 2017-05-31 株式会社ザイキューブ 電極、電極材料及び電極形成方法
JP5885351B2 (ja) * 2013-10-09 2016-03-15 有限会社 ナプラ 接合部及び電気配線
JP6347104B2 (ja) * 2013-12-27 2018-06-27 セイコーエプソン株式会社 電気配線層の製造方法、電気配線層形成用部材、電気配線層、電気配線基板の製造方法、電気配線基板形成用部材、電気配線基板、振動子、電子機器および移動体
JP6022492B2 (ja) * 2014-02-13 2016-11-09 有限会社 ナプラ 微細空間内に導体を形成する製造方法
US9305866B2 (en) 2014-02-25 2016-04-05 International Business Machines Corporation Intermetallic compound filled vias
JP5822977B2 (ja) * 2014-04-18 2015-11-25 有限会社 ナプラ 電子デバイス、その製造方法、金属粒子及び導電性ペースト
CN107210221A (zh) * 2015-02-19 2017-09-26 住友精密工业株式会社 填充方法及填充装置
JP5859162B1 (ja) * 2015-08-06 2016-02-10 住友精密工業株式会社 金属充填装置および金属充填方法
EP3348338B1 (en) * 2015-09-07 2020-06-10 Hitachi Chemical Company, Ltd. Copper paste for joining, method for producing joined body, and method for producing semiconductor device
US9515044B1 (en) 2015-10-14 2016-12-06 Napra Co., Ltd. Electronic device, method of manufacturing the same, metal particle, and electroconductive paste
US20180138110A1 (en) * 2016-11-17 2018-05-17 Texas Instruments Incorporated Enhanced Adhesion by Nanoparticle Layer Having Randomly Configured Voids
US9865527B1 (en) 2016-12-22 2018-01-09 Texas Instruments Incorporated Packaged semiconductor device having nanoparticle adhesion layer patterned into zones of electrical conductance and insulation
US9941194B1 (en) 2017-02-21 2018-04-10 Texas Instruments Incorporated Packaged semiconductor device having patterned conductance dual-material nanoparticle adhesion layer
CN108598056A (zh) * 2018-06-29 2018-09-28 北京梦之墨科技有限公司 一种应用tsv技术的电子器件及其制作方法
CN113510241A (zh) * 2021-04-25 2021-10-19 福建尚辉润德新材料科技有限公司 一种磁粉注射成型粘结剂、制备方法及应用方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3864715A (en) * 1972-12-22 1975-02-04 Du Pont Diode array-forming electrical element
US4613369A (en) * 1984-06-27 1986-09-23 Pall Corporation Porous metal article and method of making
JP2685112B2 (ja) * 1992-06-24 1997-12-03 大同特殊鋼 株式会社 粉末成形品の製造法
US5953629A (en) * 1995-06-09 1999-09-14 Vacuum Metallurgical Co., Ltd. Method of thin film forming on semiconductor substrate
US5770136A (en) * 1995-08-07 1998-06-23 Huang; Xiaodi Method for consolidating powdered materials to near net shape and full density
US6235624B1 (en) * 1998-06-01 2001-05-22 Kabushiki Kaisha Toshiba Paste connection plug, burying method, and semiconductor device manufacturing method
US5985208A (en) * 1998-08-27 1999-11-16 Alliedsignal Inc. Process for debinding and sintering metal injection molded parts made with an aqueous binder
JP2001237140A (ja) * 1999-12-13 2001-08-31 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびにセラミックペーストおよびその製造方法
JP2003305588A (ja) * 2002-04-11 2003-10-28 Fujitsu Ltd 接合材料
TWI325739B (en) * 2003-01-23 2010-06-01 Panasonic Corp Electroconductive paste, its manufacturing method, circuit board using the same electroconductive paste, and its manufacturing method
JP2006131952A (ja) * 2004-11-05 2006-05-25 Hitachi Powdered Metals Co Ltd Ｆｅ−Ｔｉ焼結合金の製造方法
US7425507B2 (en) * 2005-06-28 2008-09-16 Micron Technology, Inc. Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures
JP4278007B1 (ja) * 2008-11-26 2009-06-10 有限会社ナプラ 微細空間への金属充填方法
JP4563506B1 (ja) * 2010-01-13 2010-10-13 有限会社ナプラ 電極材料
US8415784B2 (en) * 2009-06-02 2013-04-09 Napra Co., Ltd. Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method
JP4505540B1 (ja) 2009-06-02 2010-07-21 有限会社ナプラ 金属充填装置
JP5250582B2 (ja) * 2010-04-22 2013-07-31 有限会社 ナプラ 充填用基材及びそれを用いた充填方法
US8609532B2 (en) * 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
JP4790089B2 (ja) * 2011-01-24 2011-10-12 有限会社ナプラ 導電性組成物及び電子デバイスの製造方法
JP5687175B2 (ja) * 2011-11-28 2015-03-18 有限会社 ナプラ 微細空間内に機能部分を形成する方法
FI125558B (en) * 2013-05-29 2015-11-30 Iprotoxi Oy Device for controlling sensors
KR102182751B1 (ko) * 2013-08-28 2020-11-25 쓰리엠 이노베이티브 프로퍼티즈 캄파니 후속 처리 단계 동안의 정확한 정합을 위한 기준 마크를 갖는 전자 조립체
JP6022492B2 (ja) * 2014-02-13 2016-11-09 有限会社 ナプラ 微細空間内に導体を形成する製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170305743A1 (en) * 2011-11-28 2017-10-26 Napra Co., Ltd. Method for forming functional part in minute space
US9950925B2 (en) * 2011-11-28 2018-04-24 Napra Co., Ltd. Method for forming functional part in minute space

Also Published As

Publication number Publication date
JP2013115177A (ja) 2013-06-10
US9950925B2 (en) 2018-04-24
US20170305743A1 (en) 2017-10-26
JP5687175B2 (ja) 2015-03-18
US20130136645A1 (en) 2013-05-30
EP2596884A1 (en) 2013-05-29
TW201331995A (zh) 2013-08-01
CN103137438A (zh) 2013-06-05

Similar Documents

Publication Publication Date Title
KR20130059281A (ko) 미세 공간내에 기능 부분을 형성하는 방법
JP5225479B2 (ja) 半導体基板、電子デバイス及びその製造方法
DE102016101887B4 (de) Verfahren zum Herstellen eines Package mit Befestigung eines Chipbefestigungsmediums an einem bereits gekapselten elektronischen Chip
EP1744353A1 (de) Chip-Trägersubstrat aus Silizium mit durchgehenden Kontakten und Herstellungsverfahren dafür
KR101466513B1 (ko) 절연성 페이스트, 전자 디바이스 및 절연부 형성 방법
JP6022492B2 (ja) 微細空間内に導体を形成する製造方法
WO2013061183A1 (de) Elektrisch isolierendes harz - gehäuse für halbleiterbauelemente oder baugruppen und herstellungsverfahren mit einem moldprozess
DE102021104671B4 (de) Verbundwerkstoff mit Füllstoffpartikeln mit morphologischer Haftvermittlerhülle auf einem Kern
US9666499B2 (en) Semiconductor device with encapsulant
DE102015100868B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
JP5450780B1 (ja) 微細空間内に導体を形成する方法
JP3371874B2 (ja) パワーモジュール
JP6808882B1 (ja) 半導体基板に設けられた微細空間内に導体を形成する方法
JP2019079965A (ja) 柱状導体構造
US20220319829A1 (en) Assemblies used for embedding integrated circuit assemblies, and their uses and method of fabrication thereof
JPH08242048A (ja) 高密度回路配線基板、その製造方法及び高密度回路配線基板を用いたマルチチップモジュール
JPH09172235A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid