CN108598056A - 一种应用tsv技术的电子器件及其制作方法 - Google Patents
一种应用tsv技术的电子器件及其制作方法 Download PDFInfo
- Publication number
- CN108598056A CN108598056A CN201810693742.5A CN201810693742A CN108598056A CN 108598056 A CN108598056 A CN 108598056A CN 201810693742 A CN201810693742 A CN 201810693742A CN 108598056 A CN108598056 A CN 108598056A
- Authority
- CN
- China
- Prior art keywords
- point
- fusing point
- melting
- electronic device
- electric conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种应用TSV技术的电子器件及其制作方法,涉及微电子技术领域。本发明提供的应用TSV技术的电子器件包括至少一个半导体衬底,所述半导体衬底上设置有至少一个连接孔,连接孔贯穿半导体衬底,连接孔内填充有导电体,导电体的一端用于与第一电子元件电连接,导电体的另一端用于与第二电子元件电连接,导电体具有第二熔点,导电体由导电复合材料在室温下自身内部发生反应后形成,导电复合材料为由具有第一熔点的低熔点金属和熔点在500℃以上的高熔点粉末部分合金化后形成的混合物,第二熔点高于所述第一熔点,且第一熔点在300℃以下。本发明的技术方案能够简单快速地应用TSV技术实现不同电子元件的电连接。
Description
技术领域
本发明涉及微电子技术领域,尤其涉及一种应用TSV技术的电子器件及其制作方法。
背景技术
在封装过程中,如何封装以实现不同芯片的电子元件之间的电连接,是封装的核心组成部分。目前,常用的封装技术包括:金线键合技术(wire-bonding)、倒装焊技术(flip-chip)和硅通孔技术(Through-silicon via,简称TSV)。
其中,硅通孔技术可以减小封装尺寸和重量,增加封装密度,使单位体积内容纳更多的微电子器件,还可以缩短组件的线路连接距离,进而降低寄生电容和耗电量,还可以将不同性质的组件技术(RF、Memory、Logic、Sensors、Imagers)整合在一个封装体,因此越来越受到重视。
发明人发现,现有技术中,在硅通孔技术中,主要是基于铜电镀原理在硅通孔中沉积铜实现不同芯片的电子元件之间的电连接,其需要首先在硅通孔壁上进行种子层的附着,然后再在种子层上电镀铜的方式实现,工艺较复杂,且速度慢。
发明内容
本发明提供一种应用TSV技术的电子器件及其制作方法,可以简单快速地应用TSV技术实现不同电子元件的电连接。
第一方面,本发明实施例提供一种应用TSV技术的电子器件,采用如下技术方案:
所述电子器件包括至少一个半导体衬底,所述半导体衬底上设置有至少一个连接孔,所述连接孔贯穿所述半导体衬底,所述连接孔内填充有导电体,所述导电体的一端用于与第一电子元件电连接,所述导电体的另一端用于与第二电子元件电连接,所述导电体具有第二熔点,所述导电体由第一熔点的导电复合材料在室温下自身内部发生反应后形成,所述导电复合材料为由具有第一熔点的低熔点金属和熔点在500℃以上的高熔点粉末部分合金化后形成的混合物,所述第二熔点高于所述第一熔点,且所述第一熔点在300℃以下。
可选地,所述第二熔点高于室温,所述导电体在室温下呈固态。
可选地,所述高熔点粉末为高熔点金属粉末,或者,高熔点金属粉末及其氧化物的混合物。
可选地,所述导电复合材料为由熔点在30℃以下的低熔点金属和熔点在1000℃以上的高熔点粉末部分合金化后形成的混合物。
可选地,所述电子器件还包括至少一个导热回路,所述导热回路包括贯穿至少一个所述半导体衬底的至少一个导热孔和至少一个连接管路,其中,所述连接管路与所述导热孔连通形成所述导热回路;
所述导热回路内填充有熔点在30℃以下的低熔点金属和低沸点材料,所述低沸点材料的沸点大于室温,且小于预设温度,所述预设温度为所述电子器件的最高可承受温度。
可选地,所述熔点在30℃以下的低熔点金属包括镓、铟、锡、锌、铋、铅、镉、汞、银、铜、钠、钾、镁、钙、铝、铁、镍、钴、锰、钛、钒、锑元素中的一种或几种;所述低沸点材料为水、甲醇、乙醇、异丙醇、石油醚、乙醚、戊烷、正己烷、环己烷、庚烷、异辛烷、三氯乙烯、2,3-二甲基-1-丁烯、1,5-己二烯、甲基戊烯、碘乙烯、二硫化碳、丙酮、丁酮、1,1-二氯乙烷、1,2-二氯乙烷、1,1,1-三氯乙烷、氯仿、四氯化碳、四氢呋喃、三氟代乙酸、乙酸乙酯、乙腈、丙腈、乙二醇二甲醚、三乙胺、苯中的一种。
可选地,所述电子器件包括至少一个芯片,所述半导体衬底为所述芯片的硅衬底,所述第一电子元件和所述第二电子元件分别固定设置于同一个所述芯片的硅衬底的两面上;或者,所述电子器件包括堆叠设置的至少两个芯片,所述半导体衬底为一个芯片的硅衬底,所述第一电子元件固定设置于所述一个芯片的硅衬底的一面上,所述第二电子元件固定设置于另一个芯片的硅衬底朝向所述一个芯片的一面上。
第二方面,本发明实施例提供一种应用TSV技术的电子器件的制作方法,采用如下技术方案:
所述制作方法包括:
提供一半导体衬底;
在所述半导体衬底上形成至少一个连接孔,所述连接孔贯穿所述半导体衬底;
在所述连接孔内填充导电复合材料,并使其在室温下自身内部发生反应形成导电体,所述导电复合材料为由具有第一熔点的低熔点金属和熔点在500℃以上的高熔点粉末部分合金化后形成的混合物,所述第一熔点在300℃以下,所述导电体具有第二熔点,所述第二熔点高于所述第一熔点,所述导电体的一端用于与所述第一电子元件电连接,所述导电体的另一端用于与所述第二电子元件电连接。
可选地,所述在所述连接孔内填充导电复合材料,并使其在室温下自身内部发生反应形成导电体包括:
将形成有所述连接孔的所述半导体衬底,浸入盛放液态的所述导电复合材料的槽中,并在所述导电复合材料的液面上加压,使液态的所述导电复合材料填充至所述连接孔内;
将所述半导体衬底从所述槽内取出,使所述半导体衬底上的所述导电复合材料在室温下自身内部发生反应形成导电体;
通过减薄工艺去除位于所述半导体衬底其他位置上的导电体,保留填充于所述连接孔内的导电体。
可选地,所述制作方法还包括:
在所述电子器件中形成至少一个导热回路;
在所述导热回路内依次填充熔点在30℃以下的低熔点金属和低沸点材料,所述低沸点材料的沸点大于室温,且小于预设温度,所述预设温度为所述电子器件的最高可承受温度;
其中,形成所述导电回路包括:形成至少一个贯穿至少一个所述半导体衬底的导热孔;形成至少一个连接管路,所述连接管路与所述导热孔连通形成所述导热回路。
本发明实施例提供了一种应用TSV技术的电子器件及其制作方法,该电子器件包括至少一个半导体衬底,半导体衬底上设置有至少一个连接孔,连接孔贯穿半导体衬底,连接孔内填充有导电体,导电体的一端用于与第一电子元件电连接,导电体的另一端用于与第二电子元件电连接,导电体由导电复合材料在室温下自身内部发生反应后形成,从而使得在制作电子器件的过程中,通过对固态的导电复合材料加热后填充于连接孔内,或者直接将液态的导电复合材料填充于连接孔内,并使其在室温下自身内部发生反应即可形成填充于连接孔内的导电体,因此,可以简单快速地应用TSV技术实现第一电子元件和第二电子元件的电连接。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的电子器件的截面示意图一;
图2为本发明实施例提供的电子器件的截面示意图二;
图3为本发明实施例提供的电子器件的截面示意图三;
图4为本发明实施例提供的电子器件的截面示意图四。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,在不冲突的情况下本发明实施例中的各技术特征均可以相互结合。
本发明实施例提供一种应用TSV技术的电子器件,如图1和图2所示,图1为本发明实施例提供的电子器件的截面示意图一,图2为本发明实施例提供的电子器件的截面示意图二,电子器件包括至少一个半导体衬底1(图1中仅示出一个半导体衬底1),半导体衬底1上设置有至少一个连接孔2,连接孔2贯穿半导体衬底1,连接孔2内填充有导电体3,导电体3的一端用于与第一电子元件4电连接,导电体3具有第二熔点T2,导电体3由导电复合材料在室温下自身内部发生反应后形成,导电复合材料为由具有第一熔点T1的低熔点金属和熔点在500℃以上的高熔点粉末部分合金化后形成的混合物,第二熔点T2高于第一熔点T1,且第一熔点T1在300℃以下。
由于本发明实施例中的应用TSV技术的电子器件的电子器件具有以上所述的结构,从而使得在制作电子器件的过程中,通过对固态的导电复合材料加热后填充于连接孔2内,或者直接将液态的导电复合材料填充于连接孔2内,并使其在室温下自身内部发生反应即可形成填充于连接孔2内的导电体3,因此,可以简单快速地应用TSV技术实现第一电子元件4和第二电子元件5的电连接。另外,由于导电复合材料在室温下自身内部发生反应形成填充于连接孔2内的导电体3,导电体3的熔点(即第二熔点T2)高于低熔点金属的熔点(即第一熔点T1),有利于提升电子器件的热稳定性。
需要说明的是,由于电子器件在制作过程中,形成连接孔2,并在连接孔2内填充导电复合材料,使其在室温下自身内部发生反应是在裸半导体衬底上制作的,因此,导电复合材料的温度不会对电子器件中其他电子元件造成影响。
如图1所示,电子器件可以仅包括一个半导体衬底1,第一电子元件4和第二电子元件5可以分别固定设置于半导体衬底1的两面上,通过导电体3可以将固定于同一个半导体衬底1的两面上的第一电子元件4和第二电子元件5电连接;电子器件也可以包括堆叠设置的多个半导体衬底1,以如图2所示电子器件包括上下堆叠设置的两个半导体衬底1为例,第一电子元件4和第二电子元件5可以分别固定设置于同一个半导体衬底1的两面上,通过导电体3可以将固定于同一个半导体衬底1的两面上的第一电子元件4和第二电子元件5电连接,或者,第一电子元件4固定设置于位于上方的半导体衬底1的上表面上,第二电子元件5固定设置于位于下方的半导体衬底1的上表面上,通过导电体3可以将固定于相邻的两个半导体衬底1上的第一电子元件4和第二电子元件5电连接。
其中,电子器件包括多个半导体衬底1时,可以根据实际需要对各半导体衬底1上是否设置连接孔2,以及设置的连接孔2的个数和位置进行选择,此处不进行限定。另外,本发明实施例也未对第一电子元件4和第二电子元件5与导电体3的具体电连接方式进行限定,凡是能够实现电连接的方式均可,例如,导电体3与第一电子元件4或者第二电子元件5直接接触以实现电连接,或者,导电体3与第一电子元件4或者第二电子元件5通过其他导电结构(例如引线、导电球、焊盘等)实现电连接。
为了便于本领域技术人员理解和实施本发明实施例中的应用TSV技术的电子器件,下面对应用TSV技术的电子器件中的各结构进行举例说明。
可选地,本发明实施例中,第一熔点T1低于室温,以使得导电复合材料在室温下呈粘稠的液态,可以直接使用,或者,第一熔点T1为80℃以下,导电复合材料稍微加热后即可使用,或者,第一熔点T1为300℃以下,低熔点金属和高熔点粉末的选择比较多。可选地,第二熔点T2高于室温,以使得导电体3在室温下呈固态,进而使得导电体3具有稳定的结构和性能。优选地,第二熔点T2在180℃以上,以进一步避免该导电体3在使用过程中因温度升高造成结构和性能不稳定的情况出现。
优选地,第一熔点T1低于室温,第二熔点T2高于室温,即导电复合材料在室温下呈粘稠的液态,其在室温下自身内部进行合金反应而固化成为固态的导电体3。
可选地,本发明实施例中,高熔点粉末为高熔点金属粉末,或者,高熔点金属粉末及其氧化物的混合物。
具体地,由熔点在300℃以下的低熔点金属和熔点在500℃以上的高熔点粉末部分合金化后形成导电复合材料的方式如下:按一定比例将熔点在300℃以下的低熔点金属与熔点在500℃以上的高熔点粉末均匀混合一段时间,在混合的过程中可通过多种方式使熔点在300℃以下的低熔点金属与熔点在500℃以上的高熔点粉末中的部分发生合金反应(即部分合金化)。可选地,上述混合过程可以通过传统加热、高压电击或者球磨实现,以使熔点在30℃以下的低熔点金属与熔点在500℃以上的高熔点粉末中的部分发生合金反应。其中,由于在一定转速的球磨处理中可产生极高的能量,包括热能及机械能,其瞬时温度最大可达到1600℃以上,可满足多种金属的合金反应条件,并且球磨处理中其能量分布不均,更适于发生部分的合金反应,制备本发明实施例中的导电复合材料。具体可采用行星球磨、搅拌球磨等球磨方式。可选地,球磨处理过程中:球磨转速为600~2000转/分钟;球磨时间为10~300分钟。
形成的导电复合材料中含有三种成分,即熔点在300℃以下的低熔点金属、熔点在500℃以上的高熔点粉末以及两者的合金反应物。
上述导电复合材料在室温下自身内部发生反应的原理如下:混合物的三种成分中,其合金成分可诱发剩余的熔点在300℃以下的低熔点金属与剩余的熔点在500℃以上的高熔点粉末在室温下逐步发生合金反应,使得合金反应物在导电复合材料中占比逐渐增大,进而使得导电复合材料的熔点发生变化,即成为导电体3。若导电复合材料在制备后无需立即使用,则应当将其储存在-20℃及以下温度下,优选为-30℃及以下温度,避免在导电复合材料自身内部发生反应,使用时将其放置在室温下变为液态或者加热后变为液态后即可使用。
第一熔点T1低于室温,第二熔点T2高于室温时,导电复合材料实现室温自固化的原理如下:上述三种成分中,合金反应物可诱发剩余的低熔点金属与剩余的高熔点粉末在室温下逐步发生合金反应,使得合金反应物在导电复合材料中占比逐渐增大,进而使得导电复合材料由粘稠状变化为固体,成为导电体3。为了使第一熔点T1低于室温,且第二熔点T2高于室温,本发明实施例中选择,导电复合材料为由熔点在30℃以下的低熔点金属和熔点在1000℃以上的高熔点粉末部分合金化后形成的混合物。
其中,低熔点金属和高熔点粉末的合金化程度越高,形成的导电复合材料的粘度越大,自固化时间越短。导电复合材料的粘度具体可以通过低熔点金属的选材、高熔点粉末的选材、低熔点金属和高熔点粉末之间的比例,高熔点粉末的粒径等因素中的一个或多个进行调节,以最终得到的导电复合材料具有合适的粘度,能够适用于填充在连接孔2内。
本发明实施例中,任何能在高能下发生合金反应的熔点在300℃以下的低熔点金属,熔点在500℃以上的高熔点粉末都适用。
可选地,熔点在300℃以下的低熔点金属包括:熔点在300℃以下的低熔点金属单质、低熔点金属合金或由低熔点金属单质/低熔点金属合金与金属纳米颗粒和流体分散剂混合形成的导电纳米流体。更为具体地,当选用导电纳米流体时,流体分散剂优选为乙醇、丙二醇、丙三醇、聚乙烯吡咯烷酮、聚二甲基硅氧烷、聚乙二醇、聚甲基丙烯酸甲酯中的一种。
在一些实施例中,低熔点金属可包括镓、铟、锡、锌、铋、铅、镉、汞、银、铜、钠、钾、镁、钙、铝、铁、镍、钴、锰、钛、钒、锑元素等中的一种或多种。
优选地,熔点在300℃以下的低熔点金属具体的选择范围包括:汞单质、镓单质、铯单质、铟单质、锡单质、钾单质、镓铟合金、镓铟锡合金、镓锡合金、镓锌合金、镓铟锌合金、镓锡锌合金、镓铟锡锌合金、镓锡镉合金、镓锌镉合金、铋铟合金、铋锡合金、铋铟锡合金、铋铟锌合金、铋锡锌合金、铋铟锡锌合金、锡铅合金、锡铜合金、锡锌铜合金、锡银铜合金、铋铅锡合金中的一种或几种。
可选地,本发明实施例中高熔点粉末为高熔点金属粉末,或者,高熔点金属粉末及其氧化物的混合物。
高熔点粉末为高熔点金属粉末时,本发明实施例中的高熔点金属粉末可包括锌粉、铜粉、铁粉、镍粉中的一种或几种组合。优选地,为了形成熔点较高的合金反应物,提高导电复合材料固化后的耐温性,本发明实施例中可选用熔点在1000℃以上的高熔点金属粉末,例如铜粉、铁粉、镍粉中的一种或几种组合。优选地,本发明实施例中的熔点在1000℃以上的高熔点金属粉末选用纯净的铜粉、铁粉或者镍粉,以尽量避免杂质对合金化反应的影响。
当然本发明实施例中的熔点在1000℃以上的高熔点粉末还可以选用熔点在1000℃以上包含有铜粉、铜粉、铁粉、镍粉中的一种或几种的金属合金或金属混合物。
可选地,高熔点金属粉末的粉体粒径为0.1μm~75μm,其中,粉体粒径的选择可根据导电复合材料的实际应用场景进行选择,以第一熔点T1低于室温为例,粉体粒径越小则制成的导电复合材料的粘稠度越低,粉体粒径越大则制成的导电复合材料的粘稠度越高。在本发明实施例中选择,高熔点粉末的粉体粒径为0.1μm~30μm,以使导电复合材料具备较好的流动性,易于填充在连接孔2中。
示例性地,熔点在30℃以下的低熔点金属为镓单质、熔点在30℃以下的镓铟合金(例如Ga78.5%,In21.5%,或者,Ga75%,In25%,以上百分比均为质量百分比)、熔点在30℃以下的镓锡合金、熔点在30℃以下的镓铟锡合金等,金属粉末为镍粉、铁粉等中的一种或两种。
在产生合金反应前,高熔点粉末在其与熔点在30℃以下的低熔点金属的混合物中的重量百分比为8%~50%。优选地,高熔点粉末在混合物中的重量百分比可根据具体情况进行选择。
在一个例子中,熔点在30℃以下的低熔点金属选用镓单质,熔点在500℃以上的高熔点粉末选用铁粉,其合金反应物为FeGa3。
在又一个例子中,熔点在30℃以下的低熔点金属选用镓铟合金,熔点在500℃以上的高熔点粉末选用镍粉,其合金反应物为Ni2Ga3、NiGa4、NiGa5、Ni3Ga7和InNi3中的一种或多种。
在又一个例子中,熔点在30℃以下的低熔点金属选用镓铟合金,熔点在500℃以上的高熔点粉末选用镍粉和铁粉,其合金反应物为FeGa3、Ni2Ga3、NiGa4、NiGa5、Ni3Ga7和InNi3中的一种或多种。
在又一个例子中,熔点在30℃以下的低熔点金属选用镓铟锡合金,熔点在500℃以上的高熔点粉末选用镍粉、铁粉和锌粉,其合金反应物为FeGa3、Ni2Ga3、NiGa4、NiGa5、Ni3Ga7、InNi3、Sn-Zn中的一种或多种。
在又一个例子中,熔点在30℃以下的低熔点金属选用镓铟合金,熔点在500℃以上的高熔点粉末选用铁粉和铜粉,其合金反应物为FeGa3和Cu-In中的一种或多种。
在此,本发明提供了多种熔点在30℃以下的低熔点金属与熔点在500℃以上的高熔点粉末的组合方案,本领域技术应该理解的除上述举例说明的组合方案之外,还可采用其他的组合方案,在此不再赘述。
可选地,如图3所示,图3为本发明实施例提供的电子器件的截面示意图三,本发明实施例中的电子器件还包括至少一个导热回路6,导热回路6包括贯穿至少一个半导体衬底1的至少一个导热孔61和至少一个连接管路62,其中,连接管路62与导热孔61连通形成导热回路6;导热回路6内填充有熔点在30℃以下的低熔点金属63和低沸点材料64,低沸点材料64的沸点大于室温,且小于预设温度,预设温度为电子器件的最高可承受温度。连接管路62与导热孔61的具体连接方式可以根据连接管路62的具体结构进行选择,此处不进行限定。
优选地,上述熔点在30℃以下的低熔点金属63可选用熔点在室温(20~25℃)以下的低熔点金属,上述预设温度可以在电子器件的实际使用过程中确定。
其中,一个导热回路6中连通的连接管路62的个数以及导热孔61的个数,本发明实施例对此不进行限定,本领域技术人员可以根据实际需要进行选择。若如图3所示,导热回路6仅贯穿一个半导体衬底1,则只需要在半导体衬底1外部通过连接管路62将不同的导热孔61连通,或者将一个导热孔61的两端连通即可,连接管路62可以为长度较大的结构,例如金属管、塑料管、橡胶管等;若如图4所示,图4为本发明实施例提供的电子器件的截面示意图四,导热回路6贯穿多个半导体衬底1(图4中以两个为例),则不仅需要通过连接管路62将不同的导热孔61连通,或者将一个导热孔61的两端连通,还需要连接管路62将相邻的半导体衬底1之间的导热孔61连通,此部分连接管路62长度应较小,其可以通过在相邻的半导体衬底1之间形成绝缘层,并在绝缘层上形成与导热孔61对应的通孔(该通孔即可作为连接管路62)的方式实现。
以选用熔点在室温以下的低熔点金属为例,导热回路的导热过程如下:在室温下,导热回路内填充的熔点在室温以下的低熔点金属为液态,具有流动性,低沸点材料为液态;在电子器件使用一段时间温度升高到达低沸点材料的沸点后,熔点在室温以下的低熔点金属仍然为液态,但低沸点材料沸腾由液态变为气态,体积发生膨胀,进而对熔点在室温以下的低熔点金属产生推动力,使其在导热回路内流动,进而使得导热回路可以将热量传导至可散热的位置处,使电子器件降温。
其中,若选用熔点在30℃以下的低熔点金属,则导热回路的导热过程还包括电子器件升高至低熔点金属的熔点时,低熔点金属熔化的过程。
由于熔点在30℃以下的低熔点金属63的密度一般都比低沸点材料64的密度大,为了使低沸点材料64能够更容易驱动熔点在30℃以下的低熔点金属63,熔点在30℃以下的低熔点金属63的体积可以小于低沸点材料64的体积。
导热回路6中未填充熔点在30℃以下的低熔点金属63和低沸点材料64的部分可以为真空,不仅可以避免熔点在30℃以下的低熔点金属63被氧化,避免低沸点材料64与氧气接触发生反应,还可以使液体在导热回路7内流动更顺畅。
本发明实施例中选择,导热回路6中的导热孔61和连接管路62的直径范围为100微米至10毫米,以同时达到以下几方面目的:第一方面,使导热孔61和连接管路62的制作和连接更简单,第二方面,使熔点在30℃以下的低熔点金属63和低沸点材料64可以在导热回路6中流动更顺畅,第三方面,熔点在30℃以下的低熔点金属63和低沸点材料64可以较容易地填充至导热回路6中,第四方面,不会使得电子器件的尺寸过大。
可选地,熔点在30℃以下的低熔点金属包括包括镓、铟、锡、锌、铋、铅、镉、汞、银、铜、钠、钾、镁、钙、铝、铁、镍、钴、锰、钛、钒、锑元素中的一种或几种,例如镓单质、熔点符合要求的镓铟合金等,当然也可以为水银;低沸点材料为石油醚(沸点60~80℃)、乙醚(沸点34.5℃)、戊烷(沸点36.1℃)、二硫化碳(沸点46.23℃)、丙酮(沸点56.12℃)、1,1-二氯乙烷(沸点57.28℃)、氯仿(沸点61.15℃)、甲醇(沸点64.5℃)、四氢呋喃(沸点66℃)、三氟代乙酸(沸点71.78℃)、1,1,1-三氯乙烷(沸点74.0℃)、四氯化碳(沸点76.75℃)、乙酸乙酯(沸点77.112℃)、乙醇(沸点78.3℃)、丁酮(沸点79.64℃)、苯(沸点80.10℃)、环己烷(沸点80.72℃)、乙腈(沸点81.60℃)、异丙醇(沸点82.40℃)、1,2-二氯乙烷(沸点83.48℃)、乙二醇二甲醚(沸点85.2℃)、三氯乙烯(沸点87.19℃)、三乙胺(沸点89.6℃)、丙腈(沸点97.38℃)、庚烷(沸点98.4℃)、水(沸点100℃)、正己烷(沸点69℃)、异辛烷(沸点99.3℃)、2,3-二甲基-1-丁烯(沸点56℃)、1,5-己二烯(沸点60℃)、甲基戊烯(沸点62.2℃)、碘乙烯(沸点56℃)中的一种。低沸点材料也可以为氟化液FC-87(沸点30℃)、氟化液FC-72(沸点56℃)或者氟化液R-113(沸点为48℃)等。具体可以根据电子器件的最高可承受温度(即预设温度)、以及低沸点材料的性质(例如沸点、是否有毒等)对低沸点材料进行选择。
本发明实施例中,电子器件可以包括至少一个芯片,半导体衬底1为芯片的硅衬底,第一电子元件4和第二电子元件5分别固定设置于同一个芯片的硅衬底的两面上;或者,电子器件包括堆叠设置的至少两个芯片,半导体衬底1为其中一个芯片的硅衬底,第一电子元件4固定设置于一个芯片的硅衬底的一面上,第二电子元件5固定设置于另一个芯片的硅衬底朝向一个芯片的一面上。第一电子元件4可以为集成电路中的任一电子元件、传感器、射频发射器、存储器、逻辑处理器或者图像处理器等;第二电子元件5也可以为集成电路中的任一电子元件、传感器、射频发射器、存储器、逻辑处理器或者图像处理器等。
此外,本发明实施例提供一种应用TSV技术的电子器件的制作方法,该制作方法包括:
步骤S1、提供一半导体衬底1;
步骤S2、在半导体衬底1上形成至少一个连接孔2,连接孔2贯穿半导体衬底1;
步骤S3、在连接孔2内填充导电复合材料,并使其在室温下自身内部发生反应形成导电体3,导电复合材料为由具有第一熔点的低熔点金属和熔点在500℃以上的高熔点粉末部分合金化后形成的混合物,第一熔点在300℃以下,导电体具有第二熔点T2,第二熔点T2高于第一熔点T1,导电体3的一端用于与第一电子元件4电连接,导电体3的另一端用于与第二电子元件5电连接。
步骤S3中,在连接孔2内填充导电复合材料,并使其在室温下自身内部发生反应形成导电体3具体可以包括:
子步骤S31、将形成有连接孔2的半导体衬底1,浸入盛放液态的导电复合材料的槽中,并在导电复合材料的液面上加压,使液态的导电复合材料填充至连接孔2内;
子步骤S32、将半导体衬底1从槽内取出,使半导体衬底1上的导电复合材料在室温下自身内部发生反应形成导电体;
子步骤S33、通过减薄工艺去除位于半导体衬底1其他位置上的导电体3,保留填充于连接孔2内的导电体3。
上述减薄工艺可以为物理工艺(例如打磨)也可以为化学减薄工艺(例如刻蚀),本领域技术人员可以根据实际需要选择,只要不损伤电子器件的结构即可。
另外,本发明实施例中的制作方法还可以包括:
步骤S4、在电子器件中形成至少一个导热回路7,具体可以为:形成至少一个贯穿至少一个半导体衬底1的导热孔;形成至少一个连接管路,连接管路与导热孔连通形成导热回路。
步骤S5、在导热回路内依次填充熔点在30℃以下的低熔点金属和低沸点材料,低沸点材料的沸点大于室温,且小于预设温度,预设温度为电子器件的最高可承受温度。
需要补充的是,本发明实施例中应用TSV技术的电子器件的相关内容均适用于其制作方法,上述应用TSV技术的电子器件的制作方法的相关内容也均适用于应用TSV技术的电子器件,此处不再进行赘述。
本发明实施例提供了一种应用TSV技术的电子器件及其制作方法,该电子器件包括至少一个半导体衬底1,半导体衬底1上设置有至少一个连接孔2,连接孔2贯穿半导体衬底1,连接孔2内填充有导电体3,导电体3的一端用于与第一电子元件4电连接,导电体3的另一端用于与第二电子元件5电连接,导电体3由导电复合材料在室温下自身内部发生反应后形成,从而使得在制作电子器件的过程中,通过对固态的导电复合材料加热后填充于连接孔2内,或者直接将液态的导电复合材料填充于连接孔2内,并使其在室温下自身内部发生反应即可形成填充于连接孔2内的导电体3,因此,可以简单快速地应用TSV技术实现第一电子元件4和第二电子元件5的电连接。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种应用TSV技术的电子器件,其特征在于,所述电子器件包括至少一个半导体衬底,所述半导体衬底上设置有至少一个连接孔,所述连接孔贯穿所述半导体衬底,所述连接孔内填充有导电体,所述导电体的一端用于与第一电子元件电连接,所述导电体的另一端用于与第二电子元件电连接,所述导电体具有第二熔点,所述导电体由导电复合材料在室温下自身内部发生反应后形成,所述导电复合材料为由具有第一熔点的低熔点金属和熔点在500℃以上的高熔点粉末部分合金化后形成的混合物,所述第二熔点高于所述第一熔点,且所述第一熔点在300℃以下。
2.根据权利要求1所述的电子器件,其特征在于,所述第二熔点高于室温,所述导电体在室温下呈固态。
3.根据权利要求1所述的电子器件,其特征在于,所述高熔点粉末为高熔点金属粉末,或者,高熔点金属粉末及其氧化物的混合物。
4.根据权利要求1所述的电子器件,其特征在于,所述导电复合材料为由熔点在30℃以下的低熔点金属和熔点在1000℃以上的高熔点粉末部分合金化后形成的混合物。
5.根据权利要求1~4任一项所述的电子器件,其特征在于,还包括至少一个导热回路,所述导热回路包括贯穿至少一个所述半导体衬底的至少一个导热孔和至少一个连接管路,其中,所述连接管路与所述导热孔连通形成所述导热回路;
所述导热回路内填充有熔点在30℃以下的低熔点金属和低沸点材料,所述低沸点材料的沸点大于室温,且小于预设温度,所述预设温度为所述电子器件的最高可承受温度。
6.根据权利要求5所述的电子器件,其特征在于,所述熔点在30℃以下的低熔点金属包括镓、铟、锡、锌、铋、铅、镉、汞、银、铜、钠、钾、镁、钙、铝、铁、镍、钴、锰、钛、钒、锑元素中的一种或几种;所述低沸点材料为水、甲醇、乙醇、异丙醇、石油醚、乙醚、戊烷、正己烷、环己烷、庚烷、异辛烷、三氯乙烯、2,3-二甲基-1-丁烯、1,5-己二烯、甲基戊烯、碘乙烯、二硫化碳、丙酮、丁酮、1,1-二氯乙烷、1,2-二氯乙烷、1,1,1-三氯乙烷、氯仿、四氯化碳、四氢呋喃、三氟代乙酸、乙酸乙酯、乙腈、丙腈、乙二醇二甲醚、三乙胺、苯中的一种。
7.根据权利要求1所述的电子器件,其特征在于,所述电子器件包括至少一个芯片,所述半导体衬底为所述芯片的硅衬底,所述第一电子元件和所述第二电子元件分别固定设置于同一个所述芯片的硅衬底的两面上;或者,所述电子器件包括堆叠设置的至少两个芯片,所述半导体衬底为一个芯片的硅衬底,所述第一电子元件固定设置于所述一个芯片的硅衬底的一面上,所述第二电子元件固定设置于另一个芯片的硅衬底朝向所述一个芯片的一面上。
8.一种应用TSV技术的电子器件的制作方法,其特征在于,包括:
提供一半导体衬底;
在所述半导体衬底上形成至少一个连接孔,所述连接孔贯穿所述半导体衬底;
在所述连接孔内填充导电复合材料,并使其在室温下自身内部发生反应形成导电体,所述导电复合材料为由具有第一熔点的低熔点金属和熔点在500℃以上的高熔点粉末部分合金化后形成的混合物,所述第一熔点在300℃以下,所述导电体具有第二熔点,所述第二熔点高于所述第一熔点,所述导电体的一端用于与所述第一电子元件电连接,所述导电体的另一端用于与所述第二电子元件电连接。
9.根据权利要求8所述的制作方法,其特征在于,所述在所述连接孔内填充导电复合材料,并使其在室温下自身内部发生反应形成导电体包括:
将形成有所述连接孔的所述半导体衬底,浸入盛放液态的所述导电复合材料的槽中,并在所述导电复合材料的液面上加压,使液态的所述导电复合材料填充至所述连接孔内;
将所述半导体衬底从所述槽内取出,使所述半导体衬底上的所述导电复合材料在室温下自身内部发生反应形成导电体;
通过减薄工艺去除位于所述半导体衬底其他位置上的导电体,保留填充于所述连接孔内的导电体。
10.根据权利要求8或9所述的制作方法,其特征在于,还包括:
在所述电子器件中形成至少一个导热回路;
在所述导热回路内依次填充熔点在30℃以下的低熔点金属和低沸点材料,所述低沸点材料的沸点大于室温,且小于预设温度,所述预设温度为所述电子器件的最高可承受温度;
其中,形成所述导电回路包括:形成至少一个贯穿至少一个所述半导体衬底的导热孔;形成至少一个连接管路,所述连接管路与所述导热孔连通形成所述导热回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810693742.5A CN108598056A (zh) | 2018-06-29 | 2018-06-29 | 一种应用tsv技术的电子器件及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810693742.5A CN108598056A (zh) | 2018-06-29 | 2018-06-29 | 一种应用tsv技术的电子器件及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108598056A true CN108598056A (zh) | 2018-09-28 |
Family
ID=63634453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810693742.5A Pending CN108598056A (zh) | 2018-06-29 | 2018-06-29 | 一种应用tsv技术的电子器件及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108598056A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109987571A (zh) * | 2019-04-29 | 2019-07-09 | 宁波石墨烯创新中心有限公司 | 传感器阵列系统及制造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6027575A (en) * | 1997-10-27 | 2000-02-22 | Ford Motor Company | Metallic adhesive for forming electronic interconnects at low temperatures |
CN2874396Y (zh) * | 2005-10-21 | 2007-02-28 | 中国科学院理化技术研究所 | 以低熔点金属及普通流体作流动工质的脉冲热管散热器 |
US20100224990A1 (en) * | 2009-03-06 | 2010-09-09 | Hynix Semiconductor Inc. | Semiconductor package having an internal cooling system |
CN102686021A (zh) * | 2011-03-08 | 2012-09-19 | 纳普拉有限公司 | 电子设备 |
CN102769002A (zh) * | 2011-04-30 | 2012-11-07 | 中国科学院微电子研究所 | 半导体器件及其形成方法、封装结构 |
CN103137438A (zh) * | 2011-11-28 | 2013-06-05 | 纳普拉有限公司 | 在微细空间内形成功能部分的方法 |
-
2018
- 2018-06-29 CN CN201810693742.5A patent/CN108598056A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6027575A (en) * | 1997-10-27 | 2000-02-22 | Ford Motor Company | Metallic adhesive for forming electronic interconnects at low temperatures |
CN2874396Y (zh) * | 2005-10-21 | 2007-02-28 | 中国科学院理化技术研究所 | 以低熔点金属及普通流体作流动工质的脉冲热管散热器 |
US20100224990A1 (en) * | 2009-03-06 | 2010-09-09 | Hynix Semiconductor Inc. | Semiconductor package having an internal cooling system |
CN102686021A (zh) * | 2011-03-08 | 2012-09-19 | 纳普拉有限公司 | 电子设备 |
CN102769002A (zh) * | 2011-04-30 | 2012-11-07 | 中国科学院微电子研究所 | 半导体器件及其形成方法、封装结构 |
CN103137438A (zh) * | 2011-11-28 | 2013-06-05 | 纳普拉有限公司 | 在微细空间内形成功能部分的方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109987571A (zh) * | 2019-04-29 | 2019-07-09 | 宁波石墨烯创新中心有限公司 | 传感器阵列系统及制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101313397B (zh) | 用于高性能互连的碳纳米管钎料复合材料 | |
US20120161326A1 (en) | Composition for filling through silicon via (tsv), tsv filling method and substrate including tsv plug formed of the composition | |
JP4828178B2 (ja) | 導電性接着剤および該導電性接着剤を利用する物品の製造方法 | |
CN102637608B (zh) | 半导体器件和形成用于3d fo‑wlcsp的垂直互连结构的方法 | |
US7638883B2 (en) | Flip chip mounting method and bump forming method | |
TWI459505B (zh) | 電互連結構及方法 | |
Zhan et al. | Assembly and reliability characterization of 3D chip stacking with 30μm pitch lead-free solder micro bump interconnection | |
US7619318B2 (en) | No-flow underfill composition and method | |
TW201721828A (zh) | 半導體裝置及其製造方法 | |
EP1865550A1 (en) | Flip chip mounting method and method for connecting substrates | |
CN107104081A (zh) | 具有高可靠性的半导体封装件 | |
TWI752178B (zh) | 焊接材料、焊膏、焊料泡沫以及焊接頭 | |
TW201145416A (en) | Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier | |
US9293432B2 (en) | Metal contact for chip packaging structure | |
JP2005513759A (ja) | 半導体素子及びその形成方法 | |
CN107427968A (zh) | 半导体装置用软钎焊材料 | |
JPH0729213B2 (ja) | 液体金属マトリクス熱ペースト及びその製造方法 | |
TW201023282A (en) | Pb-free solder bumps with improved mechanical properties | |
CN104659004A (zh) | 一种PoP封装结构及其制造方法 | |
CN102931111B (zh) | 半导体封装结构的形成方法 | |
CN108598056A (zh) | 一种应用tsv技术的电子器件及其制作方法 | |
CN102915978B (zh) | 半导体封装结构 | |
CN102683309B (zh) | 晶圆级植球印刷填充通孔的转接板结构及其制作方法 | |
TWI302812B (en) | Pcb electrical connection terminal structure and manufacturing method thereof | |
CN101911292A (zh) | 半导体的微焊盘形成 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |