KR20130058587A - 표시장치용 표시패널 및 표시장치용 신호라인의 불량 검출방법 - Google Patents

표시장치용 표시패널 및 표시장치용 신호라인의 불량 검출방법 Download PDF

Info

Publication number
KR20130058587A
KR20130058587A KR1020120044758A KR20120044758A KR20130058587A KR 20130058587 A KR20130058587 A KR 20130058587A KR 1020120044758 A KR1020120044758 A KR 1020120044758A KR 20120044758 A KR20120044758 A KR 20120044758A KR 20130058587 A KR20130058587 A KR 20130058587A
Authority
KR
South Korea
Prior art keywords
signal
lines
line
signal lines
connection
Prior art date
Application number
KR1020120044758A
Other languages
English (en)
Other versions
KR101469481B1 (ko
Inventor
윤순일
오두환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to US13/479,782 priority Critical patent/US9583033B2/en
Priority to TW101129213A priority patent/TWI500939B/zh
Priority to DE102012107620.0A priority patent/DE102012107620B4/de
Priority to CN201210297467.8A priority patent/CN103137049B/zh
Publication of KR20130058587A publication Critical patent/KR20130058587A/ko
Application granted granted Critical
Publication of KR101469481B1 publication Critical patent/KR101469481B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 인접한 신호라인들의 단락 및 단선 여부를 정확하게 판단할 수 있는 표시장치용 표시패널 및 표시장치용 신호라인의 불량 검출방법에 관한 것으로 화소들에 필요한 각종 신호들을 전송하기 위한 다수의 신호라인들이 형성된 기판을 포함하며; 서로 인접한 두 신호라인들 중 어느 하나의 신호라인이 적어도 어느 하나의 메인신호전송라인에 접속되며, 다른 어느 하나의 신호라인이 플로팅 상태인 것을 특징으로 한다.

Description

표시장치용 표시패널 및 표시장치용 신호라인의 불량 검출방법{DISPLAY PANEL FOR DISPLAY DEVICE AND METHOD FOR DETECTING DEFECTS OF SIGNAL LINE}
본 발명은 표시장치에 관한 것으로, 특히 인접한 신호라인들의 단락 및 단선 여부를 정확하게 판단할 수 있는 표시장치용 표시패널 및 표시장치용 신호라인의 불량 검출방법에 대한 것이다.
액정표시장치, 플라즈마표시장치, 발광표시장치와 같은 각종 표시장치는 여러 번의 검사 공정들을 거쳐 하나의 완제품으로 출시된다.
이러한 여러 가지 공정들은 게이트 라인 및 데이터 라인과 같은 신호라인의 단락 및 단선을 검사하는 공정을 포함한다.
그런데, 이러한 표시장치가 대면적화될수록 이에 비례하여 신호라인들의 수도 증가하게 되어 이들 신호라인들간의 간격도 좁아지게 된다. 특히 발광다이오드표시장치는 구동스위칭소자의 전류 구동능력을 보완하기 위해 많은 수의 스위칭소자 및 이에 공급되는 여러 가지 구동신호들을 요구하는 바, 이로 인해 신호라인들간의 간격이 좁아질 수밖에 없다.
따라서, 종래에는 서로 인접한 신호라인들간의 신호간섭에 의해 이웃한 신호라인들로부터 검출된 신호 파형이 거의 동일하여 각 신호라인의 단락 및 단선 여부, 아울러 단선 및 단락이 발생된 정확한 신호라인의 위치를 특정할 수 없는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 서로 인접한 신호라인들이 서로 다른 방식의 전기적 연결을 가지도록 신호라인들의 구조를 변경하여 이 이웃한 신호라인들간의 저항차를 크게 하고, 이를 통해 이웃한 신호라인간의 신호간섭을 배제하여 각 신호라인의 단락 및 단선 여부를 정확하게 판단할 수 있는 표시장치용 표시패널 및 표시장치용 신호라인의 불량 검출방법을 제공하는데 그 목적이 있다.
상술된 목적을 달성하기 위한 본 발명에 따른 표시장치용 표시패널은, 화소들에 필요한 각종 신호들을 전송하기 위한 다수의 신호라인들이 형성된 기판을 포함하며; 상기 신호라인들의 단선 및 단락 검사시, 서로 인접한 두 신호라인들 중 어느 하나의 신호라인이 적어도 어느 하나의 메인신호전송라인에 접속되며, 다른 어느 하나의 신호라인이 플로팅 상태인 것을 특징으로 한다.
상기 다수의 신호라인들 중 n번째 신호라인들이 플로팅 상태이며; 상기 n번째 신호라인들을 제외한 나머지 신호라인들이 상기 메인신호전송라인에 접속되며; 그리고, 상기 n은 2m-1(m은 자연수) 또는 2m인 것을 특징으로 한다.
상기 메인신호전송라인과 상기 다수의 신호라인들이 게이트 절연막을 사이에 두고 서로 다른 층에 위치하며; 상기 n번째 신호라인들을 제외한 나머지 신호라인들이 상기 게이트 절연막을 관통하는 콘택홀을 통해 상기 메인신호전송라인에 연결된 것을 특징으로 한다.
상기 기판은 상기 화소들이 형성될 표시영역, 상기 화소들을 구동하기 위한 신호들을 공급하는 구동집적회로들이 실장될 비표시영역, 및 다수의 쇼팅바가 형성될 쇼팅바영역으로 구분되며; 상기 다수의 쇼팅바가 상기 메인신호전송라인과 동일 층상에 형성되며; 그리고, 상기 단선 및 단락 검사 후, 상기 n번째 신호라인들 각각이 다수의 연결라인들을 통해 상기 다수의 쇼팅바에 연결되는 것을 특징으로 한다.
상기 다수의 연결라인들과 상기 다수의 신호라인들이 보호막을 사이에 두고 서로 다른 층에 위치하며; 상기 다수의 연결라인들과 상기 다수의 쇼팅바들이 상기 게이트 절연막 및 보호막을 사이에 두고 서로 다른 층에 위치하며; 상기 다수의 연결라인들의 일측이 상기 보호막을 관통하는 다수의 콘택홀들을 통해 상기 n번째 신호라인들에 연결되며; 상기 다수의 연결라인들의 타측이 상기 게이트 절연막 및 보호막을 관통하는 다수의 콘택홀들을 통해 상기 다수의 쇼팅바들에 연결된 것을 특징으로 한다.
상기 메인신호전송라인과 다수의 쇼팅바들은 서로 동일한 재질의 물질로 형성되며; 상기 다수의 신호라인들은 서로 동일한 재질의 물질로 형성되며; 상기 다수의 연결라인들은 서로 동일한 재질의 물질로 형성되며; 그리고, 상기 메인신호전송라인, 신호라인 및 연결라인은 서로 다른 재질의 물질로 형성된 것을 특징으로 한다.
상기 연결라인은 인듐-틴-옥사이드(Indiu-Tin-Oxide) 또는 몰리브덴 금속 화합물(MoX)로 형성된 것을 특징으로 한다.
상기 메인신호전송라인이 제 1 및 제 2 메인신호전송라인으로 구분되며; 그리고, 상기 n번째 신호라인들을 제외한 나머지 신호라인들의 각 일측이 상기 제 1 메인신호전송라인 및 제 2 메인신호전송라인에 교번적으로 접속된 것을 특징으로 한다.
데이터 신호들을 출력하는 데이터 드라이버의 출력단자들과 상기 플로팅 상태의 신호라인들간을 각각 개별적으로 연결하는 다수의 연결라인들을 더 포함함을 특징으로 한다.
상기 다수의 연결라인들과 상기 신호라인들이 보호막을 사이에 두고 서로 다른 층에 위치하며; 상기 다수의 연결라인들의 일측이 상기 보호막을 관통하는 다수의 콘택홀들을 통해 상기 플로팅 상태의 신호라인들에 연결되며; 그리고, 상기 다수의 연결라인들의 타측이 상기 출력단자들에 연결된 것을 특징으로 한다.
상기 신호라인 및 연결라인은 서로 다른 재질의 물질로 형성된 것을 특징으로 한다.
데이터 신호들을 출력하는 데이터 드라이버의 출력단자들과 상기 플로팅 상태의 신호라인들간을 각각 개별적으로 연결하는 다수의 연결라인들을 더 포함함을 특징으로 한다.
상기 다수의 연결라인들과 상기 신호라인들이 보호막을 사이에 두고 서로 다른 층에 위치하며; 상기 다수의 연결라인들의 일측이 상기 보호막을 관통하는 다수의 콘택홀들을 통해 상기 플로팅 상태의 신호라인들에 연결되며; 그리고, 상기 다수의 연결라인들의 타측이 상기 출력단자들에 연결된 것을 특징으로 한다.
상기 신호라인과 연결라인은 서로 다른 물질로 형성된 것을 특징으로 한다.
또한, 상술된 목적을 달성하기 위한 본 발명에 따른 표시장치용 표시패널은, 데이터 드라이버로부터 출력된 데이터 신호들을 다수의 화소들로 전송하기 위한 다수의 데이터 라인들; 및, 상기 데이터 신호들이 출력되는 데이터 드라이버의 출력단자들과 상기 데이터 라인들의 일측을 각각 개별적으로 연결하는 다수의 제 1 연결라인들을 포함함을 특징으로 한다.
상기 다수의 제 1 연결라인들과 상기 데이터 라인들이 보호막을 사이에 두고 서로 다른 층에 위치하며; 상기 다수의 제 1 연결라인들의 일측이 상기 보호막을 관통하는 다수의 콘택홀들을 통해 상기 데이터 라인들의 일측에 연결되며; 그리고, 상기 다수의 제 1 연결라인들의 타측이 상기 출력단자들에 연결된 것을 특징으로 한다.
상기 데이터 라인과 제 1 연결라인은 서로 다른 물질로 형성된 것을 특징으로 한다.
상기 데이터 라인들의 타측에 각각 개별적으로 접속된 다수의 제 2 연결라인들을 더 포함함을 특징으로 한다.
상기 다수의 제 2 연결라인들과 상기 데이터 라인들이 보호막을 사이에 두고 서로 다른 층에 위치하며; 상기 다수의 제 2 연결라인들의 일측이 상기 보호막을 관통하는 다수의 콘택홀들을 통해 상기 데이터 라인들의 타측에 연결된 것을 특징으로 한다.
상기 데이터 라인과 제 2 연결라인은 서로 다른 물질로 형성된 것을 특징으로 한다.
또한 상술된 목적을 달성하기 위한 본 발명에 따른 표시장치용 신호라인의 불량 검출방법은, 화소들에 필요한 각종 신호들을 전송하기 위한 다수의 신호라인들이 형성된 기판을 준비하는 단계; 서로 인접한 두 신호라인들 중 어느 하나의 신호라인을 적어도 어느 하나의 메인신호전송라인에 접속시키고, 다른 어느 하나의 신호라인을 플로팅 상태로 유지하는 단계; 상기 다수의 신호라인들의 일측으로 입력검사신호를 인가하는 단계; 및, 상기 다수의 신호라인들의 타측으로부터 출력된 출력검사신호의 파형을 분석하여 상기 다수의 신호라인들의 단락 및 단선 여부를 판단하는 단계를 포함함을 특징으로 한다.
상기 다수의 신호라인들 중 n번째 신호라인들이 플로팅 상태이며; 상기 n번째 신호라인들을 제외한 나머지 신호라인들이 상기 메인신호전송라인에 접속되며; 그리고, 상기 n은 2m-1(m은 자연수) 또는 2m인 것을 특징으로 한다.
상기 메인신호전송라인과 상기 다수의 신호라인들이 게이트 절연막을 사이에 두고 서로 다른 층에 위치하며; 상기 n번째 신호라인들을 제외한 나머지 신호라인들이 상기 게이트 절연막을 관통하는 콘택홀을 통해 상기 메인신호전송라인에 연결된 것을 특징으로 한다.
상기 입력검사신호는 전압형태의 입력검사신호인 것을 특징으로 한다.
상기 다수의 신호라인들의 타측으로부터 출력된 출력검사신호의 파형을 분석하여 상기 다수의 신호라인들의 단락 및 단선 여부를 판단하는 단계는, 상기 신호라인들이 단락 및 단선되지 않은 정상적인 상황에서, n번째 신호라인들로부터 검출된 출력검사신호들 각각에 대한 최고 피크전압들을 평균하여 최고 평균 피크전압을 산출하고, 이 산출된 최고 평균 피크전압을 제 1 기준전압으로 하는 단계; 상기 신호라인들이 단락 및 단선되지 않은 정상적인 상황에서, 상기 n번째 신호라인들을 제외한 나머지 신호라인들로부터 검출된 최저 피크전압들을 평균하여 최저 평균 피크전압을 산출하고, 이 산출된 최저 평균 피크전압을 제 2 기준전압으로 설정하는 단계; 및, 상기 제 1 및 제 2 기준전압과 각 신호라인의 출력검출신호간의 비교 결과에 근거하여 신호라인의 단락 및 단선 여부를 판단하는 단계를 포함함을 특징으로 한다.
신호라인의 단락 및 단선 여부를 판단하는 단계에서는, 상기 n번째 신호라인으로부터 검출된 출력검출신호의 최고 피크전압과 제 1 기준값간의 차가 미리 설정된 특정 범위내에 위치할 때 그 해당 신호라인에 이상이 없는 것으로 판단하고, 상기 n번째 신호라인으로부터 검출된 출력검출신호의 최고 피크전압과 제 1 기준값간의 차가 상술된 특정 범위내의 최대값보다 더 큰 값을 가질 때 그 해당 신호라인이 단선된 것으로 판단하며, 그리고, 상기 n번째 신호라인으로부터 검출된 출력검출신호의 최고 피크전압과 제 1 기준값간의 차가 상술된 특정 범위내의 최소값보다 더 작은 값을 가질 때 그 해당 신호라인이 단락된 것으로 판단하며; 그리고, 상기 n번째 신호라인이 아닌 다른 신호라인으로부터 검출된 출력검출신호의 최저 피크전압과 제 2 기준값간의 차가 미리 설정된 특정 범위내에 위치할 때 그 해당 신호라인에 이상이 없는 것으로 판단하며, 상기 n번째 신호라인이 아닌 다른 신호라인으로부터 검출된 출력검출신호의 최저 피크전압과 제 2 기준값간의 차가 상술된 특정 범위내의 최대값보다 더 큰 값을 가질 때 그 해당 신호라인이 단락된 것으로 판단하며, 상기 n번째 신호라인이 아닌 다른 신호라인으로부터 검출된 출력검출신호의 최저 피크전압과 제 2 기준값간의 차가 상술된 특정 범위내의 최소값보다 더 작은 값을 가질 때 그 해당 신호라인이 단선된 것으로 판단함을 특징으로 한다.
상기 기판은 상기 화소들이 형성될 표시영역, 상기 화소들을 구동하기 위한 신호들을 공급하는 구동집적회로들이 실장될 비표시영역, 및 다수의 쇼팅바가 형성될 쇼팅바영역으로 구분되며; 상기 다수의 쇼팅바가 상기 메인신호전송라인과 동일 층상에 형성되며; 그리고, 상기 n번째 신호라인들 각각을 다수의 연결라인들을 통해 상기 다수의 쇼팅바에 연결하는 단계를 더 포함함을 특징으로 한다.
상기 다수의 연결라인들과 상기 다수의 신호라인들이 보호막을 사이에 두고 서로 다른 층에 위치하며; 상기 다수의 연결라인들과 상기 다수의 쇼팅바들이 상기 게이트 절연막 및 보호막을 사이에 두고 서로 다른 층에 위치하며; 상기 다수의 연결라인들의 일측이 상기 보호막을 관통하는 다수의 콘택홀들을 통해 상기 n번째 신호라인들에 연결되며; 상기 다수의 연결라인들의 타측이 상기 게이트 절연막 및 보호막을 관통하는 다수의 콘택홀들을 통해 상기 다수의 쇼팅바들에 연결된 것을 특징으로 한다.
상기 메인신호전송라인과 다수의 쇼팅바들은 서로 동일한 재질의 물질로 형성되며; 상기 다수의 신호라인들은 서로 동일한 재질의 물질로 형성되며; 상기 다수의 연결라인들은 서로 동일한 재질의 물질로 형성되며; 그리고, 상기 메인신호전송라인, 신호라인 및 연결라인은 서로 다른 재질의 물질로 형성된 것을 특징으로 한다.
상기 연결라인은 인듐-틴-옥사이드(Indiu-Tin-Oxide) 또는 몰리브덴 금속 화합물(MoX)로 형성된 것을 특징으로 한다.
상기 메인신호전송라인이 제 1 및 제 2 메인신호전송라인으로 구분되며; 그리고, 상기 n번째 신호라인들을 제외한 나머지 신호라인들의 각 일측이 상기 제 1 메인신호전송라인 및 제 2 메인신호전송라인에 교번적으로 접속된 것을 특징으로 한다.
상기 다수의 신호라인들의 일측으로 전류형태의 입력검사신호를 인가하여 상기 신호라인의 단락 및 단선 여부를 판단하는 단계; 상기 전류형태의 입력검사신호에 따라 판단된 신호라인들의 단락 및 단선 여부와 상기 전압형태의 입력검사신호에 따라 판단된 신호라인들의 단락 및 단선 여부에 근거하여 상기 다수의 신호라인들의 최종적인 단선 및 단락 여부를 판단하는 단계를 더 포함함을 특징으로 한다.
본 발명에 따른 표시장치용 표시패널 및 표시장치용 신호라인의 불량 검출방법에는 다음과 같은 효과가 있다.
본 발명에 따른 표시장치용 패널의 신호라인들 중 홀수 번째 신호라인들은 플로팅 상태를 가지며, 짝수 번째 신호라인들은 메인신호전송라인에 접속된 구조를 갖는다. 이에 의해 서로 인접한 신호라인들이 서로 다른 크기의 저항을 갖게 된다. 따라서, 본 발명에서는 다수의 신호라인들이 상당히 근접하여 위치하고 있어도 서로 이웃한 신호라인들의 일측 끝단에 동일한 크기의 입력검사신호를 인가하였을 때 이 이웃한 신호라인들의 타측 끝단으로부터 검출되는 출력검사신호간에 큰 차이가 발생된다. 따라서, 서로 이웃한 신호라인간에 신호간섭에 의한 노이즈가 발생하더라도 두 출력검사신호간의 차이가 크므로 각 신호라인으로부터 개별적으로 출력검사신호를 정확하게 검출할 수 있다. 그러므로, 본 발명에서는 각 신호라인으로부터 검출된 출력검사신호(OIS)들의 크기를 개별적으로 분석하여 각 신호라인의 단락 및 단선 여부를 정확하게 판단할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 표시장치용 표시패널을 나타낸 도면
도 2는 신호라인들의 단락 및 단선 검사공정 이후의 표시패널의 구조를 나타낸 도면
도 3은 도 2의 A부에 대한 단면도
도 4는 도 2의 B부에 대한 단면도
도 5는 도 1의 어느 하나의 화소의 구성을 나타낸 도면
도 6a 내지 도 6c는 본 발명에 따른 표시장치용 신호라인의 불량 검출방법을 설명하기 위한 도면
도 7은 신호라인들 중 일부가 단락 및 단선되었을 때의 출력검사신호의 파형을 나타낸 도면
도 8은 본 발명의 제 2 실시예에 따른 표시장치용 표시패널을 나타낸 도면
도 9는 신호라인들의 단락 및 단선 검사공정 이후의 표시패널의 구조를 나타낸 도면
도 10a 내지 도 10b는 본 발명의 제 1 실시예에 따른 표시패널에 데이터 드라이버를 부착하는 공정을 설명하기 위한 도면
도 11a 내지 도 11b는 본 발명의 제 2 실시예에 따른 표시패널에 데이터 드라이버를 부착하는 공정을 설명하기 위한 도면
도 1은 본 발명의 제 1 실시예에 따른 표시장치용 표시패널을 나타낸 도면이다.
본 발명의 제 1 실시예에 따른 표시장치용 표시패널은, 도 1에 도시된 바와 같이, 화소들에 필요한 각종 신호들을 전송하기 위한 다수의 신호라인(SL)들이 형성된 기판(100)을 포함한다.
기판(100)은 표시영역(101), 비표시영역(102) 및 쇼팅바영역(103)으로 구분된다. 도 1에 도시된 기판(100)은 두 개의 기판들 중 하부에 위치한 하부 기판을 나타낸 것으로, 이 도 1에는 상부 기판은 도시되어 있지 않다. 도시되지 않은 상부 기판에는 다수의 컬러필터들이 형성된다. 이 쇼팅바영역(103)은 최종 검사 후 기판(100)으로부터 제거된다. 예를 들어, 도 1의 스크라이빙 라인(SCL)을 따라 기판(100)을 절단함으로써 이 쇼팅바영역(103)이 제거된다.
표시영역(101)에는 상술된 바와 같이 다수의 화소들 및 다수의 신호라인(SL)들이 형성된다. 또한, 이 표시영역(101)에는 제 1 및 제 2 메인신호전송라인(MSL1, MSL2)이 형성된다. 한편, 제 1 및 제 2 메인신호전송라인(MSL1, MSL2)은 표시영(101)역이 아닌 비표시영역(102)에 형성될 수 있다.
비표시영역(102)에는 다수의 신호라인(SL)들 및 메인신호전송라인들(MSL1, MSL2)로 신호를 전송하기 위한 구동집적회로들이 설치되는 영역으로서, 이 구동집적회로들은 신호라인(SL)들에 대한 모든 검사 과정이 종료된 후에 설치된다.
쇼팅바영역(103)에는 다수의 쇼팅바(SB)들이 형성된다. 이 쇼팅바(SB)들은 신호라인(SL)들 및 메인신호전송라인에서 발생된 정전기를 외부로 방출함으로써 화소에 형성된 박막트랜지스터의 손상을 방지한다. 아울러, 이 쇼팅바(SB)들은 화소의 불량을 검출하는 필요한 각종 테스트신호들을 화소들로 공급하는 역할도 한다.
도 1에 도시된 구조는 신호라인(SL)들의 단락 및 단선 여부를 검사하기 위해 안출된 구조로서, 이를 위해 서로 인접한 두 신호라인(SL)들 중 어느 하나의 신호라인(SL)은 메인신호전송라인(MSL1 또는 MSL2)에 접속되는 반면, 다른 어느 하나의 신호라인(SL)은 어떠한 라인에도 연결되지 않은 플로팅(floating) 상태로 유지되어 있다.
즉, 다수의 신호라인(SL)들 중 n번째 신호라인(SL)들은 플로팅 상태로 유지된 반면, 이 n번째 신호라인(SL)들을 제외한 나머지 신호라인(SL)들은 제 1 메인신호전송라인(MSL1) 또는 제 2 메인신호전송라인(MSL2)에 접속된다. 여기서, n은 2m-1(m은 자연수) 또는 2m이다. 예를 들어, 도 1에 도시된 바와 같이, 다수의 신호라인(SL)들 중 홀수 번째 신호라인(SL)들은 어디에도 연결되지 않고 플로팅 상태로 유지되어 있는 반면, 짝수 번째 신호라인(SL)들의 각 일측 끝단은 제 1 및 제 2 메인신호전송라인(MSL1, MSL2)에 교번적으로 접속된다.
제 1 및 제 2 메인신호전송라인(MSL1, MSL2) 및 쇼팅바(SB)들은 게이트 라인의 제조에 통상적으로 사용되는 게이트 금속으로 제조될 수 있다. 예를 들어, 이 메인신호전송라인들(MSL1, MSL2) 및 쇼팅바(SB)들은 알루미늄 합금 또는 알루미늄을 포함하는 이중 금속층 중 어느 하나의 금속 재료로 제조될 수 있다.
신호라인(SL)들은 데이터 라인의 제조에 통상적으로 사용되는 소스/드레인 금속으로 사용될 수 있다. 예를 들어, 이 신호라인(SL)들은 화학적 내식성이 강하고, 기계적 강도가 높은 몰리브덴(Mo), 크롬(Cr), 텅스텐(W) 및 니켈(Ni) 중 어느 하나의 금속 재료로 제조될 수 있다.
제 1 및 제 2 메인신호전송라인(MSL1, MSL2)과 쇼팅바(SB)들은 동일 금속 물질로 동일 층상에 한 번의 패턴 공정으로 형성된다.
다수의 신호라인(SL)들은 동일 금속 물질로 동일 층상에 한 번의 패턴 공정으로 형성된다.
제 1 및 제 2 메인신호전송라인(MSL1, MSL2)과 신호라인(SL)들은 게이트 절연막을 사이에 두고 서로 다른 층에 위치한다.
이 신호라인(SL)들 중 n번째 신호라인(SL)들(예를 들어, 홀수 번째 신호라인(SL)들)은 제 1 및 제 2 메인신호전송라인(MSL1, MSL2)들에 연결되지 않는다. 즉, 이 n번째 신호라인(SL)들은 플로팅 상태로 게이트 절연막상에 형성되며, 제 1 및 제 2 메인신호전송라인(MSL1, MSL2)들과 교차한다. 반면, n+1번째 신호라인(SL)들(예를 들어, 짝수 번째 신호라인(SL)들)은 게이트 절연막을 관통하는 콘택홀을 통해 제 1 메인신호전송라인(MSL1) 또는 제 2 메인신호전송라인(MSL2)과 접속된다.
이와 같은 구조로 인해, 본 발명에서는 다수의 신호라인(SL)들이 상당히 근접하여 위치하고 있어도 각 신호라인(SL)에 대하여 개별적으로 단선 및 단락 여부를 정확히 검사할 수 있다. 즉, 서로 인접한 신호라인(SL)들이 서로 다른 방식의 전기적 연결을 가지므로, 이 이웃한 신호라인(SL)들간의 저항이 서로 다르게 된다. 다시 말하여, 플로팅 상태의 신호라인(SL)의 저항과 어느 하나의 메인신호전송라인에 접속된 신호라인(SL)의 저항이 서로 다르므로, 서로 이웃한 신호라인(SL)들의 일측 끝단에 동일한 크기의 입력검사신호를 인가하였을 때 이 이웃한 신호라인(SL)들의 타측 끝단으로부터 검출되는 출력검사신호들간에 큰 차이가 발생된다. 따라서, 서로 이웃한 신호라인(SL)간에 신호간섭에 의한 노이즈가 발생하더라도 두 출력검사신호간의 차이가 크므로 각 신호라인(SL)으로부터 개별적으로 출력검사신호를 정확하게 검출할 수 있다. 그러므로, 본 발명에서는 각 신호라인(SL)으로부터 검출된 출력검사신호들의 크기를 개별적으로 분석하여 각 신호라인(SL)의 단락 및 단선 여부를 정확하게 판단할 수 있다.
도 2는 신호라인(SL)들의 단락 및 단선 검사공정 이후의 표시패널의 구조를 나타낸 도면이다.
도 1에 도시된 표시패널의 구조에서 각 신호라인(SL)들의 단락 및 단선 검사공정이 수행된 후 이상이 없다면, 각 화소의 불량 여부를 검사하는 공정이 수행된다. 이를 위해서는 플로팅 상태의 신호라인(SL)들로 테스트신호를 공급하여야 하는 바, 이를 위해 도 2에 도시된 바와 같이 플로팅 상태의 신호라인(SL)들과 쇼팅바(SB)들을 전기적으로 연결하는 작업이 선행되어야 한다.
도 2에 도시된 바와 같이, 플로팅 상태의 신호라인(SL)들은 연결라인(CNL)들을 통해 다수의 쇼팅바(SB)에 전기적으로 연결된다.
연결라인(CNL)은 인듐-틴-옥사이드(Indium-Tin-Oxide) 또는 몰리브덴 합금(MoX) 중 어느 하나의 재질로 형성될 수 있다.
다수의 연결라인(CNL)들과 상기 다수의 플로팅된 신호라인(SL)들은 보호막을 사이에 두고 서로 다른 층에 위치한다. 또한, 다수의 연결라인(CNL)들과 다수의 쇼팅바(SB)들은 게이트 절연막 및 보호막을 사이에 두고 서로 다른 층에 위치한다.
다수의 연결라인(CNL)들의 일측 끝단은 보호막을 관통하는 다수의 콘택홀들을 통해 플로팅된 신호라인(SL)들에 연결된다. 그리고 다수의 연결라인(CNL)들의 타측 끝단은 게이트 절연막 및 보호막을 관통하는 다수의 콘택홀들을 통해 다수의 쇼팅바(SB)들에 연결된다.
도 3 및 도 4를 참조하여 메인신호전송라인과 신호라인(SL)간의 연결관계, 그리고 쇼팅바(SB)와 신호라인(SL)간의 연결관계를 구체적으로 설명하면 다음과 같다.
도 3은 도 2의 A부에 대한 단면도로서, 도 2의 I~I`의 선상에 따른 단면도를 나타낸다.
도 3에 도시된 바와 같이, 기판(100)상에 게이트 금속 재질의 제 1 메인신호전송라인(MSL1)이 형성되어 있다. 그리고 이 제 1 메인신호전송라인(MSL1)상에 게이트 절연막(GI)이 형성되어 있다. 그리고 이 게이트 절연막(GI)상에 데이터 금속 재질의 신호라인(SL)이 형성되어 있다. 이때 이 게이트 절연막(GI)에는 이를 관통하는 콘택홀이 형성되는 바, 이 콘택홀은 게이트 절연막(GI)의 하부에 위치한 제 1 메인신호전송라인(MSL1)의 일부를 노출시킨다. 신호라인(SL)은 이 콘택홀을 통해 그 하부에 위치한 제 1 메인신호전송라인(MSL1)에 전기적으로 연결된다. 그리고, 제 1 메인신호전송라인(MSL1) 및 게이트 절연막(GI)의 상부에는 보호막(PAS)이 형성된다.
도 4는 도 2의 B부에 대한 단면도로서, 도 2의 II~II`의 선상에 따른 단면도를 나타낸다.
도 4에 도시된 바와 같이, 기판(100)상에 게이트 금속 재질의 제 1 쇼팅바(SB)가 형성되어 있다. 그리고, 이 쇼팅바(SB)상에 게이트 절연막(GI)이 형성되어 있다. 그리고 이 게이트 절연막(GI)상에 데이터 금속 재질의 신호라인(SL)이 형성되어 있다. 그리고 신호라인(SL) 및 게이트 절연막(GI)상에 보호막(PAS)이 형성되어 있다. 그리고 이 보호막(PAS)상에 연결라인(CNL)이 형성된다. 이때 보호막(PAS)에는 이를 관통하는 콘택홀이 형성되는 바, 이 콘택홀은 보호막(PAS)의 하부에 위치한 신호라인(SL)의 일부를 노출시킨다. 또한 게이트 절연막(GI) 및 보호막(PAS)에는 이들을 연속으로 관통하는 또 다른 콘택홀이 형성되는 바, 이 콘택홀은 게이트 절연막(GI)의 하부에 위치한 쇼팅바(SB)의 일부를 노출시킨다. 연결라인(CNL)의 일측 끝단은 콘택홀을 통해 그 하부에 위치한 신호라인(SL)에 전기적으로 연결되며, 이 연결라인(CNL)의 타측 끝단은 콘택홀을 통해 그 하부에 위치한 쇼팅바(SB)에 전기적으로 연결된다. 따라서 연결라인(CNL)에 의해 플로팅된 신호라인(SL)과 쇼팅바(SB)가 서로 전기적으로 연결된다.
도 4에 도시된 단면 구조는 신호라인(SL)의 단락 및 단선 검사공정 이후에 진행되는 화소불량 검사를 위한 구조로서, 상술된 신호라인(SL)의 단락 및 단선 검사공정시에는 도 4에서의 연결라인(CNL)이 형성되지 않는다. 이때 이 신호라인(SL)의 단락 및 단선 검사공정시에 상술된 연결라인(CNL) 뿐만 아니라 콘택홀들도 형성되지 않을 수 있다. 즉, 신호라인(SL)의 단락 및 단선 검사공정전에 제 1 메인전송신호라인(SL), 제 2 메인신호전송라인(MSL2), 쇼팅바(SB)들, 게이트 절연막(GI) 및 보호막(PAS)까지만 형성하고, 이 신호라인(SL)의 단락 및 단선 검사공정이 완료된 후 상술된 콘택홀들(도 4의 콘택홀들) 및 연결라인(CNL)들을 형성할 수 있다.
다른 실시예로서, 신호라인(SL)의 단락 및 단선 검사공정전까지 제 1 메인전송신호라인(SL), 제 2 메인신호전송라인(MSL2), 쇼팅바(SB)들, 게이트 절연막(GI) 및 신호라인(SL)들까지 형성하고, 이러한 구조에서 신호라인(SL)의 단락 및 단선 검사공정을 수행하고, 이후 이 신호라인(SL)의 단락 및 단선 검사공정이 완료된 후 보호막(PAS), 콘택홀들(도 4의 콘택홀들) 및 연결라인(CNL)들을 형성할 수 있다.
도 5는 도 1의 어느 하나의 화소의 구성을 나타낸 도면이다.
도 1의 기판(100)은 발광다이오드표시장치의 기판(100)이 될 수 있는 바, 이때 하나의 화소는, 도 1에 도시된 바와 같이, 데이터스위칭소자(Tr_DS), 구동스위칭소자(Tr_DR), 발광다이오드(OLED) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
데이터스위칭소자(Tr_DS)는 게이트 라인(GL)으로부터의 게이트 신호에 따라 제어되며, 데이터 라인(DL)과 구동스위칭소자(Tr_DR)의 게이트전극 사이에 접속된다.
구동스위칭소자(Tr_DR)는 데이터스위칭소자(Tr_DS)로부터의 데이터 신호에 따라 제어되며, 발광다이오드(OLED)의 캐소드전극과 제 2 구동라인(VSL) 사이에 접속된다. 이 제 2 구동라인(VSL)은 제 2 구동전압(VSS)을 전송하는 제 2 메인구동라인(MVSL)에 접속된다.
발광다이오드(OLED)는 제 1 구동라인(VDS)과 구동스위칭소자(Tr_DR)의 드레인전극 사이에 접속된다. 이 제 1 구동라인(VDL)은 제 1 구동전압(VDD)을 전송하는 제 1 메인구동라인(MVDL)에 접속된다.
스토리지 커패시터(Cst)는 구동스위칭소자(Tr_DR)의 게이트전극과 소스전극사이에 접속된다.
여기서, 데이터 라인(DL), 제 1 구동라인(VDL) 및 제 2 구동라인(VSL)이 상술된 도 1의 신호라인(SL)들에 포함될 수 있다. 예를 들어, 데이터 라인(DL)은 도 1의 플로팅된 신호라인(SL)에 대응되며, 제 1 메인구동라인(MVDL)은 도 1의 제 1 메인신호전송라인(MSL1)에 대응되며, 제 2 메인구동라인(MVSL)은 도 1의 제 2 메인신호전송라인(MSL2)에 대응되며, 제 1 구동라인(VDL)은 도 1의 제 1 메인신호전송라인(MSL1)에 접속된 신호라인(SL)에 대응되며, 그리고 제 2 구동라인(VSL)은 도 1의 제 2 메인신호전송라인(MSL1, MSL2)에 접속된 신호라인(SL)에 대응된다.
이와 같이 구성된 본 발명의 실시예에 따른 표시장치용 신호라인(SL)의 불량(단선 및 단락) 검출방법을 상세히 설명하면 다음과 같다.
도 6a 내지 도 6c는 본 발명에 따른 표시장치용 신호라인(SL)의 불량 검출방법을 설명하기 위한 도면으로서, 도 6b는 도 6a의 III~III`의 선상에 따른 단면도이고, 그리고 도 6c는 도 6a의 IV~IV`의 선상에 따른 단면도이다.
먼저, 도 6a에 도시된 바와 같이, 도 1의 기판(100) 상부에 라인검사장치(600)를 위치시킨다. 이 라인검사장치(600)는, 도 6a에 도시된 바와 같이, 입력검사신호출력부(601)와 출력검사신호검출부(602)를 포함한다. 입력검사신호출력부(601)는 신호라인(SL)들의 일측 끝단의 상부에 위치하며, 출력검사신호검출부(602)는 신호라인(SL)들의 타측 끝단의 상부에 위치한다. 이때, 도 6b 및 도 6c에 도시된 바와 같이, 입력검사신호출력부(601)와 출력검사신호검출부(602)는 신호라인(SL)들과 직접 접촉하지 않고 소정 간격 이격되어 있다.
입력검사신호출력부(601)로부터 출력된 입력검사신호는, 도 6c에 도시된 바와 같이, 신호라인(SL)들의 각 일측 끝단으로 인가된다. 그러면, 이 신호라인(SL)들의 각 타측 끝단으로부터 상기 입력검사신호에 대한 출력검사신호(OIS)가 발생된다. 이 신호라인(SL)들의 타측 끝단으로부터 발생된 출력검사신호(OIS)는 출력검사신호검출부(602)에 의해 검출된다.
도 6a에는 모든 신호라인(SL)들에 이상이 없을 경우, 즉 단락 및 단선이 발생되지 않을 경우 출력검사신호검출부(602)에 의해 검출된 출력검사신호(OIS)가 도시되어 있다. 여기서 플로팅 상태의 신호라인(SL)들, 예를 들어 홀수 번째 신호라인(SL)들로부터 검출된 출력검사신호(OIS)는 상대적으로 높은 피크의 전압을 갖는다. 반면, 제 1 메인신호전송라인(MSL1) 또는 제 2 메인신호전송라인(MSL2)에 접속된 신호라인(SL)들, 예를 들어 짝수 번째 신호라인(SL)들로부터 검출된 출력검사신호(OIS)는 상대적으로 낮은 피크의 전압을 갖는다. 이는 플로팅 상태의 홀수 번째 신호라인(SL)들이 짝수 번째 신호라인(SL)들보다 상대적으로 높은 저항을 갖기 때문이다. 따라서, 모든 신호라인(SL)들에 이상이 없을 경우 전체 신호라인(SL)들로부터 검출된 출력검사신호(OIS)들은, 도 6a에 도시된 바와 같은 균일한 크기를 갖는 사인파 형태를 이룬다.
도 7은 신호라인(SL)들 중 일부가 단락 및 단선되었을 때의 출력검사신호(OIS)의 파형을 나타낸 도면이다.
도 7에 도시된 바와 같이, 신호라인(SL)들 중 일부가 단락 및 단선되면 그 일부에 해당하는 신호라인(SL)들로부터는 도 6a에서와는 다른 크기의 출력검사신호(OIS)들이 출력된다. 예를 들어, 도 7에서의 전체 신호라인(SL)들을 좌측부터 차례로 제 1 내지 제 11 신호라인들(SL1 내지 SL11)로 정의할 때, 서로 단락된 제 1 및 제 2 신호라인들(SL1, SL2)로부터 출력된 출력검사신호(OIS)들의 피크 전압은 정상적일 때보다 더 낮은 값을 갖는다. 이는 제 1 및 제 2 신호라인들(SL1, SL2)이 서로 단락됨으로써 이 제 1 및 제 2 신호라인(SL1, SL2)의 저항이 상대적으로 감소하였기 때문이다. 또한, 단선된 제 5 및 제 8 신호라인들(SL5, SL8)로부터 출력된 출력검사신호(OIS)들의 피크 전압은 정상적일 때보다 더 높은 값을 갖는다. 이는 제 5 및 제 8 신호라인들(SL5, SL8)이 단선됨으로써 이 제 5 및 제 8 신호라인(SL5, SL8)의 저항이 상대적으로 증가하였기 때문이다.
본 발명에서는 도 6a에서와 같은 정상적인 상황 하에서의 각 신호라인(SL)들로부터의 출력검사신호(OIS)들에 근거하여 제 1 및 제 2 기준값을 설정할 수 있다. 즉, 도 6a에서의 홀수 번째 신호라인(SL)들로부터 검출된 출력검사신호(OIS)들 각각에 대한 최고 피크전압들을 평균하여 최고 평균 피크전압을 산출하고, 이 산출된 최고 평균 피크전압을 제 1 기준전압으로 설정할 수 있다. 또한, 도 6a의 짝수 번째 신호라인(SL)들로부터 검출된 최저 피크전압들을 평균하여 최저 평균 피크전압을 산출하고, 이 산출된 최저 평균 피크전압을 제 2 기준전압으로 설정할 수 있다. 그리고, 어느 하나의 홀수 번째 신호라인(SL)으로부터 검출된 출력검출신호의 최고 피크전압과 제 1 기준값간의 차가 미리 설정된 특정 범위내에 위치할 때 그 해당 신호라인(SL)에 이상이 없는 것으로 판단된다. 반면, 상기 어느 하나의 홀수 번째 신호라인(SL)으로부터 검출된 출력검출신호의 최고 피크전압과 제 1 기준값간의 차가 상술된 특정 범위내의 최대값보다 더 큰 값을 가질 때 그 해당 신호라인(SL)이 단선된 것으로 판단된다. 반면, 상기 어느 하나의 홀수 번째 신호라인(SL)으로부터 검출된 출력검출신호의 최고 피크전압과 제 1 기준값간의 차가 상술된 특정 범위내의 최소값보다 더 작은 값을 가질 때 그 해당 신호라인(SL)이 단락된 것으로 판단된다.
마찬가지로, 어느 하나의 짝수 번째 신호라인(SL)으로부터 검출된 출력검출신호의 최저 피크전압과 제 2 기준값간의 차가 미리 설정된 특정 범위내에 위치할 때 그 해당 신호라인(SL)에 이상이 없는 것으로 판단된다. 반면, 상기 어느 하나의 짝수 번째 신호라인(SL)으로부터 검출된 출력검출신호의 최저 피크전압과 제 2 기준값간의 차가 상술된 특정 범위내의 최대값보다 더 큰 값을 가질 때 그 해당 신호라인(SL)이 단락된 것으로 판단된다. 반면, 상기 어느 하나의 짝수 번째 신호라인(SL)으로부터 검출된 출력검출신호의 최저 피크전압과 제 2 기준값간의 차가 상술된 특정 범위내의 최소값보다 더 작은 값을 가질 때 그 해당 신호라인(SL)이 단선된 것으로 판단된다.
이와 같은 판단은 출력검사신호검출부(602)로부터 판단될 수 있다. 그리고 이 판단된 결과는 별도의 모니터에 표시될 수 있다.
한편, 상술된 입력검사신호출력부(601)로부터의 입력검사신호는 전압 또는 전류일 수 있는 바, 도 6a 및 도 7에서는 이러한 입력검사신호가 전압일 때에 대한 설명이다. 전류 형태의 입력검사신호를 사용하여도 각 신호라인(SL)으로부터 검출되는 출력검사신호(OIS)의 파형은 실상 도 6a 및 도 7에 도시된 바와 같은 형태를 갖는다.
본 발명에서의 입력검사신호출력부(601)는 전압 형태의 입력검사신호 및 전류 형태의 입력검사신호를 모두 출력할 수 있다. 이때, 이러한 입력검사신호출력부(601)를 갖춘 라인검사장치(600)는 먼저 전압 형태의 입력검사신호를 신호라인(SL)들로 인가하여 이 신호라인(SL)들의 단락 및 단선 여부를 판단한 후, 이어서 전류 형태의 입력검사신호를 상기 신호라인(SL)들로 인가하여 이 신호라인(SL)들의 단락 및 단선 여부를 판단할 수 있다. 이와 같은 경우 두 가지 판단 결과들에 근거하여 최종적으로 신호라인(SL)들의 단락 및 단선 여부를 결정할 수 있다. 즉, 출력검사신호검출부(602)는 두 가지 판단에서 얻어진 결과들을 비교하여, 두 가지 판단에서 동일한 진단(단선 상태, 단락 상태, 또는 정상 상태)을 받은 신호라인(SL)과 그렇지 않은 신호라인(SL)들을 알려줄 수 있다. 이와 같이 두 가지 이상의 판단을 수행하게 되면 검사의 정확도 및 효율을 높일 수 있다.
한편, 기판(100)의 면적이 라인검사장치의 검사 가능 면적보다 더 클 경우, 이 기판의 면적을 다수 개로 나누고 이 라인검사장치(600)를 기판(100)의 나누어진 면적들로 옮겨가면서 상술된 검사를 수행함으로써 전체 신호라인들의 불량을 검사할 수 있다.
도 8은 본 발명의 제 2 실시예에 따른 표시장치용 표시패널을 나타낸 도면이다.
본 발명의 제 2 실시예에 따른 표시장치용 표시패널은, 도 8에 도시된 바와 같이, 화소들에 필요한 각종 신호들을 전송하기 위한 다수의 신호라인(SL)들이 형성된 기판(100)을 포함한다.
기판(100)은 표시영역(101), 비표시영역(102), 제 1 쇼팅바영역(103) 및 제 2 쇼팅바영역(103)으로 구분된다. 도 8에 도시된 기판(100)은 두 개의 기판(100)들 중 하부에 위치한 하부 기판(100)을 나타낸 것으로, 이 도 8에는 상부 기판(100)은 도시되어 있지 않다. 도시되지 않은 상부 기판(100)에는 다수의 컬러필터들이 형성된다.
표시영역(101)에는 상술된 바와 같이 다수의 화소들 및 다수의 신호라인(SL)들이 형성된다. 또한, 이 표시영역(101)에는 제 1 내지 제 4 메인신호전송라인(MSL1 내지 MSL4)이 형성된다. 한편, 이 제 1 내지 제 4 메인신호전송라인(MSL1 내지 MSL4)은 표시영역(101)이 아닌 비표시영역(102)에 형성될 수도 있다.
비표시영역(102)에는 다수의 신호라인(SL)들 및 메인신호전송라인들(MSL1 내지 MSL4)로 신호를 전송하기 위한 구동집적회로들이 설치되는 영역으로서, 이 구동집적회로들은 신호라인(SL)들에 대한 모든 검사 과정이 종료된 후에 설치된다.
제 1 쇼팅바영역(103)에는 다수의 제 1 쇼팅바(SB1)들이 형성된다. 이 제 1 쇼팅바(SB)들은 신호라인(SL)들 및 메인신호전송라인들(MSL1 내지 MSL4)에서 발생된 정전기를 외부로 방출함으로써 화소에 형성된 박막트랜지스터의 손상을 방지한다. 아울러, 이 제 1 쇼팅바(SB)들은 화소의 불량을 검출하는 필요한 각종 테스트신호들을 화소들로 공급하는 역할도 한다. 이 제 1 쇼팅바영역(103)은 최종 검사 후 기판(100)으로부터 제거된다. 예를 들어, 도 8의 제 1 스크라이빙 라인(SCL)을 따라 기판(100)을 절단함으로써 이 제 1 쇼팅바영역(103)이 제거된다.
제 2 쇼팅바영역(103)에는 다수의 제 2 쇼팅바(SB2)들이 형성된다. 이 제 2 쇼팅바(SB)들은 신호라인(SL)들 및 메인신호전송라인들(MSL1 내지 MSL4)에서 발생된 정전기를 외부로 방출함으로써 화소에 형성된 박막트랜지스터의 손상을 방지한다. 아울러, 이 제 2 쇼팅바(SB)들은 화소의 불량을 검출하는 필요한 각종 테스트신호들을 화소들로 공급하는 역할도 한다. 이 제 2 쇼팅바영역(104)은 최종 검사 후 기판(100)으로부터 제거된다. 예를 들어, 도 8의 제 2 스크라이빙 라인(SCL)을 따라 기판(100)을 절단함으로써 이 제 2 쇼팅바영역(104)이 제거된다.
도 8에 도시된 구조는 신호라인(SL)들의 단락 및 단선 여부를 검사하기 위해 안출된 구조로서, 이를 위해 서로 인접한 두 신호라인(SL)들 중 어느 하나의 신호라인(SL)은 메인신호전송라인들(MSL1 내지 MSL4 중 어느 두 개)에 접속되는 반면, 다른 어느 하나의 신호라인(SL)은 어떠한 라인에도 연결되지 않은 플로팅(floating) 상태로 유지되어 있다.
즉, 다수의 신호라인(SL)들 중 n번째 신호라인(SL)들은 플로팅 상태로 유지된 반면, 이 n번째 신호라인(SL)들을 제외한 나머지 신호라인(SL)들은 제 1 및 제 3 메인신호전송라인(MSL1, MSL3) 또는 제 2 및 제 4 메인신호전송라인(MSL2, MSL4)에 접속된다. 여기서, n은 2m-1(m은 자연수) 또는 2m이다. 예를 들어, 도 8에 도시된 바와 같이, 다수의 신호라인(SL)들 중 홀수 번째 신호라인(SL)들은 어디에도 연결되지 않고 플로팅 상태로 유지되어 있다. 반면, 짝수 번째 신호라인(SL)들의 각 일측 끝단은 제 1 및 제 2 메인신호전송라인(MSL1, MSL2)에 교번적으로 접속되며, 각 타측 끝단은 제 3 및 제 4 메인신호전송라인(MSL3, MSL4)에 교번적으로 접속된다.
제 1 내지 제 4 메인신호전송라인들(MSL1 내지 MSL4) 및 제 1 및 제 2 쇼팅바들(SB1, SB2)은 게이트 라인의 제조에 통상적으로 사용되는 게이트 금속으로 제조될 수 있다. 이 게이트 금속은 제 1 실시에에서 상술된 재료와 동일하다.
신호라인(SL)들은 데이터 라인의 제조에 통상적으로 사용되는 소스/드레인 금속으로 사용될 수 있다. 이 데이터 금속은 제 1 실시에에서 상술된 재료와 동일하다.
제 1 내지 제 4 메인신호전송라인들(MSL1 내지 MSL4)과 제 1 및 제 2 쇼팅바(SB1, SB2)들은 동일 금속 물질로 동일 층상에 한 번의 패턴 공정으로 형성된다.
다수의 신호라인(SL)들은 동일 금속 물질로 동일 층상에 한 번의 패턴 공정으로 형성된다.
제 1 내지 제 4 메인신호전송라인들(MSL1 내지 MSL4)과 신호라인(SL)들은 게이트 절연막(GI)을 사이에 두고 서로 다른 층에 위치한다.
이 신호라인(SL)들 중 n번째 신호라인(SL)들(예를 들어, 홀수 번째 신호라인(SL)들)은 제 1 내지 제 4 메인신호전송라인들(MSL1 내지 MSL4)에 연결되지 않는다. 즉, 이 n번째 신호라인(SL)들은 플로팅 상태로 게이트 절연막(GI)상에 형성되며, 제 1 내지 제 4 메인신호전송라인들(MSL1 내지 MSL4)과 교차한다. 반면, n+1번째 신호라인(SL)들(예를 들어, 짝수 번째 신호라인(SL)들)은 게이트 절연막(GI)을 관통하는 콘택홀을 통해 제 1 및 제 3 메인신호전송라인(MSL1, MSL2) 또는 제 2 및 제 4 메인신호전송라인(MSL2, MSL4)과 접속된다.
이와 같은 구조로 인해, 본 발명에서는 다수의 신호라인(SL)들이 상당히 근접하여 위치하고 있어도 각 신호라인(SL)에 대하여 개별적으로 단선 및 단락 여부를 정확히 검사할 수 있다. 즉, 서로 인접한 신호라인(SL)들이 서로 다른 방식의 전기적 연결을 가지므로, 이 이웃한 신호라인(SL)들간의 저항이 서로 다르게 된다. 다시 말하여, 플로팅 상태의 신호라인(SL)의 저항과 어느 하나의 메인신호전송라인에 접속된 신호라인(SL)의 저항이 서로 다르므로, 서로 이웃한 신호라인(SL)들의 일측 끝단에 동일한 크기의 입력검사신호를 인가하였을 때 이 이웃한 신호라인(SL)들의 타측 끝단으로부터 검출되는 출력검사신호(OIS)간에 큰 차이가 발생된다. 따라서, 서로 이웃한 신호라인(SL)간에 신호간섭에 의한 노이즈가 발생하더라도 두 출력검사신호(OIS)간의 차이가 크므로 각 신호라인(SL)으로부터 개별적으로 출력검사신호(OIS)를 정확하게 검출할 수 있다. 그러므로, 본 발명에서는 각 신호라인(SL)으로부터 검출된 출력검사신호(OIS)들의 크기를 개별적으로 분석하여 각 신호라인(SL)의 단락 및 단선 여부를 정확하게 판단할 수 있다.
도 9는 신호라인(SL)들의 단락 및 단선 검사공정 이후의 표시패널의 구조를 나타낸 도면이다.
도 8에 도시된 표시패널의 구조에서 각 신호라인(SL)들의 단락 및 단선 검사공정이 수행된 후 이상이 없다면, 각 화소의 불량 여부를 검사하는 공정이 수행된다. 이를 위해서는 플로팅 상태의 신호라인(SL)들로 테스트신호를 공급하여야 하는 바, 이를 위해 도 2에 도시된 바와 같이 플로팅 상태의 신호라인(SL)들과 제 1 및 제 2 쇼팅바들(SB1, SB2)을 전기적으로 연결하는 작업이 선행되어야 한다.
도 9에 도시된 바와 같이, 플로팅 상태의 신호라인(SL)들은 제 1 및 제 2 연결라인들(CNL1, CNL2)을 통해 다수의 제 1 및 제 2 쇼팅바들(SB1, SB2)에 전기적으로 연결된다.
제 1 및 제 2 연결라인(CNL1, CNL2)은 인듐-틴-옥사이드(Indium-Tin-Oxide) 또는 몰리브덴 합금(MoX) 중 어느 하나의 재질로 형성될 수 있다.
다수의 제 1 및 제 2 연결라인들(CNL1, CNL2)과 상기 다수의 플로팅된 신호라인(SL)들은 보호막(PAS)을 사이에 두고 서로 다른 층에 위치한다. 또한, 다수의 제 1 및 제 2 연결라인들(CNL1, CNL2)과 다수의 제 1 및 제 2 쇼팅바들(SB1, SB2)은 게이트 절연막(GI) 및 보호막(PAS)을 사이에 두고 서로 다른 층에 위치한다.
다수의 제 1 연결라인(CNL1)들의 일측 끝단은 보호막(PAS)을 관통하는 다수의 콘택홀들을 통해 플로팅된 신호라인(SL)들의 일측 끝단에 연결된다. 그리고 다수의 제 1 연결라인(CNL1)들의 타측 끝단은 게이트 절연막(GI) 및 보호막(PAS)을 관통하는 다수의 콘택홀들을 통해 다수의 제 1 쇼팅바(SB1)들에 연결된다.
다수의 제 2 연결라인(CNL2)들의 일측 끝단은 보호막(PAS)을 관통하는 다수의 콘택홀들을 통해 플로팅된 신호라인(SL)들의 타측 끝단에 연결된다. 그리고 다수의 제 2 연결라인(CNL2)들의 타측 끝단은 게이트 절연막(GI) 및 보호막(PAS)을 관통하는 다수의 콘택홀들을 통해 다수의 제 2 쇼팅바(SB2)들에 연결된다.
본 발명의 제 2 실시예에서 제 1 메인신호전송라인(MSL1)과 제 3 메인신호전송라인(MSL3)은 최종 검사 후 동일한 전압, 즉 제 1 구동전압을 전송한다. 마찬가지로, 제 2 실시예에서 제 2 메인신호전송라인(MSL2)과 제 4 메인신호전송라인(MSL4)은 최종 검사 후 동일한 전압, 즉 제 2 구동전압(VSS)을 전송한다.
본 발명의 제 2 실시예에 따른 표시장치용 표시패널 역시 제 1 실시예에 따른 그것과 동일한 방식으로 검사된다.
한편, 도 2에 도시된 바와 같은 화소의 불량 여부에 대한 검사 공정이 완료되어 표시패널에 이상이 없는 것으로 판단되면, 그 표시패널에 데이터 드라이버가 부착되는 후속 공정이 진행된다. 이를 도면을 첨부하여 구체적으로 설명한다.
도 10a 내지 도 10b는 본 발명의 제 1 실시예에 따른 표시패널에 데이터 드라이버를 부착하는 공정을 설명하기 위한 도면이다.
먼저, 도 10a에 도시된 바와 같이, 스크라이빙 라인(SCL)을 따라 기판(100)을 절단한다. 그러면, 기판(100)은 스크라이빙 라인(SCL)을 따라 2개로 분리된다. 이때, 그 스크라이빙 라인(SCL)과 교차하는 곳에 위치한 연결라인(CNL) 부분이 잘려진다. 이때, 이 2개의 기판 부분들 중 쇼팅바(SB)들이 형성된 기판 부분은 버려지며, 표시영역(101)이 형성된 기판(100) 부분만이 후속 공정시 사용된다.
이어서, 도 10b에 도시된 바와 같이, 표시영역(101)이 형성된 기판(100)의 절단부 측에 데이터 드라이버(DD)를 부착한다. 이 데이터 드라이버(DD)는 TCP(Tape Carrier Package) 형태로 기판에 부착될 수 있다. 이때, 데이터 드라이버(DD)의 출력단자(OT)들은 절단부측에 남아있는 연결라인(CNL)들 각각과 개별적으로 연결된다. 이에 따라 데이터 드라이버(DD)와 플로팅된 상태의 신호라인(SL)들이 연결라인(CNL)들을 통해 서로 전기적으로 연결된다. 여기서, 플로팅된 상태의 신호라인(SL)들은 화소들로 데이터 신호를 전송하기 위한 데이터 라인들이다.
여기서, 상술된 바와 같이, 연결라인(CNL)들과 신호라인(SL)들은 보호막(PAS)을 사이에 두고 서로 다른 층에 위치한다. 이에 따라, 연결라인(CNL)들의 일측이 보호막(PAS)을 관통하는 콘택홀들을 통해 플로팅된 상태의 신호라인(SL)들의 일측에 전기적으로 연결된다. 그리고, 연결라인(CNL)들의 타측은 출력단자(OT)들에 전기적으로 연결된다.
또한 상술된 바와 같이, 신호라인(SL)과 연결라인(CNL)은 서로 다른 재질의 물질로 형성된다.
한편, 도시되지 않았지만, 도 9의 표시패널 또한 도 10a 및 도 10b와 같은 공정을 거쳐 이에 데이터 드라이버(DD)가 부착될 수 있다. 이를 구체적으로 설명하면 다음과 같다.
도 11a 내지 도 11b는 본 발명의 제 2 실시예에 따른 표시패널에 데이터 드라이버를 부착하는 공정을 설명하기 위한 도면이다.
먼저, 도 11a에 도시된 바와 같이, 제 1 및 제 2 스크라이빙 라인(SCL1, SCL2)을 따라 기판(100)을 절단한다. 그러면, 기판(100)은 제 1 및 제 2 스크라이빙 라인(SCL1, SCL2)을 따라 3개로 분리된다. 이때, 제 1 스크라이빙 라인(SCL1)과 교차하는 곳에 위치한 제 1 연결라인(CNL1) 부분이 잘려지며, 또한 제 2 스크라이빙 라인(SCL2)와 교차하는 곳에 위치한 제 2 연결라인(CNL2) 부분이 잘려진다. 이때, 이 3개의 기판 부분들 중 제 1 및 제 2 쇼팅바(SB1, SB2)들이 형성된 기판 부분은 버려지며, 표시영역(101)이 형성된 기판(100) 부분만이 후속 공정시 사용된다.
이어서, 도 11b에 도시된 바와 같이, 표시영역(101)이 형성된 기판(100)의 상측 절단부 측에 데이터 드라이버(DD)를 부착한다. 이 데이터 드라이버(DD)는 TCP(Tape Carrier Package) 형태로 기판에 부착될 수 있다. 이때, 데이터 드라이버(DD)의 출력단자(OT)들은 절단부측에 남아있는 제 1 연결라인(CNL1)들 각각과 개별적으로 연결된다. 이에 따라 데이터 드라이버(DD)와 플로팅된 상태의 신호라인(SL)들이 제 1 연결라인(CNL1)들을 통해 서로 전기적으로 연결된다. 여기서, 플로팅된 상태의 신호라인(SL)들은 화소들로 데이터 신호를 전송하기 위한 데이터 라인들이다.
여기서, 상술된 바와 같이, 제 1 연결라인(CNL1)들과 신호라인(SL)들은 보호막(PAS)을 사이에 두고 서로 다른 층에 위치한다. 이에 따라, 제 1 연결라인(CNL1)들의 일측이 보호막(PAS)을 관통하는 콘택홀들을 통해 플로팅된 상태의 신호라인(SL)들의 일측에 전기적으로 연결된다. 그리고, 연결라인(CNL)들의 타측은 출력단자(OT)들에 전기적으로 연결된다.
또한 상술된 바와 같이, 신호라인(SL)과 제 1 연결라인(CNL1)은 서로 다른 재질의 물질로 형성된다.
또한, 제 2 연결라인(CNL2)들과 신호라인(SL)들은 보호막(PAS)을 사이에 두고 서로 다른 층에 위치한다. 이에 따라, 제 2 연결라인(CNL2)들의 일측이 보호막(PAS)을 관통하는 콘택홀들을 통해 플로팅된 상태의 신호라인(SL)들의 타측에 전기적으로 연결된다.
또한 상술된 바와 같이, 신호라인(SL)과 제 2 연결라인(CNL1)은 서로 다른 재질의 물질로 형성된다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 기판 101: 표시영역
102: 비표시영역 103: 쇼팅바영역
SB: 쇼팅바 SL: 신호라인
MSL#: 제 # 메인신호전송라인 SCL: 스크라이빙 라인

Claims (29)

  1. 화소들에 필요한 각종 신호들을 전송하기 위한 다수의 신호라인들이 형성된 기판을 포함하며;
    서로 인접한 두 신호라인들 중 어느 하나의 신호라인이 적어도 어느 하나의 메인신호전송라인에 접속되며, 다른 어느 하나의 신호라인이 플로팅 상태인 것을 특징으로 하는 표시장치용 표시패널.
  2. 제 1 항에 있어서,
    상기 다수의 신호라인들 중 n번째 신호라인들이 플로팅 상태이며;
    상기 n번째 신호라인들을 제외한 나머지 신호라인들이 상기 메인신호전송라인에 접속되며; 그리고,
    상기 n은 2m-1(m은 자연수) 또는 2m인 것을 특징으로 하는 표시장치용 표시패널.
  3. 제 2 항에 있어서,
    상기 메인신호전송라인과 상기 다수의 신호라인들이 게이트 절연막을 사이에 두고 서로 다른 층에 위치하며;
    상기 n번째 신호라인들을 제외한 나머지 신호라인들이 상기 게이트 절연막을 관통하는 콘택홀을 통해 상기 메인신호전송라인에 연결된 것을 특징으로 하는 표시장치용 표시패널.
  4. 제 3 항에 있어서,
    상기 기판은 상기 화소들이 형성될 표시영역, 상기 화소들을 구동하기 위한 신호들을 공급하는 구동집적회로들이 실장될 비표시영역, 및 다수의 쇼팅바가 형성될 쇼팅바영역으로 구분되며;
    상기 다수의 쇼팅바가 상기 메인신호전송라인과 동일 층상에 형성되며; 그리고,
    상기 n번째 신호라인들 각각이 다수의 연결라인들을 통해 상기 다수의 쇼팅바에 연결되는 것을 특징으로 하는 표시장치용 표시패널.
  5. 제 4 항에 있어서,
    상기 다수의 연결라인들과 상기 다수의 신호라인들이 보호막을 사이에 두고 서로 다른 층에 위치하며;
    상기 다수의 연결라인들과 상기 다수의 쇼팅바들이 상기 게이트 절연막 및 보호막을 사이에 두고 서로 다른 층에 위치하며;
    상기 다수의 연결라인들의 일측이 상기 보호막을 관통하는 다수의 콘택홀들을 통해 상기 n번째 신호라인들에 연결되며;
    상기 다수의 연결라인들의 타측이 상기 게이트 절연막 및 보호막을 관통하는 다수의 콘택홀들을 통해 상기 다수의 쇼팅바들에 연결된 것을 특징으로 하는 표시장치용 표시패널.
  6. 제 5 항에 있어서,
    상기 메인신호전송라인과 다수의 쇼팅바들은 서로 동일한 재질의 물질로 형성되며;
    상기 다수의 신호라인들은 서로 동일한 재질의 물질로 형성되며;
    상기 다수의 연결라인들은 서로 동일한 재질의 물질로 형성되며; 그리고,
    상기 메인신호전송라인, 신호라인 및 연결라인은 서로 다른 재질의 물질로 형성된 것을 특징으로 하는 표시장치용 표시패널.
  7. 제 6 항에 있어서,
    상기 연결라인은 인듐-틴-옥사이드(Indiu-Tin-Oxide) 또는 몰리브덴 금속 화합물(MoX)로 형성된 것을 특징으로 하는 표시장치용 표시패널.
  8. 제 1 항에 있어서,
    상기 메인신호전송라인이 제 1 및 제 2 메인신호전송라인으로 구분되며; 그리고,
    상기 n번째 신호라인들을 제외한 나머지 신호라인들의 각 일측이 상기 제 1 메인신호전송라인 및 제 2 메인신호전송라인에 교번적으로 접속된 것을 특징으로 하는 표시장치용 표시패널.
  9. 제 1 항에 있어서,
    데이터 신호들을 출력하는 데이터 드라이버의 출력단자들과 상기 플로팅 상태의 신호라인들간을 각각 개별적으로 연결하는 다수의 연결라인들을 더 포함함을 특징으로 하는 표시장치용 표시패널.
  10. 제 9 항에 있어서,
    상기 다수의 연결라인들과 상기 신호라인들이 보호막을 사이에 두고 서로 다른 층에 위치하며;
    상기 다수의 연결라인들의 일측이 상기 보호막을 관통하는 다수의 콘택홀들을 통해 상기 플로팅 상태의 신호라인들에 연결되며; 그리고,
    상기 다수의 연결라인들의 타측이 상기 출력단자들에 연결된 것을 특징으로 하는 표시장치용 표시패널.
  11. 제 10 항에 있어서,
    상기 신호라인과 연결라인은 서로 다른 물질로 형성된 것을 특징으로 하는 표시장치용 표시패널.
  12. 데이터 드라이버로부터 출력된 데이터 신호들을 다수의 화소들로 전송하기 위한 다수의 데이터 라인들; 및,
    상기 데이터 신호들이 출력되는 데이터 드라이버의 출력단자들과 상기 데이터 라인들의 일측을 각각 개별적으로 연결하는 다수의 제 1 연결라인들을 포함함을 특징으로 하는 표시장치용 표시패널.
  13. 제 12 항에 있어서,
    상기 다수의 제 1 연결라인들과 상기 데이터 라인들이 보호막을 사이에 두고 서로 다른 층에 위치하며;
    상기 다수의 제 1 연결라인들의 일측이 상기 보호막을 관통하는 다수의 콘택홀들을 통해 상기 데이터 라인들의 일측에 연결되며; 그리고,
    상기 다수의 제 1 연결라인들의 타측이 상기 출력단자들에 연결된 것을 특징으로 하는 표시장치용 표시패널.
  14. 제 13 항에 있어서,
    상기 데이터 라인과 제 1 연결라인은 서로 다른 물질로 형성된 것을 특징으로 하는 표시장치용 표시패널.
  15. 제 12 항에 있어서,
    상기 데이터 라인들의 타측에 각각 개별적으로 접속된 다수의 제 2 연결라인들을 더 포함함을 특징으로 하는 표시장치용 표시패널.
  16. 제 15 항에 있어서,
    상기 다수의 제 2 연결라인들과 상기 데이터 라인들이 보호막을 사이에 두고 서로 다른 층에 위치하며;
    상기 다수의 제 2 연결라인들의 일측이 상기 보호막을 관통하는 다수의 콘택홀들을 통해 상기 데이터 라인들의 타측에 연결된 것을 특징으로 하는 표시장치용 표시패널.
  17. 제 16 항에 있어서,
    상기 데이터 라인과 제 2 연결라인은 서로 다른 물질로 형성된 것을 특징으로 하는 표시장치용 표시패널.
  18. 화소들에 필요한 각종 신호들을 전송하기 위한 다수의 신호라인들이 형성된 기판을 준비하는 단계;
    서로 인접한 두 신호라인들 중 어느 하나의 신호라인을 적어도 어느 하나의 메인신호전송라인에 접속시키고, 다른 어느 하나의 신호라인을 플로팅 상태로 유지하는 단계;
    상기 다수의 신호라인들의 일측으로 입력검사신호를 인가하는 단계; 및,
    상기 다수의 신호라인들의 타측으로부터 출력된 출력검사신호의 파형을 분석하여 상기 다수의 신호라인들의 단락 및 단선 여부를 판단하는 단계를 포함함을 특징으로 하는 표시장치용 신호라인의 불량 검출방법.
  19. 제 18 항에 있어서,
    상기 다수의 신호라인들 중 n번째 신호라인들이 플로팅 상태이며;
    상기 n번째 신호라인들을 제외한 나머지 신호라인들이 상기 메인신호전송라인에 접속되며; 그리고,
    상기 n은 2m-1(m은 자연수) 또는 2m인 것을 특징으로 하는 표시장치용 신호라인의 불량 검출방법.
  20. 제 19 항에 있어서,
    상기 메인신호전송라인과 상기 다수의 신호라인들이 게이트 절연막을 사이에 두고 서로 다른 층에 위치하며;
    상기 n번째 신호라인들을 제외한 나머지 신호라인들이 상기 게이트 절연막을 관통하는 콘택홀을 통해 상기 메인신호전송라인에 연결된 것을 특징으로 하는 표시장치용 신호라인의 불량 검출방법.
  21. 제 20 항에 있어서,
    상기 입력검사신호는 전압형태의 입력검사신호인 것을 특징으로 하는 표시장치용 신호라인의 불량 검출방법.
  22. 제 21 항에 있어서,
    상기 다수의 신호라인들의 타측으로부터 출력된 출력검사신호의 파형을 분석하여 상기 다수의 신호라인들의 단락 및 단선 여부를 판단하는 단계는,
    상기 신호라인들이 단락 및 단선되지 않은 정상적인 상황에서, n번째 신호라인들로부터 검출된 출력검사신호들 각각에 대한 최고 피크전압들을 평균하여 최고 평균 피크전압을 산출하고, 이 산출된 최고 평균 피크전압을 제 1 기준전압으로 하는 단계;
    상기 신호라인들이 단락 및 단선되지 않은 정상적인 상황에서, 상기 n번째 신호라인들을 제외한 나머지 신호라인들로부터 검출된 최저 피크전압들을 평균하여 최저 평균 피크전압을 산출하고, 이 산출된 최저 평균 피크전압을 제 2 기준전압으로 설정하는 단계; 및,
    상기 제 1 및 제 2 기준전압과 각 신호라인의 출력검출신호간의 비교 결과에 근거하여 신호라인의 단락 및 단선 여부를 판단하는 단계를 포함함을 특징으로 하는 표시장치용 신호라인의 불량 검출방법.
  23. 제 22 항에 있어서,
    신호라인의 단락 및 단선 여부를 판단하는 단계에서는,
    상기 n번째 신호라인으로부터 검출된 출력검출신호의 최고 피크전압과 제 1 기준값간의 차가 미리 설정된 특정 범위내에 위치할 때 그 해당 신호라인에 이상이 없는 것으로 판단하고, 상기 n번째 신호라인으로부터 검출된 출력검출신호의 최고 피크전압과 제 1 기준값간의 차가 상술된 특정 범위내의 최대값보다 더 큰 값을 가질 때 그 해당 신호라인이 단선된 것으로 판단하며, 그리고, 상기 n번째 신호라인으로부터 검출된 출력검출신호의 최고 피크전압과 제 1 기준값간의 차가 상술된 특정 범위내의 최소값보다 더 작은 값을 가질 때 그 해당 신호라인이 단락된 것으로 판단하며; 그리고,
    상기 n번째 신호라인이 아닌 다른 신호라인으로부터 검출된 출력검출신호의 최저 피크전압과 제 2 기준값간의 차가 미리 설정된 특정 범위내에 위치할 때 그 해당 신호라인에 이상이 없는 것으로 판단하며, 상기 n번째 신호라인이 아닌 다른 신호라인으로부터 검출된 출력검출신호의 최저 피크전압과 제 2 기준값간의 차가 상술된 특정 범위내의 최대값보다 더 큰 값을 가질 때 그 해당 신호라인이 단락된 것으로 판단하며, 상기 n번째 신호라인이 아닌 다른 신호라인으로부터 검출된 출력검출신호의 최저 피크전압과 제 2 기준값간의 차가 상술된 특정 범위내의 최소값보다 더 작은 값을 가질 때 그 해당 신호라인이 단선된 것으로 판단함을 특징으로 하는 표시장치용 신호라인의 불량 검출방법.
  24. 제 23 항에 있어서,
    상기 기판은 상기 화소들이 형성될 표시영역, 상기 화소들을 구동하기 위한 신호들을 공급하는 구동집적회로들이 실장될 비표시영역, 및 다수의 쇼팅바가 형성될 쇼팅바영역으로 구분되며;
    상기 다수의 쇼팅바가 상기 메인신호전송라인과 동일 층상에 형성되며; 그리고,
    상기 n번째 신호라인들 각각을 다수의 연결라인들을 통해 상기 다수의 쇼팅바에 연결하는 단계를 더 포함함을 특징으로 하는 표시장치용 신호라인의 불량 검출방법.
  25. 제 24 항에 있어서,
    상기 다수의 연결라인들과 상기 다수의 신호라인들이 보호막을 사이에 두고 서로 다른 층에 위치하며;
    상기 다수의 연결라인들과 상기 다수의 쇼팅바들이 상기 게이트 절연막 및 보호막을 사이에 두고 서로 다른 층에 위치하며;
    상기 다수의 연결라인들의 일측이 상기 보호막을 관통하는 다수의 콘택홀들을 통해 상기 n번째 신호라인들에 연결되며;
    상기 다수의 연결라인들의 타측이 상기 게이트 절연막 및 보호막을 관통하는 다수의 콘택홀들을 통해 상기 다수의 쇼팅바들에 연결된 것을 특징으로 하는 표시장치용 신호라인의 불량 검출방법.
  26. 제 25 항에 있어서,
    상기 메인신호전송라인과 다수의 쇼팅바들은 서로 동일한 재질의 물질로 형성되며;
    상기 다수의 신호라인들은 서로 동일한 재질의 물질로 형성되며;
    상기 다수의 연결라인들은 서로 동일한 재질의 물질로 형성되며; 그리고,
    상기 메인신호전송라인, 신호라인 및 연결라인은 서로 다른 재질의 물질로 형성된 것을 특징으로 하는 표시장치용 신호라인의 불량 검출방법.
  27. 제 26 항에 있어서,
    상기 연결라인은 인듐-틴-옥사이드(Indiu-Tin-Oxide) 또는 몰리브덴 금속 화합물(MoX)로 형성된 것을 특징으로 하는 표시장치용 신호라인의 불량 검출방법.
  28. 제 18 항에 있어서,
    상기 메인신호전송라인이 제 1 및 제 2 메인신호전송라인으로 구분되며; 그리고,
    상기 n번째 신호라인들을 제외한 나머지 신호라인들의 각 일측이 상기 제 1 메인신호전송라인 및 제 2 메인신호전송라인에 교번적으로 접속된 것을 특징으로 하는 표시장치용 신호라인의 불량 검출방법.
  29. 제 23 항에 있어서,
    상기 다수의 신호라인들의 일측으로 전류형태의 입력검사신호를 인가하여 상기 신호라인의 단락 및 단선 여부를 판단하는 단계;
    상기 전류형태의 입력검사신호에 따라 판단된 신호라인들의 단락 및 단선 여부와 상기 전압형태의 입력검사신호에 따라 판단된 신호라인들의 단락 및 단선 여부에 근거하여 상기 다수의 신호라인들의 최종적인 단선 및 단락 여부를 판단하는 단계를 더 포함함을 특징으로 하는 표시장치용 신호라인의 불량 검출방법.
KR1020120044758A 2011-11-25 2012-04-27 표시장치용 표시패널 및 표시장치용 신호라인의 불량 검출방법 KR101469481B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/479,782 US9583033B2 (en) 2011-11-25 2012-05-24 Display panel for display device and method for detecting defects of signal lines for display devices
TW101129213A TWI500939B (zh) 2011-11-25 2012-08-13 顯示裝置的顯示面板及檢測顯示裝置的信號線的缺陷的方法
DE102012107620.0A DE102012107620B4 (de) 2011-11-25 2012-08-20 Anzeigetafel für eine Anzeigevorrichtung und Verfahren zum Erfassen von Defekten von Signalleitungen der Anzeigevorrichtung
CN201210297467.8A CN103137049B (zh) 2011-11-25 2012-08-20 显示装置的显示面板和检测显示装置的信号线的缺陷的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20110124437 2011-11-25
KR1020110124437 2011-11-25

Publications (2)

Publication Number Publication Date
KR20130058587A true KR20130058587A (ko) 2013-06-04
KR101469481B1 KR101469481B1 (ko) 2014-12-05

Family

ID=48857819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120044758A KR101469481B1 (ko) 2011-11-25 2012-04-27 표시장치용 표시패널 및 표시장치용 신호라인의 불량 검출방법

Country Status (2)

Country Link
KR (1) KR101469481B1 (ko)
TW (1) TWI500939B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150114071A (ko) * 2014-03-31 2015-10-12 엘지디스플레이 주식회사 유기발광 디스플레이 장치
CN111465976A (zh) * 2017-12-14 2020-07-28 哈曼国际工业有限公司 用于检测显示驱动器集成电路的连接故障的方法和显示装置
CN113096550A (zh) * 2021-04-08 2021-07-09 Oppo广东移动通信有限公司 显示模组和显示设备
WO2022075806A1 (ko) * 2020-10-08 2022-04-14 고려대학교 산학협력단 열화 화소 셀의 실시간 검사 기능을 갖는 표시 패널의 검사 방법 및 표시 패널의 검사 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI759724B (zh) * 2020-04-23 2022-04-01 興城科技股份有限公司 玻璃基板檢測方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001343660A (ja) * 2000-03-31 2001-12-14 Sharp Corp 液晶表示装置およびその欠陥修正方法
WO2004099866A1 (ja) * 2003-05-09 2004-11-18 Olympus Corporation 欠陥修正装置及びその欠陥修正方法
KR20050038133A (ko) * 2003-10-21 2005-04-27 삼성전자주식회사 박막 트랜지스터 표시판
KR100998642B1 (ko) * 2003-12-23 2010-12-07 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US7317325B2 (en) * 2004-12-09 2008-01-08 Applied Materials, Inc. Line short localization in LCD pixel arrays
KR101129438B1 (ko) * 2005-06-10 2012-03-27 삼성전자주식회사 표시 기판, 이를 구비한 표시 패널의 검사 장치 및 방법
KR20070011014A (ko) * 2005-07-20 2007-01-24 주식회사 대우일렉트로닉스 유기 ｅｌ 구동 방법
KR20070093229A (ko) * 2006-03-13 2007-09-18 엘지전자 주식회사 발광 소자에 있어서 라인 불량 검출 방법
JP2009063621A (ja) * 2007-09-04 2009-03-26 Oki Electric Ind Co Ltd 表示パネル駆動装置
JP2009092965A (ja) * 2007-10-10 2009-04-30 Eastman Kodak Co 表示パネルの不良検出方法および表示パネル
US8248356B2 (en) * 2008-10-24 2012-08-21 Au Optronics Corp. Driving circuit for detecting line short defects

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150114071A (ko) * 2014-03-31 2015-10-12 엘지디스플레이 주식회사 유기발광 디스플레이 장치
CN111465976A (zh) * 2017-12-14 2020-07-28 哈曼国际工业有限公司 用于检测显示驱动器集成电路的连接故障的方法和显示装置
CN111465976B (zh) * 2017-12-14 2023-03-14 哈曼国际工业有限公司 用于检测显示驱动器集成电路的连接故障的方法和显示装置
WO2022075806A1 (ko) * 2020-10-08 2022-04-14 고려대학교 산학협력단 열화 화소 셀의 실시간 검사 기능을 갖는 표시 패널의 검사 방법 및 표시 패널의 검사 장치
CN113096550A (zh) * 2021-04-08 2021-07-09 Oppo广东移动通信有限公司 显示模组和显示设备
CN113096550B (zh) * 2021-04-08 2023-01-03 Oppo广东移动通信有限公司 显示模组和显示设备

Also Published As

Publication number Publication date
KR101469481B1 (ko) 2014-12-05
TWI500939B (zh) 2015-09-21
TW201321769A (zh) 2013-06-01

Similar Documents

Publication Publication Date Title
US9583033B2 (en) Display panel for display device and method for detecting defects of signal lines for display devices
US4930874A (en) Liquid crystal display device
US10670629B2 (en) Display substrate, light-on device and method for testing alignment of light-on testing pin
KR101137863B1 (ko) 박막트랜지스터 어레이 기판
CN108873506B (zh) 母板和母板的测试方法
US20170194219A1 (en) Array substrate, its manufacturing method and testing method, and display device
US11177336B2 (en) Display substrate, repairing method thereof and display panel
KR20130058587A (ko) 표시장치용 표시패널 및 표시장치용 신호라인의 불량 검출방법
US8508111B1 (en) Display panel and method for inspecting thereof
CN102819126A (zh) 测试装置及测试方法
JP2007183165A (ja) 配線不良検査方法及び配線不良検査装置
KR100674070B1 (ko) 표시 장치용 검사 기판
JP2016218243A (ja) 表示装置
KR100576629B1 (ko) 액정표시장치의 ｔｆｔ어레이 기판 및 그 검사방법
JP5585102B2 (ja) アクティブマトリクス型表示パネル用基板とこれを用いた液晶表示パネル
US11043165B2 (en) Active-matrix organic light emitting diode (AMOLED) panel cell testing circuit and method for repairing data lines via same
US20180129107A1 (en) Display panel
KR20070033699A (ko) 박막트랜지스터 기판 및 그 검사와 수리방법
JP2020531874A (ja) アレイ基板の製造方法、アレイ基板の中間製品、及びアレイ基板
KR102222274B1 (ko) 액정표시장치
US9761162B2 (en) Array substrate for display panel and method for inspecting array substrate for display panel
CN109031722B (zh) 液晶面板的跨线静电短路缺陷的检测电路及其检测方法
KR100930423B1 (ko) 로그라인 단선시험이 가능한 ｔｆｔ 어레이 패널구조
KR20160090971A (ko) 표시장치용 표시패널 및 표시패널 검사 방법
KR20070071294A (ko) 액정표시소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 5