KR100930423B1 - 로그라인 단선시험이 가능한 ｔｆｔ 어레이 패널구조 - Google Patents

Abstract

본 발명은 어레이 패널 제작 완료후에 1G2D 방식에 의해 테스트 수행시 GGS 및 로그 신호라인의 단락검출이 가능하도록 한 로그라인 단선시험이 가능한 TFT 어레이 패널구조에 관한 것으로서, 그 로그라인 단선시험이 가능한 TFT 어레이 패널구조는 어레이 패널 제작완료후, 신호배선의 PDI 테스트를 사용하고 있는 2G2D 방식에서 1G2D 방식으로 변경시에 로그(Line On Glass)라인의 단락 테스트가 가능하도록 한 패널 구조에 있어서, 정전기 등에 의해 발생한 게이트 라인간의 GGS(Gate Gate Short)검출이 가능하도록 PDI 공통 패드의 신호배선의 연장선이 게이트 라인의 팬 아웃(Fan out)의 라인 사이사이에 형성되어 공통라인(Common Line)이 형성되는 것이다.

Description

로그라인 단선시험이 가능한 ＴＦＴ 어레이 패널구조{TFT array panel structure being possible log line short test}

도 1은 종래 기술에 따른 2G2D 테스트 방식에 의한 설계상태의 도면.

도 2는 종래 기술에 따른 1G2D 테스트 방식에 의한 설계상태의 도면.

도 3은 본 발명에 따른 로그라인 단선시험이 가능한 TFT 어레이 패널구조에 의해 1G2D 테스트방식에 따라 GGS상태를 검출하는 것을 보인 도면.

도 4는 본 발명에 따른 로그라인 단선시험이 가능한 TFT 어레이 패널구조에 의해 1G2D 테스트방식에 따라 GCS상태를 검출하는 것을 보인 도면.

[도면부호의설명]

100 : 게이트 테스트의 신호라인

110 : 로그 오드 라인 테스트만을 위한 신호라인

120 : GO 패드 130 : GE 패드

200 : 팬 아웃부 300 : 공통라인(Common Line)

본 발명은 TFT 어레이 패널구조에 관한 것으로서, 보다 상세하게는 어레이 패널 제작 완료후 신호배선의 PDI 테스트를 사용하고 있는 1G2D방식에서 2G2D방식으로 변경시에 어레이 테스트에서 로그(LOG : Line On Glass)라인의 단선테스트가 가능하도록 한 로그라인 단선시험이 가능한 TFT 어레이 패널구조에 관한 것이다.

일반적인 박막 트랜지스터 액정표시장치의 어레이 공정을 진행할 때 다양한 결함이 빈번하게 발생되는데, 이중 5-마스크 어레이 공정을 완료한 후 PDI 테스트 방식(Photon Dynamics Inc 회사의 테스트 장비를 이용한 배선 단락 테스트를 말함)을 이용하여 어레이 테스트를 실시하는데, 그 PCI 테스트 방식에 따르면 2G2D 방식(게이트라인과 데이터라인 각각을 홀수와 짝수번째끼리 각각 묶는 방식)에 의해 게이트/데이터 신호배선을 이븐(Even)/오드(Odd)로 구분하고, 각각 신호를 인가하여 오픈(Open)/단락(Short) 여부를 검사하고 있다.

즉, 일반적인 2G2D방식을 도시하고 있는 도 1을 참조하여 설명하면, 게이트의 신호배선을 동일한 금속으로 사용하면 교차(Cross)되는 부분에서 단락이 발생되기 때문에, 서로 상이한 금속을 사용하여 게이트 신호배선(Even/Odd)을 구성하여 상기 단락 발생을 방지하고 있다.

다시 말해 게이트 오드(Odd)(10)와 게이트 이븐(Even)(20)을 각각 구분하여 제공한 상태에서, 게이트 패드에서 연장되는 오드 패드(Odd Pad)(30)와 이븐 패드(Even Pad)(40)를 상기 오드(Odd)와 이븐(Even)으로 구분된 게이트 신호배선에 연결하고, 그 각각의 이븐(Even)과 오드(Odd) 배선에 신호를 인가하여 테스트를 실시하는 것이다.

그러나, 상기와 같은 종래 기술에 의하면, 상기 서로 상이한 메탈을 사용하 여 게이트 신호배선을 구성할 때, 접촉홀(Contact Hole)(A)(도 1)이 형성되어 게이트 배선과 연결하는 구조로 이루어지기 때문에 접촉홀(A) 불량이나 정전기 등에 취약하여 게이트 배선이 손상을 받게 되면 엷은 선이 보이는 결함을 발생시키는 문제점이 있었다.

그와 같이 접촉홀(A) 불량 등의 결함 요소를 방지하기 위하여 도 2에 도시된 바와 같이 게이트 신호배선(50)을 동일한 금속을 사용하는 1G2D방식에 의해 테스트를 실시하고 있지만, 그 1G2D 방식(게이트 라인은 모두 하나의 패드로 묶고 데이터 라인은 홀수와 짝수번째끼리 각각 묶는 방식)은 게이트와 게이트 상호간의 단락 검출이 불가능하고, 패널 구동에 필요한 신호라인을 글래스(Glass)상에 직접 패터링(Patterning) 하는 방식을 적용할 경우 1G2D 방식에서는 로그 배선간의 단락이 어레이 테스트에서 검출이 안되어 셀 테스트(Cell Test)를 할 경우 상기와 같은 로그 배선간의 단락 미검출로 인하여 셀 테스트(Cell Test) 장비가 다운(Down)되거나 패널(Panel)이 파손되는 문제점이 발생된다.

즉, 도 2의 B부분에서 동일한 신호가 인가되어 각각의 라인이 단락될 경우 라인간 단락을 검출할 수 없기 때문에 셀 테스트시에 각각의 개별 전압을 갖는 신호가 인가될 때 단락된 라인이 있을 경우 과부하가 걸려 셀 테스트 장비가 다운될 문제점이 있는 것이다.

이에 본 발명은 상기 종래 기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 어레이 패널 제작 완료후에 1G2D 방식에 의해 테스트 수행시 GGS(Gate Gate Short)및 로그 신호라인의 단락검출이 가능하도록 한 로그라인 단선시험이 가능한 TFT 어레이 패널구조를 제공함에 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명에 따른 로그라인 단선시험이 가능한 TFT 어레이 패널구조는, 어레이 패널 제작완료후, 신호배선의 PDI 테스트를 사용하고 있는 2G2D 방식에서 1G2D 방식으로 변경시에 로그(Line On Glass)라인의 단락 테스트가 가능하도록 한 패널 구조에 있어서, 정전기 등에 의해 발생한 게이트 라인간의 GGS(Gate Gate Short)검출이 가능하도록 PDI 공통 패드의 신호배선의 연장선이 게이트 라인의 팬 아웃의 라인 사이사이에 형성되어 공통라인이 형성되는 것을 특징으로 한다.

(실시예)

이하, 본 발명에 따른 로그라인 단선시험이 가능한 TFT 어레이 패널구조를 첨부된 도면을 참조하여 상세히 설명한다.

도 3은 본 발명에 따른 로그라인 단선시험이 가능한 TFT 어레이 패널구조에 의해 1G2D 테스트방식에 따라 GGS상태를 검출하는 것을 보인 도면이다.

도 4는 본 발명에 따른 로그라인 단선시험이 가능한 TFT 어레이 패널구조에 의해 1G2D 테스트방식에 따라 GCS상태를 검출하는 것을 보인 도면이다.

본 발명의 일 실시예에 따른 로그라인 단선시험이 가능한 TFT 어레이 패널구조에 따르면, 도 3에 도시된 바와 같이 1G2D 방식에서 1-패드는 게이트라인을 테스트하도록 함과 아울러, 다른 1-패드는 로그라인의 테스트에 선택적으로 사용하도록 한다. 즉 도면부호 100은 게이트 테스트의 신호라인이고, 110은 로그 오드 라인 테스트만을 위한 신호라인이다.

이와 같은 구조에 따르면, 로그 패턴간에 단락 발생시에, GE 패드(130)에 신호를 인가하고 GO 패드(120)에서 검출되면 GGS로 판단할 수 있어 로그 라인간에 단락이 발생되었음을 검출할 수 있게 된다.

삭제

한편, 전술한 바와 같이 1G2D의 테스트 방식에서는 GGS검출이 불가능한바, 그러한 GGS는 대부분 팬아웃(Fanout) 부분에서 발생하고 있으므로 이를 해결하기 위하여 상기 팬아웃 라인 사이에 공통라인(Common Line)을 삽입 설치한다.

예컨대 도 4에 도시된 바와 같이, 1G2D 테스트 회로에서 팬 아웃부(200)의 게이트 라인 사이에 COM패드로부터 공통전압이 인가되는 공통라인을 연장 배선하여, 단락 발생시에 GCS(Gate Common Short)를 검출할 수 있도록 하는 것이다.

그리고, 도면부호 210의 1G라인은 게이트 라인 테스트만을 위한 신호라인과 별도의 금속을 사용하여 교차되어 지는 부분에서의 단락 검출이 불가능하도록 되어 있으며, 로그라인(220)은 신호가 인가되는 부분은 접촉되고 끝부분의 경우 단선되어 있어 인접라인과의 단락이 검출 가능하게 된다.

상기에서 설명한 바와 같이, 본 발명에 따른 로그라인 단선시험이 가능한 TFT 어레이 패널구조에 있어서는 다음과 같은 효과가 있다.

본 발명에 따른 TFT 어레이 패널구조는 기존 1G2D 방식에서 GGS 검출이 불가능하였던 것을 팬아웃 부분에 공통라인을 이용한 GCS검출시 GGS로 판단할 수 있음은 물론, 로그 라인의 단락 테스트가 불가능하였던 구조를 개선하여 1G2D 어레이 테스트시에 GGS의 테스트가 가능하여, 셀 테스트 및 GGS의 검출을 사전에 테스트 할 수 있어 TFT 어레이 패널의 수율 향상을 할 수 있다.

또한, 셀 테스트시 로그 배선의 단락은 개별 신호라인에 과부하로 인하여 셀 테스트 장비가 다운되게 되어 셀 테스트 전에 로그 배선의 단락 테스트가 반드시 이루어져야 하는데, 어레이 테스트시 로그 배선간의 단락을 검출할 수 있어 셀 투입전에 패널의 수리 등을 통하여 어레이 패널의 수율을 향상시킬 수 있고, 로그 단락 생략으로 인한 셀 테스트시 패널 파손을 줄일 수 있어 셀 패널 수율을 향상시킬 수 있게 된다.

한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (4)

1. 어레이 패널 제작완료후, 신호배선의 PDI 테스트를 사용하고 있는 2G2D 방식에서 1G2D 방식으로 변경시에 로그(LOG : Line On Glass)라인의 단락(Short) 테스트가 가능하도록 한 패널 구조에 있어서,

   정전기 등에 의해 발생한 게이트 라인간의 GGS(Gate Gate Short)검출이 가능하도록 PDI 공통 패드의 신호배선의 연장선이 게이트 라인의 팬 아웃(Fan out)의 라인 사이사이에 형성되어 공통라인(Common Line)이 형성되는 것을 특징으로 하는 로그라인 단선시험이 가능한 TFT 어레이 패널구조.
2. 삭제
3. 삭제
4. 삭제

Images