KR20130043854A - 프리차지 신호 생성 회로, 이를 포함하는 반도체 장치 및 프리차지 신호 생성 방법 - Google Patents

프리차지 신호 생성 회로, 이를 포함하는 반도체 장치 및 프리차지 신호 생성 방법 Download PDF

Info

Publication number
KR20130043854A
KR20130043854A KR1020110108006A KR20110108006A KR20130043854A KR 20130043854 A KR20130043854 A KR 20130043854A KR 1020110108006 A KR1020110108006 A KR 1020110108006A KR 20110108006 A KR20110108006 A KR 20110108006A KR 20130043854 A KR20130043854 A KR 20130043854A
Authority
KR
South Korea
Prior art keywords
precharge signal
command
clock
precharge
read command
Prior art date
Application number
KR1020110108006A
Other languages
English (en)
Other versions
KR101909208B1 (ko
Inventor
노영규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110108006A priority Critical patent/KR101909208B1/ko
Priority to US13/333,370 priority patent/US8599628B2/en
Publication of KR20130043854A publication Critical patent/KR20130043854A/ko
Application granted granted Critical
Publication of KR101909208B1 publication Critical patent/KR101909208B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Dram (AREA)

Abstract

본 발명의 프리차지 신호 생성회로는, 리드 커맨드 또는 라이트 커맨드에 응답하여 제어신호를 활성화하는 제어신호 생성부; 및 상기 제어신호가 활성화된 구간에서 클럭을 공급받아 상기 리드 커맨드 또는 상기 라이트 커맨드가 인가된 후 지연시간이 지난 시점에 프리차지 신호를 활성화하는 프리차지 신호 생성부 를 포함한다.

Description

프리차지 신호 생성 회로, 이를 포함하는 반도체 장치 및 프리차지 신호 생성 방법{CIRCUIT FOR GENERATING PRECHARGE SIGNAL, SEMICONDUCTOR DEVICE INCLUDING THE SAME AND METHOD FOR GENERATING PRECHARGE SIGNAL}
본 발명은 프리차지 신호 생성 회로, 이를 포함하는 반도체 장치 및 프리차지 신호 생성 방법에 관한 것이다.
일반적으로 메모리 장치는 외부로부터 커맨드(command)를 입력받아 액티브(active) 및 프리차지(precharge) 동작을 수행한다. 메모리 장치는 액티브 동작시 리드(read) 동작 또는 라이트(write) 동작을 수행하는데, 리드 동작시에는 메모리 셀로부터 데이터를 출력하고, 라이트 동작시에는 메모리 셀에 데이터를 입력한다. 한 번의 액티브 동작이 완료되면, 데이터 입출력 동작을 수행한 비트라인(bit line) 및 각 데이터 입출력 라인에 신호들이 남아 있게 되는데, 이와 같은 각 신호 라인들을 기 설정된 레벨로 프리차지하여야만 다음의 리드 동작 또는 라이트 동작을 원활하게 수행할 수 있다. 따라서 메모리 장치는 액티브 동작 구간들 사이에 각 신호 라인들을 프리차지하는 프리차지 동작을 수행한다.
프리차지 동작에는, 메모리 장치의 외부의 다른 장치로부터의 커맨드의 입력에 응답하여 수행되는 매뉴얼 프리차지와 라이트 동작 또는 리드 동작에 수반하는 오토 프리차지가 있다. 라이트 동작에 수반하는 오토 프리차지(write with auto precharge)는 라이트 커맨드가 인가되고, 라이트 회복 시간(이하 tWR, write recovery time)이 지난 시점에 이루어진다. 또한 리드 동작에 수반하는 오토 프리차지(read with auto precharge)는 리드 커맨드가 인가되고, 리드 - 프리차지 시간(이하 tRTP, read to precharge time)이 지난 시점에 이루어진다. tWR과 tRTP는 JEDEC SPEC에 정의되어 있으며 그 값은 모드 레지스터 셋(MRS, Mode Resister Set)에 저장되어 있다.
여기서 오토 프리차지는 라이트 커맨드가 인가된 후 tWR이 지난 시점 또는 리드 커맨드가 인가된 후 tRTP이 지난 시점에 프리차지 신호 생성회로에 의해 활성화되는 프리차지 신호에 응답하여 수행된다.
도 1은 종래의 프리차지 신호 생성회로의 동작을 설명하기 위한 파형도이다.
이하에서 도 1을 참조하여 오토 프리차지를 수반하는 라이트 동작시의 프리차지 신호 생성회로의 동작에 대해 설명한다.
프리차지 신호 생성회로는 액티브 커맨드(ACT)가 인가되는 시점(101)부터 소스클럭(SCLK)으로부터 전달된 클럭(CLK)을 공급받는다. 이후 라이트 커맨드(WT)가 인가된 후 tWR(103)이 지난 시점에 프리차지 신호(PCG)를 활성화한다. 리드 커맨드(RD)가 인가된 경우에는 리드 커맨드(RD)가 인가된 후 tRTP이 지난 시점에 프리차지 신호(PCG)를 활성화한다. tWR, tRTP는 모두 클럭(CLK)의 주기를 기준으로 정의되는 시간(예를 들면 tWR은 6클럭, tRTP는 4클럭)이다. 여기서 프리차지 신호 생성회로는 액티브 커맨드(ACT)가 인가되는 시점부터 클럭(CLK)을 공급받게 된다.
그런데 프리차지 신호 생성회로에서 클럭(CLK)이 실제로 사용되는 시점은 액티브 커맨드(ACT)가 인가되는 시점(101)부터가 아닌 액티브 커맨드(ACT)가 인가된 후 라이트 커맨드(WT) 또는 리드 커맨드(RD)가 인가되는 시점(102)부터이다. 왜냐하면 프리차지 신호(PCG)를 활성화하는 시점은 액티브 커맨드(ACT)가 인가되는 시점(101)이 아닌 라이트 커맨드(WT) 또는 리드 커맨드(RD)가 인가되는 시점(102)으로부터 클럭(CLK)을 기준으로 정의되기 때문이다. 따라서 액티브 커맨드(ACT)가 인가되는 시점(101)부터 라이트 커맨드(WT) 또는 리드 커맨드(RD)가 인가되는 시점(102)까지 프리차지 신호 생성부에 필요없이 클럭(CLK)이 공급되어 이 구간에서 프리차지 신호 생성부의 전류 소모가 증가한다는 문제점이 있다.
본 발명은 클럭의 공급이 불필요한 구간에서의 전류 소모를 줄인 프리차지 신호 생성회로 및 반도체 장치를 제공한다.
본 발명에 따른 프리차지 신호 생성회로는, 리드 커맨드 또는 라이트 커맨드에 응답하여 제어신호를 활성화하는 제어신호 생성부; 및 상기 제어신호가 활성화된 구간에서 클럭을 공급받아 상기 리드 커맨드 또는 상기 라이트 커맨드가 인가된 후 지연시간이 지난 시점에 프리차지 신호를 활성화하는 프리차지 신호 생성부를 포함할 수 있다.
상기 프리차지 신호 생성부는, 상기 클럭을 공급받아 상기 리드 커맨드 또는 상기 라이트 커맨드가 인가된 후 상기 지연시간이 지난 시점에 상기 프리차지 신호를 활성화하는 신호 생성부; 및 상기 제어신호가 활성화된 구간에서 상기 신호 생성부에 상기 클럭을 공급하는 클럭 공급부를 포함할 수 있다.
또한 본 발명에 따른 프리차지 신호 생성방법은, 리드 커맨드 또는 라이트 커맨드가 인가되는 단계; 상기 리드 커맨드 또는 상기 라이트 커맨드에 응답하여 제어신호를 활성화하는 단계; 및 상기 제어신호가 활성화된 구간에서 상기 클럭을 공급받아 상기 리드 커맨드 또는 상기 라이트 커맨드가 인가된 후 지연시간이 지난 시점에 프리차지 신호를 활성화하는 단계를 포함할 수 있다.
또한 본 발명에 따른 반도체 장치는, 외부 커맨드를 디코딩하여 리드 커맨드 또는 라이트 커맨드를 생성하는 커맨드 디코더; 외부클럭을 소스클럭으로 전달하는 클럭 전달부; 상기 리드 커맨드 또는 상기 라이트 커맨드에 응답하여 프리차지 신호를 생성하되, 상기 소스클럭을 상기 리드 커맨드 또는 상기 라이트 커맨드가 인가된 시점으부터 상기 프리차지 신호가 활성화되는 시점까지만 사용하는 프리차지 신호 생성부; 및 상기 프리차지 신호에 응답하여 비트라인의 프리차지 동작을 제어하는 프리차지 동작 제어부를 포함할 수 있다.
본 발명에 따른 프리차지 신호 생성회로 및 반도체 장치는 라이트 커맨드 또는 리드 커맨드가 인가되는 시점부터 클럭을 공급받으므로 전류 소모를 줄일 수 있다.
도 1은 종래의 프리차지 신호 생성회로의 동작을 설명하기 위한 파형도,
도 2는 본 발명의 일 실시예에 따른 프리차지 신호 생성회로의 구성도,
도 3은 도 2의 프리차지 신호 생성회로의 동작을 설명하기 위한 파형도.
도 4는 본 발명의 일 실시예에 다른 반도체 장치의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 이하에서 본 명세서에서 리드 커맨드(RD)와 라이트 커맨드(WT)는 각각 배경기술의 설명에서 상술한 프리차지를 수반하는 리드 커맨드(RD) 및 프리차지를 수반하는 라이트 커맨드(WT)이다.
도 2는 본 발명의 일 실시예에 따른 프리차지 신호 생성회로의 구성도이다.
도 2에 도시된 바와 같이, 프리차지 신호 생성회로는, 리드 커맨드(RD) 또는 라이트 커맨드(WT)에 응답하여 제어신호(CON)를 활성화하는 제어신호 생성부(210) 및 제어신호(CON)가 활성화된 구간에서 클럭(CLK)을 공급받아 리드 커맨드(RD) 또는 라이트 커맨드(WT)가 인가된 후 지연시간이 지난 시점에 프리차지 신호(PCG)를 활성화하는 프리차지 신호 생성부(220)를 포함한다.
제어신호 생성부(210)는 액티브 커맨드(ACT)가 인가되어 액티브된 이후 리드 커맨드(RD) 또는 라이트 커맨드(WT)가 인가되면 제어신호(CON)를 활성화한다. 제어신호(CON)는 프리차지 신호 생성부(220)에 클럭(CLK)을 공급하는 구간을 결정하는 신호이다(즉 프리차지 신호 생성부(220)의 활성화 구간을 결정함). 이후 제어신호 생성부(210)는 프리차지 신호(PCG)가 활성화되면 제어신호(CON)를 비활성화한다. 프리차지 신호(PCG)가 생성되고나면 프리차지 신호 생성부(220)에 더 이상 클럭(CLK)을 공급할 필요가 없기 때문이다. 리셋신호(RST)는 제어신호(CON)를 비활성화 상태로 초기화시키기 위한 신호이다.
이러한 동작을 위해 제어신호 생성부(210)는 리드 커맨드(RD)와 라이트 커맨드(WT)를 오어 게이트(OR1)로 조합한 제1신호(SIG1)를 셋 입력(SET)으로하고, 프리차지 신호(PCG)와 리셋신호(RST)를 오어 게이트(OR2)로 조합한 제2신호(SIG2)를 리셋 입력(RESET)으로 하는 RS래치(211, RS latch)를 포함할 수 있다.
프리차지 신호 생성부(220)는 제어신호(CON)가 활성화된 구간에서 클럭(CLK)을 공급받아 리드 커맨드(RD) 또는 라이트 커맨드(WT)가 인가된 후 지연시간이 지난 시점에 프리차지 신호(PCG)를 활성화한다. 여기서 지연시간은 리드 커맨드(RD)가 인가된 경우 tRTP이고, 라이트 커맨드(WT)가 인가된 경우 tWR이다. tRTP와 tWR에 관한 설명은 배경기술에서 상술한 바와 동일하다. 프리차지 신호(PCG)가 활성화되면 비트라인의 프리차지를 제어하는 회로(도 2에 미도시)에 의해서 액티브 되었던 비트라인이 프리차지 된다. 여기서 프리차지 신호(PCG)는 메모리 장치 내부에서 생성되는 프리차지 커맨드(precharge command)일 수 있다.
이러한 동작을 위해 프리차지 신호 생성부(220)는 클럭(CLK)을 공급받아 리드 커맨드(RD) 또는 라이트 커맨드(WT)가 인가된 후 지연시간이 지난 시점에 프리차지 신호(PCG)를 활성화하는 신호 생성부(221) 및 제어신호(CON)가 활성화된 구간에서 신호 생성부(221)에 소스클럭(SCLK)으로부터 전달받은 클럭(CLK)을 공급하는 클럭 공급부(222)를 포함할 수 있다.
신호 생성부(221)는 제어신호(CON)가 활성화된 구간에서 클럭(CLK)에 동기하여 리드 커맨드(RD) 또는 라이트 커맨드(WT)가 인가된 후 지연시간이 지난 시점에 프리차지 신호(PCG)를 활성화한다. 지연시간은 지연정보(DEL<0:A>)에 응답하여 클럭(CLK)을 기준으로 결정될 수 있다. 신호 생성부(221)는 커맨드 신호(CMD)를 클럭(CLK)에 동기하여 지연시간만큼 쉬프팅함으로써 프리차지 신호(PCG)를 생성할 수 있다. 여기서 커맨드 신호(CMD)는 인가된 리드 커맨드(RD) 또는 라이트 커맨드(WT) 자체일 수도 있고, 리드 커맨드(RD) 또는 라이트 커맨드(WT)가 인가되면 활성화되는 신호일 수도 있다. 후자일 경우 커맨드 신호(CMD)는 리드 커맨드(RD) 또는 라이트 커맨드(WT)와 동일한 펄스폭을 가지는 펄스신호(pulse signal)일 수 있다.
상술한 동작을 위해 신호 생성부(221)는 클럭(CLK)에 동기하여 커맨드 신호(CMD)를 쉬프팅하는 동작을 수행하는 쉬프팅 회로(shifting circuit, 도 2에 미도시)를 포함할 수 있다. 여기서 쉬프팅 회로는 디-플립플롭(D-FLIPFLOP) 회로 일 수 있다. 지연정보(DEL<0:A>)는 tRTP 또는 tWR이 몇 클럭인지 나타내는 정보로 도 1의 설명에서 상술한 바와 같이, 모드 레지스터 셋에 설정 및 저장되어 있을 수 있다.
클럭 공급부(222)는 제어신호(CON)가 활성화된 구간에서만 신호 생성부(221)에 소스클럭(SCLK)에서 전달된 클럭(CLK)을 공급하고 제어신호(CON)가 비활성화되면 소스클럭(SCLK)을 클럭(CLK)으로 전달하지 않아 신호 생성부(221)에 클럭(CLK)을 공급하지 않는다. 이러한 동작을 위해 클럭 공급부(222)는 제어신호(CON) 및 소스클럭(SCLK)을 조합하여 클럭(CLK)으로 출력하는 앤드 게이트(AND)를 포함할 수 있다.
본 발명에 따른 프리차지 신호 생성회로는 종래와 달리 리드 커맨드(RD) 또는 라이트 커맨드(WT)가 인가된 이후부터 클럭(CLK)을 공급받으므로, 액티브 커맨드(ACT)가 인가된 시점으로부터 리드 커맨드(RD) 또는 라이트 커맨드(WT)가 인가되는 시점까지 클럭(CLK)을 공급받지 않아 무의미한 전류 사용을 줄임으로써 전력 소모를 줄일 수 있다.
도 2를 다시 참조하여 본 발명의 일 실시예에 따른 프리차지 신호 생성방법에 대해 설명한다.
본 발명에 따른 프리차지 신호 생성방법은, 리드 커맨드(RD) 또는 라이트 커맨드(WT)가 인가되는 단계, 리드 커맨드(RD) 또는 라이트 커맨드(WT)에 응답하여 제어신호(CON)를 활성화하는 단계 및 제어신호(CON)가 활성화된 구간에서 클럭(CLK)을 공급받아 리드 커맨드(RD) 또는 라이트 커맨드(WT)가 인가된 후 지연시간이 지난 시점에 프리차지 신호(PCG)를 활성화하는 단계를 포함한다.
프리차지 신호 생성방법은 리드 커맨드(RD) 또는 라이트 커맨드(WT)가 인가되는 단계 이전에 액티브 커맨드(ACT)가 인가되는 단계 및 프리차지 신호(PCG)가 활성화되면 제어신호(CON)를 비활성화하는 단계(프리차지 신호(PCG)가 활성화된 이후에는 클럭(CLK)을 사용하지 않으므로 제어신호(CON)를 비활성화함)를 포함한다
제어신호(CON)가 비활성화되면 클럭(CLK)이 공급되지 않으며, 지연시간은 지연정보(DEL<0:A>)에 응답하여 클럭(CLK)을 기준으로 결정된다.
도 3은 도 2의 프리차지 신호 생성회로의 동작을 설명하기 위한 파형도이다. 이하에서 도 3을 참조하여 도 2의 프리차지 신호 생성회로의 동작에 대해 설명한다.
도 2의 프리차지 신호 생성회로는 액티브 커맨드(ACT)가 인가된 이후에 라이트 커맨드(WT) 또는 리드 커맨드(RD))가 인가된 시점(301)으로부터 지연시간(302)이 지난 시점에 프리차지 신호(PCG)를 활성화한다. 여기서 지연시간(302)은 라이트 커맨드(WT)가 인가된 경우 tWR이고, 리드 커맨드(RD)가 인가된 경우 tRTP이다. 이러한 동작을 위해 라이트 커맨드(WT)또는 리드 커맨드(RD)가 인가되면 제어신호 생성부(210)에 의해 제어신호(CON)가 활성화되고, 제어신호(CON)가 활성화되면 클럭 공급부(222)에 의해 소스클럭(SCLK)으로부터 전달된 클럭(CLK)을 신호 생성부(221)로 공급된다. 그 후 프리차지 신호(PCG)가 활성화되면 제어신호 생성부(210)는 제어신호(CON)를 비활성화한다. 제어신호(CON)가 비활성화되면 클럭 공급부(221)는 소스클럭(SCLK)을 클럭(CLK)으로 전달하지않음으로써 신호 생성부(222)에 클럭(CLK)을 공급하지 않는다.
따라서 본 발명의 프리차지 신호 생성회로는 배경기술의 도 1의 설명에서 상술한 종래의 프리차지 신호 생성회로와 달리 본 발명에 따른 프리차지 신호 생성회로는 필요없는 구간에서 클럭(CLK)을 공급받지 않아 불필요한 구간에서 전류 사용을 줄임으로써 전력 소모를 줄일 수 있다.
도 4는 본 발명의 일 실시예에 다른 반도체 장치의 구성도이다.
도 4에 도시된 바와 같이, 반도체 장치는 외부 커맨드를 디코딩하여 리드 커맨드(RD) 또는 라이트 커맨드(WT)를 생성하는 커맨드 디코더(410), 외부클럭을 소스클럭(SCLK)으로 전달하는 클럭 전달부(420), 리드 커맨드(RD) 또는 라이트 커맨드(WT)에 응답하여 프리차지 신호(PCG)를 생성하되, 소스클럭(SCLK)을 리드 커맨드(RD) 또는 라이트 커맨드(WT)가 인가된 시점으부터 프리차지 신호(PCG)가 활성화되는 시점까지만 사용하는 프리차지 신호 생성부(430) 및 프리차지 신호(PCG)에 응답하여 비트라인의 프리차지 동작을 제어하는 프리차지 동작 제어부(440)를 포함한다.
커맨드 디코더(410)는 반도체 장치 외부로부터 인가되는 외부 커맨드(도 4에 미도시)를 디코딩하여 반도체 장치의 내부 커맨드인 리드 커맨드(RD) 및 라이트(WT)를 생성한다.
클럭 전달부(420)는 반도체 장치 외부로부터 전달된 클럭(도 4에 미도시) 또는 반도체 장치 내부로부터 전달된 클럭(도 4에 미도시)을 소스클럭(SCLK)으로 전달한다. 클럭 전달부(420)는 클럭 입력 버퍼 회로(clock input buffer circuit)일 수 있다.
도 4의 프리차지 신호 생성부(430)의 구성 및 동작은 도 2의 프리차지 회로 생성 회로와 동일하다. 따라서 프리차지 신호 생성부(430)는 리드 커맨드(RD) 또는 라이트 커맨드(WT)가 인가된 시점으로부터 지연시간이 지난 시점에 프리차지 신호(PCG)를 활성화한다. 여기서 프리차지 신호 생성부(430)는 리드 커맨드(RD) 또는 라이트 커맨드(WT)가 인가 및 프리차지 신호(PCG)에 관계없이 소스클럭(SCLK)을 전달 받지만 내부적으로 리드 커맨드(RD) 또는 라이트 커맨드(WT)가 인가된 시점으로부터 프리차지 신호(PCG)가 활성화되는 시점까지만 클럭을 사용한다(도 2의 설명에서 상술한 부분 참조).
지연시간은 지연정보(DEL<0:A>)에 응답하여 클럭신호를 기준으로 결정될 수 있다. 여기서 지연정보(DEL<0:A>)는 모드 레지스터 셋(도 4에 미도시)에 저장된 값일 수 있다. 지연시간은 라이트 커맨드(WT)가 인가된 경우 tWR이고, 리드 커맨드(RD)가 인가된 경우 tRTP이다.
프리차지 동작 제어부(440)는 프리차지 신호(PCG)에 응답하여 비트라인의 프리차지 동작에 관여하는 구성을 총칭한다. 여기에는 비트라인 감지증폭기(bit line sense amplifier)를 제어하는 제어회로 등이 포함될 수 있다.
본 발명에 따른 반도체 장치는 종래와 달리 리드 커맨드(RD) 또는 라이트 커맨드(WT)가 인가된 이후부터 프리차지 신호(PCG)가 활성화되는 시점까지만 클럭신호를 사용하므로 무의미한 전류 사용을 줄임으로써 전력 소모를 줄일 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (13)

  1. 리드 커맨드 또는 라이트 커맨드에 응답하여 제어신호를 활성화하는 제어신호 생성부; 및
    상기 제어신호가 활성화된 구간에서 클럭을 공급받아 상기 리드 커맨드 또는 상기 라이트 커맨드가 인가된 후 지연시간이 지난 시점에 프리차지 신호를 활성화하는 프리차지 신호 생성부
    를 포함하는 프리차지 신호 생성회로.
  2. 제 1항에 있어서,
    상기 프리차지 신호 생성부는
    상기 클럭을 공급받아 상기 리드 커맨드 또는 상기 라이트 커맨드가 인가된 후 상기 지연시간이 지난 시점에 상기 프리차지 신호를 활성화하는 신호 생성부; 및
    상기 제어신호가 활성화된 구간에서 상기 신호 생성부에 상기 클럭을 공급하는 클럭 공급부
    를 포함하는 프리차지 신호 생성회로.
  3. 제 2항에 있어서,
    상기 지연시간은
    지연정보에 응답하여 상기 클럭을 기준으로 결정되는 프리차지 신호 생성회로.
  4. 제 2항에 있어서,
    상기 제어신호 생성부는
    상기 프리차지 신호가 활성화되면 상기 제어신호를 비활성화하는 프리차지 신호 생성회로.
  5. 제 4항에 있어서,
    상기 클럭 공급부는
    상기 제어신호가 비활성화되면 상기 신호 생성부에 상기 클럭을 공급하지 않는 프리차지 신호 생성회로.
  6. 제 1항에 있어서,
    상기 리드 커맨드 또는 상기 라이트 커맨드는 액티브 커맨드가 인가된 이후에 인가되는 프리차지 신호 생성회로.
  7. 리드 커맨드 또는 라이트 커맨드가 인가되는 단계;
    상기 리드 커맨드 또는 상기 라이트 커맨드에 응답하여 제어신호를 활성화하는 단계; 및
    상기 제어신호가 활성화된 구간에서 상기 클럭을 공급받아 상기 리드 커맨드 또는 상기 라이트 커맨드가 인가된 후 지연시간이 지난 시점에 프리차지 신호를 활성화하는 단계
    를 포함하는 프리차지 신호 생성방법.
  8. 제 7항에 있어서,
    상기 지연시간은
    지연정보에 응답하여 상기 클럭을 기준으로 결정되는 프리차지 신호 생성방법.
  9. 제 8항에 있어서,
    상기 제어신호가 비활성화되면 상기 클럭이 공급되지 않는 프리차지 신호 생성방법.
  10. 제 7항에 있어서,
    상기 프리차지 신호를 활성화하는 단계는
    상기 클럭에 동기하여 지연정보에 응답하여 결정되는 상기 지연시간이 지난 시점에 상기 프리차지 신호를 활성화하는 프리차지 신호 생성방법.
  11. 제 7항에 있어서,
    상기 리드 커맨드 또는 상기 라이트 커맨드가 인가되는 단계 이전에 상기 액티브 커맨드가 인가되는 단계를 더 포함하는 프리차지 신호 생성방법.
  12. 외부 커맨드를 디코딩하여 리드 커맨드 또는 라이트 커맨드를 생성하는 커맨드 디코더;
    외부클럭을 소스클럭으로 전달하는 클럭 전달부;
    상기 리드 커맨드 또는 상기 라이트 커맨드에 응답하여 프리차지 신호를 생성하되, 상기 소스클럭을 상기 리드 커맨드 또는 상기 라이트 커맨드가 인가된 시점으부터 상기 프리차지 신호가 활성화되는 시점까지만 사용하는 프리차지 신호 생성부; 및
    상기 프리차지 신호에 응답하여 비트라인의 프리차지 동작을 제어하는 프리차지 동작 제어부
    를 포함하는 반도체 장치.
  13. 제 12항에 있어서,
    상기 프리차지 신호 생성부는
    상기 리드 커맨드 또는 상기 라이트 커맨드가 인가된 시점으로부터 지연시간이 지난 시점에 프리차지 신호를 활성화하는 반도체 장치.



KR1020110108006A 2011-10-21 2011-10-21 프리차지 신호 생성 회로, 이를 포함하는 반도체 장치 및 프리차지 신호 생성 방법 KR101909208B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110108006A KR101909208B1 (ko) 2011-10-21 2011-10-21 프리차지 신호 생성 회로, 이를 포함하는 반도체 장치 및 프리차지 신호 생성 방법
US13/333,370 US8599628B2 (en) 2011-10-21 2011-12-21 Precharge signal generation circuit, semiconductor device including the same, and method for generating precharge signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110108006A KR101909208B1 (ko) 2011-10-21 2011-10-21 프리차지 신호 생성 회로, 이를 포함하는 반도체 장치 및 프리차지 신호 생성 방법

Publications (2)

Publication Number Publication Date
KR20130043854A true KR20130043854A (ko) 2013-05-02
KR101909208B1 KR101909208B1 (ko) 2018-10-18

Family

ID=48135874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110108006A KR101909208B1 (ko) 2011-10-21 2011-10-21 프리차지 신호 생성 회로, 이를 포함하는 반도체 장치 및 프리차지 신호 생성 방법

Country Status (2)

Country Link
US (1) US8599628B2 (ko)
KR (1) KR101909208B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102611898B1 (ko) * 2018-08-27 2023-12-11 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080092537A (ko) * 2007-04-12 2008-10-16 주식회사 하이닉스반도체 반도체 메모리 장치의 액티브 드라이버 제어 회로
KR20100011309A (ko) * 2008-07-24 2010-02-03 주식회사 하이닉스반도체 오토 프리차지 신호 생성회로
KR100940850B1 (ko) * 2008-08-08 2010-02-09 주식회사 하이닉스반도체 반도체 메모리 장치의 프리차지 제어 회로 및 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110149661A1 (en) * 2009-12-18 2011-06-23 Rajwani Iqbal R Memory array having extended write operation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080092537A (ko) * 2007-04-12 2008-10-16 주식회사 하이닉스반도체 반도체 메모리 장치의 액티브 드라이버 제어 회로
KR20100011309A (ko) * 2008-07-24 2010-02-03 주식회사 하이닉스반도체 오토 프리차지 신호 생성회로
KR100940850B1 (ko) * 2008-08-08 2010-02-09 주식회사 하이닉스반도체 반도체 메모리 장치의 프리차지 제어 회로 및 방법

Also Published As

Publication number Publication date
US20130100751A1 (en) 2013-04-25
US8599628B2 (en) 2013-12-03
KR101909208B1 (ko) 2018-10-18

Similar Documents

Publication Publication Date Title
US8040747B2 (en) Circuit and method for controlling precharge in semiconductor memory apparatus
US11657006B2 (en) Low latency memory access
KR100920843B1 (ko) 반도체 메모리 장치의 오토리프레쉬 동작 제어회로
TW201503144A (zh) 半導體裝置
TW201633170A (zh) 選通訊號間隔檢測電路及包括其的記憶體系統
JP3725715B2 (ja) クロック同期システム
JP5637889B2 (ja) 半導体装置およびその動作方法
KR20130129787A (ko) 반도체모듈
KR101909208B1 (ko) 프리차지 신호 생성 회로, 이를 포함하는 반도체 장치 및 프리차지 신호 생성 방법
US20060256639A1 (en) Semiconductor memory device and memory system
KR20160075006A (ko) 반도체 메모리 장치의 컬럼 제어신호 생성 회로
KR100642395B1 (ko) 반도체 장치
KR20100032113A (ko) 반도체 메모리 장치 및 이 장치의 센스 앰프 제어 방법
KR100980057B1 (ko) 프리차지 제어 회로
KR100813553B1 (ko) 반도체 메모리 장치의 전압 생성 회로
KR20130139643A (ko) 집적 회로 및 이의 동작 방법
KR100940844B1 (ko) 반도체 메모리 장치의 센스앰프 구동회로
KR100924017B1 (ko) 오토 프리차지 회로 및 오토 프리차지 방법
KR20010004213A (ko) 쓰기 동작에서만 데이터, 데이터스트로브, 및 데이터마스크 버퍼를 활성화시키는 디디알 에스디램
KR100930393B1 (ko) 내부전압 제어 장치 및 이를 이용한 반도체 메모리 장치
KR20120121309A (ko) 반도체메모리장치
KR20030001868A (ko) 센스 앰프 전원제어회로
KR101907071B1 (ko) 클럭 전달 회로 및 이를 포함하는 반도체 장치
KR102211054B1 (ko) 프리차지 회로 및 그것을 포함하는 반도체 장치
KR100865555B1 (ko) 프리차지 전압 공급 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)