KR20130129787A - 반도체모듈 - Google Patents

반도체모듈 Download PDF

Info

Publication number
KR20130129787A
KR20130129787A KR1020120053908A KR20120053908A KR20130129787A KR 20130129787 A KR20130129787 A KR 20130129787A KR 1020120053908 A KR1020120053908 A KR 1020120053908A KR 20120053908 A KR20120053908 A KR 20120053908A KR 20130129787 A KR20130129787 A KR 20130129787A
Authority
KR
South Korea
Prior art keywords
driving
active
signal
driving voltage
response
Prior art date
Application number
KR1020120053908A
Other languages
English (en)
Other versions
KR101914296B1 (ko
Inventor
이경하
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120053908A priority Critical patent/KR101914296B1/ko
Publication of KR20130129787A publication Critical patent/KR20130129787A/ko
Application granted granted Critical
Publication of KR101914296B1 publication Critical patent/KR101914296B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

반도체모듈은 액티브 동작이 종료되고 클럭인에이블신호가 디스에이블되는 경우 구동전압의 구동을 중단하는 전원제어회로; 및 상기 구동전압을 공급받아 컬럼경로 동작을 제어하는 컬럼경로회로를 포함한다.

Description

반도체모듈{SEMICONDUCTOR MODULE}
본 발명은 스텐바이모드에서 전류소모를 절감할 수 있는 반도체모듈에 관한 것이다.
휴대폰, PMP, 노트북 등의 모바일 장치는 휴대가 간편하여 이동중 사용이 가능하지만, 배터리의 용량 한계로 사용시간이 제한된다. 따라서, 모바일 장치의 사용시간의 제한을 늘리기 위해 모바일 장치에 사용되는 반도체 메모리 장치(이하, '모바일용 반도체 메모리 장치'로 칭함)에서는 전류소모를 줄이기 위한 다양한 시도들이 수행되고 있다.
다양한 시도들 중 리드 또는 라이트 동작 등의 실질적인 동작이 수행되지 않고 커맨드 대기 상태로 유지되는 스텐바이모드(stand-by mode)에서 전류소모를 감소시키기 위해 내부회로에 공급되는 공급전압의 구동을 차단하는 방법도 사용되고 있다.
그런데, 종래기술에서는 딥파워다운모드에서만 내부회로에 공급되는 공급전압의 구동을 차단함으로써, 딥파워다운모드에 진입하지 않은 스텐바이모드에서는 공급전압이 내부회로에 계속 공급되어 전류소모를 야기하는 측면이 있었다.
본 발명은 스텐바이모드에서 전류소모를 절감할 수 있는 반도체모듈을 제공한다.
이를 위해 본 발명은 액티브 동작이 종료되고 클럭인에이블신호가 디스에이블되는 경우 구동전압의 구동을 중단하는 전원제어회로; 및 상기 구동전압을 공급받아 컬럼경로 동작을 제어하는 컬럼경로회로를 포함하는 반도체모듈을 제공한다.
또한, 본 발명은 제1 액티브커맨드, 제1 프리차지커맨드 및 클럭인에이블신호에 응답하여 제1 컬럼경로회로에 공급되는 제1 구동전압의 구동을 제어하는 제1 반도체칩; 및 제2 액티브커맨드, 제2 프리차지커맨드 및 상기 클럭인에이블신호에 응답하여 제2 컬럼경로회로에 공급되는 제2 구동전압의 구동을 제어하는 제2 반도체칩을 포함하는 반도체모듈을 제공한다.
본 발명에 의하면 스텐바이모드에서 전류소모를 절감할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체모듈의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체모듈에 포함된 액티브종료신호생성부의 회로도이다.
도 3은 도 1에 도시된 반도체모듈에 포함된 구동전압생성부의 일 실시예에 따른 회로도이다.
도 4는 도 1에 도시된 반도체모듈에 포함된 구동전압생성부의 다른 실시예에 따른 회로도이다.
도 5는 도 1에 도시된 반도체모듈의 동작을 설명하기 위한 타이밍도이다.
도 6은 본 발명의 다른 실시예에 따른 반도체모듈의 구성을 도시한 블럭도이다.
도 7은 도 6에 도시된 반도체모듈에 포함된 제1 전원제어회로의 일 실시예에 따른 회로도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 반도체모듈의 구성을 도시한 블럭도이다.
도 1에 도시된 바와 같이, 본 실시예에 따른 반도체모듈은 전원제어회로(1) 및 컬럼경로회로(2)로 구성된다. 전원제어회로(1)는 액티브종료신호생성부(11), 버퍼부(12) 및 구동전압생성부(13)로 구성된다. 컬럼경로회로(2)는 컬럼디코더(21), 입출력라인센스앰프(22) 및 라이트드라이버(23)로 구성된다.
액티브종료신호생성부(11)는 제1 및 제2 액티브커맨드(ACT_CMD<1:2>) 및 제1 및 제2 프리차지커맨드(PCG_CMD<1:2>)를 입력받아 반도체모듈에 포함된 제1 및 제2 반도체칩의 액티브동작이 종료되고 프리차지모드에 진입하는 경우 로직로우레벨로 인에이블되는 액티브종료신호(ACT_EXTB)를 생성한다. 제1 액티브커맨드(ACT_CMD<1>)는 반도체모듈에 포함된 제1 반도체칩의 액티브동작이 수행되는 동안 로직하이레벨로 인에이블되고, 제2 액티브커맨드(ACT_CMD<2>)는 반도체모듈에 포함된 제2 반도체칩의 액티브동작이 수행되는 동안 로직하이레벨로 인에이블된다. 제1 프리차지커맨드(PCG_CMD<1>)는 반도체모듈에 포함된 제1 반도체칩이 프리차지모드에 진입하는 경우 로직하이레벨로 인에이블되고, 제2 프리차지커맨드(PCG_CMD<1:2>)는 반도체모듈에 포함된 제2 반도체칩이 프리차지모드에 진입하는 경우 로직하이레벨로 인에이블된다.
버퍼부(12)는 외부에서 입력되는 클럭인에이블신호(CKE)를 버퍼인에이블신호(BUF_EN)에 응답하여 버퍼링하여 입력클럭인에이블신호(CKE_IN)를 생성한다.
구동전압생성부(13)는 액티브종료신호(ACT_EXTB)가 로직로우레벨로 인에이블된 상태에서 입력클럭인에이블신호(CKE_IN)가 로직로우레벨로 천이하면 구동전압(VDRV)의 구동을 차단한다.
컬럼디코더(21)는 구동전압(VDRV)을 공급받아 구동되어, 컬럼어드레스를 디코딩한다. 입출력라인센스앰프(22)는 구동전압(VDRV)을 공급받아 구동되어, 입출력라인을 센싱증폭한다. 라이트드라이버(23)는 구동전압(VDRV)을 공급받아 구동되어, 라이트 동작 시 입력되는 데이터를 구동한다.
도 2는 액티브종료신호생성부(11)의 회로도이다.
액티브종료신호생성부(11)는 제1 구동신호생성부(111), 제2 구동신호생성부(112) 및 신호출력부(113)로 구성된다.
제1 구동신호생성부(111)는 제1 액티브커맨드(ACT_CMD<1>)가 로직하이레벨로 인에이블되는 경우 로직하이레벨로 인에이블되고, 제1 프리차지커맨드(PCG_CMD<1>)가 로직하이레벨로 인에이블되는 경우 로직로우레벨로 디스에이블되는 제1 구동신호(DRV1)를 생성한다.
제2 구동신호생성부(112)는 제2 액티브커맨드(ACT_CMD<2>)가 로직하이레벨로 인에이블되는 경우 로직하이레벨로 인에이블되고, 제2 프리차지커맨드(PCG_CMD<2>)가 로직하이레벨로 인에이블되는 경우 로직로우레벨로 디스에이블되는 제2 구동신호(DRV2)를 생성한다.
신호출력부(113)는 제1 구동신호(DRV1) 및 제2 구동신호(DRV2)가 모두 로직로우레벨로 디스에이블되는 경우, 즉, 반도체모듈에 포함된 제1 및 제2 반도체칩이 모두 프리차지모드에 진입하는 경우 로직로우레벨로 인에이블되는 액티브종료신호(ACT_EXTB)를 생성한다.
이하, 구동전압생성부(13)의 구성을 도 3 및 도 4를 참고하여 살펴보면 다음과 같다.
도 3에 도시된 바와 같이, 구동전압생성부(13)는 제1 제어신호생성부(131) 및 제1 구동부(132)로 구성된다. 제1 제어신호생성부(131)는 액티브종료신호(ACT_EXTB)가 로직로우레벨로 인에이블된 상태에서 입력클럭인에이블신호(CKE_IN)가 로직로우레벨로 천이하면 로직하이레벨로 디스에이블된 제어신호(CTRLB)를 생성한다. 제1 구동부(132)는 로직하이레벨로 디스에이블된 제어신호(CTRLB)가 입력되는 경우 구동전압(VDRV)이 공급전압(VSUP)에 의해 구동되는 것이 차단된다.
도 4에 도시된 바와 같이, 구동전압생성부(13)는 제2 제어신호생성부(133) 및 제2 구동부(134)로 구성된다. 제2 제어신호생성부(133)는 액티브종료신호(ACT_EXTB)가 로직로우레벨로 인에이블된 후 입력클럭인에이블신호(CKE_IN)가 로직로우레벨로 천이한 상태 또는 딥파워다운모드에 진입한 상태에서 로직하이레벨로 디스에이블된 제어신호(CTRLB)를 생성한다. 딥파워다운모드에 진입하면 딥파워다운모드신호(DPD)는 로직하이레벨로 인에이블된다. 제2 구동부(134)는 로직하이레벨로 디스에이블된 제어신호(CTRLB)가 입력되는 경우 구동전압(VDRV)이 공급전압(VSUP)에 의해 구동되는 것을 차단한다.
이와 같이 구성된 반도체칩의 동작을 도 5를 참고하여 설명하면 다음과 같다.
우선, t1 시점에서 클럭인에이블신호(CKE)가 로직하이레벨로 천이하면 입력클럭인에이블신호(CKE_IN)도 로직하이레벨로 천이하므로, 제어신호(CTRLB)가 로직로우레벨로 인에이블된다.
다음으로, t2 시점에서 반도체모듈에 포함된 제1 및 제2 반도체칩에 대한 액티브동작 수행을 위해 제1 및 제2 액티브커맨드(ACT_CMD<1:2>)가 입력되고, t3 시점에서 리드 또는 라이트 동작을 위한 리드/라이트커맨드(WT/RD)가 입력되면 액티브종료신호(ACT_EXTB)는 로직하이레벨로 디스에이블된다.
다음으로, t4 시점에서 제1 및 제2 반도체칩이 프리차지모드에 진입하여 제1 및 제2 프리차지커맨드(PCG_CMD<1:2>)가 입력되면 액티브종료신호(ACT_EXTB)는 t4 시점부터 로직로우레벨로 인에이블된다.
다음으로, t5 시점에서 클럭인에이블신호(CKE)가 로직로우레벨로 천이하면 입력클럭인에이블신호(CKE_IN)도 로직로우레벨로 천이하므로 제어신호(CTRLB)가 로직하이레벨로 디스에이블된다. 따라서, t5 시점부터 구동전압(VDRV)이 공급전압(VSUP)에 의해 구동되는 것이 차단된다.
이상 살펴본 본 실시예에 따른 반도체모듈은 딥파워다운모드에 진입하지 않은 스텐바이모드에서도 구동전압(VDRV)이 공급전압(VSUP)에 의해 구동되는 것을 차단함으로써, 전류소모를 절감할 수 있다.
도 6은 본 발명의 일 실시예에 따른 반도체모듈의 구성을 도시한 블럭도이다.
도 6에 도시된 바와 같이, 본 실시예에 따른 반도체모듈은 제1 반도체칩(3) 및 제2 반도체칩(4)으로 구성된다. 제1 반도체칩(3)은 제1 전원제어회로(31) 및 제1 컬럼경로회로(32)로 구성된다. 제2 반도체칩(4)은 제2 전원제어회로(41) 및 제2 컬럼경로회로(42)로 구성된다. 제1 컬럼경로회로(32)는 제1 컬럼디코더(321), 제1 입출력라인센스앰프(322) 및 라이트드라이버(323)로 구성된다. 제2 컬럼경로회로(42)는 제2 컬럼디코더(421), 제2 입출력라인센스앰프(422) 및 라이트드라이버(423)로 구성된다.
제1 전원제어회로(31)는 제1 반도체칩(3)이 스텐바이모드에 진입하는 경우 제1 컬럼경로회로(32)에 공급되는 제1 구동전압(VDRV1)이 구동되는 것을 차단한다.
제2 전원제어회로(41)는 제2 반도체칩(4)이 스텐바이모드에 진입하는 경우 제2 컬럼경로회로(42)에 공급되는 제2 구동전압(VDRV2)이 구동되는 것을 차단한다.
도 7은 제1 전원제어회로(31)의 일 실시예에 따른 회로도이다.
도 7에 도시된 바와 같이, 제1 전원제어회로(31)는 액티브종료신호생성부(311), 버퍼부(312), 제어신호생성부(313) 및 구동부(314)로 구성된다. 액티브종료신호생성부(311)는 제1 액티브커맨드(ACT_CMD<1>) 및 제1 프리차지커맨드(PCG_CMD<1>)를 입력받아 제1 반도체칩(3)의 액티브동작이 종료되고 프리차지모드에 진입하는 경우 로직로우레벨로 인에이블되는 액티브종료신호(ACT_EXT)를 생성한다. 버퍼부(312)외부에서 입력되는 클럭인에이블신호(CKE)를 버퍼인에이블신호(BUF_EN)에 응답하여 버퍼링하여 입력클럭인에이블신호(CKE_IN)를 생성한다. 제어신호생성부(313)는 액티브종료신호(ACT_EXT)가 로직로우레벨로 인에이블된 후 입력클럭인에이블신호(CKE_IN)가 로직로우레벨로 천이한 상태 또는 딥파워다운모드에 진입한 상태에서 로직하이레벨로 디스에이블된 제어신호(CTRL)를 생성한다. 구동부(314)는 로직하이레벨로 디스에이블된 제어신호(CTRL)가 입력되는 경우 제1 구동전압(VDRV1)이 공급전압(VSUP)에 의해 구동 것을 차단한다.
이상 살펴본 본 실시예에 따른 반도체모듈은 제1 반도체칩(3)이 스텐바이모드에 진입하는 경우 제1 구동전압(VDRV1)이 공급전압(VSUP)에 의해 구동되는 것을 차단하고, 제2 반도체칩(4)이 스텐바이모드에 진입하는 경우 제2 구동전압(VDRV2)이 공급전압(VSUP)에 의해 구동되는 것을 차단함으로써, 전류소모를 절감할 수 있다.
1: 전원제어회로 2: 컬럼경로회로
11: 액티브종료신호생성부 12: 버퍼부
13: 구동전압생성부 21: 컬럼디코더
22: 입출력라인센스앰프 23: 라이트드라이버
111: 제1 구동신호생성부 112: 제2 구동신호생성부
113: 신호출력부
131: 제1 제어신호생성부 132: 제1 구동부
133: 제2 제어신호생성부 134: 제2 구동부
3: 제1 반도체칩 4: 제2 반도체칩
31: 제1 전원제어회로 32: 제1 컬럼경로회로
321: 제1 컬럼디코더 322: 제1 입출력라인센스앰프
323: 라이트드라이버
41: 제2 전원제어회로 42: 제2 컬럼경로회로
421: 제2 컬럼디코더 422: 제2 입출력라인센스앰프
423: 라이트드라이버
311: 액티브종료신호생성부 312: 버퍼부
313: 제어신호생성부 314: 구동부

Claims (16)

  1. 액티브 동작이 종료되고 프리차지모드에 진입한 후 클럭인에이블신호가 디스에이블되는 경우 구동전압의 구동을 중단하는 전원제어회로; 및
    상기 구동전압을 공급받아 컬럼경로 동작을 제어하는 컬럼경로회로를 포함하는 반도체모듈.
  2. 제 1 항에 있어서, 상기 전원제어회로는
    액티브커맨드 및 프리차지커맨드에 응답하여 액티브종료신호를 생성하는 액티브종료신호생성부;
    상기 클럭인에이블신호를 버퍼링하여 입력클럭인에이블신호를 생성하는 버퍼부; 및
    상기 액티브종료신호 및 상기 입력클럭인에이블신호에 응답하여 구동전압을 구동하는 구동전압생성부를 포함하는 반도체모듈.
  3. 제 2 항에 있어서, 상기 액티브종료신호생성부는
    제1 액티브커맨드 및 제1 프리차지커맨드에 응답하여 제1 구동신호를 생성하는 제1 구동신호생성부;
    제2 액티브커맨드 및 제2 프리차지커맨드에 응답하여 제2 구동신호를 생성하는 제2 구동신호생성부; 및
    상기 제1 및 제2 구동신호가 모두 디스에이블되는 경우 인에이블되는 상기 액티브종료신호를 생성하는 반도체모듈.
  4. 제 3 항에 있어서, 상기 제1 구동신호는 제1 액티브커맨드에 응답하여 인에이블되고, 상기 제1 프리차지커맨드에 응답하여 디스에이블되는 반도체모듈.
  5. 제 3 항에 있어서, 상기 제2 구동신호는 제2 액티브커맨드에 응답하여 인에이블되고, 상기 제2 프리차지커맨드에 응답하여 디스에이블되는 반도체모듈.
  6. 제 2 항에 있어서, 상기 구동전압생성부는
    액티브종료신호가 인에이블되고, 상기 입력클럭인에이블신호가 디스에이블된 상태에서 디스에이블되는 제어신호를 생성하는 제어신호생성부; 및
    상기 제어신호에 응답하여 공급전압으로 상기 구동전압을 구동하는 구동부를 포함하는 반도체모듈.
  7. 제 2 항에 있어서, 상기 구동전압생성부는
    상기 액티브종료신호가 인에이블되고, 상기 입력클럭인에이블신호가 디스에이블되거나, 딥파워다운모드에 진입하는 경우 디스에이블 제어신호를 생성하는 제어신호생성부; 및
    상기 제어신호에 응답하여 공급전압으로 상기 구동전압을 구동하는 구동부를 포함하는 반도체모듈.
  8. 제 1 항에 있어서, 상기 컬럼경로회로는
    상기 구동전압을 공급받아 구동되어 컬럼어드레스를 디코딩하는 컬럼디코더;
    상기 구동전압을 공급받아 구동되어 입출력라인을 센싱증폭하는 입출력라인센스앰프;
    상기 구동전압을 공급받아 구동되어 라이트 동작 시 입력되는 데이터를 구동하는 라이트드라이버를 포함하는 반도체모듈.
  9. 제1 액티브커맨드, 제1 프리차지커맨드 및 클럭인에이블신호에 응답하여 제1 컬럼경로회로에 공급되는 제1 구동전압의 구동을 제어하는 제1 반도체칩; 및
    제2 액티브커맨드, 제2 프리차지커맨드 및 상기 클럭인에이블신호에 응답하여 제2 컬럼경로회로에 공급되는 제2 구동전압의 구동을 제어하는 제2 반도체칩을 포함하는 반도체모듈.
  10. 제 9 항에 있어서, 상기 제1 액티브커맨드는 상기 제1 반도체칩의 액티브동작이 수행되는 경우 인에이블되고, 상기 제1 프리차지커맨드는 상기 제1 반도체칩의 액티브동작이 수행되는 경우 인에이블되며, 제2 액티브커맨드는 상기 제2 반도체칩의 액티브동작이 수행되는 경우 인에이블되고, 상기 제2 프리차지커맨드는 상기 제2 반도체칩의 액티브동작이 수행되는 경우 인에이블되는 반도체모듈.
  11. 제 9 항에 있어서, 상기 제1 반도체칩은
    제1 프리차지커맨드가 인에이블된 후 클럭인에이블신호가 디스에이블되는 경우 상기 제1 구동전압의 구동을 중단하는 전원제어회로; 및
    상기 제1 구동전압을 공급받아 컬럼경로 동작을 제어하는 컬럼경로회로를 포함하는 반도체모듈.
  12. 제 11 항에 있어서, 상기 전원제어회로는
    상기 제1 액티브커맨드 및 상기 제1 프리차지커맨드에 응답하여 액티브종료신호를 생성하는 액티브종료신호생성부;
    상기 클럭인에이블신호를 버퍼링하여 입력클럭인에이블신호를 생성하는 버퍼부;
    상기 액티브종료신호가 인에이블되고, 상기 입력클럭인에이블신호가 디스에이블된 상태에서 디스에이블되는 제어신호를 생성하는 제어신호생성부; 및
    상기 제어신호에 응답하여 공급전압으로 상기 제1 구동전압을 구동하는 구동부를 포함하는 반도체모듈.
  13. 제 11 항에 있어서, 상기 컬럼경로회로는
    상기 제1 구동전압을 공급받아 구동되어 컬럼어드레스를 디코딩하는 컬럼디코더;
    상기 제1 구동전압을 공급받아 구동되어 입출력라인을 센싱증폭하는 입출력라인센스앰프;
    상기 제1 구동전압을 공급받아 구동되어 라이트 동작 시 입력되는 데이터를 구동하는 라이트드라이버를 포함하는 반도체모듈.
  14. 제 9 항에 있어서, 상기 제2 반도체칩은
    제2 프리차지커맨드가 인에이블된 후 클럭인에이블신호가 디스에이블되는 경우 상기 제2 구동전압의 구동을 중단하는 전원제어회로; 및
    상기 제2 구동전압을 공급받아 컬럼경로 동작을 제어하는 컬럼경로회로를 포함하는 반도체모듈.
  15. 제 14 항에 있어서, 상기 전원제어회로는
    상기 제2 액티브커맨드 및 상기 제2 프리차지커맨드에 응답하여 액티브종료신호를 생성하는 액티브종료신호생성부;
    상기 클럭인에이블신호를 버퍼링하여 입력클럭인에이블신호를 생성하는 버퍼부;
    상기 액티브종료신호가 인에이블되고, 상기 입력클럭인에이블신호가 디스에이블된 상태에서 디스에이블되는 제어신호를 생성하는 제어신호생성부; 및
    상기 제어신호에 응답하여 공급전압으로 상기 제2 구동전압을 구동하는 구동부를 포함하는 반도체모듈.
  16. 제 14 항에 있어서, 상기 컬럼경로회로는
    상기 제2 구동전압을 공급받아 구동되어 컬럼어드레스를 디코딩하는 컬럼디코더;
    상기 제2 구동전압을 공급받아 구동되어 입출력라인을 센싱증폭하는 입출력라인센스앰프;
    상기 제2 구동전압을 공급받아 구동되어 라이트 동작 시 입력되는 데이터를 구동하는 라이트드라이버를 포함하는 반도체모듈.
KR1020120053908A 2012-05-21 2012-05-21 반도체모듈 KR101914296B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120053908A KR101914296B1 (ko) 2012-05-21 2012-05-21 반도체모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120053908A KR101914296B1 (ko) 2012-05-21 2012-05-21 반도체모듈

Publications (2)

Publication Number Publication Date
KR20130129787A true KR20130129787A (ko) 2013-11-29
KR101914296B1 KR101914296B1 (ko) 2018-11-01

Family

ID=49856312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120053908A KR101914296B1 (ko) 2012-05-21 2012-05-21 반도체모듈

Country Status (1)

Country Link
KR (1) KR101914296B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11838020B1 (en) 2017-12-26 2023-12-05 SK Hynix Inc. Semiconductor memory device including write driver with power gating structures and operating method thereof
US11100962B2 (en) 2017-12-26 2021-08-24 SK Hynix Inc. Semiconductor device with a power-down mode and a power gating circuit and semiconductor system including the same
US10943626B1 (en) 2017-12-26 2021-03-09 SK Hynix Inc. Semiconductor memory device with power gating circuit for data input-output control block and data input/output block and semiconductor system including the same
KR20220032898A (ko) 2020-09-08 2022-03-15 에스케이하이닉스 주식회사 전원 공급을 제어하기 위한 전자장치
KR20220040623A (ko) 2020-09-24 2022-03-31 에스케이하이닉스 주식회사 파워게이팅동작을 수행하는 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100625294B1 (ko) 2004-10-30 2006-09-18 주식회사 하이닉스반도체 전원 공급 제어 회로 및 전원 공급 회로의 제어 방법

Also Published As

Publication number Publication date
KR101914296B1 (ko) 2018-11-01

Similar Documents

Publication Publication Date Title
KR101259697B1 (ko) 메모리 디바이스의 셀프-리프레시 상태로부터의 고속 탈출
KR101692128B1 (ko) 리프레시 모드들 동안의 메모리 디바이스들에서의 전력 소비의 감소
US10541019B2 (en) Apparatuses and methods for dynamic voltage and frequency switching for dynamic random access memory
CN111292780B (zh) 存储器电路
KR20130129787A (ko) 반도체모듈
TWI509625B (zh) 積體電路記憶體之功率控制
KR20140071639A (ko) 동작 속도가 향상된 반도체 메모리 장치 및 그것을 포함하는 데이터 저장 장치
US8022735B2 (en) Buffer enable signal generating circuit and input circuit using the same
EP2212888B1 (en) Systems and methods for low power, high yield memory
KR100798764B1 (ko) 반도체 메모리 소자 및 그 내부 전압 생성 방법
EP3454173B1 (en) Memory device including dynamic voltage and frequency scaling switch and method of operating the same
KR101026379B1 (ko) 고전압 펌핑장치
KR102504288B1 (ko) 동적 전압/주파수 스케일링(dvfs) 스위치를 포함하는 메모리 장치 및 그 동작방법
KR102035612B1 (ko) 셀프 리프레쉬 제어 장치
US7652933B2 (en) Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption
KR100623615B1 (ko) 내부전원 공급장치를 구비하는 반도체메모리소자
KR102675356B1 (ko) 메모리 모듈 전력 제어 장치 및 메모리 전력 제어 장치
KR20120121309A (ko) 반도체메모리장치
US8599628B2 (en) Precharge signal generation circuit, semiconductor device including the same, and method for generating precharge signal
KR101013459B1 (ko) 어드레스를 비교하는 반도체 집적 회로
KR20140025013A (ko) 반도체메모리장치
KR100930392B1 (ko) 반도체 메모리의 전원 제어 장치
KR20030001868A (ko) 센스 앰프 전원제어회로
KR100736367B1 (ko) 데이터 입력 제어 장치를 포함한 반도체 메모리 장치
KR101735082B1 (ko) 메모리 장치의 내부 라이트 신호 지연회로 및 지연 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right