KR20130035513A - 비휘발성 메모리 장치 - Google Patents

비휘발성 메모리 장치 Download PDF

Info

Publication number
KR20130035513A
KR20130035513A KR1020110099847A KR20110099847A KR20130035513A KR 20130035513 A KR20130035513 A KR 20130035513A KR 1020110099847 A KR1020110099847 A KR 1020110099847A KR 20110099847 A KR20110099847 A KR 20110099847A KR 20130035513 A KR20130035513 A KR 20130035513A
Authority
KR
South Korea
Prior art keywords
bit line
page buffer
program operation
odd
odd bit
Prior art date
Application number
KR1020110099847A
Other languages
English (en)
Other versions
KR101817743B1 (ko
Inventor
이형민
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110099847A priority Critical patent/KR101817743B1/ko
Priority to US13/337,200 priority patent/US8743602B2/en
Publication of KR20130035513A publication Critical patent/KR20130035513A/ko
Application granted granted Critical
Publication of KR101817743B1 publication Critical patent/KR101817743B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

서로 인접한 셀들 간에 프로그램 간섭(interference)이 발생하는 것을 최소화할 수 있는 비휘발성 메모리 장치에 관한 것으로서, 제1 이븐 비트라인과 제1 오드 비트라인 중 어느 하나의 비트라인을 제어하는 제1 페이지 버퍼와, 제2 이븐 비트라인과 제2 이븐 비트라인 중 어느 하나의 비트라인을 제어하는 제2 페이지 버퍼를 포함하고, 제1 페이지 버퍼에서 제1 이븐 비트라인을 프로그램 동작시킬 때 제2 페이지 버퍼에서 제2 오드 비트라인을 프로그램 동작시키고, 제1 페이지 버퍼에서 제1 오드 비트라인을 프로그램 동작시킬 때 제2 페이지 버퍼는 제2 이븐 비트라인을 프로그램 동작시키는 비휘발성 메모리 장치를 제공한다.

Description

비휘발성 메모리 장치{NONVOLATILE MEMORY DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 서로 인접한 셀들 간에 프로그램 간섭(interference)이 발생하는 것을 최소화할 수 있는 비휘발성 메모리 장치에 관한 것이다.
낸드 플래시 메모리(NAND Flash Memroy)와 같은 비휘발성 메모리 장치에서 프로그램된 셀들의 문턱전압 분포(Program Cell Vt Distribution) 형태는 장치의 성능을 좌우하는 중요한 요인이다.
프로그램된 셀들의 문턱전압 분포(Program Cell Vt Distribution) 형태에 가장 큰 영향을 끼치는 현상 중에 인접한 셀들 간의 커플링 효과에 의해 셀들의 문턱전압 값을 변동시키는 인접한 셀들 간의 프로그램 간섭(Interference) 현상이 있다.
도 1은 낸드 플래시 메모리의 초기 프로그램 동작을 설명하기 위해 도시한 셀들의 문턱전압 분포도이다.
도 1을 참조하면, 낸드 플래시 메모리에서는 2비트 멀티 레벨 셀의 문턱전압 분포를 발생시키기 위해 'ERASE', 'PV1', 'PV2', 'PV3'로 나누어지는 레벨 분포를 만들 때, 모든 레벨 분포가 'ERASE'부터 시작하여 순차적으로 프로그램되는 방식이기 때문에 인접한 셀들 간에 프로그램될 때 받는 간섭의 양이 컸고 이에 따라 인접한 셀들 간에 문턱전압의 레벨분포가 크게 변동하게 되는 문제가 발생하였다.
도 2는 도 1에 도시된 낸드 플래시 메모리의 초기 프로그램 동작에서 발생하는 문제점을 해결하기 위해 제시된 프로그램 동작을 설명하기 위해 도시한 셀들의 문턱전압 분포도이다.
도 2를 참조하면, 낸드 플래시 메모리에서 2비트 멀티 레벨 셀의 문턱전압 분포를 발생시키기 위해 'ERASE', 'PV1', 'PV2', 'PV3'로 나누어지는 레벨 분포를 만들 때, 먼저 'ERASE'에서 'LSB' 분포를 만들고, 이어서 'ERASE'에서 'PV1'분포를 만들거나 'LSB'에서 'PV1' 분포나 'PV3' 분포를 만드는 방식으로 동작함으로써, 인접한 셀들 간에 프로그램될 때 받는 간섭의 양을 도 1에 도시된 프로그램 방식에 비해 줄여줄 수 있고 이에 따라 인접한 셀들 간에 문턱전압의 레벨분포가 비교적 작게 변동되도록 할 수 있다.
하지만, 낸드 플래시 메모리의 셀 사이즈가 보다 축소됨에 따라 도 2와 같은 프로그램 동작방식의 변경만으로는 인접한 셀에 미치는 간섭 현상을 감당하기 어려운 수준까지 왔다.
도 3a는 인접한 셀들 간의 문턱전압 분포에 간섭 현상이 주는 영향을 최소화시키기 위해 EOBL(Even-Odd Bit-Line) 프로그램 동작에 따라 인접한 셀들 간의 프로그램 동작 순서를 조절하는 방식을 설명하기 위해 도시한 블록 다이어그램이다.
도 3b는 도 3a에 도시된 EOBL(Even-Odd Bit-Line) 프로그램 동작에 따라 인접한 셀들 간의 프로그램 동작 순서를 조절하는 방식의 문제점을 설명하기 위해 도시한 블록 다이어그램.
도 4는 인접한 셀들 간의 문턱전압 분포에 간섭 현상이 주는 영향을 최소화시키기 위해 ABL(All Bit-Line) 프로그램 동작에 따라 인접한 셀들 간의 프로그램 동작 순서를 조절하는 방식을 설명하기 위해 도시한 블록 다이어그램.
도 3a를 참조하면, 인접한 셀들 간의 간섭 현상을 줄이기 위해 EOBL(Even-Odd Bit-Line) 프로그램 동작에 따라 특정 셀에 MSB 프로그램 동작을 수행하기 전에 인접한 모든 셀에 LSB 프로그램 동작이 종료된 상태가 되도록 함으로써 특정 셀에 가해지는 간섭 현상을 최소화하게 되는 것을 알 수 있다.
하지만, 주변의 모든 인접 셀에서 LSB 프로그램 동작이 수행된 이후에 MSB 프로그램 동작이 수행된다고 하여도 인접한 셀에서 프로그램 동작이 수행되는 횟수가 반복되는 만큼 결국 특정 셀에 가해지는 간섭 현상으로 인해 문턱전압의 분포가 변동하는 폭이 커지는 것은 어쩔 수 없이 발생하게 된다.
즉, 도 3b에 도시된 것처럼 도 3a의 구조를 확장하게 되면, 주변의 모든 인접 셀에서 LSB 프로그램 동작이 수행된 이후에 MSB 프로그램 동작을 수행시키더라도 특정 셀에 인접한 셀에서 프로그램 동작이 수행되는 횟수가 최대 3번이 될 수 있는 것을 알 수 있으며, 이와 같은 프로그램 동작으로 인해 특정 셀에 가해지는 간접 현상으로 인한 특정 셀의 문턱전압 변동만으로도 셀 사이즈가 축소되는 최근의 추세에 볼 때 특정 셀에 잘못된 데이터가 프로그램되는 문제가 발생할 수 있다.
물론, 도 3a와 도 3b에 도시된 EOBL(Even-Odd Bit-Line) 프로그램 동작에 따라 인접한 셀들 간의 프로그램 동작 순서를 조절하는 방식의 문제점을 해결하기 위한 방식으로 도 4에 도시된 것과 같이 워드라인 방향으로 인접한 모든 메모리 셀의 프로그램 동작이 동시에 발생하도록 하는 ABL(All Bit-Line) 프로그램 동작이 제안될 수 있지만, 이와 같은 ABL 프로그램 동작은 각각의 비트라인마다 독립적으로 페이지 버퍼를 구비하는 형태가 되어야 하기 때문에 차지하는 면적이 상당히 큰 편이라는 단점을 가지고 있으므로, 도 3a와 도 3b에 도시된 인접한 셀들 간의 프로그램 동작 순서를 조절하는 방식의 문제점을 해결할 수 있는 적절한 방식이라고 보기 어렵다.
본 발명은 전술한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 서로 인접한 셀들 간에 프로그램 간섭(interference)이 발생하는 것을 최소화하기 위해 인접한 셀들 간의 프로그램 동작 순서를 조절하는 방식을 제공하는데 그 목적이 있다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 제1 이븐 비트라인과 제1 오드 비트라인 중 어느 하나의 비트라인을 제어하는 제1 페이지 버퍼; 제2 이븐 비트라인과 제2 이븐 비트라인 중 어느 하나의 비트라인을 제어하는 제2 페이지 버퍼를 포함하고, 상기 제1 페이지 버퍼에서 상기 제1 이븐 비트라인을 프로그램 동작시킬 때 상기 제2 페이지 버퍼에서 상기 제2 오드 비트라인을 프로그램 동작시키고, 상기 제1 페이지 버퍼에서 상기 제1 오드 비트라인을 프로그램 동작시킬 때 상기 제2 페이지 버퍼는 상기 제2 이븐 비트라인을 프로그램 동작시키는 비휘발성 메모리 장치를 제공한다.
전술한 본 발명은 각각 이븐 및 오드 비트라인을 구비한 인접한 두 개의 페이지 버퍼가 서로 대칭 형태로 프로그램 동작을 수행하도록 제어하여 서로 인접한 셀들끼리 동시에 프로그램 되도록 할 수 있으며, 그로 인해 서로 인접한 셀들간에 프로그램 간섭(interference)이 발생하는 것을 최소화하는 효과가 있다.
도 1은 낸드 플래시 메모리의 초기 프로그램 동작을 설명하기 위해 도시한 셀들의 문턱전압 분포도.
도 2는 도 1에 도시된 낸드 플래시 메모리의 초기 프로그램 동작에서 발생하는 문제점을 해결하기 위해 제시된 프로그램 동작을 설명하기 위해 도시한 셀들의 문턱전압 분포도.
도 3a는 인접한 셀들 간의 문턱전압 분포에 간섭 현상이 주는 영향을 최소화시키기 위해 EOBL(Even-Odd Bit-Line) 프로그램 동작에 따라 인접한 셀들 간의 프로그램 동작 순서를 조절하는 방식을 설명하기 위해 도시한 블록 다이어그램이다.
도 3b는 도 3a에 도시된 EOBL(Even-Odd Bit-Line) 프로그램 동작에 따라 인접한 셀들 간의 프로그램 동작 순서를 조절하는 방식의 문제점을 설명하기 위해 도시한 블록 다이어그램.
도 4는 인접한 셀들 간의 문턱전압 분포에 간섭 현상이 주는 영향을 최소화시키기 위해 ABL(All Bit-Line) 프로그램 동작에 따라 인접한 셀들 간의 프로그램 동작 순서를 조절하는 방식을 설명하기 위해 도시한 블록 다이어그램.
도 5a 및 도 5b는 인접한 셀들 간의 문턱전압 분포에 간섭 현상이 주는 영향을 최소화시키기 위해 본 발명의 실시예에 따라 새롭게 제안된 프로그램 동작에 따라 인접한 셀들 간의 프로그램 동작 순서를 조절하는 방식을 설명하기 위해 도시한 블록 다이어그램이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 5a 및 도 5b는 인접한 셀들 간의 문턱전압 분포에 간섭 현상이 주는 영향을 최소화시키기 위해 본 발명의 실시예에 따라 새롭게 제안된 프로그램 동작에 따라 인접한 셀들 간의 프로그램 동작 순서를 조절하는 방식을 설명하기 위해 도시한 블록 다이어그램이다.
도 5a 및 도 5b를 참조하면, 본 발명의 실시예에 따른 비휘발성 메모리 장치는, 제1 이븐 비트라인(BL1e)과 제1 오드 비트라인(BL1o) 중 어느 하나의 비트라인을 제어하는 제1 페이지 버퍼(PB1)와, 제2 이븐 비트라인(BL2e)과 제2 오드 비트라인(BL2o) 중 어느 하나의 비트라인을 제어하는 제2 페이지 버퍼(PB2)를 포함하고, 제1 페이지 버퍼(PB1)에서 제1 이븐 비트라인(BL1e)을 프로그램 동작시킬 때 제2 페이지 버퍼(PB2)에서 제2 오드 비트라인(BL2o)을 프로그램 동작시키고, 제1 페이지 버퍼(PB1)에서 제1 오드 비트라인(BL1o)을 프로그램 동작시킬 때 제2 페이지 버퍼(PB2)는 제2 이븐 비트라인(BL2e)을 프로그램 동작시키게 된다.
여기서, 제1 페이지 버퍼(PB1)와 제2 페이지 버퍼(PB2)는 도면에 도시된 것과 같이 서로 인접하여 배치된다. 이때, 서로 인접하여 배치된다는 것은 제1 페이지 버퍼(PB1)와 제2 페이지 버퍼(PB2) 사이가 물리적으로 매우 가까운 위치에 배치된 것을 의미하며, 당연히 제1 페이지 버퍼(PB1) 또는 제2 페이지 버퍼(PB2)와 유사한(동일한) 동작을 수행하는 구성요소가 제1 페이지 버퍼(PB1)와 제2 페이지 버퍼(PB2) 사이에 물리적으로 배치될 수 없다.
또한, 제1 페이지 버퍼(PB1)에 의해 그 동작이 제어되는 제1 이븐 비트라인(BL1e) 및 제1 오드 비트라인(BL1o)도 서로 인접하여 배치되고, 제1 이븐 비트라인(BL1e)과 제1 오드 비트라인(BL1o) 사이에 또 다른 비트라인이 배치될 수 없다.
마찬가지로, 제2 페이지 버퍼(PB2)에 의해 그 동작이 제어되는 제2 이븐 비트라인(BL2e) 및 제2 오드 비트라인(BL2o)은 서로 인접하여 배치되며, 제2 이븐 비트라인(BL2e)과 제2 오드 비트라인(BL2o) 사이에 또 다른 비트라인이 배치될 수 없다.
그리고, 일반적으로 플래시 메모리 장치의 한 페이지에 대응하는 비트라인의 개수가 수십 개라는 것을 감안하여 도면에 도시된 구성을 제1 페이지 버퍼(PB1)의 일측과 타측에 각각 제2 페이지 버퍼(PB2)가 배치되는 형태 및 제2 페이지 버퍼(PB2)의 일측과 타측에 각각 제1 페이지 버퍼(PB1)가 배치되는 형태로 확장하여 본 발명의 실시예를 살펴보면 다음과 같은 형태가 될 수 있다.
먼저, 해당 제1 페이지 버퍼(PB1)의 제1 이븐 비트라인(BL1e)은 제1 오드 비트라인(BL1o)과 인접하여 배치될 뿐만 아니라 일측에 위치하는 제2 페이지 버퍼(PB2)의 제2 오드 비트라인(BL2o)과도 인접하여 배치되고, 해당 제1 페이지 버퍼(PB1)의 제1 오드 비트라인(BL1e)은 제1 이븐 비트라인(BL1e)과 인접하여 배치될 뿐만 아니라 타측에 위치하는 제2 페이지 버퍼(PB2)의 제2 이븐 비트라인(BL2e)과 인접하여 배치되는 형태가 될 것이다.
마찬가지로, 해당 제2 페이지 버퍼(PB2)의 제2 이븐 비트라인(BL2e)은 제2 오드 비트라인(BL2o)과 인접하여 배치될 뿐만 아니라 일측에 위치하는 제1 페이지 버퍼(PB1)의 제1 오드 비트라인(BL1o)과 인접하여 배치되고, 해당 제2 페이지 버퍼(PB2)의 제2 오드 비트라인(BL2o)은 제2 이븐 비트라인(BL2e)과 인접하여 배치될 뿐만 아니라 타측에 위치하는 제1 페이지 버퍼(PB1)의 제1 이븐 비트라인(BL1e)과 인접하여 배치되는 형태가 될 것이다.
이와 같이, 제1 이븐 비트라인(BL1e) 및 제1 오드 비트라인(BL1o)과 제2 이븐 비트라인(BL2e) 및 제2 오드 비트라인(BL2o)은 서로 인접하여 번갈아 가면서 배치되는 형태가 되는 경우에도 제1 페이지 버퍼(PB1)에서 제1 이븐 비트라인(BL1e)을 프로그램 동작시킬 때 제2 페이지 버퍼(PB2)에서 제2 오드 비트라인(BL2o)을 프로그램 동작시키고, 제1 페이지 버퍼(PB1)에서 제1 오드 비트라인(BL1o)을 프로그램 동작시킬 때 제2 페이지 버퍼(PB2)는 제2 이븐 비트라인(BL2e)을 프로그램 동작시키게 되면, 특정 셀에 인접한 셀에서 프로그램 동작이 수행되는 횟수가 최대 2회로 줄어드는 상태가 될 수 있는 것을 알 수 있다.
그리고, 제1 페이지 버퍼(PB1)에서 제1 이븐 비트라인(BL1e)과 제1 오드 비트라인(BL1o)을 프로그램 시키는 동작과, 제2 페이지 버퍼(PB2)에서 제2 이븐 비트라인(BL2e)과 제2 오드 비트라인(BL2o)을 프로그램 시키는 동작은 주로 ISPP(Increment Step Pulse Programming) 방식을 사용하게 되기 때문에 프로그램 중간에 리드 동작이 포함된다.
이렇게, ISPP 방식을 사용함으로 인해 프로그램 동작 중에 리드 동작이 포함되어 수행될 때, 본 발명의 실시예에서는 프로그램 동작 중에 포함되는 리드 동작은 다음과 같이 두 가지 형태로 나누어 수행되도록 할 수 있다.
먼저, 제1 이븐 비트라인(BL1e)과 제1 오드 비트라인(BL1o)은 동시에 프로그램 동작 또는 리드 동작이 수행될 수 없고, 제2 이븐 비트라인(BL2e)과 제2 오드 비트라인(BL2o)도 동시에 프로그램 동작 또는 리드 동작이 수행될 수 없는 구조이므로, 동시에 프로그램 동작 또는 리드 동작이 수행될 수 있는 제1 페이지 버퍼(PB1)의 제1 이븐 비트라인(BL1e)과 제2 페이지 버퍼(PB2)의 제2 오드 비트라인(BL2o)에서 프로그램 동작 및 리드 동작이 수행되는 것과 제1 페이지 버퍼의 제1 오드 비트라인(BL1o)과 제2 페이지 버퍼(PB2)의 제2 이븐 비트라인(BL2e)에서 프로그램 동작 및 리드 동작이 수행된다는 것을 알 수 있다.
첫 번째는, 제1 페이지 버퍼(PB1)의 제1 이븐 비트라인(BL1e)과 제2 페이지 버퍼(PB2)의 제2 오드 비트라인(BL2o)과 제1 페이지 버퍼의 제1 오드 비트라인(BL1o)과 제2 페이지 버퍼(PB2)의 제2 이븐 비트라인(BL2e)에서 동시에 프로그램 동작이 수행될 뿐만 아니라 리드 동작도 동시에 수행되는 형태가 될 수 있다. 이와 같은 형태에서는 인접한 셀들끼리 리드 동작이 수행되는 것으로 인해 비트라인 쉴딩(Bit-Line Shielding) 효과가 사라지는 상태에서 인접한 비트라인 간에 리드되는 데이터가 동일한 시점에서 출력되기 때문에 리드되는 데이터의 안정성이 흔들릴 수 있다.
두 번째는, 제1 페이지 버퍼(PB1)의 제1 이븐 비트라인(BL1e)과 제2 페이지 버퍼(PB2)의 제2 오드 비트라인(BL2o)과 제1 페이지 버퍼의 제1 오드 비트라인(BL1o)과 제2 페이지 버퍼(PB2)의 제2 이븐 비트라인(BL2e)에서 프로그램은 동시에 수행되지만, 리드 동작은 설정된 시간차이를 두고 수행되도록 할 수 있다. 이와 같은 형태에서도 인접한 셀들끼리 리드 동작이 수행되는 것으로 인해 비트라인 쉴딩(Bit-Line Shielding) 효과가 사라지는 것은 똑같지만 인접한 비트라인 간에 리드되는 데이터가 설정된 시간차이를 두고 출력되기 때문에 리드되는 데이터가 좀 더 안정적인 상태를 유지할 수 있다.
그리고, 도 5a만을 참조하면, 제1 페이지 버퍼(PB1)에서 LSB 프로그램 동작시에 제1 오드 비트라인(BL1o)을 먼저 프로그램 한 다음 제1 이븐 비트라인(BL1e)을 프로그램 하는 식으로 동작한 뒤, MSB 프로그램 동작시에도 제1 오드 비트라인(BL1o)을 먼저 프로그램한 다음 제1 이븐 비트라인(BL1e)을 프로그램하는 식으로 동작하게 된다는 것을 알 수 있다.
마찬가지로, 제2 페이지 버퍼(PB2)에서 LSB 프로그램 동작시에 제2 이븐 비트라인(BL2e)을 먼저 프로그램 한 다음 제2 오드 비트라인(BL2o)을 프로그램 하는 식으로 동작한 뒤, MSB 프로그램 동작시에도 제2 이븐 비트라인(BL2e)을 먼저 프로그램 한다음 제2 오드 비트라인(BL2o)을 프로그램하는 식으로 동작하게 된다는 것을 알 수 있다.
그리고, 도 5b만을 참조하면, 제1 페이지 버퍼(PB1)에서 LSB 프로그램 동작시에 제1 오드 비트라인(BL1o)을 먼저 프로그램 한 다음 제1 이븐 비트라인(BL1e)을 프로그램 하는 식으로 동작한 뒤, MSB 프로그램 동작시에는 제1 이븐 비트라인(BL1e)을 먼저 프로그램한 다음 제1 오드 비트라인(BL1o)을 프로그램하는 식으로 동작하게 된다는 것을 알 수 있다.
마찬가지로, 제2 페이지 버퍼(PB2)에서 LSB 프로그램 동작시에 제2 이븐 비트라인(BL2e)을 먼저 프로그램 한 다음 제2 오드 비트라인(BL2o)을 프로그램 하는 식으로 동작한 뒤, MSB 프로그램 동작시에는 제2 오드 비트라인(BL2o)을 먼저 프로그램 한 다음 제2 이븐 비트라인(BL2e)을 프로그램 하는 식으로 동작하게 된다는 것을 알 수 있다.
이렇게, 도 5a에 도시된 것과 같이 LSB 프로그램 동작순서와 MSB 프로그램 동작순서가 동일하게 이루어지는 경우보다 도 5b에 도시된 것과 같이 LSB 프로그램 동작순서와 MSB 프로그램 동작순서가 미러링(mirroring) 형태로 이루어지는 경우가 인접한 셀들 간에 간섭 현상정도를 좀 더 약하게 가져갈 수 있도록 하게 되며, 따라서, 도 5b에 도시된 것과 같은 형태로 프로그램 동작이 수행되는 경우에서 셀의 문턱전압 분포 마진을 좀 더 확보할 수 있다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 각각 이븐 및 오드 비트라인을 구비한 인접한 제1 및 제2 페이지 버퍼를 구비한 상태에서, 서로 인접한 제1 페이지 버퍼의 이븐 비트라인과 제2 페이지 버퍼의 오드 비트라인을 동시에 프로그램하고, 서로 인접한 제1 페이지 버퍼의 오드 비트라인과 제2 페이지 버퍼의 이븐 비트라인을 동시에 프로그램 하는 식의 대칭 형태로 프로그램 동작을 수행하도록 제어하여 서로 인접한 셀들끼리 동시에 프로그램 되도록 할 수 있으며, 그로 인해 서로 인접한 셀들간에 프로그램 간섭(interference)이 발생하는 것을 최소화할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
PB1 : 제1 페이지 버퍼 PB2 : 제2 페이지 버퍼
BL1e : 제1 이븐 비트라인 BL1o : 제1 오드 비트라인
BL2e : 제2 이븐 비트라인 BL2o : 제2 오드 비트라인

Claims (10)

  1. 제1 이븐 비트라인과 제1 오드 비트라인 중 어느 하나의 비트라인을 제어하는 제1 페이지 버퍼;
    제2 이븐 비트라인과 제2 이븐 비트라인 중 어느 하나의 비트라인을 제어하는 제2 페이지 버퍼를 포함하고,
    상기 제1 페이지 버퍼에서 상기 제1 이븐 비트라인을 프로그램 동작시킬 때 상기 제2 페이지 버퍼에서 상기 제2 오드 비트라인을 프로그램 동작시키고,
    상기 제1 페이지 버퍼에서 상기 제1 오드 비트라인을 프로그램 동작시킬 때 상기 제2 페이지 버퍼는 상기 제2 이븐 비트라인을 프로그램 동작시키는
    비휘발성 메모리 장치.
  2. 제1항에 있어서,
    상기 제1 페이지 버퍼에서 상기 제1 이븐 비트라인을 리드 동작시키는 것과 상기 제2 페이지 버퍼에서 상기 제2 오드 비트라인을 리드 동작시키는 것은 설정된 시간차이를 두고 각각 수행되며,
    상기 제1 페이지 버퍼에서 상기 제1 오드 비트라인을 리드 동작시키는 것과 상기 제2 페이지 버퍼에서 상기 제2 이븐 비트라인을 리드 동작시키는 것은 설정된 시간차이를 두고 각각 수행되는 것을 특징으로 하는 비휘발성 메모리 장치.

  3. 제1항에 있어서,
    상기 제1 페이지 버퍼에서 상기 제1 이븐 비트라인을 리드 동작시킬 때 상기 제2 페이지 버퍼에서 상기 제2 오드 비트라인을 리드 동작시키고,
    상기 제1 페이지 버퍼에서 상기 제1 오드 비트라인을 리드 동작시킬 때 상기 제2 페이지 버퍼에서 상기 제2 이븐 비트라인을 리드 동작시키는 것을 특징으로 하는 비휘발성 메모리 장치.
  4. 제1항에 있어서,
    상기 제1 페이지 버퍼는,
    제1 프로그램 동작시 상기 제1 이븐 비트라인이 상기 제1 오븐 비트라인보다 먼저 프로그램되도록 제어하고,
    제2 프로그램 동작시 상기 제1 이븐 비트라인이 상기 제1 오븐 비트라인보다 나중에 프로그램되도록 제어하는 것을 특징으로 하는 비휘발성 메모리 장치.
  5. 제4항에 있어서,
    상기 제2 페이지 버퍼는,
    제1 프로그램 동작시 상기 제2 오드 비트라인이 상기 제2 이븐 비트라인보다 먼저 프로그램되도록 제어하고,
    제2 프로그램 동작시 상기 제2 오드 비트라인이 상기 제2 이븐 비트라인보다 나중에 프로그램되도록 제어하는 것을 특징으로 하는 비휘발성 메모리 장치.
  6. 제1항에 있어서,
    상기 제1 페이지 버퍼는,
    제1 및 제2 프로그램 동작에서 상기 제1 이븐 비트라인이 상기 제1 오븐 비트라인보다 먼저 프로그램되도록 제어하는 것을 특징으로 하는 비휘발성 메모리 장치.
  7. 제6항에 있어서,
    상기 제2 페이지 버퍼는,
    제1 및 제2 프로그램 동작에서 상기 제2 오드 비트라인이 상기 제2 이븐 비트라인보다 먼저 프로그램되도록 제어하는 것을 특징으로 하는 비휘발성 메모리 장치.
  8. 제5항 또는 제7항에 있어서,
    상기 제1 프로그램 동작은 LSB 프로그램 동작이고,
    상기 제2 프로그램 동작은 MSB 프로그램 동작인 것을 특징으로 하는 비휘발성 메모리 장치.
  9. 제1항에 있어서,
    상기 제1 페이지 버퍼와 상기 제2 페이지 버퍼는 서로 인접하여 배치되는 것을 특징으로 하는 비휘발성 메모리 장치.
  10. 제1항에 있어서,
    상기 제1 이븐 및 오드 비트라인은 서로 인접하여 배치되고,
    상기 제2 이븐 및 오드 비트라인은 서로 인접하여 배치되며,
    상기 제1 이븐 및 오드 비트라인과 상기 제2 이븐 및 오드 비트라인은 서로 인접하여 번갈아 가면서 배치되는 것을 특징으로 하는 비휘발성 메모리 장치.
KR1020110099847A 2011-09-30 2011-09-30 비휘발성 메모리 장치 KR101817743B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110099847A KR101817743B1 (ko) 2011-09-30 2011-09-30 비휘발성 메모리 장치
US13/337,200 US8743602B2 (en) 2011-09-30 2011-12-26 Nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110099847A KR101817743B1 (ko) 2011-09-30 2011-09-30 비휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
KR20130035513A true KR20130035513A (ko) 2013-04-09
KR101817743B1 KR101817743B1 (ko) 2018-01-22

Family

ID=47992453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110099847A KR101817743B1 (ko) 2011-09-30 2011-09-30 비휘발성 메모리 장치

Country Status (2)

Country Link
US (1) US8743602B2 (ko)
KR (1) KR101817743B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190110181A (ko) 2018-03-20 2019-09-30 도실리콘 씨오., 엘티디. 낸드 플래쉬 메모리 장치의 프로그램 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230075645A (ko) * 2021-11-23 2023-05-31 에스케이하이닉스 주식회사 반도체 장치 내 신호 간섭을 줄이기 위한 장치 및 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539445B1 (ko) * 2004-08-11 2005-12-27 주식회사 하이닉스반도체 플래시 메모리 장치 및 그 구동 방법
KR100763353B1 (ko) 2006-04-26 2007-10-04 삼성전자주식회사 인접하는 메모리셀과의 커플링 노이즈를 저감시키는불휘발성 반도체 메모리 장치
US7869273B2 (en) 2007-09-04 2011-01-11 Sandisk Corporation Reducing the impact of interference during programming
KR101056876B1 (ko) 2009-06-30 2011-08-12 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법 및 이를 구현하는 불휘발성 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190110181A (ko) 2018-03-20 2019-09-30 도실리콘 씨오., 엘티디. 낸드 플래쉬 메모리 장치의 프로그램 방법

Also Published As

Publication number Publication date
US8743602B2 (en) 2014-06-03
US20130083596A1 (en) 2013-04-04
KR101817743B1 (ko) 2018-01-22

Similar Documents

Publication Publication Date Title
JP6154986B2 (ja) 不揮発性メモリ装置およびその動作方法
US8593882B2 (en) Semiconductor memory device and method of erasing the same
KR20100088468A (ko) 비휘발성 메모리 장치, 및 그의 프로그램 방법
US8174894B2 (en) Program method of flash memory device
US20090238007A1 (en) Method of supplying an operating voltage of a flash memory device
JP2011018397A (ja) Ｎａｎｄ型フラッシュメモリ
JP2008181630A (ja) フラッシュメモリ素子のプログラム方法
US7924618B2 (en) Method of programming non-volatile memory device
JP2009043391A (ja) フラッシュメモリ素子のプログラム方法
KR20120005834A (ko) 반도체 메모리 장치 및 그 프로그램 방법
KR20100129064A (ko) 불휘발성 메모리 장치의 동작 방법
KR100939427B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
KR102211220B1 (ko) 반도체 장치 및 이의 동작 방법
US8654590B2 (en) Nonvolatile memory device performing a program verification with sense signals based on program data of adjacent memory cells and program method thereof
KR20130072517A (ko) 불휘발성 메모리 장치 및 이의 소거 방법
JP2023514308A (ja) フラッシュメモリセルで形成されたｅｅｐｒｏｍエミュレータにおけるウェアレベリング
KR20130035513A (ko) 비휘발성 메모리 장치
KR100880329B1 (ko) 플래시 메모리 소자 및 그 프로그램 방법
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
KR20120005831A (ko) 메모리 장치 및 이의 동작 방법
KR20090068620A (ko) 불휘발성 메모리 소자의 동작 방법
CN114121100A (zh) 用于对存储器装置进行编程的方法
KR20210111679A (ko) 반도체 메모리 장치 및 판독 방법
US20100226171A1 (en) Method of programming nonvolatile memory device
JP2012155831A (ja) 半導体システム及びデータプログラミング方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right