KR20130035126A

KR20130035126A - 표시 장치 및 그 구동 방법

Info

Publication number: KR20130035126A
Application number: KR1020110099401A
Authority: KR
Inventors: 김영수; 조덕한; 이재훈
Original assignee: 삼성디스플레이 주식회사
Priority date: 2011-09-29
Filing date: 2011-09-29
Publication date: 2013-04-08
Also published as: KR101920885B1; US8970572B2; US20130082996A1

Abstract

본 발명의 한 실시예에 따른 표시 장치의 구동 장치는, 전클록 신호, 전하 공유 제어 신호 및 주사 시작 신호를 생성하는 신호 제어부, 상기 전클록 신호 및 전하 공유 제어 신호에 기초하여 제1 전압과 제2 전압 사이에서 스윙하는 클록 신호를 생성하는 클록 신호 생성부, 그리고 상기 주사 시작 신호 및 상기 클록 신호에 기초하여 표시판의 화소에 인가되는 게이트 신호를 생성하는 게이트 구동부를 포함한다. 상기 클록 신호 생성부는, 제3 전압을 생성하는 전압 생성기, 그리고 상기 전클록 신호 및 상기 전하 공유 제어 신호에 따라 상기 전압 생성기, 상기 제1 전압 및 상기 제2 전압 중 하나와 연결되며, 상기 연결을 통하여 얻어진 신호를 상기 클록 신호로서 출력단으로 출력하는 클록 생성기를 포함한다. 상기 제3 전압은 상기 제1 전압보다 낮고 상기 제2 전압보다 높으며, 상기 클록 신호는 상기 제1 전압에서 상기 제2 전압으로 이행하거나 상기 제2 전압에서 상기 제1 전압으로 이행할 때 상기 제3 전압을 경유한다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}

본 발명은 표시 장치 및 그 구동 방법에 관한 것이다.

액정 표시 장치(LCD)는 현재 널리 사용되는 평판 표시 장치로서 LCD의 표시 품질을 저하시키는 주요 인자로는 킥백 전압(kickback voltage)으로 인한 표시 영역 별 휘도 불균형 문제가 있다. 킥백 전압은 게이트 신호의 고저차, 즉 게이트 온 전압과 게이트 오프 전압의 차에 비례하며, 게이트 온 전압을 두 단계의 레벨로 발생시키는 킥백 보상 회로 등의 방법을 적용하여 킥백 전압에 의한 표시 품질 저하를 개선하려는 노력이 이루어지고 있다.

휴대용 액정 표시 장치의 경우, 표시 품질과 더불어 배터리 사용 시간을 연장할 수 있는 저소비 전력에 대한 강한 요구가 있다.

액정 표시 장치를 구동하기 위한 게이트 구동 회로를 기판 상에 집적하는 기술이 개발되어 있다. 이러한 구동을 위한 신호로 게이트 온 전압과 게이트 오프 전압 차이만큼의 진폭을 가지는 펄스 형태의 클록 신호를 사용하고 있으며, 킥백 전압으로 인한 표시 품질 저하를 개선하고 소비 전력을 절감하기 위하여 게이트 온 전압 시간 중 일부를 할애하여 고전압 측과 저전압 측의 전하 공유(charge sharing)가 이루어지도록 하는 방법이 개발되고 있다.

그러나 이러한 전하 공유 방법은 노이즈 등으로 인하여 전하 공유 시간을 충분히 줄 수 없어 효율적인 소비 전력 절감을 수행하지 못할 수 있다.

본 발명이 이루고자 하는 기술적 과제는 표시 장치의 표시 품질을 개선하고 소비 전력을 낮추기 위한 것이다.

상기 클록 생성기는, 상기 전클록 신호 및 상기 전하 공유 제어 신호에 따라 단속되며 상기 제1 전압과 상기 출력단 사이에 연결되어 있는 제1 스위치, 상기 전클록 신호 및 상기 전하 공유 제어 신호에 따라 단속되며 상기 제2 전압과 상기 출력단 사이에 연결되어 있는 제2 스위치, 그리고 상기 전클록 신호 및 상기 전하 공유 제어 신호에 따라 단속되며 상기 전압 생성기와 상기 출력단 사이에 연결되어 있는 제3 스위치를 포함할 수 있다.

상기 전클록 신호 및 상기 전하 공유 제어 신호는 각각 제1값과 제2값을 가지며, 상기 전클록 신호가 제1값이면 상기 전하 공유 제어 신호의 값에 관계 없이 상기 제1 및 제3 스위치는 열리고 상기 제2 스위치는 닫히고, 상기 전클록 신호가 제2값이고 상기 전하 공유 제어 신호가 제1값이면, 상기 제1 스위치는 닫히고 상기 제2 및 제3 스위치는 열리며, 상기 전클록 신호 및 상기 전하 공유 제어 신호가 모두 제2값이면, 상기 제1 및 제2 스위치는 열리고 상기 제3 스위치는 열릴 수 있다.

상기 전하 공유 제어 신호는 상기 전클록 신호의 상승면과 하강면 각각을 전후로 상승 및 하강할 수 있다.

상기 전압 생성기는, 직렬로 연결되어 전압원의 전압을 분배하여 출력하는 복수의 입력 저항, 상기 입력 저항의 출력과 연결되어 있는 양의 단자, 그리고 피드백 연결되어 있는 음의 단자 및 출력 단자를 가지는 연산 증폭기, 그리고 상기 연산 증폭기의 출력 단자와 연결되어 있는 축전기를 포함할 수 있다.

상기 전압 생성기는 상기 축전기에 대하여 병렬로 상기 연산 증폭기의 출력단에 연결되어 있는 출력 저항을 더 포함하며, 상기 클록 생성기의 출력단은 상기 출력 저항과 연결될 수 있다.

상기 전압 생성기는, 전압원에 연결되어 있는 축전기, 그리고 상기 축전기에 대하여 병렬로 상기 전압원과 출력단에 연결되어 있는 출력 저항을 포함할 수 있다.

상기 전압 생성기는 접지와 연결되어 있는 출력 저항을 포함할 수 있다.

본 발명의 다른 실시예에 따른 표시 장치의 구동 장치는, 제1 및 제2 전클록 신호, 제1 전하 공유 제어 신호 및 주사 시작 신호를 생성하는 신호 제어부, 상기 제1 및 제2 전클록 신호와 제1 전하 공유 제어 신호에 기초하여 제1 전압과 제2 전압 사이에서 스윙하는 제1 및 제2 클록 신호를 생성하는 클록 신호 생성부, 그리고 상기 주사 시작 신호 및 상기 제1 및 제2 클록 신호에 기초하여 표시판의 화소에 인가되는 복수의 게이트 신호를 생성하는 게이트 구동부를 포함한다. 상기 클록 신호 생성부는, 제3 전압을 생성하는 전압 생성기, 상기 제1 전클록 신호 및 상기 제1 전하 공유 제어 신호에 따라 상기 전압 생성기, 상기 제1 전압 및 상기 제2 전압 중 하나와 연결되며, 상기 연결을 통하여 얻어진 신호를 상기 제1 클록 신호로서 출력단으로 출력하는 제1 클록 생성기, 그리고 상기 제2 전클록 신호 및 상기 제1 전하 공유 제어 신호에 따라 상기 전압 생성기, 상기 제1 전압 및 상기 제2 전압 중 하나와 연결되며, 상기 연결을 통하여 얻어진 신호를 상기 제2 클록 신호로서 출력단으로 출력하는 제2 클록 생성기를 포함한다. 상기 제2 전클록 신호는 상기 제1 전클록 신호를 180도 위상 이동한 것이고, 상기 제3 전압은 상기 제1 전압보다 낮고 상기 제2 전압보다 높으며, 상기 제1 및 제2 클록 신호는 각각 상기 제1 전압에서 상기 제2 전압으로 이행하거나 상기 제2 전압에서 상기 제1 전압으로 이행할 때 상기 제3 전압을 경유할 수 있다.

상기 제1 및 제2 클록 생성기는 각각, 상기 제1 또는 제2 전클록 신호 및 상기 제1 전하 공유 제어 신호에 따라 단속되며 상기 제1 전압과 상기 출력단 사이에 연결되어 있는 제1 스위치, 상기 제1 또는 제2 전클록 신호 및 상기 제1 전하 공유 제어 신호에 따라 단속되며 상기 제2 전압과 상기 출력단 사이에 연결되어 있는 제2 스위치, 그리고 상기 제1 또는 제2 전클록 신호 및 상기 제1 전하 공유 제어 신호에 따라 단속되며 상기 전압 생성기와 상기 출력단 사이에 연결되어 있는 제3 스위치를 포함할 수 있다.

상기 제1 또는 제2 전클록 신호 및 상기 전하 공유 제어 신호는 각각 제1값과 제2값을 가지며, 상기 제1 또는 제2 전클록 신호가 제1값이면 상기 전하 공유 제어 신호의 값에 관계 없이 상기 제1 및 제3 스위치는 열리고 상기 제2 스위치는 닫히고, 상기 제1 또는 제2 전클록 신호가 제2값이고 상기 전하 공유 제어 신호가 제1값이면, 상기 제1 스위치는 닫히고 상기 제2 및 제3 스위치는 열리며, 상기 제1 또는 제2 전클록 신호 및 상기 전하 공유 제어 신호가 모두 제2값이면, 상기 제1 및 제2 스위치는 열리고 상기 제3 스위치는 열릴 수 있다.

상기 전하 공유 제어 신호는 상기 제1 및 제2 전클록 신호의 상승면과 하강면 각각을 전후로 상승 및 하강할 수 있다.

상기 전압 생성기는 상기 축전기에 대하여 병렬로 상기 연산 증폭기의 출력단에 연결되어 있는 출력 저항을 더 포함하며, 상기 제1 및 제2 클록 생성기 각각의 출력단은 상기 출력 저항과 연결될 수 있다.

상기 게이트 구동부는 화소를 포함하는 표시판 내에 위치하며 복수의 박막을 포함할 수 있다.

상기 신호 제어부 및 상기 클록 신호 생성부는 상기 표시판의 외부에 위치할 수 있다.

상기 신호 제어부 및 상기 클록 신호 생성부는 하나의 칩으로 구현되어 상기 표시판의 위에 장착될 수 있다.

상기 신호 제어부는 상기 제1 및 제2 전클록 신호 외에 한 쌍 이상의 다른 전클록 신호를 생성하고, 상기 제1 전하 공유 제어 신호 외에 하나 이상의 다른 전하 공유 제어 신호를 생성하고, 상기 클록 신호 생성부는 상기 제1 및 제2 클록 생성기 외에 한 쌍 이상의 다른 클록 생성기를 더 포함하고, 상기 한 쌍 이상의 다른 클록 생성기는 각각 상기 한 쌍 이상의 다른 전클록 신호 중 하나 및 상기 하나 이상의 다른 전하 공유 제어 신호 중 하나에 기초하여 상기 제1 및 제2 클록 신호 이외의 한 쌍 이상의 다른 클록 신호 중 하나를 생성하고, 상기 한 쌍 이상의 다른 클록 신호는 각각 상기 제1 전압과 상기 제2 전압을 스윙하고, 상기 제1 전압에서 상기 제2 전압으로 이행하거나 상기 제2 전압에서 상기 제1 전압으로 이행할 때 상기 제3 전압을 경유하며, 상기 게이트 구동부는 상기 한 쌍 이상의 다른 클록 신호에 기초하여 상기 복수의 게이트 신호를 생성할 수 있다.

이와 같이 본 발명의 실시예에 따르면 표시 장치의 표시 품질을 개선하고 소비 전력을 낮출 수 있다.

도 1은 본 발명의 한 실시예에 따른 표시 장치용 구동 장치의 블록도이다.
도 2는 본 발명의 한 실시예에 따른 클록 신호 생성부의 블록도이 다.
도 3은 본 발명의 한 실시예에 따른 클록 생성기를 도시한 개략도이 다.
도 4는 도 3에 도시한 클록 생성기의 구현예이며, 도 5 내지 도 7은 본 발명의 실시예에 따른 전압 생성기의 구현예이다.
도 8은 본 발명의 한 실시예에 따른 클록 신호 생성부 및 신호 제어부의 개략도이 다.
도 9는 본 발명의 한 실시예에 따른 레벨 시프터의 파형도이 다.
도 10은 본 발명의 실시예에 따른 킥백 전압 감소 원리를 설명하기 위한 파형도이 다.
도 11 내지 도 13은 본 발명의 실시예에 따른 클록 신호 생성부의 파형도이다.
도 14 및 도 15는 본 발명의 실시예에 따른 구동 장치를 포함하는 표시 장치의 개략도이다.
도 16 내지 도 18은 본 발명의 실시예에 따른 표시 장치의 파형도이다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계 없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 도면 부호를 붙였다.

먼저, 도 1 내지 도 7을 참고하여 본 발명의 실시예에 따른 표시 장치용 구동 장치에 대하여 상세하게 설명한다.

도 1은 본 발명의 한 실시예에 따른 표시 장치용 구동 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 클록 신호 생성부의 블록도이고, 도 3은 본 발명의 한 실시예에 따른 클록 생성기를 도시한 개략도이고, 도 4는 도 3에 도시한 클록 생성기의 구현예이며, 도 5 내지 도 7은 본 발명의 실시예에 따른 전압 생성기의 구현예이다.

도 1을 참고하면, 본 실시예에 따른 표시 장치용 구동 장치는 클록 신호 생성부(100), 신호 제어부(200) 및 게이트 구동부(300)를 포함한다.

신호 제어부(200)는 표시 장치를 구동하기 위한 각종 제어 신호 예를 들면, 복수의 전클록 신호(CPVs), 전하 공유 제어 신호(GCS), 주사 시작 신호(STV) 등을 생성한다.

클록 신호 생성부(100)는 신호 제어부(200)로부터 전클록 신호(CPVs)와 전하 공유 제어 신호(GCS)를 받아 복수의 클록 신호(CKs)를 생성하여 출력한다. 클록 신호 생성부(100)가 생성하는 클록 신호(CKs)는 전클록 신호(CPVs)의 레벨을 높이고 상승면 및 하강면을 계단형으로 바꾼 것일 수 있다.

도 2를 참고하면, 클록 신호 생성부(100)는 전압 생성기(10)와 적어도 하나의 클록 생성기(21, 22)를 포함한다.

전압 생성기(10)는 필요한 전압(VF)(앞으로 "중간 전압"이라 함)을 생성하여 출력한다.

각각의 클록 생성기(21, 22)는 전압 생성기(10)의 출력 전압, 즉 중간 전압(VF)과 신호 제어부(200)로부터의 전클록 신호(CPV1, CPV2) 및 전하 공유 제어 신호(GCS1, GCS2)를 받아 클록 신호(CK1, CK2)를 생성한다. 두 개의 클록 생성기(21, 22)가 서로 쌍을 이루어 서로 반전된 전클록 신호(CPV1, CPV2)를 입력 받을 수 있으며, 이 경우 한 쌍의 클록 생성기(21, 22)에 입력되는 전하 공유 제어 신호(GCS1, GCS2)는 서로 동일할 수 있다. 그러나 이와는 달리 모든 클록 생성기(21, 22)가 별개의 클록 신호(CK1, CK2)를 생성할 수도 있다. 클록 생성기(21, 22)의 수효는 하나 이상일 수 있으며, 클록 생성기(21, 22)가 쌍을 이루는 경우에는 2 이상의 짝수일 수 있다.

도 3을 참고하면, 각각의 클록 생성기(20)는 제1 내지 제3 스위치(SW1, SW2, SW3)를 포함할 수 있다. 본 명세서에서 제1, 제2 등 순서를 나타내는 수사는 단순히 기재 순서에 따라 붙여진 것이며 다른 특별한 의미를 가지지 않는다. 특허청구범위 등에서는 기재되는 순서에 따라 앞에 붙는 서수가 바뀔 수도 있다.

제1 스위치(SW1)는 고전압(VGH)과 출력단 사이에 연결되어 있고, 제2 스위치(SW2)는 저전압(VGL)과 출력단 사이에 연결되어 있으며, 제3 스위치(SW3)는 중간 전압(VF)과 출력단 사이에 연결되어 있다. 제1 내지 제3 스위칭(SW1, SW2, SW3)는 전클록 신호(CPV)와 전하 공유 제어 신호(GCS)에 따라 개폐가 제어되며, 이에 따라 클록 생성기(20)는 고전압(VGH), 저전압(VGL) 및 중간 전압(VF) 중 하나를 선택하여 클록 신호(CK)로서 출력한다. 중간 전압(VF)은 클록 신호(CK)가 고전압(VGH)에서 저전압(VGL)으로 바뀌거나 반대로 저전압(VGL)에서 고전압(VGH)으로 바뀌는 경우에 경유한다.

클록 생성기(20)는 여러 가지 다양한 구조로 구현될 수 있으며, 그 한 예가 도 4에 도시되어 있다.

도 4에 도시한 클록 생성기(30)는 복수의 논리 게이트(OR1, OR2, INV1, INV2, INV3)와 3개의 전계 효과 트랜지스터(field effect transistor, FET)(Q1, Q2, Q3), 예를 들면 MOSFET(metal-oxide-silicon FET)를 포함한다. 트랜지스터(Q1, Q2, Q3)는 도 3에 도시한 스위치(SW1, SW2, SW3)에 해당한다. 논리 게이트(OR1, OR2, INV1, INV2, INV3)는 제1 및 제2 OR 게이트(OR1, OR2)와 제1 내지 제3 NOT 게이트(INV1, INV2, INV3)를 포함하며, 전클록 신호(CPV) 및 전하 공유 제어 신호(GCS)에 따라 트랜지스터(Q1, Q2, Q3)의 개폐를 제어한다.

제1 트랜지스터(Q1)는 예를 들면 p-채널 MOSFET로서 게이트는 제2 NOT 게이트(INV2)의 출력에 연결되어 있고, 소스는 게이트 하이 전압(VGH)에 연결되어 있으며, 드레인은 클록 생성기(30)의 출력단과 연결되어 있다.

제2 NOT 게이트(INV2)의 입력은 제1 OR 게이트(OR1)의 출력이며, 제1 OR 게이트(OR1)의 한 입력은 전클록 신호(CPV)이고, 다른 입력은 전하 공유 제어 신호(GCS)가 제1 NOT 게이트(INV1)를 통과하여 반전된 신호이다.

제2 트랜지스터(Q2)는 예를 들면 n-채널 MOSFET로서 게이트는 제2 OR 게이트(OR2)의 출력에 연결되어 있고, 소스는 클록 생성기(30)의 출력단과 연결되어 있으며, 드레인은 전압 생성기(10)의 출력과 연결되어 있다. 제2 OR 게이트(OR2)의 한 입력은 전클록 신호(CPV)이고, 다른 입력은 전하 공유 제어 신호(GCS)이다.

제3 트랜지스터(Q3)는 예를 들면 n-채널 MOSFET로서 게이트는 제3 NOT 게이트(INV3)의 출력에 연결되어 있고, 소스는 저전압(VGL)과 연결되어 있으며, 드레인은 클록 생성기(30)의 출력단과 연결되어 있다. 제3 NOT 게이트(INV3)의 입력은 전클록 신호(CPV)이다.

전압 생성기(10) 또한 여러 가지 다양한 구조로 구현될 수 있으며, 그 예가 도 5 내지 도 7에 도시되어 있다.

도 5에 도시한 전압 생성기(10)는 복수의 분배 저항(R1, R2), 연산 증폭기(OP), 축전기(CF) 및 출력 저항(RD)을 포함한다.

복수의 저항(R1, R2)은 직렬로 연결되어 전압원(AVDD)의 전압을 분배하여 연산 증폭기(OP)의 양의 단자(+)에 공급한다. 연산 증폭기(OP)는 전압원(AVDD)에 의하여 바이어스되어 있으며 출력 저항(RD)에 연결된 출력단과 연산 증폭기(OP)의 음의 단자(-)가 피드백 연결되어 저항(R1, R2)으로부터의 전압을 안정적으로 출력한다. 축전기(CF)는 연산 증폭기(OP)의 출력단에 출력 저항(RD)와 병렬로 연결되어 있으며 외부에서 들어오는 전하를 저장하였다가 필요한 경우에 출력하여 전압 생성기(10)의 출력이 안정적으로 유지되도록 한다. 여기에서 저항(R1, R2)의 저항값을 조절하면 전압 생성기(10)의 출력 전압의 크기를 조절할 수 있으며, 출력 저항(RD)의 크기를 조절하면 축전기(CF)에 저장된 전하의 이동 속도를 조절할 수 있다. 여기에서 출력 저항(RD)은 생략할 수 있다.

도 6에 도시한 전압 생성기(14)는 외부 전원(AVDD)에 병렬로 연결되어 있는 축전기(CF)와 출력 저항(RD)을 포함한다.

도 7에 도시한 전압 생성기(16)는 접지(GND)에 연결된 출력 저항(RD)을 포함한다.

다시 도 1을 참고하면, 게이트 구동부(300)는 신호 제어부(200)로부터 주사 시작 신호(STV)를 받고, 클록 신호 생성부(100)로부터 클록 신호(CKs)를 받아 복수의 게이트 신호를 생성하고 이를 표시판(도시하지 않음)의 해당하는 게이트선(GLs)에 인가한다. 게이트선(GLs)에 연결되어 있는 복수의 화소(도시하지 않음)는 게이트선(GL)에 인가된 신호에 따라 해당하는 영상을 표시한다.

여기에서 각각의 게이트 신호는 고전압(VGH)과 저전압(VGL)의 조합으로 이루어질 수 있으며, 고전압(VGH) 구간은 짧고 저전압(VGL) 구간은 길 수 있다. 화소는 스위칭 소자(도시하지 않음), 예를 들면 전계 효과 트랜지스터를 포함하며, 고전압(VGH)은 스위칭 소자를 턴온시키는 게이트 온 전압(VON)과 실질적으로 동일하고, 저전압(VGL)은 스위칭 소자를 턴오프시키는 게이트 오프 전압(VOFF)과 실질적으로 동일할 수 있다. 스위칭 소자가 턴온되면 해당 화소가 표시할 영상을 나타내는 데이터 전압이 화소에 인가될 수 있으며, 스위칭 소자가 턴오프되면 화소에 인가된 데이터 전압이 그대로 유지될 수 있다.

다음, 도 8 내지 도 13을 참고하여 본 발명의 한 실시예에 따른 클록 신호 생성부의 예 및 그 동작에 대하여 상세하게 설명한다.

도 8은 본 발명의 한 실시예에 따른 클록 신호 생성부 및 신호 제어부의 개략도이고, 도 9는 본 발명의 한 실시예에 따른 레벨 시프터의 파형도이고, 도 10은 본 발명의 실시예에 따른 킥백 전압 감소 원리를 설명하기 위한 파형도이며, 도 11 내지 도 13은 본 발명의 실시예에 따른 클록 신호 생성부의 파형도이다.

도 8를 참고하면, 본 실시예에 따른 클록 신호 생성부(400)는 전압 생성기(410)와 제1 레벨 시프터(420) 및 제2 레벨 시프터(430)를 포함한다.

전압 생성기(410)는 복수의 분배 저항(R1, R2), 연산 증폭기(OP), 축전기(CF) 및 출력 저항(RD)을 포함하며, 도 5에 도시한 전압 생성기(12)와 실질적으로 동일한 구조를 가지므로 상세한 설명을 생략한다.

제1 및 제2 레벨 시프터(420, 430)는 각각 제1 내지 제3 스위치(SW1, SW2, SW3)를 포함하며 클록 신호(CK1, CK2)를 출력한다. 제1 및 제2 레벨 시프터(420, 430)는 도 3에 도시한 클록 생성기(20)와 실질적으로 동일한 구조를 가지므로 상세한 설명을 생략한다. 단, 전클록 신호(CPV1, CPV2)의 전압 레벨을 변화시킨다는 의미에서 클록 생성기 대신 레벨 시프터라는 용어를 사용하였다.

신호 제어부(500)는 제1 및 제2 전클록 신호(CPV1, CPV2)와 전하 공유 제어 신호(GCS1)를 생성하여, 제1 전클록 신호(CPV1)와 전하 공유 제어 신호(GCS1)는 제1 레벨 시프터(420)로, 제2 전클록 신호(CPV2)와 전하 공유 제어 신호(GCS1)는 제2 레벨 시프터(430)로 출력한다. 제1 전클록 신호(CPV1)와 제2 전클록 신호(CPV2)는 반전 관계, 또는 180도 위상 이동한 관계일 수 있다.

그러면 이러한 레벨 시프터의 동작에 대하여 도 9를 참고로 상세하게 설명한다. 각각의 레벨 시프터(420, 430)의 동작 원리는 실질적으로 동일하므로 편의 상 하나의 레벨 시프터에 대해서만 설명한다. 도 9에서 레벨 시프터에 입력되는 전클록 신호는 CPV로, 전하 공유 제어 신호는 GCS로, 클록 신호는 CK로 표기하였다.

먼저, 레벨 시프터(420, 430)의 스위치(SW1, SW2, SW3)는 높은 전압과 낮은 전압을 반복하는 전클록 신호(CPV)와 전하 공유 제어 신호(GCS)의 크기 조합에 따라 단속(斷續) 또는 개폐가 결정되며 이는 다음 표 1에 나타낸 바와 같다.

CPV	GCS	SW1	SW2	SW3
0 (저)	0 (저)	개	폐	개
0 (저)	1 (고)	개	폐	개
1 (고)	0 (저)	폐	개	개
1 (고)	1 (고)	개	개	폐

여기에서 "개"는 스위치가 개방되어 전류가 흐르지 못하는 상태를 뜻하고, "폐"는 스위치가 닫혀 전류가 흐르는 상태를 의미한다.

도 9를 참고하면, 먼저 제1 구간(T1)에서는 전클록 신호(CPV) 및 전하 공유 제어 신호(GCS)가 1이며, 이때 제1 및 제2 스위치(SW1, SW2)는 열린 상태, 제3 스위치(SW3)는 닫힌 상태이다. 그러면 레벨 시프터(420, 430)의 출력단은 고전압(VGH) 및 저전압(VGL)과 끊어지고, 전압 생성기(410)와 연결되어 전하 공유 상태가 되며 이에 따라 클록 신호(CK)는 전압 생성기(410)의 출력 전압인 중간 전압(VF)과 동일하게 된다. 도 9에 도시한 것처럼 클록 신호(CK)의 이전 전압이 저전압(VGL)이었다면, 이보다 높은 전압인 중간 전압(VF)으로 곡선을 그리면서 올라간다.

다음, 제2 구간(T2)이 시작하면, 전클록 신호(CPV)는 1인 상태를 유지하고 전하 공유 제어 신호(GCS)가 1에서 0으로 바뀐다. 그러면 제1 스위치(SW1)는 열린 상태에서 닫힌 상태로 바뀌고, 제2 스위치(SW2)는 열린 상태를 유지하며, 제3 스위치(SW3)는 닫힌 상태에서 열린 상태로 바뀐다. 이에 따라 레벨 시프터(420, 430)의 출력단은 고전압(VGH)과 연결되고 이에 따라 클록 신호(CK)는 고전압(VGH)이 된다.

제2 구간(T2)에서 클록 신호(CK)가 중간 전압(VF)으로부터 고전압(VGH)으로 이행하는 것은 거의 순간적으로 이루어져서 도 9에서 보는 것처럼 거의 수직에 가까운 직선형이 되며, 제1 구간(T2)의 전하 공유 단계에서의 전압 변화 곡선과는 사뭇 다르다. 이는 전하 공유 단계에서 레벨 시프터(420, 430)의 출력단이 외부의 전원과 직접 연결되는 것이 아니라 연산 증폭기(OP)와 축전기(CF) 등 내부 회로를 포함하는 전압 생성기(410)와 연결되기 때문이며, 전압 생성기(410)의 축전기(CF)에 있던 전하들이 저항(RD)을 거쳐 클록 신호 생성부(400)의 출력단으로 빠져 나가는데 다소 시간이 소요되기 때문이다.

다음, 제3 구간(T3)에서는 전클록 신호(CPV)가 1을 유지한 상태에서 전하 공유 제어 신호(GCS)가 다시 0에서 1로 바뀐다. 그러면 제1 구간(T1)에서와 마찬가지로 제1 및 제2 스위치(SW1, SW2)는 열린 상태, 제3 스위치(SW3)는 닫힌 상태가 되고, 레벨 시프터(420, 430)의 출력단은 전압 생성기(410)와 연결되어 전하 공유 상태가 된다. 이에 따라 클록 신호(CK)는 도 9에 도시한 것과 같은 곡선을 그리면서 중간 전압(VF)이 된다.

다음, 제4 구간(T4)에서는 전하 공유 제어 신호(GCS)가 1을 유지한 상태에서 전클록 신호(CPV)가 1에서 0으로 바뀐다. 그러면 제1 스위치(SW1)는 열린 상태를 유지하고, 제2 스위치(SW2)는 열린 상태에서 닫힌 상태로 바뀌며, 제3 스위치(SW3)는 닫힌 상태에서 열린 상태로 바뀐다. 이에 따라 레벨 시프터(420, 430)의 출력단은 저전압(VGL)과 연결되고 이에 따라 클록 신호(CK)는 도 9에 도시한 바와 같이 거의 직선을 그리면서 중간 전압(VF)에서 저전압(VGL)으로 바뀐다.

마지막으로, 제5 구간(T5)에서는 전하 공유 제어 신호(GCS)가 0을 유지한 상태에서 전클록 신호(CPV)가 1에서 0으로 바뀌어 둘다 로 상태가 된다. 그러면 제4 구간(T4)에서와 마찬가지로 제1 및 제3 스위치(SW1, SW3)는 열린 상태, 제2 스위치(SW2)는 닫힌 상태를 유지하므로 클록 신호(CK)는 계속해서 저전압(VGL)을 유지한다.

앞에서 도 1을 참고하여 설명했듯이, 클록 신호(CK)는 게이트 구동부(300)로 입력되고 게이트 구동부(300)는 이에 기초하여 게이트 신호를 생성한다. 그런데 도 10에 나타낸 것처럼 클록 신호(CK)의 상승면과 하강면이 곡선을 그리므로, 게이트 신호 또한 곡선을 그릴 수 있다. 예를 들면 도 10에 GSf로 나타낸 것처럼 하강할 때 게이트 온 전압(VON)에서 곡선을 그리면서 미리 중간 전압(VF)까지 떨어졌다가 다시 거의 직선을 그리면서 게이트 오프 전압(VOFF)으로 떨어질 수 있다. 본 실시예에 따른 게이트 신호(GSf)는 게이트 오프 전압(VOFF)에서 게이트 온 전압(VON)으로 상승할 때도 중간 전압(VF)까지는 도 9에 도시한 클록 신호(CK)와 유사한 형태로 상승할 수 있으나, 설명의 편의를 위하여 도 10에서는 이를 생략하고 직선으로 도시하였다. 도 10에서 GSi는 클록 신호가 본 실시예와 달리 구형파일 때의 게이트 신호를 나타낸 것으로서 비교를 위하여 도시하였다.

예를 들어 액정 표시 장치의 경우 표시판(도시하지 않음)의 화소와 연결되어 있는 데이터선에 데이터 신호(DS)가 인가되고 있는 상태에서 게이트 신호가 게이트 온 전압(VON)이 되면 데이터 신호(DS)의 전압이 화소에 충전된다. 게이트 신호가 게이트 오프 전압(VOFF)으로 갑자기 떨어지는 순간, 화소의 스위칭 소자, 예를 들면 트랜지스터의 게이트 단자와 소스 또는 드레인 전극 사이의 기생 용량으로 인하여 화소의 전압이 순간적으로 약간 하강하는데 이때의 전압 강하를 이른바 "킥백 전압"이라 한다.

이러한 킥백 전압은 게이트 신호의 전압 변화량에 비례하는데, 구형파인 게이트 신호(GSi)의 경우 게이트 온 전압(VON)에서 게이트 오프 전압(VOFF)까지 급격하게 전압이 떨어지며, 전압 강하시 전압 변화량은 ΔVa = VON - VOFF 이다. 그러나 본 실시예에 따른 게이트 신호(GSf)의 경우, 곡선을 이루면서 게이트 온 전압(VON)에서 중간 전압(VF)까지 전압이 하강할 때는 전압 변화량이 킥백 전압에 영향을 미치지 않고, 중간 전압(VF)에서 게이트 오프 전압(VOFF)까지의 갑작스런 전압 강하만이 킥백 전압에 영향을 미친다. 이때의 전압 변화량(ΔVb = VF - VOFF)은 구형파인 게이트 신호(GSi)의 경우의 전압 변화량(ΔVa)에 비하여 적으므로 본 실시예의 경우 킥백 전압이 줄어들 수 있다. 도 10에서 VDi는 구형파인 게이트 신호(GSi)의 경우의 화소 전압을 나타내고 VDf는 본 실시예에 따른 게이트 신호(GSf)의 경우의 화소 전압을 나타낸다.

또한 게이트 신호 당 소모 전력은 높은 전압과 낮은 전압의 차이의 제곱에 비례하는데, 구형파인 게이트 신호(GSi)의 경우 그 차이가 ΔVa (= VON - VOFF)이지만, 본 실시예의 경우 ΔVb (= VF - VOFF)이므로 소비 전력 또한 줄 수 있다.

앞에서 도 2를 참고하여 설명하였듯이, 제1 및 제2 레벨 시프터(420, 430)은 서로 반전된 전클록 신호(CPV1, CPV2)를 입력 받을 수 있으며 이 경우의 파형이 도 11에 도시되어 있다.

도 11을 참고하면, 제2 레벨 시프터(430)의 경우 제1 전클록 신호(CPV1) 대신 이와 반전 관계인 제2 전클록 신호(CPV)를 입력 받을 수 있으며 이 경우 제2 레벨 시프터(430)의 출력인 제2 클록 신호(CK2)는 제1 레벨 시프터(420)의 출력인 제1 클록 신호(CK1)를 대략 180 도만큼 위상 이동한 신호와 동일할 수 있다.

도 11에서 볼 수 있듯이, 본 실시예에서는 제1 클록 신호(CK1)와 제2 클록 신호(CK2)의 전압 변화 구간이 인접하지만 서로 겹치지 않는다. 즉, 제2 클록 신호(CK2)의 전압 상승은 제1 클록 신호(CK1)의 전압 하강이 끝난 직후에 시작하며, 제2 클록 신호(CK2)의 전압 하강이 완료된 직후에 제1 클록 신호(CK1)의 전압 상승이 시작된다.

이와는 달리 제1 클록 신호(CK1)와 제2 클록 신호(CK2)의 전압 변화 구간이 겹치게 할 수 있다. 본 실시예에서는 별도의 중간 전압(VF)을 생성하고 전압 상승이나 하강 시 이 중간 전압(VF)에 연결하도록 하고 있으나, 그렇지 않고 예를 들어 고저가 반대인 제1 클록 신호(CK1)와 제2 클록 신호(CK2)를 서로 연결하여 두 신호(CK1, CK2)의 전하 공유를 통하여 동시에 두 신호(CK1, CK2)의 전압 값을 변화시킬 수 있다. 그러나 이와 같이 두 신호(CK1, CK2)의 변화가 동시에 일어나는 방식의 경우에는 전압 변화 구간이 길어질수록 노이즈가 커져서 동작이 제대로 되지 않을 수 있다.

본 실시예의 경우에는 이러한 노이즈가 거의 발생하지 않으므로 소비 전력을 줄이기 위하여 전압 변화 구간을 늘리는 데 거의 제한이 없다.

본 실시예와 같은 회로를 실제로 제작하여 실험한 결과 구형파인 게이트 신호를 사용할 때에 비하여 게이트 구동부의 소비 전력은 약 31.7%가 줄었고, 모듈의 소비 전력은 11.2%가 줄었다.

전압 변화 구간을 늘리기 위해서는 도 12에 도시한 것처럼 클록 신호(CK1, CK2)가 상승 또는 하강이 그리는 곡선의 기울기를 줄이면 되는데 이는 전하 공유 제어 신호(GCS1)의 상승 시점과 하강 시점을 바꾸어 줌으로써 조절 가능하다. 예를 들어 제1 또는 전클록 신호(CPV1, CPV2)가 1이고 전하 공유 제어 신호(GCS1)가 0일 때, 전하 공유 제어 신호(GCS1)의 상승 시점을 앞당겨 주면 제1 또는 제2 클록 신호(CK1, CK2)가 고전압(VGH) 중간 전압(VF)으로 떨어질 때의 곡선의 기울기를 완만하게 할 수 있다. 또한 제1 또는 전클록 신호(CPV1, CPV2)가 0이고 전하 공유 제어 신호(GCS1)가 1일 때, 전하 공유 제어 신호(GCS1)의 하강 시점을 늦춰 주면 제1 또는 제2 클록 신호(CK1, CK2)가 저전압(VGL)에서 중간 전압(VF)으로 올라갈 때의 곡선의 기울기를 완만하게 할 수 있다.

앞서 설명하였듯이, 전압 생성기(410)에 있는 저항(R1, R2)의 저항값을 조절하면 전압 생성기(410)의 출력 전압의 크기를 조절할 수 있으며, 출력 저항(RD)의 크기를 조절하면 축전기(CF)에 저장된 전하의 이동 속도를 조절할 수 있다. 도 13을 참고하면, 예를 들어 R1/R2을 크게 하면 전압 생성기(10)의 출력 전압이 VF에서 VF1으로 상승하고, 반대로 R1/R2를 줄이면 전압 생성기(10)의 출력 전압이 VF에서 VF2로 하강할 수 있다. 예를 들어 출력 저항(RD)의 크기를 줄이면 도 13에서 원 안에 표시한 바와 같이 전압 상승 곡선의 기울기가 커져서 더 빨리 중간 전압(VF)에 도달할 수 있다.

이상에서 설명한 클록 신호 생성부를 포함하는 표시 장치용 구동 장치는 여러 형태로 구현될 수 있다. 이에 대하여 도 14 내지 도 18을 참고하여 상세하게 설명한다.

도 14 및 도 15는 본 발명의 실시예에 따른 구동 장치를 포함하는 표시 장치의 개략도이고, 도 16 내지 도 18은 본 발명의 실시예에 따른 표시 장치의 파형도이다.

도 14에 도시한 표시 장치(800)는 표시판(810), 회로 기판(820) 및 가요성(flexible) 회로 필름(830)을 포함한다. 가요성 회로 필름(830)은 표시판(810)과 회로 기판(820)에 부착되어 이들을 연결할 수 있다.

표시판(810)은 유리 따위의 투명한 물질로 만들어진 기판(도시하지 않음)을 포함할 수 있으며, 기판 위에는 영상을 표시하는 복수의 화소(PX)와 복수의 게이트선(GL) 및 복수의 데이터선(DL)이 형성되어 있을 수 있다. 각각의 화소(PX)는 박막 트랜지스터(Q)를 포함할 수 있는데, 박막 트랜지스터(Q)의 게이트는 게이트선(GL)과 연결되어 있고, 드레인은 데이터선(DL)과 연결되어 있다. 표시판(810)은 액정 표시, 유기 발광 표시 등 평판 표시 방식의 표시판일 수 있다.

표시판(810)에는 또한 게이트 구동부(840)가 형성될 수 있다. 게이트 구동부(840)는 게이트선(GL)과 연결되어 게이트 신호를 인가한다. 게이트 구동부(840)를 이루는 회로 소자들은 박막 트랜지스터(Q)와 마찬가지로 복수의 박막으로 이루어질 수 있으며, 박막 트랜지스터(Q)를 형성할 때 함께 형성할 수 있다.

회로 기판(820)에는 신호 제어부(850) 및 클록 신호 생성부(860)가 구비되어 있다. 신호 제어부(850)와 클록 신호 생성부(860)는 각각 별개의 반도체 칩으로 만들어져 표시판(910) 위에 장착될 수 있지만, 하나의 칩으로 구현될 수도 있다. 클록 신호 생성부(860)는 앞에서 설명한 예들 중 어느 하나일 수 있다.

가요성 회로 필름(830) 위에는 데이터 구동부(870)가 예를 들면 칩의 형태로 구현 및 장착될 수 있으며, 데이터 구동부(870)는 데이터선(DL)과 연결되어 데이터 신호를 인가한다. 데이터 구동부(870)는 신호 제어부(850)의 제어를 받을 수 있다.

이러한 표시 장치에서 신호 제어부(850)는 전클록 신호(CPVs), 전하 공유 제어 신호(GCS), 주사 시작 신호(STV)를 생성하여 이를 클록 신호 생성부(860)로 출력하고, 클록 신호 생성부(860)는 전클록 신호(CPVs)와 전하 공유 제어 신호(GCS)에 기초하여 클록 신호(CKs)를 생성하여 게이트 구동부(840)에 출력하는 한편, 주사 시작 신호(STV) 또한 게이트 구동부(840)에 전달한다.

게이트 구동부(840)는 클록 신호(CKs)에 기초하여 게이트 신호를 생성하고 이를 게이트선(GL)에 인가하며, 데이터 구동부(870)는 데이터 신호를 데이터선(DL)에 인가한다. 화소(PX)의 트랜지스터(Q)는 게이트 신호에 따라서 턴 온되어 데이터 신호를 받으며, 화소는 입력 받은 데이터 신호에 따라 영상을 표시한다.

도 15에 도시한 표시 장치(900)는 표시판(910)을 포함하며, 표시판(910) 위에 게이트 구동부(920) 및 구동 칩(930)이 구비되어 있다.

표시판(910)은 유리 따위의 투명한 물질로 만들어질 수 있으며, 도 14와 같이 복수의 화소(도시하지 않음)와 복수의 게이트선(GLl, GLr) 및 복수의 데이터선(도시하지 않음) 등이 형성되어 있을 수 있다. 표시판(910)은 액정 표시, 유기 발광 표시 등 평판 표시 방식의 표시판일 수 있다.

게이트 구동부(920)는 표시판(910)의 양쪽에 구비된 구동 회로(922, 924)를 포함할 수 있다. 게이트선(GLl, GLr)은 왼쪽 구동 회로(922)와 오른쪽 구동 회로(924)에 번갈아 연결될 수 있다. 구동 회로(922, 924)를 이루는 회로 소자들은 복수의 박막으로 이루어질 수 있으며, 화소를 형성할 때 함께 형성할 수 있다.

구동 칩(930)은 표시판(910) 위에 장착되어 있으며, 신호 제어부(도시하지 않음), 클록 신호 생성부(도시하지 않음), 데이터 구동부(도시하지 않음) 등을 포함할 수 있다. 즉, 신호 제어부와 클록 신호 생성부가 하나의 구동 칩(930)으로 구현될 수 있다. 클록 신호 생성부는 앞에서 설명한 예들 중 어느 하나일 수 있다.

도 14 및 도 15에 도시한 표시 장치의 게이트 구동부(840, 920)에서 게이트 신호를 생성할 때에는, 한 쌍의 클록 신호를 사용하는 단일(single) 구동, 두 쌍의 클록 신호를 생성하는 2배(double) 구동, 네 쌍의 클록 신호를 사용하는 4배(quadruple) 구동 방식 등을 사용할 수 있다. 도 16은 단일 구동, 도 17은 2배 구동, 도 18은 4배 구동을 보여준다. 도 16 내지 도 18에 도시한 것처럼, 전하 공유 제어 신호(GCSi)는 두 개의 클록 신호(CKi) 당 한 개씩만 필요하다.

특히, 도 15와 같은 경우에는 왼쪽 구동 회로(922)에 연결된 게이트선(GLl)과 오른쪽 구동 회로(924)에 연결된 게이트선(GLr)에 번갈아 게이트 신호를 인가하므로, 4배 구동 방식을 사용할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

10, 12, 14, 16, 410: 전압 생성기
20, 21, 22, 30, 420, 430: 클록 생성기
100, 400, 860: 클록 신호 생성부
200, 500, 850: 신호 제어부
300, 840, 920: 게이트 구동부
800, 900: 표시 장치
810, 910: 표시판
820: 회로 기판
830: 가요성 회로 필름
870: 데이터 구동부
922, 924: 구동 회로
930: 구동 칩

Claims

전클록 신호, 전하 공유 제어 신호 및 주사 시작 신호를 생성하는 신호 제어부,
상기 전클록 신호 및 전하 공유 제어 신호에 기초하여 제1 전압과 제2 전압 사이에서 스윙하는 클록 신호를 생성하는 클록 신호 생성부, 그리고
상기 주사 시작 신호 및 상기 클록 신호에 기초하여 표시판의 화소에 인가되는 게이트 신호를 생성하는 게이트 구동부
를 포함하고,
상기 클록 신호 생성부는,
제3 전압을 생성하는 전압 생성기, 그리고
상기 전클록 신호 및 상기 전하 공유 제어 신호에 따라 상기 전압 생성기, 상기 제1 전압 및 상기 제2 전압 중 하나와 연결되며, 상기 연결을 통하여 얻어진 신호를 상기 클록 신호로서 출력단으로 출력하는 클록 생성기
를 포함하고,
상기 제3 전압은 상기 제1 전압보다 낮고 상기 제2 전압보다 높으며,
상기 클록 신호는 상기 제1 전압에서 상기 제2 전압으로 이행하거나 상기 제2 전압에서 상기 제1 전압으로 이행할 때 상기 제3 전압을 경유하는
표시 장치의 구동 장치.
제1항에서,
상기 클록 생성기는,
상기 전클록 신호 및 상기 전하 공유 제어 신호에 따라 단속되며 상기 제1 전압과 상기 출력단 사이에 연결되어 있는 제1 스위치,
상기 전클록 신호 및 상기 전하 공유 제어 신호에 따라 단속되며 상기 제2 전압과 상기 출력단 사이에 연결되어 있는 제2 스위치, 그리고
상기 전클록 신호 및 상기 전하 공유 제어 신호에 따라 단속되며 상기 전압 생성기와 상기 출력단 사이에 연결되어 있는 제3 스위치
를 포함하는
표시 장치의 구동 장치.
제2항에서,
상기 전클록 신호 및 상기 전하 공유 제어 신호는 각각 제1값과 제2값을 가지며,
상기 전클록 신호가 제1값이면 상기 전하 공유 제어 신호의 값에 관계 없이 상기 제1 및 제3 스위치는 열리고 상기 제2 스위치는 닫히고,
상기 전클록 신호가 제2값이고 상기 전하 공유 제어 신호가 제1값이면, 상기 제1 스위치는 닫히고 상기 제2 및 제3 스위치는 열리며,
상기 전클록 신호 및 상기 전하 공유 제어 신호가 모두 제2값이면, 상기 제1 및 제2 스위치는 열리고 상기 제3 스위치는 열리는
표시 장치의 구동 장치.
제3항에서,
상기 전하 공유 제어 신호는 상기 전클록 신호의 상승면과 하강면 각각을 전후로 상승 및 하강하는 표시 장치의 구동 장치.
제4항에서,
상기 전압 생성기는,
직렬로 연결되어 전압원의 전압을 분배하여 출력하는 복수의 입력 저항,
상기 입력 저항의 출력과 연결되어 있는 양의 단자, 그리고 피드백 연결되어 있는 음의 단자 및 출력 단자를 가지는 연산 증폭기, 그리고
상기 연산 증폭기의 출력 단자와 연결되어 있는 축전기
를 포함하는
표시 장치의 구동 장치.
제5항에서,
상기 전압 생성기는 상기 축전기에 대하여 병렬로 상기 연산 증폭기의 출력단에 연결되어 있는 출력 저항을 더 포함하며,
상기 클록 생성기의 출력단은 상기 출력 저항과 연결되어 있는
표시 장치의 구동 장치.
제4항에서,
상기 전압 생성기는,
전압원에 연결되어 있는 축전기, 그리고
상기 축전기에 대하여 병렬로 상기 전압원과 출력단에 연결되어 있는 출력 저항
을 포함하는 표시 장치의 구동 장치.
제4항에서,
상기 전압 생성기는 접지와 연결되어 있는 출력 저항을 포함하는 표시 장치의 구동 장치.
제1 및 제2 전클록 신호, 제1 전하 공유 제어 신호 및 주사 시작 신호를 생성하는 신호 제어부,
상기 제1 및 제2 전클록 신호와 제1 전하 공유 제어 신호에 기초하여 제1 전압과 제2 전압 사이에서 스윙하는 제1 및 제2 클록 신호를 생성하는 클록 신호 생성부, 그리고
상기 주사 시작 신호 및 상기 제1 및 제2 클록 신호에 기초하여 표시판의 화소에 인가되는 복수의 게이트 신호를 생성하는 게이트 구동부
를 포함하고,
상기 클록 신호 생성부는,
제3 전압을 생성하는 전압 생성기,
상기 제1 전클록 신호 및 상기 제1 전하 공유 제어 신호에 따라 상기 전압 생성기, 상기 제1 전압 및 상기 제2 전압 중 하나와 연결되며, 상기 연결을 통하여 얻어진 신호를 상기 제1 클록 신호로서 출력단으로 출력하는 제1 클록 생성기, 그리고
상기 제2 전클록 신호 및 상기 제1 전하 공유 제어 신호에 따라 상기 전압 생성기, 상기 제1 전압 및 상기 제2 전압 중 하나와 연결되며, 상기 연결을 통하여 얻어진 신호를 상기 제2 클록 신호로서 출력단으로 출력하는 제2 클록 생성기
를 포함하고,
상기 제2 전클록 신호는 상기 제1 전클록 신호를 180도 위상 이동한 것이고,
상기 제3 전압은 상기 제1 전압보다 낮고 상기 제2 전압보다 높으며,
상기 제1 및 제2 클록 신호는 각각 상기 제1 전압에서 상기 제2 전압으로 이행하거나 상기 제2 전압에서 상기 제1 전압으로 이행할 때 상기 제3 전압을 경유하는
표시 장치의 구동 장치.
제9항에서,
상기 제1 및 제2 클록 생성기는 각각,
상기 제1 또는 제2 전클록 신호 및 상기 제1 전하 공유 제어 신호에 따라 단속되며 상기 제1 전압과 상기 출력단 사이에 연결되어 있는 제1 스위치,
상기 제1 또는 제2 전클록 신호 및 상기 제1 전하 공유 제어 신호에 따라 단속되며 상기 제2 전압과 상기 출력단 사이에 연결되어 있는 제2 스위치, 그리고
상기 제1 또는 제2 전클록 신호 및 상기 제1 전하 공유 제어 신호에 따라 단속되며 상기 전압 생성기와 상기 출력단 사이에 연결되어 있는 제3 스위치
를 포함하는
표시 장치의 구동 장치.
제10항에서,
상기 제1 또는 제2 전클록 신호 및 상기 전하 공유 제어 신호는 각각 제1값과 제2값을 가지며,
상기 제1 또는 제2 전클록 신호가 제1값이면 상기 전하 공유 제어 신호의 값에 관계 없이 상기 제1 및 제3 스위치는 열리고 상기 제2 스위치는 닫히고,
상기 제1 또는 제2 전클록 신호가 제2값이고 상기 전하 공유 제어 신호가 제1값이면, 상기 제1 스위치는 닫히고 상기 제2 및 제3 스위치는 열리며,
상기 제1 또는 제2 전클록 신호 및 상기 전하 공유 제어 신호가 모두 제2값이면, 상기 제1 및 제2 스위치는 열리고 상기 제3 스위치는 열리는
표시 장치의 구동 장치.
제11항에서,
상기 전하 공유 제어 신호는 상기 제1 및 제2 전클록 신호의 상승면과 하강면 각각을 전후로 상승 및 하강하는 표시 장치의 구동 장치.
제12항에서,
상기 전압 생성기는,
직렬로 연결되어 전압원의 전압을 분배하여 출력하는 복수의 입력 저항,
상기 입력 저항의 출력과 연결되어 있는 양의 단자, 그리고 피드백 연결되어 있는 음의 단자 및 출력 단자를 가지는 연산 증폭기, 그리고
상기 연산 증폭기의 출력 단자와 연결되어 있는 축전기
를 포함하는
표시 장치의 구동 장치.
제13항에서,
상기 전압 생성기는 상기 축전기에 대하여 병렬로 상기 연산 증폭기의 출력단에 연결되어 있는 출력 저항을 더 포함하며,
상기 제1 및 제2 클록 생성기 각각의 출력단은 상기 출력 저항과 연결되어 있는
표시 장치의 구동 장치.
제12항에서,
상기 전압 생성기는,
전압원에 연결되어 있는 축전기, 그리고
상기 축전기에 대하여 병렬로 상기 전압원과 출력단에 연결되어 있는 출력 저항
을 포함하는 표시 장치의 구동 장치.
제12항에서,
상기 전압 생성기는 접지와 연결되어 있는 출력 저항을 포함하는 표시 장치의 구동 장치.
제9항 내지 제16항 중 어느 한 항에서,
상기 게이트 구동부는 화소를 포함하는 표시판 내에 위치하며 복수의 박막을 포함하는 표시 장치의 구동 장치.
제17항에서,
상기 신호 제어부 및 상기 클록 신호 생성부는 상기 표시판의 외부에 위치하는 표시 장치의 구동 장치.
제18항에서,
상기 신호 제어부 및 상기 클록 신호 생성부는 하나의 칩으로 구현되어 상기 표시판의 위에 장착되어 있는 표시 장치의 구동 장치.
제9항 내지 제16항 중 어느 한 항에서,
상기 신호 제어부는 상기 제1 및 제2 전클록 신호 외에 한 쌍 이상의 다른 전클록 신호를 생성하고, 상기 제1 전하 공유 제어 신호 외에 하나 이상의 다른 전하 공유 제어 신호를 생성하고,
상기 클록 신호 생성부는 상기 제1 및 제2 클록 생성기 외에 한 쌍 이상의 다른 클록 생성기를 더 포함하고,
상기 한 쌍 이상의 다른 클록 생성기는 각각 상기 한 쌍 이상의 다른 전클록 신호 중 하나 및 상기 하나 이상의 다른 전하 공유 제어 신호 중 하나에 기초하여 상기 제1 및 제2 클록 신호 이외의 한 쌍 이상의 다른 클록 신호 중 하나를 생성하고,
상기 한 쌍 이상의 다른 클록 신호는 각각 상기 제1 전압과 상기 제2 전압을 스윙하고, 상기 제1 전압에서 상기 제2 전압으로 이행하거나 상기 제2 전압에서 상기 제1 전압으로 이행할 때 상기 제3 전압을 경유하며,
상기 게이트 구동부는 상기 한 쌍 이상의 다른 클록 신호에 기초하여 상기 복수의 게이트 신호를 생성하는
표시 장치의 구동 장치.