KR20130011531A - 금속 산화물 박막의 형성 방법 및 이를 이용한 전자 소자 - Google Patents

금속 산화물 박막의 형성 방법 및 이를 이용한 전자 소자 Download PDF

Info

Publication number
KR20130011531A
KR20130011531A KR1020110072752A KR20110072752A KR20130011531A KR 20130011531 A KR20130011531 A KR 20130011531A KR 1020110072752 A KR1020110072752 A KR 1020110072752A KR 20110072752 A KR20110072752 A KR 20110072752A KR 20130011531 A KR20130011531 A KR 20130011531A
Authority
KR
South Korea
Prior art keywords
thin film
metal oxide
deposition
oxide thin
zno
Prior art date
Application number
KR1020110072752A
Other languages
English (en)
Inventor
이근형
Original Assignee
동의대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동의대학교 산학협력단 filed Critical 동의대학교 산학협력단
Priority to KR1020110072752A priority Critical patent/KR20130011531A/ko
Publication of KR20130011531A publication Critical patent/KR20130011531A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 금속 산화물 박막의 형성 방법으로서, 하지층 상에 증착 및 증착 중단을 복수회 반복하여 형성하며, 증착 및 증착 중단의 반복 횟수가 증가할수록 결정성 및 표면 평탄도가 향상되는 금속 산화물 박막의 형성 방법 및 이를 이용한 전자 소자가 제시된다.

Description

금속 산화물 박막의 형성 방법 및 이를 이용한 전자 소자{Method of fabrication of a metal oxide film and electronic devices using the metal oxide film}
본 발명은 금속 산화물 박막의 형성 방법에 관한 것으로, 특히 결정성을 향상시킬 수 있는 금속 산화물 박막의 형성 방법 및 이를 이용한 전자 소자에 관한 것이다.
금속 산화물 박막의 하나인 산화 아연(Zinc Oxide; ZnO)은 상온에서 3.37eV의 넓은 밴드갭과 60meV의 큰 엑시톤 결합 에너지(exciton binding energy)를 갖는 반도체 물질이다. 따라서, ZnO는 엑시톤에 기초한 효율적인 상온 에미터(emitter)와 아주 작은 문턱값을 가지는 반도체 레이저의 구현을 가능하게 할 수 있다. 이러한 특성에 따라 ZnO는 상온 자외선 레이저, 센서, 광촉매, 태양전지와 전계 방출 장치 등의 다양한 용도로 사용 될 수 있다.
ZnO막은 스퍼터링(sputtering), 졸겔 공정(sol-gel process), 스프레이 열분해(spray pyrolysis), 펄스 레이저 증착(pulsed laser deposition), 원자층 증착(atomic layer deposition), 분자선 증착(molecular beam deposition), 화학 기상 증착(chemical vapor deposition) 등의 다양한 방법으로 증착할 수 있다. 예를 들어, 한국공개특허 제2011-0049044호에는 투명 플라스틱 기판을 연화점(glass transition temperature) 미만에서 가스 탈착(outgasing) 처리한 후 스퍼터링으로 증착시켜 비저항값을 낮출 수 있을 뿐만 아니라 우수한 공정 재현성을 제공할 수 있는 산화 아연계 투명 도전 필름의 제조 방법이 제시되어 있다.
또한, ZnO막은 불순물을 도핑하지 않은 상태에서도 Zn 원자의 과다나 산소 원자의 부족으로 고농도의 전자를 가진 n-type 반도체 특성을 나타내고 있기 때문에 태양 전지와 평판 디스플레이 등에 전극으로의 적용이 기대되고 있다.
그런데, ZnO막의 광학, 전자 물성은 박막의 결정성에 큰 영향을 받는다. 따라서, ZnO막을 이용하는 소자의 효율을 향상시키기 위해서는 고품질의 결정성을 갖는 ZnO막을 형성하는 것이 매우 중요하다.
본 발명은 결정성을 향상시킬 수 있는 ZnO 박막을 포함한 금속 산화물 박막의 형성 방법을 제공한다.
본 발명은 박막의 증착을 주기적 또는 반복적으로 중단시키면서 박막을 성장시켜 결정성을 향상시킬 수 있는 금속 산화물 박막의 형성 방법을 제공한다.
본 발명은 박막의 증착을 주기적 또는 반복적으로 중단시켜 결정성이 향상된 금속 산화물 박막을 이용한 전자 소자를 제공한다.
본 발명의 일 실시 예에 따른 금속 산화물 박막의 형성 방법은 하지층 상에 증착 및 중단을 복수회 반복하여 형성한다.
상기 금속 산화물 박막은 산화 아연 박막을 포함한다.
기 금속 산화물 박막은 마그네트론 스퍼터링 방식으로 형성한다.
상기 금속 산화물 박막은 상기 마그네트론 스퍼터링의 RF 파워의 인가 및 중단을 복수회 반복하거나, 타겟 셔터를 이용하여 타겟을 주기적으로 가리거나, 스퍼터링용 플라즈마 발생 가스의 공급 및 중단을 복수회 반복하여 형성한다.
상기 증착 시간 및 중단 시간은 동일하거나 서로 다르게 조절한다.
상기 증착 및 중단의 반복 횟수가 증가할수록 박막의 결정성 및 표면 평탄도가 향상된다.
본 발명의 다른 실시 예에 따른 전자 소자는 하지층; 및 상기 하지층 상에 형성되며 증착 및 중단을 복수회 반복하여 형성된 금속 산화물 박막을 포함한다.
상기 하지층은 기판, 절연층 또는 반도체층을 포함한다.
상기 금속 산화물 박막의 증착 및 중단의 반복 횟수가 증가할수록 결정성 및 표면 평탄도가 향상된다.
본 발명의 실시 예들은 금속 산화물 박막을 마그네트론 스퍼터링 방식으로 형성하며, 박막의 증착을 주기적 또는 반복적으로 중지시켜 금속 산화물 박막을 형성한다. 예를 들어 RF 파워의 인가를 주기적 또는 반복적으로 중단시켜 박막의 증착 및 중단을 반복하여 복수의 층으로 이루어진 금속 산화물 박막을 형성한다. 또한, 타겟 셔터를 이용하여 타겟을 주기적 또는 반복적으로 가림으로서 스터터링에 의해 타겟에서 발생한 증착 물질의 기판으로의 이동을 주기적 또는 반복적으로 중지시켜 박막의 증착 및 중단을 반복함으로써 복수의 층으로 이루어진 금속 산화물 박막을 형성한다.
이렇게 박막의 증착을 주기적 또는 반복적으로 중단하면 기판 표면에 흡착된 증착 원자들이 확산에 필요한 충분한 시간을 가질 수 있어 성장 표면에서 에너지적으로 가장 안정한 위치로 확산하여 표면 원자들과 결합함으로써 박막의 결정성을 향상시킬 수 있다.
본 발명에 따른 방법으로 형성된 금속 산화물 박막은 연속적으로 형성된 금속 산화물 박막보다 결정성을 향상시킬 수 있고, 표면 평탄도를 향상시킬 수 있다. 따라서, 금속 산화물 박막의 광학 및 전자 물성을 향상시킬 수 있고, 그에 따라 이를 이용하는 전자 소자의 효율을 향상시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 금속 산화물 박막의 형성 방법을 설명하기 위한 단면도 및 공정 타이밍도.
도 2는 본 발명에 따른 실시 예와 비교 예의 ZnO 박막의 XRD 회절 패턴.
도 3은 본 발명에 따른 실시 예와 비교 예의 ZnO 박막의 UV-Vis 스펙트로미터를 이용하여 측정된 광투과도.
도 4는 본 발명에 따른 실시 예와 비교 예의 ZnO 박막의 표면 AFM 사진.
도 5은 본 발명에 따른 금속 산화물 박막을 적용한 발광 소자의 단면도.
도 6은 본 발명에 따른 금속 산화물 박막을 적용한 박막 트랜지스터의 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 일 실시 예에 따른 금속 산화물 박막의 형성 방법을 설명하기 위한 도면으로서, 도 1(a)는 단면도이고, 도 1(b)는 공정 타이밍도이다.
도 1 참조하면, 본 발명의 일 실시 예에 따른 금속 산화물 박막의 형성 방법은 하지층(100) 상에 금속 산화물 박막(200)을 형성하며, 금속 산화물 박막(200)은 증착 및 증착 중단을 반복하여 형성된다.
하지층(100)은 금속 산화물 박막(200)이 형성되는 재료로서, 금속 산화물 박막(200)이 형성될 수 있는 모든 재료를 포함한다. 또한, 하지층(100)은 금속 산화물 박막(200)을 이용하는 전자 소자에 따라 다양한 물질일 수 있다. 예를 들어, 하지층(100)은 기판일 수 있으며, 태양 전지의 광 흡수층, 발광 소자의 반도체층 또는 박막 트랜지스터의 게이트 절연막일 수 있다. 여기서, 기판은 쿼츠, 사파이어, 실리콘, 실리콘 탄화물(SiC) 등을 포함할 수 있다.
금속 산화물 박막(200)은 Zn계 산화물, Sn계 산화물, In계 산화물, Cd계 산화물, Ga계 산화물, Al계 산화물 및 ITO(Indium Tin Oxide) 중 적어도 하나를 이용하거나, 상기 산화물(Zn, Sn, In, Ga, Cd, Al계 산화물)들의 화합물 또는 이들의 합금(alloy) 형태(이원계, 삼원계, 사원계) 중 적어도 하나를 이용할 수 있다. 본 실시 예에서는 금속 산화물 박막(200)으로 Zn계 산화물, 즉 ZnO를 이용한다. 또한, 본 실시 예에서는 금속 산화물 박막(200)을 형성하기 위해 마그네트론 스퍼터링을 이용하며, 금속 산화물 박막(200)에 따른 조성을 갖는 타겟을 이용하거나 산소 분위기에서 금속 타겟을 이용하여 형성할 수 있다. 예를 들어, ZnO은 ZnO 타겟을 이용하여 형성할 수 있고, 산소 분위기에서 Zn 타겟을 이용하여 형성할 수 있다. 본 발명에 따른 금속 산화물 박막(200)은 증착 및 증착 중단을 반복하여 형성하는데, 이러한 증착 및 중단의 반복에 따라 복수의 층(200a, 200b, 200c, …, 200n)으로 형성된다. 여기서, 복수의 층(200a, 200b, 200c, …, 200n)은 물리적으로 구분될 수도 있고, 물리적으로 구분되지는 않으나 증착 및 중단을 반복하면서 층들(200a, 200b, 200c, …, 200n)이 적층됨을 나타낸다. 예를 들어 RF 파워의 인가 및 중단을 반복함으로써 복수의 층(200a, 200b, 200c, …, 200n)으로 이루어진 금속 산화물 박막(200)을 형성할 수 있다. 즉, RF 파워를 인가하면 일 층의 금속 산화물 박막(200)이 증착되고 RF 파워를 중단하면 금속 산화물 박막(200)의 증착이 중단된다. 또한, RF 파워 인가 시간과 중단 시간을 동일하게 하거나, 이들이 서로 다르게 할 수도 있다. 즉, RF 파워 인가 시간을 더 길게 하거나 중단 시간을 더 길게 할 수도 있다. 뿐만 아니라 타겟 셔터를 이용하여 타겟을 주기적 또는 반복적으로 가림으로서 스터터링에 의해 타겟에서 발생한 증착 물질의 기판으로의 이동을 주기적 또는 반복적으로 중단시켜 박막의 증착 및 중단을 반복할 수도 있고, 스퍼터링용 플라즈마 가스, 예를 들어 아르곤 가스의 공급을 주기적 또는 반복적으로 중지시켜 박막의 증착 및 증착 중단을 반복할 수도 있다. 이렇게 금속 산화물 박막(200)의 증착 도중 박막의 증착을 주기적으로 중단하게 되면 하지층(100) 표면에 흡착된 증착 원자들이 확산에 필요한 충분한 시간을 가질 수 있어 성장 표면에서 에너지적으로 가장 안정한 위치로 확산하여 표면 원자들과 결합하여 박막의 결정성을 향상시킬 수 있다.
상기한 바와 같이 본 발명에 따른 박막 증착 도중 증착을 주기적으로 또는 반복적으로 중단하여 형성된 금속 산화물 박막, 예를 들어 ZnO막은 증착을 중단하지 않고 연속적으로 형성된 ZnO막에 비해 결정성과 표면 평탄도 등이 우수한데, 이들에 대한 특성을 비교하면 다음과 같다.
실험 예
ZnO막을 사파이어(sapphire) 기판 상에 RF 마그네트론 스퍼터링을 이용하여 증착하였다. ZnO막을 증착하기 이전에 아세톤, 에탄올 용액 순으로 각각 5분간 기판을 초음파 세정한 후 증류수로 초음파 세정하였다. 박막 증착시 기판 온도는 상온으로 유지하였다. 스퍼터링용 플라즈마 가스로는 아르곤만을 사용하였으며 초기 진공도를 5.0×10-6Torr로 조절하였다. 스퍼터 타켓은 기판의 아래쪽에 위치하는 상향식 증착 방식을 사용하였고, RF 파워(Power)는 150W로 하였다. 프리스퍼터링(Pre-Sputtering)을 5분간 행한 후 기판에 박막을 증착하였다.
증착 횟수에 따른 결정성의 변화를 관찰하기 위하여 총 200㎚ 두께의 박막을 한번에 증착하는 시편 1과 200㎚를 100㎚씩 2회에 걸쳐 증착한 시편 2, 200㎚를 50㎚씩 4회에 걸쳐 증착한 시편 3, 200㎚를 20㎚씩 10회에 걸쳐 증착한 시편 4 등 총 4개의 시편을 제작하였다. 또한, 증착 후 재증착할 때까지는 5분간 증착을 중단시켰다. 즉, 200㎚를 10회에 걸쳐 증착할 경우에는 20㎚를 증착 후 5분간 증착을 멈춘 후 다시 20㎚를 증착하고 5분간 증착을 멈추는 방법으로 10회 증착을 실시하였다. 증착 횟수가 많다는 것은 증착을 멈춘 횟수도 그만큼 많다는 것을 의미한다. 즉, 박막 성장 중단 횟수가 많았다는 것을 의미하는 것이다.
또한, 각 시편의 광학적 특성을 측정하기 위해 UV-Vis 스펙트로메터(spectrometer)을 이용하여 200～800㎚ 파장 구간에서 광투과도를 측정하였다. ZnO막의 결정 구조는 X-선 회전 장치(diffractometer)(XRD)를 이용하여 조사하였다. 표면 평탄도는 원자간력 현미경(AFM)을 사용하여 측정하였다.
실험 결과
도 2는 총 박막 두께 200㎚를 증착 횟수를 변화시켜 증착한 시편들의 XRD 회절 패턴을 나타낸 도면이다. 34.42°에서의 피크(peak)는 ZnO (002)면의 회절 피크이며, 42.6°부근의 피크는 사파이어 (006)면으로부터 나온 회절 피크를 나타낸다. 모든 시편들에 대하여 ZnO (002)면에서 회절된 피크만 관찰되는 것으로 보아 ZnO 박막은 c-축 배향성을 가지고 성장하였음을 알 수 있다. 또한, 도면으로부터 알 수 있듯이 동일한 두께의 박막을 증착하더라도 박막 성장을 중단한 횟수가 많을수록 ZnO (002) 피크의 강도가 커지고 있음을 알 수 있다. 두께 20㎚씩 10회에 걸쳐 증착한 박막(시편 1)의 ZnO (002) 피크의 강도가 가장 크고, 50㎚씩 4회(시편 2), 100㎚씩 2회(시편 3), 200㎚를 1회에 걸쳐 증착한 박막(시편 4)의 순으로 ZnO (002) 피크의 강도가 감소하고 있다. 피크의 강도는 결정화도를 나타낸다. 따라서, 증착한 횟수, 즉 박막 성장을 중단한 횟수가 많을수록 결정성이 우수한 박막임을 알 수 있다. 이는 박막 성장을 멈출 경우 기판에 도달한 증착 원자들이 기판 표면의 에너지적으로 기판 표면 원자들과 결합하기에 안정한 위치로 이동할 시간이 충분하기 때문에 결정성이 향상된다. 박막 성장이 중단되는 횟수가 많을수록 그만큼 안정한 표면 위치로 이동하는 증착 원자의 수가 많아졌기 때문에 결정성은 더욱 향상된다.
도 3은 UV-Vis 스펙트로미터를 이용하여 200～800㎚의 파장 구간에서 광투과도를 측정하였다. 이 결과에서도 박막 성장을 중단한 횟수, 즉 박막 증착 횟수가 많을수록 점점 투과도가 증가하는 것을 알 수 있었다. 투과도가 높을수록 결정성이 우수함을 의미한다.
도 4의 (a)는 100㎚씩 1회(시편 2), (b)는 50㎚씩 2회(시편 3) 그리고 (c)는 20㎚씩 10회에 걸쳐 증착한 박막(시편 4)의 표면 AFM사진이다. 도시된 바와 같이 박막 성장을 중단한 횟수가 많을수록 입자들의 크기도 작고 표면 평탄도가 증가하고 있다. 즉, 20㎚씩 10회의 조건으로 증착한 박막(시편 4)의 평탄도가 가장 우수하고, 100㎚씩 1회(시편 2), 50㎚씩 2회(시편 3)의 조건으로 증착한 박막 순으로 평탄도가 좋아지고 있다.
상기한 바와 같이 본 발명의 실험 예 및 그 결과에서 볼 수 있듯이 동일한 두께를 갖는 ZnO막을 형성할 때 증착 중단 횟수가 많을수록 박막의 결정성 및 표면 평탄도가 향상되었다. 이는 박막 증착이 멈추게 되면 기판 표면에 흡착된 증착 입자들이 표면의 가장 안정한 곳으로 찾아갈 시간이 충분히 주어지게 되며, 그에 따라 박막 성장 횟수가 많을수록 에너지적으로 안정한 위치에서 결합하는 증착 입자들의 수가 많아져 박막의 결정성이 향상될 수 있다.
상기한 바와 같은 본 발명의 일 실시 예에 따른 금속 산화물 박막, 예를 들어 ZnO막은 발광 소자, 태양 전지, 박막 트랜지스터 등 다양한 전자 소자에 적용될 수 있는다. 즉, 발광 소자 및 태양 전지의 투명 전극, 박막 트랜지스터의 활성층으로 이용될 수 있다. 또한, ZnO막은 기판 상에 형성될 수 있다. 따라서, 증착 및 증착 중단을 반복하여 형성된 ZnO막은 기판, 절연층, 반도체층 상에 형성될 수 있다. 이러한 본 발명에 따른 증착 및 중단을 반복하여 형성된 ZnO막을 이용하는 전자 소자의 예로서 발광 소자(도 5) 및 박막 트랜지스터(도 6)를 설명한다.
도 5를 참조하면, 발광 소자는 기판(300) 상에 적층 형성된 제 1 반도체층(310), 활성층(320) 및 제 2 반도체층(330)을 포함하는 발광 구조물과, 제 2 반도체층(330) 상에 증착 및 중단을 반복하여 복수의 층(200a, 200b, 200c, …, 200n)으로 이루어진 금속 산화물 박막(200)을 포함하는 투명 전극(340)과, 제 2 반도체층(330) 및 활성층(320)이 제거되어 노출된 제 1 반도체층(310) 상에 형성된 제 1 전극(350)과, 투명 전극(340) 상부의 소정 영역에 형성된 제 2 전극(360)을 포함한다.
기판(300)은 발광 소자를 제작하기 위한 통상의 웨이퍼를 지칭하며, 바람직하게는 질화물 반도체 단결정을 성장시키기에 적합한 재질을 이용할 수 있다.
제 1 반도체층(310)은 N형 불순물이 도핑된 N형 반도체일 수 있고, 그에 따라 활성층(320)에 전자를 공급할 수 있다. 예를 들어 제 1 반도체층(310)은 N형 불순물, 예를 들어 Si가 도핑된 GaN층을 이용할 수 있다. 그러나, 이에 한정되지 않고 다양한 반도체 물질이 가능하다. 즉, GaN, InN, AlN(Ⅲ-Ⅴ족) 등과 같은 질화물과 이러한 질화물을 일정한 비율로 혼합한 화합물이 이용될 수 있는데, 예를 들어 AlGaN을 이용할 수 있다. 또한, 제 1 반도체층(310)은 다층막으로 형성할 수도 있다.
활성층(320)은 소정의 밴드 갭을 가지며 양자 우물이 만들어져 전자 및 홀이 재결합되는 영역이다. 활성층(320)은 단일 양자 우물 구조(SQW) 또는 다중 양자 우물 구조(MQW)로 형성할 수 있는데, 다중 양자 우물 구조는 양자 우물층과 장벽층이 반복적으로 복수 적층되어 형성될 수 있다. 예를 들어 다중 양자 우물 구조의 활성층(320)은 InGaN과 GaN이 반복적으로 적층되어 형성될 수 있고, AlGaN과 GaN이 반복적으로 적층되어 형성될 수도 있다. 여기서, 활성층(320)을 이루는 물질의 종류에 따라 전자 및 홀이 결합하여 발생하는 발광 파장이 변화되기 때문에 목표로 하는 파장에 따라 활성층(320)에 포함되는 반도체 재료를 조절하는 것이 바람직하다.
제 2 반도체층(330)은 P형 불순물이 도핑된 반도체층일 수 있으며, 그에 따라 활성층(320)에 홀을 공급할 수 있다. 예를 들어 제 2 반도체층(330)은 P형 불순물, 예를 들어 Mg가 도핑된 GaN층을 이용할 수도 있다. 그러나, 이에 한정되지 않고 다양한 반도체 물질이 가능하다. 즉, GaN, InN, AlN(Ⅲ-Ⅴ족) 등과 같은 질화물과 이러한 질화물을 일정한 비율로 혼합한 화합물이 이용될 수 있는데, 예를 들어 AlGaN, AlInGaN을 포함한 다양한 반도체 물질이 가능하다. 또한, 제 2 반도체층(330)은 다층으로 형성할 수도 있다.
투명 전극(340)은 제 2 반도체층(330) 상부에 형성되어 제 2 전극(360)을 통해 인가되는 전원이 제 2 반도체층(330)에 고르게 공급되도록 한다. 또한, 투명 전극(340)은 활성층(320)에서 발생된 광이 잘 투과될 수 있도록 투명 도전성 물질로 형성될 수 있다. 투명 전극(340)은 본 발명에 따른 증착 및 증착 중단을 반복하여 복수의 층(200a, 200b, 200c, , 200n)으로 이루어진 금속 산화물 박막(200), 예를 들어 ZnO막으로 형성될 수 있다.
제 1 및 제 2 전극(350, 360)은 도전성 물질을 이용하여 형성할 수 있는데, 예를 들어 Ti, Cr, Au, Al, Ni, Ag 등의 금속 물질 또는 이들의 합금을 이용하여 형성할 수 있다. 또한, 제 1 및 제 2 전극(350, 360)은 단일층 또는 다층으로 형성할 수 있다. 제 1 전극(350)은 제 2 반도체층(330) 및 활성층(320)의 소정 영역이 제거되어 노출된 제 1 반도체층(310) 상에 형성되어 제 1 반도체층(310)에 전원을 공급한다. 또한, 제 2 전극(360)은 투명 전극(340) 상부의 소정 영역에 형성되어 투명 전극(340)을 통해 제 2 반도체층(330)에 전원을 공급한다.
도 7은 버텀 게이트(Bottom gate)형 박막 트랜지스터의 단면도로서, 기판(400) 상에 형성된 게이트 전극(410)과, 게이트 전극(410) 상에 형성된 게이트 절연막(420)과, 게이트 절연막(420) 상에 형성되며 증착 및 중단을 반복하여 복수의 층(200a, 200b, 200c, …,200n)으로 이루어진 활성층(430)과, 활성층(430) 상에 형성되며 서로 이격되어 형성된 소오스 전극(440a) 및 드레인 전극(440b)을 포함한다.
기판(400)은 투명 기판을 이용할 수 있는데, 예를 들어 실리콘 기판, 글래스 기판 또는 플렉서블 디스플레이를 구현하는 경우에는 플라스틱 기판(PE, PES, PET, PEN 등)이 사용될 수 있다.
게이트 전극(410)은 도전 물질을 이용하여 형성할 수 있는데, 예를들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 구리(Cu) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 또한, 게이트 전극(410)은 단일층 뿐 아니라 복수 금속층의 다중층으로 형성할 수 있다. 즉, 물리 화학적 특성이 우수한 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 등의 금속층과 비저항이 작은 알루미늄(Al) 계열, 은(Ag) 계열 또는 구리(Cu) 계열의 금속층을 포함하는 이중층으로 형성할 수도 있다.
게이트 절연막(420)은 적어도 게이트 전극(410) 상부에 형성된다. 즉, 게이트 절연막(420)은 게이트 전극(410)의 상부 및 측부를 포함한 기판(400) 상에 형성될 수 있다. 게이트 절연막(420)은 금속 물질과의 밀착성이 우수하며 절연 내압이 우수한 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 알루미나(Al2O3), 지르코니아(ZrO2)를 포함하는 무기 절연막 중 하나 또는 그 이상의 절연 물질을 이용하여 형성할 수 있으며, 단일층 또는 다층으로 형성할 수 있다. 다층의 게이트 절연막(420)은 예를 들어 실리콘 나이트라이드 및 실리콘 옥사이드를 적층하여 형성할 수 있다. 여기서, 실리콘 옥사이드 증착 시 게이트 전극(410)의 산화 현상을 방지하기 위해 게이트 전극(410) 상부에 실리콘 나이트라이드를 먼저 형성할 수 있다.
활성층(430)은 게이트 절연막(420) 상부에 형성되며, 게이트 전극(410)을 덮도록 형성된다. 이러한 활성층(430)은 게이트 전극(410)과 소오스 전극(440a) 및 드레인 전극(440b) 사이의 채널 역할을 한다. 활성층(440)은 본 발명에 따라 증착 및 중단을 반복하여 복수의 층(200a, 200b, 200c, …, 200n)으로 이루어진 금속 산화물 박막을 이용할 수 있는데, 예를 들어 ZnO 박막을 이용할 수 있다.
소오스 전극(440a) 및 드레인 전극(440b)은 활성층(430) 상부에 형성되며, 게이트 전극(410)과 일부 중첩되어 게이트 전극(410)을 사이에 두고 상호 이격되어 형성된다. 소오스 전극(440a) 및 드레인 전극(440b)은 동일 물질을 이용한 동일 공정에 의해 형성할 수 있으며, 도전성 물질을 이용하여 형성할 수 있는데, 예를 들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 즉, 게이트 전극(410)과 동일 물질로 형성할 수 있으나, 다른 물질로 형성할 수도 있다. 또한, 소오스 전극(440a) 및 드레인 전극(440b)은 단일층 뿐 아니라 복수 금속층의 다층으로 형성할 수 있다.
한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
100 : 하지층 200 : 금속 산화물 박막

Claims (9)

  1. 금속 산화물 박막의 형성 방법으로서,
    하지층 상에 증착 및 증착 중단을 복수회 반복하여 형성하는 금속 산화물 박막의 형성 방법.
  2. 제 1 항에 있어서, 상기 금속 산화물 박막은 산화 아연 박막을 포함하는 금속 산화물 박막의 형성 방법.
  3. 제 2 항에 있어서, 상기 금속 산화물 박막은 마그네트론 스퍼터링 방식으로 형성하는 금속 산화물 박막의 형성 방법.
  4. 제 3 항에 있어서, 상기 금속 산화물 박막은 상기 마그네트론 스퍼터링의 RF 파워의 인가 및 중단을 복수회 반복하거나, 타겟 셔터를 이용하여 타겟을 주기적으로 가리거나, 스퍼터링용 플라즈마 발생 가스의 공급 및 중단을 복수회 반복하여 형성하는 금속 산화물 박막의 형성 방법.
  5. 제 4 항에 있어서, 상기 증착 시간 및 중단 시간은 동일하거나 서로 다르게 조절하는 금속 산화물 박막의 형성 방법.
  6. 제 1 항에 있어서, 상기 증착 및 중단의 반복 횟수가 증가할수록 박막의 결정성 및 표면 평탄도가 향상되는 금속 산화물 박막의 형성 방법.
  7. 하지층; 및
    상기 하지층 상에 형성되며 증착 및 증착 중단을 복수회 반복하여 형성된 금속 산화물 박막을 포함하는 전자 소자.
  8. 제 7 항에 있어서, 상기 하지층은 기판, 절연층 또는 반도체층을 포함하는 전자 소자.
  9. 제 8 항에 있어서, 상기 금속 산화물 박막의 증착 및 증착 중단의 반복 횟수가 증가할수록 결정성 및 표면 평탄도가 향상되는 전자 소자.
KR1020110072752A 2011-07-22 2011-07-22 금속 산화물 박막의 형성 방법 및 이를 이용한 전자 소자 KR20130011531A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110072752A KR20130011531A (ko) 2011-07-22 2011-07-22 금속 산화물 박막의 형성 방법 및 이를 이용한 전자 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110072752A KR20130011531A (ko) 2011-07-22 2011-07-22 금속 산화물 박막의 형성 방법 및 이를 이용한 전자 소자

Publications (1)

Publication Number Publication Date
KR20130011531A true KR20130011531A (ko) 2013-01-30

Family

ID=47840469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110072752A KR20130011531A (ko) 2011-07-22 2011-07-22 금속 산화물 박막의 형성 방법 및 이를 이용한 전자 소자

Country Status (1)

Country Link
KR (1) KR20130011531A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200069511A (ko) * 2018-12-07 2020-06-17 충북대학교 산학협력단 용액 공정 기반의 다층 채널 구조 izo 저항 변화형 메모리 및 그 제작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200069511A (ko) * 2018-12-07 2020-06-17 충북대학교 산학협력단 용액 공정 기반의 다층 채널 구조 izo 저항 변화형 메모리 및 그 제작 방법

Similar Documents

Publication Publication Date Title
TWI377703B (en) Production method of group iii nitride semiconductor light-emitting device
KR20090105490A (ko) 발광소자 및 그 제조방법
TWI834732B (zh) 氧化物積層體及其製造方法
KR20090058952A (ko) 나노로드를 이용한 발광소자 및 그 제조 방법
CN112768584A (zh) 一种发光二极管芯片及其应用
CN102800773A (zh) 半导体发光器件及其制造方法
WO2013122084A1 (ja) 酸化物半導体及びこれを含む半導体接合素子
KR20120079310A (ko) 나노로드형 반도체 발광소자 및 그 제조방법
CN104637794A (zh) 一种氮化物led垂直芯片结构及其制备方法
CN104409594A (zh) 一种基于SiC衬底的氮化物LED薄膜倒装芯片及其制备方法
JP2009141221A (ja) ＺｎＯ半導体膜の製造方法、ＺｎＯ半導体膜及びこれを用いた半導体装置
KR20140090333A (ko) 무촉매 그래핀 제조 방법 및 이를 이용한 반도체 발광소자 제조 방법
JP2012136759A (ja) Ｉｔｏ膜およびその製造方法、半導体発光素子およびその製造方法
KR102069192B1 (ko) 나노 결정 형성 방법 및 나노 결정의 형성된 박막을 포함한 유기 발광 표시 장치의 제조 방법
TWI315106B (en) Gallium nitride-based compound semiconductor light-emitting device
EP3712963B1 (en) Method of making a photoelectrode for solar water splitting
Zhao et al. Color tunable electroluminescence and resistance switching from a ZnO-nanorod–TaOx–p-GaN heterojunction
KR20130068448A (ko) 발광다이오드
KR20130011531A (ko) 금속 산화물 박막의 형성 방법 및 이를 이용한 전자 소자
JP7549311B2 (ja) 積層体及び半導体装置
KR102218587B1 (ko) 반도체 발광소자의 제조 방법 및 반도체 발광소자
Tarief Elshafiey et al. GaN/InGaN Blue Light‐Emitting Diodes on Polycrystalline Molybdenum Metal Foils by Ion Beam‐Assisted Deposition
JP5426315B2 (ja) ＺｎＯ系化合物半導体素子
KR102100370B1 (ko) 나노 결정 형성 방법 및 나노 결정의 형성된 박막을 포함한 유기 발광 표시 장치의 제조 방법
CN213327795U (zh) 一种半导体外延结构及其应用

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application