KR20130006810A - Light emitting device and light emitting device package - Google Patents

Light emitting device and light emitting device package Download PDF

Info

Publication number
KR20130006810A
KR20130006810A KR1020110061391A KR20110061391A KR20130006810A KR 20130006810 A KR20130006810 A KR 20130006810A KR 1020110061391 A KR1020110061391 A KR 1020110061391A KR 20110061391 A KR20110061391 A KR 20110061391A KR 20130006810 A KR20130006810 A KR 20130006810A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
electrode
conductive
Prior art date
Application number
KR1020110061391A
Other languages
Korean (ko)
Other versions
KR101826979B1 (en
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110061391A priority Critical patent/KR101826979B1/en
Publication of KR20130006810A publication Critical patent/KR20130006810A/en
Application granted granted Critical
Publication of KR101826979B1 publication Critical patent/KR101826979B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A light emitting device and a light emitting device package are provided to improve the driving stability of the light emitting device by forming a conductive layer and an electrode which are vertically overlapped on the upper and lower sides of a second conductive semiconductor layer. CONSTITUTION: A bonding layer(13) reinforces adhesion between a first electrode(11) and a barrier layer(15). The barrier layer is contacted with the lower sides of a first protection layer(23) and a reflection layer(17). The reflection layer reflects light inputted from a light emitting structure(30). The reflection layer overlaps with a part of the lower sides of an ohmic contact layer(19) and the first protection layer. A current blocking layer(21) is contacted with a first conductive semiconductor layer(25).

Description

발광 소자 및 발광 소자 패키지{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}

실시예는 발광 소자 및 발광 소자 패키지에 관한 것이다.Embodiments relate to a light emitting device and a light emitting device package.

발광 소자로써 LED(Light Emitting Diode)를 이용한 장치가 많이 연구되고 있다.A device using a light emitting diode (LED) as a light emitting device has been studied a lot.

발광 다이오드(LED)는 전기 에너지를 빛으로 변환하는 반도체 발광 소자이다. 발광 다이오드는 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. 이에 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 발광 다이오드는 실내외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 사용이 증가되고 있는 추세이다.Light emitting diodes (LEDs) are semiconductor light emitting devices that convert electrical energy into light. Light emitting diodes have the advantages of low power consumption, semi-permanent life, fast response speed, safety and environmental friendliness compared to conventional light sources such as fluorescent and incandescent lamps. Accordingly, much research has been conducted to replace an existing light source with a light emitting diode, and a light emitting diode has been increasingly used as a light source for various lamps used in indoor / outdoor, a liquid crystal display, a display board, and a streetlight.

실시예는 새로운 구조를 갖는 발광 소자 및 발광 소자 패키지를 제공한다.The embodiment provides a light emitting device and a light emitting device package having a new structure.

실시예는 광 효율을 향상시킨 발광 소자 및 발광 소자 패키지를 제공한다.The embodiment provides a light emitting device and a light emitting device package having improved light efficiency.

실시예는 구동 안정성을 확보한 발광 소자 및 발광 소자 패키지를 제공한다.The embodiment provides a light emitting device and a light emitting device package ensuring driving stability.

실시예는 소자를 보호하는 발광 소자 및 발광 소자 패키지를 제공한다.The embodiment provides a device and a light emitting device package for protecting the device.

실시예에 따르면, 발광 소자는, 제1 전극; 상기 제1 전극 상에 발광 구조물; 상기 발광 구조물 상의 최외곽 영역에 형성되는 제1 전극 라인 및 상기 발광 구조물 상의 중심 영역에 형성되어 상기 제1 전극 라인과 연결되는 제2 전극 라인을 포함하는 제2 전극; 및 일측은 상기 발광 구조물의 외측으로 연장되고 타측은 상기 제1 전극 라인과 수직으로 중첩되는 도전층을 포함한다.According to an embodiment, the light emitting device comprises: a first electrode; A light emitting structure on the first electrode; A second electrode including a first electrode line formed in an outermost region on the light emitting structure and a second electrode line formed in a central region on the light emitting structure and connected to the first electrode line; And a conductive layer on one side of which extends to the outside of the light emitting structure and the other side of which vertically overlaps the first electrode line.

실시예에 따르면, 발광 소자는, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이의 활성층을 포함하는 발광 구조물; 및 상기 제2 도전형 반도체층의 하부와 접하며 일측이 상기 제2 도전형 반도체층의 측면과 인접한 도전층을 포함한다.According to an embodiment, the light emitting device may include a light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer between the first conductive semiconductor layer and the second conductive semiconductor layer; And a conductive layer in contact with a lower portion of the second conductive semiconductor layer and adjacent to one side of the second conductive semiconductor layer.

실시예에 따르면, 발광 소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 활성층 및 상기 활성층 상에 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제2 도전형 반도체층 상에 전극; 상기 발광 구조물의 둘레 영역에 상기 발광 구조물의 하면으로부터 상부 방향으로 형성된 그루브; 상기 그루브 내에 상기 전극과 수직 방향으로 중첩되고 상기 제2 도전형 반도체층의 Ga-face 영역에 접촉하는 도전층을 포함한다.According to an embodiment, the light emitting device may include a light emitting structure including a first conductive semiconductor layer, an active layer on the first conductive semiconductor layer, and a second conductive semiconductor layer on the active layer; An electrode on the second conductivity type semiconductor layer; Grooves formed in a circumferential region of the light emitting structure in an upward direction from a lower surface of the light emitting structure; The groove includes a conductive layer overlapping the electrode in the vertical direction and contacting the Ga-face region of the second conductivity-type semiconductor layer.

실시예에 따르면, 발광 소자 패키지는 몸체; 상기 몸체에 설치된 위 실시예들에 의한 발광 소자; 및 상기 발광 소자를 포위하는 몰딩 부재를 포함한다.According to an embodiment, the light emitting device package includes a body; Light emitting device according to the above embodiments installed in the body; And a molding member containing the light emitting element.

실시예는 제2 도전형 반도체층의 상면과 하면에 수직 방향으로 서로 중첩되는 전극과 도전층을 형성함으로써, 전극에 고 전계가 형성되는 경우 전극의 고 전계가 도전층에 의해 분산되도록 하여 발광 소자의 구동 안정성을 확보하고 발광 소자를 보호할 수 있다.The embodiment forms an electrode and a conductive layer that overlap each other in the vertical direction on the upper and lower surfaces of the second conductive semiconductor layer, so that when the high electric field is formed on the electrode, the high electric field of the electrode is dispersed by the conductive layer so as to emit light. It is possible to protect the light emitting device to secure the driving stability of.

실시예는 도전층이 제2 도전형 반도체층의 Ga-face 영역에 접촉 형성됨으로써, 도전층의 열정 안정성을 유지하고 동작 특성의 저하를 방지할 수 있다. In the embodiment, the conductive layer is formed in contact with the Ga-face region of the second conductive semiconductor layer, thereby maintaining passion stability of the conductive layer and preventing degradation of operating characteristics.

도 1은 실시예에 따른 발광 소자의 측 단면도이다.
도 2는 도 1의 발광 소자의 평면도이다.
도 3은 N-face 영역과 Ga-face 영역을 보여주는 도면이다.
도 4는 N-face 영역과 Ga-face 영역에서의 동작 전압 특성을 보여주는 그래프이다.
도 5 내지 도 12는 실시예에 따른 발광 소자의 제조 공정을 도시한 도면이다.
도 13은 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.
도 14는 실시예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 백라이트 유닛을 도시하는 도면이다.
도 15는 실시예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 유닛의 사시도이다.1 is a side cross-sectional view of a light emitting device according to an embodiment.
2 is a plan view of the light emitting device of FIG.
3 illustrates an N-face region and a Ga-face region.
4 is a graph showing operating voltage characteristics in the N-face region and the Ga-face region.
5 to 12 are diagrams illustrating a manufacturing process of a light emitting device according to an embodiment.
13 is a cross-sectional view of a light emitting device package including a light emitting device according to the embodiment.
14 is a view illustrating a backlight unit including a light emitting device or a light emitting device package according to an embodiment.
15 is a perspective view of a lighting unit including a light emitting device or a light emitting device package according to an embodiment.

발명에 따른 실시 예의 설명에 있어서, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In describing an embodiment according to the invention, in the case of being described as being formed "above" or "below" each element, the upper (upper) or lower (lower) Directly contacted or formed such that one or more other components are disposed between the two components. In addition, when expressed as "up (up) or down (down)" may include the meaning of the down direction as well as the up direction based on one component.

도 1은 실시예에 따른 발광 소자의 측 단면도이다.1 is a side cross-sectional view of a light emitting device according to an embodiment.

도 1을 참조하면, 실시예에 따른 발광 소자(1)는 제1 전극(11), 접착층(13), 배리어층(15), 반사층(17), 오믹 콘택층(19), 제1 보호층(23), 전류 차단층(Current Blocking Layer, CBL)(21), 도전층(35), 발광 구조물(30), 제2 보호층 및 제2 전극(40)을 포함할 수 있다.Referring to FIG. 1, the light emitting device 1 according to the embodiment may include a first electrode 11, an adhesive layer 13, a barrier layer 15, a reflective layer 17, an ohmic contact layer 19, and a first protective layer. And a 23, a current blocking layer (CBL) 21, a conductive layer 35, a light emitting structure 30, a second protective layer, and a second electrode 40.

상기 제1 전극(11)은 그 위에 형성되는 복수의 층들을 지지할 뿐만 아니라 전극으로서의 기능을 가질 수 있다. 다시 말해, 상기 제1 전극(11)는 전도성을 갖는 지지부재를 포함할 수 있다. 상기 제1 전극(11)는 상기 제2 전극(40)과 함께 상기 발광 구조물(30)에 전원을 공급할 수 있다. The first electrode 11 may not only support a plurality of layers formed thereon but also have a function as an electrode. In other words, the first electrode 11 may include a support member having conductivity. The first electrode 11 may supply power to the light emitting structure 30 together with the second electrode 40.

상기 제1 전극(11)은 예를 들어, 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 및, 구리-텅스텐(Cu-W) 중 적어도 하나를 포함할 수 있다. For example, the first electrode 11 may include titanium (Ti), chromium (Cr), nickel (Ni), aluminum (Al), platinum (Pt), gold (Au), tungsten (W), and copper (Cu). ), Molybdenum (Mo), and copper-tungsten (Cu-W).

상기 제1 전극(11)은 상기 발광 구조물(30) 아래에 도금 또는/및 증착되거나, 시트(sheet) 형태로 부착될 수 있으며, 이에 대해 한정하지는 않는다.The first electrode 11 may be plated and / or deposited under the light emitting structure 30, or may be attached in the form of a sheet, but is not limited thereto.

상기 제1 전극(11) 상에는 상기 접착층(13)이 형성될 수 있다. 상기 접착층(13)은 본딩층으로서, 상기 배리어층(15)과 상기 제1 전극(11) 사이에 형성된다. 상기 접착층(13)은 배리어층(15)과 상기 제1 전극(11) 사이의 접착력을 강화시켜 주는 매개체 역할을 할 수 있다. The adhesive layer 13 may be formed on the first electrode 11. The adhesive layer 13 is a bonding layer, and is formed between the barrier layer 15 and the first electrode 11. The adhesive layer 13 may serve as a medium for strengthening the adhesive force between the barrier layer 15 and the first electrode 11.

상기 접착층(13)은 베리어 금속 또는 본딩 금속 등을 포함할 수 있다. 상기 접착층(13)은 예를 들어, Ti, Au, Sn, Ni, Nb, Cr, Ga, In, Bi, Cu, Ag 및 Ta로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.The adhesive layer 13 may include a barrier metal or a bonding metal. The adhesive layer 13 may include, for example, at least one selected from the group consisting of Ti, Au, Sn, Ni, Nb, Cr, Ga, In, Bi, Cu, Ag, and Ta.

상기 접착층(13) 상에는 상기 배리어층(15)이 형성될 수 있다. 상기 배리어층(15)은 적어도 상기 제1 보호층(23)의 하면의 전 영역을 커버하도록 형성될 수 있다. 상기 배리어층(15)은 하부에 형성된 상기 접착층(13)과 상기 제1 전극(11)에 포함된 성분이 상부에 형성된 반사층(17)이나 발광 구조물(30) 등으로 확산되어 발광 소자(1)의 특성이 저하되는 것을 방지할 수 있다. The barrier layer 15 may be formed on the adhesive layer 13. The barrier layer 15 may be formed to cover at least the entire area of the lower surface of the first protective layer 23. The barrier layer 15 has a component included in the adhesive layer 13 and the first electrode 11 formed at a lower portion of the barrier layer 15 diffused into the reflective layer 17 or the light emitting structure 30 formed thereon, and thus the light emitting device 1 The characteristic of can be prevented from falling.

상기 배리어층(15)은 상기 제1 보호층(23)의 하면 및 상기 반사층(17)의 하면과 접촉되도록 형성될 수 있다. The barrier layer 15 may be formed to contact the bottom surface of the first passivation layer 23 and the bottom surface of the reflective layer 17.

만일 상기 배리어층(15)이 형성되지 않는 경우, 상기 접착층(13)은 상기 제1 보호층(23)의 하면 및 상기 반사층(17)의 하면과 접촉되도록 형성될 수 있다.If the barrier layer 15 is not formed, the adhesive layer 13 may be formed to contact the bottom surface of the first passivation layer 23 and the bottom surface of the reflective layer 17.

상기 배리어층(15)은 Ni, Pt, Ti, W, V, Fe 및 Mo로 이루어지는 그룹으로부터 선택된 적어도 하나층 또는 이들의 두개 이상의 적층을 포함할 수 있다.The barrier layer 15 may include at least one layer selected from the group consisting of Ni, Pt, Ti, W, V, Fe, and Mo, or a stack of two or more thereof.

상기 배리어층(15) 상에 상기 반사층(17)이 형성될 수 있다. 상기 반사층(17)은 상기 발광 구조물(30)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다. The reflective layer 17 may be formed on the barrier layer 15. The reflective layer 17 may reflect light incident from the light emitting structure 30, thereby improving light extraction efficiency.

상기 반사층(17)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf로 이루어지는 그룹으로부터 선택된 적어도 하나 또는 둘 이상의 합금을 포함하지만, 이에 대해서는 한정하지 않는다. 또한 상기 반사층(17)은 상기 금속과 함께 IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga-ZnO), IGZO(In-Ga-ZnO), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGTO(indium gallium tin oxide) 및 ATO(aluminum tin oxide)로 이루어지는 그룹으로부터 선택된 하나를 포함하는 투명한 전도성 물질을 이용하여 다층(multi-layer)으로 형성할 수 있다. 즉 상기 반사층(17)은 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni 및 AZO/Ag/Ni 중 어느 하나를 포함하는 다층으로 구성될 수 있다. The reflective layer 17 comprises, for example, at least one or two or more alloys selected from the group consisting of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au and Hf. It is not limited. In addition, the reflective layer 17 together with the metal, IZO (In-ZnO), GZO (Ga-ZnO), AZO (Al-ZnO), AGZO (Al-Ga-ZnO), IGZO (In-Ga-ZnO), Multi-layer using a transparent conductive material including one selected from the group consisting of indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium tin oxide (IGTO), and aluminum tin oxide (ATO) ) Can be formed. That is, the reflective layer 17 may be formed of, for example, a multilayer including any one of IZO / Ni, AZO / Ag, IZO / Ag / Ni, and AZO / Ag / Ni.

도시되지 않았지만, 상기 반사층(17)은 상기 오믹 콘택층(19)의 하면과 더불어 상기 제1 보호층(23)의 하면의 일부 영역에 중첩되도록 형성될 수 있다. 상기 발광 구조물(30)로부터의 광을 모두 반사시키기 위해 상기 반사층(17)은 적어도 상기 발광 구조물(30), 특히 활성층(27)보다 큰 면적을 가질 수 있다. Although not shown, the reflective layer 17 may be formed to overlap the lower surface of the ohmic contact layer 19 and a portion of the lower surface of the first protective layer 23. In order to reflect all the light from the light emitting structure 30, the reflective layer 17 may have a larger area than at least the light emitting structure 30, in particular the active layer 27.

상기 반사층(17) 상에는 상기 오믹 콘택층(19)이 형성될 수 있다. 상기 오믹 콘택층(19)은 상기 발광 구조물(30), 구체적으로 제1 도전형 반도체층(25)에 오믹 접촉되어 상기 발광 구조물(30)에 전원이 원활히 공급되도록 할 수 있다.The ohmic contact layer 19 may be formed on the reflective layer 17. The ohmic contact layer 19 may be in ohmic contact with the light emitting structure 30, specifically, the first conductive semiconductor layer 25, so that power may be smoothly supplied to the light emitting structure 30.

상기 오믹 콘택층(19)은 투명한 전도성 물질과 금속 물질을 선택적으로 사용할 수 있으며, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au,및 Ni/IrOx/Au/ITO로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함하는 단층 또는 다층으로 구현할 수 있다.The ohmic contact layer 19 may selectively use a transparent conductive material and a metal material, and may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), and indium aluminum zinc oxide (IAZO). , IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IrOx, RuOx, RuOx / ITO, Ni, Ag, It can be implemented in a single layer or multiple layers containing at least one selected from the group consisting of Ni / IrOx / Au, and Ni / IrOx / Au / ITO.

상기 오믹 콘택층(19)은 상기 반사층(17)과 동일한 면적을 가질 수 있다. 상기 오믹 콘택층(19)은 상기 발광 구조물(30)의 제1 도전형 반도체층(25)과 동일 면적을 가지고 상기 제1 도전형 반도체층(25)의 전 영역에 접촉되도록 형성될 수 있다. 이와 같이, 상기 오믹콘택층(19)이 상기 제1 도전형 반도체층(25)과 가능한 한 넓은 면적으로 접촉되도록 형성됨으로써, 상기 오믹콘택층(19)에 접촉하는 상기 제1 도전형 반도체층(25)의 전 영역을 통해 전류가 골고루 상기 활성층(27)으로 공급됨으로써, 발광 효율을 향상시킬 수 있다. The ohmic contact layer 19 may have the same area as the reflective layer 17. The ohmic contact layer 19 may have the same area as the first conductive semiconductor layer 25 of the light emitting structure 30 and may be in contact with the entire region of the first conductive semiconductor layer 25. As such, the ohmic contact layer 19 is formed to be in contact with the first conductivity type semiconductor layer 25 in the widest possible area, whereby the first conductivity type semiconductor layer is in contact with the ohmic contact layer 19 ( The current is evenly supplied to the active layer 27 through the entire region of 25 to improve the luminous efficiency.

상기 오믹콘택층(19) 내에는 전류 차단층(21)이 형성될 수 있다. 전류 차단층(21)은 상기 제1 도전형 반도체층(25)과 접촉하도록 형성할 수도 있고 상기 제1 도전형 반도체층(25)과 접촉되지 않고 이격되어 형성될 수 있다. 상기 전류 차단층(21)은 상기 제2 전극(40)과 수직 방향으로 적어도 일부가 중첩되도록 형성될 수 있다. 상기 전류 차단층(21)은 상기 오믹 콘택층(19)을 통해 상기 제1 도전형 반도체층(25)으로 공급되는 전류를 차단하는 역할을 할 수 있다. 따라서, 상기 전류 차단층(21)과 그 주변에서는 상기 제1 도전형 반도체층(25)으로 전류 공급이 차단될 수 있다. The current blocking layer 21 may be formed in the ohmic contact layer 19. The current blocking layer 21 may be formed to contact the first conductive semiconductor layer 25 or may be spaced apart from the first conductive semiconductor layer 25 without being in contact with the first conductive semiconductor layer 25. The current blocking layer 21 may be formed to overlap at least a portion of the current blocking layer 21 in the vertical direction. The current blocking layer 21 may serve to block a current supplied to the first conductive semiconductor layer 25 through the ohmic contact layer 19. Therefore, the supply of current to the first conductive semiconductor layer 25 may be cut off at the current blocking layer 21 and the surroundings thereof.

즉, 상기 제1 전극(11)과 상기 제2 전극(40) 사이의 최단 경로를 따라 전류가 집중적으로 흐르게 된다. 이러한 전류 집중을 방지하기 위해, 상기 제2 전극(40)과 중첩되는 상기 전류 차단층(21)이 형성될 수 있다. 따라서, 전류가 상기 전류 차단층(21)을 통해서는 상기 제1 도전형 반도체층(25)으로 흐르지 못하고 상기 오믹콘택층(19)을 통해서만 상기 제1 도전형 반도체층(25)으로 흐르게 되어, 전류가 상기 제1 도전형 반도체층(25)의 전 영역으로 균일하게 흐르게 되어 발광 효율이 향상될 수 있다. That is, current flows intensively along the shortest path between the first electrode 11 and the second electrode 40. In order to prevent such current concentration, the current blocking layer 21 overlapping the second electrode 40 may be formed. Therefore, current does not flow through the current blocking layer 21 to the first conductive semiconductor layer 25, but only through the ohmic contact layer 19 to the first conductive semiconductor layer 25. The current flows uniformly to the entire area of the first conductivity-type semiconductor layer 25 can improve the luminous efficiency.

상기 전류 차단층(21)은 상기 오믹 콘택층(19)보다 작은 전기 전도성을 갖거나, 상기 오믹 콘택층(19)보다 큰 전기 절연성을 갖거나, 상기 제1 도전형 반도체층(25)과 쇼트키 접촉을 형성하는 재질을 이용하여 형성될 수 있다. 상기 전류 차단층(21)은 예를 들어, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2,SiOx,SiOxNy,Si3N4,Al2O3,TiOx,Ti,Al 및 Cr로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다. 여기서, 상기 SiO2, SiOx, SiOxNy, Si3N4, Al2O3은 절연 물질일 수 있다.The current blocking layer 21 has a smaller electrical conductivity than the ohmic contact layer 19, has a larger electrical insulation than the ohmic contact layer 19, or is shorted with the first conductive semiconductor layer 25. It may be formed using a material forming a key contact. The current blocking layer 21 is, for example, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO x , Ti, Al, and Cr may include at least one selected from the group consisting of. Here, the SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 may be an insulating material.

한편, 상기 전류 차단층(21)은 상기 오믹 콘택층(19)과 상기 제1 도전형 반도체층(25) 사이에 형성되거나, 상기 반사층(17)과 상기 오믹 콘택층(19) 사이에 형성될 수도 있으며, 이에 대해 한정하지는 않는다.The current blocking layer 21 may be formed between the ohmic contact layer 19 and the first conductive semiconductor layer 25 or may be formed between the reflective layer 17 and the ohmic contact layer 19. It may be, but is not limited thereto.

또한, 상기 전류 차단층(21)은 상기 오믹 콘택층(19)에 형성된 홈 내부에 형성되거나, 상기 오믹 콘택층(19) 상에 돌출되어 형성되거나, 상기 오믹 콘택층(19)의 상면과 하면을 관통하는 홀 내부에 형성될 수 있지만, 이에 대해 한정하지는 않는다.In addition, the current blocking layer 21 may be formed in a groove formed in the ohmic contact layer 19, protruded on the ohmic contact layer 19, or may be formed on the top and bottom surfaces of the ohmic contact layer 19. It may be formed in the hole passing through, but is not limited thereto.

상기 배리어층(15)의 상면의 둘레 영역에는 상기 제1 보호층(23)이 형성될 수 있다. 즉, 상기 제1 보호층(23)은 상기 발광 구조물(30)과 상기 배리어층(15) 사이의 둘레 영역에 형성될 수 있다. 구체적으로, 상기 제1 보호층(23)은 상기 배리어층(15), 상기 반사층(17), 상기 오믹 콘택층(19) 및 상기 발광 구조물(30)에 둘러싸이도록 형성될 수 있다. The first passivation layer 23 may be formed in the circumferential region of the upper surface of the barrier layer 15. That is, the first passivation layer 23 may be formed in the peripheral area between the light emitting structure 30 and the barrier layer 15. Specifically, the first protective layer 23 may be formed to be surrounded by the barrier layer 15, the reflective layer 17, the ohmic contact layer 19, and the light emitting structure 30.

상기 제1 보호층(23)은 상기 발광 구조물(30)의 제1 도전형 반도체층(25)의 측면, 활성층(27)의 측면 및 제2 도전형 반도체층(29)의 측면과 접촉되도록 형성되어, 상기 제1 도전형 반도체층(25), 상기 활성층(27) 및 상기 제2 도전형 반도체층(29)의 측면들의 전기적인 쇼트를 방지하여 줄 수 있다. The first protective layer 23 is formed to contact the side of the first conductive semiconductor layer 25, the side of the active layer 27 and the side of the second conductive semiconductor layer 29 of the light emitting structure 30. Thus, electrical shorts of side surfaces of the first conductive semiconductor layer 25, the active layer 27, and the second conductive semiconductor layer 29 may be prevented.

상기 제1 보호층(23)의 하면은 상기 배리어층(15)의 상면의 일부 영역 그리고 상기 반사층(17)의 상면의 일부 영역과 접촉되도록 형성될 수 있다. A lower surface of the first passivation layer 23 may be formed to contact a portion of the top surface of the barrier layer 15 and a portion of the top surface of the reflective layer 17.

상기 제1 보호층(23)은 상기 발광 구조물(30), 구체적으로 제2 도전형 반도체층(29)과 적어도 일부 영역이 수직 방향으로 중첩되도록 형성될 수 있다. 상기 제1 보호층(23)이 상기 발광 구조물(30)과 접촉하는 면적을 확보하여 상기 발광 구조물(30)이 상기 배리어층(15)으로부터 박리되는 것을 효과적으로 방지할 수 있다. The first passivation layer 23 may be formed such that at least a portion of the light emitting structure 30, specifically, the second conductivity type semiconductor layer 29 overlaps in the vertical direction. An area in which the first protective layer 23 is in contact with the light emitting structure 30 may be secured to effectively prevent the light emitting structure 30 from being separated from the barrier layer 15.

상기 제1 보호층(23)은 칩 분리 공정에서 복수개의 칩을 개별 칩 단위로 분리하는 레이저 스크라이빙(Laser Scribing) 공정과 기판을 제거하는 레이저 리프트 오프(LLO) 공정시 상기 제1 보호층(23)이 깨지거나 파편이 발생하지 않게 되므로, 상기 발광 소자(1)의 신뢰성을 향상시킬 수 있다. The first passivation layer 23 may be formed in a laser scribing process of separating a plurality of chips into individual chip units in a chip separation process and a laser lift-off process of removing a substrate. Since the 23 is not broken or debris is generated, the reliability of the light emitting element 1 can be improved.

또한, 제1 보호층(23)은 절연 물질 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.In addition, the first protective layer 23 may include at least one selected from the group consisting of an insulating material, for example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 .

상기 제1 보호층(23)은 상기 전류 차단층(21)과 동일 물질로 형성될 수도 있고, 다른 물질로 형성될 수도 있다. 즉, 제1 보호층(23)과 상기 전류 차단층(21)은 상기 절연 물질로 형성될 수 있다. The first protective layer 23 may be formed of the same material as the current blocking layer 21 or may be formed of another material. That is, the first protective layer 23 and the current blocking layer 21 may be formed of the insulating material.

상기 제1 보호층(23) 상에 도전층(35)이 형성될 수 있다. 상기 도전층(35)은 상기 제2 전극(40), 특히 도전층(35)과 수직 방향으로 중첩하는 제2 전극(40)에 고 전계가 형성되는 경우, 이러한 고 전계를 분산시켜 주어 구동 안정성을 확보하고 발광 소자(1)를 보호하여 줄 수 있다. 따라서, 상기 도전층(35)은 전계 분산층으로 명명될 수도 있다. The conductive layer 35 may be formed on the first protective layer 23. When the high electric field is formed on the second electrode 40, especially the second electrode 40 overlapping the conductive layer 35 in the vertical direction, the conductive layer 35 disperses the high electric field to provide driving stability. Can be secured and the light emitting device 1 can be protected. Therefore, the conductive layer 35 may be referred to as an electric field dispersion layer.

상기 도전층(35)은 전류가 흐를 수 있는 도전 물질, 예컨대 Cr, V, W, Ti 및 Al으로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다. The conductive layer 35 may include at least one selected from the group consisting of conductive materials through which a current can flow, such as Cr, V, W, Ti, and Al.

상기 도전층(35)은 상기 발광 구조물(30)의 제2 도전형 반도체층(29)과 상기 제1 보호층(23) 사이에 형성될 수 있다. The conductive layer 35 may be formed between the second conductive semiconductor layer 29 of the light emitting structure 30 and the first protective layer 23.

상기 도전층(35)은 제2 전극(40), 구체적으로 전극 패드(37) 또는 전극 라인(39)과 적어도 일부 영역이 수직 방향으로 중첩되도록 형성될 수 있다. 상기 도전층(35)과 중첩되는 전극 라인(39)은 상기 발광 구조물(30)의 최 외곽 영역에 형성된 최 외곽 전극 라인(39)일 수 있다. The conductive layer 35 may be formed such that at least a portion of the conductive layer 35 overlaps the second electrode 40, specifically, the electrode pad 37 or the electrode line 39 in the vertical direction. The electrode line 39 overlapping the conductive layer 35 may be the outermost electrode line 39 formed in the outermost region of the light emitting structure 30.

상기 도전층(35)은 제1 및 제2 전극(40)과 달리 플로팅 상태로 유지될 수 있다. The conductive layer 35 may be maintained in a floating state unlike the first and second electrodes 40.

만일 상기 제2 전극(40)에 전원이 인가되는 경우, 도전성을 갖는 제2 도전형 반도체층(29)을 매개로 하여 상기 도전층(35)에 전류가 흐르게 되고 이와 같이 도전층(35)에 흐르는 전류에 의해 전계가 발생하므로, 상기 제2 전극(40)에 형성되는 고 전계가 상기 도전층(35)에 형성된 전계에 의해 감소되게 된다. 즉, 상기 제2 전극(40)에 형성된 고 전계가 상기 도전층(35)으로 분산됨에 따라, 상기 제2 전극(40)의 고 전계가 감소되므로, 고 전계에 의한 발광 소자(1)의 특성이 저하(degradation)되는 것을 방지하여 구동 안정성을 확보할 수 있고 발광 소자를 보호할 수 있다.If power is applied to the second electrode 40, a current flows through the conductive layer 35 through the conductive second conductive semiconductor layer 29, and thus the conductive layer 35 is applied to the conductive layer 35. Since the electric field is generated by the flowing current, the high electric field formed in the second electrode 40 is reduced by the electric field formed in the conductive layer 35. That is, as the high electric field formed on the second electrode 40 is dispersed in the conductive layer 35, the high electric field of the second electrode 40 is reduced, so that the characteristics of the light emitting device 1 by the high electric field are reduced. This degradation can be prevented to ensure driving stability and protect the light emitting device.

상기 도전층(35)은 상기 제2 도전형 반도체층(29)의 Ga-face 영역(47)에 접촉하도록 형성될 수 있다.The conductive layer 35 may be formed to contact the Ga-face region 47 of the second conductive semiconductor layer 29.

Ga-face 영역과 N-face 영역에 대해 설명한다.The Ga-face region and the N-face region will be described.

도 3에 도시한 바와 같이, 적어도 Ga 물질과 N 물질이 혼합되어 상부 방향을 따라 성장되어 제2 도전형 반도체층(29)이 형성될 수 있다. 상기 제2 도전형 반도체층(29)에 In 물질 또는 Al 물질이 더 추가될 수도 있다.As shown in FIG. 3, at least a Ga material and an N material may be mixed and grown along the upper direction to form the second conductivity-type semiconductor layer 29. In material or Al material may be further added to the second conductivity-type semiconductor layer 29.

이와 같이 성장된 제2 도전형 반도체층(29)은 전기적 콘택을 위해 하면 또는 상면에서 식각될 수 있다. The second conductive semiconductor layer 29 grown as described above may be etched from the lower surface or the upper surface for electrical contact.

즉, 제2 도전형 반도체층(29)의 하면으로부터 상부 방향으로 식각될 수 있다. 이러한 식각에 의해 노출된 제2 도전형 반도체층(29)의 영역은 N-face 영역(45)이 될 수 있다.That is, it may be etched upward from the bottom surface of the second conductivity type semiconductor layer 29. The region of the second conductivity-type semiconductor layer 29 exposed by the etching may be the N-face region 45.

또한, 제2 도전형 반도체층(29)의 상면으로부터 하부 방향으로 식각될 수 있다. 이러한 식각에 의해 노출된 제2 도전형 반도체층(29)의 영역은 Ga-face 영역(47)이 될 수 있다. In addition, the second conductive semiconductor layer 29 may be etched downward from the top surface. The region of the second conductivity-type semiconductor layer 29 exposed by the etching may be the Ga-face region 47.

N-face 영역(45)과 Ga-face 영역(47)은 열적 안정성과 동작 전압 특성이 상이하다.The N-face region 45 and the Ga-face region 47 have different thermal stability and operating voltage characteristics.

통상적으로 Ga-face 영역(47)이 N-face 영역(45)에 비해 결정성이 우수하고, 이에 기인하여 열적 안정성 또한 우수하다.In general, the Ga-face region 47 has better crystallinity than the N-face region 45, and therefore, the thermal stability is also excellent.

아울러, Ga-face 영역(47)은 N-face 영역(45)에 비해 동작 전압 특성이 우수하다.In addition, the Ga-face region 47 has better operating voltage characteristics than the N-face region 45.

한편, 상기 N-face 영역(45)은 설명을 위해 제시된 것으로서, 실시예의 상기 제2 도전형 반도체층(29)에는 N-face 영역(45)은 형성되지 않음에 주목해야 한다.Meanwhile, it is to be noted that the N-face region 45 is provided for explanation, and the N-face region 45 is not formed in the second conductive semiconductor layer 29 of the embodiment.

도 4에 도시한 바와 같이, 장시간, 예컨대 10시간 동안 구동하는 경우, Ga-face 영역(47)은 동작 전압 특성이 변하지 않는데 반해, N-face 영역(45)은 동작 전압 특성이 저하된다. As shown in FIG. 4, when driving for a long time, for example, for 10 hours, the operating voltage characteristic of the Ga-face region 47 does not change, whereas the operating voltage characteristic of the N-face region 45 decreases.

따라서, Ga-face 영역(47)에 전기적인 콘택이 되는 경우, 동작 전압 특성이 우수한 발광 소자(1)를 얻을 수 있다.Therefore, when the electrical contact is made to the Ga-face region 47, the light emitting element 1 excellent in operating voltage characteristics can be obtained.

실시예에 따르면, 상기 도전층(35)이 상기 제2 도전형 반도체층(29)의 Ga-face 영역(47)에 접촉하도록 형성됨으로써, 열적 안정성과 동작 전압 특성이 우수한 발광 소자(1)를 얻을 수 있다. According to the embodiment, the conductive layer 35 is formed to contact the Ga-face region 47 of the second conductive semiconductor layer 29, thereby providing a light emitting device 1 having excellent thermal stability and operating voltage characteristics. You can get it.

상기 오믹 콘택층(19) 및 도전층(35) 상에는 상기 발광 구조물(30)이 형성될 수 있다. The light emitting structure 30 may be formed on the ohmic contact layer 19 and the conductive layer 35.

상기 발광 구조물(30)의 측면은 복수개의 칩을 개별 칩 단위로 구분하는 아이솔레이션(isolation) 에칭에 의해 수직하거나 경사지게 형성될 수 있다. Sides of the light emitting structure 30 may be vertically or inclined by an isolation etching for dividing the plurality of chips into individual chip units.

상기 발광 구조물(30)은 복수의 3족 내지 5족 원소의 화합물 반도체 재료들을 포함할 수 있다. The light emitting structure 30 may include a compound semiconductor material of a plurality of Group 3 to Group 5 elements.

상기 발광 구조물(30)은 제1 도전형 반도체층(25), 상기 제1 도전형 반도체층(25) 상에 활성층(27) 그리고 상기 활성층(27) 상에 제2 도전형 반도체층(29)을 포함할 수 있다. The light emitting structure 30 includes a first conductive semiconductor layer 25, an active layer 27 on the first conductive semiconductor layer 25, and a second conductive semiconductor layer 29 on the active layer 27. It may include.

상기 제1 도전형 반도체층(25)은 상기 오믹 콘택층(19) 상에 형성될 수 있다. 상기 제1 도전형 반도체층(25)은 p형 도펀트를 포함하는 p형 반도체층일 수 있다. 상기 p형 반도체층은 3족 내지 5족 원소의 화합물 반도체 재료 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP 및 AlGaInP로 이루어지는 그룹으로부터 선택된 하나를 포함할 수 있다. 상기 P형 도펀트는 Mg, Zn, Ga, Sr, Ba 등일 수 있다. 상기 제1 도전형 반도체층(25)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The first conductivity type semiconductor layer 25 may be formed on the ohmic contact layer 19. The first conductive semiconductor layer 25 may be a p-type semiconductor layer including a p-type dopant. The p-type semiconductor layer may include one selected from the group consisting of compound semiconductor materials of Group 3 to 5 elements, such as GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP. Can be. The P-type dopant may be Mg, Zn, Ga, Sr, Ba, or the like. The first conductivity type semiconductor layer 25 may be formed as a single layer or a multilayer, but is not limited thereto.

상기 제1 도전형 반도체층(25)은 복수의 캐리어들, 예컨대 정공들을 상기 활성층(27)으로 공급하여 주는 역할을 한다.The first conductive semiconductor layer 25 serves to supply a plurality of carriers, for example, holes, to the active layer 27.

상기 활성층(27)은 상기 제1 도전형 반도체층(25) 상에 형성되며, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. The active layer 27 is formed on the first conductivity type semiconductor layer 25 and may include any one of a single quantum well structure, a multi-quantum well structure (MQW), a quantum dot structure, or a quantum line structure. It does not limit about.

상기 활성층(27)은 상기 제1 도전형 반도체층(25) 및 상기 오믹 콘택층(19)과 동일한 면적을 가질 수 있다. The active layer 27 may have the same area as the first conductive semiconductor layer 25 and the ohmic contact layer 19.

상기 활성층(27)은 3족 내지 5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기로 형성될 수 있다. 상기 활성층(27)으로 사용하기 위한 화합물 반도체 재료로는 GaN, InGaN, AlGaN일 수 있다. 따라서, 상기 활성층(27)은 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, InGaN 우물층/InGaN 장벽층의 주기 등을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. The active layer 27 may be formed in a cycle of a well layer and a barrier layer using a compound semiconductor material of Group 3 to Group 5 elements. Compound semiconductor materials for use as the active layer 27 may be GaN, InGaN, AlGaN. Accordingly, the active layer 27 may include, for example, a period of an InGaN well layer / GaN barrier layer, a period of an InGaN well layer / AlGaN barrier layer, a period of an InGaN well layer / InGaN barrier layer, and the like, but is not limited thereto. I never do that.

상기 활성층(27)은 상기 제1 도전형 반도체층(25)으로부터 공급된 정공들과 상기 제2 도전형 반도체층(29)으로부터 공급된 전자들을 재결합(recombination)시켜, 상기 활성층(27)의 반도체 재질에 의해 결정된 밴드캡에 상응하는 파장의 빛을 생성할 수 있다.The active layer 27 recombines the holes supplied from the first conductivity type semiconductor layer 25 and the electrons supplied from the second conductivity type semiconductor layer 29 to recombine the semiconductor of the active layer 27. It is possible to produce light of a wavelength corresponding to the band cap determined by the material.

도시되지 않았지만, 상기 활성층(27)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수도 있으며, 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다. 예를 들어, 상기 제1 도전형 반도체층(25)과 상기 활성 사이에는 p형 도펀트를 포함하는 p형 클래드층이 형성되고, 상기 활성층(27)과 상기 제2 도전형 반도체층(29) 사이에는 n형 도펀트를 포함하는 n형 클래드층이 형성될 수 있다. Although not shown, a conductive clad layer may be formed on or below the active layer 27, and the conductive clad layer may be formed of an AlGaN-based semiconductor. For example, a p-type cladding layer including a p-type dopant is formed between the first conductivity type semiconductor layer 25 and the active layer, and between the active layer 27 and the second conductivity type semiconductor layer 29. An n-type cladding layer including an n-type dopant may be formed therein.

상기 도전형 클래드층은 상기 활성층(27)으로 공급된 복수의 홀과 복수의 전자가 제1 도전형 반도체층(25)과 제2 도전형 반도체층(29)으로 이동되지 않도록 하는 가이드의 역할을 한다. 따라서, 상기 도전형 클래드층에 의해 상기 활성층(27)으로 공급된 홀과 전자가 보다 많이 재결합하여, 발광 소자(1)의 발광 효율을 향상시킬 수 있다.The conductive cladding layer serves as a guide for preventing the plurality of holes and the electrons supplied to the active layer 27 from being transferred to the first conductive semiconductor layer 25 and the second conductive semiconductor layer 29. do. Therefore, more holes and electrons supplied to the active layer 27 are recombined by the conductive cladding layer, thereby improving luminous efficiency of the light emitting device 1.

상기 제2 도전형 반도체층(29)은 상기 활성층(27)과 상기 도전층(35) 상에 형성될 수 있다. 상기 제2 도전형 반도체층(29)은 n형 도펀트를 포함하는 n형 반도체층일 수 있다. 상기 제2 도전형 반도체층(29)은 3족내지 5족 원소의 화합물 반도체 재료 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP 및 AlGaInP로 이루어지는 그룹으로부터 선택된 하나를 포함할 수 있다. 상기 n형 도펀트는 Si, Ge, Sn, Se, Te 등일 수 있다. 상기 제2 도전형 반도체층(29)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The second conductive semiconductor layer 29 may be formed on the active layer 27 and the conductive layer 35. The second conductive semiconductor layer 29 may be an n-type semiconductor layer including an n-type dopant. The second conductive semiconductor layer 29 is made of a compound semiconductor material of Group 3 to Group 5 elements, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP. It may include one selected from the group. The n-type dopant may be Si, Ge, Sn, Se, Te, or the like. The second conductive semiconductor layer 29 may be formed as a single layer or a multilayer, but is not limited thereto.

상기 도전층(35)은 상기 제2 도전형 반도체층(29)의 Ga-face 영역(47)에 접촉하도록 형성되고, 상기 활성층(27)은 상기 제2 도전형 반도체층(29)의 하면에 접촉하도록 형성될 수 있다. Ga-face 영역(47)이 노출되도록 하기 위해, 상기 제2 도전형 반도체층(29)의 하면으로부터 상부 방향으로 식각될 수 있다.The conductive layer 35 is formed to contact the Ga-face region 47 of the second conductive semiconductor layer 29, and the active layer 27 is formed on the bottom surface of the second conductive semiconductor layer 29. It may be formed to contact. In order to expose the Ga-face region 47, the Ga-face region 47 may be etched upward from the bottom surface of the second conductivity-type semiconductor layer 29.

상기 제2 도전형 반도체층(29)의 상면에는 광 추출 효율을 위해 러프니스나 요철(32)이 형성될 수 있다. 상기 러프니스나 요철(32)은 습식 식각에 의해 형성된 랜덤한 패턴으로 형성되거나, 패터닝 공정에 의해 형성된 광 결정(photonic crystal) 구조와 같이 주기적인 패턴으로 형성될 수도 있으며, 이에 대해 한정하지는 않는다.Roughness or irregularities 32 may be formed on the upper surface of the second conductive semiconductor layer 29 for light extraction efficiency. The roughness or irregularities 32 may be formed in a random pattern formed by wet etching, or may be formed in a periodic pattern such as a photonic crystal structure formed by a patterning process, but is not limited thereto.

상기 러프니스나 요철(32)은 오목한 형상과 볼록한 형상을 주기적으로 가질 수 있다. 상기 오목한 형상과 상기 볼록한 형상 모두는 라운드 면을 갖거나 꼭지점에서 만나는 양측 경사면을 가질 수 있다. The roughness or unevenness 32 may have a concave shape and a convex shape periodically. Both the concave shape and the convex shape may have round faces or both inclined surfaces that meet at vertices.

한편, 상기 제1 도전형 반도체층(25) 아래에 상기 제1 도전형 반도체층(25)의 극성과 반대인 제3 도전형 반도체층이 형성될 수 있다. 상기 제1 도전형 반도체층(25)이 p형 반도체층이고, 상기 제2 도전형 반도체층(29)과 제3 도전형 반도체층이 n형 반도체층일 수 있으며, 그 역도 가능하다. 따라서, 상기 발광 구조물(30)은 n-p 접합, p-n 접합, n-p-n 접합 및 p-n-p 접합 구조 중 적어도 하나를 포함할 수 있다. Meanwhile, a third conductive semiconductor layer opposite to the polarity of the first conductive semiconductor layer 25 may be formed under the first conductive semiconductor layer 25. The first conductive semiconductor layer 25 may be a p-type semiconductor layer, and the second conductive semiconductor layer 29 and the third conductive semiconductor layer may be n-type semiconductor layers, and vice versa. Therefore, the light emitting structure 30 may include at least one of an n-p junction, a p-n junction, an n-p-n junction, and a p-n-p junction structure.

상기 발광 구조물(30) 상면에는 제2 전극(40)이 형성될 수 있다. 상기 제2 전극(40)은 상기 발광 구조물(30)의 전체 면적을 커버하지 않고, 국부적으로 형성된 패턴 형상을 가질 수 있다. The second electrode 40 may be formed on the upper surface of the light emitting structure 30. The second electrode 40 may have a locally formed pattern shape without covering the entire area of the light emitting structure 30.

도 2에 도시한 바와 같이, 상기 제2 전극(40)은 와이어가 본딩되는 적어도 하나 이상의 전극 패드(37)와, 상기 전극 패드(37)로부터 적어도 일측 이상으로 분기되어 상기 발광 구조물(30)의 전 영역으로 균등하게 전류를 공급하기 위한 다수의 전극 라인(38, 39)을 포함할 수 있다. As shown in FIG. 2, the second electrode 40 is branched from at least one electrode pad 37 to which a wire is bonded, and at least one side of the electrode pad 37 to the at least one side of the light emitting structure 30. It may include a plurality of electrode lines 38, 39 for supplying current evenly to all areas.

상기 전극 패드(37)는 위에서 볼 때, 사각형, 원형, 타원형, 다각형을 가질 수 있지만, 이에 대해 한정하지는 않는다.The electrode pad 37 may have a quadrangular, circular, elliptical, or polygonal shape when viewed from above, but is not limited thereto.

상기 제1 전극 라인(38)은 상기 발광 구조물(30), 특히 상기 제2 도전형 반도체층(29) 상의 최외곽 영역에 형성될 수 있다. The first electrode line 38 may be formed in the outermost region on the light emitting structure 30, in particular, the second conductive semiconductor layer 29.

상기 제2 전극 라인(39)은 상기 제2 도전형 반도체층(29) 상의 중심 영역에 형성될 수 있다. 상기 제2 전극 라인(39)은 서로 간에 교차하도록 형성되고, 일측 및 타측이 상기 제1 전극 라인(38)과 전기적으로 연결되며 상기 제1 전극 라인(38)과 일체로 형성될 수 있다. The second electrode line 39 may be formed in the center region on the second semiconductor layer 29. The second electrode line 39 may be formed to cross each other, and one side and the other side may be electrically connected to the first electrode line 38, and may be integrally formed with the first electrode line 38.

상기 제1 전극 라인(38)은 상기 도전층(35)과 수직 방향으로 중첩되도록 형성될 수 있다. 또한, 상기 전극 패드(37)는 상기 도전층(35)과 수직 방향으로 중첩되도록 형성될 수 있다.The first electrode line 38 may be formed to overlap the conductive layer 35 in the vertical direction. In addition, the electrode pad 37 may be formed to overlap the conductive layer 35 in a vertical direction.

상기 도전층(35)은 상기 발광 구조물(30)의 둘레 영역을 따라 상기 제1 보호층(23)과 상기 제2 도전형 반도체층(29)의 Ga-face 영역을 사이에 형성될 수 있다. The conductive layer 35 may be formed between the Ga-face region of the first protective layer 23 and the second conductive semiconductor layer 29 along the circumferential region of the light emitting structure 30.

상기 제2 전극(40)은 V, W, Au, Ti, Ni, Pd, Ru, Cu, Al, Cr, Ag 및 Pt로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함하는 단층 또는 다층 구조로 형성될 수 있다. The second electrode 40 may be formed in a single layer or a multilayer structure including at least one selected from the group consisting of V, W, Au, Ti, Ni, Pd, Ru, Cu, Al, Cr, Ag, and Pt. .

상기 제2 전극(40)은 예컨대 제1 층 내지 제6 층을 포함하는 다층 구조를 가질 수 있다. The second electrode 40 may have a multilayer structure including, for example, first to sixth layers.

최하층인 제1층은 상기 제2 도전형 반도체층(29)과 오믹 접촉을 형성하기 위한 Cr, V, W 및 Ti로 이루어지는 그룹으로부터 선택된 적어도 하나의 금속 물질을 포함하는 오믹층일 수 있다. The first layer, which is the lowest layer, may be an ohmic layer including at least one metal material selected from the group consisting of Cr, V, W, and Ti for forming an ohmic contact with the second conductive semiconductor layer 29.

상기 제1층 상의 제2층은 높은 반사 특성을 갖는 Al, Ag과 같은 금속 물질을 포함하는 반사층일 수 있다. The second layer on the first layer may be a reflective layer including a metal material such as Al and Ag having high reflective properties.

상기 제2층 상의 제3층은 층간 확산(interlayer diffusion)을 방지하기 위해 Ni, Pt, Pd, Ru, V, Ti, Al, Cu 및 W로 이루어지는 그룹으로부터 선택된 적어도 하나의 금속 물질을 포함하는 제1 확산방지층일 수 있다. The third layer on the second layer includes at least one metal material selected from the group consisting of Ni, Pt, Pd, Ru, V, Ti, Al, Cu, and W to prevent interlayer diffusion. 1 may be a diffusion barrier layer.

상기 제3층 상의 제4층은 높은 전기 전도성(conductivity)을 갖는 Ni, Pt, Pd, Ru, V, Ti, Al, Cu 및 W로 이루어지는 그룹으로부터 선택된 적어도 하나의 금속 물질을 포함하는 전도층일 수 있다.The fourth layer on the third layer may be a conductive layer including at least one metal material selected from the group consisting of Ni, Pt, Pd, Ru, V, Ti, Al, Cu, and W having high electrical conductivity. have.

상기 제4층 상의 제5층은 Ni, Pt, Pd, Ru, V, Ti, Al, Cu 및 W로 이루어지는 그룹으로부터 선택된 적어도 하나의 금속 물질을 포함하는 제2 확산방지층일 수 있다. The fifth layer on the fourth layer may be a second diffusion barrier layer including at least one metal material selected from the group consisting of Ni, Pt, Pd, Ru, V, Ti, Al, Cu, and W.

상기 제5층 상의 제6층은 Au, Ti와 같이 와이어가 용이하게 본딩될 수 있도록 높은 접착력을 갖는 금속 물질을 포함하는 접착층(adhesive layer)일 수 있다. The sixth layer on the fifth layer may be an adhesive layer including a metal material having high adhesive strength such that Au and Ti can be easily bonded.

상기 제1층 내지 제6층은 모두 사용되지 않아도 되며, 필요에 따라 선택적으로 사용될 수 있다. All of the first to sixth layers do not need to be used, and may be selectively used as necessary.

상기 전극 패드(37)는 상기 전극 라인(39)은 서로 동일한 적층 구조를 갖거나, 상이한 적층 구조를 가질 수 있다. 예를 들어, 상기 전극 라인(39)은 와이어 본딩을 위한 접착층이 불필요하므로, 상기 접착층이 형성되지 않을 수 있다. 또한, 상기 전극 라인(39)은 투광성 및 전기 전도성을 갖는 재질인 예를 들어, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO 중 적어도 하나로 형성될 수도 있다.The electrode pads 37 may have the same stacked structure or different stacked structures. For example, since the electrode layer 39 does not require an adhesive layer for wire bonding, the adhesive layer may not be formed. In addition, the electrode line 39 may be formed of at least one of, for example, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, and ZnO.

상기 발광 구조물(30)의 적어도 측면에는 제2 보호층(43)이 형성될 수 있다. 구체적으로는, 상기 제2 보호층(43)은 일단이 상기 제2 도전형 반도체층(29)의 상면의 둘레 영역에 형성되고, 상기 제2 도전형 반도체층(29)의 측면, 상기 도전층(35)의 측면 및 상기 제1 보호층(23)의 측면을 경유하거나 가로질러 타단이 상기 배리어층(15)의 상면의 둘레 영역에 형성될 수 있으나, 이에 대해 한정하지는 않는다. The second passivation layer 43 may be formed on at least a side of the light emitting structure 30. Specifically, one end of the second protective layer 43 is formed in the circumferential region of the upper surface of the second conductive semiconductor layer 29, and the side surface of the second conductive semiconductor layer 29 and the conductive layer. The other end may be formed in the circumferential region of the upper surface of the barrier layer 15 via or across the side surface of the barrier layer 35 and the side surface of the first protective layer 23, but is not limited thereto.

상기 제2 보호층(43)은 상기 발광 구조물(30)과 외부의 전도성 부재 사이의 전기적 쇼트를 방지하는 역할을 할 수 있다. 상기 제2 보호층(43)은 예를 들어, SiO2,SiOx,SiOxNy,Si3N4,TiO2및 Al2O3로 이루어지는 그룹으로부터 선택된 하나를 포함하는 절연성 재질을 포함할 수 있지만, 이에 대해 한정하지는 않는다. The second protective layer 43 may serve to prevent an electrical short between the light emitting structure 30 and an external conductive member. The second protective layer 43 may include, for example, an insulating material including one selected from the group consisting of SiO 2 , SiO x , SiO x N y , Si 3 N 4 , TiO 2 , and Al 2 O 3 . However, the present invention is not limited thereto.

상기 제2 보호층(43)은 상기 제1 보호층(23)과 상기 전류 차단층(21)과 동일한 물질을 포함할 수 있다.The second passivation layer 43 may include the same material as the first passivation layer 23 and the current blocking layer 21.

이하, 실시예에 따른 발광 소자(1)의 제조 공정에 대해 상세히 설명한다. 다만, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.Hereinafter, the manufacturing process of the light emitting element 1 according to the embodiment will be described in detail. However, the content overlapping with the above description will be omitted or briefly described.

도 5 내지 도 12는 실시예에 따른 발광 소자의 제조 공정을 도시한 도면이다.5 to 12 are diagrams illustrating a manufacturing process of a light emitting device according to an embodiment.

도 5을 참조하면, 성장 기판(50) 상에 제2 도전형 반도체층(29), 활성층(27) 및 제1 도전형 반도체층(25)이 순차적으로 성장되어 발광 구조물(30)이 형성될 수 있다.Referring to FIG. 5, the second conductive semiconductor layer 29, the active layer 27, and the first conductive semiconductor layer 25 are sequentially grown on the growth substrate 50 to form the light emitting structure 30. Can be.

즉, 상기 성장 기판(50) 상에 상기 제2 도전형 반도체층(29)이 성장되고, 상기 제2 도전형 반도체층(29) 상에 활성층(27)이 성장되고, 상기 활성층(27) 상에 상기 제1 도전형 반도체층(25)이 성장될 수 있다.That is, the second conductive semiconductor layer 29 is grown on the growth substrate 50, the active layer 27 is grown on the second conductive semiconductor layer 29, and the active layer 27 is grown on the growth substrate 50. The first conductivity type semiconductor layer 25 may be grown on the substrate.

상기 성장 기판(50)은 상기 발광 구조물(30)을 성장시키기 위한 기판으로서, 상기 발광 구조물(30)과 격자 상수가 유사하고 열적 안정성을 갖는 재질로 형성될 수 있다.The growth substrate 50 is a substrate for growing the light emitting structure 30 and may be formed of a material having a similar lattice constant and thermal stability to the light emitting structure 30.

상기 성장 기판(50)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The growth substrate 50 may be formed of, for example, at least one of sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, but is not limited thereto.

상기 발광 구조층은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure layer may be, for example, metal organic chemical vapor deposition (MOCVD), chemical vapor deposition (CVD), plasma chemical vapor deposition (PECVD), or molecular beam growth method. (MBE; Molecular Beam Epitaxy), Hydride Vapor Phase Epitaxy (HVPE), or the like, and the like, but are not limited thereto.

상기 발광 구조층 및 상기 성장 기판(50) 사이에는 둘 사이의 격자 상수 차이를 완화하기 위해 버퍼층(미도시)이 형성될 수도 있다.A buffer layer (not shown) may be formed between the light emitting structure layer and the growth substrate 50 to alleviate the lattice constant difference between the light emitting structure layer and the growth substrate 50.

상기 제2 도전형 반도체층(29)은 상기 성장 기판(50) 상에 형성될 수 있다. 상기 제2 도전형 반도체층(29)은 n형 도펀트를 포함하는 n형 반도체층일 수 있다. The second conductivity type semiconductor layer 29 may be formed on the growth substrate 50. The second conductive semiconductor layer 29 may be an n-type semiconductor layer including an n-type dopant.

상기 활성층(27)은 상기 제2 도전형 반도체층(29) 상에 형성되며, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. The active layer 27 is formed on the second conductivity type semiconductor layer 29 and may include any one of a single quantum well structure, a multi quantum well structure (MQW), a quantum dot structure, or a quantum line structure. It does not limit about.

상기 활성층(27)은 상기 제1 도전형 반도체층(25)으로부터 공급된 정공들과 상기 제2 도전형 반도체층(29)으로부터 공급된 전자들을 재결합(recombination)시켜, 상기 활성층(27)의 반도체 재질에 의해 결정된 밴드캡에 상응하는 파장의 빛을 생성할 수 있다.The active layer 27 recombines the holes supplied from the first conductivity type semiconductor layer 25 and the electrons supplied from the second conductivity type semiconductor layer 29 to recombine the semiconductor of the active layer 27. It is possible to produce light of a wavelength corresponding to the band cap determined by the material.

상기 제1 도전형 반도체층(25)은 상기 활성층(27) 상에 형성될 수 있다. 상기 제1 도전형 반도체층(25)은 p형 도펀트를 포함하는 p형 반도체층일 수 있다. The first conductivity type semiconductor layer 25 may be formed on the active layer 27. The first conductive semiconductor layer 25 may be a p-type semiconductor layer including a p-type dopant.

도 6을 참조하면, 상기 발광 구조물(30), 즉 상기 제1 도전형 반도체층(25) 상에 전류 차단층(21)과 오믹 콘택층(19)이 형성될 수 있다.Referring to FIG. 6, a current blocking layer 21 and an ohmic contact layer 19 may be formed on the light emitting structure 30, that is, the first conductive semiconductor layer 25.

상기 전류 차단층(21)은 후에 형성될 제2 전극(40)과 수직 방향으로 중첩되도록 형성될 수 있다. The current blocking layer 21 may be formed to overlap the second electrode 40 to be formed later in the vertical direction.

상기 전류 차단층(21)은 상기 오믹 콘택층(19)을 통해 상기 제1 도전형 반도체층(25)으로 공급되는 전류를 차단하는 역할을 할 수 있다. 따라서, 상기 전류 차단층(21)과 그 주변에서는 상기 제1 도전형 반도체층(25)으로 전류 공급이 차단될 수 있다. The current blocking layer 21 may serve to block a current supplied to the first conductive semiconductor layer 25 through the ohmic contact layer 19. Therefore, the supply of current to the first conductive semiconductor layer 25 may be cut off at the current blocking layer 21 and the surroundings thereof.

상기 전류 차단층(21)은 예를 들어, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2,SiOx,SiOxNy,Si3N4,Al2O3,TiOx,Ti,Al 및 Cr로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다. 여기서, 상기 SiO2, SiOx, SiOxNy, Si3N4, Al2O3은 절연 물질일 수 있다.The current blocking layer 21 is, for example, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO x , Ti, Al, and Cr may include at least one selected from the group consisting of. Here, the SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 may be an insulating material.

만일 상기 제2 전극(40)이 다수개로 형성되는 경우, 상기 전류 차단층(21) 또한 상기 제2 전극(40) 각각에 대응하도록 다수개로 형성될 수 있다.If the second electrode 40 is formed in plural, the current blocking layer 21 may also be formed in plural to correspond to each of the second electrodes 40.

도 7을 참조하면, 상기 제2 도전형 반도체층(29)의 Ga-face 영역(47)이 노출되도록 상기 오믹 콘택층(19), 상기 제1 도전형 반도체층(25), 상기 활성층(27) 및 상기 제2 도전형 반도체층(29)이 식각될 수 있다. Referring to FIG. 7, the ohmic contact layer 19, the first conductive semiconductor layer 25, and the active layer 27 may expose the Ga-face region 47 of the second conductive semiconductor layer 29. ) And the second conductive semiconductor layer 29 may be etched.

이러한 식각에 의해 상기 발광 구조물(30)의 둘레 영역을 따라 그루브가 형성될 수 있다. By such etching, grooves may be formed along the circumferential region of the light emitting structure 30.

상기 그루브에서 상기 오믹 콘택층(19), 상기 제1 도전형 반도체층(25) 및 상기 활성층(27)은 완전하게 제거되고, 상기 제2 도전형 반도체층(29)은 그 상면으로부터 소정 깊이로 제거될 수 있다. 상기 제2 도전형 반도체층(29)이 제거되어 노출된 상기 제2 도전형 반도체층(29)의 면은 Ga-face 영역(47)일 수 있다. The ohmic contact layer 19, the first conductivity type semiconductor layer 25 and the active layer 27 are completely removed from the groove, and the second conductivity type semiconductor layer 29 has a predetermined depth from an upper surface thereof. Can be removed. The surface of the second conductive semiconductor layer 29 exposed by removing the second conductive semiconductor layer 29 may be a Ga-face region 47.

상기 그루브의 제1 측면은 제2 도전형 반도체층(29)의 상면에 대해 수직인 면을 가지고, 상기 그루브의 제2 측면은 상기 제2 도전형 반도체층(29)의 상면에 대해 경사진 면을 가질 수 있다. 이에 따라, 상기 그루브의 직경은 하부 영역에서 상부 영역을 갈수록 점진적으로 증가될 수 있다. 이는 나중에 수행될 메사 에칭을 고려한 것이다. The first side surface of the groove has a surface perpendicular to the top surface of the second conductive semiconductor layer 29, and the second side surface of the groove is inclined with respect to the top surface of the second conductive semiconductor layer 29. Can have Accordingly, the diameter of the groove may gradually increase from the lower region to the upper region. This takes into account the mesa etching to be performed later.

도 8을 참조하면, 상기 그루브 내에 도전층(35)이 형성될 수 있다. 상기 도전층(35)은 적어도 상기 제2 도전형 반도체층(29)의 Ga-face 영역(47)에 접촉되도록 형성될 수 있다. 아울러, 상기 도전층(35)의 측면은 상기 제2 도전형 반도체층(29)의 내측면의 일부 영역에 접촉되도록 형성될 수 있다. Referring to FIG. 8, a conductive layer 35 may be formed in the groove. The conductive layer 35 may be formed to contact at least the Ga-face region 47 of the second conductive semiconductor layer 29. In addition, the side surface of the conductive layer 35 may be formed to contact a portion of the inner surface of the second conductive semiconductor layer 29.

상기 도전층(35)은 전류가 흐를 수 있는 도전 물질, 예컨대 Cr, V, W, Ti 및 Al으로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다. The conductive layer 35 may include at least one selected from the group consisting of conductive materials through which a current can flow, such as Cr, V, W, Ti, and Al.

이어서, 상기 그루브에 형성된 상기 도전층(35) 상에 제1 보호층(23)이 형성될 수 있다. 상기 제1 보호층(23)의 상면은 상기 오믹 콘택층(19)의 상면과 일치되도록 형성되지만, 이에 한정하지 않는다.Subsequently, a first protective layer 23 may be formed on the conductive layer 35 formed in the groove. An upper surface of the first protective layer 23 is formed to coincide with an upper surface of the ohmic contact layer 19, but is not limited thereto.

상기 제1 보호층(23)은 상기 제2 도전형 반도체층(29)의 측면의 일부 영역, 상기 활성층(27)의 측면, 상기 제1 도전형 반도체층(25)의 측면 및 상기 오믹 콘택층(19)의 측면과 접촉하도록 형성될 수 있다. The first protective layer 23 may be a partial region of the side surface of the second conductive semiconductor layer 29, a side surface of the active layer 27, a side surface of the first conductive semiconductor layer 25, and the ohmic contact layer. It may be formed in contact with the side of (19).

상기 제1 보호층(23)이 적어도 상기 제2 도전형 반도체층(29)의 측면의 일부 영역, 상기 활성층(27)의 측면 및 상기 제1 도전형 반도체층(25)의 측면에 접촉하도록 형성됨으로써, 상기 제1 도전형 반도체층(25)과 상기 제2 도전형 반도체층(29)의 측면들 사이의 전기적인 쇼트를 방지할 수 있다.The first protective layer 23 is formed to contact at least a portion of the side surface of the second conductive semiconductor layer 29, the side surface of the active layer 27, and the side surface of the first conductive semiconductor layer 25. As a result, electrical short between the side surfaces of the first conductive semiconductor layer 25 and the second conductive semiconductor layer 29 can be prevented.

상기 제1 보호층(23)은 절연 물질 예컨대, SiO2, SiOx, SiOxNy, Si3N4, 및 Al2O3으로 이루어지는 그룹으로부터 선택된 적어도 하나 이상을 포함할 수 있다. The first protective layer 23 may include at least one selected from the group consisting of an insulating material, for example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , and Al 2 O 3 .

도 9를 참조하면, 상기 오믹 콘택층(19) 상에 반사층(17)이 형성될 수 있다. 도시되지 않았지만, 상기 반사층(17)은 상기 오믹 콘택층(19) 뿐만 아니라 상기 제1 보호층(23)의 상면의 일부 영역 상에 형성될 수도 있다.9, a reflective layer 17 is formed on the ohmic contact layer 19. Although not shown, the reflective layer 17 may be formed on a portion of the upper surface of the first protective layer 23 as well as the ohmic contact layer 19.

상기 반사층(17)은 상기 발광 소자로부터 입사되는 광을 반사시키는 역할을 하므로, 반사 특성이 우수한 재질로 형성될 수 있다. 예컨대, 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf로 이루어지는 그룹으로부터 선택된 적어도 하나 또는 둘 이상의 합금을 포함하지만, 이에 대해서는 한정하지 않는다. 또한 상기 반사층(17)은 상기 금속과 함께 IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga-ZnO), IGZO(In-Ga-ZnO), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGTO(indium gallium tin oxide) 및 ATO(aluminum tin oxide)로 이루어지는 그룹으로부터 선택된 하나를 포함하는 투명한 전도성 물질을 이용하여 다층(multi-layer)으로 형성할 수 있다. Since the reflective layer 17 serves to reflect light incident from the light emitting device, the reflective layer 17 may be formed of a material having excellent reflection characteristics. For example, the reflective layer 17 includes, but is not limited to, at least one or two or more alloys selected from the group consisting of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, and Hf. Do not. In addition, the reflective layer 17 together with the metal, IZO (In-ZnO), GZO (Ga-ZnO), AZO (Al-ZnO), AGZO (Al-Ga-ZnO), IGZO (In-Ga-ZnO), Multi-layer using a transparent conductive material including one selected from the group consisting of indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium tin oxide (IGTO), and aluminum tin oxide (ATO) ) Can be formed.

이어서, 상기 반사층(17)과 상기 제1 보호층(23) 상에 배리어층(15), 접착층(13) 및 제1 전극(11)이 형성될 수 있다.Subsequently, a barrier layer 15, an adhesive layer 13, and a first electrode 11 may be formed on the reflective layer 17 and the first protective layer 23.

상기 배리어층(15)은 상기 반사층(17)과 상기 제1 보호층(23) 상에 형성될 수 있다. 상기 배리어층(15)은 상기 제1 보호층(23)의 물질이 상기 접착층(13) 또는 상기 제1 전극(11)으로 확산되는 것을 방지하는 역할을 한다.The barrier layer 15 may be formed on the reflective layer 17 and the first protective layer 23. The barrier layer 15 prevents the material of the first protective layer 23 from diffusing to the adhesive layer 13 or the first electrode 11.

상기 배리어층(15)은 Ni, Pt, Ti, W, V, Fe 및 Mo로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.The barrier layer 15 may include at least one selected from the group consisting of Ni, Pt, Ti, W, V, Fe, and Mo.

상기 접착층(13)은 상기 제1 전극(11)과 상기 배리어층(15) 사이의 접착력을 강화하기 위해 형성될 수 있다. The adhesive layer 13 may be formed to reinforce the adhesive force between the first electrode 11 and the barrier layer 15.

상기 접착층(13)은 예를 들어, Ti, Au, Sn, Ni, Nb, Cr, Ga, In, Bi, Cu, Ag 및 Ta로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.The adhesive layer 13 may include, for example, at least one selected from the group consisting of Ti, Au, Sn, Ni, Nb, Cr, Ga, In, Bi, Cu, Ag, and Ta.

상기 제1 전극(11)은 그 위에 형성되는 복수의 층들을 지지할 뿐만 아니라 전극으로서의 기능을 가질 수 있다. 다시 말해, 상기 제1 전극(11)는 전도성을 갖는 지지부재를 포함할 수 있다. 상기 제1 전극(11)는 상기 제2 전극(40)과 함께 상기 발광 구조물(30)에 전원을 공급할 수 있다. The first electrode 11 may not only support a plurality of layers formed thereon but also have a function as an electrode. In other words, the first electrode 11 may include a support member having conductivity. The first electrode 11 may supply power to the light emitting structure 30 together with the second electrode 40.

상기 제1 전극(11)은 예를 들어, 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu), 몰리브덴(Mo), 구리-텅스텐(Cu-W) 및 캐리어 웨이퍼 중 적어도 하나를 포함할 수 있다. 상기 캐리어 웨이퍼는 예를 들어 Si, Ge, GaAs, ZnO, SiC 및 SiGe으로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.For example, the first electrode 11 may include titanium (Ti), chromium (Cr), nickel (Ni), aluminum (Al), platinum (Pt), gold (Au), tungsten (W), and copper (Cu). ), Molybdenum (Mo), copper-tungsten (Cu-W), and a carrier wafer. The carrier wafer may comprise at least one selected from the group consisting of Si, Ge, GaAs, ZnO, SiC and SiGe, for example.

상기 제1 전극(11)은 상기 발광 구조물(30) 아래에 도금 또는/및 증착되거나, 시트(sheet) 형태로 부착될 수 있으며, 이에 대해 한정하지는 않는다.The first electrode 11 may be plated and / or deposited under the light emitting structure 30, or may be attached in the form of a sheet, but is not limited thereto.

도 10을 참조하면, 상기 성장 기판(50)을 180°뒤집은 다음, 상기 성장 기판(50)이 제거될 수 있다. Referring to FIG. 10, the growth substrate 50 may be flipped 180 ° and then the growth substrate 50 may be removed.

상기 성장기판은 레이저 리프트 오프(LLO, Laser Lift Off), 화학적 에칭(CLO, Chemical Lift Off), 또는 물리적인 연마 방법 중 적어도 하나의 방법에 의해 제거될 수 있다.The growth substrate may be removed by at least one of laser lift off (LLO), chemical etching (CLO), or physical polishing.

상기 레이저 리프트 오프(LLO)는 상기 성장 기판(50)과 상기 제2 도전형 반도체층(29) 사이의 계면에 레이저를 집중적으로 조사하여 상기 성장 기판(50)이 상기 제2 도전형 반도체층(29)으로부터 분리되도록 한다.The laser lift-off LLO intensively irradiates a laser at an interface between the growth substrate 50 and the second conductivity-type semiconductor layer 29 so that the growth substrate 50 may have the second conductivity-type semiconductor layer ( 29).

상기 화학적 에칭은 습식 에칭을 이용하여 상기 제2 도전형 반도체층(29)이 노출되도록 상기 기판을 제거한다. The chemical etching removes the substrate to expose the second conductivity type semiconductor layer 29 using wet etching.

상기 물리적인 연마기를 이용하여 물리적으로 기판을 직접 연마하여 상기 제2 도전형 반도체층(29)이 노출되도록 상기 성장 기판(50)의 상면부터 순차적으로 제거한다.The substrate is physically polished using the physical polishing machine to sequentially remove the second conductive semiconductor layer 29 from the top surface of the growth substrate 50 so as to expose the second conductive semiconductor layer 29.

도 11을 참조하면, 경사진 형태의 상기 제2 도전형 반도체층(29)의 측면, 상기 도전층(35)의 측면 및 상기 제1 보호층(23)의 측면이 노출되도록 메사 에칭이 수행될 수 있다. 이러한 메사 에칭에 의해 상기 그루부의 외곽 영역에 형성되어 있는 상기 오믹 콘택층(19), 상기 제1 도전형 반도체층(25), 상기 활성층(27) 및 상기 제2 도전형 반도체층(29)이 제거될 수 있다. Referring to FIG. 11, mesa etching may be performed to expose a side surface of the second conductive semiconductor layer 29 having an inclined shape, a side surface of the conductive layer 35, and a side surface of the first protective layer 23. Can be. By the mesa etching, the ohmic contact layer 19, the first conductivity type semiconductor layer 25, the active layer 27, and the second conductivity type semiconductor layer 29 formed in the outer region of the groove portion are formed. Can be removed.

상기 그루부의 외곽 영역에 형성되어 있는 상기 오믹 콘택층(19), 상기 제1 도전형 반도체층(25), 상기 활성층(27) 및 상기 제2 도전형 반도체층(29)을 제거하기 위해 상기 도전층(35)과 상기 제1 보호층(23)은 스토퍼(stopper)로서 사용될 수 있다. To remove the ohmic contact layer 19, the first conductivity type semiconductor layer 25, the active layer 27, and the second conductivity type semiconductor layer 29 formed in the outer region of the groove portion, Layer 35 and first protective layer 23 may be used as a stopper.

이어서, 상기 제2 도전형 반도체층(29) 상에 다수의 전극 패드(37)와 다수의 전극 라인(39)을 포함하는 제2 전극(40)이 형성될 수 있다. Subsequently, a second electrode 40 including a plurality of electrode pads 37 and a plurality of electrode lines 39 may be formed on the second conductive semiconductor layer 29.

상기 다수의 전극 라인(39)은 서로 간에 교차하도록 형성될 수 있다. 이러한 다수의 전극 라인(39) 중 최외곽 전극 라인(39)은 상기 도전층(35)과 수직 방향으로 중첩되도록 형성될 수 있다. 또한, 상기 전극 패드(37)는 상기 도전층(35)과 수직 방향으로 중첩되도록 형성될 수 있다.The plurality of electrode lines 39 may be formed to cross each other. The outermost electrode line 39 of the plurality of electrode lines 39 may be formed to overlap the conductive layer 35 in the vertical direction. In addition, the electrode pad 37 may be formed to overlap the conductive layer 35 in a vertical direction.

상기 제2 전극(40)은 Au, Ti, Ni, Cu, Al, Cr, Ag 및 Pt로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함하는 단층 또는 다층 구조로 형성될 수 있다. The second electrode 40 may be formed in a single layer or a multilayer structure including at least one selected from the group consisting of Au, Ti, Ni, Cu, Al, Cr, Ag, and Pt.

도 12을 참조하면, 적어도 상기 발광 구조물(30)의 측면, 상기 도전층(35)의 측면 및 상기 제1 보호층(23)의 측면 상에 제2 보호층이 형성될 수 있다.Referring to FIG. 12, a second protective layer may be formed on at least a side of the light emitting structure 30, a side of the conductive layer 35, and a side of the first protective layer 23.

즉, 상기 제2 보호층은 상기 발광 구조물(30), 구체적으로 상기 제2 도전형 반도체층(29)의 상면의 둘레 영역으로부터, 상기 제2 도전형 반도체층(29)의 측면, 상기 도전층(35)의 측면 및 상기 제1 보호층(23)의 측면을 경유하여 상기 배리어층(15)의 상면의 둘레 영역까지 형성될 수 있다. That is, the second passivation layer is formed on the light emitting structure 30, specifically, from the peripheral region of the upper surface of the second conductive semiconductor layer 29, the side surface of the second conductive semiconductor layer 29, and the conductive layer. It may be formed to a peripheral region of the upper surface of the barrier layer 15 via the side of the 35 and the side of the first protective layer 23.

상기 제2 보호층은 상기 발광 구조물(30)과 외부의 전도성 부재 사이의 전기적 쇼트를 방지하는 역할을 할 수 있다. 상기 제2 보호층은 예를 들어, SiO2,SiOx,SiOxNy,Si3N4,TiO2및 Al2O3로 이루어지는 그룹으로부터 선택된 하나를 포함하는 절연성 재질을 포함할 수 있지만, 이에 대해 한정하지는 않는다. The second protective layer may serve to prevent an electrical short between the light emitting structure 30 and an external conductive member. The second protective layer may include, for example, an insulating material including one selected from the group consisting of SiO 2 , SiO x , SiO x N y , Si 3 N 4 , TiO 2 , and Al 2 O 3 . It is not limited to.

상기 제2 보호층은 상기 제1 보호층(23)과 상기 전류 차단층(21)과 동일한 물질을 포함할 수 있다.The second protective layer may include the same material as the first protective layer 23 and the current blocking layer 21.

상기 제2 보호층과 상기 제2 전극(40)을 마스크로 하여 식각 공정을 수행하여, 상기 제2 전극(40)에 의해 노출된 상기 제2 도전형 반도체층(29)의 상면에 러프니스나 요철(32)이 형성될 수 있다. An etching process is performed using the second protective layer and the second electrode 40 as a mask, so that roughness may be formed on the upper surface of the second conductive semiconductor layer 29 exposed by the second electrode 40. Unevenness 32 may be formed.

상기 요철(32)은 상기 제2 도전형 반도체층(29)의 상면을 통과하는 광을 산란시켜, 광 추출 효율을 향상시킬 수 있다. The unevenness 32 may scatter light passing through the top surface of the second conductivity-type semiconductor layer 29 to improve light extraction efficiency.

도 13은 실시예들에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다. 13 is a cross-sectional view of a light emitting device package including a light emitting device according to embodiments.

도 13을 참조하면, 실시예에 따른 발광 소자 패키지(200)는 몸체(330)와, 상기 몸체(330)에 설치된 제1 리드 프레임(310) 및 제2 리드 프레임(320)과, 상기 몸체(330)에 설치되어 상기 제1 리드 프레임(310) 및 제2 리드 프레임(320)으로부터 전원을 공급받는 제1 실시예 내지 제3 실시예들에 따른 발광 소자(1)와, 상기 발광 소자(1)를 포위하는 몰딩부재(340)를 포함한다.Referring to FIG. 13, the light emitting device package 200 according to the embodiment includes a body 330, a first lead frame 310 and a second lead frame 320 installed on the body 330, and the body ( The light emitting device 1 according to the first to third embodiments installed in the 330 and supplied with power from the first lead frame 310 and the second lead frame 320, and the light emitting device (1) It includes a molding member 340 surrounding the).

상기 몸체(330)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(1)의 주위에 경사면이 형성될 수 있다.The body 330 may include a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 1.

상기 제1 리드 프레임(310) 및 제2 리드 프레임(320)은 서로 전기적으로 분리되며, 상기 발광 소자(1)에 전원을 제공한다.The first lead frame 310 and the second lead frame 320 are electrically separated from each other, and provide power to the light emitting device 1.

또한, 상기 제1,2 리드 프레임(310,320)은 상기 발광 소자(1)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(1)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.In addition, the first and second lead frames 310 and 320 may increase light efficiency by reflecting light generated from the light emitting device 1, and discharge heat generated from the light emitting device 1 to the outside. You can also do

상기 발광 소자(1)는 상기 제1 리드 프레임(310), 제2 리드 프레임(320) 및 상기 몸체(330) 중 어느 하나 위에 설치될 수 있으며, 와이어 방식, 다이 본딩 방식 등에 의해 상기 제1,2 리드 프레임(310,320)에 전기적으로 연결될 수 있으나, 이에 대해 한정하지는 않는다.The light emitting device 1 may be installed on any one of the first lead frame 310, the second lead frame 320, and the body 330. The light emitting device 1 may be formed by a wire method, a die bonding method, or the like. 2 may be electrically connected to the lead frames 310 and 320, but is not limited thereto.

실시예에서는 실시예에 따른 발광 소자(1)가 예시되어 있으며, 두개의 와이어(350)를 통해 상기 제1,2 리드 프레임(310,320)과 전기적으로 연결된 것이 예시되어 있으나, 제2 실시예에 따른 발광 소자(1)의 경우 상기 와이어(350)없이 상기 제1,2 리드 프레임(310,320)과 전기적으로 연결될 수 있으며, 제3 실시예에 따른 발광 소자(1)의 경우 하나의 와이어(350)를 이용하여 상기 제1,2 리드 프레임(310,320)과 전기적으로 연결될 수 있다.In the exemplary embodiment, the light emitting device 1 according to the exemplary embodiment is illustrated, and the first and second lead frames 310 and 320 are electrically connected to each other through two wires 350. The light emitting device 1 may be electrically connected to the first and second lead frames 310 and 320 without the wire 350. In the light emitting device 1 according to the third embodiment, one wire 350 may be used. The first and second lead frames 310 and 320 may be electrically connected to each other.

상기 몰딩부재(340)는 상기 발광 소자(1)를 포위하여 상기 발광 소자(1)를 보호할 수 있다. 또한, 상기 몰딩부재(340)에는 형광체가 포함되어 상기 발광 소자(1)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 340 may surround the light emitting device 1 to protect the light emitting device 1. In addition, the molding member 340 may include a phosphor to change the wavelength of light emitted from the light emitting device 1.

또한, 상기 발광 소자 패키지(200)는 COB(Chip On Board) 타입을 포함하며, 상기 몸체(330)의 상면은 평평하고, 상기 몸체(330)에는 복수의 발광 소자(1)가 설치될 수도 있다.In addition, the light emitting device package 200 may include a Chip On Board (COB) type, and an upper surface of the body 330 may be flat, and a plurality of light emitting devices 1 may be installed on the body 330. .

실시예에 따른 발광 소자 패키지(200)는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지(200)에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지(200), 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다. 또 다른 실시예는 상술한 실시예들에 기재된 발광 소자(1) 또는 발광 소자 패키지(200)를 포함하는 조명 유닛으로 구현될 수 있으며, 예를 들어, 조명 유닛은 표시 장치, 지시 장치, 램프, 가로등을 포함할 수 있다. A plurality of light emitting device packages 200 according to an embodiment are arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, a fluorescent sheet, or the like, which is an optical member, is disposed on a path of light emitted from the light emitting device package 200. Can be. The light emitting device package 200, the substrate, and the optical member may function as a backlight unit. Another embodiment may be implemented as a lighting unit including the light emitting device 1 or the light emitting device package 200 described in the above-described embodiments, for example, the lighting unit may be a display device, an indicator device, a lamp, It may include a street lamp.

도 14는 실시예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 백라이트 유닛을 도시하는 도면이다. 다만, 도 14의 백라이트 유닛은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.14 is a view illustrating a backlight unit including a light emitting device or a light emitting device package according to an embodiment. However, the backlight unit of FIG. 14 is an example of a lighting system, but is not limited thereto.

도 14를 참조하면, 상기 백라이트 유닛(1100)은 바텀 커버(1140)와, 상기 바텀 커버(1140) 내에 배치된 광가이드 부재(1120)과, 상기 광가이드 부재(1120)의 적어도 일 측면 또는 하면에 배치된 발광 모듈(1110)을 포함할 수 있다. 또한, 상기 광가이드 부재(1120) 아래에는 반사시트(1130)가 배치될 수 있다.Referring to FIG. 14, the backlight unit 1100 may include a bottom cover 1140, an optical guide member 1120 disposed in the bottom cover 1140, and at least one side or lower surface of the optical guide member 1120. It may include a light emitting module 1110 disposed in. In addition, a reflective sheet 1130 may be disposed under the light guide member 1120.

상기 바텀 커버(1140)는 상기 광가이드 부재(1120), 상기 발광 모듈(1110) 및 상기 반사시트(1130)가 수납될 수 있도록 상면이 개구된 박스(box) 형성으로 형성될 수 있으며, 금속 재질 또는 수지 재질로 형성될 수 있으나 이에 대해 한정하지는 않는다.The bottom cover 1140 may be formed by forming a box having an upper surface open to accommodate the light guide member 1120, the light emitting module 1110, and the reflective sheet 1130. Or it may be formed of a resin material but is not limited thereto.

상기 발광 모듈(1110)은 기판(300)과, 상기 기판(300)에 탑재된 복수개의 실시예에 따른 발광 소자(100) 또는 발광 소자 패키지(200)를 포함할 수 있다. 상기 복수개의 실시예에 따른 발광 소자(100) 또는 발광 소자 패키지(200)는 상기 광가이드 부재(1120)에 빛을 제공할 수 있다. 다만, 도면에서는 상기 기판(300) 상에 상기 발광 소자 패키지(200)가 설치된 것이 예시되어 있다.The light emitting module 1110 may include a substrate 300 and a light emitting device 100 or a light emitting device package 200 according to a plurality of embodiments mounted on the substrate 300. The light emitting device 100 or the light emitting device package 200 according to the plurality of embodiments may provide light to the light guide member 1120. However, in the drawing, it is illustrated that the light emitting device package 200 is installed on the substrate 300.

도시된 것처럼, 상기 발광 모듈(1110)은 상기 바텀 커버(1140)의 내측면 중 적어도 어느 하나에 배치될 수 있으며, 이에 따라 상기 광가이드 부재(1120)의 적어도 일 측면을 향해 빛을 제공할 수 있다.As shown, the light emitting module 1110 may be disposed on at least one of the inner side surfaces of the bottom cover 1140, thereby providing light toward at least one side of the light guide member 1120. have.

다만, 상기 발광 모듈(1110)은 상기 바텀 커버(1140) 아래에 배치되어, 상기 광가이드 부재(1120)의 밑면을 향해 빛을 제공할 수도 있으며, 이는 상기 백라이트 유닛(1100)의 설계에 따라 다양하게 변형 가능하므로 이에 대해 한정하지는 않는다.However, the light emitting module 1110 may be disposed under the bottom cover 1140 to provide light toward the bottom surface of the light guide member 1120, which may vary depending on the design of the backlight unit 1100. The present invention is not limited thereto because it can be modified.

상기 광가이드 부재(1120)는 상기 바텀 커버(1140) 내에 배치될 수 있다. 상기 광가이드 부재(1120)는 상기 발광 모듈(1110)로부터 제공받은 빛을 면광원화 하여, 표시 패널(미도시)로 가이드할 수 있다. The light guide member 1120 may be disposed in the bottom cover 1140. The light guide member 1120 may guide the light provided from the light emitting module 1110 to a display panel by surface light source.

상기 광가이드 부재(1120)는 예를 들어, 도광판(LGP, Light Guide Panel) 일 수 있다. 상기 도광판은 예를 들어 PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC, 또는 PEN(polyethylene naphthalate) 수지 중 하나로 형성될 수 있다. The light guide member 1120 may be, for example, a light guide panel (LGP). The light guide plate may be formed of, for example, one of an acrylic resin series such as polymethyl metaacrylate (PMMA), polyethylene terephthlate (PET), polycarbonate (PC), COC, or polyethylene naphthalate (PEN) resin.

상기 광가이드 부재(1120)의 상측에는 광학 시트(1150)가 배치될 수도 있다.The optical sheet 1150 may be disposed above the light guide member 1120.

상기 광학 시트(1150)는 예를 들어 확산 시트, 집광 시트, 휘도상승 시트, 또는 형광 시트 중 적어도 하나를 포함할 수 있다. 예를 들어, 상기 광학 시트(1150)는 상기 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트가 적층되어 형성될 수 있다. 이 경우, 상기 확산 시트(1150)는 상기 발광 모듈(1110)에서 출사된 광을 고르게 확산시켜주고, 상기 확산된 광은 상기 집광 시트에 의해 표시 패널(미도시)로 집광될 수 있다. 이때 상기 집광 시트로부터 출사되는 광은 랜덤하게 편광된 광인데, 상기 휘도상승 시트는 상기 집광 시트로부터 출사된 광의 편광도를 증가시킬 수 있다. 상기 집광 시트는 예를 들어, 수평 또는/및 수직 프리즘 시트일 수 있다. 또한, 상기 휘도상승 시트는 예를 들어, 조도 강화 필름(Dual Brightness Enhancement film) 일 수 있다. 또한, 상기 형광 시트는 형광체가 포함된 투광성 플레이트 또는 필름이 될 수도 있다.The optical sheet 1150 may include at least one of, for example, a diffusion sheet, a light collecting sheet, a luminance rising sheet, or a fluorescent sheet. For example, the optical sheet 1150 may be formed by stacking the diffusion sheet, the light collecting sheet, the luminance increasing sheet, and the fluorescent sheet. In this case, the diffusion sheet 1150 may evenly diffuse the light emitted from the light emitting module 1110, and the diffused light may be focused onto a display panel (not shown) by the light collecting sheet. In this case, the light emitted from the light collecting sheet is randomly polarized light, and the luminance increasing sheet may increase the degree of polarization of the light emitted from the light collecting sheet. The light collecting sheet may be, for example, a horizontal or / and vertical prism sheet. In addition, the luminance increase sheet may be, for example, a roughness enhancement film. In addition, the fluorescent sheet may be a translucent plate or film containing a phosphor.

상기 광가이드 부재(1120)의 아래에는 상기 반사시트(1130)가 배치될 수 있다. 상기 반사시트(1130)는 상기 광가이드 부재(1120)의 하면을 통해 방출되는 빛을 상기 광가이드 부재(1120)의 출사면을 향해 반사할 수 있다. The reflective sheet 1130 may be disposed under the light guide member 1120. The reflective sheet 1130 may reflect light emitted through the bottom surface of the light guide member 1120 toward the exit surface of the light guide member 1120.

상기 반사시트(1130)는 반사율이 좋은 수지 재질, 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The reflective sheet 1130 may be formed of a resin material having good reflectance, for example, PET, PC, PVC resin, etc., but is not limited thereto.

도 15는 실시예에 따른 발광 소자(100) 또는 발광 소자 패키지(200)를 포함하는 조명 유닛(1200)의 사시도이다. 다만, 도 15의 조명 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.15 is a perspective view of an illumination unit 1200 including a light emitting device 100 or a light emitting device package 200 according to an embodiment. However, the lighting unit 1200 of FIG. 15 is an example of a lighting system, but is not limited thereto.

도 15를 참조하면, 상기 조명 유닛(1200)은 케이스 몸체(1210)와, 상기 케이스 몸체(1210)에 설치된 발광모듈부(1230)와, 상기 케이스 몸체(1210)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1220)를 포함할 수 있다.Referring to FIG. 15, the lighting unit 1200 is installed in the case body 1210, the light emitting module unit 1230 installed in the case body 1210, and the case body 1210, and supplies power from an external power source. It may include a connection terminal 1220 provided.

상기 케이스 몸체(1210)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case body 1210 is preferably formed of a material having good heat dissipation characteristics, for example, may be formed of a metal material or a resin material.

상기 발광모듈부(1230)는 기판(300)과, 상기 기판(300)에 탑재되는 적어도 하나의 실시예에 따른 발광 소자(100) 또는 발광 소자 패키지(200)를 포함할 수 있다. 다만, 실시예에서는 상기 발광 소자 패키지(200)가 상기 기판(300) 상에 설치된 것이 예시되어 있다.The light emitting module unit 1230 may include a substrate 300 and a light emitting device 100 or a light emitting device package 200 according to at least one embodiment mounted on the substrate 300. However, in the embodiment, the light emitting device package 200 is illustrated on the substrate 300.

상기 기판(300)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. The substrate 300 may be a circuit pattern printed on an insulator. For example, a printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, or the like may be used. It may include.

또한, 상기 기판(300)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.In addition, the substrate 300 may be formed of a material that reflects light efficiently, or the surface may be formed of a color that reflects light efficiently, for example, white, silver, or the like.

상기 기판(300) 상에는 상기 적어도 하나의 실시예에 따른 발광 소자 패키지(200)가 탑재될 수 있다. 상기 발광 소자 패키지(200)는 각각 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)를 포함할 수 있다. 상기 발광 다이오드는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.The light emitting device package 200 according to the at least one embodiment may be mounted on the substrate 300. Each of the light emitting device packages 200 may include at least one light emitting diode (LED). The light emitting diodes may include colored light emitting diodes emitting red, green, blue, or white colored light, and UV light emitting diodes emitting ultraviolet (UV) light.

상기 발광모듈부(1230)는 색감 및 휘도를 얻기 위해 다양한 발광 소자의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다. 또한, 상기 발광모듈부(1230)에서 방출되는 광의 진행 경로 상에는 형광 시트가 더 배치될 수 있으며, 상기 형광 시트는 상기 발광모듈부(1230)에서 방출되는 광의 파장을 변화시킨다. 예를 들어, 상기 발광모듈부(1230)에서 방출되는 광이 청색 파장대를 갖는 경우 상기 형광 시트에는 황색 형광체가 포함될 수 있으며, 상기 발광모듈부(1230)에서 방출된 광은 상기 형광 시트를 지나 최종적으로 백색광으로 보여지게 된다.The light emitting module unit 1230 may be arranged to have a combination of various light emitting devices to obtain color and luminance. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be combined to secure high color rendering (CRI). In addition, a fluorescent sheet may be further disposed on a traveling path of the light emitted from the light emitting module unit 1230, and the fluorescent sheet changes the wavelength of light emitted from the light emitting module unit 1230. For example, when the light emitted from the light emitting module unit 1230 has a blue wavelength band, the fluorescent sheet may include a yellow phosphor, and the light emitted from the light emitting module unit 1230 is finally passed through the fluorescent sheet. It is shown as white light.

상기 연결 단자(1220)는 상기 발광모듈부(1230)와 전기적으로 연결되어 전원을 공급할 수 있다. 도 15에 도시된 것에 따르면, 상기 연결 단자(1220)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1220)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1220 may be electrically connected to the light emitting module unit 1230 to supply power. According to FIG. 15, the connection terminal 1220 is inserted into and coupled to an external power source in a socket manner, but is not limited thereto. For example, the connection terminal 1220 may be formed in a pin shape and inserted into an external power source, or may be connected to the external power source by a wire.

1: 발광 소자 11: 제1 전극
13: 접착층 15: 배리어층
17: 반사층 19: 오믹 콘택층
21: 전류 차단층 23: 제1 보호층
25: 제1 도전형 반도체층 27: 활성층
29: 제2 도전형 반도체층 30: 발광 구조물
32: 요철 35: 도전층
37: 전극 패드 39: 전극 라인
40: 제2 전극 45: N-face 영역
47: Ga-face 영역 50: 성장 기판1: Light Emitting Element 11: First Electrode
13: adhesive layer 15: barrier layer
17: reflective layer 19: ohmic contact layer
21: current blocking layer 23: first protective layer
25: first conductive semiconductor layer 27: active layer
29: second conductive semiconductor layer 30: light emitting structure
32: unevenness 35: conductive layer
37: electrode pad 39: electrode line
40: second electrode 45: N-face region
47: Ga-face region 50: growth substrate

Claims (19)

제1 전극;
상기 제1 전극 상에 발광 구조물;
상기 발광 구조물 상의 최외곽 영역에 형성되는 제1 전극 라인 및 상기 발광 구조물 상의 중심 영역에 형성되어 상기 제1 전극 라인과 연결되는 제2 전극 라인을 포함하는 제2 전극; 및
일측은 상기 발광 구조물의 외측으로 연장되고 타측은 상기 제1 전극 라인과 수직으로 중첩되는 도전층을 포함하는 발광소자.A first electrode;
A light emitting structure on the first electrode;
A second electrode including a first electrode line formed in an outermost region on the light emitting structure and a second electrode line formed in a central region on the light emitting structure and connected to the first electrode line; And
One side extends to the outside of the light emitting structure and the other side includes a light emitting device comprising a conductive layer vertically overlapping the first electrode line. 제1항에 있어서,
상기 발광 구조물은,
상기 제1 전극 상에 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 활성층; 및
상기 활성층 상에 제2 도전형 반도체층을 포함하는 발광 소자.The method of claim 1,
The light emitting structure,
A first conductive semiconductor layer on the first electrode;
An active layer on the first conductivity type semiconductor layer; And
A light emitting device comprising a second conductivity type semiconductor layer on the active layer. 제2항에 있어서,
상기 제1 전극과 상기 제1 도전형 반도체층 사이의 둘레 영역에 제1 보호층; 및
상기 제2 도전형 반도체층 및 상기 도전층의 측면에 제2 보호층을 더 포함하는 발광 소자.The method of claim 2,
A first protective layer in a circumferential region between the first electrode and the first conductive semiconductor layer; And
The second light emitting device further comprises a second protective layer on the side of the conductive semiconductor layer and the conductive layer. 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이의 활성층을 포함하는 발광 구조물; 및
상기 제2 도전형 반도체층의 하부와 접하며 일측이 상기 제2 도전형 반도체층의 측면과 인접한 도전층을 포함하는 발광소자.A light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer between the first conductive semiconductor layer and the second conductive semiconductor layer; And
And a conductive layer in contact with a lower portion of the second conductive semiconductor layer and adjacent to a side of the second conductive semiconductor layer. 제2항 또는 제4항에 있어서,
상기 도전층은 상기 제2 도전형 반도체층의 Ga-face 영역에 접촉되는 발광 소자.The method according to claim 2 or 4,
The conductive layer is in contact with the Ga-face region of the second conductive semiconductor layer. 제2항 또는 제4항에 있어서,
상기 도전층의 일측은 상기 제2 도전형 반도체층의 측면과 접하는 발광소자.The method according to claim 2 or 4,
One side of the conductive layer is in contact with the side of the second conductive semiconductor layer. 제4항에 있어서,
상기 제1 도전형 반도체층 아래에 제1 전극;
상기 도전층의 타측과 수직으로 중첩되는 제2 전극;
상기 제1 전극과 상기 제1 도전형 반도체층 사이의 둘레 영역에 제1 보호층; 및
상기 제2 도전형 반도체층 및 상기 도전층의 측면에 제2 보호층을 더 포함하는 발광 소자.5. The method of claim 4,
A first electrode under the first conductive semiconductor layer;
A second electrode vertically overlapping the other side of the conductive layer;
A first protective layer in a circumferential region between the first electrode and the first conductive semiconductor layer; And
The second light emitting device further comprises a second protective layer on the side of the conductive semiconductor layer and the conductive layer. 제3항 또는 제7항에 있어서,
상기 제1 전극과 상기 제1 도전형 반도체층 사이에 전류 차단층, 오믹 콘택층 및 반사층 중 적어도 하나 이상의 층을 더 포함하는 발광 소자.The method according to claim 3 or 7,
The light emitting device further comprises at least one of a current blocking layer, an ohmic contact layer and a reflective layer between the first electrode and the first conductive semiconductor layer. 제8항에 있어서,
상기 제1 전극과 상기 제1 보호층 사이에 배리어층을 더 포함하는 발광 소자.9. The method of claim 8,
The light emitting device further comprises a barrier layer between the first electrode and the first protective layer. 제3항 또는 제7항에 있어서,
상기 제1 및 제2 보호층은 절연 물질을 포함하는 발광 소자.The method according to claim 3 or 7,
The first and second protective layers include an insulating material. 제7항에 있어서,
상기 제2 전극은,
상기 제2 도전형 반도체층 상의 최외곽 영역에 형성된 제1 전극 라인; 및
상기 제2 도전형 반도체층 상의 중심 영역에 형성되고 상기 제1 전극 라인에 연결되는 제2 전극 라인을 포함하며,
상기 도전층은 상기 제1 전극 라인과 수직으로 중첩되는 발광 소자.The method of claim 7, wherein
Wherein the second electrode comprises:
A first electrode line formed in an outermost region on the second conductive semiconductor layer; And
A second electrode line formed in a center region on the second conductive semiconductor layer and connected to the first electrode line;
The conductive layer is a light emitting device overlapping with the first electrode line vertically. 제1항 또는 제4항에 있어서,
상기 도전층은 Cr, V, W, Ti 및 Al으로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함하는 발광 소자.The method according to claim 1 or 4,
The conductive layer includes at least one selected from the group consisting of Cr, V, W, Ti and Al. 제1항 또는 제7항에 있어서,
상기 도전층은 상기 제2 전극에 형성된 고 전계를 분산시키는 발광 소자.8. The method of claim 1 or 7,
The conductive layer is a light emitting device for dispersing a high electric field formed in the second electrode. 제1항 또는 제7항에 있어서,
상기 제1 전극은 전도성을 갖는 지지 부재를 포함하는 발광 소자.8. The method of claim 1 or 7,
The first electrode includes a support member having conductivity. 제1항 또는 제7항에 있어서,
상기 제2 전극은 상기 도전층과 동일한 물질을 포함하는 발광 소자.8. The method of claim 1 or 7,
The second electrode includes a light emitting device including the same material as the conductive layer. 제1항 또는 제7항에 있어서,
상기 제2 전극은 상기 도전층과 상이한 물질을 포함하는 발광 소자.8. The method of claim 1 or 7,
The second electrode includes a material different from the conductive layer. 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 활성층 및 상기 활성층 상에 제2 도전형 반도체층을 포함하는 발광 구조물;
상기 제2 도전형 반도체층 상에 전극;
상기 발광 구조물의 둘레 영역에 상기 발광 구조물의 하면으로부터 상부 방향으로 형성된 그루브;
상기 그루브 내에 상기 전극과 수직 방향으로 중첩되고 상기 제2 도전형 반도체층의 Ga-face 영역에 접촉하는 도전층을 포함하는 발광 소자.A light emitting structure including a first conductive semiconductor layer, an active layer on the first conductive semiconductor layer, and a second conductive semiconductor layer on the active layer;
An electrode on the second conductivity type semiconductor layer;
Grooves formed in a circumferential region of the light emitting structure in an upward direction from a lower surface of the light emitting structure;
And a conductive layer in the groove perpendicular to the electrode and in contact with a Ga-face region of the second conductive semiconductor layer. 제17항에 있어서,
상기 도전층과 상기 전극 사이에 상기 제2 도전형 반도체층이 형성되는 발광 소자.18. The method of claim 17,
A light emitting device in which the second conductive semiconductor layer is formed between the conductive layer and the electrode. 몸체;
상기 몸체에 설치된 제1항 내지 제21항의 어느 한 항에 의한 발광 소자; 및
상기 발광 소자를 포위하는 몰딩 부재를 포함하는 발광 소자 패키지.Body;
The light emitting device according to any one of claims 1 to 21 provided in the body; And
A light emitting device package comprising a molding member surrounding the light emitting device.
KR1020110061391A 2011-06-23 2011-06-23 Light emitting device and light emitting device package KR101826979B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110061391A KR101826979B1 (en) 2011-06-23 2011-06-23 Light emitting device and light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110061391A KR101826979B1 (en) 2011-06-23 2011-06-23 Light emitting device and light emitting device package

Publications (2)

Publication Number Publication Date
KR20130006810A true KR20130006810A (en) 2013-01-18
KR101826979B1 KR101826979B1 (en) 2018-02-07

Family

ID=47837518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110061391A KR101826979B1 (en) 2011-06-23 2011-06-23 Light emitting device and light emitting device package

Country Status (1)

Country Link
KR (1) KR101826979B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017217764A1 (en) * 2016-06-14 2017-12-21 엘지이노텍 주식회사 Semiconductor device
WO2017217706A1 (en) * 2016-06-13 2017-12-21 주식회사 페타룩스 Semiconductor light emitting device and method for manufacturing same
KR20190000089A (en) * 2017-06-22 2019-01-02 엘지이노텍 주식회사 Semiconductor device and semiconductor device package and light unit including the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986374B1 (en) 2009-12-09 2010-10-08 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package
KR100974787B1 (en) 2010-02-04 2010-08-06 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017217706A1 (en) * 2016-06-13 2017-12-21 주식회사 페타룩스 Semiconductor light emitting device and method for manufacturing same
US11145785B2 (en) 2016-06-13 2021-10-12 Petalux Inc. Hybrid type semiconductor light emitting device and manufacturing method thereof
WO2017217764A1 (en) * 2016-06-14 2017-12-21 엘지이노텍 주식회사 Semiconductor device
KR20170141050A (en) * 2016-06-14 2017-12-22 엘지이노텍 주식회사 Semiconductor device
US10629774B2 (en) 2016-06-14 2020-04-21 Lg Innotek Co., Ltd. Semiconductor device with electric field distribution part
CN109314156B (en) * 2016-06-14 2021-10-26 苏州乐琻半导体有限公司 Semiconductor device with a plurality of transistors
KR20190000089A (en) * 2017-06-22 2019-01-02 엘지이노텍 주식회사 Semiconductor device and semiconductor device package and light unit including the same

Also Published As

Publication number Publication date
KR101826979B1 (en) 2018-02-07

Similar Documents

Publication Publication Date Title
US9899567B2 (en) Light emitting device
EP2381491B1 (en) Light emitting diode
KR101014071B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101154709B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101803569B1 (en) Light emitting device
US8809884B2 (en) Light emitting device including an electrode on a textured surface, light emitting device package and lighting system
KR101734550B1 (en) Light emitting device and light emitting device package
KR101826979B1 (en) Light emitting device and light emitting device package
KR20120014972A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101826981B1 (en) Semiconductor light-emitting device
KR20110118333A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120019750A (en) Light emitting device
KR20120006257A (en) Electrode, light emitting device, light emitting device package, and lighting system
KR101776302B1 (en) Light emitting device and light emitting device package
KR101744971B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package, and lighting system
KR20120087036A (en) Light emitting device and light emitting device package
KR101786081B1 (en) Light emitting device and light emitting device package
KR101664501B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120020599A (en) Light emitting device and light emitting device package
KR20130009038A (en) Light emitting device, method of fabricating the same and light emitting device package
KR20120029869A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant