KR20120029869A - Light emitting device - Google Patents
Light emitting device Download PDFInfo
- Publication number
- KR20120029869A KR20120029869A KR1020100091969A KR20100091969A KR20120029869A KR 20120029869 A KR20120029869 A KR 20120029869A KR 1020100091969 A KR1020100091969 A KR 1020100091969A KR 20100091969 A KR20100091969 A KR 20100091969A KR 20120029869 A KR20120029869 A KR 20120029869A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- layer
- light
- emitting device
- semiconductor layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Abstract
Description
본 발명은 발광 소자에 관한 것이다.The present invention relates to a light emitting device.
발광 다이오드(LED)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종이다. 발광 다이오드는 형광등, 백열등 등 기존의 광원에 비해 저소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. Light emitting diodes (LEDs) are a type of semiconductor device that converts electrical energy into light. The light emitting diode has advantages of low power consumption, semi-permanent life, fast response speed, safety and environmental friendliness compared to conventional light sources such as fluorescent and incandescent lamps.
이에 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 실내 외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 발광 소자를 사용하는 경우가 증가되고 있는 추세이다.Therefore, many researches are being made to replace the existing light sources with light emitting diodes, and the use of light emitting devices as light sources for lighting devices such as various lamps, liquid crystal displays, electronic signs, and street lamps that are used indoors and outdoors is increasing. to be.
실시예는 새로운 구조를 갖는 발광 소자를 제공한다.The embodiment provides a light emitting device having a new structure.
실시예는 광 특성이 우수한 발광 소자를 제공한다.The embodiment provides a light emitting device having excellent optical characteristics.
실시예에 따른 발광 소자는 전도성 지지기판; 상기 전도성 지지기판 상에 제1 도전형의 반도체층, 제2 도전형의 반도체층, 상기 제1 도전형의 반도체층과 상기 제2 도전형의 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조층; 및 상기 발광 구조층 상에 전극을 포함하고, 상기 발광 구조층은 상면 중앙부에 광 추출 구조가 형성된 패턴 영역과, 상면 주변부에 비패턴 영역을 포함하고, 상기 패턴 영역의 면적은 상기 발광 구조층의 상면 전체 면적의 60~80%로 형성된다.The light emitting device according to the embodiment includes a conductive support substrate; A light emitting structure layer including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer on the conductive support substrate. ; And an electrode on the light emitting structure layer, wherein the light emitting structure layer includes a pattern region in which a light extraction structure is formed in a central portion of the upper surface, and a non-pattern region in a peripheral portion of the upper surface, wherein an area of the pattern region is formed in the light emitting structure layer. 60 to 80% of the total area of the upper surface is formed.
실시예는 새로운 구조를 갖는 발광 소자를 제공할 수 있다.The embodiment can provide a light emitting device having a new structure.
실시예는 광 특성이 우수한 발광 소자를 제공할 수 있다.The embodiment can provide a light emitting device having excellent optical characteristics.
도 1은 실시예에 따른 발광 소자의 단면도.
도 2 내지 도 11은 실시예에 따른 발광 소자의 제조 방법의 공정을 도시한 단면도들.
도 12는 다른 실시예에 따른 발광 소자를 설명하는 도면.
도 13은 실시예에 따른 발광 소자에서 제1 도전형의 반도체층의 상면을 패턴 영역과 비패턴 영역으로 구분한 도면.
도 14는 발광 소자에서 방출되는 발광 빔의 패턴을 설명하는 도면.
도 15는 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도.
도 16은 실시예에 따른 발광 소자 패키지를 포함하는 백라이트 유닛을 설명하는 도면.
도 17은 실시예에 따른 발광 소자 패키지를 포함하는 조명 유닛을 설명하는 도면. 1 is a cross-sectional view of a light emitting device according to an embodiment.
2 to 11 are cross-sectional views showing a process of a method of manufacturing a light emitting device according to the embodiment.
12 is a view for explaining a light emitting device according to another embodiment.
FIG. 13 is a diagram illustrating a top surface of a first conductive semiconductor layer divided into a pattern region and a non-pattern region in the light emitting device according to the embodiment; FIG.
14 is a diagram illustrating a pattern of a light emission beam emitted from a light emitting element.
15 is a cross-sectional view of a light emitting device package including a light emitting device according to the embodiment.
16 is a view illustrating a backlight unit including a light emitting device package according to an embodiment.
17 illustrates a lighting unit including a light emitting device package according to an embodiment.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of an embodiment, each layer, region, pattern or structure may be "under" or "under" the substrate, each layer, region, pad or pattern. In the case where it is described as being formed at, "up" and "under" include both "directly" or "indirectly" formed through another layer. do. In addition, the criteria for up / down or down / down each layer will be described with reference to the drawings.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size.
이하, 첨부한 도면을 참조하여 실시예들에 다른 발광 소자를 설명하면 다음과 같다. Hereinafter, another light emitting device will be described with reference to the accompanying drawings.
도 1은 실시예에 따른 발광 소자의 단면도이다. 1 is a cross-sectional view of a light emitting device according to an embodiment.
도 1을 참조하면 실시예에 따른 발광 소자(100)는, 전도성 지지기판(175), 상기 전도성 지지기판(175) 상에 빛을 생성하는 발광 구조층(135), 상기 발광 구조층(135) 상에 전극(115)을 포함한다. Referring to FIG. 1, the
상기 발광 구조층(135)은 제1 도전형의 반도체층(110), 활성층(120) 및 제2 도전형의 반도체층(130)을 포함하며, 제1,2 도전형의 반도체층(110,130)으로부터 제공되는 전자 및 정공이 상기 활성층(120)에서 재결합(recombination)됨으로써 빛을 생성할 수 있다.The light
상기 전도성 지지기판(175)과 상기 발광 구조층(135) 사이에는 접합층(170), 반사층(160), 오믹 접촉층(150), 전류 차단층(current blocking layer, CBL)(145), 보호 부재(140) 등이 위치할 수 있고, 상기 발광 구조층(135)의 측면으로 패시베이션층(180)이 형성될 수 있다. 이에 대하여 좀더 상세하게 설명하면 다음과 같다. Between the
상기 전도성 지지기판(175)은 상기 발광 구조층(135)을 지지하며, 상기 전극(115)과 함께 상기 발광 구조층(135)에 전원을 제공할 수 있다. 상기 전도성 지지기판(175)은 예를 들어, Cu, Au, Ni, Mo, Cu-W, Si, Ge, GaAs, ZnO, 또는 SiC 중 적어도 하나를 포함할 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며 상기 전도성 지지기판(175) 대신 절연성의 기판을 사용하고 별도의 전극을 형성하는 것도 가능하다. The
상기 전도성 지지기판(175)은 30㎛ 내지 500㎛의 두께를 가질 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며, 발광 소자(100)의 설계에 따라 달라질 수 있다. The
상기 전도성 지지기판(175) 상에 상기 접합층(170)이 형성될 수 있다. 상기 접합층(170)은 본딩층으로서, 상기 반사층(160)과 보호 부재(140) 아래에 형성될 수 있다. 상기 접합층(170)은 외측면이 노출되며, 반사층(160), 오믹 접촉층(150)의 단부 및 보호 부재(140)에 접촉되어, 상기 반사층(160), 오믹 접촉층(150) 및 보호 부재(140) 사이의 접착력을 강화시켜 줄 수 있다. The
상기 접합층(170)은 배리어 금속 또는 본딩 금속을 포함하다. 예를 들어, 접합층(170)은 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Al, Si, Ag, Ta, 또는 이들의 합금 중 적어도 하나를 포함할 수 있다. The
상기 접합층(170) 상에는 상기 반사층(160)이 형성될 수 있다. 상기 반사층(160)은 상기 발광 구조층(135)에서 발생되어 상기 반사층(160)이 배치된 방향으로 진행하는 빛을 반사시켜, 상기 발광 소자(100)의 발광 효율을 개선시켜 줄 수 있다. The
예를 들어, 상기 반사층(160)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, 또는 이들의 합금 중 적어도 하나를 포함할 수 있다. 또한, 반사층(160)은 상술한 금속 또는 합금과, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminium zinc oxide), IGTO(indium gallium tin oxide), IGZO(indium gallium zinc oxide), AZO(aluminium zinc oxide), ATO(antimony tin oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 상기 반사층(160)이 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등의 적층 구조를 포함할 수 있다. For example, the
상기 반사층(160) 상에 상기 오믹 접촉층(150)이 형성될 수 있다. 상기 오믹 접촉층(150)은 상기 제2 도전형의 반도체층(130)에 오믹 접촉되어 상기 발광 구조층(135)에 전원이 원활히 공급될 수 있도록 한다. 상기 오믹 접촉층(150)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Pt, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 이용하여 단층 또는 다층으로 구현할 수 있다.The
이와 같이 실시예에서는 상기 반사층(160)의 상면이 상기 오믹 접촉층(150)과 접촉하는 것을 예시하였다. 그러나, 상기 반사층(160)이 상기 보호 부재(140), 전류 차단층(145) 또는 발광 구조층(135)과 접촉하는 것도 가능하다. As described above, the upper surface of the
상기 오믹 접촉층(150)과 제2 도전형의 반도체층(130) 사이에는 상기 전류 차단층(145)이 형성될 수 있다. 상기 전류 차단층(145)의 상면은 상기 제2 도전형의 반도체층(130)과 접촉하고, 상기 전류 차단층(145)의 하면 및 측면은 오믹 접촉층(150)과 접촉할 수 있다. The
상기 전류 차단층(145)은 상기 전극(115)과 수직 방향으로 적어도 일부가 중첩되도록 형성될 수 있으며, 이에 따라 상기 전극(115)과 전도성 지지기판(175) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 상기 발광 소자(100)의 발광 효율을 향상시킬 수 있다. The
상기 전류 차단층(145)은 전기 절연성을 가지는 물질, 오믹 접촉층(150) 보다 전기 전도성이 낮은 물질, 또는 제2 도전형의 반도체층(130)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다. 예를 들어, 전류 차단층(145)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다. The
실시예에서는 상기 오믹 접촉층(150)이 상기 전류 차단층(145)의 하면 및 측면에 접촉하는 것을 예시하였으나, 이에 한정되지는 않는다. 따라서, 상기 오믹 접촉층(150)과 전류 차단층(145)이 서로 이격되어 배치되거나, 상기 오믹 접촉층(150)이 전류 차단층(145)의 측면에만 접촉할 수도 있다. 또는, 상기 전류 차단층(145)이 반사층(160)과 오믹 접촉층(140) 사이에 형성될 수도 있다. In the exemplary embodiment, the
상기 접합층(170)의 상면의 둘레 영역에 상기 보호 부재(140)가 형성될 수 있다. 즉, 상기 보호 부재(140)는 상기 발광 구조층(135)과 접합층(170) 사이의 둘레 영역에 형성될 수 있으며, 이에 의해 링 형상, 루프 형상, 사각 프레임 형상 등으로 형성될 수 있다. 상기 보호 부재(140)는 일부분이 상기 발광 구조층(135)과 수직 방향에서 중첩될 수 있다.The
상기 보호 부재(140)는 상기 접합층(170)과 활성층(120) 사이의 측면에서의 거리를 증가시켜 상기 접합층(170)과 활성층(120) 사이의 전기적 단락의 발생 가능성을 줄일 수 있다. The
또한, 상기 보호 부재(140)는 칩 분리 공정에서 전기적 단락이 발생하는 것을 방지할 수 있다. 좀 더 구체적으로 설명하면, 상기 발광 구조층(135)을 단위 칩 영역으로 분리하기 위하여 아이솔레이션 에칭(isolation etching)을 하는 경우, 상기 접합층(170)에서 발생된 파편이 상기 제2 도전형의 반도체층(130)과 활성층(120) 사이 또는 상기 활성층(120)과 제1 도전형의 반도체층(110) 사이에 부착되어 전기적 단락이 발생할 수 있는데, 상기 보호 부재(140)는 이러한 전기적 단락을 방지한다. 상기 보호 부재(140)는 아이솔레이션 에칭 시 깨지지 않거나 파편이 발생되지 않는 물질, 또는 극히 일부분이 깨지거나 소량의 파편이 발생되더라도 전기적 단락을 일으키지 않는 절연성 물질로 형성될 수 있다. In addition, the
상기 보호 부재(140)는 전기 절연성을 가지는 물질, 반사층(160) 또는 접합층(170)보다 전기 전도성이 낮은 물질, 또는 제2 도전형의 반도체층(130)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다. 예를 들어, 보호 부재(140)는, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다. The
그리고, 상기 오믹 접촉층(150) 및 보호 부재(140) 상에 발광 구조층(135)이 형성될 수 있다. 상기 발광 구조층(135)의 측면은 복수 개의 칩을 단위 칩 영역으로 구분하는 아이솔레이션 에칭에 의해 경사를 가질 수 있다. In addition, the light emitting
상기 발광 구조층(135)은 복수의 Ⅲ족-Ⅴ족 원소의 화합물 반도체층을 포함할 수 있으며, 상기 제1 도전형의 반도체층(110), 제2 도전형의 반도체층(130) 및 이들 사이에 위치한 활성층(120)을 포함할 수 있다. 이때, 상기 제2 도전형의 반도체층(130)이 상기 오믹 접촉층(150)과 보호 부재(140) 상에 위치하고, 상기 활성층(120)이 제2 도전형의 반도체층(130) 상에 위치하고, 상기 제1 도전형의 반도체층(110)이 활성층(120) 상에 위치할 수 있다. The light emitting
상기 제1 도전형의 반도체층(110)은 제1 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일례로, 상기 제1 도전형의 반도체층(110)은 n형 반도체층을 포함할 수 있다. 이러한 n형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 n형 도펀트가 도핑되어 형성될 수 있다. 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 포함되어 형성될 수 있다. 상기 제1 도전형의 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first conductivity
상기 활성층(120)은 단일 양자 우물 구조, 다중 양자 우물 구조(multi quantum well, MQW), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다. The
상기 활성층(120)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료로 형성될 수 있다. 상기 활성층(120)이 다중 양자 우물 구조로 형성된 경우, 상기 활성층(120)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있다. 일례로, 활성층(120)은 InGaN을 포함하는 우물층과 GaN을 포함하는 장벽층이 교대로 적층되어 형성될 수 있다. The
상기 활성층(120)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 이 클래드층은 AlGaN층 또는 InAlGaN층을 포함할 수 있다. A clad layer (not shown) doped with an n-type or p-type dopant may be formed on and / or under the
상기 제2 도전형의 반도체층(130)은 제2 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일례로, 상기 제2 도전형의 반도체층(130)은 p형 반도체층을 포함할 수 있다. 이러한 p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 p형 도펀트가 도핑되어 형성될 수 있다. 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Mg, Zn, Ca, Sr, Br 등의 p형 도펀트가 포함되어 형성될 수 있다. 상기 제2 도전형의 반도체층(130)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The second
상술한 설명에서는 상기 제1 도전형의 반도체층(110)이 n형 반도체층을 포함하고 상기 제2 도전형의 반도체층(130)이 p형 반도체층을 포함하는 것을 예시하였다. 그러나 실시예가 이에 한정되는 것은 아니다. In the above description, it is illustrated that the first
따라서, 상기 제1 도전형의 반도체층(110)이 p형 반도체층을 포함하고 상기 제2 도전형의 반도체층(130)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형의 반도체층(130) 아래에 또 다른 n형 또는 p형 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 발광 구조층(135)은, np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형의 반도체층(110) 및 제2 도전형의 반도체층(130) 내의 도펀트의 도핑 농도는 균일할 수도 있고, 불균일할 수도 있다. 즉, 상기 발광 구조층(135)의 구조는 다양하게 변형될 수 있으며, 실시예가 이에 한정되는 것은 아니다.Therefore, the first
상기 발광 구조층(135)의 상면에는 광 추출 패턴이 형성된 패턴 영역(112)과 상기 광 추출 패턴이 형성되지 않은 비패턴 영역(111)이 형성된다. 상기 패턴 영역(112)은 상기 제1 도전형의 반도체층(110)의 상면 중앙부에 형성되고, 상기 비패턴 영역(111)은 상기 제1 도전형의 반도체층(110)의 상면 주변부에 형성되어 상기 패턴 영역(112)을 둘러싸며 배치될 수도 있다.A
상기 패턴 영역(112)에 형성된 상기 광 추출 패턴은 상기 제1 도전형의 반도체층(110)의 표면에서 전반사되는 빛의 양을 최소화하여 발광 소자(100)의 광 추출 효율을 향상시킬 수 있다. 상기 광 추출 패턴은 랜덤한 형상 및 배열을 갖거나, 원하는 형상 및 배열을 갖도록 형성될 수 있다.The light extraction pattern formed in the
예를 들어, 상기 광 추출 패턴은 50nm 내지 3000nm의 주기를 갖는 광 결정(photonic crystal) 구조가 배열되어 형성될 수 있다. 광 결정 구조는 간섭 효과 등에 의해 특정 파장 영역의 빛을 외부로 효율적으로 추출할 수 있다.For example, the light extraction pattern may be formed by arranging a photonic crystal structure having a period of 50 nm to 3000 nm. The photonic crystal structure can efficiently extract light of a specific wavelength region to the outside by an interference effect or the like.
또한, 상기 광 추출 패턴은 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.In addition, the light extraction pattern may be formed to have various shapes such as a cylinder, a polygonal pillar, a cone, a polygonal pyramid, a truncated cone, a polygonal truncated cone, and the like.
도 13은 실시예에 따른 발광 소자에서 제1 도전형의 반도체층의 상면을 패턴 영역과 비패턴 영역으로 구분한 도면이다.FIG. 13 is a diagram illustrating a top surface of a first conductive semiconductor layer divided into a pattern region and a non-pattern region in the light emitting device according to the embodiment.
도 13을 참조하면, 상기 제1 도전형의 반도체층(110)의 상면은 예를 들어, 정사각형 형태 또는 직사각형 형태로 형성될 수도 있다. 상기 비패턴 영역(111)의 폭(D1)은 장변과 단변에서 동일하거나 상이할 수도 있으며, 실시예에서는 상기 비패턴 영역(111)의 폭(D1)이 동일한 것으로 예시되어 있다. Referring to FIG. 13, an upper surface of the first
상기 패턴 영역(112)은 상기 비패턴 영역(111)과 패턴 영역(112) 사이의 경계로부터 상기 패턴 영역(112)의 중심까지의 폭(D2,D3)을 갖는다. 상기 패턴 영역(112)이 직사각형 형태로 형성된 경우 장변에서의 폭(D2)과 단변에서의 폭(D3)은 서로 상이할 수 있고, 상기 패턴 영역(112)이 정사각형 형태로 형성된 경우 상기 폭(D2)과 폭(D3)은 동일할 수도 있다.The
예를 들어, 상기 제1 도전형의 반도체층(110)의 상면에서 상기 비패턴 영역(111)의 폭(D1)은 90~120㎛로 형성되고, 상기 비패턴 영역(111)과 상기 패턴 영역(112) 사이의 경계로부터 상기 패턴 영역(112)의 중심까지의 폭(D2,D3)은 380~440㎛로 형성될 수 있다. For example, the width D1 of the
예를 들어, 상기 제1 도전형의 반도체층(110)의 상면에서 상기 비패턴 영역(111)의 폭(D1)은 상기 비패턴 영역(111)과 상기 패턴 영역(112) 사이의 경계로부터 상기 패턴 영역(112)의 중심까지의 폭(D2,D3)의 20-30%가 될 수 있다.For example, the width D1 of the
한편, 실시예에 따른 발광 소자(100)는 상기 제1 도전형의 반도체층(110)에 전원을 제공하는 전극(115)이 상기 제1 도전형의 반도체층(110)의 상부에 배치되고, 상기 제2 도전형의 반도체층(130)에 전원을 제공하는 전도성 지지기판(175)이 상기 제2 도전형의 반도체층(130)의 하부에 배치되는 수직형 구조를 갖는다. Meanwhile, in the
수평형 구조의 발광 소자는 제1 도전형의 반도체층 및 제2 도전형의 반도체층 각각의 상부에 전극들이 배치되는데, 수직형 구조의 발광 소자는 수평형 구조의 발광 소자에 비해 형광체의 발광 효율이 낮은 문제가 있다.In the light emitting device having a horizontal structure, electrodes are disposed on top of each of the first conductive semiconductor layer and the second conductive semiconductor layer. The light emitting device having a vertical structure has a light emitting efficiency of a phosphor compared to the light emitting device having a horizontal structure. This is a low problem.
수직형 구조의 발광 소자는 활성층에서 발생된 빛이 주로 수직방향 상측으로 진행하고 발광 빔이 작은 면적을 갖기 때문에, 단위 면적당 빛의 세기가 수평형 구조의 발광 소자에서 발생된 빛에 비해 크다. 따라서, 수직형 구조의 발광 소자에서 방출된 빛에 의한 형광체의 발광 효율은 수평형 구조의 발광 소자에서 방출된 빛에 의한 형광체의 발광 효율보다 작다. 예를 들어, 수직형 구조의 발광 소자와 수평형 구조의 발광 소자에서 동일한 양의 빛이 발생된다고 가정하면 수직형 구조의 발광 소자에서 방출된 빛에 의한 형광체의 발광 효율은 수평형 구조의 발광 소자에서 방출된 빛에 의한 형광체의 발광 효율보다 15~25% 작게 나타난다.In the light emitting device having a vertical structure, since light generated in the active layer mainly travels upward in the vertical direction and the light emitting beam has a small area, the light intensity per unit area is larger than that generated in the light emitting device having a horizontal structure. Therefore, the luminous efficiency of the phosphor by light emitted from the light emitting device of the vertical structure is smaller than the luminous efficiency of the phosphor by light emitted from the light emitting device of the horizontal structure. For example, assuming that the same amount of light is generated from the light emitting device of the vertical structure and the light emitting device of the horizontal structure, the luminous efficiency of the phosphor due to the light emitted from the light emitting device of the vertical structure is the light emitting device of the horizontal structure. It is 15 ~ 25% smaller than the luminous efficiency of the phosphor due to the emitted light.
한편, 수직형 구조의 발광 소자에서 제1 도전형의 반도체층의 상면에 광 추출 패턴을 형성하는 경우 광 추출 패턴을 형성하지 않는 경우에 비하여 광 추출 효율이 10~15% 정도 증가한다. 그러나, 광 추출 패턴을 통해 추출된 빛이 모두 형광체에 의해 여기되어 형광체에서 여기광을 발광하는 것은 아니기 때문에, 상기 광 추출 패턴에 의한 광 추출 효율의 증가와 형광체의 발광 효율 증가가 일치하는 것은 아니다.On the other hand, when the light extraction pattern is formed on the upper surface of the first conductive semiconductor layer in the light emitting device having a vertical structure, the light extraction efficiency is increased by about 10 to 15% compared with the case where the light extraction pattern is not formed. However, since the light extracted through the light extraction pattern is not all excited by the phosphor to emit the excitation light from the phosphor, the increase in the light extraction efficiency by the light extraction pattern does not coincide with the increase in the light emission efficiency of the phosphor. .
따라서, 실시예에 따른 발광 소자(100)는 상기 활성층(120)에서 발생된 빛이 효과적으로 추출되어 수직방향 상측으로 진행하도록 하는 패턴 영역(112)과, 상기 활성층(120)에서 발생된 빛이 전반사되어 발광 소자(100)의 측면 방향 또는 발광 소자(100)의 측면과 상면이 만나는 모서리 방향으로 추출되도록 함으로써 형광체의 발광 효율을 증가시키는 비패턴 영역(111)을 형성한다.Therefore, in the
상기 비패턴 영역(111)에서 전반사된 빛은 상기 발광 소자(100)의 측면 방향 또는 발광 소자(100)의 측면과 상면이 만나는 모서리 부분으로 추출되어 형광체에 의해 여기되거나 상기 발광 소자(100)가 설치되는 패키지 몸체의 경사면에서 반사되어 형광체에 의해 여기된다. 상기 비패턴 영역(111)에서 전반사된 빛은 수평 방향에 대해 대략 30도의 경사를 갖고 상측방향으로 진행되기 때문에, 상기 패키지 몸체의 경사면에서 반사되어 빛의 세기가 균일해지고 형광체의 발광 효율이 증가될 수 있다.The light totally reflected in the
따라서, 실시예에 따른 발광 소자(100)는 상기 제1 도전형의 반도체층(110)의 상면 중앙부에 형성되는 패턴 영역(112)과 상기 제1 도전형의 반도체층(110)의 상면 주변부에 형성되는 비패턴 영역(111)을 형성하고, 상기 패턴 영역(112)의 면적을 상기 제1 도전형의 반도체층(110)의 상면 면적의 60~80%로 형성함으로써 광 효율을 증가시킨다. 이때, 상기 제1 도전형의 반도체층(110)의 측면과 상면이 만나는 모서리 부분으로 추출되는 빛의 양은 상기 활성층(120)에서 방출되는 빛의 전체 양의 5~50%가 되도록 상기 비패턴 영역(111)의 면적을 조절할 수 있다.Accordingly, the
도 14는 발광 소자에서 방출되는 발광 빔의 패턴을 설명하는 도면이다.14 is a diagram illustrating a pattern of a light emission beam emitted from a light emitting element.
도 14에서 a는 수평형 구조의 발광 소자에서 방출되는 발광 빔 패턴이고, c는 제1 도전형의 반도체층의 상면 전체에 광 추출 구조를 갖는 수직형 구조의 발광 소자에서 방출되는 발광 빔 패턴이며, b는 실시예에 따른 발광 소자에서 방출되는 발광 빔 패턴이다.In FIG. 14, a is a light emission beam pattern emitted from a light emitting device having a horizontal structure, and c is a light emission beam pattern emitted from a light emitting device having a vertical structure having a light extraction structure over the entire upper surface of the first conductive semiconductor layer. , b is an emission beam pattern emitted from the light emitting device according to the embodiment.
도 14에 도시된 바와 같이, 실시예에 따른 발광 소자(100)는 상기 활성층(120)에서 발생되는 빛이 넓게 퍼져 방출될 수 있도록 함으로써 형광체의 발광 효율을 증가시킬 수 있다.As shown in FIG. 14, the
다시 도 1을 참조하면, 상기 제1 도전형의 반도체층(110) 상에는 상기 전극(115)이 형성되는데, 상기 전극(115)은 와이어 본딩이 이루어지는 패드부와, 이 패드부로부터 연장된 전극부를 포함할 수 있다. 상기 전극부는 소정의 패턴 형상으로 분기될 수 있다. Referring back to FIG. 1, the
상기 제1 도전형의 반도체층(110)의 상면에 광 추출 패턴이 형성되므로, 제조 공정에 의해 상기 전극(115)의 상면에도 광 추출 패턴에 대응하는 패턴이 자연스럽게 형성될 수 있다. 그러나 이에 한정되는 것은 아니다. Since a light extraction pattern is formed on the top surface of the first
상기 발광 구조층(135)의 적어도 측면에는 패시베이션층(180)이 형성될 수 있다. 또한, 패시베이션층(180)은 제1 도전형의 반도체층(110)의 상면 및 보호 부재(140)의 상면에 형성될 수 있으나, 이로 한정되지는 않는다. The
이하, 실시예에 따른 발광 소자(100)의 제조 방법을 상세하게 설명한다. 다만, 앞에서 설명한 내용과 동일 또는 극히 유사한 내용은 생략하거나 간략하게 설명한다. Hereinafter, a method of manufacturing the
도 2 내지 도 11은 실시예에 따른 발광 소자의 제조 방법의 공정을 도시한 단면도들이다. 2 to 11 are cross-sectional views illustrating a process of a method of manufacturing a light emitting device according to the embodiment.
도 2에 도시한 바와 같이, 성장 기판(101) 상에 발광 구조층(135)을 형성한다. As shown in FIG. 2, the light emitting
상기 성장 기판(101)은, 예를 들어, 사파이어(Al2O3), Si, SiC, GaAs, GaN, ZnO, MgO, GaP, InP, Ge 중 적어도 하나를 포함할 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며 다양한 물질로 구성된 성장 기판(101)을 사용할 수 있음은 물론이다.The
상기 발광 구조층(135)은 성장 기판(101) 상에 제1 도전형의 반도체층(110), 활성층(120) 및 제2 도전형의 반도체층(130)을 순차적으로 성장함으로써 형성될 수 있다. The light emitting
상기 발광 구조층(135)은, 예를 들어, 유기 금속 화학 증착법(metal organic chemical vapor deposition, MOCVD), 화학 증착법(chemical vapor deposition, CVD), 플라즈마 화학 증착법(plasma-enhanced chemical vapor deposition, PECVD), 분자선 성장법(molecular beam epitaxy, MBE), 수소화물 기상 성장법(hydride vapor phase epitaxy, HVPE) 등의 방법을 이용하여 형성될 수 있다. 그러나 이에 대해 한정하지는 않는다.The light emitting
한편, 상기 발광 구조층(135)과 상기 성장 기판(101) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 질화물층(미도시)이 형성될 수도 있다.Meanwhile, a buffer layer and / or an undoped nitride layer (not shown) may be formed between the light emitting
이어서, 도 3에 도시한 바와 같이, 상기 발광 구조층(135) 상에 단위 칩 영역에 대응하여 보호 부재(140)을 선택적으로 형성할 수 있다. 상기 보호 부재(140)는 패터닝된 마스크를 이용하여 단위 칩 영역의 둘레에 형성될 수 있다. 상기 보호 부재(140)는 전자빔(E-beam) 증착, 스퍼터링(sputtering), PECVD 방법과 같은 다양한 증착 방법을 이용하여 형성할 수 있다.3, the
이어서, 도 4에 도시한 바와 같이, 상기 제2 도전형의 반도체층(130) 상에 전류 차단층(145)을 형성할 수 있다. 상기 전류 차단층(145)은 마스크 패턴을 이용하여 형성될 수 있다.Subsequently, as shown in FIG. 4, a
도 3 및 도 4에서는 보호 부재(140)과 전류 차단층(145)을 별도의 공정으로 형성하는 것을 도시하였으나, 상기 보호 부재(140)과 전류 차단층(145)을 동일한 재질로 형성하여 하나의 공정으로 동시에 형성하는 것도 가능하다. 예를 들어, 제2 도전형의 반도체층(130) 상에 SiO2층을 형성한 후, 마스크 패턴을 이용하여 상기 보호 부재(140)와 전류 차단층(145)을 동시에 형성할 수 있다.In FIGS. 3 and 4, the
이어서, 도 5에 도시한 바와 같이, 제2 도전형의 반도체층(130) 및 전류차단층(145) 상에 상기 오믹 접촉층(150)과 상기 반사층(160)을 차례로 형성할 수 있다.Subsequently, as shown in FIG. 5, the
상기 오믹 접촉층(150) 및 반사층(160)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링, PECVD 중 어느 하나의 방법에 의해 형성될 수 있다.The
이어서, 도 6 및 도 7에 도시한 바와 같이, 접합층(170)을 매개로 하여 도 5의 구조물에 전도성 지지기판(175)를 접합한다. 상기 접합층(170)은 반사층(160), 오믹 접촉층(150)의 단부 및 보호 부재(140)에 접촉되어 이들 사이의 접착력을 강화시켜 줄 수 있다. 6 and 7, the
상술한 실시예에서는 상기 전도성 지지기판(175)이 상기 접합층(170)을 통해 본딩 방식으로 결합된 것이 예시되어 있으나, 상기 접합층(170)을 형성하지 않고 전도성 지지기판(175)을 도금 방식 또는 증착 방식으로 형성하는 것도 가능하다.In the above-described embodiment, the
이어서, 도 8에 도시한 바와 같이, 성장 기판(101)을 발광 구조층(135)으로부터 제거한다. 도 8에서는 도 7에 도시된 구조물을 뒤집어서 도시하였다.Next, as shown in FIG. 8, the
상기 성장 기판(101)은 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법에 의해 제거될 수 있다.The
이어서, 도 9에 도시한 바와 같이, 발광 구조층(135)을 단위 칩 영역에 따라 아이솔레이션 에칭을 실시하여 복수개의 발광 구조층(135)으로 분리한다. 예를 들어, 상기 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다.Next, as illustrated in FIG. 9, the light emitting
이어서, 도 10에 도시한 바와 같이, 상기 보호 부재(140) 및 발광 구조층(135) 상에 패시베이션층(180)을 형성하고, 제1 도전형의 반도체층(110)의 상면이 노출되도록 패시베이션층(180)을 선택적으로 제거한다. 그리고, 제1 도전형의 반도체층(110)의 상면에 광 추출 효율 향상을 위하여 광 추출 패턴이 형성된 패턴 영역(112)을 형성한다. 상기 광 추출 패턴은 습식 식각 공정 또는 건식 식각 공정에 의해 형성될 수 있다. Subsequently, as illustrated in FIG. 10, a
이때, 상기 패시베이션층(180)을 선택적으로 제거함에 있어서, 상기 패턴 영역(112)의 면적을 고려할 수 있으며, 상기 패시베이션층(180)이 잔존하는 영역은 상기 광 추출 패턴이 형성되지 않는 비패턴 영역(111)이 된다.In this case, in selectively removing the
이어서, 도 11에 도시한 바와 같이, 상기 제1 도전형의 반도체층(110) 상에 상기 전극(115)을 형성한다. Next, as shown in FIG. 11, the
그리고, 도 11의 구조물을 칩 분리 공정을 통해 단위 칩 영역으로 분리하면 복수 개의 발광 소자를 제작할 수 있다. In addition, when the structure of FIG. 11 is separated into a unit chip region through a chip separation process, a plurality of light emitting devices may be manufactured.
상기 칩 분리 공정은 예를 들어, 블레이드(blade)를 이용해 물리적인 힘을 가하여 칩을 분리시키는 브레이킹 공정, 칩 경계에 레이저를 조사하여 칩을 분리시키는 레이저 스크리빙 공정, 습식 또는 건식 식각을 포함하는 식각 공정 등을 포함할 수 있다. 실시예가 이에 한정되지는 않는다.The chip separation process may include, for example, a breaking process of separating a chip by applying a physical force using a blade, a laser scrubbing process of separating a chip by irradiating a laser to a chip boundary, and a wet or dry etching process. Etching process and the like. The embodiment is not limited thereto.
도 12는 다른 실시예에 따른 발광 소자를 설명하는 도면이다.12 is a view for explaining a light emitting device according to another embodiment.
도 12에 도시된 발광 소자는 도 1에서 설명한 발광 소자와 패시베이션층(180)의 형태가 상이하다.12 is different from the light emitting device described with reference to FIG. 1 in the form of the
도 1에 도시된 발광 소자(100)에서 상기 제1 도전형의 반도체층(110)의 상면에 상기 패시베이션층(180)이 형성된 부분은 비패턴 영역(111)이 형성되고 상기 패시베이션층(180)이 형성되지 않은 부분은 패턴 영역(112)이 형성되나, 도 12에 도시된 발광 소자(100)는 상기 패시베이션층(180)이 형성되지 않은 부분에도 비패턴 영역(111)이 형성된다. 이 경우, 상기 패턴 영역(112)을 형성함에 있어서 상기 제1 도전형의 반도체층(110) 상에 선택적으로 마스크층을 형성함으로서 상기 패턴 영역(112)이 형성되는 면적을 제어할 수 있다.In the
상기 패시베이션층(180)은 상기 제1 도전형의 반도체층(110)의 상면에 형성되지 않을 수도 있으며, 도 12에 도시된 바와 같이 상기 제1 도전형의 반도체층(110) 상면의 비패턴 영역(111)에 부분적으로 형성될 수 있다.The
이하 본 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지를 도 15를 참조하여 설명한다. 도 15는 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다. Hereinafter, a light emitting device package including a light emitting device according to the present embodiment will be described with reference to FIG. 15. 15 is a cross-sectional view of a light emitting device package including a light emitting device according to the embodiment.
도 15를 참조하면, 실시예에 따른 발광 소자 패키지는 패키지 몸체(30)와, 이 패키지 몸체(30)에 설치된 제1 도전층(31) 및 제2 도전층(32)과, 상기 패키지 몸체(30)에 설치되어 제1 및 제2 도전층(31, 32)과 전기적으로 연결되는 발광 소자(100)와, 이 발광 소자(100)를 포위하는 몰딩부재(40)를 포함한다. Referring to FIG. 15, the light emitting device package according to the embodiment includes a
상기 패키지 몸체(30)는 폴리프탈아미드(polyphthal amide, PPA), 액정고분자(liquid crystal polymer, LCP), 폴리아미드9T(polyamid9T, PA9T) 등과 같은 수지, 금속, 감광성 유리(photo sensitive glass), 사파이어(Al2O3), 세라믹, 인쇄회로기판(PCB) 등을 포함할 수 있다. 그러나 본 실시예가 이러한 물질에 한정되는 것은 아니다. The
상기 패키지 몸체(30)에는 상부가 개방되는 캐비티를 형성하는 경사면(34)이 형성된다. 상기 경사면(34)은 상기 캐비티의 바닥면에 수직하거나 경사질 수 있다.An
상기 경사면(34)은 앞서 설명한 바와 같이, 상기 발광 소자(100)의 측면 또는 측면과 상면이 만나는 모서리 부분에서 방출된 빛이 반사되어 형광체의 발광 효율을 증가시킬 수 있다.As described above, the
상기 패키지 몸체(30)에는 발광 소자(100)에 전기적으로 연결되는 상기 제1 도전층(31) 및 제2 도전층(32)이 배치된다. 이러한 제1 도전층(31) 및 제2 도전층(32)은 소정 두께를 가지는 금속 플레이트로 형성될 수 있으며, 이 표면에 다른 금속층이 도금될 수도 있다. 상기 제1 도전층(31) 및 제2 도전층(32)은 전도성이 우수한 금속으로 구성될 수 있다. 이러한 금속으로는 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag) 등이 있다.The first
이러한 제1 및 제2 도전층(31, 32)은 발광 소자(100)에 전원을 제공한다. 또한, 제1 및 제2 도전층(31, 32)은 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다. The first and second
상기 발광 소자(100)는 상기 제1 도전층(31)과 와이어(50)를 통해 전기적으로 연결되고 제2 도전층(32)과 직접 접촉하여 전기적으로 연결될 수 있다.The
상기 캐비티 내에는 상기 발광 소자(100)를 포위하는 몰딩부재(40)가 형성되어 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다. The
실시예에 따른 발광 소자 패키지는 실시예에 따른 발광 소자(100)를 포함함으로써 상기 몰딩부재(40)에 포함된 형광체의 발광 효율이 증가될 수 있다.The light emitting device package according to the embodiment may include the
상술한 실시예들 및 변형예들에 따른 발광 소자 패키지는 백라이트 유닛, 지시 장치, 램프, 가로등과 같은 조명 시스템으로 기능할 수 있다. 이를 도 16 및 도 17을 참조하여 설명한다. The light emitting device package according to the above-described embodiments and modifications may function as a lighting system such as a backlight unit, an indicator device, a lamp, and a street lamp. This will be described with reference to FIGS. 16 and 17.
도 16은 실시예에 따른 발광 소자 패키지를 포함하는 백라이트 유닛을 설명하는 도면이다. 다만, 도 16의 백라이트 유닛(1100)은 조명 시스템의 한 예이며, 이에 한정되지 않는다. 16 is a view illustrating a backlight unit including a light emitting device package according to an embodiment. However, the
도 16을 참조하면, 백라이트 유닛(1100)은, 바텀 커버(1140), 상기 바텀 커버(1140) 내에 배치된 광 가이드 부재(1120), 상기 광가이드 부재(1120)의 적어도 일 측면 또는 하면에 배치된 발광 모듈(1110)을 포함할 수 있다. 또한, 광가이드 부재(1120) 아래에는 반사 시트(1130)가 배치될 수 있다. Referring to FIG. 16, the
상기 바텀 커버(1140)는 광가이드 부재(1120), 발광 모듈(1100) 및 반사 시트(1130)가 수납될 수 있도록 상면이 개구된 박스(box) 형상으로 형성될 수 있으며, 금속 또는 수지로 형성될 수 있다. 그러나 이에 한정되는 것은 아니다. The
상기 발광 모듈(1110)은, 기판(700)에 탑재된 복수의 발광 소자 패키지(600)를 포함할 수 있다. 복수의 발광 소자 패키지(600)는 광가이드 부재(1120)에 빛을 제공한다. The
도시된 것처럼, 발광 모듈(1110)은 바텀 커버(1140)의 내측면들 중 적어도 어느 하나에 배치될 수 있으며, 이에 따라 광가이드 부재(1120)의 적어도 하나의 측면을 향해 빛을 제공할 수 있다. As shown, the
다만, 상기 발광 모듈(1110)은 바텀 커버(1140) 내에서 광가이드 부재(1120)의 아래에 배치되어, 광가이드 부재(1120)의 밑면을 향해 빛을 제공할 수도 있다. 이는 백라이트 유닛(1100)의 설계에 따라 다양하게 변형 가능하다. However, the
상기 광가이드 부재(1120)는 바텀 커버(1140) 내에 배치될 수 있다. 광가이드 부재(1120)는 발광 모듈(1110)으로부터 제공받은 빛을 면광원화하여, 표시 패널(미도시)로 가이드할 수 있다. The
이러한 광가이드 부재(1120)는, 예를 들어, 도광판(light guide panel, LGP) 일 수 있다. 상기 도광판은 예를 들어, 폴리메틸메타아크릴레이트(polymethyl metaacrylate, PMMA)와 같은 아크릴 수지, 폴리에틸렌테레프탈레이트(polyethylene terephthalate, PET), 고리형 올레핀 공중합체(COC), 폴리카보네이트(poly carbonate, PC), 폴리에틸렌 나프탈레이트(polyethylene naphthalate) 수지 중 하나로 형성될 수 있다. The
상기 광가이드 부재(1120)의 상측에 광학 시트(1150)이 배치될 수 있다. The
상기 광학 시트(1150)는, 예를 들어, 확산 시트, 집광 시트, 휘도 상승 시트 및 형광 시트 중 적어도 하나를 포함할 수 있다. 예를 들어, 광학 시트(1150)이 확산 시트, 집광 시트, 휘도 상승 시트, 형광 시트가 적층되어 형성될 수 있다. 이 경우, 확산 시트(1150)는 발광 모듈(1110)에서 출사된 광을 고르게 확산시켜주고, 이 확산된 광이 집광 시트에 의해 표시 패널(미도시)로 집광될 수 있다. 이때, 집광 시트로부터 출사되는 광은 랜덤하게 편광된 광이다. 휘도 상승 시트는 집광 시트로부터 출사된 광의 편광도를 증가시킬 수 있다. 집광 시트는, 예를 들어, 수평 또는/및 수직 프리즘 시트일 수 있다. 그리고 휘도 상승 시트는, 예를 들어, 조도 강화 필름(dual brightness enhancement film) 일 수 있다. 또한, 형광 시트는 형광체가 푸함된 투광성 플레이트 또는 필름일 수 있다. The
상기 광가이드 부재(1120)의 아래에는 반사 시트(1130)가 배치될 수 있다. 반사 시트(1130)는 광가이드 부재(1120)의 하면을 통해 방출되는 빛을 광가이드 부재(1120)의 출사면을 향해 반사할 수 있다. 상기 반사 시트(1130)는 반사율이 좋은 수지, 예를 들어, PET, PC, 폴리비닐클로라이드(poly vinyl chloride), 레진 등으로 형성될 수 있으나, 이에 한정되는 것은 아니다. The
도 17은 실시예에 따른 발광 소자 패키지를 포함하는 조명 유닛을 설명하는 도면이다. 다만, 도 17의 조명 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.17 is a view illustrating a lighting unit including a light emitting device package according to an embodiment. However, the
도 17을 참조하면, 조명 유닛(1200)은, 케이스 몸체(1210), 상기 케이스 몸체(1210)에 설치된 발광 모듈(1230), 케이스 몸체(1210)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1220)를 포함할 수 있다.Referring to FIG. 17, the
상기 케이스 몸체(1210)는 방열 특성이 양호한 물질로 형성되는 것이 바람직하며, 예를 들어 금속 또는 수지로 형성될 수 있다.The
상기 발광 모듈(1230)은, 기판(700) 및 이 기판(700)에 탑재되는 적어도 하나의 발광 소자 패키지(600)를 포함할 수 있다. The
상기 기판(700)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(printed circuit board, PCB), 메탈 코아(metal core) PCB, 연성(flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. The
또한, 기판(700)은 빛을 효율적으로 반사하는 물질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.In addition, the
상기 기판(700) 상에는 적어도 하나의 발광 소자 패키지(600)가 탑재될 수 있다.At least one light emitting
상기 발광 소자 패키지(600)는 각각 적어도 하나의 발광 소자(LED: Light Emitting Diode)를 포함할 수 있다. 발광 소자는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 소자 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 소자를 포함할 수 있다.Each of the light emitting device packages 600 may include at least one light emitting diode (LED). The light emitting device may include a colored light emitting device for emitting colored light of red, green, blue or white color, and a UV light emitting device for emitting ultraviolet light (UV, UltraViolet).
상기 발광 모듈(1230)은 색감 및 휘도를 얻기 위해 다양한 발광 소자의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 소자, 적색 발광 소자 및 녹색 발광 소자를 조합하여 배치할 수 있다. 또한, 발광 모듈(1230)에서 방출되는 광의 진행 경로 상에는 형광 시트가 더 배치될 수 있으며, 형광 시트는 상기 발광 모듈(1230)에서 방출되는 광의 파장을 변화시킨다. 예를 들어, 발광 모듈(1230)에서 방출되는 광이 청색 파장대를 갖는 경우 형광 시트에는 황색 형광체가 포함될 수 있으며, 발광 모듈(1230)에서 방출된 광은 상기 형광 시트를 지나 최종적으로 백색광으로 보여지게 된다.The
상기 연결 단자(1220)는 발광 모듈(1230)와 전기적으로 연결되어 전원을 공급할 수 있다. 도 17에 도시된 것에 따르면, 연결 단자(1220)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 연결 단자(1220)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The
상술한 바와 같은 조명 시스템은 상기 발광 모듈에서 방출되는 광의 진행 경로 상에 광가이드 부재, 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트 중 적어도 어느 하나가 배치되어, 원하는 광학적 효과를 얻을 수 있다.In the lighting system as described above, at least one of a light guide member, a diffusion sheet, a light collecting sheet, a luminance rising sheet, and a fluorescent sheet may be disposed on a propagation path of light emitted from the light emitting module to obtain a desired optical effect.
이상에서 설명한 바와 같이, 조명 시스템은 광 효율이 우수한 발광 소자 패키지를 포함함으로써, 우수한 광 효율 특성을 가질 수 있다.As described above, the illumination system may have excellent light efficiency characteristics by including a light emitting device package having excellent light efficiency.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in each embodiment may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.
Claims (6)
상기 전도성 지지기판 상에 제1 도전형의 반도체층, 제2 도전형의 반도체층, 상기 제1 도전형의 반도체층과 상기 제2 도전형의 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조층; 및
상기 발광 구조층 상에 전극을 포함하고,
상기 발광 구조층은 상면 중앙부에 광 추출 구조가 형성된 패턴 영역과, 상면 주변부에 비패턴 영역을 포함하고,
상기 패턴 영역의 면적은 상기 발광 구조층의 상면 전체 면적의 60~80%로 형성되는 발광 소자.Conductive support substrate;
A light emitting structure layer including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer on the conductive support substrate. ; And
An electrode on the light emitting structure layer,
The light emitting structure layer includes a pattern region in which a light extraction structure is formed in a central upper surface, and a non-pattern region in a peripheral portion of the upper surface.
The area of the pattern region is formed of 60 to 80% of the total area of the upper surface of the light emitting structure layer.
상기 비패턴 영역은 상기 패턴 영역을 둘러싸며 배치되는 발광 소자.The method of claim 1,
The non-pattern region is disposed around the pattern region.
상기 비패턴 영역의 폭은 상기 비패턴 영역과 상기 패턴 영역의 경계로부터 상기 패턴 영역의 중심까지의 폭의 20~30%로 형성되는 발광 소자.The method of claim 1,
The width of the non-pattern region is 20 to 30% of the width from the boundary between the non-pattern region and the pattern region to the center of the pattern region.
상기 발광 구조층의 측면을 감싸고 상기 발광 구조층의 상면에 부분적으로 형성되는 패시베이션층을 더 포함하는 발광 소자.The method of claim 1,
And a passivation layer surrounding a side surface of the light emitting structure layer and partially formed on an upper surface of the light emitting structure layer.
상기 패시베이션층은 상기 비패턴 영역 상에 형성되는 발광 소자.The method of claim 4, wherein
The passivation layer is formed on the non-patterned region.
상기 패시베이션층은 상기 비패턴 영역 상에 부분적으로 형성되는 발광 소자.6. The method of claim 5,
The passivation layer is partially formed on the non-patterned region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100091969A KR20120029869A (en) | 2010-09-17 | 2010-09-17 | Light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100091969A KR20120029869A (en) | 2010-09-17 | 2010-09-17 | Light emitting device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20120029869A true KR20120029869A (en) | 2012-03-27 |
Family
ID=46134183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100091969A KR20120029869A (en) | 2010-09-17 | 2010-09-17 | Light emitting device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20120029869A (en) |
-
2010
- 2010-09-17 KR KR1020100091969A patent/KR20120029869A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2660883B1 (en) | Light emitting device, light emitting device manufacturing method, light emitting package, and lighting system | |
EP2432036B1 (en) | Light emitting diode | |
US8450762B2 (en) | Light emitting device | |
KR101154709B1 (en) | Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system | |
US8835972B2 (en) | Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system | |
KR101795053B1 (en) | Light emitting device, light emitting device package, light unit | |
KR101734550B1 (en) | Light emitting device and light emitting device package | |
KR20120130914A (en) | Light emitting device | |
KR101064064B1 (en) | Light emitting device | |
KR20120014972A (en) | Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system | |
KR20120019750A (en) | Light emitting device | |
KR101776302B1 (en) | Light emitting device and light emitting device package | |
KR20120087036A (en) | Light emitting device and light emitting device package | |
KR101865919B1 (en) | Light emitting device, light emitting device package, light unit, and method of fabricating light emitting device | |
KR101807105B1 (en) | Light emitting device | |
KR101781217B1 (en) | Light emitting device and light emitting device package | |
KR20120020599A (en) | Light emitting device and light emitting device package | |
KR20120047184A (en) | Light emitting device and method for manufacuring the same | |
KR101786081B1 (en) | Light emitting device and light emitting device package | |
KR101664501B1 (en) | Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system | |
KR20120029869A (en) | Light emitting device | |
KR20120052789A (en) | Light emitting device | |
KR20120088046A (en) | Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system | |
KR20110120388A (en) | Light emitting device, method for fabricating the light emitting device, light emitting device package, and lighting system | |
KR20130017360A (en) | Growth substrate, light emitting diode and package of thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E601 | Decision to refuse application | ||
E801 | Decision on dismissal of amendment |