KR101807105B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR101807105B1
KR101807105B1 KR1020110042521A KR20110042521A KR101807105B1 KR 101807105 B1 KR101807105 B1 KR 101807105B1 KR 1020110042521 A KR1020110042521 A KR 1020110042521A KR 20110042521 A KR20110042521 A KR 20110042521A KR 101807105 B1 KR101807105 B1 KR 101807105B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
light
semiconductor layer
Prior art date
Application number
KR1020110042521A
Other languages
Korean (ko)
Other versions
KR20120124707A (en
Inventor
구지현
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110042521A priority Critical patent/KR101807105B1/en
Publication of KR20120124707A publication Critical patent/KR20120124707A/en
Application granted granted Critical
Publication of KR101807105B1 publication Critical patent/KR101807105B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

실시예에 따른 발광소자는, 지지 기판과, 지지 기판상에 형성된 제1 전극층과, 제1 전극층 상에 형성되며 제1 반도체층, 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 배치되는 활성층을 포함한 발광 구조물과, 제2 반도체층 상에 형성된 요철부를 포함하고, 제2 반도체층은 적어도 하나의 제1 층 및 제2 층을 포함하며, 제1 층은 도펀트가 도핑된 도핑층이며, 제2 층은 도펀트가 도핑되지 않은 언도프드 층으로 형성된다.A light emitting device according to an embodiment includes a support substrate, a first electrode layer formed on the support substrate, and a second electrode layer formed on the first electrode layer, the first semiconductor layer, the second semiconductor layer, And a second semiconductor layer comprising at least one first layer and a second layer, wherein the first layer is a doped layer doped with a dopant, , And the second layer is formed of an undoped undoped layer.

Description

발광소자{Light emitting device}[0001]

실시예는 발광소자에 관한 것이다. An embodiment relates to a light emitting element.

LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.LED (Light Emitting Diode) is a device that converts electrical signals into infrared, visible light or light using the characteristics of compound semiconductors. It is used in household appliances, remote controls, electric sign boards, displays, The use area of LED is becoming wider.

보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.In general, miniaturized LEDs are made of a surface mounting device for mounting directly on a PCB (Printed Circuit Board) substrate, and an LED lamp used as a display device is also being developed as a surface mounting device type . Such a surface mount device can replace a conventional simple lighting lamp, which is used for a lighting indicator for various colors, a character indicator, an image indicator, and the like.

이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높이지는 바, LED의 발광휘도를 증가시키는 것이 중요하다. As the use area of the LED is widened as described above, it is important to increase the luminance of the LED as the brightness required for a lamp used in daily life and a lamp for a structural signal is increased.

실시예는 에칭 스탑층을 포함하여 광 추출 구조를 형성하기 위한 에칭 공정시 에칭 영역이 활성층까지 침투하여 활성층이 손상되는 것을 방지할 수 있어서 신뢰성이 향상된 발광소자를 제공한다.The embodiment can prevent the active layer from being damaged due to penetration of the etching region into the active layer during the etching process for forming the light extracting structure including the etching stop layer, thereby providing a light emitting device with improved reliability.

또한, 실시예는 에칭 스탑층에 형성된 패턴을 포함하여, 에칭 스탑층에 의한 동작전압 상승이 방지된 발광소자를 제공한다.In addition, the embodiment provides a light emitting device including a pattern formed in the etching stop layer, wherein an increase in operating voltage due to the etching stop layer is prevented.

실시예에 따른 발광소자는, 지지 기판과, 지지 기판상에 형성된 제1 전극층과, 제1 전극층 상에 형성되며 제1 반도체층, 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 배치되는 활성층을 포함한 발광 구조물과, 제2 반도체층 상에 형성된 요철부를 포함하고, 제2 반도체층은 적어도 하나의 제1 층 및 제2 층을 포함하며, 제1 층은 도펀트가 도핑된 도핑층이며, 제2 층은 도펀트가 도핑되지 않은 언도프드 층으로 형성된다.A light emitting device according to an embodiment includes a support substrate, a first electrode layer formed on the support substrate, and a second electrode layer formed on the first electrode layer, the first semiconductor layer, the second semiconductor layer, And a second semiconductor layer comprising at least one first layer and a second layer, wherein the first layer is a doped layer doped with a dopant, , And the second layer is formed of an undoped undoped layer.

실시예에 따른 발광소자는 에칭 스탑층을 포함하여 광 추출 구조 형성을 위한 에칭 공정 수행시 활성층의 손상이 방지되어 발광 휘도가 확보되고 신뢰성이 향상된다. The light emitting device according to the embodiment includes the etch stop layer to prevent the damage of the active layer during the etching process for forming the light extracting structure to secure the light emission luminance and improve the reliability.

또한, 실시예에 따른 발광소자는 에칭 스탑층에 형성된 패턴을 포함하여, 에칭 스탑층에 의한 동작전압 상승이 방지된다.Also, the light emitting device according to the embodiment includes a pattern formed in the etching stop layer, so that an increase in the operating voltage due to the etching stop layer is prevented.

도 1은 실시예에 따른 발광소자의 단면도,
도 2는 실시예에 따른 발광소자의 단면도,
도 3은 실시예에 따른 발광소자의 단면도,
도 4 내지 도 8은 실시예에 따른 발광소자의 제조공정을 나타낸 순서도,
도 9는 실시예에 따른 발광소자를 포함한 발광소자 패키지의 사시도,
도 10은 실시예에 따른 발광소자를 포함한 발광소자 패키지의 단면도,
도 11은 실시예에 따른 발광소자를 포함한 발광소자 패키지의 단면도,
도 12는 실시예에 따른 발광소자를 포함하는 조명 장치를 도시한 사시도,
도 13은 도 12의 조명 장치의 C-C' 단면을 도시한 단면도,
도 14는 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도, 그리고
도 15는 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.1 is a cross-sectional view of a light emitting device according to an embodiment,
2 is a cross-sectional view of a light emitting device according to an embodiment,
3 is a cross-sectional view of a light emitting device according to an embodiment,
4 to 8 are flow charts showing a manufacturing process of the light emitting device according to the embodiment,
9 is a perspective view of a light emitting device package including a light emitting device according to an embodiment,
10 is a sectional view of a light emitting device package including the light emitting device according to the embodiment,
11 is a sectional view of a light emitting device package including a light emitting device according to an embodiment,
12 is a perspective view illustrating a lighting device including a light emitting device according to an embodiment,
13 is a sectional view showing a CC 'section of the illumination device of FIG. 12,
14 is an exploded perspective view of a liquid crystal display device including a light emitting device according to an embodiment, and
15 is an exploded perspective view of a liquid crystal display device including a light emitting device according to an embodiment.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Thus, in some embodiments, well known process steps, well known device structures, and well-known techniques are not specifically described to avoid an undesirable interpretation of the present invention. Like reference numerals refer to like elements throughout the specification.

본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. It is noted that the terms "comprises" and / or "comprising" used in the specification are intended to be inclusive in a manner similar to the components, steps, operations, and / Or additions.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.Unless defined otherwise, all terms (including technical and scientific terms) used herein may be used in a sense commonly understood by one of ordinary skill in the art to which this invention belongs. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다. The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size and area of each component do not entirely reflect actual size or area.

비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들. 성분들. 영역들. 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 될 것이다.Although the terms first, second, etc. may be used to describe various elements, components, regions, layers and / or regions, these elements. Ingredients. Areas. Layers and / or regions should not be limited by these terms.

또한, 실시 예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.Further, the angle and direction mentioned in the description of the structure of the light emitting device in the embodiment are based on those shown in the drawings. In the description of the structure of the light emitting device in the specification, reference points and positional relationship with respect to angles are not explicitly referred to, refer to the related drawings.

도 1 및 도 2를 참조하면, 실시예에 따른 발광소자(100)는, 지지 기판(110)과, 지지 기판(110)상에 형성된 제1 전극층(130)과, 제1 전극층(130) 상에 형성되며 제1 반도체층(140), 제2 반도체층(160) 및 제1 반도체층(140)과 제2 반도체층(160) 사이에 배치되는 활성층(150)을 포함한 발광 구조물(170)과, 제2 반도체층(160) 상에 형성된 요철부(180)를 포함하고, 제2 반도체층(160)은 적어도 하나의 제1 층(161, 163) 및 제2 층(162)을 포함하며, 제1 층(161, 163)은 도펀트가 도핑된 도핑층이며, 제2 층(162)은 도펀트가 도핑되지 않은 언도프드 층으로 형성된다.1 and 2, a light emitting device 100 according to an embodiment includes a support substrate 110, a first electrode layer 130 formed on the support substrate 110, a first electrode layer 130 formed on the first electrode layer 130, A light emitting structure 170 including a first semiconductor layer 140, a second semiconductor layer 160 and an active layer 150 disposed between the first semiconductor layer 140 and the second semiconductor layer 160; And a recessed portion 180 formed on the second semiconductor layer 160. The second semiconductor layer 160 includes at least one first layer 161 and 163 and a second layer 162, The first layers 161 and 163 are doped layers doped with a dopant, and the second layers 162 are formed with undoped undoped layers.

지지기판(110)은 열전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있는데, 금속 물질 또는 전도성 세라믹을 이용하여 형성할 수 있다. 지지기판(110)은 단일층으로 형성될 수 있고, 이중 구조 또는 그 이상의 다중 구조로 형성될 수 있다.The support substrate 110 may be formed using a material having a high thermal conductivity, or may be formed of a conductive material, such as a metal material or a conductive ceramic. The support substrate 110 may be formed of a single layer, and may be formed of a double structure or a multiple structure.

즉, 지지기판(110)은 금속, 예를 들어 Au, Ni, W, Mo, Cu, Al, Ta, Ag, Pt, Cr중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다. 또한 지지기판(110)은 Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, Ga2O3 와 같은 캐리어 웨이퍼로 구현될 수 있다. That is, the support substrate 110 may be formed of any one selected from a metal, for example, Au, Ni, W, Mo, Cu, Al, Ta, Ag, Pt, and Cr, or may be formed of two or more alloys. The above materials can be laminated. In addition, the support substrate 110 is Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, Ga 2 O 3 And the like.

이와 같은 지지기판(110)은 발광소자(100)에서 발생하는 열의 방출을 용이하게 하여 발광소자(100)의 열적 안정성을 향상시킬 수 있다.The support substrate 110 facilitates the emission of heat generated in the light emitting device 100, thereby improving the thermal stability of the light emitting device 100.

지지기판(100) 상에는 확산 방지층(120)이 형성될 수 있다. 확산 방지층(120)은 금속의 확산을 방지하는 물질로 형성될 수 있으며, 예를 들어, 백금(Pt), 팔라듐(Pd), 텅스텐(W), 니켈(Ni), 루테늄(Ru), 몰리브덴(Mo), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 하프늄(Hf), 지르코늄(Zr), 니오브(Nb), 바나듐(V), 철(Fe), 티타늄(Ti) 중 적어도 하나 또는 둘 이상의 합금을 포함할 수 있고, 이에 한정하지 아니한다.A diffusion barrier layer 120 may be formed on the support substrate 100. The diffusion barrier layer 120 may be formed of a material that prevents diffusion of metals and may be formed of a metal such as platinum (Pt), palladium (Pd), tungsten (W), nickel (Ni), ruthenium (Ru), molybdenum At least one of iridium (Ir), rhodium (Rh), tantalum (Ta), hafnium (Hf), zirconium (Zr), niobium (Nb), vanadium (V), iron (Fe) Or may include, but is not limited to, two or more alloys.

확산 방지층(120)은 발광 소자(100)의 제조 공정상 발생할 수 있는 깨짐, 또는 박리와 같은 기계적 손상을 최소화할 수 있다. 또한, 확산 방지층(120)은 지지기판(110) 또는 결합층(111)을 구성하는 금속 물질이 발광 구조물(170)으로 확산되는 것을 방지할 수 있다.The diffusion preventing layer 120 can minimize mechanical damage such as cracking or peeling that may occur in the manufacturing process of the light emitting device 100. The diffusion preventing layer 120 may prevent diffusion of the metal material of the supporting substrate 110 or the coupling layer 111 into the light emitting structure 170.

확산 방지층(120)은 스퍼터링 증착 방법을 사용하여 형성할 수 있다. 스퍼터링 증착 방법을 사용할 경우, 이온화된 원자를 전기장에 의해 가속시켜, 전도층(120)의 소스 재료(source material)에 충돌시키면, 소스 재료의 원자들이 튀어나와 증착된다. 또한, 실시예에 따라 전기 화학적인 금속 증착 방법이나, 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수도 있다. 실시예에 따라 확산 방지층(120)은 복수의 레이어로 형성될 수도 있다. The diffusion barrier layer 120 may be formed using a sputtering deposition method. When a sputter deposition method is used, ions of the source material are sputtered and deposited when the ionized atoms are accelerated by an electric field to impinge on the source material of the conductive layer 120. In addition, an electrochemical metal deposition method, a bonding method using a eutectic metal, or the like may be used according to the embodiment. The diffusion preventing layer 120 may be formed of a plurality of layers.

지지기판(110)과 확산 방지층(120) 사이에는 지지기판(110)과 확산 방지층(120)의 결합을 위하여 결합층(111)이 형성될 수 있다. 결합층(111)은 예를 들어, 금(Au), 주석(Sn), 인듐(In), 은(Ag), 니켈(Ni), 나이오븀(Nb), 알루미늄(Au), 팔라듐(Pd), 및 구리(Cu) 중 적어도 하나를 포함할 수 있다.A bonding layer 111 may be formed between the support substrate 110 and the diffusion barrier layer 120 to bond the support substrate 110 and the diffusion barrier layer 120 to each other. The bonding layer 111 may be formed of, for example, Au, Sn, In, Ag, Ni, Nb, Au, Pd, , And copper (Cu).

한편, 확산 방지층(120) 상에는 제1 전극(130)이 형성될 수 있으며, 제1 전극(130)은 오믹층(ohmic layer)(미도시), 반사층(reflective layer)(미도시), 본딩층(bonding layer)(미도시) 중 적어도 한 층을 포함할 수 있다. 예를 들어 제1 전극(130)은 오믹층/반사층/본딩층의 구조이거나, 오믹층/반사층의 적층 구조이거나, 반사층(오믹 포함)/본딩층의 구조일 수 있으나, 이에 대해 한정하지는 않는다. 예컨대, 제1 전극(130)은 본딩층상에 반사층 및 오믹층이 순차로 적층된 형태일 수 있다.A first electrode 130 may be formed on the diffusion barrier layer 120. The first electrode 130 may include an ohmic layer (not shown), a reflective layer (not shown), a bonding layer and a bonding layer (not shown). For example, the first electrode 130 may be a structure of an ohmic layer / a reflection layer / a bonding layer, a laminate structure of an ohmic / reflective layer, or a structure of a reflection layer (including ohmic) / bonding layer. For example, the first electrode 130 may be formed by sequentially stacking a reflective layer and an ohmic layer on a bonding layer.

반사층(미도시)은 오믹층(미도시) 및 본딩층(미도시) 사이에 배치될 수 있으며, 반사특성이 우수한 물질, 예를들어 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 또한 반사층(미도시)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 또한 반사층(미도시)을 발광 구조물(170)(예컨대, 제1 반도체층(140)과 오믹 접촉하는 물질로 형성할 경우, 오믹층(미도시)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.The reflective layer (not shown) may be disposed between an ohmic layer (not shown) and a bonding layer (not shown), and may be formed of a material having excellent reflection characteristics, such as Ag, Ni, Al, Rh, Pd, , Zn, Pt, Au, Hf, and combinations thereof. Alternatively, the metal material and the transparent conductive material such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, . Further, the reflective layer (not shown) can be laminated with IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / Ni and the like. In addition, when a reflective layer (not shown) is formed of a material that is in ohmic contact with the light emitting structure 170 (for example, the first semiconductor layer 140), an ohmic layer (not shown) may not be formed separately, Do not.

오믹층(미도시)은 발광 구조물(170)의 하면에 오믹 접촉되며, 층 또는 복수의 패턴으로 형성될 수 있다. 오믹층(미도시)은 투광성 전극층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다. 오믹층(미도시)은 제1 반도체층(140)에 캐리어의 주입을 원활히 하기 위한 것으로, 반드시 형성되어야 하는 것은 아니다.The ohmic layer (not shown) is in ohmic contact with the lower surface of the light emitting structure 170, and may be formed as a layer or a plurality of patterns. The ohmic layer (not shown) may be formed of a transparent electrode layer and a metal. For example, ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide) ), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IrO x , RuO x , RuO x / Ni, Ag, Ni / IrO x / Au, and Ni / IrO x / Au / ITO. The ohmic layer (not shown) is for the purpose of facilitating the injection of carriers into the first semiconductor layer 140, and is not necessarily formed.

또한 제1 전극(130)은 본딩층(미도시)을 포함할 수 있으며, 이때 본딩층(미도시)은 배리어 금속(barrier metal), 또는 본딩 금속, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며 이에 한정하지 않는다. In addition, the first electrode 130 may include a bonding layer (not shown), wherein a bonding layer (not shown) may include a barrier metal or a bonding metal such as Ti, Au, Sn, Ni , Cr, Ga, In, Bi, Cu, Ag, or Ta.

한편, 제1 전극층(130)과 후술하는 발광 구조물(170) 사이에는 전류제한층(CBL:Current Blocking Layer)(135)이 형성될 수 있다. Meanwhile, a current blocking layer (CBL) 135 may be formed between the first electrode layer 130 and a light emitting structure 170 described later.

전류제한층(135)은 전기 절연성을 갖는 재질, 제1 전극층(130) 또는 접착층(111)보다 전기 전도성이 낮은 재질, 및 제1 반도체층(140)과 쇼트키 접촉을 형성하는 재질 중 적어도 하나를 이용하여 형성될 수 있으며, 예를 들어 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.The current confinement layer 135 is formed of a material having electrical insulation properties, a material having a lower electrical conductivity than the first electrode layer 130 or the adhesive layer 111, and a material having a Schottky contact with the first semiconductor layer 140 And may include at least one of SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO x , TiO 2 , Ti, Al and Cr have.

제1 전극층(130)과 발광 구조물(170) 사이에 전류제한층(135)이 형성됨으로써, 전류 군집현상이 방지될 수 있다. 한편, 전류제한층(135)은 제2 반도체층(160)상에 형성될 수 있는 제2 전극층(185)과 수직방향으로 적어도 일 영역이 중첩되게 형성될 수 있다.The current confinement layer 135 may be formed between the first electrode layer 130 and the light emitting structure 170 to prevent current clustering. The current confinement layer 135 may be formed to overlap at least one region in the vertical direction with the second electrode layer 185 that may be formed on the second semiconductor layer 160.

제1 전극(130) 상에는 발광 구조물(170)이 형성될 수 있다. 발광 구조물(170)은 적어도 제1 반도체층(140), 활성층(150) 및 제2 반도체층(160)을 포함할 수 있고, 제1 반도체층(140)과 제2 반도체층(160) 사이에 활성층(150)이 개재된 구성으로 이루어질 수 있다.A light emitting structure 170 may be formed on the first electrode 130. The light emitting structure 170 may include at least a first semiconductor layer 140, an active layer 150 and a second semiconductor layer 160 and may be formed between the first semiconductor layer 140 and the second semiconductor layer 160 And an active layer 150 interposed therebetween.

제1 반도체층(140)은 활성층(150)에 정공을 주입하도록 p형 반도체층으로 구현될 수 있다. 제1 반도체층(140)은 예를들어, InxAlyGa1 -x- yN (0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The first semiconductor layer 140 may be implemented as a p-type semiconductor layer to inject holes into the active layer 150. The first semiconductor layer 140 is formed of a semiconductor material having a composition formula of, for example, In x Al y Ga 1 -x- y N (0 = x = 1, 0 = y = 1, 0 = x + For example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN and the like, and p-type dopants such as Mg, Zn, Ca, Sr and Ba can be doped.

상기 제1 반도체층(140) 상에는 활성층(150)이 형성될 수 있다. 활성층(150)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.The active layer 150 may be formed on the first semiconductor layer 140. The active layer 150 may be formed of a single or multiple quantum well structure, a quantum-wire structure, a quantum dot structure, or the like using a compound semiconductor material of Group 3-V group elements.

활성층(150)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1 -x- yN (0=x=1, 0 =y=1, 0=x+y=1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0=a=1, 0 =b=1, 0=a+b=1)의 조성식을 갖는 장벽층을 갖는 단일 또는 다중 양자우물구조를 갖을 수 있다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.When the active layer 150 has a quantum well structure, for example, a well having a composition formula of In x Al y Ga 1 -x- y N (0 = x = 1, 0 = y = 1, 0 = x + y = 1) Layer with a barrier layer having a composition formula of In a Al b Ga 1 -a b N (0 = a = 1, 0 = b = 1, 0 = a + b = 1) . The well layer may be formed of a material having a band gap smaller than the band gap of the barrier layer.

활성층(150)의 위 또는/및 아래에는 도전성 클래드층(미도시)이 형성될 수 있다. 도전성 클래드층(미도시)은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(150)의 밴드 갭보다는 큰 밴드 갭을 가질 수 있다.A conductive clad layer (not shown) may be formed on and / or below the active layer 150. The conductive clad layer (not shown) may be formed of an AlGaN-based semiconductor and may have a band gap larger than that of the active layer 150.

한편, 활성층(150)과 제1 반도체층(140) 사이에 중간층(미도시)이 형성될 수 있으며, 중간층(미도시)은 고 전류 인가시 제2 반도체층(160)으로부터 활성층(150)으로 주입되는 전자가 활성층(150)에서 재결합되지 않고 제1 반도체층(140)으로 흐르는 현상을 방지하는 전자 차단층(Electron blocking layer)일 수 있다. 중간층(미도시)은 활성층(150)에 포함된 장벽층의 밴드갭보다 큰 밴드갭을 가질 수 있으며, p 형 AlGaN 과 같은 Al 을 포함한 반도체층으로 형성될 수 있고, 이에 한정하지 아니한다. 중간층(미도시)은 활성층(150)보다 상대적으로 큰 밴드갭을 가짐으로써, 제2 반도체층(160)으로부터 주입된 전자가 활성층(150)에서 재결합되지 않고 제1 반도체층(140)으로 주입되는 현상을 방지할 수 있다. 이에 따라 활성층(150)에서 전자와 정공의 재결합 확률을 높이고 누설전류를 방지할 수 있다.An intermediate layer (not shown) may be formed between the active layer 150 and the first semiconductor layer 140 and an intermediate layer (not shown) may be formed from the second semiconductor layer 160 to the active layer 150 An electron blocking layer may be used to prevent injected electrons from flowing to the first semiconductor layer 140 without being recombined in the active layer 150. The intermediate layer (not shown) may have a bandgap larger than the bandgap of the barrier layer included in the active layer 150, and may be formed of a semiconductor layer containing Al, such as p-type AlGaN, but is not limited thereto. Electrons injected from the second semiconductor layer 160 are injected into the first semiconductor layer 140 without recombination in the active layer 150 because the middle layer has a relatively larger band gap than the active layer 150 The phenomenon can be prevented. Accordingly, it is possible to increase the probability of recombination of electrons and holes in the active layer 150 and to prevent a leakage current.

활성층(150) 상에는 제2 반도체층(160)이 위치할 수 있다. 제2 반도체층(160)은 n형 반도체층으로 구현될 수 있으며, 활성층(150)에 전자를 제공할 수 있다. 제2 반도체층(160)은 예를 들어, InxAlyGa1 -x- yN (0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.The second semiconductor layer 160 may be located on the active layer 150. The second semiconductor layer 160 may be formed of an n-type semiconductor layer and may provide electrons to the active layer 150. The second semiconductor layer 160 may be a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0 = x = 1, 0 = y = 1, 0 = x + y = 1) For example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN and the like, and n-type dopants such as Si, Ge and Sn can be doped.

상술한 제1 반도체층(140), 활성층(150), 중간층(미도시) 및 제2 반도체층(160)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first semiconductor layer 140, the active layer 150, the intermediate layer (not shown), and the second semiconductor layer 160 may be formed by, for example, MOCVD (Metal Organic Chemical Vapor Deposition) CVD (Chemical Vapor Deposition), PECVD (Plasma Enhanced Chemical Vapor Deposition), Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), Sputtering, Or the like, but the present invention is not limited thereto.

또한, 제1 반도체층(140) 및 제2 반도체층(160) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 복수의 반도체층은 다양한 도핑 농도 분포를 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.In addition, the doping concentrations of the conductive dopants in the first semiconductor layer 140 and the second semiconductor layer 160 may be uniform or non-uniform. That is, the plurality of semiconductor layers may be formed to have various doping concentration distributions, but the invention is not limited thereto.

또한, 제1 반도체층(140)이 n 형 반도체층으로 구현되고, 제2 반도체층(160)이 p형 반도체층으로 구현될 수 있으며, 제2 반도체층(160) 상에는 n형 또는 p형 반도체층을 포함하는 제3 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 발광 소자(100)는 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. The first semiconductor layer 140 may be an n-type semiconductor layer, the second semiconductor layer 160 may be a p-type semiconductor layer, and the n-type or p-type semiconductor layer may be formed on the second semiconductor layer 160. A third semiconductor layer (not shown) may be formed. Accordingly, the light emitting device 100 may have at least one of np, pn, npn, and pnp junction structures.

발광 구조물(170)의 상부에는 광 추출 구조(180) 및 제2 전극층(185)이 형성될 수 있다.The light extracting structure 180 and the second electrode layer 185 may be formed on the light emitting structure 170.

광 추출 구조(180)는 제2 반도체층(160)의 상면에 형성되거나, 또는 발광 구조물(170)의 상부에 투광성 전극층(미도시)을 형성한 후 투광성 전극층(미도시)의 상부에 형성될 수 있으며, 이에 한정하지 아니한다.The light extracting structure 180 may be formed on the upper surface of the second semiconductor layer 160 or may be formed on the upper portion of the light transmitting electrode layer (not shown) after forming a light transmitting electrode layer (not shown) But not limited to,

광 추출 구조(180)는 투광성 전극층(미도시), 또는 제2 반도체층(160)의 상부 표면의 일부 또는 전체 영역에 형성될 수 있다. 광 추출 구조(180)는 투광성 전극층(미도시), 또는 제2 반도체층(160)의 상면의 적어도 일 영역에 대해 에칭을 수행함으로써 형성될 수 있으며 이에 대해 한정하지 않는다. 상기 에칭 과정은 습식 또는/및 건식 에칭 공정을 포함하며, 에칭 과정을 거침에 따라서, 투광성 전극층(미도시)의 상면 또는 제2 반도체층(160)의 상면은 광 추출 구조(180)를 형성하는 요철부를 포함할 수 있다. The light extracting structure 180 may be formed in a light transmitting electrode layer (not shown), or a part or all of the upper surface of the second semiconductor layer 160. The light extracting structure 180 may be formed by performing etching on at least one region of the light transmitting electrode layer (not shown), or the upper surface of the second semiconductor layer 160, but is not limited thereto. The etching process includes a wet etching process and / or a dry etching process. As the etching process is performed, the upper surface of the light transmitting electrode layer (not shown) or the upper surface of the second semiconductor layer 160 forms the light extracting structure 180 And may include concave and convex portions.

요철부는 규칙적인 형상 및 배열을 갖도록 형성될 수 있으며, 불규칙한 형상 및 배열을 갖도록 형성될 수도 있고, 이에 대해 한정하지는 않는다. 요철부는 평탄하지 않는 상면으로서, 랜덤한 형상의 수개의 요철이 배열되거나 소정의 패턴을 형성하여 텍스쳐(texture) 패턴, 요철 패턴, 평탄하지 않는 패턴(uneven pattern) 중 적어도 하나를 포함할 수 있고, 이에 한정하지 아니한다.The concave and convex portions may be formed to have regular shapes and arrangements, and may be formed to have irregular shapes and arrangements, but the invention is not limited thereto. The concave-convex portion is a non-flat upper surface, and may include at least one of a texture pattern, a concavo-convex pattern, and an uneven pattern, in which a plurality of random irregularities are arranged or a predetermined pattern is formed, But not limited thereto.

요철부는 측 단면이 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 바람직하게 뿔 형상을 포함한다.The concave-convex portion may be formed to have various shapes such as a cylinder, a polygonal column, a cone, a polygonal pyramid, a truncated cone, a polygonal pyramid, and the like, preferably including a horn shape.

한편, 상기 광 추출 구조(180)는 PEC(photo electro chemical) 등의 방법으로 형성될 수 있으며, 이에 한정하지 아니한다. 광 추출 구조(180)가 투광성 전극층(미도시)의 또는 제2 반도체층(160)의 상부면에 형성됨에 따라서 활성층(150)으로부터 생성된 빛이 투광성 전극층(미도시), 또는 제2 반도체층(160)의 상부면으로부터 전반사되어 재흡수되거나 산란되는 것이 방지될 수 있으므로, 발광소자(100)의 광 추출 효율의 향상에 기여할 수 있다.Meanwhile, the light extracting structure 180 may be formed by a photoelectrochemical (PEC) method or the like, but is not limited thereto. Light generated from the active layer 150 may be transmitted through the light-transmitting electrode layer (not shown) or the second semiconductor layer 160 as the light extracting structure 180 is formed on the upper surface of the light-transmitting electrode layer (not shown) Can be prevented from being totally reflected and reabsorbed or scattered from the upper surface of the light emitting device 160, thereby contributing to improvement of light extraction efficiency of the light emitting device 100.

제2 전극(185)은 적어도 하나의 패드 또는/및 소정 패턴을 갖는 전극을 포함할 수 있다. 제2 전극(185)은 제2 반도체층(160)의 상면 중 센터 영역, 외측 영역 또는 모서리 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다. 제2 전극(185)은 제2 반도체층(160)의 위가 아닌 다른 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다. The second electrode 185 may include at least one pad and / or an electrode having a predetermined pattern. The second electrode 185 may be disposed in a center region, an outer region, or a corner region of the upper surface of the second semiconductor layer 160, but the present invention is not limited thereto. The second electrode 185 may be disposed in a region other than the upper portion of the second semiconductor layer 160, but the present invention is not limited thereto.

제2 전극(185)은 전도성 물질, 예를들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.The second electrode 185 may be formed of a conductive material such as In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, , Mo, Nb, Al, Ni, Cu, and WTi.

한편, 상술한 바와 같이 제2 전극(185)은 전류제한층(135)과 수직방향으로 적어도 일 영역이 중첩되게 형성될 수 있다.Meanwhile, as described above, the second electrode 185 may be formed so that at least one region overlaps with the current confinement layer 135 in the vertical direction.

또한, 발광 구조물(170)의 측면에 발광 구조물(170)의 보호 및 절연을 위해 SiO2 와 같은 절연체로 형성된 패시베이션(190)이 형성될 수 있다.In order to protect and isolate the light emitting structure 170 on the side surface of the light emitting structure 170, SiO 2 The passivation 190 may be formed of an insulator such as silicon nitride.

한편, 제2 반도체층(160)은 제1 층(161, 163) 및 제2 층(162)을 포함할 수 있으며, 제1 층(161, 163)은 하나 이상의 도펀트가 도핑된 도핑(doping)층이며, 제2 층(162)은 도펀트가 도핑되지 않은 언도프드(undoped)층일 수 있다.The second semiconductor layer 160 may include first and second layers 161 and 163 and a second layer 162. The first and second layers 161 and 163 may be doped with one or more dopants, Layer and the second layer 162 may be an undoped layer that is not doped with a dopant.

도핑층은 상술한 바와 같이 Si, Ge, Sn 등의 n형 도펀트가 도핑된 층이며, 언도프드층은 도펀트가 도핑되지 아니한 층으로 형성된다. The doping layer is a layer doped with an n-type dopant such as Si, Ge, or Sn as described above, and the undoped layer is formed of a layer not doped with a dopant.

예컨대, 제2 층(162)은 도펀트가 도핑되지 않은 GaN을 포함할 수 있다. 또한, 제1 층(161, 163)은 상술한 n 형 도펀트로 도핑된 GaN 을 포함할 수 있으며, 예컨대 Si 가 도핑된 Si-GaN 을 포함할 수 있다. For example, the second layer 162 may comprise GaN without dopant doping. Further, the first layers 161 and 163 may include GaN doped with the above-mentioned n-type dopant, for example, Si-doped Si-GaN.

제2 반도체층(160)이 적어도 하나의 제1 층(161, 163), 및 제2 층(162)을 포함함으로써, 제2 반도체층(160)은 적어도 2개의 층이 적층된 구조를 가질 수 있다. 또한, 하나의 도핑층 및 언도프드층이 적층된 2 층 구조 외에, 도 2 에 도시된 바와 같이 복수의 제1 층(161, 163, 165), 및 제2 층(162, 164)이 적층됨으로써 복수의 도핑층과 언도프드층이 교대로 적층된 다층 구조를 가질 수 있다. 따라서, 제1 도핑층, 제1 언도프드층, 제2 도핑층, 제2 언도프드층과 같이 수개의 도핑층과 수개의 언도프드층이 반복 적층된 구조를 가질 수 있으며, 이에 한정하지 아니한다. 또한, 반복 적층된 횟수 및 적층 순서는 한정하지 아니한다. 아울러, 도 1 및 도 2에 도시된 바와 같이 활성층(150)과 제1 층(161)이 접하게 형성될 수 있고, 또는 활성층(150)과 제2 층(162)이 접하게 형성될 수 있으며, 이에 한정하지 아니한다.The second semiconductor layer 160 includes at least one first layer 161 and 163 and a second layer 162 so that at least two layers may have a stacked structure have. In addition to the two-layer structure in which one doped layer and the undoped layer are stacked, a plurality of first layers 161, 163, and 165 and a second layer 162 and 164 are stacked as shown in FIG. 2 Layer structure in which a plurality of doped layers and undoped layers are alternately stacked. Accordingly, the first doping layer, the first undoped layer, the second doped layer, and the second undoped layer may have a structure in which several doped layers and several undoped layers are repeatedly stacked, but the present invention is not limited thereto. In addition, the number of times of repeated stacking and the order of stacking are not limited. 1 and 2, the active layer 150 and the first layer 161 may be in contact with each other, or the active layer 150 and the second layer 162 may be in contact with each other. Not limited.

상술한 바와 같이, 광 추출 구조(180)를 형성하기 위해서 습식 식각 방법을 사용할 때, 영역 s1, s2 와 같이 일부 영역이 과도하게 에칭되는 오버 에칭(over etching) 영역이 발생하여 요철의 깊이가 타 영역보다 깊게 형성될 수 있다. 이때, 제2 반도체층(160)이 오버 에칭되어 요철의 깊이가 제2 반도체층(160)의 두께보다 커지게 되어 활성층(150)까지 침투하게 되면, 활성층(150)의 손상과 발광소자(100)의 신뢰성 및 발광 효율 저하로 이어질 수 있다.As described above, when a wet etching method is used to form the light extracting structure 180, an over-etching region occurs in which some regions are excessively etched, such as regions s1 and s2, Can be formed deeper than the region. When the second semiconductor layer 160 is overetched so that the depth of the irregularities becomes greater than the thickness of the second semiconductor layer 160 and penetrates into the active layer 150, ), And lowering the luminous efficiency.

언도프드 층은 에칭 공정에서 에칭 깊이를 제한하는 에칭 스탑(etching stop)층으로 작용할 수 있다. 따라서, 제2 반도체층(160)이 언도프드층으로 형성된 제2 층(162)을 포함함으로써, 제2 반도체층(160) 상부에 광 추출 구조(180)를 형성하기 위해서 에칭을 수행할 때 오버 에칭에 의해서 에칭 영역이 활성층(150)까지 침투하는 것이 방지될 수 있다. 따라서 광 추출 구조(180)를 형성하기 위해 에칭 공정을 수행할 때 활성층(150)의 손상이 방지될 수 있고, 발광소자(100)의 발광 효율이 개선될 수 있다.The undoped layer may act as an etch stop layer that limits the etch depth in the etch process. Thus, when the etching is performed to form the light extracting structure 180 on the second semiconductor layer 160, the second semiconductor layer 160 includes the second layer 162 formed of the undoped layer, The etching region can be prevented from penetrating to the active layer 150 by etching. Accordingly, when the etching process is performed to form the light extracting structure 180, the damage of the active layer 150 can be prevented, and the light emitting efficiency of the light emitting device 100 can be improved.

한편, 제2 층(164)이 1000 nm 보다 두껍게 형성될 경우, 제2 층(162)의 저항이 커져서 동작 전압이 증가할 수 있으며, 제2 층(162)이 150 nm 보다 얇게 형성될 경우 제2 층(162)이 에칭 스탑층의 역할을 확보하기 어려우므로, 제2 층(162)의 두께는 150 nm 내지 1000 nm 일 수 있다.On the other hand, when the second layer 164 is formed thicker than 1000 nm, the resistance of the second layer 162 may increase and the operation voltage may increase. When the second layer 162 is formed to be thinner than 150 nm, Since the second layer 162 is difficult to secure the role of the etch stop layer, the thickness of the second layer 162 may be 150 nm to 1000 nm.

또한, 제1 층(161, 163)의 두께가 400 nm 보다 얇게 형성될 경우, 활성층(150)에 전자를 주입하기 어려울 수 있으며, 제1 층(161, 163)의 두께가 3000 nm 보다 두껍게 형성될 경우 발광소자(100)의 발광 효율이 저해될 수 있으므로, 제1 층(161, 163)의 두께는 400 nm 내지 3000 nm 일 수 있다. If the thickness of the first layer 161 or 163 is less than 400 nm, it may be difficult to inject electrons into the active layer 150. If the first layer 161 or 163 is thicker than 3000 nm The thickness of the first layers 161 and 163 may be 400 nm to 3000 nm since the luminous efficiency of the light emitting device 100 may be deteriorated.

도 3은 실시예에 따른 발광소자의 단면도이다.3 is a cross-sectional view of a light emitting device according to an embodiment.

도 3을 참조하면, 실시예에 따른 발광소자(200)는 적어도 하나의 패턴(268)이 형성된 제2층(262, 264)을 포함할 수 있다.Referring to FIG. 3, the light emitting device 200 according to the embodiment may include a second layer 262, 264 on which at least one pattern 268 is formed.

제2 층(262, 264)은 상술한 바와 같이 도펀트가 도핑되지 않은 언도프드 층으로 형성되며, 제2 층(262, 264)은 적어도 일 영역이 제거되어 형성된 패턴(268)을 포함할 수 있다. The second layers 262 and 264 may be formed of an undoped undoped layer as described above and the second layers 262 and 264 may include a pattern 268 formed by removing at least one region .

패턴(268)은 소정의 식각 방법에 의해서 제2 층(262, 264)의 적어도 일 영역이 제거됨으로써 형성될 수 있으며, 이에 한정하지 아니한다. 패턴(268)이 형성됨으로써, 제2 층(262)은 패턴(268)이 형성되지 않은 제1 영역, 및 패턴(268)에 의해서 제2층(262, 264)이 제거된 제2 영역을 포함할 수 있다.The pattern 268 may be formed by removing at least one region of the second layers 262 and 264 by a predetermined etching method, but is not limited thereto. The pattern 268 is formed so that the second layer 262 includes a first region where the pattern 268 is not formed and a second region where the second layer 262 and 264 are removed by the pattern 268 can do.

패턴또한, 도 3에 도시된 바와 같이 복수의 제2 층(262, 264)이 형성된 경우 적어도 하나의 제2 층(262, 264)이 패턴(268)을 포함할 수 있으며, 이에 한정하지 아니한다. Pattern Also, at least one second layer 262, 264 may include, but is not limited to, a pattern 268 when a plurality of second layers 262, 264 are formed as shown in FIG.

제2 층(262, 264)의 적어도 일 영역이 제거된 패턴(268)이 형성됨으로써, 제 2층(262, 264)의 상부 및 하부에 형성된 제1 층(261, 263, 264)이 패턴(268)을 통해서 연속적으로 형성될 수 있다. 즉, 패턴(268)은 제1 층(261, 263, 265)을 형성하는 재질에 의해서 충진될 수 있다.The first layers 261, 263, and 264 formed on the upper and lower portions of the second layers 262 and 264 are formed in the pattern 262 and 264 by forming the pattern 268 in which at least one region of the second layer 262 and 264 is removed. 268, respectively. That is, the pattern 268 may be filled with the material forming the first layer 261, 263, 265.

제2 층(262, 264)의 적어도 일 영역에 패턴(268)이 형성되며 패턴(268)을 통해 제2 층(262, 264)의 상부 및 하부에 형성된 제1 층(261, 263, 264)이 연속적으로 형성됨으로써, 언도프드 층으로 형성된 제2 층(262, 264)에 의한 전기적 저항 상승이 방지되며, 발광소자(200)의 동작 전압 상승이 방지될 수 있다.A pattern 268 is formed in at least one region of the second layer 262 and 264 and a first layer 261, 263, and 264 formed at the top and bottom of the second layer 262 and 264 through the pattern 268, The increase in electrical resistance by the second layers 262 and 264 formed of the undoped layer is prevented and an increase in the operating voltage of the light emitting device 200 can be prevented.

한편, 제2 층(262, 264)의 면적 대비 패턴(268)의 면적은 패턴(268)이 형성된 영역의 면적이 지나치게 클 경우 제2 층(262)의 오버 에칭 방지 효과가 달성되지 않을 수 있고, 패턴(268)이 형성된 영역의 면적이 지나치게 작을 경우 저항 상승 및 동작 전압 상승 방지 효과가 확보되지 않을 수 있으므로, 패턴(268)이 형성된 영역의 면적은 제2 층(262, 264)의 면적 대비 10% 내지 50 % 일 수 있다.On the other hand, if the area of the pattern 268 compared to the area of the second layers 262 and 264 is too large, the effect of preventing overetching of the second layer 262 may not be achieved The area of the region in which the pattern 268 is formed is smaller than the area of the second layer 262 and 264 in the region where the pattern 268 is formed, 10% to 50%.

한편, 제2 층(262, 264)의 적어도 일 영역에 패턴(268)이 형성됨에 따라서, 패턴(268)이 형성되어 제2 층(262, 264)이 제거된 영역은 오버 에칭 방지 효과를 달성하기 어려울 수 있으므로, 제2 층(262, 264)은 적어도 2회 이상 교대로 적층될 수 있으며, 따라서 제1 층(261, 263, 265) 및 제2 층(262, 264)의 적층 구조는 적어도 2쌍 이상 형성될 수 있다.On the other hand, as the pattern 268 is formed in at least one region of the second layers 262 and 264, the region where the pattern 268 is formed and the second layers 262 and 264 are removed has an overetching prevention effect The second layers 262 and 264 may be stacked alternately at least two times so that the stacking structure of the first layer 261, 263 and 265 and the second layer 262 and 264 is at least Two or more pairs may be formed.

또한, 패턴(268)이 형성된 영역이 서로 수직적으로 중첩되면 패턴(268)이 형성된 영역에 대한 오버 에칭 차단 효과가 확보되지 않을 수 있으므로, 도 3 에 도시된 바와 같이 패턴(268)이 형성된 제2 영역과 패턴(268)이 형성되지 않은 제1 영역은 수직적으로 중첩되게 형성될 수 있다. 즉, 패턴(268)이 형성된 영역은 지그재그와 같은 형태로 배치될 수 있다.In addition, if the regions where the patterns 268 are formed are vertically overlapped with each other, the overetching blocking effect on the regions where the patterns 268 are formed may not be secured. Therefore, as shown in FIG. 3, The first region where the region and the pattern 268 are not formed may be vertically overlapped. That is, the region where the pattern 268 is formed may be arranged in the form of zigzag.

또한, 제1 층(261, 263, 265)보다 저항이 큰 제2 층(262, 264)에 패턴(268)이 형성되며 패턴(268)은 제1 층(261, 263, 265)의 일 영역으로 충진됨으로써 전자가 더욱 원활히 이동할 수 있는 경로가 확보될 수 있으며, 따라서 패턴(268)이 제2 층(262, 264)의 면적에 걸쳐서 분포됨으로써 전류 확산에 기여할 수 있다. 즉, 제2 층(262, 264)에 패턴이(268)이 형성됨으로써 전류 확산이 이루어지며, 발광소자(200)의 발광 효율이 개선될 수 있다.The patterns 268 are formed on the second layers 262 and 264 having higher resistance than the first layers 261 and 263 and the patterns 268 are formed on the first layers 261, The pattern 268 can be distributed over the areas of the second layers 262 and 264 to contribute to the current diffusion. That is, the current is diffused by forming the pattern 268 in the second layers 262 and 264, and the luminous efficiency of the light emitting device 200 can be improved.

도 4 내지 도 8은 실시예에 따른 발광소자에 포함될 수 있는 발광 구조물의 형성 과정을 도시하는 공정도이다. 도 4 내지 도 8은 각 공정 단계 별 발광소자의 단면도를 도시한다.4 to 8 are process diagrams illustrating a process of forming a light emitting structure that can be included in the light emitting device according to the embodiment. FIGS. 4 to 8 show cross-sectional views of the light emitting device for each process step.

우선, 도 4를 참조하면, 성장 기판(301) 상에 제2 반도체층(360)이 성장될 수 있다. Referring to FIG. 4, a second semiconductor layer 360 may be grown on a growth substrate 301.

제2 반도체층(360)은 성장 기판(301) 상에 제1 도핑층(365)이 접하게 형성될 수 있다. 제1 도핑층(365)이 성장된 후 제1 언도프드층(364)이 성장되며, 이러한 과정을 통하여 언도프드층(362, 364) 및 도핑층(361, 363, 364)이 교대로 반복되게 적층될 수 있다.The second semiconductor layer 360 may be formed on the growth substrate 301 such that a first doping layer 365 is in contact with the growth substrate 301. The first undoped layer 364 is grown after the first doped layer 365 is grown and the undoped layers 362 and 364 and the doped layers 361 and 363 and 364 are alternately repeated Can be stacked.

한편, 여기서는 성장 기판(301) 상에 제1 도핑층(365)이 먼저 적층되고 그 위에 제1 언도프드층(364)이 성장되는 구조를 예시하여 설명하나, 상술한 바와 같이 제1 언도프드층(364)이 먼저 성장되고 제1 도핑층(365)이 성장될 수도 있으며, 이에 한정하지 아니한다. Here, the structure in which the first doping layer 365 is first deposited on the growth substrate 301 and the first undoped layer 364 is grown thereon will be described. However, as described above, The first doped layer 364 may be grown first, and the first doped layer 365 may be grown.

이와 같이 제2 반도체층은 도핑층과 언도프드층이 반복 적층된 복층 구조를 가질 수 있다. 한편, 도 8에서는 제1 내지 제3 도핑층(361, 363, 365), 및 제1, 2 언도프드층(362, 364)이 교대로 적층되게 형성되었으나, 이에 한정하지 아니하며 제2 반도체층(360)은 임의의 수의 언도프드층 및 도핑층이 적층된 복층 구조를 가질 수 있다.Thus, the second semiconductor layer may have a multi-layer structure in which a doped layer and an undoped layer are repeatedly stacked. 8, the first through third doping layers 361, 363, and 365 and the first and second undoped layers 362 and 364 are alternately stacked. However, the present invention is not limited thereto, 360 may have a multi-layer structure in which any number of undoped layers and doped layers are stacked.

여기서 제1 언도프드층(362), 제2 언도프드층(362) 등의 언도프드층은 도펀트가 도핑되지 않은 GaN을 포함할 수 있다. 그리고 제1 내지 제3 도핑층(361, 363, 365) 등의 도핑층은 상술한 n 형 도펀트로 도핑된 GaN 을 포함할 수 있으며, 예컨대 Si 가 도핑된 Si-GaN 을 포함할 수 있다. Here, the undoped layers such as the first undoped layer 362, the second undoped layer 362, and the like may include GaN that is not doped with dopant. The doping layer such as the first to third doping layers 361, 363, and 365 may include GaN doped with the n-type dopant described above, and may include, for example, Si-doped Si-GaN.

한편, 상술한 바와 같이 제1 내지 제2 언도프드층(362, 364)은 100 nm 내지 150 nm 의 두께를 가질 수 있다. 또한, 제1 내지 제3 도핑층(361, 363, 365)은 1000nm 이상의 두께를 가질 수 있다.Meanwhile, as described above, the first and second undoped layers 362 and 364 may have a thickness of 100 nm to 150 nm. Also, the first to third doping layers 361, 363, and 365 may have a thickness of 1000 nm or more.

또한, 실시예에 따라서 제1 내지 제2 언도프드층(362, 364)을 형성할 때 제1 내지 제2 언도프드층(362, 364)의 적어도 일 영역을 제거하여 패턴(368)을 형성할 수 있다. 패턴(368)은 패터닝 과정을 통해서 소정의 패턴을 이루도록 형성될 수 있으며, 이에 한정하지 아니한다. 또한, 패턴(368)이 형성됨으로써 제거된 영역은 도핑층(361, 363, 365)을 형성하는 재질이 충진됨으로써, 패턴(368)을 통해서 도핑층(361, 363, 365)이 연속적으로 형성될 수 있다.Also, when forming the first and second undoped layers 362 and 364 according to the embodiment, at least one region of the first through second undoped layers 362 and 364 is removed to form the pattern 368 . The pattern 368 may be formed to have a predetermined pattern through the patterning process, but is not limited thereto. The regions where the pattern 368 is formed are filled with the material for forming the doping layers 361, 363 and 365 so that the doping layers 361, 363 and 365 are continuously formed through the pattern 368 .

도 5를 참조하면, 제3 도핑층(361) 상에 활성층(350)이 형성될 수 있다. 즉, 활성층(350)은 제2 반도체층(360) 상에 형성될 수 있다. 이어서 도 6을 참조하면, 활성층(360) 상에는 제1 반도체층(340)이 형성될 수 있다. 따라서 활성층(350)은 제1 반도체층(340)과 제2 반도체층(360) 사이에 위치할 수 있다. Referring to FIG. 5, the active layer 350 may be formed on the third doped layer 361. That is, the active layer 350 may be formed on the second semiconductor layer 360. Referring to FIG. 6, a first semiconductor layer 340 may be formed on the active layer 360. Thus, the active layer 350 may be positioned between the first semiconductor layer 340 and the second semiconductor layer 360.

이후, 도 7을 참조하면, 제1 반도체층(340) 상에 지지 기판(310)을 본딩하며 성장 기판(301)을 제거할 수 있다.Referring to FIG. 7, the growth substrate 301 may be removed by bonding the support substrate 310 on the first semiconductor layer 340.

지지 기판(310)과 발광 구조물(370) 사이에는 도 7에 도시된 바와 같이, 결합층(311), 확산 방지층(320), 제1 전극층(330) 및 전류 제한층(335)이 형성될 수 있다. A bonding layer 311, a diffusion preventing layer 320, a first electrode layer 330 and a current confining layer 335 may be formed between the supporting substrate 310 and the light emitting structure 370 as shown in FIG. have.

성장 기판(301)은 레이저 리프트 오프(Laser Lift Off) 또는 에칭 중 적어도 하나의 방법에 의해 제거될 수 있으며, 이에 한정하지는 않는다. The growth substrate 301 may be removed by at least one of laser lift off and etching, but is not limited thereto.

도 8을 참조하면, 발광 구조물(370)의 상면에 요철부를 갖는 광 추출 구조(380)를 형성할 수 있다. 광 추출 구조(380)는 일 예로 습식 식각 공정에 의해 형성될 수 있으며, 습식 식각 공정은 예컨대 수산화칼륨(KOH), 또는 수산화나트륨(NaOH)과 같은 식각액이 담겨 있는 용기에 성장 기판이 제거된 발광소자(300)가 담가짐으로써 수행될 수 있다. Referring to FIG. 8, a light extracting structure 380 having a concave-convex portion on the upper surface of the light emitting structure 370 can be formed. The light extracting structure 380 may be formed by a wet etching process, for example, a wet etching process may be performed by using a light emitting structure in which a growth substrate is removed in a container containing an etchant such as potassium hydroxide (KOH) or sodium hydroxide The device 300 can be performed by immersing it.

한편, 부분적인 오버 에칭에 의하여 요철부(380)의 깊이가 타 영역보다 큰 영역 s1, s2 가 존재할 수 있다. 그러나 제2 반도체층(360) 내에 포함된 언도프드층(362, 364)이 에칭 스탑층으로 기능하여 에칭 깊이가 제한됨으로써, 에칭 깊이가 활성층(350)까지 도달하는 것이 방지될 수 있다. 또한, 도 7에 도시된 바와 같이 제2 반도체층(360)이 복수의 언도프드층(362, 364)을 포함하여 다중 에칭 스탑(multi etching stop)층을 형성하는 경우, 활성층(350)의 보호가 더욱 신뢰성있게 형성될 수 있다. 따라서, 활성층(350)의 손상이 방지되어 발광소자(300)의 신뢰성이 개선되고 발광 휘도가 향상될 수 있다.On the other hand, regions s1 and s2 in which the depth of the concave-convex portion 380 is larger than other regions due to partial overetching may exist. However, since the undoped layers 362 and 364 included in the second semiconductor layer 360 function as an etching stop layer and the etching depth is limited, the etching depth can be prevented from reaching the active layer 350. [ 7, when the second semiconductor layer 360 includes multiple undoped layers 362 and 364 to form multiple etching stop layers, the active layer 350 may be protected Can be formed more reliably. Therefore, the damage of the active layer 350 is prevented, the reliability of the light emitting device 300 can be improved, and the luminescence brightness can be improved.

또한, 발광 구조물(370)의 측면에 발광 구조물(370)의 보호 및 절연을 위해 절연체로 형성된 패시베이션(390)이 형성될 수 있다.In addition, a passivation 390 formed of an insulator for protecting and isolating the light emitting structure 370 may be formed on the side of the light emitting structure 370.

도 9 내지 도 11은 실시예에 따른 발광소자 패키지를 나타낸 사시도 및 단면도이다.9 to 11 are a perspective view and a cross-sectional view illustrating a light emitting device package according to an embodiment.

도 9 내지 도 11을 참조하면, 발광소자 패키지(400)는 캐비티(420)가 형성된 몸체(410), 몸체(410)에 실장되는 제1 및 제2 리드 프레임(440, 450)과, 제1 및 제2 리드 프레임(440, 450)과 전기적으로 연결되는 발광소자(430), 및 발광소자(430)를 덮도록 캐비티(420)에 충진되는 봉지재(미도시)를 포함할 수 있다. 9 to 11, the light emitting device package 400 includes a body 410 having a cavity 420 formed therein, first and second lead frames 440 and 450 mounted on the body 410, A light emitting device 430 electrically connected to the first and second lead frames 440 and 450 and an encapsulant (not shown) encapsulated in the cavity 420 to cover the light emitting device 430.

몸체(410)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 인쇄회로기판(PCB, Printed Circuit Board) 중 적어도 하나로 형성될 수 있다. 몸체(410)는 사출 성형, 에칭 공정 등에 의해 형성될 수 있으나 이에 대해 한정하지는 않는다. The body 410 may be formed of a resin material such as polyphthalamide (PPA), silicon (Si), aluminum (Al), aluminum nitride (AlN), photo sensitive glass (PSG), polyamide 9T (SPS), a metal material, sapphire (Al 2 O 3 ), beryllium oxide (BeO), and a printed circuit board (PCB). The body 410 may be formed by injection molding, etching, or the like, but is not limited thereto.

몸체(410)의 내면은 경사면이 형성될 수 있다. 이러한 경사면의 각도에 따라 발광소자(430)에서 방출되는 광의 반사각이 달라질 수 있으며, 이에 따라 외부로 방출되는 광의 지향각을 조절할 수 있다. The inner surface of the body 410 may be formed with an inclined surface. The reflection angle of the light emitted from the light emitting device 430 can be changed according to the angle of the inclined surface, and thus the directivity angle of the light emitted to the outside can be controlled.

광의 지향각이 줄어들수록 발광소자(430)에서 외부로 방출되는 광의 집중성은 증가하고, 반대로 광의 지향각이 클수록 발광소자(430)에서 외부로 방출되는 광의 집중성은 감소한다.Concentration of light emitted to the outside from the light emitting device 430 increases as the directional angle of light decreases. Conversely, as the directional angle of light increases, the concentration of light emitted from the light emitting device 430 decreases.

한편, 몸체(410)에 형성되는 캐비티(420)를 위에서 바라본 형상은 원형, 사각형, 다각형, 타원형 등의 형상일 수 있으며, 모서리가 곡선인 형상일 수도 있으나 이에 한정되는 것은 아니다.The shape of the cavity 420 formed in the body 410 may be circular, square, polygonal, elliptical, or the like, and may have a curved shape, but the present invention is not limited thereto.

발광소자(430)는 제1 리드 프레임(440) 상에 실장되며, 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 발광소자 또는 자외선을 방출하는 UV(Ultra Violet) 발광소자일 수 있으나, 이에 대해 한정하지는 않는다. 또한, 발광소자(430)는 한 개 이상 실장될 수 있다.The light emitting device 430 is mounted on the first lead frame 440 and may be a light emitting device that emits light such as red, green, blue, or white, or a UV (Ultra Violet) However, the present invention is not limited thereto. In addition, one or more light emitting elements 430 may be mounted.

또한, 발광소자(430)는 그 전기 단자들이 모두 상부 면에 형성된 수평형 타입(Horizontal type)이거나, 또는 상, 하부 면에 형성된 수직형 타입(Vertical type), 또는 플립 칩(flip chip) 모두에 적용 가능하다.The light emitting device 430 may be a horizontal type or a vertical type formed on the upper surface or the flip chip formed on the upper and lower surfaces, Applicable.

한편, 실시예에 따른 발광소자(430)는 광 추출 구조(미도시)가 형성된 발광 구조물(미도시)를 포함하고, 발광 구조물(미도시)은 에칭 스탑층의 역할을 하는 언도프드층(미도시)을 포함하여, 발광 구조물(미도시) 내의 활성층(미도시)의 손상이 방지되므로, 발광소자(430) 및 발광소자 패키지(400)의 발광 휘도 및 신뢰성이 개선될 수 있다.The light emitting device 430 according to the embodiment includes a light emitting structure (not shown) having a light extracting structure (not shown) formed therein. The light emitting structure (not shown) includes an undoped layer The damage to the active layer (not shown) in the light emitting structure (not shown) is prevented, so that the light emission luminance and reliability of the light emitting device 430 and the light emitting device package 400 can be improved.

봉지재(미도시)는 발광소자(430)를 덮도록 캐비티(420)에 충진될 수 있다.The encapsulant (not shown) may be filled in the cavity 420 to cover the light emitting device 430.

봉지재(미도시)는 실리콘, 에폭시, 및 기타 수지 재질로 형성될 수 있으며, 캐비티(420) 내에 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 형성될 수 있다.The encapsulant (not shown) may be formed of silicon, epoxy, or other resin material. The encapsulant may be filled in the cavity 420, and then the encapsulant may be ultraviolet or thermally cured.

또한 봉지재(미도시)는 형광체를 포함할 수 있으며, 형광체는 발광소자(430)에서 방출되는 광의 파장에 종류가 선택되어 발광소자 패키지(400)가 백색광을 구현하도록 할 수 있다. The encapsulant (not shown) may include a phosphor, and the phosphor may be selected to be a wavelength of light emitted from the light emitting device 430 so that the light emitting device package 400 may emit white light.

이러한 형광체는 발광소자(430)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다. The phosphor may be one of a blue light emitting phosphor, a blue light emitting phosphor, a green light emitting phosphor, a yellow green light emitting phosphor, a yellow light emitting phosphor, a yellow red light emitting phosphor, an orange light emitting phosphor, and a red light emitting phosphor depending on the wavelength of light emitted from the light emitting device 430 Can be applied.

즉, 형광체는 발광소자(430)에서 방출되는 제1 빛을 가지는 광에 의해 여기 되어 제2 빛을 생성할 수 있다. 예를 들어, 발광소자(430)가 청색 발광 다이오드이고 형광체가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있으며, 청색 발광 다이오드에서 발생한 청색 빛 및 청색 빛에 의해 여기 되어 발생한 황색 빛이 혼색됨에 따라 발광소자 패키지(400)는 백색 빛을 제공할 수 있다. That is, the phosphor may be excited by the light having the first light emitted from the light emitting device 430 to generate the second light. For example, when the light emitting element 430 is a blue light emitting diode and the phosphor is a yellow phosphor, the yellow phosphor may be excited by blue light to emit yellow light, and blue light and blue light emitted from the blue light emitting diode As the excited yellow light is excited, the light emitting device package 400 can provide white light.

이와 유사하게, 발광소자(430)가 녹색 발광 다이오드인 경우는 magenta 형광체 또는 청색과 적색의 형광체를 혼용하는 경우, 발광소자(430)가 적색 발광 다이오드인 경우는 Cyan형광체 또는 청색과 녹색 형광체를 혼용하는 경우를 예로 들 수 있다.Similarly, when the light emitting element 430 is a green light emitting diode, a magenta phosphor or a blue phosphor and a red phosphor are mixed, and when the light emitting element 430 is a red light emitting diode, a cyan phosphor or a mixture of blue and green phosphors For example.

이러한 형광체는 YAG계, TAG계, 황화물계, 실리케이트계, 알루미네이트계, 질화물계, 카바이드계, 니트리도실리케이트계, 붕산염계, 불화물계, 인산염계 등의 공지된 형광체일 수 있다.Such a fluorescent material may be a known fluorescent material such as a YAG, TAG, sulfide, silicate, aluminate, nitride, carbide, nitridosilicate, borate, fluoride or phosphate.

제1 및 제2 리드 프레임(440, 450)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다. 또한, 제1 및 제2 리드 프레임(440, 450)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first and second lead frames 440 and 450 may be formed of a metal material such as titanium, copper, nickel, gold, chromium, tantalum, (Pt), tin (Sn), silver (Ag), phosphorus (P), aluminum (Al), indium (In), palladium (Pd), cobalt (Co), silicon (Si), germanium , Hafnium (Hf), ruthenium (Ru), and iron (Fe). In addition, the first and second lead frames 440 and 450 may be formed to have a single-layer structure or a multi-layer structure, but the present invention is not limited thereto.

제1 제2 리드 프레임(440, 450)은 서로 이격되어 서로 전기적으로 분리된다. 발광소자(430)는 제1 및 제2 리드 프레임(440, 450)상에 실장되며, 제1 및 제2 리드 프레임(440, 450)은 발광소자(430)와 직접 접촉하거나 또는 솔더링 부재(미도시)와 같은 전도성을 갖는 재료를 통해서 전기적으로 연결될 수 있다. 또한, 발광소자(430)는 와이어 본딩을 통해 제1 및 제2 리드 프레임(440, 450)과 전기적으로 연결될 수 있으며, 이에 한정하지 아니한다. 따라서 제1 및 제2 리드 프레임(440, 450)에 전원이 연결되면 발광소자(430)에 전원이 인가될 수 있다. 한편, 수개의 리드 프레임(미도시)이 몸체(410)내에 실장되고 각각의 리드 프레임(미도시)이 발광소자(430)와 전기적으로 연결될 수 있으며, 이에 한정하지 아니한다.The first second lead frames 440 and 450 are separated from each other and electrically separated from each other. The light emitting device 430 is mounted on the first and second lead frames 440 and 450 and the first and second lead frames 440 and 450 are in direct contact with the light emitting device 430, And may be electrically connected through a conductive material such as a conductive material. In addition, the light emitting device 430 may be electrically connected to the first and second lead frames 440 and 450 through wire bonding, but is not limited thereto. Accordingly, when power is supplied to the first and second lead frames 440 and 450, power may be applied to the light emitting device 430. Meanwhile, a plurality of lead frames (not shown) may be mounted in the body 410 and each lead frame (not shown) may be electrically connected to the light emitting device 430, but the present invention is not limited thereto.

한편, 도 11을 참조하면, 실시예에 따른 발광소자 패키지(400)는 광학 시트(480)를 포함할 수 있으며, 광학 시트(480)는 베이스부(482) 및 프리즘 패턴(484)을 포함할 수 있다.11, the light emitting device package 400 according to the embodiment may include an optical sheet 480, and the optical sheet 480 may include a base portion 482 and a prism pattern 484 .

베이스부(482)는 프리즘 패턴(484)를 형성하기 위한 지지체로서 열적 안정성이 우수하고 투명한 재질로 이루어진 것으로, 예를 들어 폴리에틸렌테레프탈레이트, 폴리카보네이트, 폴리프로필렌, 폴리에틸렌, 폴리스틸렌, 및 폴리에폭시로 이루어진 군에서 선택된 어느 하나로 이루어질 수 있으나 이에 한정하지 않는다.The base portion 482 is made of a transparent material having excellent thermal stability as a support for forming the prism pattern 484 and is made of, for example, polyethylene terephthalate, polycarbonate, polypropylene, polyethylene, polystyrene, But the present invention is not limited thereto.

또한, 베이스부(482)는 형광체(미도시)를 포함할 수 있다. 일 예로 베이스부(482)를 형성하는 재질에 형광체(미도시)를 골고루 분산시킨 상태에서 이를 경화하여 베이스부(482)를 형성할 수 있다. 이와 같이 베이스부(482)를 형성하는 경우는 형광체(미도시)는 베이스부(482) 전체에 균일하게 분포될 수 있다. Further, the base portion 482 may include a phosphor (not shown). For example, the base portion 482 can be formed by curing the phosphors (not shown) evenly dispersed in the material forming the base portion 482. When the base portion 482 is formed as described above, the phosphor (not shown) can be uniformly distributed throughout the base portion 482.

한편, 베이스부(482) 상에는 광을 굴절하고, 집광하는 입체 형상의 프리즘 패턴(484)이 형성될 수 있다. 프리즘 패턴(484)을 구성하는 물질은 아크릴 레진일 수 있으나, 이에 한정되지 않는다.On the other hand, a three-dimensional prism pattern 484 for refracting light and condensing light can be formed on the base portion 482. The material constituting the prism pattern 484 may be acrylic resin, but is not limited thereto.

프리즘 패턴(484)은 베이스부(482)의 일 면에서 일 방향을 따라 상호 인접하여 평행하게 배열된 복수의 선형 프리즘을 포함하며, 선형 프리즘의 축 방향에 대한 수직 단면은 삼각형일 수 있다.The prism patterns 484 include a plurality of linear prisms arranged in parallel adjacent to each other along one direction on one side of the base portion 482 and the vertical section with respect to the axial direction of the linear prism may be triangular.

프리즘 패턴(484)은 광을 집광하는 효과가 있기 때문에, 도 6c 의 발광소자 패키지(400)에 광학 시트(480)를 부착하는 경우는 광의 직진성이 향상되어 발광소자 패키지(400)의 광의 휘도가 향상될 수 있다.When the optical sheet 480 is attached to the light emitting device package 400 of FIG. 6C, the straightness of light is improved and the luminance of the light emitted from the light emitting device package 400 is increased Can be improved.

한편, 프리즘 패턴(484)에는 형광체(미도시)가 포함될 수 있다.Meanwhile, the prism pattern 484 may include a phosphor (not shown).

형광체(미도시)는 분산된 상태로 프리즘 패턴(484)을 형성하는, 예를 들면 아크릴 레진과 혼합하여 페이스트 또는 슬러리 상태로 만든 후, 프리즘 패턴(484)을 형성함으로써 프리즘 패턴(484) 내에 균일하게 포함될 수 있다.A phosphor (not shown) is dispersed in the prism pattern 484 to form a prism pattern 484 by mixing it with, for example, acrylic resin to form a paste or slurry state, .

이와 같이 프리즘 패턴(484)에 형광체(미도시)가 포함되는 경우는 발광소자 패키지(400)의 광의 균일도 및 분포도가 향상됨은 물론, 프리즘 패턴(484)에 의한 광의 집광효과 외에 형광체(미도시)에 의한 광의 분산효과가 있기 때문에 발광소자 패키지(400)의 지향각을 향상시킬 수 있다.When a phosphor (not shown) is included in the prism pattern 484, the uniformity and distribution of light of the light emitting device package 400 are improved, and a phosphor (not shown) is used in addition to the light focusing effect by the prism pattern 484. [ The directivity angle of the light emitting device package 400 can be improved.

실시 예에 따른 발광소자 패키지(400)는 복수개가 기판 상에 어레이되며, 발광소자 패키지(400)의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다. A light guide plate, a prism sheet, a diffusion sheet, and the like, which are optical members, may be disposed on the light path of the light emitting device package 400. Such a light emitting device package, a substrate, and an optical member can function as a light unit. Still another embodiment may be implemented as a display device, an indicating device, and a lighting system including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting system may include a lamp and a streetlight.

도 12는 실시예에 따른 발광소자 패키지를 포함하는 조명장치를 도시한 사시도이며, 도 13는 도 12의 조명장치의 C-C' 단면을 도시한 단면도이다.FIG. 12 is a perspective view illustrating a lighting device including a light emitting device package according to an embodiment, and FIG. 13 is a cross-sectional view taken along the line C-C 'of the lighting device of FIG.

도 12 및 도 13을 참조하면, 조명장치(500)는 몸체(510), 몸체(510)와 체결되는 커버(530) 및 몸체(510)의 양단에 위치하는 마감캡(550)을 포함할 수 있다.12 and 13, the lighting apparatus 500 may include a body 510, a cover 530 coupled to the body 510, and a finishing cap 550 positioned at opposite ends of the body 510 have.

몸체(510)의 하부면에는 발광소자 모듈(540)이 체결되며, 몸체(510)는 발광소자 패키지(544)에서 발생된 열이 몸체(510)의 상부면을 통해 외부로 방출할 수 있도록 전도성 및 열발산 효과가 우수한 금속재질로 형성될 수 있다.The light emitting device module 540 is coupled to the lower surface of the body 510. The body 510 is electrically conductive so that the heat generated from the light emitting device package 544 can be emitted to the outside through the upper surface of the body 510. [ And a metal material having an excellent heat dissipation effect.

발광소자 패키지(544)는 PCB(542) 상에 다색, 다열로 실장되어 어레이를 이룰 수 있으며, 동일한 간격으로 실장되거나 또는 필요에 따라서 다양한 이격 거리를 가지고 실장될 수 있어 밝기 등을 조절할 수 있다. 이러한 PCB(542)로 MPPCB(Metal Core PCB) 또는 FR4 재질의 PCB 등을 사용할 수 있다.The light emitting device package 544 is mounted on the PCB 542 in a multi-color, multi-row manner to form an array. The light emitting device package 544 can be mounted at equal intervals or can be mounted with various spacings as needed. As the PCB 542, MPPCB (Metal Core PCB), FR4 PCB or the like can be used.

한편, 실시예에 따른 발광소자 패키지(544)는 발광소자(미도시)를 포함하며,발광소자(미도시)는 광 추출 구조(미도시)가 형성된 발광 구조물(미도시)를 포함하고, 발광 구조물(미도시)은 에칭 스탑층의 역할을 하는 언도프드층(미도시)을 포함하여, 발광 구조물(미도시) 내의 활성층(미도시)의 손상이 방지되므로, 발광소자 패키지(544) 및 조명장치(500)의 발광 휘도 및 신뢰성이 개선될 수 있다.The light emitting device package 544 according to the embodiment includes a light emitting device (not shown), a light emitting device (not shown) includes a light emitting structure (not shown) having a light extracting structure The structure (not shown) includes an undoped layer (not shown) serving as an etch stop layer to prevent damage to the active layer (not shown) in the light emitting structure (not shown) The light emission luminance and reliability of the device 500 can be improved.

커버(530)는 몸체(510)의 하부면을 감싸도록 원형의 형태로 형성될 수 있으나, 이에 한정되지 않음은 물론이다.The cover 530 may be formed in a circular shape so as to surround the lower surface of the body 510, but is not limited thereto.

커버(530)는 내부의 발광소자 모듈(540)을 외부의 이물질 등으로부터 보호한다. 또한, 커버(530)는 발광소자 패키지(544)에서 발생한 광의 눈부심을 방지하고, 외부로 광을 균일하게 방출할 수 있도록 확산입자를 포함할 수 있으며, 또한 커버(530)의 내면 및 외면 중 적어도 어느 한 면에는 프리즘 패턴 등이 형성될 수 있다. 또한 커버(530)의 내면 및 외면 중 적어도 어느 한 면에는 형광체가 도포될 수도 있다. The cover 530 protects the internal light emitting element module 540 from foreign substances or the like. In addition, the cover 530 may include diffusion particles to prevent glare of light generated in the light emitting device package 544 and uniformly emit light to the outside, and may include at least one of an inner surface and an outer surface of the cover 530 A prism pattern or the like may be formed on one side. Further, the phosphor may be applied to at least one of the inner surface and the outer surface of the cover 530.

한편, 발광소자 패키지(544)에서 발생한 광은 커버(530)를 통해 외부로 방출되므로 커버(530)는 광 투과율이 우수하여야 하며, 발광소자 패키지(544)에서 발생한 열에 견딜 수 있도록 충분한 내열성을 구비하고 있어야 하는바, 커버(530)는 폴리에틸렌 테레프탈레이트(Polyethylen Terephthalate; PET), 폴리카보네이트(Polycarbonate; PC) 또는 폴리메틸 메타크릴레이트(Polymethyl Methacrylate; PMMA) 등을 포함하는 재질로 형성되는 것이 바람직하다.Meanwhile, since the light generated in the light emitting device package 544 is emitted to the outside through the cover 530, the cover 530 must have a high light transmittance and sufficient heat resistance to withstand the heat generated in the light emitting device package 544 The cover 530 is preferably made of a material including polyethylene terephthalate (PET), polycarbonate (PC), polymethyl methacrylate (PMMA), or the like .

마감캡(550)은 몸체(510)의 양단에 위치하며 전원장치(미도시)를 밀폐하는 용도로 사용될 수 있다. 또한 마감캡(550)에는 전원핀(552)이 형성되어 있어, 실시예에 따른 조명장치(500)는 기존의 형광등을 제거한 단자에 별도의 장치 없이 곧바로 사용할 수 있게 된다.The finishing cap 550 is located at both ends of the body 510 and can be used to seal a power supply unit (not shown). In addition, the finishing cap 550 is provided with the power supply pin 552, so that the lighting device 500 according to the embodiment can be used immediately without a separate device on the terminal from which the conventional fluorescent lamp is removed.

도 14는 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.14 is an exploded perspective view of a liquid crystal display device including a light emitting device according to an embodiment.

도 14는 에지-라이트 방식으로, 액정표시장치(600)는 액정표시패널(610)과 액정표시패널(610)로 빛을 제공하기 위한 백라이트 유닛(670)을 포함할 수 있다.14, the liquid crystal display 600 may include a liquid crystal display panel 610 and a backlight unit 670 for providing light to the liquid crystal display panel 610 in an edge-light manner.

액정표시패널(610)은 백라이트 유닛(670)으로부터 제공되는 광을 이용하여 화상을 표시할 수 있다. 액정표시패널(610)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판(612) 및 박막 트랜지스터 기판(614)을 포함할 수 있다.The liquid crystal display panel 610 can display an image using light provided from the backlight unit 670. The liquid crystal display panel 610 may include a color filter substrate 612 and a thin film transistor substrate 614 facing each other with a liquid crystal therebetween.

컬러 필터 기판(612)은 액정표시패널(610)을 통해 디스플레이되는 화상의 색을 구현할 수 있다.The color filter substrate 612 can realize the color of an image to be displayed through the liquid crystal display panel 610.

박막 트랜지스터 기판(614)은 구동 필름(617)을 통해 다수의 회로부품이 실장되는 인쇄회로 기판(618)과 전기적으로 접속되어 있다. 박막 트랜지스터 기판(614)은 인쇄회로 기판(618)으로부터 제공되는 구동 신호에 응답하여 인쇄회로 기판(618)으로부터 제공되는 구동 전압을 액정에 인가할 수 있다.The thin film transistor substrate 614 is electrically connected to a printed circuit board 618 on which a plurality of circuit components are mounted through a driving film 617. The thin film transistor substrate 614 can apply a driving voltage provided from the printed circuit board 618 to the liquid crystal in response to a driving signal provided from the printed circuit board 618. [

박막 트랜지스터 기판(614)은 유리나 플라스틱 등과 같은 투명한 재질의 다른 기판상에 박막으로 형성된 박막 트랜지스터 및 화소 전극을 포함할 수 있다. The thin film transistor substrate 614 may include a thin film transistor and a pixel electrode formed as a thin film on another substrate of a transparent material such as glass or plastic.

백라이트 유닛(670)은 빛을 출력하는 발광소자 모듈(620), 발광소자 모듈(620)로부터 제공되는 빛을 면광원 형태로 변경시켜 액정표시패널(610)로 제공하는 도광판(630), 도광판(630)으로부터 제공된 빛의 휘도 분포를 균일하게 하고 수직 입사성을 향상시키는 다수의 필름(650, 666, 664) 및 도광판(630)의 후방으로 방출되는 빛을 도광판(630)으로 반사시키는 반사 시트(640)로 구성된다.The backlight unit 670 includes a light emitting element module 620 that outputs light, a light guide plate 630 that changes the light provided from the light emitting element module 620 into a surface light source and provides the light to the liquid crystal display panel 610, A plurality of films 650, 666, and 664 for uniformly distributing the luminance of light provided from the light guide plate 630 and improving vertical incidence, and a reflective sheet (not shown) for reflecting light emitted to the rear of the light guide plate 630 to the light guide plate 630 640).

발광소자 모듈(620)은 복수의 발광소자 패키지(624)와 복수의 발광소자 패키지(624)가 실장되어 어레이를 이룰 수 있도록 PCB기판(622)을 포함할 수 있다.The light emitting device module 620 may include a PCB substrate 622 such that a plurality of light emitting device packages 624 and a plurality of light emitting device packages 624 are mounted to form an array.

한편, 실시예에 따른 발광소자 패키지(624)는 발광소자(미도시)를 포함하며,발광소자(미도시)는 광 추출 구조(미도시)가 형성된 발광 구조물(미도시)를 포함하고, 발광 구조물(미도시)은 에칭 스탑층의 역할을 하는 언도프드층(미도시)을 포함하여, 발광 구조물(미도시) 내의 활성층(미도시)의 손상이 방지되므로, 발광소자 패키지(624) 및 백라이트 유닛(670)의 발광 휘도 및 신뢰성이 개선될 수 있다.The light emitting device package 624 according to the embodiment includes a light emitting device (not shown), a light emitting device (not shown) includes a light emitting structure (not shown) having a light extracting structure The structure (not shown) includes an undoped layer (not shown) serving as an etch stop layer to prevent damage to the active layer (not shown) in the light emitting structure (not shown), so that the light emitting device package 624 and the backlight The light emission luminance and reliability of the unit 670 can be improved.

한편, 백라이트 유닛(670)은 도광판(630)으로부터 입사되는 빛을 액정 표시 패널(610) 방향으로 확산시키는 확산필름(666)과, 확산된 빛을 집광하여 수직 입사성을 향상시키는 프리즘필름(650)으로 구성될 수 있으며, 프리즘필름(650)를 보호하기 위한 보호필름(664)을 포함할 수 있다.The backlight unit 670 includes a diffusion film 666 for diffusing the light incident from the light guide plate 630 toward the liquid crystal display panel 610 and a prism film 650 for enhancing vertical incidence by condensing the diffused light. And may include a protective film 664 for protecting the prism film 650. [

도 15는 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다. 다만, 도 14에서 도시하고 설명한 부분에 대해서는 반복하여 상세히 설명하지 않는다.15 is an exploded perspective view of a liquid crystal display device including a light emitting device according to an embodiment. However, the parts shown and described in Fig. 14 are not repeatedly described in detail.

도 15는 직하 방식으로, 액정표시장치(700)는 액정표시패널(710)과 액정표시패널(710)로 빛을 제공하기 위한 백라이트 유닛(770)을 포함할 수 있다.15, the liquid crystal display device 700 may include a liquid crystal display panel 710 and a backlight unit 770 for providing light to the liquid crystal display panel 710 in a direct-down manner.

액정표시패널(710)은 도 14에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.Since the liquid crystal display panel 710 is the same as that described in Fig. 14, the detailed description is omitted.

백라이트 유닛(770)은 복수의 발광소자 모듈(723), 반사시트(724), 발광소자 모듈(723)과 반사시트(724)가 수납되는 하부 섀시(730), 발광소자 모듈(723)의 상부에 배치되는 확산판(740) 및 다수의 광학필름(760)을 포함할 수 있다.The backlight unit 770 includes a plurality of light emitting element modules 723, a reflective sheet 724, a lower chassis 730 in which the light emitting element module 723 and the reflective sheet 724 are accommodated, And a plurality of optical films 760 disposed on the diffuser plate 740. [

발광소자 모듈(723) 복수의 발광소자 패키지(722)와 복수의 발광소자 패키지(722)가 실장되어 어레이를 이룰 수 있도록 PCB기판(721)을 포함할 수 있다.The light emitting device module 723 may include a PCB substrate 721 so that a plurality of light emitting device packages 722 and a plurality of light emitting device packages 722 may be mounted to form an array.

한편, 실시예에 따른 발광소자 패키지(722)는 발광소자(미도시)를 포함하며,발광소자(미도시)는 광 추출 구조(미도시)가 형성된 발광 구조물(미도시)를 포함하고, 발광 구조물(미도시)은 에칭 스탑층의 역할을 하는 언도프드층(미도시)을 포함하여, 발광 구조물(미도시) 내의 활성층(미도시)의 손상이 방지되므로, 발광소자 패키지(722) 및 백라이트 유닛(770)의 발광 휘도 및 신뢰성이 개선될 수 있다.The light emitting device package 722 according to the embodiment includes a light emitting device (not shown), a light emitting device (not shown) includes a light emitting structure (not shown) having a light extracting structure The structure (not shown) includes an undoped layer (not shown) serving as an etch stop layer to prevent damage to the active layer (not shown) in the light emitting structure (not shown), so that the light emitting device package 722 and the backlight The light emission luminance and reliability of the unit 770 can be improved.

반사 시트(724)는 발광소자 패키지(722)에서 발생한 빛을 액정표시패널(710)이 위치한 방향으로 반사시켜 빛의 이용 효율을 향상시킨다.The reflective sheet 724 reflects light generated from the light emitting device package 722 in a direction in which the liquid crystal display panel 710 is positioned, thereby improving light utilization efficiency.

한편, 발광소자 모듈(723)에서 발생한 빛은 확산판(740)에 입사하며, 확산판(740)의 상부에는 광학 필름(760)이 배치된다. 광학 필름(760)은 확산 필름(766), 프리즘필름(750) 및 보호필름(764)를 포함하여 구성될 수 있다.Light generated in the light emitting element module 723 is incident on the diffusion plate 740 and an optical film 760 is disposed on the diffusion plate 740. The optical film 760 may be configured to include a diffusion film 766, a prism film 750, and a protective film 764. [

한편, 실시예에 따른 발광소자는 상기한 바와 같이 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.Meanwhile, the light emitting device according to the embodiment is not limited to the configuration and method of the embodiments described above, but the embodiments may be modified so that all or some of the embodiments may be selectively And may be configured in combination.

또한, 이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the present invention.

100 : 발광소자 110 : 지지 기판
120 : 전도층 130 : 제1 전극
140 : 제1 반도체층 150 : 활성층
160 : 제2 반도체층 161: 제1 층
162 : 제2 층 170 : 발광 구조물
180 : 광 추출 구조 190 : 패시베이션
268 : 패턴100: light emitting element 110: support substrate
120: conductive layer 130: first electrode
140: first semiconductor layer 150: active layer
160: second semiconductor layer 161: first layer
162: second layer 170: light emitting structure
180: light extraction structure 190: passivation
268: Pattern

Claims (11)

지지 기판;
상기 지지 기판상에 형성된 제1 전극층;
상기 제1 전극층 상에 형성되며 제1 반도체층, 제2 반도체층 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치되는 활성층을 포함한 발광 구조물;
상기 제2 반도체층 상에 형성된 요철부;를 포함하고,
상기 제2 반도체층은 적어도 하나의 제1 층 및 제2 층을 포함하며,
상기 제1 층은 도펀트가 도핑된 도핑층이며,
상기 제2 층은 도펀트가 도핑되지 않은 언도프드 층이고,
상기 제2 층은,
제1 영역, 및 제2 영역을 포함하며,
상기 제2 영역은 상기 제2 층의 적어도 일 영역이 제거되며 상기 제1 층의 적어도 일 영역이 충진되는 패턴을 포함하는 발광소자.A support substrate;
A first electrode layer formed on the supporting substrate;
A light emitting structure formed on the first electrode layer and including a first semiconductor layer, a second semiconductor layer, and an active layer disposed between the first semiconductor layer and the second semiconductor layer;
And an irregular portion formed on the second semiconductor layer,
Wherein the second semiconductor layer comprises at least one first layer and a second layer,
Wherein the first layer is a doped layer doped with a dopant,
Wherein the second layer is an undoped layer doped with no dopant,
Wherein the second layer comprises:
A first region, and a second region,
Wherein the second region includes a pattern in which at least one region of the second layer is removed and at least one region of the first layer is filled. 제1항에 있어서,
상기 제1 층 및 상기 제2 층은,
교대로 반복 적층되되, 적어도 2회 이상 교대로 적층된 발광소자.The method according to claim 1,
Wherein the first layer and the second layer comprise a first layer,
Wherein the light emitting element is alternately repeatedly laminated, and the light emitting element is alternately laminated at least twice. 제1항 또는 제2항에 있어서,
상기 요철부의 깊이는,
상기 제2 반도체층의 두께보다 작은 발광소자.3. The method according to claim 1 or 2,
The depth of the concave-
Wherein the thickness of the second semiconductor layer is smaller than the thickness of the second semiconductor layer. 제1항 또는 제2항에 있어서,
상기 제1 층의 두께는, 400 nm 내지 3000 nm 이고,
상기 제2 층의 두께는, 150 nm 내지 1000 nm 인 발광소자.3. The method according to claim 1 or 2,
The thickness of the first layer is 400 nm to 3000 nm,
And the thickness of the second layer is 150 nm to 1000 nm. 삭제delete 삭제delete 삭제delete 삭제delete 제1항 또는 제2항에 있어서,
상기 패턴이 형성된 상기 제2 영역과 상기 패턴이 형성되지 않은 상기 제1 영역은 수직적으로 중첩되게 형성된 발광소자.3. The method according to claim 1 or 2,
The second region in which the pattern is formed and the first region in which the pattern is not formed are vertically overlapped. 제1항 또는 제2항에 있어서,
상기 패턴이 형성된 영역의 면적은,
제2 층의 면적의 10 % 내지 50 % 인 발광소자.3. The method according to claim 1 or 2,
The area of the region where the pattern is formed,
And the second layer is 10% to 50% of the area of the second layer. 제1항 또는 제2항에 있어서,
상기 제2 층은,
상기 요철부의 깊이를 제한하는 에칭 스탑층인 발광소자.

3. The method according to claim 1 or 2,
Wherein the second layer comprises:
And a light-emitting element which is an etching stop layer for limiting a depth of the concave-convex portion.

KR1020110042521A 2011-05-04 2011-05-04 Light emitting device KR101807105B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110042521A KR101807105B1 (en) 2011-05-04 2011-05-04 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110042521A KR101807105B1 (en) 2011-05-04 2011-05-04 Light emitting device

Publications (2)

Publication Number Publication Date
KR20120124707A KR20120124707A (en) 2012-11-14
KR101807105B1 true KR101807105B1 (en) 2017-12-08

Family

ID=47510001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110042521A KR101807105B1 (en) 2011-05-04 2011-05-04 Light emitting device

Country Status (1)

Country Link
KR (1) KR101807105B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101643345B1 (en) * 2015-07-28 2016-07-27 한국기술교육대학교 산학협력단 Led module having high thermal resistance and high conductivity and a method fabricating the same

Also Published As

Publication number Publication date
KR20120124707A (en) 2012-11-14

Similar Documents

Publication Publication Date Title
JP6320769B2 (en) Light emitting element
KR20130013970A (en) Light-emitting device
KR20130067821A (en) Light emitting device
JP6385680B2 (en) Light emitting element
KR20120020061A (en) Light emitting device, light emitting device package, light unit
JP5947520B2 (en) Light emitting device, lighting system
KR101907619B1 (en) Light emitting device
KR20120130495A (en) Support element for semiconductor
KR102035180B1 (en) Light emitting device
KR101863732B1 (en) Light Emitting Device
KR20120133836A (en) Light emitting device
KR101807105B1 (en) Light emitting device
KR101907618B1 (en) Light emitting device
KR20120019750A (en) Light emitting device
KR101838519B1 (en) Light emitting device
KR102075132B1 (en) Light emitting device
KR101832165B1 (en) Light emitting device
KR101722632B1 (en) Light-emitting device
KR101818753B1 (en) Light emitting device
KR101843731B1 (en) Light emitting device
KR20150015983A (en) Light emitting device
KR20140097900A (en) Light emitting device
KR101813491B1 (en) Light emitting device
KR20130059137A (en) Light emitting device
KR101955313B1 (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant