KR20130002358A - Ｑ-제어를 가지는 온-칩 저전압 무-커패시터 저 강하 레귤레이터 - Google Patents

Ｑ-제어를 가지는 온-칩 저전압 무-커패시터 저 강하 레귤레이터 Download PDF

Info

Publication number
KR20130002358A
KR20130002358A KR1020127031333A KR20127031333A KR20130002358A KR 20130002358 A KR20130002358 A KR 20130002358A KR 1020127031333 A KR1020127031333 A KR 1020127031333A KR 20127031333 A KR20127031333 A KR 20127031333A KR 20130002358 A KR20130002358 A KR 20130002358A
Authority
KR
South Korea
Prior art keywords
amplifier
capacitor
miller
ldo voltage
output
Prior art date
Application number
KR1020127031333A
Other languages
English (en)
Other versions
KR101415231B1 (ko
Inventor
준모우 장
류 지. 추아-에오안
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20130002358A publication Critical patent/KR20130002358A/ko
Application granted granted Critical
Publication of KR101415231B1 publication Critical patent/KR101415231B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

무-커패시터 LDO(Low Dropout) 전압 레귤레이터에 대한 시스템들 및 방법이 개시된다. 에러 증폭기는 기준 전압 및 레귤레이팅된 LDO 전압 사이의 차이를 증폭하도록 구성된다. LDO 전압 레귤레이터 내에 외부 커패시터를 포함시키지 않고도, 밀러 증폭기는 에러 증폭기의 출력에 커플링되며, 밀러 증폭기는 밀러 증폭기의 입력 노드에 형성되는 밀러 커패시턴스를 증폭하도록 구성된다. 에러 증폭기의 출력에 커플링되는 커패시터는 시스템 안정도가 개선되도록 품질 인자(Q)를 감소시키기 위한 포지티브 피드백 루프를 생성한다.

Description

Ｑ-제어를 가지는 온-칩 저전압 무-커패시터 저 강하 레귤레이터{ON-CHIP LOW VOLTAGE CAPACITOR-LESS LOW DROPOUT REGULATOR WITH Q-CONTROL}
35 U.S.C.§119 하의 우선권 청구
본 특허 출원은, 2010년 4월 29일에 출원되었으며, 본 특허 출원의 양수인에게 양도되었으며 그로 인해 본원에서 인용에 의해 명시적으로 포함되는, "On-Chip Low Voltage Capacitor-Less Low Dropout Regulator with Q-Control"라는 명칭의 가출원 제61329141호에 대한 우선권을 청구한다.
개시된 실시예들은 LDO(low dropout) 온-칩 전압 레귤레이터들의 무-커패시터 구현예들에 관한 것이다. 더 구체적으로, 예시적인 실시예들은, 품질 인자(Q)를 제어하고 따라서 시스템 안정성을 개선하도록 구성되는 LDO 전압 레귤레이터들의 무-커패시터 구현예들에 관한 것이다.
전력 관리는 오늘날 전자 산업에서 중요한 역할을 한다. 배터리로 전력공급되는 핸드헬드 디바이스들은 배터리 수명을 연장하고, 디바이스들의 성능 및 동작을 개선하기 위한 전력 관리 기법들을 요구한다. 전력 관리의 일 양상은 동작 전압들을 제어하는 것을 포함한다. 종래의 전자 시스템, 특히, 시스템 온 칩(SOC)들은 일반적으로 다양한 서브시스템들을 포함한다. 다양한 서브시스템들은 서브시스템들의 특정 요구들에 대해 맞게 조정되는 상이한 동작 전압들 하에서 동작될 수 있다. 전압 레귤레이터들이 다양한 서브시스템들에 특정된 전압들을 전달하기 위해 사용된다. 전압 레귤레이터들은 또한 서브시스템들을 서로 격리된 채 유지하도록 사용될 수 있다.
LDO(Low dropout) 전압 레귤레이터들은 일반적으로 낮은 전압들을 생성하여 공급하고, 저-잡음 회로를 달성하기 위해 사용된다. 종래의 LDO 전압 레귤레이터들은 종종 수 마이크로패럿의 범위 내에서 큰 외부 커패시터를 요구한다. 이들 외부 커패시터들은 귀중한 보드 공간을 점유하고, 집적 회로(IC) 핀 카운트를 증가시키며, 효율적인 SOC 솔루션들을 방지한다.
도 1을 참조하면, 커패시터 CL을 가지는 종래의 LDO 전압 레귤레이터(100)가 예시된다. 위에서 논의된 바와 같이, 커패시터 CL는 문제가 있다. 예시된 바와 같이, LDO 전압 레귤레이터(100)는 레귤레이팅되지 않은 입력 전압 Vin 및 입력 기준 전압 Vref을 수용하고, 레귤레이팅된 출력 전압 Vout을 생성한다. 차동 증폭기(102)의 하나의 입력은, 저항기들 R1 및 R2의 저항비에 의해 결정되는 바와 같은, 레귤레이팅되는 출력 전압 Vout의 프랙션(fraction)을 모니터링한다. 차동 증폭기(102)의 다른 입력은 안정된 기준 전압 Vref이다. 차동 증폭기(102)의 출력은 큰 패스 트랜지스터인 트랜지스터(104)를 구동한다. 트랜지스터(104)의 출력에서 유도되는 레귤레이팅된 출력 전압 Vout이 기준 전압 Vref에 비해 너무 높게 발생하면, 차동 증폭기(102)는 레귤레이팅된 출력 전압 Vout을 일정한 전압 값으로 유지하기 위해 트랜지스터(104)에 대한 구동 강도를 변경시킨다.
도 1의 종래의 LDO 전압 레귤레이터(100)는 "2극점" 시스템이다. 전자 회로들과 연관된 제어 시스템들에서 널리 공지된 바와 같은 "극점"은 전기 회로의 안정성의 표시이다. 구체적으로, 트랜지스터-커패시터 회로들에 대해, 회로를 통과하는 교류 전류의 주파수들의 범위에 걸쳐 도식화되는 루프 이득은 회로의 극점들에서 현저하게 증가할 것이다. 이들 극점들에서 회로의 안정성을 유지하기 위해, 극점들은 루프 이득에 대한 감쇠율들로서 작용하는 다른 회로 엘리먼트들을 이용하여 보상된다. 다수의 극점들이 존재하는 경우, 예를 들어, 다수의 저항기-커패시터 결합들로 인해, 초점은 우세 극점을 보상하는 것에 대해 주어질 수 있다. 이러한 시스템들에서, 보상 회로들이 우세 및 비-우세 극점 모두를 안정화시킬 시에 효과적으로 사용될 수 있도록, 비-우세 극점이 우세 극점에 가까이 있는 것이 바람직하다.
도 1을 참조하면, 비-우세 극점은 트랜지스터(104)의 게이트에 형성된다. 커패시터 CL은 우세 극점에 기여한다. 시스템 안정성을 달성하기 위해, 저항기 RESR은 도시된 바와 같이 도입될 수 있다. 그러나, 두 극점들 모두에 대해 LDO 전압 레귤레이터(100)의 안정성을 보장하기 위해 충분한 정확도로 RESR를 제어하는 것이 매우 어렵다. 따라서, 대안으로서, 커패시터 CL의 사이즈가, 때때로 대략 수 마이크로 패럿까지 증가하며, 이는 다수의 전술된 문제점들을 초래한다. 따라서, LDO 전압 레귤레이터(100)의 안정성을 설정하기 위한 큰 커패시터 CL을 요구하지 않는 솔루션들이 당해 기술분야에서 발생한다. 다시 말해, LDO 전압 레귤레이터들의 무-커패시터 솔루션들에 대한 요구가 존재한다.
LDO 전압 레귤레이터들로부터 커패시터를 제거하기 위한 종래의 노력들은 심각한 결함들이 발생한다. 예를 들어, 감쇠율 제어(DFC) 블록은 IEEE J. Solid-State Circuits, vol. 38, no. 10, pp. 1691-1702, 2003년 10월, K.N.Leung and P.K.T. Mok의 "A capacitor-free CMOS low-dropout regulator with damping-factor-control frequency compensation"(이하, "Leung")에서 이용된다. 그러나, Leung의 DFC 블록은 본질적으로, 에러 증폭기의 출력에서 용량성 부하를 높이기 위한 커패시터를 포함하는 증폭기이다. 이 커패시터는 우세 극점을 생성한다. 그 결과, Leung의 기법은 LDO 전압 레귤레이터의 안정성을 보장하기 위해 1mA 전류 부하의 최소값을 요구한다. 대략 수 mA의 이러한 큰 전류-부하들을 지원하는 것은 구현가능하지 않다. 따라서, Leung의 LDO 전압 레귤레이터는 효율적인 SOC 구현예들을 위해 충분하지 않다.
또다른 예에서, 품질 인자(Q) 감소 기법은 IEEE Journal of Solid-State Circuits, Vol.42, No.3, 2007년 3월, S.K. Lau, P.K.T. Mok, K.N. Leung의 "A low-dropout regulator for SoC with Q-reduction"(이하, "Lau")에서 제안된다. Lau의 기법은 LDO 전압 레귤레이터의 피크 이득을 제어하기 위한 커패시터 및 다이오드를 포함한다. 그러나, Lau 기법도 또한 LDO 전압 레귤레이터의 안정성을 유지하기 위해 대략 100uA의 매우 큰 최소 전류 부하를 요구하는 결함이 발생한다.
LDO 전압 레귤레이터의 또다른 예는 IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications, Vol.54, No.9, 2007년 9월, Pages: 1879-1890, R.J. Milliken, J. Silva- Martinez, E. Sanchez-Sinencio의 "Full on-chip CMOS low-dropout voltage regulator"(이하, "Milliken")에서 설명된다. Milliken은 LDO 전압 레귤레이터의 출력 전압에서의 변경들을 감지하기 위해 미분기 루프를 이용하고, 부하 과도 현상들을 위한 고속 네거티브 피드백 경로를 제공한다. 미분기 루프는 또한, 회로의 극점들을 분할함으로써, LDO 전압 레귤레이터를 안정화하기 위한 "밀러 커패시터"로서 작용한다. Milliken은 패스 트랜지스터의 게이트에서 적절한 전류 분배를 보장하기 위해 "캐스코드" 전류 미러를 사용한다. 그러나, 적절한 전류 분배는 저전력 공급 전압들 및 당해 기술분야의 일반적 경향들인 축소 디바이스 사이즈들에서 유지하기에 어렵다. 적절한 전류 분배의 결여는 큰 전류 오프셋을 초래할 수 있다. 또한, LDO 전압 레귤레이터의 피크 이득을 제어하기 위한 Milliken의 기법은 수렴을 달성하기 위해 매우 많은 횟수의 반복들을 요구한다.
또다른 LDO 구현예는 Texas Instrument사의 제품 "TPS73601"에서 보여진다. TPS73601는, 패스 트랜지스터의 게이트에서 전압 변경들을 가속화하기 위한 "서보(servo)" 블록 및 전하 펌프를 포함하는, LDO 전압 레귤레이터의 독립형 구현예이다. 서보 블록은 출력 전압을 측정하기 위한 비교기를 사용한다. 출력 전압이 특정된 전압보다 더 낮을 때, 즉, "언더슈트"가 존재하는 경우, 소싱(sourcing) 전류가 증가할 것이다. 반면, 오버슈트가 발생하는 경우, 싱킹(sinking) 전류가 증가할 것이다. TPS73601의 구현예는 큰 정동작(quiescent) 전류를 소모하는 추가 회로를 요구하고, 결과적으로 전력 효율적이지 않다.
따라서, 전술된 기법들의 결함들에 의해 부담되지 않는, LDO 전압 레귤레이터들에 대한 효율적인 무-커패시터 솔루션들에 대한 당해 기술분야에서의 요구가 존재한다.
본 발명의 예시적인 실시예들은 LDO 전압 레귤레이터들의 무-커패시터 구현예들에 대한 시스템들 및 방법에 관한 것이다.
예를 들어, 예시적인 실시예는, 기준 전압 및 레귤레이팅된 LDO(Low Dropout) 전압 사이의 차이를 증폭하도록 구성되는 에러 증폭기, 및 에러 증폭기의 출력에 커플링되는 밀러 증폭기를 포함하는 무-커패시터-LDO 전압 레귤레이터에 관한 것이며, 여기서 밀러 증폭기는 밀러 증폭기의 입력 노드에 형성되는 밀러 커패시턴스를 증폭하도록 구성된다. 에러 증폭기의 출력에 커플링되는 커패시터는, 시스템 안정성이 개선되도록, 품질 인자(Q)를 감소시키기 위한 포지티브 피드백 루프를 생성한다.
또다른 예시적인 실시예는, 기준 전압 및 레귤레이팅된 LDO(Low Dropout) 전압 사이의 차이를 증폭하도록 에러 증폭기를 구성하는 단계, 에러 증폭기의 출력에 밀러 증폭기를 커플링하는 단계, 및 밀러 증폭기의 입력 노드에 형성되는 밀러 커패시턴스를 증폭하도록 밀러 증폭기를 구성하는 단계를 포함하는, 무-커패시터 LDO 전압 레귤레이터를 형성하기 위한 방법에 관한 것이다.
또다른 예시적인 실시예는 기준 전압 및 레귤레이팅된 LDO(Low Dropout) 전압 사이의 차이를 증폭하도록 에러 증폭기를 구성하기 위한 단계, 에러 증폭기의 출력에 밀러 증폭기를 커플링하기 위한 단계, 및 밀러 증폭기의 입력 노드에 형성되는 밀러 커패시턴스를 증폭하도록 밀러 증폭기를 구성하기 위한 단계를 포함하는, 무-커패시터 LDO 전압 레귤레이터를 형성하기 위한 방법에 관한 것이다.
추가적인 예시적인 실시예는 무-커패시터 LDO(Low Dropout) 전압 레귤레이터를 포함하는 시스템에 관한 것이며, 여기서 LDO 전압 레귤레이터는: 기준 전압 및 레귤레이팅된 LDO 전압 사이의 차이를 증폭하기 위한 증폭기 수단, 및 증폭기 수단의 출력에 커플링되는 밀러 증폭기를 포함하고, 여기서, 밀러 증폭기는 밀러 증폭기의 입력 노드에 형성되는 밀러 커패시턴스를 증폭하도록 구성된다.
첨부 도면들은 본 발명의 실시예들의 설명을 보조하기 위해 제시되며, 단지 본 실시예들의 제한이 아닌 예시를 위해 제공된다.
도 1은 종래의 LDO 전압 레귤레이터를 예시한다.
도 2는 예시적인 무-커패시터 LDO 전압 레귤레이터의 개략적 표현이다.
도 3은 예시적인 무-커패시터 LDO 전압 레귤레이터의 회로도를 예시한다.
도 4는 품질 인자 Q를 제어하기 위해 포지티브 피드백을 구현하는 예시적인 무-커패시터 LDO 전압 레귤레이터의 회로도를 예시한다.
도 5는 예시적인 실시예들에 따라 무-커패시터 LDO 전압 레귤레이터들을 형성하는 방법의 흐름도 표현을 예시한다.
도 6은 본 개시내용의 실시예가 유리하게 사용될 수 있는 예시적인 무선 통신 시스템을 예시한다.
본 발명의 양상들은 본 발명의 특정 실시예들에 관한 후속하는 설명 및 관련 도면들에 개시된다. 대안적인 실시예들은 본 발명의 범위로부터 벗어남이 없이 고안될 수 있다. 추가로, 본 발명의 널리 공지된 엘리먼트들은 본 발명의 관련 상세항목들을 모호하게 하지 않기 위해 생략되거나 상세하게 설명되지 않을 것이다.
단어 "예시적인"은 여기서 "예, 경우, 또는 예시로서 작용하는 것"을 의미하도록 사용된다. "예시적인" 것으로 여기서 설명되는 임의의 실시예는 다른 실시예들보다 유리하거나 바람직한 것으로 반드시 해석되지는 않아야 한다. 마찬가지로, 용어 "본 발명의 실시예들"은 본 발명의 모든 실시예들이 논의된 특징, 장점 또는 동작 모드를 포함하는 것을 요구하지는 않는다.
여기서 사용되는 용어는 오직 특정 실시예들을 설명할 목적을 위한 것이며, 본 발명의 실시예들의 제한으로서 의도되지 않는다. 여기서 사용되는 바와 같이, 단수 형태들("하나", "한" 및 "상기 하나")은, 문맥이 달리 명백하게 표시하지 않는 한, 복수 형태들을 또한 포함하도록 의도된다. 용어 "포함하다", "포함하는", "구비하다" 및/또는 "구비하는"은, 여기서 사용되는 경우, 언급된 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 및/또는 컴포넌트들의 존재를 특정하지만, 하나 이상의 다른 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 컴포넌트들, 및/또는 이들의 그룹들의 존재 또는 추가를 배제하지 않는다는 점이 추가로 이해될 것이다.
또한, 많은 실시예들은 예를 들어, 컴퓨팅 디바이스의 엘리먼트들에 의해 형성될 동작들의 시퀀스들의 견지에서 설명된다. 여기서 설명되는 다양한 동작들이 특정 회로들(예를 들어, 주문형 집적 회로(ASIC)들)에 의해, 하나 이상의 프로세서들에 의해 실행되는 프로그램 명령들에 의해, 또는 이들 둘의 조합에 의해 형성될 수 있다는 점이 인지될 것이다. 추가로, 여기서 설명되는 이들 동작들의 시퀀스들은, 실행시 연관된 프로세서로 하여금 여기서 설명되는 기능성을 수행하게 할 대응하는 컴퓨터 명령들의 세트를 내부에 저장한 임의의 형태의 컴퓨터 판독가능한 저장 매체 내에 완전히 구현되는 것으로 고려될 수 있다. 따라서, 본 발명의 다양한 양상들은 다수의 상이한 형태들로 구현될 수 있으며, 이들 모두는 청구된 요지의 범위 내에 있는 것으로 참작된다. 추가로, 여기서 설명된 실시예들 각각에 대해, 대응하는 형태의 임의의 이러한 실시예들은, 예를 들어, 설명된 동작들을 수행하도록 "구성되는 로직"으로서 여기서 설명될 수 있다.
예시적인 실시예들은 회로들의 밀러 커패시턴스를 획득함으로써 LDO 전압 레귤레이터들에 대한 회로들 내에서 큰 외부 커패시터들을 회피한다. 일반적으로, 밀러 커패시턴스는 밀러 효과 - 증폭기의 입력 및 출력 단자들 사이의 커패시턴스의 증폭으로 인한 증폭기의 등가 입력 커패시턴스의 증가 - 로부터 초래된다. 구체적으로, LDO 전압 레귤레이터들에 대해, LDO 전압 레귤레이터들을 구현하는 회로들의 입력 및 출력 단자들 사이에 구현되는 밀러 커패시턴스는 큰 외부 커패시터들에 대한 필요성 없이, 회로의 안정된 구현예를 제공하기 위해 하나 이상의 증폭 스테이지들에 의해 높아진다.
이제 도 2를 참조하면, LDO 전압 레귤레이터(200)의 개략적 표현이 예시된다. 도 1의 종래의 LDO 전압 레귤레이터(100)에 비해, LDO 전압 레귤레이터(200)는 회로 안정성을 달성하기 위해 큰 커패시터 CL을 요구하지 않는다. 대신 회로 토폴로지는 패스 트랜지스터(204)의 게이트 단자에서, 에러 증폭기(202)의 출력을 가지는 밀러 증폭기(206)를 사용하여 밀러 커패시터(208)의 증폭된 값을 병합한다.
도 3을 참조하면, LDO 전압 레귤레이터(200)의 예시적인 회로 구현예가 예시된다. 도 3에서 예시된 바와 같이, 바이어스 회로(302), 전류 팔로워(308), 전류원(CS) 증폭기(306), 및 전류 미러(304)는 결합적으로, 밀러 커패시터(208)를 증폭하도록 구성되는 밀러 증폭기(206)를 형성한다. 전류 팔로워(308)는 밀러 커패시터(208)를 통해 흐르는 전류를 본질적으로 따른다. CS 증폭기(306)는 전류 팔로워(308)의 출력에서 전압 출력을 증폭하는 전압 증폭기이다. 트랜지스터(M11)를 포함하는 전류 미러(304)는 이후 증폭된 전압을 전류 증폭으로 변환하도록 작용한다. 바이어스 회로(302)는, 도 3에 도시된 바와 같이, 외부 전류 공급 Ibias로부터 유도되는 전류 값에서 LDO 전압 레귤레이터(200)의 회로를 바이어스시키도록 동작한다. 따라서, 전류 팔로워(308), CS 증폭기(306) 및 전류 미러(304)의 결합은, 밀러 커패시터(208)를 통해 흐르는 전류를 효과적으로 증폭하고, 따라서, 트랜지스터(M11)를 통과하여 흐르는 전류는 밀러 커패시터(208)를 통해 흐르는 전류에 비해 수 배의 크기로(several orders of magnitude) 증폭된다. 출력 커패시터 CL가 LDO 전압 레귤레이터(200)의 회로에서 낮은 값으로 유지될 수 있으며, 시스템 안정성을 보장하기 위해 높은 값으로 증가될 필요가 없다는 점이 인지될 것이다.
도 3을 계속 참조하면, 트랜지스터들(M1, M2, M3 및 M4)은 차동 증폭기로서 구성된다. 전류원으로서 구성되는 트랜지스터들(M7 및 M8)과 함께, 트랜지스터들(M1, M2, M3, M4 및 M7- M8)을 포함하는 트랜지스터 회로들은 2-스테이지 에러 증폭기(202)를 형성한다. 패스 트랜지스터(204)는 에러 증폭기(202)의 제3 스테이지를 형성한다. 도 3의 회로는 패스 트랜지스터(204)의 출력에서 레귤레이팅된 출력 전압 Vout을 보장한다.
도 3을 추가로 참조하면, 트랜지스터들(M2 및 M10)을 포함하는 풀업 경로는 공급 전압 VSS으로 출력 전압 Vout의 풀업을 가능하게 한다. 밀러 증폭기(206) 및 트랜지스터(M11)를 포함하는 풀다운 경로는 접지 전압으로 출력 전압 Vout의 풀다운을 가능하게 한다.
이전에 설명된 바와 같이, 전기 시스템의 이득은 이론적으로 시스템의 극점들에서 무한 값을 향하도록 증가하여, 시스템을 불안정하게 만든다. 따라서, 전기 시스템은 극점들에서 제어되지 않은 이득을 보상하도록 감쇠 엘리먼트들을 도입하도록 설계될 수 있다. 유사한 방식으로, 전기 시스템은 피크 이득 값이 특정된 값을 초과하는 것을 허용하지 않도록 설계될 수 있다.
LDO 전압 레귤레이터(200)의 경우, 주파수들의 스펙트럼들에 대한 "전달 함수" 또는 입력/출력 특성들을 분석하는 것은, 피크 이득이 회로의 품질 인자(Q)를 제어함으로써 제어될 수 있음을 나타낸다. 구체적으로, Q의 더 작은 값은 더 작은 피크 이득 값을 초래한다. 주파수들의 범위에 대한 전달 함수를 연구함으로써, 품질 인자(Q)는 하기에서 "gma"로서 지칭되는 밀러 증폭기(206)의 유효 전류 이득과 반비례 관계를 갖고; 하기에서 "gmp"로서 지칭되는 저항 RL 및 커패시터 CL을 포함하는 출력 부하에서의 유효 전류 이득과 정비례 관계를 가지는 것으로 발견된다.
따라서, 더 작은 Q가 더 낮은 피크 이득 값들을 초래하므로, gma를 최대화하는 것이 유리한데, 이는 Q를 낮추는 효과를 가진다. gma가 주파수에 의존하므로, gma는 주파수들의 넓은 대역폭 상에서 최대화되도록 요구된다. 예시적인 실시예들은 gma가 최대화될 수 있는 대역폭을 증가시키기 위한 포지티브 피드백 기법을 구현한다.
이제 도 4를 참조하면, LDO 전압 레귤레이터(300)의 예시적인 회로 구현예가 예시된다. 도시된 바와 같이, LDO 전압 레귤레이터(300)의 회로는, 후속하는 바와 같은 몇몇 수정들을 도입하면서, LDO 전압 레귤레이터(200)의 몇몇 회로 엘리먼트들을 유지한다. 먼저, LDO 전압 레귤레이터(300)는 도시된 바와 같이 커패시터(410)를 포함하는 CS 증폭기(406)를 포함한다. 커패시터(410)는 포지티브 피드백 경로를 생성하기 위해 도입된다. 커패시터(410)는 LDO 전압 레귤레이터(300)의 gma가 최대화되는 대역폭을 증가시키고, 결과적으로, Q가 감소한다. 따라서, LDO 전압 레귤레이터(300)의 피크 이득은 Q를 제어함으로써 주파수들의 넓은 범위에 걸쳐 안정되고 낮은 값으로 유지된다.
도 4를 계속 참조하면, 커패시터(412)는 제2 수정으로서 LDO 전압 레귤레이터(300)에 포함된다. 예시된 바와 같이, 커패시터(412)는 출력 전압 Vout의 풀업 경로에서 도입된다. 이전에 논의된 바와 같이, 풀업 경로는 트랜지스터들(M2 및 M10)을 포함한다. 커패시터(412)의 도입 없이, 풀업 경로는 트랜지스터(M11) 및 밀러 증폭기(206)를 포함하는 풀다운 경로보다 훨씬 더 빠르다는 점이 관측될 수 있다. 따라서, 커패시터(412)는 풀업 경로를 느리게 하고 따라서 풀업 및 풀다운 경로들을 밸런싱하기 위해 추가된다. 이러한 방식으로 풀업 및 풀다운 경로들을 밸런싱하는 것은 그렇지 않은 경우에 밸런싱되지 않은 풀업 및 풀다운 경로들을 가지는 회로들에서 발생할 수 있는 큰 과도 스파이크들을 회피할 수 있다.
따라서, 예시적인 실시예들은, 패스 트랜지스터(204)의 게이트 단자에서 에러 증폭기(202) 및 밀러 증폭기(206)를 병합함으로써, 효율적인 무-커패시터 LDO 전압 레귤레이터, 예를 들어, LDO 전압 레귤레이터(200)를 구현한다. 에러 증폭기(202)는 출력 전압 Vout에 대한 풀업 경로를 제공할 수 있고, 밀러 증폭기(206)는 풀다운 경로를 제공할 수 있다. LDO 전압 레귤레이터(200)에 대한 수정들은 LDO 전압 레귤레이터(300)에 대해 설명된 바와 같이 풀업 및 풀다운 경로들을 밸런싱하기 위한 구조들을 포함할 수 있다. 추가적인 전류 분배 기법들이 여기서 설명된 바와 같은 예시적인 실시예들에서 요구되지 않는다는 점을 알게 될 것이다. 또한, 예시적인 실시예들은 또한, 주파수들의 넓은 범위에 걸쳐 피크 이득을 최소화하기 위해, 품질 인자(Q)가 밀러 증폭기(206) 내에서 제어되게 하는 포지티브 피드백 기법을 구현한다.
따라서, 예시적인 실시예들은, 1.31V와 같은 낮은 전력 공급 전압 조건들 하에서 강건한 무-커패시터 LDO 아키텍쳐로, 벌키 외부 커패시터들을 가지는 LDO 전압 레귤레이터들을 대체하기 위한 솔루션을 제공한다. 예시적인 실시예들은 또한 O㎂ 내지 50mA와 같은 넓은 범위의 부하 전류들에 대한 교류 전류(AC) 안정성의 전체 범위 및 고속 과도 응답을 제공하는 보상 방식들을 포함한다. 45nm 기술에 대해 설계된 일 실시예에서, 50mA 디지털 제어 전압 출력은 0.63V 내지 1.11V의 범위에 있을 수 있고, 오직 약 65㎂의 정동작 전류만을 소모할 수 있고, 대략 200mV의 강하 전압을 가질 수 있다.
LDO 전압 레귤레이터(200 및 300)와 같은 LDO 전압 레귤레이터들은 원격 유닛 및/또는 휴대용 컴퓨터와 같은 다양한 디바이스들에 포함될 수 있다. 예를 들어, 원격 유닛들은 모바일 전화들, 핸드-헬드 개인 통신 시스템(PCS) 유닛들, PDA(personal data assistant)들과 같은 휴대용 데이터 유닛들, GPS 인에이블 디바이스들, 내비게이션 디바이스들, 셋톱 박스들, 음악 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 미터 판독 장비와 같은 고정 위치 데이터 유닛들, 또는 데이터 또는 컴퓨터 명령들을 저장 또는 리트리브하는 임의의 다른 디바이스들, 또는 이들의 임의의 조합일 수 있다. 본 개시내용의 실시예들은 LDO 전압 레귤레이터들을 포함하는 능동 집적 회로를 포함하는 임의의 디바이스에서 적절하게 사용될 수 있다.
추가로, 실시예는 여기서 개시된 프로세스들, 기능들 및/또는 알고리즘들을 수행하기 위한 다양한 방법들을 포함한다는 점이 이해될 것이다. 예를 들어, 도 5에 예시된 바와 같이, 실시예는: 기준 전압 및 레귤레이팅된 LDO(Low Dropout) 전압 사이의 차이를 증폭하도록 에러 증폭기를 구성하는 단계(블록 502); 에러 증폭기의 출력에 밀러 증폭기를 커플링하는 단계(블록 504); 및 밀러 증폭기의 입력 노드에서 형성되는 밀러 커패시턴스를 증폭하도록 밀러 증폭기를 구성하는 단계(블록 506)를 포함하는 무-커패시터 LDO 전압 레귤레이터를 구성하는 방법을 포함할 수 있다.
당업자는 정보 및 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 것을 사용하여 표현될 수 있다는 점을 이해할 것이다. 예를 들어, 위 설명 전반에 걸쳐 참조될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 입자들, 광학장들 또는 입자들, 또는 이들의 임의의 결합으로 표현될 수 있다.
또한, 당업자는 여기서 개시된 실시예들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들 모두의 조합으로서 구현될 수 있음을 이해할 것이다. 하드웨어 및 소프트웨어의 이러한 상호교환가능성을 명백하게 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들 및 단계들은 이들의 기능성의 견지에서 일반적으로 전술되었다. 이러한 기능성이 하드웨어로 구현될지 또는 소프트웨어로 구현될지의 여부는 전체 시스템에 부과되는 특정 애플리케이션 및 설계 제약들에 의존한다. 당업자는 각각의 특정 애플리케이션에 대해 가변 방식들로 설명된 기능성을 구현할 수 있지만, 이러한 구현 결정들이 본 발명의 범위로부터 벗어나게 하는 것으로서 해석되지 않아야 한다.
여기서 개시된 실시예들과 관련하여 설명된 방법들, 시퀀스들 및/또는 알고리즘들은 직접 하드웨어에서, 프로세서에 의해 실행되는 소프트웨어 모듈에서, 또는 이들 둘의 조합에서 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드 디스크, 제거가능 디스크, CD-ROM, 또는 당해 기술분야에 공지된 임의의 다른 형태의 저장 매체에 상주할 수 있다. 예시적인 저장 매체는 프로세서가 저장 매체로부터 정보를 판독하고, 저장 매체에 정보를 기록할 수 있도록 프로세서에 커플링된다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다.
따라서, 본 발명의 실시예는 무-커패시터 LDO(low dropout) 전압 레귤레이터들의 효율적인 구현예들을 위한 방법을 구현하는 컴퓨터 판독가능한 매체를 포함할 수 있다. 따라서, 본 발명은 예시된 예들로 제한되지 않으며, 여기서 설명된 기능성을 수행하기 위한 임의의 수단은 본 발명의 실시예들에 포함된다.
도 6은 본 개시내용의 실시예가 유리하게 사용될 수 있는 예시적인 무선 통신 시스템(600)을 예시한다. 예시의 목적으로, 도 6은 3개의 원격 유닛들(620, 630, 및 650) 및 2개의 기지국들(640)을 도시한다. 도 6에서, 원격 유닛(620)은 모바일 전화로서 도시되고, 원격 유닛(630)은 휴대용 컴퓨터로서 도시되고, 원격 유닛(650)은 무선 로컬 루프 시스템 내의 고정 위치 원격 유닛으로서 도시된다. 예를 들어, 원격 유닛들은 모바일 전화들, 핸드헬드 개인 통신 시스템(PCS) 유닛들, PDA(personal data assistant)들과 같은 휴대용 데이터 유닛들, GPS 인에이블 디바이스들, 내비게이션 디바이스들, 셋톱 박스들, 음악 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 미터 판독 장비와 같은 고정 위치 데이터 유닛들, 또는 데이터 또는 컴퓨터 명령들을 저장 또는 리트리브하는 임의의 다른 디바이스, 또는 이들의 임의의 결합일 수 있다. 도 6은 본 개시내용의 교시들에 따른 원격 유닛들을 예시하지만, 본 개시내용은 이들 예시적인 예시된 유닛들로 제한되지 않는다. 본 개시내용의 실시예들은 테스트 및 특성화를 위한 온-칩 회로 및 메모리를 포함하는 능동 집적 회로를 포함하는 임의의 디바이스에서 적절하게 사용될 수 있다.
전술된 개시된 디바이스들 및 방법들은 통상적으로 설계되며, 컴퓨터 판독가능한 매체 상에 저장되는 GDSII 및 GERBER 컴퓨터 파일들로 구성된다. 이들 파일들은 이후 이들 파일들에 기초하여 디바이스들을 제조하는 제조 핸들러들에게 제공된다. 결과적인 제품들은 이후 반도체 다이로 커팅되고 반도체 칩으로 패키지화되는 반도체 웨이퍼들이다. 칩들은 이후 전술된 디바이스들에서 사용된다.
전술된 개시내용이 본 발명의 예시적인 실시예들을 도시하지만, 다양한 변경들 및 수정들이 첨부된 청구항들에 의해 정의되는 바와 같은 본 발명의 범위로부터 벗어나지 않고 여기서 이루어질 수 있다는 점에 유의해야 한다. 여기서 설명되는 본 발명의 실시예들에 따른 방법 청구항들의 기능들, 단계들 및/또는 동작들은 어떠한 특정 순서로도 수행될 필요가 없다. 또한, 본 발명의 엘리먼트들이 단수로 설명되거나 청구될 수 있지만, 단수로의 제한이 명시적으로 언급되지 않는 한, 복수가 참작된다.

Claims (32)

  1. 무-커패시터 LDO(Low Dropout) 전압 레귤레이터로서,
    기준 전압 및 레귤레이팅된 LDO 전압 사이의 차이를 증폭하도록 구성되는 에러 증폭기; 및
    상기 에러 증폭기의 출력에 커플링되는 밀러 증폭기
    를 포함하고,
    상기 밀러 증폭기는 상기 밀러 증폭기의 입력 노드에서 형성되는 밀러 커패시턴스를 증폭하도록 구성되는, 무-커패시터 LDO 전압 레귤레이터.
  2. 제1항에 있어서,
    패스 트랜지스터를 더 포함하고,
    상기 에러 증폭기의 출력은 상기 패스 트랜지스터의 게이트 노드에 커플링되고, 상기 레귤레이팅된 LDO 전압은 상기 패스 트랜지스터의 출력 노드에서 유도되는, 무-커패시터 LDO 전압 레귤레이터.
  3. 제1항에 있어서,
    상기 에러 증폭기는 상기 레귤레이팅된 LDO 전압에 대한 풀업 경로를 제공하도록 구성되고, 상기 밀러 커패시턴스는 상기 레귤레이팅된 LDO 전압에 대한 풀다운 경로를 제공하도록 구성되는, 무-커패시터 LDO 전압 레귤레이터.
  4. 제1항에 있어서,
    제1 커패시터가 품질 인자를 감소시키기 위한 포지티브 피드백 루프를 생성하도록 상기 에러 증폭기의 출력에 커플링되는 상기 제1 커패시터를 더 포함하고,
    상기 품질 인자는 상기 무-커패시터 LDO 전압 레귤레이터의 전압 이득에 정비례하는, 무-커패시터 LDO 전압 레귤레이터.
  5. 제4항에 있어서,
    상기 밀러 증폭기 내에 형성되는 제2 커패시터를 더 포함하고,
    상기 제2 커패시터는 상기 레귤레이팅된 LDO 전압에 대한 풀업 경로 및 풀다운 경로를 밸런싱하도록 구성되는, 무-커패시터 LDO 전압 레귤레이터.
  6. 제1항에 있어서,
    상기 밀러 증폭기는 전류 팔로워, 전류원 증폭기 및 전류 미러를 포함하는, 무-커패시터 LDO 전압 레귤레이터.
  7. 제1항에 있어서,
    상기 에러 증폭기는 한 쌍의 교차-커플링된 인버터들을 포함하는, 무-커패시터 LDO 전압 레귤레이터.
  8. 제1항에 있어서,
    패스 트랜지스터의 출력 노드에 커플링되는 출력 부하를 더 포함하는, 무-커패시터 LDO 전압 레귤레이터.
  9. 제1항에 있어서,
    적어도 하나의 반도체 다이에 통합되는, 무-커패시터 LDO 전압 레귤레이터.
  10. 제1항에 있어서,
    셋톱 박스, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 개인 디지털 정보 단말(PDA), 고정 위치 데이터 유닛, 및 컴퓨터로 구성된 그룹으로부터 선택되는 디바이스에 통합되는, 무-커패시터 LDO 전압 레귤레이터.
  11. 무-커패시터 LDO(Low Dropout) 전압 레귤레이터를 형성하기 위한 방법으로서,
    기준 전압 및 레귤레이팅된 LDO 전압 사이의 차이를 증폭하도록 에러 증폭기를 구성하는 단계;
    상기 에러 증폭기의 출력에 밀러 증폭기를 커플링하는 단계; 및
    상기 밀러 증폭기의 입력 노드에 형성된 밀러 커패시턴스를 증폭하도록 상기 밀러 증폭기를 구성하는 단계를 포함하는, 무-커패시터 LDO 전압 레귤레이터를 형성하기 위한 방법.
  12. 제11항에 있어서,
    패스 트랜지스터의 게이트 노드에 상기 에러 증폭기의 출력을 커플링하는 단계, 및 상기 패스 트랜지스터의 출력 노드에서 상기 레귤레이팅된 LDO 전압을 유도하는 단계를 더 포함하는, 무-커패시터 LDO 전압 레귤레이터를 형성하기 위한 방법.
  13. 제11항에 있어서,
    상기 레귤레이팅된 LDO 전압에 대한 풀업 경로를 제공하도록 상기 에러 증폭기를 구성하는 단계, 및 상기 레귤레이팅된 LDO 전압에 대한 풀다운 경로를 제공하도록 상기 밀러 커패시턴스를 구성하는 단계를 포함하는, 무-커패시터 LDO 전압 레귤레이터를 형성하기 위한 방법.
  14. 제11항에 있어서,
    제1 커패시터가 품질 인자를 감소시키기 위한 포지티브 피드백 루프를 생성하도록 상기 에러 증폭기의 출력에 상기 제1 커패시터를 커플링하는 단계를 더 포함하고,
    상기 품질 인자는 무-커패시터 LDO 전압 레귤레이터의 전압 이득에 정비례하는, 무-커패시터 LDO 전압 레귤레이터를 형성하기 위한 방법.
  15. 제14항에 있어서,
    풀업 경로가 상기 레귤레이팅된 LDO 전압에 대한 풀다운 경로와 밸런싱되도록 상기 밀러 증폭기 내의 제2 커패시터를 구성하는 단계를 더 포함하는, 무-커패시터 LDO 전압 레귤레이터를 형성하기 위한 방법.
  16. 제11항에 있어서,
    전류 팔로워, 전류원 증폭기, 및 전류 미러로부터 상기 밀러 증폭기를 형성하는 단계를 포함하는, 무-커패시터 LDO 전압 레귤레이터를 형성하기 위한 방법.
  17. 제11항에 있어서,
    패스 트랜지스터의 출력 노드에서 출력 부하를 형성하는 단계를 더 포함하는, 무-커패시터 LDO 전압 레귤레이터를 형성하기 위한 방법.
  18. 무-커패시터 LDO(Low Dropout) 전압 레귤레이터를 형성하기 위한 방법으로서,
    기준 전압 및 레귤레이팅된 LDO 전압 사이의 차이를 증폭하도록 에러 증폭기를 구성하기 위한 단계;
    상기 에러 증폭기의 출력에 밀러 증폭기를 커플링하기 위한 단계; 및
    상기 밀러 증폭기의 입력 노드에 형성된 밀러 커패시턴스를 증폭하도록 상기 밀러 증폭기를 구성하기 위한 단계를 포함하는, 무-커패시터 LDO 전압 레귤레이터를 형성하기 위한 방법.
  19. 제18항에 있어서,
    패스 트랜지스터의 게이트 노드에 상기 에러 증폭기의 출력을 커플링하기 위한 단계, 및 상기 패스 트랜지스터의 출력 노드에서 상기 레귤레이팅된 LDO 전압을 유도하기 위한 단계를 더 포함하는, 무-커패시터 LDO 전압 레귤레이터를 형성하기 위한 방법.
  20. 제18항에 있어서,
    상기 레귤레이팅된 LDO 전압에 대한 풀업 경로를 제공하도록 상기 에러 증폭기를 구성하기 위한 단계, 및 상기 레귤레이팅된 LDO 전압에 대한 풀다운 경로를 제공하도록 상기 밀러 커패시턴스를 구성하기 위한 단계를 포함하는, 무-커패시터 LDO 전압 레귤레이터를 형성하기 위한 방법.
  21. 제18항에 있어서,
    제1 커패시터가 품질 인자를 감소시키기 위한 포지티브 피드백 루프를 생성하도록 상기 에러 증폭기의 출력에 상기 제1 커패시터를 커플링하기 위한 단계를 더 포함하고,
    상기 품질 인자는 무-커패시터 LDO 전압 레귤레이터의 전압 이득에 정비례하는, 무-커패시터 LDO 전압 레귤레이터를 형성하기 위한 방법.
  22. 제21항에 있어서,
    풀업 경로가 상기 레귤레이팅된 LDO 전압에 대한 풀다운 경로와 밸런싱되도록 상기 밀러 증폭기 내의 제2 커패시터를 구성하기 위한 단계를 더 포함하는, 무-커패시터 LDO 전압 레귤레이터를 형성하기 위한 방법.
  23. 제18항에 있어서,
    전류 팔로워, 전류원 증폭기, 및 전류 미러로부터 상기 밀러 증폭기를 형성하기 위한 단계를 포함하는, 무-커패시터 LDO 전압 레귤레이터를 형성하기 위한 방법.
  24. 제18항에 있어서,
    패스 트랜지스터의 출력 노드에서 출력 부하를 형성하기 위한 단계를 더 포함하는, 무-커패시터 LDO 전압 레귤레이터를 형성하기 위한 방법.
  25. 시스템으로서,
    무-커패시터 LDO(Low Dropout) 전압 레귤레이터를 포함하고, 상기 무-커패시터 LDO 전압 레귤레이터는:
    기준 전압 및 레귤레이팅된 LDO 전압 사이의 차이를 증폭하기 위한 증폭기 수단; 및
    상기 증폭기 수단의 출력에 커플링되는 밀러 증폭기
    를 포함하고,
    상기 밀러 증폭기는 상기 밀러 증폭기의 입력 노드에 형성되는 밀러 커패시턴스를 증폭하도록 구성되는, 시스템.
  26. 제25항에 있어서,
    스위칭 수단의 입력 노드에 상기 증폭기 수단의 출력을 커플링하기 위한 수단, 및 상기 스위칭 수단의 출력 노드에서 상기 레귤레이팅된 LDO 전압을 유도하기 위한 수단을 더 포함하는, 시스템.
  27. 제25항에 있어서,
    상기 레귤레이팅된 LDO 전압에 대한 풀업 경로를 제공하도록 상기 증폭기 수단을 구성하기 위한 수단, 및 상기 레귤레이팅된 LDO 전압에 대한 풀다운 경로를 제공하도록 상기 밀러 커패시턴스를 구성하기 위한 수단을 포함하는, 시스템.
  28. 제25항에 있어서,
    품질 인자를 감소시키기 위한 수단을 더 포함하고,
    상기 품질 인자는 무-커패시터 LDO 전압 레귤레이터의 전압 이득에 정비례하는, 시스템.
  29. 제28항에 있어서,
    상기 레귤레이팅된 LDO 전압에 대한 풀다운 경로와 풀업 경로를 밸런싱하기 위한 수단을 더 포함하는, 시스템.
  30. 제25항에 있어서,
    스위칭 수단의 출력 노드에서 출력 부하를 형성하기 위한 수단을 더 포함하는, 시스템.
  31. 제25항에 있어서,
    적어도 하나의 반도체 다이에 통합되는, 시스템.
  32. 제25항에 있어서,
    셋톱 박스, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 개인 디지털 정보 단말(PDA), 고정 위치 데이터 유닛, 및 컴퓨터로 구성되는 그룹으로부터 선택되는 디바이스에 통합되는, 시스템.
KR1020127031333A 2010-04-29 2011-04-27 Ｑ-제어를 가지는 온-칩 저전압 무-커패시터 저 강하 레귤레이터 KR101415231B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US32914110P 2010-04-29 2010-04-29
US61/329,141 2010-04-29
US13/091,715 2011-04-21
US13/091,715 US8872492B2 (en) 2010-04-29 2011-04-21 On-chip low voltage capacitor-less low dropout regulator with Q-control
PCT/US2011/034067 WO2011139739A2 (en) 2010-04-29 2011-04-27 On-chip low voltage capacitor-less low dropout regulator with q-control

Publications (2)

Publication Number Publication Date
KR20130002358A true KR20130002358A (ko) 2013-01-07
KR101415231B1 KR101415231B1 (ko) 2014-07-04

Family

ID=44626280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127031333A KR101415231B1 (ko) 2010-04-29 2011-04-27 Ｑ-제어를 가지는 온-칩 저전압 무-커패시터 저 강하 레귤레이터

Country Status (9)

Country Link
US (1) US8872492B2 (ko)
EP (1) EP2564284B1 (ko)
JP (1) JP5694512B2 (ko)
KR (1) KR101415231B1 (ko)
CN (1) CN102906660B (ko)
BR (1) BR112012027397B1 (ko)
ES (1) ES2459952T3 (ko)
TW (1) TWI441006B (ko)
WO (1) WO2011139739A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9904310B2 (en) 2015-09-02 2018-02-27 Samsung Elecronics Co., Ltd. Regulator circuit and power system including the same

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8547077B1 (en) * 2012-03-16 2013-10-01 Skymedi Corporation Voltage regulator with adaptive miller compensation
CN103729003B (zh) * 2012-10-15 2016-03-09 上海聚纳科电子有限公司 无片外电容的低压差线性稳压源
US9229462B2 (en) * 2013-06-27 2016-01-05 Stmicroelectronics International N.V. Capless on chip voltage regulator using adaptive bulk bias
US9395730B2 (en) * 2013-06-27 2016-07-19 Stmicroelectronics International N.V. Voltage regulator
KR102188059B1 (ko) * 2013-12-23 2020-12-07 삼성전자 주식회사 Ldo 레귤레이터, 전원 관리 시스템 및 ldo 전압 제어 방법
JP6916481B2 (ja) * 2014-10-21 2021-08-11 邦男 中山 装置
US9983607B2 (en) 2014-11-04 2018-05-29 Microchip Technology Incorporated Capacitor-less low drop-out (LDO) regulator
ITUB20151005A1 (it) 2015-05-27 2016-11-27 St Microelectronics Srl Regolatore di tensione con migliorate caratteristiche elettriche e corrispondente metodo di controllo
US9552004B1 (en) * 2015-07-26 2017-01-24 Freescale Semiconductor, Inc. Linear voltage regulator
US9927828B2 (en) 2015-08-31 2018-03-27 Stmicroelectronics International N.V. System and method for a linear voltage regulator
US10133287B2 (en) * 2015-12-07 2018-11-20 Macronix International Co., Ltd. Semiconductor device having output compensation
CN105468082B (zh) * 2015-12-29 2017-05-10 天津大学 适用于电源管理的低静态电流和驱动大负载的ldo电路
CN105425888A (zh) * 2015-12-29 2016-03-23 天津大学 适用于电源管理的q值调节的低输出电流ldo电路
KR102562313B1 (ko) 2016-02-19 2023-08-01 삼성전자주식회사 디스플레이 드라이버 ic와 이를 포함하는 디스플레이 시스템
US9893618B2 (en) * 2016-05-04 2018-02-13 Infineon Technologies Ag Voltage regulator with fast feedback
US10175706B2 (en) 2016-06-17 2019-01-08 Qualcomm Incorporated Compensated low dropout with high power supply rejection ratio and short circuit protection
US10534385B2 (en) * 2016-12-19 2020-01-14 Qorvo Us, Inc. Voltage regulator with fast transient response
CN106708153B (zh) * 2017-03-08 2019-03-12 长江存储科技有限责任公司 一种高带宽低压差线性稳压器
CN107124143B (zh) * 2017-03-30 2020-08-25 江苏理工学院 双向高电压输出线性放大电路
JP6740169B2 (ja) * 2017-04-25 2020-08-12 株式会社東芝 電源装置
CN106886242B (zh) * 2017-04-26 2018-01-19 电子科技大学 一种低压差线性稳压电路
CN107168432B (zh) * 2017-05-31 2019-06-25 成都锐成芯微科技股份有限公司 低功耗电源供电电路
CN107168453B (zh) * 2017-07-03 2018-07-13 电子科技大学 一种基于纹波预放大的全集成低压差线性稳压器
US10382030B2 (en) * 2017-07-12 2019-08-13 Texas Instruments Incorporated Apparatus having process, voltage and temperature-independent line transient management
US11009901B2 (en) * 2017-11-15 2021-05-18 Qualcomm Incorporated Methods and apparatus for voltage regulation using output sense current
KR102543063B1 (ko) * 2017-11-28 2023-06-14 삼성전자주식회사 외장 커패시터를 사용하지 않는 전압 레귤레이터 및 이를 포함하는 반도체 장치
US10811968B2 (en) 2018-01-05 2020-10-20 Atlazo, Inc. Power management system including a direct-current to direct-current converter having a plurality of switches
US10614184B2 (en) 2018-01-08 2020-04-07 Atlazo, Inc. Semiconductor process and performance sensor
US10635130B2 (en) 2018-02-01 2020-04-28 Atlazo, Inc. Process, voltage and temperature tolerant clock generator
US10571945B2 (en) * 2018-02-21 2020-02-25 Atlazo, Inc. Low power regulator circuits, systems and methods regarding the same
US10700604B2 (en) 2018-03-07 2020-06-30 Atlazo, Inc. High performance switch devices and methods for operating the same
JP7042658B2 (ja) * 2018-03-15 2022-03-28 エイブリック株式会社 ボルテージレギュレータ
US11522363B2 (en) * 2018-09-03 2022-12-06 Stmicroelectronics S.R.L. Supply protection circuit that protects power transistor from a supply signal of an incorrect polarity
CN109782838A (zh) * 2018-12-15 2019-05-21 华南理工大学 一种基于反相器的快速瞬态响应ldo稳压器电路
JP6864177B2 (ja) * 2019-02-12 2021-04-28 邦男 中山 装置
CN110320956B (zh) * 2019-08-02 2021-01-05 深圳贝特莱电子科技股份有限公司 一种芯片内无片外电容的ldo调节电路
KR20220168257A (ko) 2021-06-16 2022-12-23 삼성전자주식회사 전압 레귤레이터 및 이를 포함하는 반도체 메모리 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563501A (en) 1995-01-20 1996-10-08 Linfinity Microelectronics Low voltage dropout circuit with compensating capacitance circuitry
US6130569A (en) 1997-03-31 2000-10-10 Texas Instruments Incorporated Method and apparatus for a controlled transition rate driver
US6246221B1 (en) 2000-09-20 2001-06-12 Texas Instruments Incorporated PMOS low drop-out voltage regulator using non-inverting variable gain stage
US6600299B2 (en) 2001-12-19 2003-07-29 Texas Instruments Incorporated Miller compensated NMOS low drop-out voltage regulator using variable gain stage
ATE386969T1 (de) * 2002-07-05 2008-03-15 Dialog Semiconductor Gmbh Regelungseinrichtung mit kleiner verlustspannung, mit grossem lastbereich und schneller innerer regelschleife
US6977490B1 (en) 2002-12-23 2005-12-20 Marvell International Ltd. Compensation for low drop out voltage regulator
US7521909B2 (en) 2006-04-14 2009-04-21 Semiconductor Components Industries, L.L.C. Linear regulator and method therefor
TWI330308B (en) 2006-12-13 2010-09-11 System General Corp Low dropout (ldo) regulator and regulating method thereof
TWI332134B (en) 2006-12-28 2010-10-21 Ind Tech Res Inst Adaptive pole and zero & pole zero cancellation control low drop-out voltage regulator
US7710091B2 (en) 2007-06-27 2010-05-04 Sitronix Technology Corp. Low dropout linear voltage regulator with an active resistance for frequency compensation to improve stability
US8154263B1 (en) * 2007-11-06 2012-04-10 Marvell International Ltd. Constant GM circuits and methods for regulating voltage
CN101464699B (zh) 2007-12-21 2011-06-01 辉芒微电子（深圳）有限公司 具有高电源抑制比的低压差线性稳压器
US8080983B2 (en) 2008-11-03 2011-12-20 Microchip Technology Incorporated Low drop out (LDO) bypass voltage regulator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9904310B2 (en) 2015-09-02 2018-02-27 Samsung Elecronics Co., Ltd. Regulator circuit and power system including the same

Also Published As

Publication number Publication date
KR101415231B1 (ko) 2014-07-04
EP2564284B1 (en) 2014-03-26
TW201217939A (en) 2012-05-01
ES2459952T3 (es) 2014-05-13
BR112012027397A2 (pt) 2018-06-05
EP2564284A2 (en) 2013-03-06
BR112012027397B1 (pt) 2024-02-27
WO2011139739A2 (en) 2011-11-10
US20110267017A1 (en) 2011-11-03
US8872492B2 (en) 2014-10-28
WO2011139739A3 (en) 2011-12-29
TWI441006B (zh) 2014-06-11
JP2013527527A (ja) 2013-06-27
JP5694512B2 (ja) 2015-04-01
CN102906660B (zh) 2014-10-29
CN102906660A (zh) 2013-01-30

Similar Documents

Publication Publication Date Title
KR101415231B1 (ko) Ｑ-제어를 가지는 온-칩 저전압 무-커패시터 저 강하 레귤레이터
US10175706B2 (en) Compensated low dropout with high power supply rejection ratio and short circuit protection
US9501075B2 (en) Low-dropout voltage regulator
US7893670B2 (en) Frequency compensation scheme for stabilizing the LDO using external NPN in HV domain
US9122293B2 (en) Method and apparatus for LDO and distributed LDO transient response accelerator
CN101963820B (zh) 自适应密勒补偿型电压调节器
US20060197513A1 (en) Low drop-out voltage regulator with common-mode feedback
CN105242734B (zh) 一种无外置电容的大功率ldo电路
US9477246B2 (en) Low dropout voltage regulator circuits
CN113467559B (zh) 一种应用于ldo的自适应动态零点补偿电路
WO2022082656A1 (zh) 低压差线性稳压器和供电电路
CN111522390A (zh) 一种有效提高瞬态响应速度的方法
CN107305399B (zh) Pmos功率电晶体线性降压稳压电路
KR20160012858A (ko) 저 드롭아웃 레귤레이터
CN115454186B (zh) 用于供电系统的线性稳压器和供电系统
Su et al. Dual active capacitive feedbacks for output capacitor-less low-dropout regulator
Cheng et al. An output-capacitorless ultra-low power low-dropout regulator
Tian et al. Low dropout regulator with double operational amplifiers based on FVF structure
Kuo et al. Settling Time Enhancement of Output Capacitor-Less Low-Dropout Regulator
Wang et al. A high-load current low-dropout regulator with adaptive ESR compensation
CN117970989A (zh) 稳压器电路
CN116661539A (zh) 基于双功率管的三环路低压差线性稳压器电路
Chang et al. LDO of high power supply rejection with two-stage error amplifiers and buffer compensation
Patri et al. High accuracy LDO regulator with fast transient response
Peng et al. A high current efficiency rail-to-rail buffer for low drop-out regulators with load regulation-enhanced

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 6