KR20120123343A - 저온에서 용액으로부터 가공될 수 있는 유전체를 갖는 기계적 가요성 중합체 기판 상의 금속 산화물 전계 효과 트랜지스터 - Google Patents

저온에서 용액으로부터 가공될 수 있는 유전체를 갖는 기계적 가요성 중합체 기판 상의 금속 산화물 전계 효과 트랜지스터 Download PDF

Info

Publication number
KR20120123343A
KR20120123343A KR1020127018846A KR20127018846A KR20120123343A KR 20120123343 A KR20120123343 A KR 20120123343A KR 1020127018846 A KR1020127018846 A KR 1020127018846A KR 20127018846 A KR20127018846 A KR 20127018846A KR 20120123343 A KR20120123343 A KR 20120123343A
Authority
KR
South Korea
Prior art keywords
solution
substrate
metal oxide
dielectric
semiconductor metal
Prior art date
Application number
KR1020127018846A
Other languages
English (en)
Inventor
프리데리케 플라이쉬하커
베로니카 블로카
토마스 카이저
Original Assignee
바스프 에스이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 바스프 에스이 filed Critical 바스프 에스이
Publication of KR20120123343A publication Critical patent/KR20120123343A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

본 발명은 하나 이상의 기판, 하나 이상의 유전체 및 하나 이상의 반도체 금속 산화물을 포함하는 전자 부품, 특히 전계 효과 트랜지스터(FET)의 제조 방법에 관한 것이며, 여기서, 유기적 개질 이산화규소 화합물을 주성분으로 하는, 특히 실세스퀴옥산 및/또는 실록산을 주성분으로 하는 유전체 또는 이의 전구체 화합물은 용액으로부터 가공될 수 있으며, 실온 내지 350℃의 낮은 온도에서 열처리되며, 반도체 금속 산화물, 특히 ZnO, 또는 이의 전구체 화합물은 용액으로부터 실온 내지 350℃의 낮은 온도에서 또한 가공될 수 있다.

Description

저온에서 용액으로부터 가공될 수 있는 유전체를 갖는 기계적 가요성 중합체 기판 상의 금속 산화물 전계 효과 트랜지스터{METAL OXIDE FIELD EFFECT TRANSISTORS ON A MECHANICALLY FLEXIBLE POLYMER SUBSTRATE HAVING DIELECTRIC THAT CAN BE PROCESSED FROM SOLUTION AT LOW TEMPERATURES}
본 발명은 하나 이상의 기판(substrate), 하나 이상의 유전체 및 하나 이상의 반도체 금속 산화물을 포함하는 전자 부품, 특히 전계 효과 트랜지스터(field-effect transistor; FET)의 제조 방법에 관한 것이며, 여기서, 유기적 개질 실리카 화합물을 주성분으로 하는, 특히 실세스퀴옥산 및/또는 실록산을 주성분으로 하는 유전체 또는 이의 전구체 화합물은 용액으로부터 가공가능하며, 실온 내지 350℃의 낮은 온도에서 열처리되며, 반도체 금속 산화물, 특히 ZnO, 또는 이의 전구체 화합물은 용액으로부터 그리고 실온 내지 350℃의 낮은 온도에서 또한 가공될 수 있다. 더욱이, 본 발명은 상응하는 전자 부품, 및 전자 부품의 제조에 있어서의 유기적 개질 실리카 화합물의 용도에 관한 것이다.
전자 부품, 특히 전계 효과 트랜지스터 (FET)의 제조 방법은 종래 기술에 이미 공지되어 있다.
미국 특허 공개 제2005/0148129 A1호에는 실세스퀴옥산을 포함하는 활성 유전체층을 갖는 유기 반도체 부품의 제조 방법이 개시되어 있다. 이 목적을 위하여, 유전체 필름은 용액 형태의 실세스퀴옥산 전구체 화합물을 적절한 기판에 도포함으로써 수득된다. 그러나, 인용된 문서에는 무기 반도체 재료, 특히 금속 산화물과 함께인, 용액으로부터 도포되는 유전체로서의 실세퀴옥산들의 조합이 개시되어 있지 않으며, 그 이유는 상기 인용된 문서에는 유기 반도체 재료만이 개시되어 있기 때문이다.
미국 특허 제6,891,237 B1호에는 실세스퀴옥산으로부터 유래하는 활성 유전체층을 포함하는 유기 반도체 부품이 개시되어 있다. 그러나, 이 문서에는 단지 임의로 실란 처리된 실세스퀴옥산으로 구성된 유전체층과, 유기 반도체 재료, 예를 들어 구리 헥사데카플루오로프탈로시아닌, α-섹시티오펜, 디헥실-α-펜타티오펜 및 펜타센의 조합이 개시되어 있으며, 이들 유전체와 무기 반도체 재료의 조합은 개시되어 있지 않다.
문헌[Kwon et al., J. Phys. D: Appl. Phys. 42 (2009), 065105]에는 반도체 재료로서 RF 스퍼터링(sputtering)에 의해 도포된 산화아연을 포함하는 박막 트랜지스터와, 또한 스핀 코팅 및 450℃에서의 후속 열처리에 의해 수득되는 메틸실록산류 유전체가 개시되어 있다.
문헌[Salim et al., Thin solid films 518 (2009), 362-365]에는 광학적으로 투명한 비휘발성 저장 재료를 위한 유전체로서 ZnO가 개시되어 있다. 주요 저장 요소는 메틸실세스퀴옥산의 두 층들 사이에 봉입된 ZnO 박막으로 이루어진 3층 구조체이다. ZnO 필름도 또한 스퍼터링 기술에 의해 도포되며, 메틸실세스퀴옥산은 400℃의 온도에서 열처리된다.
따라서 본 발명의 목적은, 인용된 종래 기술과 관련하여, 특히 간단하고, 저렴하고, 광범위한 공정 체제로 유명한 전자 부품, 특히 FET(전계 효과 트랜지스터)의 제조 방법을 제공하는 것이다. 이는 더욱 특히는 용액으로부터의 유전체 및 반도체 재료의 가공가능성의 옵션을 포함하며, 이는 예를 들어 인쇄 기술의 이용, 및 또한 반도체 재료로서, 특히 n-반도체 재료로서 유기 재료 대신 합성이 극도로 간단하고 저렴하며 광학적으로 투명한, 대개 비독성인 산화 비민감성 금속 산화물, 특히 ZnO의 사용을 가능하게 한다. 게다가, 본 발명은 전자 부품, 특히 FET의 작업성에 특히 적합한 유전체 및 반도체 재료의 선택 및 조합에 탁월하다. 게다가, 낮은 공정 온도는 심지어 감열 기판, 예를 들어 중합체 필름이 그에 상응하여 코팅될 수 있음을 보장함에 틀림없다. 이는 가요성 기판을 주요소로 하는 전자 부품에의 접근을 제공하여야 한다.
이들 목적은 하나 이상의 기판, 하나 이상의 유전체 및 하나 이상의 반도체 금속 산화물을 포함하는 전자 부품의 제조 방법에 의해 본 발명에 따라 달성되며, 본 방법은 하기 단계를 포함한다:
(A) 유기적 개질 실리카 화합물을 주성분으로 하는 하나 이상의 유전체 또는 이의 전구체 화합물을 포함하는 용액을 기판에 1회 또는 반복적으로 도포하거나(applying),
또는
하나 이상의 반도체 금속 산화물 또는 이의 전구체 화합물을 포함하는 용액 또는 분산액을 기판에 1회 또는 반복적으로 도포하여 상응하는 용액 또는 분산액으로 코팅된 기판을 수득하는 단계,
(B) 단계 (A)로부터의 코팅된 기판을 실온 내지 350℃의 온도에서 열처리하여 유전체 또는 반도체 금속 산화물로 코팅된 기판을 수득하는 단계,
(C) 단계 (A)에서 유기적 개질 실리카 화합물을 주성분으로 하는 하나 이상의 유전체 또는 이의 전구체 화합물을 포함하는 용액을 도포하였을 경우, 하나 이상의 반도체 금속 산화물 또는 이의 전구체 화합물을 포함하는 용액 또는 분산액을 단계 (B)로부터의 기판에 1회 또는 반복적으로 도포하거나,
또는
단계 (A)에서 하나 이상의 반도체 금속 산화물 또는 전구체 화합물을 포함하는 용액 또는 분산액을 도포하였을 경우, 유기적 개질 실리카 화합물을 주성분으로 하는 하나 이상의 유전체 또는 이의 전구체 화합물을 포함하는 용액을 단계 (B)로부터의 기판에 1회 또는 반복적으로 도포하여 상응하는 용액 또는 분산액으로 코팅된 기판을 수득하는 단계, 및
(D) 단계 (C)로부터의 코팅된 기판을 실온 내지 350℃의 온도에서 열처리하여 유전체 및 반도체 금속 산화물로 코팅된 기판을 수득하는 단계를 포함한다.
도 1에는 본 발명의 트랜지스터의 대표적인 출력 곡선이 ℃되어 있다. 이 도면에서,
VD는 소스와 드레인 사이의 전압이며
ID는 소스와 드레인 사이의 전류이다.
도 2에는 본 발명의 트랜지스터에 있어서의 대표적인 전달 곡선이 ℃되어 있다. 이 도면에서,
VD는 소스와 게이트 사이의 전압이며
ID는 소스와 드레인 사이의 전류이다.
본 발명에 따른 공정의 개개의 단계는 이하에서 상세하게 기술된다:
단계 (A):
본 발명에 따른 공정의 단계 (A)는 유기적 개질 실리카 화합물을 주성분으로 하는 하나 이상의 유전체 또는 이의 전구체 화합물을 포함하는 용액의 1회 또는 반복된 도포를 포함하거나,
또는
하나 이상의 반도체 금속 산화물 또는 이의 전구체 화합물을 포함하는 용액 또는 분산액을 기판에 1회 또는 반복적으로 도포하여 상응하는 용액 또는 분산액으로 코팅된 기판을 수득하는 것을 포함한다.
본 발명에 따른 공정의 단계 (A)에서, 일 실시양태 (제1 실시양태)에서, 먼저 유기적 개질 실리카 화합물을 주성분으로 하는 하나 이상의 유전체 또는 이의 전구체 화합물을 포함하는 용액, 또는 추가의 실시양태 (제2 실시양태)에서 하나 이상의 반도체 금속 산화물 또는 이의 전구체 화합물을 포함하는 용액 또는 분산액을 기판에 도포하여 상응하는 용액 또는 분산액으로 코팅된 기판을 수득하는 것이 가능하다.
두 실시양태는 제조되는 전자 부품이 가져야 하는 기하학적 특성에 따라 당업계의 숙련자에 의해 선택될 수 있다. 단계 (A)에서 코팅되는 기판은 추가로 이미 하나 이상의 층, 예를 들어 게이트(gate), 소스(source) 및/또는 드레인(drain) 전극을 갖고 있을 수도 있다. 본 발명에 따른 공정은 모든 생각할 수 있는 기하학적 특성, 특히 하기가 수득가능하다:
1: 당업계의 숙련자에게 기저부 게이트 상부 접촉부로 공지된 기판, 유전체, 반도체, 바람직하게는 기판, 게이트, 유전체, 반도체, 소스 및 드레인
2. 당업계의 숙련자에게 기저부 게이트 기저부 접촉부로 공지된 기판, 유전체, 반도체, 바람직하게는 기판, 게이트, 유전체, 소스 및 드레인
3. 당업계의 숙련자에게 상부 게이트 기저부 접촉부로 공지된 기판, 반도체, 유전체, 바람직하게는 기판, 소스 및 드레인, 반도체, 유전체, 게이트
4: 당업계의 숙련자에게 상부 게이트 상부 접촉부로 공지된 기판, 반도체, 유전체, 바람직하게는 기판, 반도체, 소스 및 드레인, 유전체, 게이트
기판은 바람직하게는 항상 기판의 동일한 쪽으로부터 개개의 층으로 코팅되며, 즉, 개개의 층은 기판 상에서 연속적으로 그리고 하나가 또 다른 것의 상부에 침적된다. 개개의 층은 임의로 구조화될 수 있다.
유기적 개질 실리카 화합물을 주성분으로 하는, 특히 실세스퀴옥산 및/또는 실록산을 주성분으로 하는 유전체 또는 이의 전구체 화합물은 용액 형태로 도포되는 것이 본 발명에 따른 공정의 본질적인 특징부이다. 실세스퀴옥산 및 실록산은 본원에서 올리고- 또는 폴리실세스퀴옥산 또는 올리고- 또는 폴리실록산의 형태로 사용되며, 이는 그 자체 당업계의 숙련자에게 공지되어 있다.
본 발명에 따른 공정의 바람직한 실시양태에서, 유기적 개질 실리카 화합물은 하기 화학식 I 내지 V의 단위로부터 선택되는 하나 이상의 단위를 포함하며, 여기서, 단일 산소 가교체가 규소 원자들 사이에 존재한다:
Figure pct00001
상기 식에서, R 및 R1은 각각 하기와 같이 정의될 수 있다:
R은 독립적으로 수소, 임의로 하나 이상의 헤테로원자가 개재된 선형 또는 분지형, 치환 또는 비치환 C1-C20-알킬, 임의로 하나 이상의 헤테로원자가 개재된, 적어도 부분적으로 할로겐화된 선형 또는 분지형, 치환 또는 비치환 C1-C20-알킬, 임의로 선형 또는 분지형 C1-C20-알킬 사슬을 통하여 부착되는 치환 또는 비치환 C3-C20-시클로알킬, 임의로 하나 이상의 헤테로원자가 개재된 선형 또는 분지형의 치환 또는 비치환된, 적어도 단일불포화된 C2-C20-알케닐, 임의로 하나 이상의 헤테로원자가 개재된 선형 또는 분지형의 치환 또는 비치환된, 적어도 단일불포화된 C2-C20-알키닐, 임의로 선형 또는 분지형 C1-C20-알킬 사슬을 통하여 부착된 치환 또는 비치환 C5-C30-아릴이며,
R1은 작용기, 예컨대 방향족 또는 헤테로방향족 또는 헤테로원자, 예컨대 O, S, P 또는 N이 임의로 개재될 수 있는, 선형 또는 분지형 C1-C20-알킬리덴, -알케닐리덴 또는 -알키닐리덴 기, 예를 들어 C1-, C2- 또는 C3-알킬 사슬, 또는 치환 또는 비치환 C5-C30-아릴렌이다.
본 발명에 따른 특히 바람직한 유전체는 올리고- 또는 폴리실세스퀴옥산, 즉, 하기 화학식 I의 단위를 포함하는 화합물을 포함한다:
Figure pct00002
여기서, 단일 산소 가교체가 규소 원자들 사이에 존재하며, R은 하기와 같이 정의될 수 있다:
R은 독립적으로 수소, 임의로 하나 이상의 헤테로원자가 개재된 선형 또는 분지형, 치환 또는 비치환 C1-C20-알킬, 임의로 하나 이상의 헤테로원자가 개재된, 적어도 부분적으로 할로겐화된 선형 또는 분지형, 치환 또는 비치환 C1-C20-알킬, 임의로 선형 또는 분지형 C1-C20-알킬 사슬을 통하여 부착되는 치환 또는 비치환 C3-C20-시클로알킬, 임의로 하나 이상의 헤테로원자가 개재된 선형 또는 분지형의 치환 또는 비치환된, 적어도 단일불포화된 C2-C20-알케닐, 임의로 하나 이상의 헤테로원자가 개재된 선형 또는 분지형의 치환 또는 비치환된, 적어도 단일불포화된 C2-C20-알키닐, 직접적으로 또는 선형 또는 분지형 C1-C20-알킬 사슬을 통하여 부착된 치환 또는 비치환 C5-C30-아릴이다.
본 발명에 따라 사용가능한 헤테로원자는 N, O, P 및 S로부터 선택된다.
바람직하게는 본 발명에 따르면, R은 선형 또는 분지형, 치환 또는 비치환 C1-C20-알킬, 더 바람직하게는 C1-C12-알킬, 가장 바람직하게는 C1-C6-알킬, 예를 들어 메틸, 에틸, 프로필, 예컨대 n-프로필, 이소프로필, 부틸, 예컨대 n-부틸, 이소부틸, tert-부틸, 펜틸, 예컨대 n-펜틸, 이소펜틸, tert-펜틸, 또는 헥실, 직접적으로 또는 선형 또는 분지형 C1-C20-알킬 사슬을 통하여 부착되는 치환 또는 비치환 C5-C30-아릴, 가장 바람직하게는 페닐이다. 본 발명에 따르면, R은 더 바람직하게는 메틸 또는 페닐이다.
추가의 바람직한 실시양태에서, R은 적어도 부분적으로 할로겐화된, 선형 또는 분지형, 치환 또는 비치환 C1-C20-알킬, 더 바람직하게는 C1-C12-알킬, 가장 바람직하게는 C1-C6-알킬이다. 알킬 라디칼에 대하여 언급된 라디칼은 이 실시양태에 있어서 기본 구조체로서의 역할을 한다. 이 기본 구조체는 적어도 부분적으로 할로겐화되며, 예를 들어 플루오르화되고/되거나, 염소화되고/되거나, 브롬화되고/되거나 요오드화되며, 바람직하게는 플루오르화된다. 이 실시양태에서 매우 특히 바람직한 R 라디칼은 -CH2-CH2-CF3 및 -CF3이다.
추가의 실시양태에서, R은 직접적으로 또는 선형 또는 분지형 C1-C20-알킬 사슬, 바람직하게는 C1-C12-알킬 사슬, 예를 들어 C1-, C2- 또는 C3-알킬 사슬, 바람직하게는 C3-C10-시클로알킬, 더 바람직하게는 C3-C6-시클로알킬, 예를 들어 시클로펜틸, 시클로헥실을 통하여 임의로 부착되는 치환 또는 비치환 C3-C20-시클로알킬이다.
바람직한 실시양태에서, R은 선형 또는 분지형 C1-C20-알킬 사슬 예를 들어 C1-, C2- 또는 C3-알킬 사슬, 더 바람직하게는 C5-C10-아릴, 가장 바람직하게는 C6-아릴, 예를 들어 페닐을 통하여 또는 직접적으로 부착되는 치환 또는 비치환 C5-C30-아릴이다.
알킬 사슬을 통하여 부착되는 본 발명의 아릴 라디칼 R은 예를 들어 벤질이다.
본 발명에 따라 이용가능한 아릴은 예를 들어 상기 알킬, 알케닐 또는 알키닐 사슬, 할로겐, 예컨대 불소, 염소, 브롬, 요오드 및/또는 작용기, 예를 들어 상기에 특정된 것에 의해 임의로 치환될 수 있다. 아릴 라디칼은 바람직하게는 어떠한 치환체도 갖지 않는다.
본 발명에 따르면, R은 더 바람직하게는 페닐이다.
본 발명의 추가의 바람직한 실시양태에서, 본 발명에 따라 사용되는 유전체는 화학식 I의 단위에 더하여, 화학식 II 내지 V의 단위를 포함하며, 여기서, 단일 산소 가교체가 규소 원자들 사이에 존재한다.
추가의 바람직한 실시양태에서, 유전체는, 모든 단위가 존재할 필요는 없지만, 단위 I, II, III, IV 및 V의 모든 가능한 조합을 포함하며, 단일 산소 가교체가 규소 원자들 사이에 또한 존재한다.
본 발명에 따르면, 단위 I, II, III, IV 및/또는 V는 선형 또는 분지형 올리고머 또는 중합체를 형성하도록 서로에게 연결된다. 본 발명에 따르면, 단위 I, II, III, IV 및/또는 V가 환형 화합물을 형성하도록 연결되는 것이 또한 가능하다. 본 발명에 따른 적합한 환형 화합물의 예로는 데카메틸 시클로펜타실록산 또는 헥사메틸 시클로트리실록산이 있다.
화학식 II, V의 단위에 있어서, R은 독립적으로 화학식 I에서 정의되는 바와 같을 수 있다. 화학식 II, V 중의 R은 더 바람직하게는 메틸 또는 페닐이다.
화학식 III의 단위는 일반적으로 비스(실릴알칸)으로 칭해진다. 화학식 III의 이들 비스(실릴알칸) 단위에 있어서, R1은 일반적으로 독립적으로, 임의로 작용기, 예컨대 방향족 또는 헤테로방향족 또는 헤테로원자, 예컨대 O, S, P 또는 N이 개재될 수 있는, 선형 또는 분지형 C1-C20-알킬리덴, -알케닐리덴 또는 알키닐리덴 기, 예를 들어 C1-C2- 또는 C3-알킬리덴 기, 또는 치환 또는 비치환 C5-C30-아릴렌이다. 화학식 III 중 R1은 바람직하게는 -CH2-CH2- 또는 -CH2-이다.
화학식 IV의 단위는 예를 들어 SiX4로부터 시작하여 제조될 수 있으며, 상기 식에서, X는 독립적으로 할로겐, 예를 들어 염소 또는 브롬, 또는 OR2이고, 여기서 R2는 C1-C6-알킬, 예를 들어 메틸, 에틸, 프로필이다.
모든 단위가 존재할 필요는 없지만 화학식 I, II, III, IV, V의 단위를 포함하는 중합체 또는 올리고머의 혼합물을 사용하는 것이 또한 가능하며, 단일 산소 가교체가 규소 원자들 사이에 존재한다.
본 발명에 따른 공정의 바람직한 실시양태에서, 사용되는 유전체는 배타적으로 화학식 I의 단위를 포함하는 단일중합체 또는 -올리고머 또는 블록 공중합체 또는 올리고머이며, 이때 단일 산소 가교체가 규소 원자들 사이에 있고 R은 특정된 바와 같이 정의된다.
본 발명에 따른 공정의 추가의 바람직한 실시양태에서, 사용되는 유전체는 화학식 II 및 III의 단위를 포함하는 올리고머 또는 중합체이며, 이때 단일 산소 가교체가 규소 원자들 사이에 있고 R은 특정된 바와 같이 정의된다. 본 발명에 따른 공정의 추가의 바람직한 실시양태에서, 사용되는 유전체는 화학식 I, II 및 III의 단위를 포함하는 올리고머 또는 중합체이며, 이때 단일 산소 가교체가 규소 원자들 사이에 있고 R은 특정된 바와 같이 정의된다.
올리고머에 있어서 본 발명에 따른 바람직한 사슬 길이는 10 내지 30개 단위이다.
중합체에 있어서 본 발명에 따른 바람직한 사슬 길이는 30개 초과의 단위이다.
언급된 단위 I, II, III, V의 적합한 전구체 화합물은 예를 들어 물, 에탄올 또는 할로겐 산, 예컨대 HCl 또는 HBr과 같은 소분자를 제거하여 중축합에 의해 단위에 사용되는 전구체 화합물의 상응하는 올리고머 및 중합체로 전환될 수 있는 화합물이다. 적합한 전구체 화합물의 예로는 하기가 있다:
Figure pct00003
Figure pct00004
일 실시양태에서, 본 발명에 따른 공정의 단계 (A)는 유기적 개질 실리카 화합물을 주성분으로 하는 하나 이상의 유전체 또는 이의 전구체 화합물을 포함하는 용액을 기판에 1회 또는 반복적으로 도포하여 이 용액으로 코팅된 기판을 수득하는 것을 포함한다.
본 발명에 따르면, "1회 또는 반복적으로"는 진술된 단계가 후속적으로 열처리하지 않고서 또는 후속적으로 열처리하면서 1회 또는 1회 초과로 수행될 수 있음을 의미한다. 단계 (A) 및/또는 (C)에서 용액 또는 분산액을 1회 도포하는 것이 바람직하다.
본 발명에 따르면, 단계 (A)에서 이 실시양태에서 적합한 용매는 유기적 개질 실리카 화합물, 특히 실세스퀴옥산 및/또는 실록산을 주성분으로 하는 것을 매우 상당히 많이 용해시킬 수 있는 것 전부이다.
본 발명에 따른 공정의 바람직한 실시양태에서, 단계 (A)에서의 용매는 물, 알코올, 예를 들어 메탄올, 에탄올, 프로판올, 예컨대 n-프로판올, 이소프로판올, n-부탄올, 메톡시프로판올, 에스테르, 예를 들어 에틸 아세테이트, 에틸 락테이트, 카르복실산, 예를 들어 포름산, 아세트산, 아미드, 아민, 에테르, 예를 들어 디에틸 에테르, 메틸 tert-부틸 에테르, 프로필렌 글리콜 모노메틸 에테르, 알데히드, 케톤, 예를 들어 아세톤, 메틸 펜틸 케톤, 시클로헥사논, 방향족 화합물, 예를 들어 톨루엔 및 이들의 혼합물로 이루어진 군으로부터 선택된다.
본 발명에 따르면, 이 용액의 농도는 이것이 본 발명에 따라 효율적으로 가공가능해지도록, 예를 들어 각각의 경우에 전체 용액을 기준으로 1 내지 60 중량%, 바람직하게는 10 내지 40 중량%, 더 바람직하게는 20 내지 30 중량%의 유기적 개질 실리카 화합물(들)이 되도록 선택된다. 상기 용액은 일반적으로 당업계의 숙련자에게 공지된 방법에 의해, 예를 들어 유전체 또는 이의 전구체를 용매 내로 도입함으로써 제조된다.
본 발명에 따른 공정의 단계 (A)의 이 실시양태에서, 용액은 유기적 개질 실리카 화합물을 주성분으로 하는, 특히 실세스퀴옥산 및/또는 실록산을 주성분으로 하는 유전체 또는 이의 전구체 화합물을 포함하는 용액은 단계 (B) 후에 충분히 두꺼운 유전체층이 수득되도록 하기에 충분한 양으로 기판에 도포된다. 일반적으로, 상응하는 유전체층의 두께는 100 nm 내지 2 ㎛, 바람직하게는 200 내지 800 nm이다.
제2 실시양태에서, 본 발명에 따른 공정의 단계 (A)는 하나 이상의 반도체 금속 산화물 또는 이의 전구체 화합물을 포함하는 용액 또는 분산액을 기판에 1회 또는 반복적으로 도포하여 상응하는 용액 또는 분산액으로 코팅된 기판을 수득하는 것을 포함한다.
본 발명에 따른 공정에서 사용가능한 반도체 금속 산화물은 일반적으로 당업계의 숙련자에게 적합한 것으로 공지된 모든 금속 산화물, 바람직하게는 산화아연(ZnO), 산화인듐, 산화갈륨, 산화주석, 산화알루미늄, 산화카드뮴 및 혼합 산화물과, 또한 도핑된 금속 산화물 및 이들의 혼합 산화물로부터 선택된 것이며, ZnO 및 예를 들어 Al, Ga, In 및/또는 Sn으로 도핑된, 도핑된 ZnO가 매우 특히 바람직하다.
따라서 본 발명은 또한 상기 하나 이상의 반도체 금속 산화물이 ZnO인 본 발명에 따른 공정에 관한 것이다.
본 발명에 따른 공정의 일 실시양태에서, 반도체 금속 산화물, 특히 ZnO는 분산액 중 금속 산화물의 형태로, 또는 전구체 화합물로서 사용된다.
따라서 본 발명은 바람직하게는 반도체 금속 산화물이 단계 (A) 또는 (C)에서 분산액 중 금속 산화물의 형태로 또는 전구체 화합물로서 사용되는 본 발명에 따른 공정에 관한 것이다.
분산가능한 형태의 ZnO의 예로는 임의로 리간드, 예를 들어 알킬아민, 히드록시알킬아민, 모노에틸 3-옥소글루타레이트, 티올, 메톡시에탄올 등을 포함하는 구체, 로드(rod)가 있다. 이러한 ZnO는 당업계의 숙련자에게 공지된 공정에 의해 적합한 분산제 중에 분산된다. 분산액 중 분산 ZnO의 양은 일반적으로 각각의 경우에 분산액을 기준으로 0.01 내지 30 중량%, 바람직하게는 0.1 내지 10 중량%, 더 바람직하게는 1 내지 5 중량%이다.
단계 (A)의 이러한 제2 실시양태에서, 용액 중 반도체 금속 산화물의 적합한 전구체 화합물을 사용하는 것이 바람직하다.
반도체 금속 산화물의 적합한 전구체 화합물은 예를 들어 상응하는 금속의 모노-, 디- 또는 폴리카르복실산 또는 모노-, 디- 또는 폴리카르복실산의 유도체의 카르복실레이트, 알콕시드, 히드록시드, 세미카르바지드, 카르바메이트, 히드록사메이트, 이소시아네이트, 아미딘, 아미드라존, 우레아 유도체, 히드록실아민, 옥심, 우레탄, 암모니아 착체, 아민, 포스핀, 암모늄 화합물, 아지드 및 이들의 혼합물로 이루어진 군으로부터 선택된다.
따라서 본 발명은 더욱 특히는 반도체 금속 산화물의 전구체 화합물이 상응하는 금속의 모노-, 디- 또는 폴리카르복실산 또는 모노-, 디- 또는 폴리카르복실산의 유도체의 카르복실레이트, 알콕시드, 히드록시드, 세미카르바지드, 카르바메이트, 히드록사메이트, 이소시아네이트, 아미딘, 아미드라존, 우레아 유도체, 히드록실아민, 옥심, 우레탄, 암모니아 착체, 아민, 포스핀, 암모늄 화합물, 아지드 및 이들의 혼합물로 이루어진 군으로부터 선택되는 본 발명에 따른 공정에 관한 것이다.
본 발명에 따른 특히 바람직한 ZnO에 있어서의 추가의 적합한 전구체 화합물은 아연염과 착화 시약의 조합, 예를 들어 아연염으로서 질산아연, 염화아연, 황산아연, 아세트산아연, 및 착화 시약으로서 유기 아민, 알코올 및/또는 카르복실산이다. 하기가 특히 바람직하다:
- 메톡시에탄올 또는 에탄올 중 2-에탄올아민을 포함하는 아세트산아연,
- 에틸렌디아민을 포함하는 질산아연,
- 헥사메틸렌디아민을 포함하는 질산아연,
- (2-알콕시이미노)알카노에이트를 포함하는 아연 착물.
일반적으로, 사용되는 반도체 금속 산화물의 전구체 화합물의 용액에 사용되는 용매는 사용되는 전구체 화합물이 전체 용액을 기준으로 0.01 중량% 이상의 정도로 용해되는 임의의 용매일 수 있다.
적합한 용매는 예를 들어 물, 알코올, 예를 들어 메탄올, 에탄올, 이소프로판올, n-프로판올, n-부탄올, 이소부탄올, tert-부탄올, 메톡시에탄올, 케톤, 예를 들어 아세톤, 에테르, 예를 들어 디에틸 에테르, 메틸 tert-부틸 에테르, 테트라히드로푸란, 디옥산, 디메톡시에탄, 에스테르, 방향족 화합물, 예를 들어 톨루엔, 자일렌 및 이들의 혼합물로 이루어진 군으로부터 선택된다. 본 발명에 따른 공정의 단계 (A)의 이러한 실시양태에서, 용매로서 수성, 알코올성 또는 에테르성 용액을 사용하는 것이 바람직하며, 물을 사용하는 것이 특히 바람직하다.
분산액이 단계 (A)의 이러한 실시양태에서 사용될 경우, 용매로서 언급된 물질이 분산제로 사용될 수 있다.
따라서 본 발명은 더욱 특히는 하나 이상의 반도체 금속 산화물 또는 이의 전구체 화합물을 포함하는 용액 또는 분산액을 위한 용매 또는 분산제가 알코올, 물, 에스테르, 카르복실산, 아민, 아미드, 에테르, 알데히드, 케톤, 방향족 화합물 및 이들의 혼합물로 이루어진 군으로부터 선택되는 본 발명에 따른 공정에 관한 것이다.
단계 (A)의 이러한 실시양태에서 바람직하게 사용되는 용액은 각각의 경우에 전체 용액을 기준으로 일반적으로 0.01 내지 20 중량%, 바람직하게는 0.1 내지 10 중량%, 더 바람직하게는 0.5 내지 5 중량%의 농도의 상기 하나 이상의 반도체 금속 산화물의 상기 하나 이상의 전구체 화합물을 포함한다.
본 발명에 따른 공정의 단계 (A)의 이러한 제2 실시양태에서, 일반적으로 실온 내지 350℃, 바람직하게는 100 내지 350℃, 더 바람직하게는 100 내지 250℃, 훨씬 더 바람직하게는 100 내지 170℃, 특히 140 내지 160℃, 예를 들어 150℃의 온도에서 반도체 금속 산화물로 전환될 수 있는 반도체 금속 산화물의 전구체 화합물을 사용하는 것이 바람직하다.
반도체 금속 산화물의 전구체 화합물로서 바람직하게 사용되는 상응하는 금속의 카르복실레이트로는 예를 들어 모노-, 디- 또는 폴리카르복실산 또는 모노-, 디- 또는 폴리카르복실산의 유도체를 포함하는 상응하는 금속의 화합물이 있다. 본 발명에 따르면, 모노-, 디- 또는 폴리카르복실산의 유도체는 상응하는 모노-, 디- 또는 폴리에스테르 또는 무수물 또는 아미드를 의미하는 것으로 이해된다. 본 발명에 따르면, 카르복실레이트 착체 중 중심 원자로 존재하는 금속 원자의 배위수는 일반적으로 3 내지 6이다.
산화아연이 반도체 금속 산화물로서 기판에 도포되는, 본 발명에 따른 특히 바람직한 경우에, 단계 (A)의 이 실시양태에서 사용되는 바람직한 카르복실레이트는 상응하는 아연 화합물이다. 바람직한 실시양태에서, 배위수가 3 내지 6인 카르복실산아연이 본 발명에 따라 사용되며, 이때 아연 상의 하나 이상의 리간드는 모노-, 디- 또는 폴리카르복실산 또는 모노-, 디- 또는 폴리카르복실산의 유도체의 군으로부터의 것이다.
단계 (A)의 이러한 실시양태에서, 전구체 화합물로서 일반적으로 170℃ 미만의 온도에서 산화아연 및 휘발성 생성물, 예를 들어 이산화탄소, 아세톤 등으로 분해되는 카르복실산아연 또는 이의 유도체를 사용하는 것이 또한 바람직하다. 이들 전구체 화합물의 최소 분해 온도는 예를 들어 50℃이며, 촉매적 활성화에서는 예를 들어 20℃이다.
본 발명에 따른 공정의 단계 (A)의 이러한 실시양태에서 전구체 화합물로서 사용되는 특히 바람직한 카르복실레이트는 하기 화학식 VI에 상응한다:
R3-M-O-C(O)-R4 (VI)
상기 식에서,
M은 Zn이며,
R3은 수소, 선형 또는 분지형 C1-C12-알킬, 선형 또는 분지형 C1-C12-헤테로알킬, 치환 또는 비치환 C5-C16-아르알킬, 선형 또는 분지형, 치환 또는 비치환 C5-C16-알르알킬, 선형 또는 분지형, 치환 또는 비치환 C5-C16-알크아릴, NR6R7 (여기서, R6 및 R7은 각각 독립적으로 Si-(C1-C6-알킬)3 또는 화학식 -O-C(O)-R4의 라디칼이며, R4의 정의는 하기에 주어져 있음)이고, 각각의 경우 이는 전자 공여체 캐릭터를 포함하는 작용기, 예를 들어 히드록실, 아미노, 알킬아미노, 아미도, 에테르 및/또는 옥소로 임의로 치환되며,
R4는 각각의 경우 전자 공여체 캐릭터를 포함하는 작용기, 예를 들어 히드록실, 아미노, 알킬아미노, 아미도, 에테르 및/또는 옥소로 임의로 치환되는, 선형 또는 분지형 C1-C12-알킬, 바람직하게는 C2-C12-알킬, 선형 또는 분지형 C1-C12-헤테로알킬, 바람직하게는 C2-C12-헤테로알킬, 치환 또는 비치환 C5-C16-아릴, 선형 또는 분지형, 치환 또는 비치환 C5-C16-아르알킬, 선형 또는 분지형, 치환 또는 비치환 C5-C16-알크아릴, 또는 하기 화학식:
Figure pct00005
의 라디칼이며,
R5는 O 및 CH2로부터 선택되며,
n, m, c는 각각 독립적으로 0, 1, 2 또는 3, 바람직하게는 0, 1, 2, 더 바람직하게는 0 또는 1이며,
R6은 O, C=O, -X4C=CH-, OCH2이며,
R7은 H, OH, OCH3, OC2H5, OSi(X1)(3-a-b)(X2)a(X3)b, CO2X5, OCO2X5, 바람직하게는 CO2X5이며,
X6은 C1 내지 C4 알킬, 바람직하게는 메틸, 에틸 및 tert-부틸, 가장 바람직하게는 에틸 및 tert-부틸로부터 선택되며,
a, b는 각각 독립적으로 0, 1, 2 또는 3이고 a와 b의 합계는 3 이하이며,
X1, X2, X3, X4, X5는 각각 독립적으로 H, C1 내지 C10 알킬, 바람직하게는 H 및 C1 내지 C4 알킬, 더 바람직하게는 H, 메틸 및 에틸로부터 선택되며,
d는 1 내지 100의 정수이며,
X6은 H, C1 내지 C10 알킬, 바람직하게는 H 및 C1 내지 C4 알킬, 더 바람직하게는 메틸 및 에틸로부터 선택된다.
화학식 VI의 화합물은 용액 형태, 바람직하게는 수성 용액 형태로 존재하며, 가능하게는 화학식 VI의 2개 이상의 분자의 다환식 부가물 또는 응집체의 형태로 존재하고, 이는 본 발명에 또한 포함된다.
매우 특히 바람직한 카르복실레이트, 특히 카르복실산아연에 존재하는 리간드는 모노알킬 3-옥소글루타레이트, 예를 들어 모노메틸 3-옥소글루타레이트, 모노에틸 3-옥소글루타레이트, 모노알킬 말로네이트, 예를 들어 모노메틸 말로네이트, 모노에틸 말로네이트 및 이들의 혼합물로 이루어진 군으로부터 선택된다.
본 발명에 따른 공정의 단계 (C)에서 전구체 화합물로서 사용되는 카르복실산아연의 바람직한 예로는 화학식 VII Zn[(EtOC(O)CH2C(O)CH2COO)2]의 화합물이다.
본 발명에서 실험식 및/또는 구조식으로 재현되는 화합물에서, 용매 분자, 예를 들어 물 등이 화합물에 존재하는 것이 가능할 수 있다.
화학식 VI의 화합물의 제조 방법, 예를 들어 0℃에서 헥산에서 화학량론적 양의 모노에틸 3-옥소글루타레이트와 디에틸아연의 반응에 의한 것이 당업계의 숙련자에게 그 자체 공지되어 있다.
본 발명에 따른 공정의 단계 (A)의 이러한 실시양태에서 전구체 화합물로서 사용되는, 그리고 화학식 VI의 두 분자의 부가물의 형태인 카르복실산아연의 추가의 특히 바람직한 예로는 하기 화학식 VIII의 화합물이 있다:
Figure pct00006
화학식 VIII의 화합물은 또한 예를 들어 실온에서 벤젠 또는 톨루엔에서 등몰량의 모노에틸 3-옥소글루타레이트 및 아연 비스[비스(트리메틸실릴)아미드]의 반응에 의해 당업계의 숙련자에게 공지된 공정에 의해 제조가능하다.
본 발명에 따른 공정의 단계 (A)의 이러한 실시양태에서 전구체 화합물로서 사용되는 카르복실산아연의 추가의 특히 바람직한 예로는 하기 화학식 IX의 화합물이 있다:
Figure pct00007
화학식 IX의 화합물은 또한 당업계의 숙련자에게 공지된 공정에 의해 제조가능하다.
카르복실산아연의 추가의 바람직한 예로는 전자 공여 작용체를 갖는 화학식 IXa Zn[(NH2CH2COO)2(H2O)]의 화합물이 있다.
본 발명에 따른 공정의 단계 (A)의 이러한 실시양태에서 전구체 화합물로서 사용되는 카르복실산아연의 추가의 특히 바람직한 예로는 화학식 IXb Zn[{R8R9N-N=C(CH3)CO2}2 (H2O)2}의 화합물이 있으며, 이는 또한 카르복실레이트기에 대하여 알파 위치에서 전자 공여 작용체를 갖는다.
Figure pct00008
카르복실산아연의 추가의 바람직한 예로는 하기 화학식 IXc의 화합물이 있다:
Figure pct00009
상기 식에서, R8=R9=메틸이거나, 또는 R8=H이고 R9=C(O)Me이다.
본 발명에 따른 공정의 단계 (A)의 이러한 실시양태에서, 상기 하나 이상의 금속 산화물의 전구체 화합물로 상응하는 금속의 알콕시드를 사용하는 것이 또한 바람직하다.
금속 원자의 배위수가 3 내지 6인 금속 알콕시드를 전구체 화합물로서 사용하는 것이 바람직하다. 산화아연이 반도체 금속 산화물로 사용되는 특히 바람직한 경우에, 특히 배위수가 3 내지 6인 아연 알콕시드 착체가 사용되며, 여기서, 하나 이상의 리간드는 알콕시드이다. 본 발명에 따른 존재하는 이들 배위수는 동일하거나 또는 상이한 분자들을 서로에게 부가함으로써 본 발명에 따라 사용되는 전구체 화합물에서 달성된다.
특히 바람직한 실시양태에서, 사용되는 전구체 화합물은 일반적으로 170℃ 미만의 온도에서 분해되는 아연 알콕시드이다. 이들 전구체 화합물의 최소 분해 온도는 예를 들어 50℃이거나, 또는 촉매적 활성화에 의해서는 20℃이다.
특히 바람직한 실시양태에서, 본 발명에 따른 공정의 단계 (A)에서 전구체 화합물로서 사용되는 금속 알콕시드는 하기 화학식 X, 또는 헤테로큐반, 예를 들어 (Et-Zn-OEt)4 또는 Zn7O8Me14 (화학식 Xb)에 상응한다:
(R10O)o-M-(R11)p (X)
상기 식에서,
M은 Zn이며,
R10은 선형 또는 분지형 C1-C12-알킬, 선형 또는 분지형 C1-C12-헤테로알킬, 치환 또는 비치환 C5-C16-아릴, 선형 또는 분지형, 치환 또는 비치환 C5-C16-아르알킬, 선형 또는 분지형, 치환 또는 비치환 C5-C16-알크아릴, 바람직하게는 선형 또는 분지형 C1-C6-알킬, 특히 메틸 또는 에틸이고 각각의 경우 이는 전자 공여체 캐릭터를 포함하는 작용기, 예를 들어 히드록실, 아미노, 알킬아미노, 아미도, 에테르 및/또는 옥소로 임의로 치환되며,
R11은 수소, 선형 또는 분지형 C1-C12-알킬, 선형 또는 분지형 C1-C12-헤테로알킬, 치환 또는 비치환 C5-C16-아릴, 선형 또는 분지형, 치환 또는 비치환 C5-C16-아르알킬, 선형 또는 분지형, 치환 또는 비치환 C5-C16-알크아릴, NR12R13 (여기서, R12 및 R13은 각각 독립적으로 Si-(C1-C6-알킬)3 또는 R10의 정의가 상기에 명시된 화학식 -O-C(O)-R10의 라디칼임)이고, 각각의 경우 이는 전자 공여체 캐릭터를 포함하는 작용기, 예를 들어 히드록실, 아미노, 알킬아미노, 아미도, 에테르 및/또는 옥소로 임의로 치환되고, R10 및 R11은 더 바람직하게는 서로 독립적으로 선형 또는 분지형 C1-C6-알킬, 특히 메틸 또는 에틸이며,
o는 1 또는 2이며,
p는 0 또는 1이며, 여기서, 상기 인덱스는 화학식 X의 전기적 비하전 화합물이 존재하게 되도록 o + p = 2가 되도록 선택된다.
화학식 X의 특히 바람직한 화합물은 메톡시메틸아연 또는 에톡시에틸아연이다.
본 발명에 따른 공정의 단계 (A)의 이러한 실시양태에서 전구체 화합물로 사용되는 아연 알콕시드의 추가의 바람직한 예로는 하기 화학식 Xa, Xb 및 Xc의 화합물이 있다:
Figure pct00010
본 발명에 따른 공정의 추가의 바람직한 실시양태에서, 사용되는 상기 하나 이상의 반도체 금속 산화물의 상기 하나 이상의 전구체 화합물은 상응하는 금속의 히드록시드, 세미카르바지드, 카르바메이트, 히드록사메이트, 이소시아네이트, 아미딘, 아미드라존, 우레아 유도체, 히드록실아민, 옥심, 우레탄, 암모니아 착체, 아민, 아미드, 포스핀, 암모늄 화합물, 아지드 또는 이들의 혼합물, 더 바람직하게는 상응하는 금속의 히드록소 착체이다.
전구체 화합물로서 히드록소-금속 착체, 그렇지 않으면 아쿠오 착체를 사용하는 것이 바람직하며, 여기서, 금속 원자의 배위수는 4 내지 6이다.
산화아연이 반도체 금속 산화물로 사용되는 특히 바람직한 경우에 있어서, 특히 배위수가 4 내지 6인 아연 착체가 사용된다.
특히 바람직한 실시양태에서, 사용되는 전구체 화합물은 일반적으로 150℃ 미만의 온도에서 반도체 금속 산화물 및 휘발성 생성물, 예를 들어 암모니아로 분해되는 히드록소-금속 착체이다. 이들 전구체 화합물의 최소 분해 온도는 예를 들어 50℃, 또는 예를 들어 촉매적 활성화에 의하면 20℃이다.
특히 바람직한 실시양태에서, 이들 화합물은 하기 화학식 XI에 상응한다:
[(A)q(B)r(C)s(OH)tZn]u (XI)
상기 식에서,
A, B, C는 각각 독립적으로, 각각의 R13이 독립적으로 수소, C1-C6-알킬, C5-C12-아릴, C5-C12-아르알킬, C5-C12-알크아릴인 R13 3N, R13이 상기에 정의된 바와 같은 N2R13 4, R13이 상기에 정의된 바와 같은 NR13 2OH, R13이 상기에 정의된 바와 같은 (NR13 2)2C=O, R13이 상기에 정의된 바와 같은 R13N-CO2 -, N3 -, NCO-, 아세토히드라지드, 아미드라존, 세미카르바지드, 각각의 R14가 독립적으로 수소, 메틸 또는 에틸인 R14 3P, R14가 상기에 정의된 바와 같은 R14 3As, 옥심, 우레탄, 테트라히드로푸란(THF), 디포름아미드, 디메틸포름아미드(DMF), 아세톤, 물, C1-C12-알킬, 탄소 원자수 2 내지 12의 에테르, 예를 들어 1,2-디메톡시에탄(DME), 탄소 원자수 4 내지 12의 환형 에테르, 예를 들어 디옥산, 특히 NH3 및/또는 OH이며,
q, r, s, t는 각각 독립적으로 0-10, 바람직하게는 0-6, 더 바람직하게는 0-4이고, 바람직하게는 t=2이며,
u는 1-10이고, 바람직하게는 u=1이며,
여기서, q, r, s, t, u는 화학식 XI의 전기적 비하전 화합물이 존재하도록 선택된다.
본 발명에 따른 공정의 단계 (A)의 이러한 실시양태에서, 상기 하나 이상의 전구체 화합물로서 x, y 및 z가 각각 독립적으로 0.01 내지 10인 무기 착체 [(OH)x(NH3)yZn]z, 가장 바람직하게는 x=2, y=2 또는 4, 그리고 z=1인 [(OH)x(NH3)yZn]z를 사용하는 것이 바람직하며, 여기서, x, y 및 z는 명시된 착체가 전기적으로 비하전되도록 선택된다.
따라서 본 발명은 바람직하게는 사용되는 반도체 금속 산화물의 상기 하나 이상의 전구체 화합물이 무기 착체 [(OH)x(NH3)yZn]z인 본 발명에 따른 공정에 관한 것이며, 여기서, x, y 및 z는 각각 독립적으로 0.01 내지 10이고, x, y 및 z는 언급된 착체가 전기적으로 비하전되도록 선택된다.
이러한 바람직한 전구체 화합물은 일반적으로 당업계의 숙련자에게 공지된 모든 공정에 의해, 예를 들어 질산아연을 수산화나트륨 용액과 반응시키고 후속적으로 암모니아로 처리함으로써 제조될 수 있으며, 이는 예를 들어 문헌[S. Meiers et al., J. Am. Soc., 130(51), 2008, 17603-17609]에 기술되어 있다.
특히 바람직한 실시양태에서, 이러한 착체는 산화아연 또는 수산화아연을 암모니아와 반응시킴으로써 수득된다.
따라서 또한 본 발명은 특히 단계 (A)의 이러한 실시양태에서 상기 하나 이상의 반도체 금속 산화물에 사용되는 상기 하나 이상의 전구체 화합물이 [(OH)x(NH3)yZn]z인 본 발명에 따른 공정에 관한 것이며, 여기서, x, y 및 z는 언급된 착체가 전기적으로 비하전되도록 각각 독립적으로 0.01 내지 10이고, 이는 산화아연 또는 수산화아연과 암모니아의 반응에 의해 수득된다. 특히 바람직한 실시양태에서, x=2이고 y=2 또는 y=4이고 z=1이고, 따라서 [(OH)2(NH3)2Zn] 또는 [(OH)2(NH3)4Zn]을 사용하는 것이 특히 바람직하다.
단계 (A)의 이러한 실시양태에서 전구체 화합물로서 바람직하게 사용되는, x, y 및 z가 각각 독립적으로 0.01 내지 10인 전기적 비하전 [(OH)x(NH3)yZn]z는 제조에 사용되는 반응물로부터 기원하는 임의의 불순물, 예를 들어 외래 이온, 예컨대 Na+, K+, NO3 - 등을 이것이 포함하지 않는다는 면에서 주목할 만하다. 예를 들어, 이들 화합물의 순도는 >99%, 바람직하게는 >99.5%, 더 바람직하게는 99.9% 초과이다. 본 발명에 따르면, 이러한 특히 순수한 출발 화합물로부터 반도체 산화아연층을 수득하는 것이 가능한데, 상기 층도 특히 높은 순도를 갖는다. 이러한 높은 순도는 예를 들어 상기 층들의 반도체 특성에 긍정적인 영향을 미친다.
이러한 바람직한 전구체 화합물은 바람직하게는 제1 단계에서, 처음에 적합한 반응기에 고형 산화아연 또는 수산화아연 또는 이들의 혼합물을 충전시킴으로써 수득된다. 그 후 이러한 고형 산화아연 및/또는 수산화아연은 바람직하게는 적합한 용매 중 암모니아(NH3)의 용액으로 처리된다.
용매는 바람직하게는 수성 용매, 예를 들어 알코올성 수성 용액, 또는 물, 더 바람직하게는 물이다. 각각의 경우에 전체 용액을 기준으로 암모니아는 바람직하게는 이러한 수성 용액 중에 1 내지 18 mol/ℓ, 바람직하게는 2 내지 15 mol/ℓ, 더 바람직하게는 3 내지 12 mol/ℓ의 농도로 존재한다. 충분한 양의 암모니아 용액을 고형 산화아연에 첨가하여 산화아연이 일반적으로 0.01 내지 2 mol/ℓ, 바람직하게는 0.1 내지 1 mol/ℓ, 더 바람직하게는 0.1 내지 0.5 mol/ℓ의 농도로 존재하는 반응 혼합물을 수득한다. 또한 임의로 액체 암모니아에서 직접적으로 작업하는 것이 가능하다.
그 후, 그렇게 수득된 반응 혼합물은 일반적으로 10 내지 120℃, 바람직하게는 10 내지 60℃, 더 바람직하게는 20 내지 30℃의 온도에서 교반된다. 일반적으로, 현탁액은 완전한 전환이 수득될 때까지, 예를 들어 2 내지 72시간 동안, 바람직하게는 2 내지 24시간 동안 교반된다. 반응의 완료시에, 요망되는 생성물은 용매, 특히 물에 용해되어 존재한다. 존재하는 임의의 현탁 물질을 제거하기 위하여, 생성된 용액을 임의로 예를 들어 여과에 의해 정제할 수 있다. 따라서 요망되는 생성물이 특히 높은 순도로, 바람직하게는 수성 용액에서 수득된다.
반도체 금속 산화물 또는 이들의 전구체 화합물을 포함하는 상응하는 용액 또는 분산액의 제조 방법은 당업계의 숙련자에게 그 자체 공지되어 있다.
본 발명에 따른 공정의 단계 (A)의 이러한 실시양태에서, 각각의 경우에 전체 용액을 기준으로 0.01 내지 20 중량%, 바람직하게는 0.1 내지 10 중량%, 더 바람직하게는 0.5 내지 5 중량%의 농도로 상기 하나 이상의 반도체 금속 산화물의 상기 하나 이상의 전구체 화합물을 포함하는 용액이 사용된다. 열처리 후 충분히 두꺼운 반도체층이 수득되게 하기에 충분한 양의 용액 또는 분산액이 단계 (A)에서 기판에 도포된다.
일반적으로, 상응하는 반도체 금속 산화물 층의 두께는 5 내지 250 nm, 바람직하게는 5 내지 50 nm이다.
본 발명에 따른 공정의 단계 (A)의 이러한 실시양태에서 사용되는 용액 또는 분산액은 반도체 금속 산화물을 도핑하는 역할을 하는 추가의 금속 양이온을 또한 추가로 포함할 수 있다. 특히 바람직한 실시양태에서, 이들 금속 양이온은 Al3 +, In3 +, Sn4 +, Ga3 + 및 이들의 혼합물로 이루어진 군으로부터 선택된다. 이들 금속 양이온은 용액 내로 별도로 도입될 수 있거나, 또는 본 발명의 전구체 화합물에 이미 존재할 수도 있다.
단계 (A)의 이러한 실시양태에서 용액을 제조하기 위하여, 언급된 도판트 금속 양이온이 금속 산화물, 금속 수산화물, 금속 알콕시드의 형태로, 또는 용해성 착체의 형태로 첨가될 수 있다. 언급된 도판트는 본 발명에 따른 공정의 단계 (A)에서 Zn을 기준으로 일반적으로 0.02 내지 10 mol%의 양으로, 바람직하게는 Zn을 기준으로 0.1 내지 5 mol%의 양으로 용액에 첨가될 수 있다.
따라서 본 발명은 또한 반도체 금속 산화물이 Al3 +, In3 +, Sn4 +, Ga3 + 및 이들의 조합으로 이루어진 군으로부터 선택되는 금속 양이온으로 도핑된 본 발명에 따른 공정에 관한 것이다.
용액 또는 분산액은 본 발명에 따른 공정의 단계 (A)에서 당업계의 숙련자에게 공지되고 용액 또는 분산액을 기판에 도포하기에 적합한 모든 액체 가공 공정, 예를 들어 스핀 코팅, 스프레이 코팅, 딥 코팅, 드롭 캐스팅 또는 인쇄, 예를 들어 잉크젯 인쇄, 플렉소그래픽(flexographic) 인쇄 또는 그라비어(gravure) 인쇄에 의해 도포될 수 있다.
따라서 바람직한 실시양태에서 본 발명은 용액 또는 분산액이 단계 (A)에서 스핀 코팅, 스프레이 코팅, 딥 코팅, 드롭 캐스팅 및/또는 인쇄에 의해 도포되는 본 발명에 따른 공정에 관한 것이다.
용액 또는 분산액은 더 바람직하게는 단계 (A)에서 스핀 코팅 또는 잉크젯 인쇄에 의해 도포된다.
따라서 본 발명은 더욱 특히는 용액 또는 분산액이 단계 (A)에서 스핀 코팅에 의해 도포되는 본 발명에 따른 공정에 관한 것이다.
일반적으로, 당업계의 숙련자에게 공지된 모든 기판, 예를 들어, Si 웨이퍼, 유리, 세라믹, 금속, 금속 산화물, 반금속 산화물, 중합체, 예컨대 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리이미드, 폴리카르보네이트, 폴리아크릴레이트, 폴리스티렌, 폴리술폰 등을 코팅하는 것이 본 발명에 따른 공정에 의해 가능하다.
본 발명에 따른 공정의 바람직한 실시양태에서, 기판은 가요성 중합체로부터 선택되며, 예를 들어 폴리에스테르, 예를 들어 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리이미드 및 이들의 혼합물로 이루어진 군으로부터 선택된다.
따라서 본 발명은 또한 기판이 가요성 기판인 본 발명에 따른 공정에 관한 것이다. 더욱 특히는 본 발명은 가요성 기판이 폴리에스테르, 예를 들어 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리이미드 및 이들의 혼합물로 이루어진 군으로부터 선택되는 본 발명에 따른 공정에 관한 것이다.
본 발명에 따른 공정의 단계 (A)에서, 언급된 기판은 언급된 용액 또는 분산액과 같은 것으로 코팅될 수 있으며, 즉, 용액 또는 분산액은 단계 (A)에서 기판에 직접적으로 도포된다.
요망되는 기하학적 특성에 따라, 단계 (A)에서 사용되는 기판은 또한 이미 다른, 임의로 구조화된 층, 예를 들어 소스, 드레인 또는 게이트 전극을 가질 수 있다. 이들은 당업계의 숙련자에게 공지된 공정에 의해, 예를 들어 열증착, 스프터링법 또는 인쇄에 의해 도포될 수 있으며, 이는 예를 들어 국제 특허 공개 제WO 2005/093848호에 기술된 바와 같다.
일반적으로 본 발명에 따른 공정의 단계 (A)는 실온에서 수행된다.
단계 (A)는 제1 실시양태에 따르면 유기적 개질 실리카 화합물을 주성분으로 하는, 특히 실세스퀴옥산 및/또는 실록산을 주성분으로 하는 유전체 또는 전구체 화합물을 포함하는 용액으로 코팅된, 또는 제2 실시양태에 따르면 하나 이상의 반도체 금속 산화물 또는 이의 전구체 화합물을 포함하는 용액 또는 분산액으로 코팅된 기판을 생성한다.
단계 (B):
본 발명에 따른 공정의 단계 (B)는 유전체 또는 반도체 금속 산화물로 코팅된 기판을 수득하기 위하여 실온 내지 350℃의 온도에서 단계 (A)로부터의 코팅된 기판을 열처리하는 것을 포함한다.
일반적으로, 단계 (B)는 기판의 가열을 위한 당업계의 숙련자에게 공지된 모든 장치, 예를 들어 핫플레이트, 오븐, 건조 캐비넷, 핫에어건(hot air gun), 벨트형 하소기 또는 기후 제어식 캐비넷을 이용하여 수행될 수 있다.
단계 (B)에서, 제1 실시양태에서, 기판 상에 존재하는, 유기적 개질 실리카 화합물을 주성분으로 하는, 특히 실세스퀴옥산 및/또는 실록산을 주성분으로 하는 유전체 또는 이의 전구체 화합물을 포함하는 용액은 고형 유전체층으로 전환된다. 단계 (B)의 제2 실시양태에서, 하나 이상의 반도체 금속 산화물 또는 이의 전구체 화합물을 포함하는 용액 또는 분산액은 반도체 금속 산화물층으로 전환된다.
본 발명에 따르면, 단계 (B)의 제1 실시양태에서, 배타적으로 용매는 유기적 개질 실리카 화합물을 주성분으로 하는, 특히 실세스퀴옥산 및/또는 실록산을 주성분으로 하는 고형 유전체를 수득하기 위하여 증발에 의해 제거되는 것이 가능하다. 본 발명에 따르면, 단계 (B)에서의 열처리의 결과로서 존재하는 실세스퀴옥산 및 존재할 수 있는 전술한 추가의 단위는 서로와 (공)중합되고/되거나 가교결합될 수 있음이 또한 가능하다. 또한 이들 두 작업의 조합이 단계 (B)에서 일어나는 것이 가능하다.
본 발명에 따른 공정의 단계 (B)의 제1 실시양태는 실온 내지 350℃, 바람직하게는 100 내지 350℃, 더 바람직하게는 100 내지 250℃, 훨씬 더 바람직하게는 100 내지 170℃, 특히 140 내지 160℃, 예를 들어 150℃의 온도에서 수행된다.
이들 낮은 온도에 의해서, 특히 유전체층의 제조 동안 변형되지 않고 열분해되지 않는 가요성 중합체 기판을 사용하는 것이 가능하다.
본 발명에 따른 공정의 단계 (B)의 제1 실시양태는 불활성 또는 산화 분위기에서 또는 감압 하에서, 예를 들어 질소, 아르곤 등의 하에서, 또는 공기 하에서, 바람직하게는 공기 하에서 수행될 수 있다.
가열의 완료시에, 코팅된 기판은 당업계의 숙련자에게 공지된 추가의 처리 공정, 예를 들어 플라스마 처리에 처해질 수 있다.
따라서 본 발명은 바람직하게는 단계 (B) 후에 및/또는 단계 (D) 후에, 바람직하게는 단계 (B) 후에, 특히 바람직하게는 단계 (A)에서 유기적 개질 실리카 화합물을 주성분으로 하는 하나 이상의 유전체 또는 이의 전구체를 포함하는 용액이 도포되었을 경우 플라스마 처리가 행해지는 본 발명에 따른 공정에 관한 것이다.
본 발명에 따른 바람직한 플라스마 처리, 바람직하게는 산소 플라스마 처리는 당업계의 숙련자에게 그 자체 공지되어 있다.
단계 (B)에서, 본 발명에 따른 공정의 제1 실시양태에 따르면, 유기적 개질 실리카 화합물을 주성분으로 하는, 특히 실세스퀴옥산 및/또는 실록산을 주성분으로 하는 유전체로 코팅된 기판이 수득되며, 이는 또한 추가의 층, 예를 들어 소스, 드레인 및/또는 게이트 전극을 임의로 가질 수 있다.
본 발명에 따른 공정의 단계 (B)의 제2 실시양태에서, 기판 상에 존재하는 반도체 금속 산화물 또는 이의 전구체 화합물을 포함하는 용액 또는 분산액이 고형 반도체 금속 산화물층으로 전환된다.
본 발명에 따르면, 단계 (B)의 이러한 실시양태에서, 배타적으로 용매 또는 분산제는 유전체 상의 고형 반도체 금속 산화물층을 수득하기 위하여 증발에 의해 제거되는 것이 가능하다. 본 발명에 따르면, 단계 (B)에서 열처리는 리간드를 제거하거나 또는 존재하는 전구체 화합물을 반도체 금속 산화물로 전환시키는 것이 또한 가능하다.
이 실시양태에서, 본 발명에 따른 공정의 단계 (B)는 실온 내지 350℃, 바람직하게는 100 내지 350℃, 더 바람직하게는 100 내지 250℃, 훨씬 더 바람직하게는 100 내지 170℃, 특히 140 내지 160℃, 예를 들어 150℃의 온도에서 수행된다.
이 실시양태에서, 본 발명에 따른 공정의 단계 (B)는 불활성 또는 산화 분위기에서 또는 감압 하에서, 예를 들어 질소, 아르곤 등의 하에서, 또는 공기 하에서, 바람직하게는 공기 하에서 수행될 수 있다.
이러한 제2 실시양태에 따른 단계 (B)에서는 고형 반도체 금속 산화물 층 및 임의로 추가의 층, 예를 들어 소스, 드레인 및/또는 게이트 전극이 제공된 기판이 생성된다.
본 발명에 따른 공정의 단계 (B) 후에, 둘 모두의 실시양태에서 전자 부품을 수득하기 위하여 당업계의 숙련자에게 공지된 추가의 처리 공정, 예를 들어 전기적 접촉부, 특히 소스 및/또는 드레인 접촉부를 생성하기 위하여 알루미늄의 열증착을, 이것이 단계 (A) 전에 이미 행해진 것이 아니라면, 실시하는 것이 가능하다. 이들 추가의 처리 공정은 또한 이후의 공정 단계에서 또는 이후의 공정 단계 후에 행해질 수 있다.
단계 (C):
제1 실시양태에서, 본 발명에 따른 공정의 단계 (C)는 단계 (A)에서 유기적 개질 실리카 화합물을 주성분으로 하는 하나 이상의 유전체 또는 이의 전구체 화합물을 포함하는 용액을 도포하였을 경우, 하나 이상의 반도체 금속 산화물 또는 이의 전구체 화합물을 포함하는 용액 또는 분산액을 단계 (B)로부터의 기판에 1회 또는 반복적으로 도포하거나,
또는
제2 실시양태에서, 단계 (A)에서 하나 이상의 반도체 금속 산화물 또는 전구체 화합물을 포함하는 용액 또는 분산액을 도포하였을 경우, 유기적 개질 실리카 화합물을 주성분으로 하는 하나 이상의 유전체 또는 이의 전구체 화합물을 포함하는 용액을 단계 (B)로부터의 기판에 1회 또는 반복적으로 도포하여 상응하는 용액 또는 분산액으로 코팅된 기판을 수득하는 것을 포함한다.
제조할 전자 부품에서 요망되는 기하학적 특성에 따라, 본 발명에 따른 공정의 단계 (A)에서 유전체층(제1 실시양태) 또는 반도체 금속 산화물층(제2 실시양태) 중 어느 하나가 도포된다.
본 발명에 따른 공정의 단계 (C)에서, 각각의 경우에 다른 하나의 층이 이제 도포되며, 즉, 제1 실시양태에서, 단계 (C)에서 하나 이상의 반도체 금속 산화물 또는 이의 전구체 화합물을 포함하는 용액 또는 분산액이 도포되거나, 또는 제2 실시양태에서, 단계 (C)에서 유기적 개질 실리카 화합물을 주성분으로 하는 하나 이상의 유전체의 용액 또는 이의 전구체 화합물의 용액을 도포한다.
상응하는 유기적 개질 실리카 화합물을 주성분으로 하는 하나 이상의 유전체 또는 이의 전구체 화합물 및 반도체 금속 산화물 또는 이의 전구체 화합물과 관련하여, 단계 (A)에 관한 진술을 참조한다.
본 발명에 따른 공정의 단계 (C)에서의 코팅은 일반적으로 당업계의 숙련자에게 공지된 그리고 용액을 기판에 도포하기에 적합한 액체 가공을 위한 모든 공정, 예를 들어 스핀 코팅, 스프레이 코팅, 딥 코팅, 드롭 캐스팅 또는 인쇄, 예를 들어 잉크젯 인쇄, 플렉소그래픽 인쇄 또는 그라비어 인쇄에 의해 행해질 수 있다.
따라서 바람직한 실시양태에서 본 발명은 단계 (C)에서의 코팅을 스핀 코팅, 스프레이 코팅, 딥 코팅, 드롭 캐스팅 및/또는 인쇄에 의해 행하는 본 발명에 따른 공정에 관한 것이다.
더욱 특히는, 본 발명은 단계 (A) 및/또는 (C)에서의 코팅을 스핀 코팅, 스프레이 코팅, 딥 코팅, 드롭 캐스팅 또는 인쇄에 의해 행하는 본 발명에 따른 공정에 관한 것이다.
단계 (C)에서 스핀 코팅 또는 잉크젯 인쇄에 의해 코팅을 도포하는 것이 특히 바람직하다. 이들 공정은 당업계의 숙련자에게 그 자체 공지되어 있다.
본 발명에 따른 공정의 단계 (C)는 일반적으로 실온에서 수행된다.
제1 실시양태에서, 본 발명에 따른 공정의 단계 (C)에서는 하나 이상의 반도체 금속 산화물 또는 이의 전구체 화합물의 용액 또는 분산액으로 코팅된 그리고 반도체 금속 산화물 층을 갖는 기판이 생성된다. 제2 실시양태에서는 유기적 개질 실리카 화합물을 주성분으로 하는 유전체 또는 이의 전구체 화합물을 포함하는 용액으로 코팅된 그리고 반도체 금속 산화물 층을 갖는 기판이 생성된다. 둘 모두의 실시양태에서 추가의 층이 존재할 수 있다.
단계 (D):
본 발명에 따른 공정의 단계 (D)는 유전체 또는 반도체 금속 산화물로 코팅된 기판을 수득하기 위하여 실온 내지 350℃의 온도에서 단계 (C)로부터의 코팅된 기판을 열처리하는 것을 포함한다.
일반적으로, 단계 (D)는 기판의 가열을 위한 당업계의 숙련자에게 공지된 모든 장치, 예를 들어 핫플레이트, 오븐, 건조 캐비넷, 핫에어건, 벨트형 하소기 또는 기후 제어식 캐비넷을 이용하여 수행될 수 있다.
본 발명에 따른 공정의 단계 (D)는 일반적으로 실온 내지 350℃의 온도, 바람직하게는 100 내지 350℃, 더 바람직하게는 100 내지 250℃, 훨씬 더 바람직하게는 100 내지 170℃, 특히 140 내지 160℃, 예를 들어 150℃의 온도에서 수행된다.
특히 바람직한 실시양태에서, 본 발명은 단계 (B) 및/또는 단계 (D)가 100 내지 170℃, 특히 140 내지 160℃, 예를 들어 150℃의 온도에서 수행되는 본 발명에 따른 공정에 관한 것이다.
일반적으로 단계 (D)는 단계 (B)와 유사하게 수행된다.
본 발명에 따라 제조가능한 전자 부품으로는 예를 들어 FET(전계 발광 트랜지스터), 또는 이를 포함하는 부품, 예컨대 RFID 태그, 디스플레이 또는 CMOS 아키텍처(architecture)가 있다.
본 발명에 따르면, 유전체층 및 반도체 금속 산화물층이 실온 내지 350℃, 바람직하게는 100 내지 170℃의 온도에서 제조될 수 있어서 중합체 기판을 이의 열변형 또는 열분해 없이 코팅하는 것이 또한 가능하다는 점에서 본 발명에 따른 공정은 주목할 만하다. 따라서, 가요성 기판을 주요소로 하는 전자 부품을 제공하는 경로가 제공된다. 본 발명이 특히 간단하고 저렴하고 광범위한 공정 체제로 유명하다는 것이 본 발명의 추가의 이점이다. 더욱 특히는 이것은, 예를 들어 인쇄 기술의 이용과, 반도체 재료, 특히 n-반도체 재료로서 유기 유기 재료 대신 합성이 극히 간단하고 저렴하며 광학적으로 투명한 대개 비독성인 산화 비민감성 금속 산화물, 특히 ZnO를 이용하는 것을 가능하게 하는, 용액으로부터의 유전체 및 반도체 재료의 가공가능성의 옵션을 포함한다. 게다가, 본 발명은 전자 부품, 특히 FET의 작업성과 관련하여 유전체 및 반도체 재료의 특히 적합한 선택으로 주목할 만하다.
따라서 본 발명은 또한 본 발명에 따른 공정에 의해 제조가능한 전자 부품에 관한 것이다.
더욱이, 본 발명은 또한 폴리에스테르, 예를 들어 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리이미드, 폴리카르보네이트, 폴리술폰 및 이들의 혼합물로 이루어진 군으로부터 선택된 하나 이상의 가요성 기판, 유기적 개질 실리카 화합물을 주성분으로 하는 하나 이상의 유전체, 및 하나 이상의 반도체 금속 산화물을 포함하는 전자 부품에 관한 것이다.
본 발명의 바람직한 실시양태에서, 본 발명에 따른 전자 부품은 FET이다.
따라서 본 발명은 바람직하게는 본 발명에 따른 전자 부품에 관한 것이며, 여기서 이것은 FET이다.
단일한 일반적인 그리고 바람직한 실시양태에 있어서의 본 발명에 따른 전자 부품과 관련하여, 본 출원에 따른 공정과 관련하여 언급된 것과 동일한 것이 적용된다. 특히, 상기 하나 이상의 기판과 관련하여, 유기적 개질 실리카 화합물을 주성분으로 하는 상기 하나 이상의 유전체와 관련하여, 그리고 상기 하나 이상의 반도체 금속 산화물과 관련하여 상기한 것이 적용된다.
본 발명에 따른 이러한 전자 부품은 일반적으로 당업계의 숙련자에게 공지된 모든 공정에 따라 제조될 수 있다. 바람직하게는 본 발명에 따른 전자 부품은 본 발명에 따른 상기 공정에 따라 제조된다.
본 발명에 따른 전자 부품에 있어서, 모든 가능한 기하학적 특성, 특히 하기가 수득가능하다:
1: 당업계의 숙련자에게 기저부 게이트 상부 접촉부로 공지된 기판, 유전체, 반도체, 바람직하게는 기판, 게이트, 유전체, 반도체, 소스 및 드레인
2. 당업계의 숙련자에게 기저부 게이트 기저부 접촉부로 공지된 기판, 유전체, 반도체, 바람직하게는 기판, 게이트, 유전체, 소스 및 드레인
3. 당업계의 숙련자에게 상부 게이트 기저부 접촉부로 공지된 기판, 반도체, 유전체, 바람직하게는 기판, 소스 및 드레인, 반도체, 유전체, 게이트
4: 당업계의 숙련자에게 상부 게이트 상부 접촉부로 공지된 기판, 반도체, 유전체, 바람직하게는 기판, 반도체, 소스 및 드레인, 유전체, 게이트
본 출원에 따른 전자 부품의 유전체가 주성분으로 하는 유기적 개질 실리카 화합물은 바람직하게는 실세스퀴옥산 및/또는 실록산이며, 이는 용액 형태로 도포되며, 즉, 이는 용액으로부터 가공된다. 실세스퀴옥산 및 실록산과 관련하여, 상기한 것이 적용된다.
본 발명에 따른 전자 부품에서, 일반적으로 당업계의 숙련자에게 적합한 것으로 공지된 모든 금속 산화물이 바람직하게는 산화아연(ZnO), 산화인듐, 산화갈륨, 산화주석, 산화알루미늄, 산화카드뮴 및 혼합 산화물, 및 또한 도핑된 금속 산화물 및 이들의 혼합 산화물로부터 선택된 하나 이상의 반도체 금속 산화물로서 사용될 수 있으며, ZnO, 및 예를 들어 Al, Ga, In 및/또는 Sn으로 도핑된 도핑 ZnO이 매우 특히 바람직하다. 추가의 실시양태와 관련하여, 상기한 것이 적용된다.
따라서, 본 발명은 또한 바람직하게는 상기 하나 이상의 반도체 금속 산화물이 ZnO인 본 발명에 따른 전자 부품에 관한 것이다.
본 출원에 따른 전자 부품의 바람직한 실시양태에서, 반도체 금속 산화물은 ZnO이며, 이는 x, y 및 z가 서로 독립적으로 0.01 내지 10인 무기 착체 [(OH)x(NH3)yZn]z로부터 제조되며, 여기서, x, y 및 z는 명시된 착체가 전기적으로 비하전되도록 선택된다.
따라서 본 발명은 특히 반도체 금속 산화물이 x, y 및 z가 서로 독립적으로 0.01 내지 10인 무기 착체 [(OH)x(NH3)yZn]z로부터 제조되는 ZnO인 본 발명에 따른 전자 부품에 관한 것이며, 여기서, x, y 및 z는 명시된 착체가 전기적으로 비하전되도록 선택된다.
더욱이, 본 발명은 또한 하나 이상의 기판, 용액으로부터 가공되는 유기적 개질 실리카 화합물을 주성분으로 하는 하나 이상의 유전체, 및 용액으로부터 가공되는 하나 이상의 반도체 금속 산화물을 포함하는 전자 부품에 관한 것이다.
본 출원에 따른 전자 부품의 이러한 실시양태에서, 용액으로부터 가공되는 바람직한 유전체로서 상기 유전체, 특히 바람직하게는 상기 유기적 개질 실리카 화합물, 및 상기 유전체 전구체가 사용된다. 더욱이, 용액으로부터 가공되는 반도체 금속 산화물로서 상기 반도체 금속 산화물, 바람직하게는 ZnO, 및 상기 반도체 금속 산화물 전구체가 사용된다.
이러한 실시양태에서, 기판은 일반적으로 Si 웨이퍼, 유리, 세라믹, 금속, 금속 산화물, 반금속 산화물, 중합체, 예컨대 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리이미드, 폴리카르보네이트, 폴리아크릴레이트, 폴리스티렌, 폴리술폰 및 이들의 혼합물로 이루어진 군으로부터 선택된다.
특히 바람직한 실시양태에서, 본 발명은 본 발명에 따른 전자 부품, 특히 FET에 관한 것이며, 여기서, 이것은 게이트 접촉부, 바람직하게는 알루미늄 게이트 접촉부를 가진, 폴리에틸렌 나프탈레이트 기판 또는 폴리에틸렌 테레프탈프레이트 기판, 바람직하게는 폴리에틸렌 나프탈레이트 필름 기판 또는 폴리에틸렌 테레프탈레이트 필름 기판을 포함하며, ZnO 반도체 재료는 x, y 및 z가 각각 독립적으로 0.01 내지 10이고 x, y 및 z는 언급된 착체가 전기적으로 비하전되도록 선택되는 [(OH)x(NH3)yZn]z로부터 가공되며, 바람직하게는 [(OH)2(NH3)4Zn] 용액으로부터 가공되며, 유리 수지의 에틸 락테이트 용액으로부터 가공되는 실세스퀴옥산 유전체는 메틸- 및 페닐 실세스퀴옥산 단위 및 바람직하게는 알루미늄으로 만들어진 소스-드레인 접촉부를 포함한다.
또한 본 발명은 폴리에스테르, 예를 들어 폴리에틸렌 테레프탈레이트(PET), 에틸렌 나프탈레이트(PEN), 폴리이미드, 폴리카르보네이트, 폴리술폰 및 이들의 혼합물로 이루어진 군으로부터 선택되는 하나 이상의 가요성 기판, 유기적 개질 실리카 화합물을 주성분으로 하는 하나 이상의 유전체 및 하나 이상의 반도체 금속 산화물을 포함하는 전자 부품의 제조에 있어서의 유기적 개질 실리카 화합물의 용도에 관한 것이다.
또한 본 발명은 하나 이상의 기판, 용액으로부터 가공되는 유기적 개질 실리카 화합물을 주성분으로 하는 유전체 및 용액으로부터 가공되는 하나 이상의 반도체 금속 산화물을 포함하는 전자 부품의 제조에 있어서의 유기적 개질 실리카 화합물의 용도에 관한 것이다.
바람직하게는 본 발명은 반도체 금속 산화물이 무기 착체 [(OH)x(NH3)yZn]z로부터 제조되는 ZnO인 본 발명에 따른 용도에 관한 것이며, 여기서, x, y 및 z는 각각 독립적으로 0.01 내지 10이고 x, y 및 z는 명시된 착체가 전기적으로 비하전되도록 선택된다.
또한 본 발명은 바람직하게는 전자 부품이 FET인 본 발명에 따른 용도에 관한 것이다.
유기적 개질 실리카 화합물, 전자 부품의 제조와 관련하여, 특히 본 발명에 따른 공정과 관련하여, 그리고 전자 부품 그 자신과 관련하여, 특히 기판과 관련하여, 상기의 것이 적용된다.
실시예
실시예 1: Zn(OH)2(NH3)4의 제조
500 ml의 4목 플라스크를 처음에 6.10 g의 ZnO (의약품 품질, 우미코어 (Umicore))로 충전시킨다. 500 ml의 6.6 mol/ℓ의 NH3/H2O 용액을 첨가한다. 현탁액을 실온에서 하룻밤 300 rpm에서 교반시킨다. 이는 낮은 수준의 현탁된 물질을 포함하는 투명 용액을 제공하며, 이는 언급한 착체의 투명 용액이 수득되도록 유리 프릿에 의해 제거한다. 상기 용액의 원소 분석은 용액 100 g 당 1.0 g의 Zn 함량을 제공한다.
실시예 2: 용액으로부터 가공한 ZnO 반도체 재료 및 용액으로부터 가공한 실세스퀴옥산 유전체를 포함하는 폴리에틸렌 나프탈레이트(PEN) 필름 기판 상의 ZnO FET의 생성
에틸 락테이트 중 메틸- 및 페닐실세스퀴옥산 단위로 이루어진 GR 150 유리 수지 (테크네글래스, 인크.(Techneglass, Inc.))의 25 중량% 용액을 (열증착에 의해 도포한) 75 nm 알루미늄 게이트를 포함하는 청결한 PEN 필름 기판 (테오넥스(Teonex), 듀퐁 데이진 필름즈(DuPont Teijin Films)) 상으로 스피닝하고 (60 s, 3000 rpm), 그 후 80℃에서 1분 동안, 그리고 150℃에서 1시간 동안 가열한다. 산소 플라스마 처리 (30 s) 후, 실시예 1로부터의 Zn(OH)2(NH3)4 용액을 스피닝온(spun on)하고 (30 s, 3000 rpm), 150℃에서 1시간 동안 가열한다. 소스/드레인 접촉부 (채널 폭/길이의 비: 20)를 알루미늄의 열증착에 의해 수득한다.
하기의 평균 파라미터를 결정한다:
이동성 μ: 2*10-2cm2/(V*s)
온/오프 비: 103
VT 역치 전압: 5 V

Claims (23)

  1. 하기 단계를 포함하는, 하나 이상의 기판(substrate), 하나 이상의 유전체 및 하나 이상의 반도체 금속 산화물을 포함하는 전자 부품을 제조하는 방법:
    (A) 유기적 개질 실리카 화합물을 주성분으로 하는 하나 이상의 유전체 또는 이의 전구체 화합물을 포함하는 용액을 기판에 1회 또는 반복적으로 도포하거나(applying),
    또는
    하나 이상의 반도체 금속 산화물 또는 이의 전구체 화합물을 포함하는 용액 또는 분산액을 기판에 1회 또는 반복적으로 도포하여 상응하는 용액 또는 분산액으로 코팅된 기판을 수득하는 단계,
    (B) 단계 (A)로부터의 코팅된 기판을 실온 내지 350℃의 온도에서 열처리하여 유전체 또는 반도체 금속 산화물로 코팅된 기판을 수득하는 단계,
    (C) 단계 (A)에서 유기적 개질 실리카 화합물을 주성분으로 하는 하나 이상의 유전체 또는 이의 전구체 화합물을 포함하는 용액을 도포하였을 경우, 하나 이상의 반도체 금속 산화물 또는 이의 전구체 화합물을 포함하는 용액 또는 분산액을 단계 (B)로부터의 기판에 1회 또는 반복적으로 도포하거나,
    또는
    단계 (A)에서 하나 이상의 반도체 금속 산화물 또는 전구체 화합물을 포함하는 용액 또는 분산액을 도포하였을 경우, 유기적 개질 실리카 화합물을 주성분으로 하는 하나 이상의 유전체 또는 이의 전구체 화합물을 포함하는 용액을 단계 (B)로부터의 기판에 1회 또는 반복적으로 도포하여 상응하는 용액 또는 분산액으로 코팅된 기판을 수득하는 단계, 및
    (D) 단계 (C)로부터의 코팅된 기판을 실온 내지 350℃의 온도에서 열처리하여 유전체 및 반도체 금속 산화물로 코팅된 기판을 수득하는 단계.
  2. 제1항에 있어서, 유기적 개질 실리카 화합물은 하기 화학식 I 내지 V의 단위로부터 선택되는 하나 이상의 단위를 포함하며, 여기서, 단일 산소 가교체가 규소 원자들 사이에 존재하는 것인 방법:
    Figure pct00011

    (상기 식에서, R 및 R1은 각각 하기와 같이 정의될 수 있음:
    R은 독립적으로 수소, 임의로 하나 이상의 헤테로원자가 개재된 선형 또는 분지형, 치환 또는 비치환 C1-C20-알킬, 임의로 하나 이상의 헤테로원자가 개재된, 적어도 부분적으로 할로겐화된 선형 또는 분지형, 치환 또는 비치환 C1-C20-알킬, 임의로 선형 또는 분지형 C1-C20-알킬 사슬을 통하여 부착되는 치환 또는 비치환 C3-C20-시클로알킬, 임의로 하나 이상의 헤테로원자가 개재된 선형 또는 분지형의 치환 또는 비치환된, 적어도 단일불포화된 C2-C20-알케닐, 임의로 하나 이상의 헤테로원자가 개재된 선형 또는 분지형의 치환 또는 비치환된, 적어도 단일불포화된 C2-C20-알키닐, 임의로 선형 또는 분지형 C1-C20-알킬 사슬을 통하여 부착된 치환 또는 비치환 C5-C30-아릴이며,
    R1은 방향족 또는 헤테로방향족과 같은 작용기, 또는 O, S, P 또는 N과 같은 헤테로원자가 임의로 개재될 수 있는, 선형 또는 분지형 C1-C20-알킬리덴, -알케닐리덴 또는 -알키닐리덴 기, 예를 들어 C1-, C2- 또는 C3-알킬리덴 기, 또는 치환 또는 비치환 C5-C30-아릴렌임).
  3. 제1항 또는 제2항에 있어서, 상기 하나 이상의 반도체 금속 산화물은 ZnO인 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 반도체 금속 산화물을 단계 (A) 또는 (C)에서 분산액 중 금속 산화물의 형태로 또는 전구체 화합물로서 사용하는 것인 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 사용한 반도체 금속 산화물의 상기 하나 이상의 전구체 화합물은 무기 착체 [(OH)x(NH3)yZn]z이며, 여기서, x, y 및 z는 각각 독립적으로 0.01 내지 10이고 x, y 및 z는 언급된 착체가 전기적으로 비하전되도록 선택되는 것인 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 단계 (B) 및/또는 단계 (D)를 100 내지 170℃의 온도에서 수행하는 것인 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 단계 (A) 및/또는 단계 (C)에서의 코팅을 스핀 코팅, 스프레이 코팅, 딥 코팅, 드롭 캐스팅 및/또는 인쇄에 의해 행하는 것인 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 기판은 가요성 기판인 방법.
  9. 제8항에 있어서, 가요성 기판은 폴리에스테르, 예를 들어 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리이미드, 폴리카르보네이트, 폴리술폰 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것인 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 유기적 개질 실리카 화합물 또는 이의 전구체 화합물을 주성분으로 하는 하나 이상의 유전체를 포함하는 용액을 위한 용매는 알코올, 물, 에스테르, 카르복실산, 아민, 아미드, 에테르, 알데히드, 케톤, 방향족 화합물 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것인 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 하나 이상의 반도체 금속 산화물 또는 이의 전구체 화합물을 포함하는 용액 또는 분산액을 위한 용매 또는 분산제는 알코올, 물, 에스테르, 카르복실산, 아민, 아미드, 에테르, 알데히드, 케톤, 방향족 화합물 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것인 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 반도체 금속 산화물은 Al3 +, In3+, Sn4 +, Ga3 + 및 이들의 혼합물로 이루어진 군으로부터 선택되는 금속 양이온으로 도핑된 것인 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 단계 (B) 후 및/또는 단계 (D) 후에 플라스마 처리를 행하는 것인 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 따른 방법에 의해 제조가능한 전자 부품.
  15. 폴리에스테르, 예를 들어 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리이미드, 폴리카르보네이트, 폴리술폰 및 이들의 혼합물로 이루어진 군으로부터 선택되는 하나 이상의 가요성 기판, 유기적 개질 실리카 화합물을 주성분으로 하는 하나 이상의 유전체 및 하나 이상의 반도체 금속 산화물을 포함하는 전자 부품.
  16. 하나 이상의 기판, 용액으로부터 가공되는 유기적 개질 실리카를 주성분으로 하는 하나 이상의 유전체, 및 용액으로부터 가공되는 하나 이상의 반도체 금속 산화물을 포함하는 전자 부품.
  17. 제14항 내지 제16항 중 어느 한 항에 있어서, 반도체 금속 산화물은 무기 착체 [(OH)x(NH3)yZn]z로부터 제조되는 ZnO며, 여기서, x, y 및 z는 서로 독립적으로 0.01 내지 10이고 x, y 및 z는 명시된 착체가 전기적으로 비하전되도록 선택되는 것인 전자 부품.
  18. 제14항 내지 제17항 중 어느 한 항에 있어서, 전계 효과 트랜지스터(field effect transistor, FET)인 전자 부품.
  19. 제14항 내지 제18항 중 어느 한 항에 있어서, 게이트 접촉부(gate contact)를 가진, 폴리에틸렌 나프탈레이트 기판 또는 폴리에틸렌 테레프탈레이트 기판, 바람직하게는 폴리에틸렌 나프탈레이트 필름 기판 또는 폴리에틸렌 테레프탈레이트 필름 기판을 포함하며, ZnO 반도체 재료는 x, y 및 z가 각각 독립적으로 0.01 내지 10인 [(OH)x(NH3)yZn]z 용액으로부터 가공되고, 여기서, x, y 및 z는 언급된 착체가 전기적으로 비하전되도록 선택되며, 바람직하게는 [(OH)2(NH3)4Zn] 용액으로부터 가공되고, 유리 수지의 에틸 락테이트 용액으로부터 가공되는 실세스퀴옥산 유전체는 메틸- 및 페닐 실세스퀴옥산 단위 및 바람직하게는 알루미늄으로 만들어진 소스(source)-드레인(drain) 접촉부를 포함하는, 전자 부품, 바람직하게는 FET.
  20. 폴리에스테르, 예를 들어 폴리에틸렌 테레프탈레이트(PET), 에틸렌 나프탈레이트(PEN), 폴리이미드, 폴리카르보네이트, 폴리술폰 및 이들의 혼합물로 이루어진 군으로부터 선택되는 하나 이상의 가요성 기판, 유기적 개질 실리카 화합물을 주성분으로 하는 하나 이상의 유전체 및 하나 이상의 반도체 금속 산화물을 포함하는 전자 부품의 제조에 있어서의 유기적 개질 실리카 화합물의 용도.
  21. 하나 이상의 기판, 용액으로부터 가공되는 유기적 개질 실리카 화합물을 주성분으로 하는 유전체 및 용액으로부터 가공되는 하나 이상의 반도체 금속 산화물을 포함하는 전자 부품의 제조에 있어서의 유기적 개질 실리카 화합물의 용도.
  22. 제20항 또는 제21항에 있어서, 반도체 금속 산화물이 무기 착체 [(OH)x(NH3)yZn]z로부터 제조되는 ZnO이며, 여기서, x, y 및 z는 각각 독립적으로 0.01 내지 10이고 x, y 및 z는 명시된 착체가 전기적으로 비하전되도록 선택되는 것인 용도.
  23. 제20항 내지 제22항 중 어느 한 항에 있어서, 전자 부품은 FET인 용도.
KR1020127018846A 2009-12-18 2010-12-03 저온에서 용액으로부터 가공될 수 있는 유전체를 갖는 기계적 가요성 중합체 기판 상의 금속 산화물 전계 효과 트랜지스터 KR20120123343A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP09179923 2009-12-18
EP09179923.9 2009-12-18
PCT/EP2010/068867 WO2011073044A1 (de) 2009-12-18 2010-12-03 Metalloxid-feldeffekttransistoren auf mechanisch flexiblem polymersubstrat mit aus lösung prozessierbarem dielektrikum bei niedrigen temperaturen

Publications (1)

Publication Number Publication Date
KR20120123343A true KR20120123343A (ko) 2012-11-08

Family

ID=43608708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127018846A KR20120123343A (ko) 2009-12-18 2010-12-03 저온에서 용액으로부터 가공될 수 있는 유전체를 갖는 기계적 가요성 중합체 기판 상의 금속 산화물 전계 효과 트랜지스터

Country Status (7)

Country Link
US (1) US9263591B2 (ko)
EP (1) EP2513971A1 (ko)
JP (1) JP2013514643A (ko)
KR (1) KR20120123343A (ko)
CN (1) CN102668086B (ko)
TW (1) TW201144059A (ko)
WO (1) WO2011073044A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190078913A (ko) * 2017-12-27 2019-07-05 (주)바이오필리아 산화물 박막 트랜지스터 제조 방법 및 이를 이용해서 제조되는 산화물 박막 트랜지스터

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110107130A (ko) * 2010-03-24 2011-09-30 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
DE102011084145A1 (de) * 2011-10-07 2013-04-11 Evonik Degussa Gmbh Verfahren zur Herstellung von hochperformanten und elektrisch stabilen, halbleitenden Metalloxidschichten, nach dem Verfahren hergestellte Schichten und deren Verwendung
KR20130042867A (ko) * 2011-10-19 2013-04-29 삼성디스플레이 주식회사 보호막 용액 조성물, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
KR20140129061A (ko) * 2012-01-27 2014-11-06 메르크 파텐트 게엠베하 개선된 전도성을 갖는 전기적 반전도성 또는 전도성 층들의 제조 방법
WO2014202178A1 (de) * 2013-06-20 2014-12-24 Merck Patent Gmbh Verfahren zur steuerung der optischen eigenschaften von uv-filterschichten
US10060033B2 (en) * 2013-09-03 2018-08-28 Merck Patent Gmbh Precursors for the production of thin oxide layers and the use thereof
US10665545B2 (en) * 2018-09-19 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices, semiconductor packages and methods of forming the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198673A (en) * 1992-01-23 1993-03-30 General Electric Company Radiation image detector with optical gain selenium photosensors
US6391690B2 (en) * 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
US7323634B2 (en) * 1998-10-14 2008-01-29 Patterning Technologies Limited Method of forming an electronic device
US6322860B1 (en) * 1998-11-02 2001-11-27 Rohm And Haas Company Plastic substrates for electronic display applications
US6891237B1 (en) 2000-06-27 2005-05-10 Lucent Technologies Inc. Organic semiconductor device having an active dielectric layer comprising silsesquioxanes
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7374984B2 (en) * 2004-10-29 2008-05-20 Randy Hoffman Method of forming a thin film component
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
US8097877B2 (en) * 2005-12-20 2012-01-17 Northwestern University Inorganic-organic hybrid thin-film transistors using inorganic semiconducting films
US20080012074A1 (en) * 2006-07-14 2008-01-17 Air Products And Chemicals, Inc. Low Temperature Sol-Gel Silicates As Dielectrics or Planarization Layers For Thin Film Transistors
US7652339B2 (en) * 2007-04-06 2010-01-26 Xerox Corporation Ambipolar transistor design
KR20100047828A (ko) * 2007-06-01 2010-05-10 노오쓰웨스턴 유니버시티 투명한 나노와이어 트랜지스터 및 그 제조 방법
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
DE102007043920A1 (de) * 2007-07-17 2009-01-22 Merck Patent Gmbh Funktionelles Material für gedruckte elektronische Bauteile
KR101800015B1 (ko) 2007-12-10 2017-11-21 카네카 코포레이션 알칼리 현상성을 갖는 경화성 조성물 및 그것을 사용한 절연성 박막 및 박막 트랜지스터
JP5647900B2 (ja) * 2008-01-31 2015-01-07 ノースウエスタン ユニバーシティ 溶液処理型高移動度無機薄膜トランジスタ
JP5368014B2 (ja) * 2008-06-24 2013-12-18 共同印刷株式会社 フレキシブル有機ｅｌディスプレイの製造方法
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8212246B2 (en) * 2008-08-13 2012-07-03 Board Of Regents, The University Of Texas System N-type doping in metal oxides and metal chalcogenides by electrochemical methods
KR20110066162A (ko) 2008-09-04 2011-06-16 바스프 에스이 개질된 입자 및 이 입자를 포함하는 분산액
WO2010125011A2 (de) 2009-04-28 2010-11-04 Basf Se Verfahren zur herstellung von halbleitenden schichten
KR20120039638A (ko) 2009-06-16 2012-04-25 바스프 에스이 반도체 금속 산화물 입자 층에서 미립자간 접촉 부위를 개선하고 간극을 충전하기 위한 열 불안정성 전구체 화합물
CN102858690B (zh) * 2010-04-28 2014-11-05 巴斯夫欧洲公司 制备呈溶液的锌配合物的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190078913A (ko) * 2017-12-27 2019-07-05 (주)바이오필리아 산화물 박막 트랜지스터 제조 방법 및 이를 이용해서 제조되는 산화물 박막 트랜지스터

Also Published As

Publication number Publication date
WO2011073044A1 (de) 2011-06-23
EP2513971A1 (de) 2012-10-24
US9263591B2 (en) 2016-02-16
US20120280228A1 (en) 2012-11-08
CN102668086B (zh) 2016-01-06
TW201144059A (en) 2011-12-16
JP2013514643A (ja) 2013-04-25
CN102668086A (zh) 2012-09-12

Similar Documents

Publication Publication Date Title
KR20120123343A (ko) 저온에서 용액으로부터 가공될 수 있는 유전체를 갖는 기계적 가요성 중합체 기판 상의 금속 산화물 전계 효과 트랜지스터
KR101719853B1 (ko) 산화인듐 함유 층의 제조 방법, 상기 방법에 의해 제조된 산화인듐 함유 층 및 그의 용도
TWI516635B (zh) 製造半導體層之方法
US9129801B2 (en) Thermally labile precursor compounds for improving the interparticulate contact sites and for filling the interstices in semiconductive metal oxide particle layers
US7094651B2 (en) Hydrazine-free solution deposition of chalcogenide films
US7491967B2 (en) Field effect transistor, method of producing the same, and method of producing laminated member
US7999255B2 (en) Hydrazine-free solution deposition of chalcogenide films
KR101884955B1 (ko) 산화인듐을 함유하는 코팅물을 제조하기 위한 인듐 옥소 알콕시드
KR101801431B1 (ko) 인듐 산화물-함유 층의 제조 방법
KR20130036288A (ko) 산화인듐을 함유하는 코팅물을 제조하기 위한 인듐 옥소 알콕시드
US8691168B2 (en) Process for preparing a zinc complex in solution
KR20150024331A (ko) 산화 인듐-함유 층 제조 방법
KR101190917B1 (ko) 칼코게나이드-ｃｎｔ 하이브리드 박막 및 그 제조방법
JP4933051B2 (ja) 電界効果型トランジスタおよびその製造方法、積層体の製造方法
KR20200030267A (ko) 반도체 금속 기판 제조 방법
JP2020522448A (ja) 金属酸化物含有層を含むデバイス

Legal Events

Date Code Title Description
A201 Request for examination
WITB Written withdrawal of application