KR20120039638A - 반도체 금속 산화물 입자 층에서 미립자간 접촉 부위를 개선하고 간극을 충전하기 위한 열 불안정성 전구체 화합물 - Google Patents

반도체 금속 산화물 입자 층에서 미립자간 접촉 부위를 개선하고 간극을 충전하기 위한 열 불안정성 전구체 화합물 Download PDF

Info

Publication number
KR20120039638A
KR20120039638A KR1020127001172A KR20127001172A KR20120039638A KR 20120039638 A KR20120039638 A KR 20120039638A KR 1020127001172 A KR1020127001172 A KR 1020127001172A KR 20127001172 A KR20127001172 A KR 20127001172A KR 20120039638 A KR20120039638 A KR 20120039638A
Authority
KR
South Korea
Prior art keywords
metal oxide
semiconductor metal
semiconductor
precursor compound
substrate
Prior art date
Application number
KR1020127001172A
Other languages
English (en)
Inventor
프리더리커 플라이쉬하커
임메 돔케
안드레이 카르포프
마르쉘 카스틀러
베로니카 블록카
로타 베버
Original Assignee
바스프 에스이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 바스프 에스이 filed Critical 바스프 에스이
Publication of KR20120039638A publication Critical patent/KR20120039638A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions

Abstract

본 발명은 적어도
(A) 1종 이상의 반도체 금속 산화물의 다공성 층을 기판에 도포하는 단계,
(B) 단계 (A)로부터 얻은 다공성 층을 반도체 금속 산화물의 1종 이상의 전구체 화합물을 포함하는 용액으로 처리하여, 다공성 층의 기공이 적어도 부분적으로 이 용액으로 충전되게 하는 단계, 및
(C) 단계 (B)에서 얻은 층을 열 처리하여 반도체 금속 산화물의 1종 이상의 전구체 화합물을 반도체 금속 산화물로 전환하는 단계
를 포함하는, 기판 위에 1종 이상의 반도체 금속 산화물을 포함하는 층을 제조하는 방법으로서, 단계 (B)에서의 1종 이상의 반도체 금속 산화물의 1종 이상의 전구체 화합물은 해당 금속의 모노카복실산, 디카복실산 또는 폴리카복실산의 유도체, 또는 3개 이상의 탄소 원자를 갖는 모노카복실산, 디카복실산 또는 폴리카복실산의 카복실레이트, 알콕사이드, 하이드록사이드, 세미카바지드, 카바메이트, 하이드록사메이트, 이소시아네이트, 아미딘, 아미드라존, 우레아 유도체, 하이드록실아민, 옥심, 옥시메이트, 우레탄, 암모니아, 아민, 포스핀, 암모늄 화합물, 니트레이트, 니트라이트 또는 아지드, 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것인 제조 방법에 관한 것이다.

Description

반도체 금속 산화물 입자 층에서 미립자간 접촉 부위를 개선하고 간극을 충전하기 위한 열 불안정성 전구체 화합물{THERMALLY LABILE PRECURSOR COMPOUNDS FOR IMPROVING THE INTERPARTICULATE CONTACT SITES AND FOR FILLING THE INTERSTICES IN SEMICONDUCTIVE METAL OXIDE PARTICLE LAYERS}
본 발명은 적어도 (A) 1종 이상의 반도체 금속 산화물의 다공성 층을 기판에 도포하는 단계, (B) 단계 (A)로부터 얻은 다공성 층을 반도체 금속 산화물의 1종 이상의 전구체 화합물을 포함하는 용액으로 처리하여, 다공성 층의 기공이 적어도 부분적으로 이 용액으로 충전되게 하는 단계, 및 (C) 단계 (B)에서 얻은 층을 10 내지 200℃의 온도에서 열 처리하여 반도체 금속 산화물의 1종 이상의 전구체 화합물을 반도체 금속 산화물로 전환하는 단계를 포함하는, 기판 위에 1종 이상의 반도체 금속 산화물을 포함하는 층을 제조하는 방법으로서, 단계 (B)에서의 1종 이상의 반도체 금속 산화물의 1종 이상의 전구체 화합물은 해당 금속의 모노카복실산, 디카복실산 또는 폴리카복실산의 유도체, 또는 3개 이상의 탄소 원자를 갖는 모노카복실산, 디카복실산 또는 폴리카복실산의 카복실레이트, 알콕사이드, 하이드록사이드, 세미카바지드, 카바메이트, 하이드록사메이트, 이소시아네이트, 아미딘, 아미드라존, 우레아 유도체, 하이드록실아민, 옥심, 옥시메이트, 우레탄, 암모니아, 아민, 포스핀, 암모늄 화합물, 니트레이트, 니트라이트 또는 아지드, 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것인 제조 방법, 이렇게 제조 가능한 기판 및 전자 부품에서의 기판의 용도에 관한 것이다. 더 특히, 본 발명은 금속 산화물 입자 사이의 간극을 적어도 부분적으로 충전하고 금속 산화물 입자를 서로 더 잘 연결하기 위해 적절한 전구체 화합물을 포함하는 용액을 사용하여 적절한 기판 위에 반도체 금속 산화물 입자의 다공성 층을 처리하는 방법에 관한 것이다.
초기에 입자 사이에 존재하는 공극이 반도체 물질로 적어도 부분적으로 충전되거나, 입자가 후속적으로 서로에 "용착"되어 있는 반도체 금속 산화물 층을 제조하는 하는 방법은 선행 기술로부터 이미 공지되어 있다.
US 2006/0284171 A1은 산화아연 기반 반도체 물질을 포함하는 박막 트랜지스터를 제조하는 방법을 개시한다. US 2006/0284171 A1에 따른 방법은 다공성 산화아연 나노입자 층을 적절한 기판에 도포한 후, 기공을 적어도 부분적으로 폐쇄하기 위해 산화아연 전구체 화합물을 포함하는 용액을 이 다공성 층에 도포하는 것을 포함한다. 후속적으로, 제조된 층을 건조하고 50℃ 이상의 온도에서 해당 반도체 물질로 전환한다. 이 방법에 적합한 전구체 화합물은 아연 아세틸아세토네이트, 브롬화아연, 수산화아연, 염화아연 또는 질산아연이다. 아세트산아연을 사용하는 것이 바람직하다.
B. Sun 등의 문헌[The Journal of Physical Chemistry C Letters, 2007, 111, 18831 to 18835]은 적합한 기판 위에 산화아연의 코팅을 제조하는 방법을 개시한다. 이 방법은 기판에 산화아연 나노관의 층을 도포한 후, 이 제1 층을 전구체 화합물을 포함하는 용액으로 코팅하는 것을 포함한다. 마지막으로, 전구체 화합물을 가열에 의해 해당 반도체 물질로 전환한다. 사용된 전구체 화합물은 아세트산아연이다.
미립자 시스템에 기초한 반도체 층을 적절한 기판에 도포하기 위한 선행 기술로부터 공지된 방법은 일반적으로 각각의 나노입자 사이에 간극 및 약간의 또는 빈약한 연결이 존재하는 다공성 층이 초기에 얻어지고, 따라서 이 반도체 층의 기계적 및/또는 전기적 특성이 부적합하거나 여전히 개선될 필요가 있다는 단점을 갖는다. 기공을 적어도 부분적으로 폐쇄하거나 입자가 서로에 더 잘 접촉하도록 하기 위해 이 다공성 층에 산화아연 전구체 화합물의 용액을 후속적으로 도포하기 위한 선행 기술로부터 공지된 방법은 사용된 전구체 화합물, 예를 들면 아세트산아연이 비교적 높은 온도에서만 잔류물 없이 산화아연으로 전환할 수 있다는 단점을 갖는다. 열 민감성 기판, 예를 들면 중합체를 또한 사용할 수 있기 위해 비교적 낮은 온도에서 수행 가능한 방법이 필요하다.
본 발명의 목적은, 층의 간극을 금속 산화물로 적어도 부분적으로 충전하고, 각각의 입자 사이의 접촉 면적을 확장하기 위해, 기판 위에 반도체 물질의 층을 낮은 온도, 예를 들면 200℃ 이하에서 해당 금속 산화물로 분해될 수 있는 전구체 용액에 의해 처리할 수 있는 방법을 제공하는 것이다. 본 발명의 추가의 목적은 이러한 방식으로 특히 높은 기계적 안정성 및 특히 우수한 전자적 특성을 특징으로 하는 해당 반도체 층을 얻는 것이다. 이 용액이 미리 제조된 다공성 금속 산화물 층에 도포되고, 기공으로 침투하고, 가열에 의해 해당 금속 산화물로 거기서 분해되는 방법을 제공해야 한다. 또한, 이 방법은 수행하기 매우 단순해야 한다.
이 목적은 적어도
(A) 1종 이상의 반도체 금속 산화물의 다공성 층을 기판에 도포하는 단계,
(B) 단계 (A)로부터 얻은 다공성 층을 반도체 금속 산화물의 1종 이상의 전구체 화합물을 포함하는 용액으로 처리하여, 다공성 층의 기공이 적어도 부분적으로 이 용액으로 충전되게 하는 단계, 및
(C) 단계 (B)에서 얻은 층을 열 처리하여 반도체 금속 산화물의 1종 이상의 전구체 화합물을 반도체 금속 산화물로 전환하는 단계
를 포함하는, 기판 위에 1종 이상의 반도체 금속 산화물을 포함하는 층을 제조하는 방법으로서, 단계 (B)에서의 1종 이상의 반도체 금속 산화물의 1종 이상의 전구체 화합물은 해당 금속의 모노카복실산, 디카복실산 또는 폴리카복실산의 유도체, 또는 3개 이상의 탄소 원자를 갖는 모노카복실산, 디카복실산 또는 폴리카복실산의 카복실레이트, 알콕사이드, 하이드록사이드, 세미카바지드, 카바메이트, 하이드록사메이트, 이소시아네이트, 아미딘, 아미드라존, 우레아 유도체, 하이드록실아민, 옥심, 옥시메이트, 우레탄, 암모니아, 아민, 포스핀, 암모늄 화합물, 니트레이트, 니트라이트 또는 아지드, 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것인 제조 방법에 의해 성취된다.
본 발명에 따른 방법은 기판 위에 1종 이상의 반도체 금속 산화물을 포함하는 층을 제조하도록 제공된다.
본 발명에 따르면, "기공"은 본 발명에 따른 방법의 단계 (A)에서 도포된 1종 이상의 반도체 금속 산화물의 입자 사이의 오목부, 공극 및 간극을 의미하는 것으로 이해된다.
바람직한 실시양태에서, 1종 이상의 반도체 금속 산화물은 산화아연, 산화주석, 산화알루미늄, 산화갈륨, 산화인듐 및 이들의 혼합물로 이루어진 군으로부터 선택된다. 특히 바람직한 실시양태에서, 산화아연은 본 발명에 따른 방법에서 반도체 금속 산화물로서 사용된다. 따라서, 본 발명은 또한 1종 이상의 반도체 금속 산화물이 산화아연 ZnO인 본 발명에 따른 방법에 관한 것이다.
일반적으로, 본 발명에 따른 방법에 의해 당업자에게 공지된 모든 기판, 예를 들면 Si 웨이퍼, 유리, 세라믹, 금속, 금속 산화물, 세미금속 산화물, 중합체, 바람직하게는 가요성, 예컨대 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리카보네이트, 폴리아크릴레이트, 폴리스티렌, 폴리설폰, 폴리이미드 등을 코팅할 수 있다. 특히 낮은 온도에서 분해되는 전구체 화합물을 포함하는 용액을 본 발명에 따라 사용한다는 사실로 인해, 더 높은 온도에서 변형되고/되거나 열 손상되는 기판을 또한 사용할 수 있다.
본 발명에 따른 방법의 특히 바람직한 실시양태에서, 기판은 예를 들면 폴리에스테르, 예를 들면 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리카보네이트, 폴리설폰, 폴리이미드 및 이들의 혼합물로 이루어진 군으로부터 선택된 1종 이상의 중합체를 포함한다.
본 발명에 따른 방법에 의해 기판 위에 제조되고 1종 이상의 반도체 금속 산화물을 포함하는 층은 일반적으로 10 내지 2000 ㎚, 바람직하게는 30 내지 500 ㎚의 두께를 갖는다.
바람직한 실시양태에서, 본 발명에 따라 제조된 층은 단계 (B) 및 단계 (C) 없이 제조된 다공성 금속 산화물 층 또는 선행 기술에 따른 해당 금속 산화물 층보다 박막 트랜지스터(TFT)에서 덜 다공성이고, 더 우수한 전기 특성, 예를 들면 더 높은 이동도를 갖는다. 본 발명에 따라 형성된 층의 더 낮은 기공률을 예를 들면 현미경 이미지에 의해 분석할 수 있다.
본 발명에 따른 방법의 각각의 단계는 하기 자세히 기재되어 있다:
단계 (A):
본 발명에 따른 방법의 단계 (A)는 기판에 1종 이상의 반도체 금속 산화물의 다공성 층을 도포하는 것을 포함한다. 적합한 반도체 금속 산화물 및 기판은 상기 기재되어 있다.
일반적으로, 단계 (A)에서, 예를 들면 스핀 코팅, 분무 코팅, 딥 코팅, 드롭 캐스팅 또는 인쇄, 예를 들면 잉크젯 인쇄, 플렉소그래피 인쇄 또는 그리비어 인쇄에 의해 기판에 1종 이상의 반도체 금속 산화물의 다공성 층을 도포하기 위한, 예를 들면 적절한 기판에 용액 또는 분산액을 도포하기 위한 당업자에게 공지된 모든 방법을 사용할 수 있다.
본 발명에 따르면 기판에 그대로 1종 이상의 반도체 금속 산화물을 도포할 수 있다. 또한, 본 발명에 따르면, 1종 이상의 반도체 금속 산화물의 적절한 전구체 화합물의 용액을 기판에 도포한 후, 반도체 금속 산화물로 전환할 수 있다. 전구체 화합물을 당업자에게 공지된 방법, 예를 들면 열 처리에 의해 반도체 금속 산화물로 전환할 수 있다.
또한, 적절한 미립자 반도체 물질, 특히 반도체 금속 산화물, 더욱 특히 산화아연을 미립자 형태로 적절한 기판에 예를 들면 이 입자의 분산액의 도포에 의해, 예를 들면 스핀 코팅, 분무 코팅, 딥 코팅, 드롭 캐스팅 또는 인쇄, 예를 들면 잉크젯 인쇄, 플렉소그래피 인쇄 또는 그리비어 인쇄에 의해 도포할 수 있다.
1종 이상의 반도체 물질을 본 발명에 따른 방법의 단계 (A)에서 바람직하게는 미립자 형태로 도포한다. 각각의 입자는 일반적으로 3 ㎚ 내지 1 ㎛, 바람직하게는 5 ㎚ 내지 100 ㎚의 직경을 갖는다. 입자는 당업자에게 공지된 임의의 형태로, 특히 구형 입자 및/또는 봉형 입자 및/또는 판형 입자로 기판 위에 존재할 수 있다. 따라서, 본 발명은 또한 단계 (A)에서의 1종 이상의 반도체 금속 산화물의 다공성 층이 구형 입자 및/또는 봉형 입자 및/또는 판형 입자를 포함하는 본 발명에 따른 방법에 관한 것이다.
본 발명에 따른 방법의 단계 (A)에서 기판에 도포된 1종 이상의 반도체 금속 산화물을 예를 들면 Al3+, In3+, Ga3+, Sn4+ 및 이들의 혼합물로 이루어진 군으로부터 선택된 적합한 도펀트로 임의로 도핑할 수 있다.
따라서, 본 발명은 또한 1종 이상의 반도체 금속 산화물이 Al3+, In3+, Ga3+, Sn4+ 및 이들의 혼합물로 이루어진 군으로부터 선택된 금속 양이온으로 도핑된 본 발명에 따른 방법에 관한 것이다.
도핑에 첨가된 이 금속 양이온은 1종 이상의 반도체 금속 산화물의 결정 격자에 도입되고 반도체 금속 산화물에 n형 또는 p형 반도체 특성을 부여한다.
단계 (A)에서 도포된 층을 도핑하는 방법은 당업자에게 특히 공지되어 있다. 기판에의 전구체 화합물의 용액 또는 분산액의 도포 및 후속적인 열 처리에 의해 단계 (A)에서 층이 도포되는 본 발명에 따른 방법의 실시양태에서, 도펀트의 적절한 전구체 화합물을 이 용액 또는 분산액에 첨가할 수 있다. 입자를 도포함으로써 본 발명에 따른 방법의 단계 (A)를 수행할 때, 적절한 염을 입자의 생성에 사용된 용액 또는 분산액에 첨가함으로써 입자의 생성 동안 도펀트를 도입할 수 있다.
언급된 도펀트의 전구체 화합물을 금속 산화물, 금속 하이드록사이드, 금속 알콕사이드, 금속 니트레이트 형태로 또는 적절한 양이온의 가용성 착물 형태로 첨가할 수 있다. 일반적으로 Zn에 기초하여 0.1?10 몰%의 양으로, 바람직하게는 0.1?5 몰%의 양으로 본 발명에 따른 방법의 단계 (A)에서 입자에 도펀트를 첨가할 수 있다.
단계 (A)에서, 특히 구형 입자 및/또는 봉형 입자 및/또는 판형 입자 형태로 1종 이상의 반도체 금속 산화물의 다공성 층이 존재하는 기판이 얻어진다.
단계 (B):
단계 (B)는 단계 (A)로부터 얻은 다공성 층을 반도체 금속 산화물의 1종 이상의 전구체 화합물을 포함하는 용액으로 처리하여, 다공성 층의 기공을 이 용액으로 적어도 부분적으로 충전하는 것을 포함한다. 단계 (B)에서의 1종 이상의 반도체 금속 산화물의 1종 이상의 전구체 화합물이 해당 금속의 모노카복실산, 디카복실산 또는 폴리카복실산의 유도체, 또는 3개 이상의 탄소 원자를 갖는 모노카복실산, 디카복실산 또는 폴리카복실산의 카복실레이트, 알콕사이드, 하이드록사이드, 세미카바지드, 카바메이트, 하이드록사메이트, 이소시아네이트, 아미딘, 아미드라존, 우레아 유도체, 하이드록실아민, 옥심, 옥시메이트, 우레탄, 암모니아, 아민, 포스핀, 암모늄 화합물, 니트레이트, 니트라이트 또는 아지드, 및 이들의 혼합물로 이루어진 군으로부터 선택된다는 것이 본 발명에 따른 방법의 특정한 특징이다.
본 발명에 따른 방법의 단계 (B)에서, 해당 전구체 화합물의 용액을 사용하는 것이 바람직하다. 따라서, 사용된 용매는 바람직하게는 사용된 전구체 화합물이, 전체 용액을 기준으로 하여, 적어도 0.01 중량%의 정도로 가용성인 용매이다.
특히 적합한 용매는 예를 들면 물, 알콜, 예를 들면 메탄올, 에탄올, 이소프로판올, n-프로판올, n-부탄올, 이소부탄올, tert-부탄올, 케톤, 예를 들면 아세톤, 에테르, 예를 들면 디에틸 에테르, 메틸 tert-부틸 에테르, 테트라하이드로푸란, 디옥산, 디메톡시에탄, 에스테르 및 이들의 혼합물로 이루어진 군으로부터 선택된다. 본 발명에 따른 방법의 단계 (B)에서, 수성, 알콜성 또는 에테르성 용액을 사용하는 것이 바람직하고, 단계 (B)에서 용매로서 물을 사용하는 것이 특히 바람직하다.
본 발명에 따른 방법의 단계 (B)에서, 1종 이상의 반도체 금속 산화물의 1종 이상의 전구체 화합물을 포함하는 용액을, 각각의 경우에 전체 용액을 기준으로 하여, 0.01 내지 20 중량%, 바람직하게는 0.1 내지 10 중량%, 더 바람직하게는 0.5 내지 5 중량%의 사용한다.
본 발명에 따른 방법의 단계 (B)에서, 1종 이상의 반도체 금속 산화물의 1종 이상의 전구체 화합물을 적절한 용매 중에 사용한다. 1종 이상의 금속 산화물의 1종 이상의 전구체 화합물은 해당 금속의 모노카복실산, 디카복실산 또는 폴리카복실산의 유도체, 또는 3개 이상의 탄소 원자를 갖는 모노카복실산, 디카복실산 또는 폴리카복실산의 카복실레이트, 알콕사이드, 하이드록사이드, 세미카바지드, 카바메이트, 하이드록사메이트, 이소시아네이트, 아미딘, 아미드라존, 우레아 유도체, 하이드록실아민, 옥심, 옥시메이트, 우레탄, 암모니아, 아민, 포스핀, 암모늄 화합물, 니트레이트, 니트라이트 또는 아지드, 및 이들의 혼합물로 이루어진 군으로부터 선택된다.
바람직한 실시양태에서, 일반적으로 10 내지 200℃, 바람직하게는 20 내지 150℃, 더 바람직하게는 30 내지 130℃, 가장 바람직하게는 40 내지 100℃의 온도에서, 반도체 금속 산화물 및 휘발성 생성물, 예를 들면 이산화탄소, 에틸 아세테이트, 아세톤, 암모니아 등으로 분해되는 전구체 화합물을 사용한다. 이 전구체 화합물의 분해를 위한 최소 온도는 촉매 활성화에 의해 예를 들면 50℃ 또는 예를 들면 20℃이다.
해당 금속의 적합한 카복실레이트는 예를 들면 모노카복실산, 디카복실산 또는 폴리카복실산의 유도체, 또는 3개 이상의 탄소 원자를 갖는 모노카복실산, 디카복실산 또는 폴리카복실산을 갖는 해당 금속의 화합물이다. 본 발명에 따르면, 모노카복실산, 디카복실산 또는 폴리카복실산의 유도체는 해당 모노에스테르, 디에스테르 또는 폴리에스테르 또는 무수물 또는 아미드를 의미하는 것으로 이해된다. 본 발명에 따르면, 카복실레이트 착물에서 중심 원자로서 존재하는 금속 원자는 일반적으로 3 내지 6의 배위수를 가질 수 있다.
본 발명에 따라 단계 (B)에서 산화아연을 반도체 금속 산화물로서 기판에 도포하는 것이 특히 바람직한 경우에, 사용된 바람직한 카복실레이트는 아연의 해당 화합물이다. 바람직한 실시양태에서, 본 발명에 따르면, 3 내지 6의 배위수를 갖는 아연 카복실레이트 착물을 사용하고, 아연에서의 1개 이상의 리간드는 모노카복실산, 디카복실산 또는 폴리카복실산의 유도체, 또는 3개 이상의 탄소 원자를 갖는 모노카복실산, 디카복실산 또는 폴리카복실산의 군으로부터 생긴다.
추가의 바람직한 실시양태에서, 사용된 전구체 화합물은 일반적으로 10 내지 200℃, 바람직하게는 20 내지 150℃, 더 바람직하게는 30 내지 130℃, 가장 바람직하게는 40 내지 100℃의 온도에서 산화아연 및 휘발성 생성물, 예를 들면 이산화탄소, 아세톤 등으로 분해되는 아연 카복실레이트 또는 이들의 유도체이다. 이 전구체 화합물의 분해를 위한 최소 온도는 촉매 활성화에 의해 예를 들면 50℃ 또는 예를 들면 20℃이다.
본 발명에 따른 방법의 단계 (B)에서 전구체 화합물로서 사용되는 특히 바람직한 카복실레이트는 하기 일반식 (Ⅰ)에 해당한다:
Figure pct00001
[상기 식 중,
M은 수소, 선형 또는 분지형 C1-C12-알킬, 선형 또는 C1-C12-헤테로알킬, 치환 또는 비치환 C5-C16-아릴, 선형 또는 분지형, 치환 또는 비치환 C5-C16-아르알킬, 선형 또는 분지형, 치환 또는 비치환 C5-C16-알카릴, NR6R7(여기서, R6, R7은 각각 독립적으로 Si-(C1-C6-알킬)3 또는 화학식 -0-C(0)-R2의 라디칼(R2의 정의는 하기 기재됨)임)이고, 각각의 경우에 전자 공여체 특성을 갖는 작용기, 예를 들면 하이드록실, 아미노, 알킬아미노, 아미노, 에테르 및/또는 옥소로 임의로 치환되고,
R2는 선형 또는 분지형 C1-C12-알킬, 바람직하게는 C2-C12-알킬, 선형 또는 분지형 C1-C12-헤테로알킬, 바람직하게는 C2-C12-헤테로알킬, 치환 또는 비치환 C5-C16-아릴, 선형 또는 분지형, 치환 또는 비치환 C5-C16-아르알킬, 선형 또는 분지형, 치환 또는 비치환 C5-C16-알카릴이고, 각각의 경우에 전자 공여체 특성을 갖는 작용기, 예를 들면 하이드록실, 아미노, 알킬아미노, 아미노, 에테르 및/또는 옥소로 임의로 치환되거나; 또는 화학식
Figure pct00002
,
Figure pct00003
의 라디칼이고,
R3은 0 및 CH2로부터 선택되고,
n, m, c는 각각 독립적으로 0, 1, 2 또는 3, 바람직하게는 0, 1, 2, 더 바람직하게는 0 또는 1이고,
R4는 0, C=0, -X4C=CH-, OCH2로부터 선택되고,
R5는 H, OH, OCH3, OC2H5, OSi(X1)(3-a-b)(X2)a(X3)b, CO2X5, OCO2X5, 바람직하게는 CO2X5로부터 선택되고,
X5는 C1-C4 알킬, 바람직하게는 메틸, 에틸 및 tert-부틸, 가장 바람직하게는 에틸 및 tert-부틸로부터 선택되고,
a, b는 각각 독립적으로 0, 1, 2 또는 3이고, a와 b의 합은 3 이하이고,
X1, X2, X3, X4는 각각 독립적으로 H, C1-C10-알킬, 바람직하게는 H 및 C1-C4-알킬, 더 바람직하게는 H, 메틸 및 에틸로부터 선택되고,
d는 1 내지 100의 정수이고,
X6은 H, C1-C10-알킬, 바람직하게는 H 및 C1-C4-알킬, 더 바람직하게는 메틸 및 에틸로부터 선택된다].
일반식 (1)의 화합물은 용액 중에, 바람직하게는 수용액 중에, 일반식 (1)의 2개 이상의 분자의 집합체 또는 다환식 부가물 형태로 존재할 수 있고, 마찬가지로 본 발명에 의해 포함된다.
매우 특히 바람직한 카복실레이트, 특히 아연 카복실레이트로 존재하는 리간드는 모노알킬 3-옥소글루타레이트, 예를 들면 모노메틸 3-옥소글루타레이트, 모노에틸 3-옥소글루타레이트, 모노알킬 말로네이트, 예를 들면 모노메틸 말로네이트, 모노에틸 말로네이트 및 이들의 혼합물로 이루어진 군으로부터 선택된다.
본 발명에 따른 방법의 단계 (B)에서 전구체 화합물로서 사용되는 아연 카복실레이트의 바람직한 예는 화학식 (Ⅱ) Zn[(EtOC(O)CH2C(O)CH2COO)2]의 화합물이다.
본 발명에서 실험식 및/또는 구조식으로 재생성된 화합물에서, 용매 분자, 예를 들면 물은 가능하게는 화합물 중에 존재할 수 있다.
예를 들면 0℃에서의 헥산 중의 화학량론적 양의 모노에틸 3-옥소글루타레이트와 디에틸아연와의 반응에 의해 화학식 (Ⅱ)의 화합물을 제조하는 방법은 당업자에게 특히 공지되어 있다.
본 발명에 따른 방법의 단계 (B)에서 전구체 화합물로서 사용되고, 일반식 (Ⅰ)의 2개의 분자의 부가물로서 존재하는 아연 카복실레이트의 추가의 특히 바람직한 예는 하기 화학식 (Ⅲ)의 화합물이다:
Figure pct00004
.
예를 들면, 실온에서의 벤젠 또는 톨루엔 중의 등몰량의 모노에틸 3-옥소글루타레이트 및 아연 비스[비스(트리메틸실릴)아미드]의 반응에 의해 당업자에게 공지된 방법에 의해 화학식 (Ⅲ)의 화합물을 마찬가지로 제조할 수 있다.
본 발명에 따른 방법의 단계 (B)에서 전구체 화합물로서 사용되는 아연 카복실레이트의 추가의 특히 바람직한 예는 하기 화학식 (Ⅳ)의 화합물이다:
Figure pct00005
.
당업자에게 공지된 방법에 의해 화학식 (Ⅳ)의 화합물을 마찬가지로 제조할 수 있다.
아연 카복실레이트의 추가의 바람직한 예는 전자 공여체 작용기를 갖는 하기 화학식 (Ⅳa)의 화합물 Zn[(NH2CH2COO)2(H20)B]이다:
Figure pct00006
.
본 발명에 따른 방법의 단계 (B)에서 전구체 화합물로서 사용되는 아연 카복실레이트의 추가의 특히 바람직한 예는 마찬가지로 카복실레이트 기에 대한 알파 위치에서 전자 공여체를 갖는 하기 화학식 (Ⅳb)의 화합물 Zn[{R7R8N-N=C(CH3)CO2}2(H20)2]이다:
Figure pct00007
.
아연 카복실레이트의 추가의 바람직한 예는 하기 화학식 (Ⅳc)의 화합물이다:
Figure pct00008
[식 중, R7=R8=메틸이거나, R7=H이고, R8=C(0)Me임].
추가로 바람직하게는, 본 발명에 따른 방법의 단계 (B)에서, 사용된 1종 이상의 금속 산화물의 전구체 화합물은 해당 금속의 알콕사이드이다.
전구체 화합물로서 금속 원자가 3 내지 6의 배위수를 갖는 금속 알콕사이드를 사용하는 것이 바람직하다. 산화아연이 반도체 금속 산화물로서 사용되는 특히 바람직한 경우에, 특히 3 내지 6의 배위수를 갖는 아연 알콕사이드 착물이 사용되고, 여기서 하나 이상의 리간드는 알콕사이드이다. 동일한 또는 상이한 분자의 서로에의 첨가에 의해 본 발명에 따라 사용되는 전구체 화합물에서 본 발명에 따라 존재하는 이 배위수를 성취한다.
특히 바람직한 실시양태에서, 사용되는 전구체 화합물은 일반적으로 10 내지 200℃, 바람직하게는 20 내지 150℃, 더 바람직하게는 30 내지 130℃, 가장 바람직하게는 40 내지 100℃의 온도에서 반도체 금속 산화물 및 휘발성 생성물로 분해되는 아연 알콕사이드이다. 이 전구체 화합물의 분해를 위한 최소 온도는 촉매 활성화에 의해 예를 들면 50℃ 또는 예를 들면 20℃이다.
특히 바람직한 실시양태에서, 본 발명에 따른 방법의 단계 (B)에서 전구체 화합물로서 사용되는 금속 알콕사이드는 하기 일반식 (Ⅴ) 또는 비균질 물질, 예를 들면 (Et-Zn-OEt)4 또는 Zn7O8Me14(화학식 (Vb))에 해당한다:
Figure pct00009
[상기 식 중,
M은 Zn이고,
R9는 선형 또는 분지형 C1-C12-알킬, 선형 또는 분지형 C1-C12-헤테로알킬, 치환 또는 비치환 C5-C16-아릴, 선형 또는 분지형, 치환 또는 비치환 C5-C16-아르알킬, 선형 또는 분지형, 치환 또는 비치환 C5-C16-알카릴, 바람직하게는 선형 또는 분지형 C1-C6-알킬, 특히 메틸 또는 에틸이고, 각각의 경우에 전자 공여체 특성을 갖는 작용기, 예를 들면 하이드록실, 아미노, 알킬아미노, 아미노, 에테르 및/또는 옥소로 임의로 치환되고,
R10은 수소, 선형 또는 분지형 C1-C12-알킬, 선형 또는 분지형 C1-C12-헤테로알킬, 치환 또는 비치환 C5-C16-아릴, 선형 또는 분지형, 치환 또는 비치환 C5-C16-아르알킬, 선형 또는 분지형, 치환 또는 비치환 C5-C16-알카릴, NR11R12(여기서, R11, R12는 각각 독립적으로 Si-(C1-C6-알킬)3 또는 화학식 -0-C(0)-R2의 라디칼(R2의 정의는 하기 기재됨)임)이고, 각각의 경우에 전자 공여체 특성을 갖는 작용기, 예를 들면 하이드록실, 아미노, 알킬아미노, 아미노, 에테르 및/또는 옥소로 임의로 치환되고; R9는 더 바람직하게는 선형 또는 분지형 C1-C6-알킬, 특히 메틸 또는 에틸이고,
o는 1 또는 2이고,
p는 0 또는 1이고, 여기서 전기적으로 전하를 띠지 않는 일반식 (Ⅴ)의 화합물이 존재하도록 o+p=2이도록 지수가 선택된다].
특히 바람직한 일반식 (Ⅴ)의 화합물은 메톡시메틸아연 또는 에톡시에틸아연이다.
본 발명에 따른 방법의 단계 (B)에서 전구체 화합물로서 사용되는 아연 알콕사이드의 추가로 바람직한 예는 하기 화학식 (Va), (Vb) 및 (Vc)의 화합물이다:
Figure pct00010
Figure pct00011
Figure pct00012
.
본 발명에 따른 방법의 추가의 바람직한 실시양태에서, 사용된 1종 이상의 금속 산화물의 1종 이상의 전구체 화합물은 해당 금속의 하이드록사이드, 세미카바지드, 카바메이트, 하이드록사메이트, 이소시아네이트, 아미딘, 아미드라존, 우레아 유도체, 하이드록실아민, 옥심, 옥시메이트, 우레탄, 암모니아, 아민, 아미드, 포스핀, 암모늄 화합물, 아지드, 니트레이트 또는 니트라이트 또는 이들의 혼합물, 더 바람직하게는 해당 금속의 하이드록소 착물이다.
전구체 화합물로서 금속 원자가 4 내지 6의 배위수를 갖는 하이드록소-금속 착물 또는 그외 아쿠오 착물을 사용하는 것이 바람직하다. 산화아연이 반도체 금속 산화물로서 사용되는 특히 바람직한 경우에, 특히 4 내지 6의 배위수를 갖는 아연 착물을 사용한다.
특히 바람직한 실시양태에서, 사용되는 전구체 화합물은 일반적으로 10 내지 200℃, 바람직하게는 20 내지 150℃, 더 바람직하게는 30 내지 130℃, 가장 바람직하게는 40 내지 100℃의 온도에서 반도체 금속 산화물 및 휘발성 생성물, 예를 들면 암모니아로 분해되는 하이드록소-금속 착물이다. 이 전구체 화합물의 분해를 위한 최소 온도는 촉매 활성화에 의해 예를 들면 50℃ 또는 예를 들면 20℃이다.
특히 바람직한 실시양태에서, 이 화합물은 하기 일반식 (Ⅵ)에 해당한다:
Figure pct00013
[상기 식 중,
A, B, C는 각각 독립적으로 R13 3N(여기서, R13은 각각 독립적으로 수소, C1-C6-알킬, C5-C12-아릴, C5-C12-아르알킬, C5-C12-알카릴임), N2R13 4(여기서, R13은 상기 정의된 바와 같음), NR13 2OH(여기서, R13은 상기 정의된 바와 같음), (NR13 2)2C=O(여기서, R13은 상기 정의된 바와 같음), R13N-CO2 -(여기서, R13은 상기 정의된 바와 같음), N3 -, NCO-, 아세토히드라지드, 아미드라존, 세미카바지드, R14 3P(여기서, R14는 각각 독립적으로 수소, 메틸 또는 에틸임), R14 3As(여기서, R14는 상기 정의된 바와 같음), 옥심, 우레탄, 테트라하이드로푸란(THF), 디포름아미드, 디메틸포름아미드(DMF), 아세톤, 물, C1-C12-알콜, 2개 내지 12개의 탄소 원자를 갖는 에테르, 예를 들면 1,2-디메톡시에탄(DME), 4개 내지 12개의 탄소 원자를 갖는 사이클릭 에테르, 예를 들면 디옥산, 특히 NH3이고,
q, r, s, t는 각각 독립적으로 0?10, 바람직하게는 0?6, 더 바람직하게는 0?4, 바람직하게는 t=2이고,
u는 1?10, 바람직하게는 u=1이고,
q, r, s, t, u는 전기적으로 전하를 띠지 않는 일반식 (Ⅵ)의 화합물이 존재하도록 선택된다].
본 발명에 따른 방법의 단계 (B)에서 1종 이상의 전구체 화합물로서 무기 착물 [(OH)x(NH3)yZn]z(여기서, x, y 및 z는 각각 독립적으로 0.01 내지 10임), 가장 바람직하게는 [(OH)x(NH3)yZn]z(여기서, x=2, y=2 또는 4 및 z=1이고, x, y 및 z는 명시된 착물이 전기적으로 전하를 띠지 않도록 선택됨)를 사용하는 것이 특히 바람직하다.
본 발명에 따르면, 예를 들면 S. Meiers 등의 문헌[J. Am. Chem. Soc., 130(51), 2008, 17603-17609]에 기재된 바대로 예를 들면 질산아연과 수산화나트륨 용액과의 반응 및 후속적인 암모니아에 의한 처리에 의해 당업자에게 공지된 모든 방법에 의해 바람직하게 사용되는 이 전구체 화합물을 제조할 수 있다.
특히 바람직한 실시양태에서, 본 발명에 따른 방법의 단계 (B)에서, 상기 언급된 무기 착물 [(OH)x(NH3)yZn]z를 1종 이상의 전구체 화합물로서 사용하고, 예를 들면 유럽 특허 출원 09 158 896.2에 기재된 바대로 산화아연 또는 수산화아연과 암모니아의 직접 반응에 의해 얻는다.
따라서, 본 발명은 특히 또한 [(OH)x(NH3)yZn]z(여기서, x, y 및 z는, 명시된 착물이 전기적으로 전하를 띠지 않도록 각각 독립적으로 0.O1 내지 10임)가 단계 (B)에서 1종 이상의 금속 산화물의 1종 이상의 전구체 화합물로서 사용되고, 상기 착물이 더 바람직하게는 산화아연 또는 수산화아연과 암모니아의 반응에 의해 얻어지는 것인 본 발명에 따른 방법에 관한 것이다.
본 발명에 따른 방법의 단계 (B)에서 단계 (A)에서 얻은 다공성 층에 도포된 전구체 화합물의 양을 당업자가 결정하여, 단계 (A)에서 얻은 층의 두께, 이의 기공률, 기공의 크기 등에 따라, 반도체 금속 산화물의 적어도 연결 지점이 각각의 입자 사이에 형성하는 기공 중에 충분한 양의 적절한 전구체 화합물이 존재한다. 단계 (A)에서 도포된 입자가 일반적으로 오직 접선 접촉된 경우, 본 발명에 따른 방법의 단계 (B)에서 각각의 입자 사이에 더 큰 연결이 형성된다.
적어도 금속 산화물의 1종 이상의 전구체 화합물을 포함하는 용액이 단계 (A)에서 얻은 다공성 층의 기공으로 적어도 부분적으로 침투할 수 있는 온도, 예를 들면 5 내지 120℃, 바람직하게는 10 내지 60℃, 더 바람직하게는 실온에서 본 발명에 따른 방법의 단계 (B)를 일반적으로 수행한다.
당업자에게 공지된 모든 공정, 예를 들면 단계 (A)에서 코팅된 기판에 전구체 화합물의 스핀 코팅, 분무 코팅, 딥 코팅, 드롭 캐스팅 또는 인쇄, 예를 들면 잉크젯 인쇄, 플렉소그래피 인쇄 또는 그리비어 인쇄에 의해 본 발명에 따른 방법의 단계 (B)를 일반적으로 수행할 수 있다.
따라서, 본 발명은 또한 스핀 코팅, 분무 코팅, 딥 코팅, 드롭 캐스팅 또는 인쇄에 의해 단계 (A)로부터 얻은 다공성 층의 처리를 단계 (B)에서 수행하는 본 발명에 따른 방법에 관한 것이다.
본 발명에 따르면, 단계 (B)를 연속식으로 또는 뱃치식으로 수행할 수 있다.
본 발명에 따른 방법의 단계 (B)에서 바람직하게 사용되는 용매 중의 1종 이상의 금속 산화물의 1종 이상의 전구체 화합물을 포함하는 용액은 예를 들면 기판에의 선택된 증착 조작을 개선하기 위해 임의로 추가의 첨가제를 포함할 수 있다(단계 (B)).
본 발명에 따른 방법의 단계 (B)에서 바람직하게 사용되는 용액은 추가로 또한 반도체 금속 산화물을 도핑하는 기능을 하는 금속 양이온을 더 포함할 수 있다. 특히 바람직한 실시양태에서, 이 금속 양이온은 Al3 +, In3 +, Ga3 +, Sn4 + 및 이들의 혼합물로 이루어진 군으로부터 선택된다. 이것은 별도로 용액에 도입될 수 있거나, 본 발명의 전구체 화합물 중에 이미 존재할 수 있다.
용액을 제조하기 위해, 언급된 도펀트 금속 양이온을 금속 산화물, 금속 하이드록사이드, 금속 알콕사이드 형태로 또는 가용성 착물 형태로 단계 (B)에서 첨가할 수 있다. 언급된 도펀트를 본 발명에 따른 방법의 단계 (B)에서 일반적으로, Zn을 기준으로 하여, 0.1?10 몰%, 바람직하게는 0.1?5 몰%의 양으로 용액에 첨가할 수 있다.
본 발명에 따르면, 단계 (A) 및 단계 (B)에서 도펀트를 사용할 수 있고, 이것은 동일하거나 상이할 수 있다. 또한, 본 발명에 따르면, 단계 (A)에서만 또는 단계 (B)에서만 도펀트를 사용할 수 있다. 단계 (A)에서만 도펀트를 사용할 때, 이것은 바람직하게는 단계 (A)에서 얻은 1종 이상의 반도체 금속 산화물의 층 중에 존재한다. 단계 (B)에서만 도펀트를 사용할 때, 이것은 바람직하게는 단계 (B)에서 적어도 부분적으로 충전하는 기공 또는 간극 중에 존재한다.
본 발명에 따른 방법의 단계 (B) 후, 1종 이상의 반도체 금속 산화물의 다공성 층으로 코팅된 기판을 일반적으로 얻고, 이 층의 기공을 반도체 금속 산화물의 1종 이상의 전구체 화합물을 포함하는 용액으로 적어도 부분적으로 충전한다.
단계 (C):
본 발명에 따른 방법의 단계 (C)는 반도체 금속 산화물의 1종 이상의 전구체 화합물을 반도체 금속 산화물로 전환하기 위해 단계 (B)에서 얻은 층을 열 처리하는 것을 포함한다.
본 발명에 따른 방법의 바람직한 실시양태에서, 본 발명에 따른 방법의 단계 (C)에서의 열 처리를 10 내지 200℃, 바람직하게는 20 내지 150℃, 더 바람직하게는 30 내지 130℃, 가장 바람직하게는 40 내지 100℃의 온도에서 수행한다.
따라서, 본 발명은 또한 단계 (C)에서의 열 처리를 10 내지 200℃의 온도에서 수행하는 본 발명에 따른 방법에 관한 것이다.
이러한 경우에, 본 발명에 따르면, 단계 (B)에서 용액 중에 기공으로 적어도 부분적으로 도입된 특별히 선택된 전구체 화합물을 비교적 낮은 온도에서 해당 금속 산화물로 전환할 수 있는 것이 유리한다. 따라서, 예를 들면, 반도체 금속 산화물의 생성 동안 낮은 온도로 인해 변형 또는 열 분해되지 않은 중합체 기판을 사용할 수 있다. 추가의 이점은 본 발명에 따른 방법의 단계 (C)에서 열 처리에서 사용된 전구체 화합물로 인해, 오직 휘발성 부산물이 형성되고, 이것은 따라서 가스 형태로 배출되고 형성된 층에서 문제가 되는 불순물로 잔류하지 않는다는 것이다.
일반적으로, 기판을 가열하기 위해 당업자에게 공지된 모든 장치, 예를 들면 핫플레이트, 오븐, 건조 캐비넷, 열풍 건, 벨트 하소기 또는 온도조절 캐비넷에서 단계 (C)를 수행할 수 있다.
단계 (C)에서, 단계 (B)에서 용액에 의해 기판의 기공 또는 간극으로 도입된 반도체 금속 산화물의 1종 이상의 전구체 화합물은 해당 금속 산화물, 특히 산화아연으로 전환된다.
본 발명에 따라 사용된 전구체 화합물은 일반적으로 단계 (C)에서 해당 금속 산화물, 특히 산화아연 및 휘발성 화합물 또는 이들의 혼합물로 전환된다. 더욱 특히, 단계 (C)에서 열 처리 후, 전구체 화합물의 부산물, 예를 들면 반대이온, 예컨대 할라이드 음이온, 니트레이트 음이온, 양이온 예컨대 Na+ 또는 K+ 또는 전하를 띠지 않는 리간드가 형성된 금속 산화물 층 중에 잔류하지 않는다.
본 발명에 따라 사용된 전구체 화합물의 추가의 이점은 이것이 이미 리간드 구 내에 해당 산화물로의 전환에 필요한 산소를 갖고 있으므로, 이것이 본 발명에 따른 방법의 단계 (C)에서 일반적으로 추가의 첨가제의 첨가 없이 해당 금속 산화물로 전환될 수 있다는 것이다. 추가의 첨가제를 첨가할 필요가 없으므로, 이 첨가제의 부산물이 형성된 층 중에 잔류하지 않는다. 생성물 방법의 단계 (A), 단계 (B) 및 단계 (C)를 주변 조건(대기 산소 등) 하에 수행할 수 있다는 것이 마찬가지로 유리하다.
본 발명에 따른 방법의 단계 (C) 후, 낮은, 플라스틱 상용성 온도의 경우에, 1종 이상의 반도체 금속 산화물로 코팅된 기판을 얻고, 이의 기공은 반도체 금속 산화물로 적어도 부분적으로 충전된다. 또한, 각각의 입자 사이에 더 큰 접촉 면적이 생기도록 단계 (C)에서 바람직하게는 단계 (A)에서 도포된 입자를 서로에 연결한다. 이러한 조작은 "용착" 또는 "필름 형성"으로 기재될 수 있다. 단계 (A) 후 입자 사이에 존재하는 접선 접촉 점 대신에, 더 큰 접촉 부위가 단계 (C) 후 입자 사이에 존재한다.
또한, 본 발명에 따르면 단계 (C) 후 얻은 코팅된 기판을 단계 (B) 및 단계 (C)에 따라 1회 이상 처리할 수 있다. 따라서, 반도체 금속 산화물의 더 많은 전구체 화합물을 기공으로 도입할 수 있다.
따라서, 본 발명은 또한 단계 (C)에서 얻은 코팅된 기판을 단계 (B) 및 단계 (C)에 따라 다시 처리하는 본 발명에 따른 방법에 관한 것이다. 본 발명에 따르면, 각각 단계 (B) 및 단계 (C)를 포함하는 전체 1회 내지 5회, 더 바람직하게는 1회 내지 3회, 가장 바람직하게는 1회 또는 2회 처리(들)를 수행하는 것이 바람직하다.
또한, 본 발명은 적어도 본 발명의 단계 (A), 단계 (B) 및 단계 (C)를 포함하는 반도체 부품, 예를 들면 박막 트랜지스터 TFT를 제조하는 방법에 관한 것이다.
1종 이상의 반도체 금속 산화물의 다공성 층의 기공을 적어도 부분적으로 충전하고, 특히 반도체 금속 산화물 입자 층의 간극을 적어도 부분적으로 충전하고 금속 산화물 입자의 더 우수한 접촉/"융착"을 위해 본 발명의 금속 산화물 전구체 화합물을 사용한다. 단계 (B)에서 처리된 1종 이상의 반도체 금속 산화물의 이 층은 TFT의 반도체 층으로 이루어진다. 전구체 화합물의 용액을 단계 (B) 및 단계 (C)에 기재된 바대로 가공할 수 있다.
하부 게이트, 상부 게이트, 상부 접촉, 하부 접촉 등과 같은 TFT 건축과 관련하여 제한이 없다. 유전체가 모두 가능할 수 있거나, 유기, 무기 또는 유기-무기 하이브리드 물질일 수 있다. 게이트, 소스 및 드레인 접촉 물질은 전도성 물질(예를 들면, Al, Au, Ag, Ti/Au, Cr/Au, ITO, Si, PEDOT/PSS 등)이다. 적합한 기판은 특히 또한 중합체 및 낮은 분해 온도를 갖는 가요성 물질 및 다른 열 불안정 기판(이들로 제한되지 않음)이다. 기판, 게이트, 소스 및 드레인 접촉 물질 및 유전체는 어떠한 1차 제한으로 처리되지 않고 화학적/물리적 상용성, 가공 조작 및 원하는 용도에 따라 선택될 수 있다.
또한, 본 발명은 본 발명에 따른 방법에 의해 얻을 수 있는 1종 이상의 반도체 금속 산화물의 층을 포함하는 기판에 관한 것이다. 기판, 금속 산화물, 전구체 화합물 등에 관한 상세사항 및 바람직한 실시양태는 이미 상기 기재되어 있다.
본 발명에 따른 제조 방법으로 인해, 특히 반도체 금속 산화물, 특히 산화아연에 대한 특정한 전구체 화합물의 사용으로 인해, 단계 (B) 및 단계 (C)에서 코팅된 다공성 반도체 금속 산화물 층은 비코팅 다공성 반도체 금속 산화물 층에 비해 개선된 전자 특성을 갖는다. Si(도핑된) 게이트, SiO2, 유전체, 알루미늄 소스/드레인 접촉을 포함하는 ZnO 나노로드 필름으로 이루어지는 반도체 층인 ZnO-TFT의 경우에, 예를 들면, ZnO 나노로드 필름이 단계 (C)에서의 150℃의 소결 온도에서 [Zn(NH3)4](OH)2에 의해 단계 (B) 및 단계 (C)에서 처리될 때의 1 ×10-2 ㎠/Vs에 비해 예를 들면 1 ×10-3 ㎠/Vs의 이동도가 개선될 수 있다.
따라서, 본 발명은 또한 전자 부품, 예를 들면 TFT에서의 본 발명의 기판의 용도 및 CMOS 회로 및 다른 전자 회로, RFID 태그, 디스플레이 등에서의 이의 용도에 관한 것이다. 플라스틱 상용성 온도에서의 용액으로부터의 가공성은 가요성 굴곡 가능한 기판 위에 부품이 제조되게 한다.
[ 실시예 ]
실시예 1: 나노로드의 제조
아연 아세테이트 디하이드레이트(Honeyweli) 21.95 g을 2L 4구 플라스크 내에서 60℃에서 메탄올(Fluka) 942 ㎖ 중에 용해하였다. 동시에, 1L 병에서, 수산화칼륨(Riedel-de-Haen) 9.05 g을 60℃에서 메탄올 516 ㎖ 중에 용해하였다. 용액 둘 다 소정의 온도를 가질 때, 이들을 신속 교반(425 rpm)에 의해 합하고 즉시 회전 증발기(오일 욕 온도: 40℃)에서 200 ㎖의 용적으로 농축하였다. 이 용액을 250 ㎖ 4구 플라스크로 옮기고 60℃ 및 250 rpm에서 16 시간 동안 교반하였다. 후속적으로, 혼합물을 제거하고 1L 유리 병에 옮겼다. 밤새, ZnO가 바닥에 침전되어, 상청액 메탄올이 흡인될 수 있었다. 생성물을 매회 메탄올 500 ㎖로 4회 세척하였다. 각각의 세척 조작시, ZnO을 자석 교반기에서 40 분 동안 새로운 메탄올과 완전히 혼합하였다. 마지막 세척 조작 후, 메탄올을 가능한 한 흡인하고 ZnO을 디클로로메탄 200 ㎖로 재분산시켰다. 후속적으로, 용액을 희석에 의해 4 중량%의 산화아연의 함량으로 조정하였다. 산화아연 2.344 g을 포함하는 용액의 일부를 배출시켰다. 모노에틸 3-옥소글루타레이트 0.52 g을 자석 교반기에서 실온에서 교반하면서 천천히 첨가하였다.
실시예 2: 전구체 화합물로서의 [Zn( NH 3 ) 4 ]( OH ) 2 의 제조
500 ㎖ 4구 플라스크에 우선 ZnO(약학 품질, Umicore) 6.10 g을 충전하였다. 6.6 mol/I NH3/H20 용액 500 ㎖를 이에 첨가하였다. 현탁액을 실온에서 밤새 300 rpm에서 교반하였다. 소량의 현탁 물질을 갖는 투명한 용액을 얻었고, 그 물질을 유리 프릿에 의해 제거하여 기재된 착물의 투명한 용액을 얻었다. 용액의 원소 분석은 1.0 g/100 g 용액의 Zn 함량을 나타냈다.
실시예 3: 간극을 충전하기 위한 그리고 TFT 중의 ZnO 나노로드와 반도체 ZnO 나노로드 층과의 더 우수한 연결을 위한 전구체 화합물로서의 실시예 2로부터의 용액의 용도
SiO2 유전체 층(층 두께: 200 ㎚) 및 스핀 코팅에 의해 실시예 1로부터 얻은 ZnO 나노로드 층(층 두께: 70 ㎚, 나노로드 직경: 약 10 ㎚, 나노로드 길이: 약 50 ㎚)을 갖는 Sidoped 기판에 3000 회전/분에서 30 초 동안 스핀 코팅에 의해 도포된 실시예 2로부터 얻은 용액이 넘치게 하였다. 후속적으로, 샘플을 150℃에서 20 분 동안 가열하였다. 알루미늄의 열 증기 증착에 의해 소스/드레인 접촉(채널 폭/길이 비: 20)을 얻었다.
제조된 TFT의 대표적인 아웃풋 곡선(OK) 및 이동 곡선(TK)은 도 1 및 2에 도시되어 있다. 이와의 비교 목적을 위해, 실시예 2로부터 얻은 용액에 의한 처리가 없는 상응하는 TFT의 대표적인 아웃풋 곡선(OK) 및 이동 곡선(TK)은 도 3 및 도 4에 도시되어 있다(VD: 소스와 드레인 사이의 전압, VG: 소스와 게이트 사이의 전압, ID: 소스와 드레인 사이의 전류).
[Zn(NH3)4](0H)2 처리에 의한 본 발명의 TFT에 대해 하기 평균 매개변수를 결정하였다:
이동도 μ: 1*10-2 ㎠(V*s)
온/오프 비: 104,
VT 문턱 전압: 30 V.
[Zn(NH3)4](0H)2 처리에 의한 상응하는 TFT에 대해 하기 평균 매개변수를 결정하였다:
이동도 μ: 1*10-3 ㎠(V*s)
온/오프 비: 104,
VT 문턱 전압: 30 V.

Claims (12)

  1. 적어도
    (A) 1종 이상의 반도체 금속 산화물의 다공성 층을 기판에 도포하는 단계,
    (B) 단계 (A)로부터 얻은 다공성 층을 반도체 금속 산화물의 1종 이상의 전구체 화합물을 포함하는 용액으로 처리하여, 다공성 층의 기공이 적어도 부분적으로 이 용액으로 충전되게 하는 단계, 및
    (C) 단계 (B)에서 얻은 층을 열 처리하여 반도체 금속 산화물의 1종 이상의 전구체 화합물을 반도체 금속 산화물로 전환하는 단계
    를 포함하는, 기판 위에 1종 이상의 반도체 금속 산화물을 포함하는 층을 제조하는 방법으로서, 단계 (B)에서의 1종 이상의 반도체 금속 산화물의 1종 이상의 전구체 화합물은 해당 금속의 모노카복실산, 디카복실산 또는 폴리카복실산의 유도체, 또는 3개 이상의 탄소 원자를 갖는 모노카복실산, 디카복실산 또는 폴리카복실산의 카복실레이트, 알콕사이드, 하이드록사이드, 세미카바지드, 카바메이트, 하이드록사메이트, 이소시아네이트, 아미딘, 아미드라존, 우레아 유도체, 하이드록실아민, 옥심, 옥시메이트, 우레탄, 암모니아, 아민, 포스핀, 암모늄 화합물, 니트레이트, 니트라이트 또는 아지드, 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것인 제조 방법.
  2. 제1항에 있어서, 1종 이상의 반도체 금속 산화물은 산화아연 ZnO인 제조 방법.
  3. 제1항 또는 제2항에 있어서, 단계 (A)에서의 1종 이상의 반도체 금속 산화물의 다공성 층은 구형 입자 및/또는 봉형 입자 및/또는 판형 입자를 포함하는 것인 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 단계 (C)에서의 열 처리를 10 내지 200℃의 온도에서 수행하는 것인 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 1종 이상의 반도체 금속 산화물은 Al3+, In3 +, Ga3 +, Sn4 + 및 이들의 혼합물로 이루어진 군으로부터 선택된 금속 양이온으로 도핑된 것인 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 기판은 1종 이상의 중합체를 포함하는 것인 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 단계 (A)로부터 얻은 다공성 층의 처리를 스핀 코팅, 분무 코팅, 딥 코팅, 드롭 캐스팅 또는 인쇄에 의해 단계 (B)에서 수행하는 것인 제조 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 단계 (B)에서 사용된 용액은 반도체 금속 산화물을 도핑하는 기능을 하는 금속 양이온을 더 포함하는 것인 제조 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, [(OH)x(NH3)yZn]z(여기서, x, y 및 z는 명시된 착물이 전기적으로 전하를 띠지 않도록 각각 독립적으로 0.01 내지 10임)를 단계 (B)에서 1종 이상의 금속 산화물의 1종 이상의 전구체 화합물로서 사용하는 것인 제조 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 따른 방법에 의해 얻을 수 있는 1종 이상의 반도체 금속 산화물의 층을 포함하는 기판.
  11. 전자 부품에서의 제10항에 따른 기판의 용도.
  12. 제1항에 따른 본 발명의 단계 (A), 단계 (B) 및 단계 (C)를 적어도 포함하는 반도체 부품을 제조하는 방법.
KR1020127001172A 2009-06-16 2010-06-15 반도체 금속 산화물 입자 층에서 미립자간 접촉 부위를 개선하고 간극을 충전하기 위한 열 불안정성 전구체 화합물 KR20120039638A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP09162783.6 2009-06-16
EP09162783 2009-06-16

Publications (1)

Publication Number Publication Date
KR20120039638A true KR20120039638A (ko) 2012-04-25

Family

ID=42751990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127001172A KR20120039638A (ko) 2009-06-16 2010-06-15 반도체 금속 산화물 입자 층에서 미립자간 접촉 부위를 개선하고 간극을 충전하기 위한 열 불안정성 전구체 화합물

Country Status (6)

Country Link
US (1) US9129801B2 (ko)
EP (1) EP2443650A1 (ko)
JP (1) JP5634511B2 (ko)
KR (1) KR20120039638A (ko)
CN (1) CN102460641A (ko)
WO (1) WO2010146053A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102612406A (zh) * 2009-11-20 2012-07-25 巴斯夫欧洲公司 用于制备羧酸和/或羧酸酐的在至少一个催化剂层中具有锑酸钒的多层催化剂及具有低热点温度的制备邻苯二甲酸酐的方法
CN102668086B (zh) 2009-12-18 2016-01-06 巴斯夫欧洲公司 位于具有可由溶液低温加工的电介质的机械柔性聚合物衬底上的金属氧化物场效应晶体管
US20110230668A1 (en) * 2010-03-19 2011-09-22 Basf Se Catalyst for gas phase oxidations based on low-sulfur and low-calcium titanium dioxide
TW201206896A (en) 2010-04-13 2012-02-16 Basf Se Process for controlling a gas phase oxidation reactor for preparation of phthalic anhydride
JP2013525250A (ja) * 2010-04-28 2013-06-20 ビーエーエスエフ ソシエタス・ヨーロピア 溶液中で亜鉛錯体を調製する方法
US9117964B2 (en) 2010-06-29 2015-08-25 Merck Patent Gmbh Preparation of semiconductor films
US8859459B2 (en) 2010-06-30 2014-10-14 Basf Se Multilayer catalyst for preparing phthalic anhydride and process for preparing phthalic anhydride
US9212157B2 (en) 2010-07-30 2015-12-15 Basf Se Catalyst for the oxidation of o-xylene and/or naphthalene to phthalic anhydride
DE102012206234A1 (de) 2012-04-17 2013-10-17 Evonik Industries Ag Formulierungen enthaltend ammoniakalische Hydroxo-Zink-Verbindungen
JP5936568B2 (ja) 2013-03-08 2016-06-22 富士フイルム株式会社 酸化物半導体薄膜トランジスタ用基板およびその基板を用いた半導体装置
EP3011373B1 (de) * 2013-06-20 2017-11-15 Merck Patent GmbH Verfahren zur steuerung der optischen eigenschaften von uv-filterschichten
US9214288B2 (en) * 2013-09-05 2015-12-15 National Cheng Kung University Flexible photo-anode of dye-sensitized solar cell and manufacturing method thereof
GB201319263D0 (en) * 2013-10-31 2013-12-18 Montanuniversit T Leoben Method of manufacturing an electrically conductive or semiconductive structure and electronic device comprising the same
EP3100299A1 (en) * 2014-01-31 2016-12-07 Merck Patent GmbH Preparation of semiconductor films
WO2015113737A1 (en) * 2014-01-31 2015-08-06 Merck Patent Gmbh Method for producing a uv photodetector
AT518664B1 (de) * 2016-04-22 2017-12-15 Trench Austria Gmbh HGÜ-Luftdrosselspule und Verfahren zur Herstellung
CN112090170B (zh) * 2020-09-30 2022-05-06 安徽泰龙锌业有限责任公司 一种紫外光冷燃烧除臭氧化锌滤芯材料的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040046168A1 (en) * 2002-08-13 2004-03-11 Agfa-Gevaert Porous metal oxide semiconductor spectrally sensitized with metal oxide
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US20100003203A1 (en) * 2006-10-11 2010-01-07 Basf Se Method of producing surface-modified nanoparticulate metal oxides, metal hydroxides and/or metal oxyhydroxides
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
CN100548434C (zh) * 2007-07-12 2009-10-14 奇迪电器集团有限公司 用于去除水中氨氮的过滤介质及其制备方法以及由该过滤介质制成的滤芯
WO2009013291A2 (en) 2007-07-25 2009-01-29 Basf Se Field effect elements
WO2009016107A1 (en) 2007-07-30 2009-02-05 Basf Se Method for depositing a semiconducting layer from a liquid
JP2009040640A (ja) * 2007-08-09 2009-02-26 Andes Denki Kk 酸化亜鉛薄膜の製造方法

Also Published As

Publication number Publication date
WO2010146053A1 (de) 2010-12-23
JP5634511B2 (ja) 2014-12-03
US20120086002A1 (en) 2012-04-12
EP2443650A1 (de) 2012-04-25
JP2012530033A (ja) 2012-11-29
US9129801B2 (en) 2015-09-08
CN102460641A (zh) 2012-05-16

Similar Documents

Publication Publication Date Title
KR20120039638A (ko) 반도체 금속 산화물 입자 층에서 미립자간 접촉 부위를 개선하고 간극을 충전하기 위한 열 불안정성 전구체 화합물
KR101719853B1 (ko) 산화인듐 함유 층의 제조 방법, 상기 방법에 의해 제조된 산화인듐 함유 층 및 그의 용도
KR20120005536A (ko) 반전도성 층을 제조하는 방법
JP5933540B2 (ja) 酸化インジウム含有層を製造するためのインジウムオキソアルコキシド
KR101725573B1 (ko) 금속 산화물-함유 층의 제조 방법
KR101507189B1 (ko) 산화 아연 필름을 제조하기 위한 유기금속성 아연 화합물
KR101884955B1 (ko) 산화인듐을 함유하는 코팅물을 제조하기 위한 인듐 옥소 알콕시드
KR102032168B1 (ko) 산화 인듐-함유 층 제조 방법
TW201506495A (zh) 透明金屬氧化物奈米顆粒組合物、製造彼之方法以及包含彼之物品
KR20120123343A (ko) 저온에서 용액으로부터 가공될 수 있는 유전체를 갖는 기계적 가요성 중합체 기판 상의 금속 산화물 전계 효과 트랜지스터
US8691168B2 (en) Process for preparing a zinc complex in solution
JP6366702B2 (ja) 酸化インジウム含有層を製造するための配合物、当該層の製造法及び当該層の使用
WO2014148830A1 (ko) 산화아연 전구체의 제조방법, 이로부터 수득되는 산화아연 전구체 및 산화아연 박막
KR20200030267A (ko) 반도체 금속 기판 제조 방법
KR101567809B1 (ko) 산화아연 전구체의 제조방법, 이로부터 수득되는 산화아연 전구체 및 산화아연 박막
KR20150065624A (ko) 자발적 연소 반응이 발생하는 인듐아연 산화물계 반도체 잉크 조성물 및 이를 통해 제조되는 무기 반도체 박막
KR20140078543A (ko) 자발적 연소 반응이 발생하는 인듐아연 산화물계 반도체 잉크 조성물 및 이를 통해 제조되는 무기 반도체 박막
Sanctis Multinary metal oxide semiconductors-A study of different material systems and their application in thin-film transistors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right