KR20120113198A - 다중 패터닝 공정과 리소그래피 장치 및 마스크 최적화 공정의 통합 - Google Patents

다중 패터닝 공정과 리소그래피 장치 및 마스크 최적화 공정의 통합 Download PDF

Info

Publication number
KR20120113198A
KR20120113198A KR1020120034801A KR20120034801A KR20120113198A KR 20120113198 A KR20120113198 A KR 20120113198A KR 1020120034801 A KR1020120034801 A KR 1020120034801A KR 20120034801 A KR20120034801 A KR 20120034801A KR 20120113198 A KR20120113198 A KR 20120113198A
Authority
KR
South Korea
Prior art keywords
patterns
pattern
sub
optimization
mask
Prior art date
Application number
KR1020120034801A
Other languages
English (en)
Other versions
KR101484146B1 (ko
Inventor
루오치 첸
준 예
홍 첸
Original Assignee
에이에스엠엘 네델란즈 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠엘 네델란즈 비.브이. filed Critical 에이에스엠엘 네델란즈 비.브이.
Publication of KR20120113198A publication Critical patent/KR20120113198A/ko
Application granted granted Critical
Publication of KR101484146B1 publication Critical patent/KR101484146B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details

Abstract

본 발명은 리소그래피 장치의 분해능 한계들을 넘어 타겟 패턴들을 프린트하는 리소그래피 장치 및 공정에 관한 것으로, 특히 다중 패터닝 리소그래피에 관한 것이다. 리소그래피 공정을 통해 기판 상에 이미징될 패턴을 복수의 서브-패턴들로 분할하는 방법이 개시되며, 상기 방법은 서브-패턴들 중 적어도 하나와 리소그래피 공정에 사용되는 리소그래피 장치의 광학 세팅 간의 공동-최적화 요건들을 인지하도록 구성되는 분할 단계를 포함한다. 회절 기호 분석에 기초한 지능형 패턴 선택을 포함하는 디바이스 특성 최적화 기술들이 다중 패터닝 공정 흐름으로 통합될 수 있다.

Description

다중 패터닝 공정과 리소그래피 장치 및 마스크 최적화 공정의 통합{INTEGRATION OF LITHOGRAPHY APPARATUS AND MASK OPTIMIZATION PROCESS WITH MULTIPLE PATTERNING PROCESS}
본 발명은 일반적으로 리소그래피 공정의 시뮬레이션에 관한 것으로, 특히 시뮬레이션을 통해 디자인 레이아웃 및 리소그래피 장치의 특성들을 최적화하여 더 우수한 이미징 성능을 달성하는 방법에 관한 것이다.
리소그래피 장치는, 예를 들어 집적 회로(IC)의 제조 시에 사용될 수 있다. 이러한 경우, 마스크는 IC의 개별층에 대응하는 회로 패턴을 포함할 수 있으며, 이 패턴은 방사선-감응재(레지스트)층으로 코팅된 기판(실리콘 웨이퍼) 상의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부 상으로 이미징될 수 있다. 일반적으로, 단일 웨이퍼는 투영 시스템을 통해 한번에 하나씩 연속적으로 조사되는 인접한 타겟부들의 전체적인 네트워크를 포함할 것이다. 일 형태의 리소그래피 투영 장치에서는 전체 마스크 패턴을 타겟부 상으로 한번에 노광함으로써 각각의 타겟부가 조사되며; 이러한 장치는 통상적으로 웨이퍼 스테퍼(wafer stepper)라 칭한다. 통상적으로 스텝-앤드-스캔(step-and-scan) 장치라 칭해지는 대안적인 장치에서는 투영 빔 하에서 주어진 기준 방향("스캐닝" 방향)으로 마스크 패턴을 점진적으로 스캐닝하는 한편, 동시에 이 방향과 평행하게(같은 방향으로 평행하게) 또는 역-평행하게(반대 방향으로 평행하게) 기판 테이블을 스캐닝함으로써 각각의 타겟부가 조사된다. 일반적으로, 투영 시스템이 배율 인자(Ｍ)(일반적으로 < 1)를 갖기 때문에, 기판 테이블이 스캐닝되는 속력(Ｖ)은 마스크 테이블이 스캐닝되는 속력의 인자(Ｍ) 배가 될 것이다.
리소그래피 투영 장치를 사용하는 제조 공정에서, 마스크 패턴이 방사선-감응재(레지스트)층에 의해 전체 또는 부분적으로 덮여 있는 기판 상에 이미징된다. 이러한 이미징 단계에 앞서, 기판은 전처리(priming), 레지스트 코팅 및 소프트 베이크(soft bake)와 같은 다양한 과정들을 거칠 수 있다. 노광 이후, 기판은 후-노광 베이크(post-exposure bake: PEB), 현상, 하드 베이크(hard bake) 및 이미징된 피처들의 측정/검사와 같은 다른 과정들을 거칠 수 있다. 이러한 일련의 과정들은 디바이스, 예컨대 IC의 개별층을 패터닝하는 기초로서 사용된다. 그 후, 이러한 패터닝된 층은 에칭, 이온-주입(도핑), 금속화(metallization), 산화, 화학-기계적 연마 등과 같은 다양한 공정들을 거칠 수 있으며, 이는 모두 개별층을 마무리하도록 의도된다. 여러 층이 요구되는 경우에는, 각각의 새로운 층에 대해 전체 과정 또는 그 변형이 반복되어야 할 것이다. 최후에는, 디바이스들의 어레이가 기판(웨이퍼) 상에 존재할 것이다. 그 후, 이 디바이스들은 다이싱(dicing) 또는 소잉(sawing)과 같은 기술에 의해 서로 분리되며, 개개의 디바이스들은 캐리어에 장착되고 핀에 연결되는 등의 단계를 거칠 수 있다.
간명함을 위해, 투영 시스템은 이후 "렌즈"라고 언급될 수 있다; 하지만, 이 용어는 예를 들어 굴절 광학기, 반사 광학기 및 카타디옵트릭(catadioptric) 시스템을 포함하는 다양한 타입의 투영 시스템들을 포괄하는 것으로서 폭넓게 해석되어야 한다. 또한, 방사선 시스템은 방사선 투영 빔을 지향, 성형 또는 제어하기 위해 이 설계 유형들 중 어느 하나에 따라 작동하는 구성요소들을 포함할 수 있으며, 이러한 구성요소들은 아래에서 집합적으로 또는 개별적으로 "렌즈"라고 언급될 수도 있다. 또한, 리소그래피 장치는 2 이상의 기판 테이블(및/또는 2 이상의 마스크 테이블)을 갖는 형태로 구성될 수 있다. 이러한 "다수 스테이지" 디바이스에서는 추가 테이블들이 병행하여 사용될 수 있으며, 또는 1 이상의 테이블이 노광에 사용되고 있는 동안 1 이상의 다른 테이블에서는 준비 작업 단계가 수행될 수 있다.
앞서 언급된 포토리소그래피 마스크는 실리콘 웨이퍼 상에 집적될 회로 구성요소에 대응하는 기하학적인 패턴들을 포함한다. 이러한 마스크를 생성하는데 사용되는 패턴들은 CAD(computer-aided design) 프로그램들을 사용하여 생성될 수 있으며, 이 공정은 흔히 EDA(electronic design automation)라고 칭해진다. 대부분의 CAD 프로그램은 기능적인 마스크를 생성하기 위해 사전설정된 설계 규칙의 세트를 따른다. 이러한 규칙들은 처리 및 설계 제한들에 의해 설정된다. 예를 들어, 설계 규칙은 회로 디바이스들 또는 라인들이 바람직하지 않은 방식으로 서로 상호작용하지 않을 것을 보장하기 위해, (게이트, 커패시터 등과 같은) 회로 디바이스들 또는 상호연결 라인들 사이의 간격 공차(space tolerance)를 정의한다. 설계 규칙 제한들은 통상적으로 "임계 치수(CD)"라고도 칭해진다. 회로의 임계 치수는 라인 또는 홀의 최소폭, 또는 두 라인들 또는 두 홀들 간의 최소 간격으로서 정의될 수 있다. 따라서, CD는 설계된 회로의 전체 크기 및 밀도를 결정한다. 물론, 집적 회로 제작의 목표들 중 하나는 원래 회로 설계를 (마스크를 통해) 웨이퍼 상에 충실하게 재현(reproduce)하는 것이다.
유의되는 바와 같이, 마이크로리소그래피는 반도체 집적 회로들의 제조에 있어서 핵심 단계이며, 이때 반도체 웨이퍼 기판들 상에 형성된 패턴들은 마이크로프로세서, 메모리 칩 등과 같은 반도체 디바이스들의 기능 요소들을 정의한다. 또한, 유사한 리소그래피 기술들이 평판 디스플레이, MEMS(micro-electro mechanical systems) 및 다른 디바이스들의 형성에 사용된다.
반도체 제조 공정이 계속해서 진보함에 따라, 통상적으로 '무어의 법칙'이라 칭하는 추세를 따라 회로 요소들의 치수들이 계속 감소되는 한편, 디바이스당 트랜지스터와 같은 기능 요소들의 양은 수십 년에 걸쳐 꾸준히 증가하였다. 현 기술 수준에서, 최첨단(leading-edge) 디바이스들의 임계 층들은 원(deep)-자외선 레이저 광 소스로부터의 조명을 이용하여 기판 상에 마스크 이미지를 투영하는 스캐너로서 알려진 광학 리소그래피 투영 시스템을 이용하여 제조되어, 100 nm보다 훨씬 낮은 치수들, 즉 투영 광의 파장의 절반보다 작은 치수들을 갖는 개별적인 회로 피처들을 생성한다.
이 공정 -이때, 광학 투영 시스템의 전형적인 분해능 한계보다 작은 치수들을 갖는 피처들이 프린트됨- 은 통상적으로 분해능 공식 CD = k1×λ/NA에 따른 저(low)-k1 리소그래피로서 알려져 있으며, 이때 λ는 채택된 방사선의 파장(현재 대부분의 경우 248 nm 또는 193 nm)이고, NA는 투영 광학기의 개구수(numerical aperture)이며, CD는 '임계 치수' -일반적으로, 프린트되는 최소 피처 크기- 이고, k1은 실험적인 분해능 인자이다. 일반적으로, k1이 작을수록, 특정한 전기적 기능 및 성능을 달성하기 위하여 회로 설계자에 의해 계획된 형상 및 치수들과 비슷한 패턴을 웨이퍼 상에 재현하기가 더 어려워진다. 이 어려움을 극복하기 위해, 정교한 미세조정 단계들이 마스크 설계뿐만 아니라 투영 시스템에도 적용된다. 이들은, 예를 들어 NA 및 광 간섭성(optical coherence) 세팅들의 최적화, 맞춤(customized) 조명 방식, 위상 시프팅 마스크들의 사용, 마스크 레이아웃 내의 광 근접성 보정, 또는 일반적으로 '분해능 향상 기술들'(resolution enhancement techniques: RET)로 정의된 다른 방법들을 포함하며, 이에 제한되지는 않는다.
중요한 일 예시로서, 광 근접성 보정(OPC, 때로는 '광학 및 공정 보정'이라고도 칭함)은 웨이퍼 상에 프린트된 피처의 최종 크기 및 배치가 단순히 마스크 상의 대응하는 피처의 크기 및 배치의 함수가 아니라는 사실을 설명한다. '마스크' 및 '레티클'이라는 용어들은 본 명세서에서 교환가능하게 이용된다는 것을 유의한다. 전형적인 회로 설계들에 존재하는 작은 피처 크기들 및 높은 피처 밀도들에 대해, 주어진 피처의 특정 에지의 위치는 다른 인접한 피처들의 존재나 부재에 의해 어느 정도 영향을 받을 것이다. 이 근접 효과들은 한 피처에서 다른 피처로 커플링(couple)된 미세한 양의 광으로부터 일어난다. 이와 유사하게, 근접 효과들은 일반적으로 리소그래피 노광에 이어서 일어나는 후-노광 베이크(PEB), 레지스트 현상, 및 에칭 시의 확산 및 다른 화학적 영향들로부터 일어날 수 있다.
피처들이 주어진 타겟 회로 디자인의 요건들에 따라 반도체 기판 상에 생성된다는 것을 보장하기 위하여, 정교한 수치 모델들을 이용하여 근접 효과들이 예측되어야 하고, 고성능(high-end) 디바이스들의 성공적인 제조가 가능해지기 전에 마스크의 디자인에 보정들 또는 전치-왜곡(pre-distortion)들이 적용되어야 한다. 전형적인 고성능 디자인에서는, 타겟 디자인에 충분히 가까운 패턴들을 프린트하기 위해 거의 모든 피처 에지가 약간의 수정을 필요로 한다. 이 수정들은, 자신은 프린트되지 않지만 연계된 주요 피처의 특성들에 영향을 미치는 '어시스트' 피처들의 적용뿐만 아니라, 에지 위치 또는 라인 폭의 시프팅 또는 바이어싱(biasing)을 포함할 수 있다.
더블 패터닝(DP) 리소그래피는, 특히 NA를 더욱 증가시키는 것이 더 이상 '피처-밀집(feature-dense)' 레이아웃에서 임계/비-임계 피처들의 프린팅 품질을 향상시키기 위한 실현가능한 선택이 아닌 경우, 리소그래피 노광 장치의 분해능 한계를 효과적으로 극복하는 방법들 중 하나이다. 일반적으로, 더블 패터닝 리소그래피에서 개별적인 피처 CD 및/또는 피처간 피치(inter-feature pitch)가 리소그래피 장치의 분해능 한계보다 낮은 조밀한 패턴들은 두 부분으로 분할되어[이 공정은 "컬러링(coloring)"이라 칭함], 각 부분에서 독립적으로 패턴 프린팅 시 극복할 분해능-관련 문제들이 존재하지 않게 된다. 상기 부분들은 연속하여 패터닝되고, 제 1 리소그래피에 프린트된 피처들과 제 2 리소그래피에 프린트된 피처들이 배치되어 전체 패턴을 재현한다.
기존 분할 체계, 특히 풀-칩 더블 패터닝(full-chip double patterning)에 대한 분할 체계는 스티칭(stitching) 및/또는 OPC(Optical Proximity Correction)에 앞서 규칙-기반 분할 알고리즘(rule-based splitting algorithm)을 이용할 수 있다. 규칙-기반 분할 알고리즘은 이미징 시스템 제한들에 따른 규칙들의 세트에 기초하여 디자인 레이아웃을 2 개의 서브-레이아웃들로 분할한다. 그 후, 스티칭 및/또는 OPC 알고리즘이 각각의 서브-레이아웃에 독립적으로 적용된다.
소스 마스크 최적화(SMO)는 주어진 디자인 레이아웃에 대해 더 우수한 분해능 및/또는 처리 윈도우(processing window: PW)를 달성하기 위해 소스 및 마스크(즉, 디자인 레이아웃)을 동시에 최적화하는 공정이다. 마스크의 디자인 레이아웃이 소스에 대해 최적화되는 경우, SMO의 총 실행 시간의 감소가 달성될 수 있다. 일반적으로, 연산 비용 및 시간을 낮추기 위해 디자인 패턴들의 임계적 세트가 사용자들에 의해 제공되거나, 지능형 알고리즘에 의해 자동으로 선택된다. SMO가 디자인 패턴들의 선택된 임계적 디자인 세트에 대해서만 수행되어 최적화된 소스를 얻는다. 그 후, 선택적으로, 최적화된 소스가 제공된 풀-칩 디자인 레이아웃을 최적화하기 위해 풀-칩 마스크 최적화(FMO)가 사용된다. 또한, 선택된 임계적 디자인 패턴 세트에 핫스폿(hotspot)들을 추가하기 위해, 리소그래피 제조가능성 체크(lithography manufacturability check: LMC)가 선택적으로 행해질 수 있다.
이제까지는, SMO 및 DP가 더 연산 효율적인 방식으로 훨씬 더 우수한 이미징 성능을 달성하도록 통합되지 않았었다. 그러므로, 통일된 공정 흐름으로 SMO 및 DP를 통합할 필요가 있다. 또한, 리소그래피 장치 내의 투영 광학기와 같은 다른 광학 특성들에 대해 디자인 레이아웃을 공동-최적화(co-optimize)할 필요가 있다.
본 발명은 다중 패터닝 리소그래피 및 다른 리소그래피 적용들과 관련하여 디바이스 특성 최적화 분야에 많은 혁신을 제공하며, 이는 특히 앞서 언급된 요건들을 설명한다.
본 발명의 일 실시예에서, 리소그래피 공정을 통해 기판 상에 이미징될 패턴을 복수의 서브-패턴들로 분할하는 방법이 개시되며, 상기 방법은 서브-패턴들 중 적어도 하나와 리소그래피 공정에 사용되는 리소그래피 장치의 광학 세팅 간의 공동-최적화 요건들을 인지하도록 구성되는 분할 단계를 포함한다.
본 발명의 또 다른 실시예에서, 비교적 큰 세트(relatively larger set)로부터 패턴들을 포함한 디자인 레이아웃의 부분들의 작은 대표 세트(representative smaller set)를 선택하기 위해 패턴 선택 방법이 사용되며, 상기 작은 대표 세트는 공동-최적화 공정이 촉진되도록 비교적 큰 세트의 특징적인 패턴 피처들을 충분히 커버(adequately cover)한다.
다음 도면들 및 상세한 설명을 참조하여, 앞선 방법들에 대응하는 시스템 및 컴퓨터 프로그램 제품들을 포함한 본 발명의 이 실시형태 및 다른 실시형태가 당업자에게 분명해질 것이다.
첨부된 도면들과 관련하여 본 발명의 특정 실시예들의 다음 설명을 검토함으로써, 본 발명의 앞선 실시형태와 특징들, 및 다른 실시형태와 특징들이 당업자에게 분명해질 것이다:
도 1은 본 발명의 예시적인 구현들에 따른 리소그래피 시스템의 다양한 서브시스템들의 블록도;
도 2는 도 1의 서브시스템들에 대응하는 시뮬레이션 모델들의 블록도;
도 3a는 종래의 더블 패터닝 리소그래피 공정 흐름을 예시하는 흐름도;
도 3b는 본 발명의 일 실시예에 따른 더블 패터닝 및 SMO의 단향성 통합(unidirectional integration)을 예시하는 흐름도;
도 4는 본 발명의 일 실시예에 따른 SMO에서의 지능형 패턴 선택의 통합을 나타내는 도면;
도 5는 본 발명의 다양한 실시형태들을 통합하는 예시적인 방법을 나타내는 흐름도;
도 6은 본 발명의 예시적인 실시예에 따른 디자인 레이아웃 분할, 패턴 선택 및 디바이스 최적화의 통합을 예시하는 도면;
도 7은 본 발명의 일 실시예에 따른 패턴 선택의 예시적인 방법을 나타내는 흐름도;
도 8은 본 발명의 일 실시예에 따른 최적화된 소스에 대한 더블 패터닝 분할 알고리즘을 나타내는 예시적인 흐름도;
도 9는 본 발명의 실시예들이 구현될 수 있는 예시적인 컴퓨터 시스템의 블록도; 및
도 10은 본 발명의 실시예들이 적용될 수 있는 리소그래피 투영 장치의 개략적인 도면이다.
이제 도면들을 참조하여 본 발명이 상세히 설명될 것이며, 이는 당업자가 본 발명을 실행할 수 있도록 본 발명의 예시들로서 제공된다. 아래에서 숫자 및 예시들은 본 발명의 범위를 단일 실시예에 제한하려는 것이 아니며, 설명되거나 예시된 요소들 중 일부 또는 모두의 상호교환에 의해 다른 실시예들이 가능하다는 것을 유의한다. 또한, 본 발명의 소정 요소들이 알려진 구성요소들을 이용하여 부분적으로 또는 완전히 구현될 수 있는 경우, 이러한 알려진 구성요소들 중 본 발명을 이해하는데 필요한 부분들만이 설명될 것이며, 이러한 알려진 구성요소들의 다른 부분들의 세부 설명은 본 발명을 애매하게 하지 않도록 생략될 것이다. 당업자라면 이해하는 바와 같이 본 명세서에서 달리 명시되지 않는 한, 소프트웨어로 구현되는 것으로서 설명된 실시예들은 이에 제한되어서는 안 되며, 하드웨어로, 또는 소프트웨어와 하드웨어의 조합들로 구현된 실시예들을 포함할 수 있고, 그 역도 가능하다. 본 명세서에서, 단수의 구성요소를 나타내는 실시예는 제한하는 것으로 간주되어서는 안 된다; 오히려, 본 발명은 본 명세서에서 달리 명확히 설명되지 않는 한 복수의 동일한 구성요소를 포함한 다른 실시예들을 포함하도록 의도되며, 그 역도 가능하다. 또한, 출원인은 이러한 것으로서 명확히 설명되지 않은 경우, 명세서 또는 청구항들에서의 여하한의 용어가 두드러지거나 특수한 의미로 여겨질 것을 의도하지 않는다. 또한, 본 발명은 예시의 방식으로 본 명세서에 언급된 알려진 구성요소들의 현재 알려진 등가물 및 미래에 알려질 등가물을 포함한다.
A. 본 발명의 예시적인 실시예들을 구현하는 리소그래피 시스템의 일반적인 환경
본 발명을 설명하기에 앞서, 전반적인 시뮬레이션 및 이미징 공정에 관한 간략한 설명이 제공된다. 도 1은 예시적인 리소그래피 투영 시스템(10)을 도시한다. 주요 구성요소들은, 예를 들어 원-자외선 엑시머 레이저 소스 또는 EUV 파장을 포함한 다른 파장들의 소스일 수 있는 광 소스(12); 부분 간섭성(partial coherence)을 정의하고 특정 소스 형상화 광학기를 포함할 수 있는 조명 광학기(14, 16a 및 16b); 마스크 또는 레티클(18); 및 웨이퍼 평면(22) 상에 레티클 패턴의 이미지를 생성하는 투영 광학기(16c)이다. 퓨필 평면에서의 조정가능한 필터 또는 어퍼처(aperture: 20)가 웨이퍼 평면(22) 상에 입사하는 빔 각도의 범위를 제한할 수 있으며, 이때 가능한 최대 각도는 투영 광학기의 개구수를 정의한다[NA = sin(Θmax)].
리소그래피 시뮬레이션 시스템에서, 이 주요 시스템 구성요소들은 예를 들어 도 2에 예시된 바와 같은 별도의 기능적 모듈들에 의해 설명될 수 있다. 도 2를 참조하면, 기능적 모듈들은 타겟 디자인 레이아웃을 정의하는 디자인 레이아웃 모듈(26); 이미징 공정에서 이용될 마스크를 정의하는 마스크 레이아웃 모듈(28); 시뮬레이션 공정 시 이용될 마스크 레이아웃의 모델을 정의하는 마스크 모델 모듈(30); 리소그래피 시스템의 광학 구성요소들의 성능을 정의하는 광학 모델 모듈(32); 및 주어진 공정에서 이용되는 레지스트의 성능을 정의하는 레지스트 모델 모듈(34)을 포함한다. 알려진 바와 같이, 시뮬레이션 공정의 결과는 예를 들어 결과 모듈(36)에서 예측된 윤곽 및 CD를 생성한다.
특히, 조명 및 투영 광학기들의 특성들은 광학 모델(32)에서 캡처(capture)되고, 이는 NA-시그마(σ) 세팅들 및 여하한의 특정 조명 소스 형상을 포함하지만 이에 제한되지는 않으며, 이때 σ(또는 시그마)는 일루미네이터의 외반경 크기라는 것을 유의한다. 또한, 기판 상에 코팅된 포토레지스트 층의 광학 특성들 -즉, 굴절률, 필름 두께, 전파 및 편광 효과들- 도 광학 모델(32)의 일부로서 캡처될 수 있다. 마스크 모델(30)은 레티클의 디자인 피처들을 캡처하며, 마스크의 상세한 물리적 특성들의 표현을 포함할 수도 있다. 최종적으로, 레지스트 모델(34)은 예를 들어 기판 웨이퍼 상에 형성되는 레지스트 피처들의 윤곽들을 예측하기 위해, 레지스트 노광, PEB 및 현상 시 일어나는 화학적 공정들의 효과들을 설명한다. 시뮬레이션의 목적은, 예를 들어 이후 타겟 디자인에 비교될 수 있는 에지 배치들 및 CD들을 정확히 예측하는 것이다. 타겟 디자인은 일반적으로 전-OPC 마스크 레이아웃으로서 정의되며, GDSII 또는 OASIS와 같은 표준화된 디지털 파일 포맷으로 제공될 것이다. 당업자라면, 입력 파일 포맷은 상관없다는 것을 이해할 것이다.
B. 본 발명의 예시적인 방법들
개요 부분에 언급된 바와 같이, 본 명세서에서 리소그래피 공정을 통해 기판 상에 이미징될 패턴을 복수의 서브-패턴들로 분할하는 방법이 기재된다. 상기 방법은 서브-패턴들 중 적어도 하나와 리소그래피 공정에 사용되는 리소그래피 장치의 광학 세팅 간의 공동-최적화 요건들을 '인지(aware)'하도록 구성되는 분할 단계를 포함한다. 분할 단계는 공동-최적화 이후 이미지 품질을 예측하도록 구성된다. 이미지 품질은 서브-패턴들의 적합성(compatibility)을 분석함으로써 예측될 수 있다. 예를 들어, 일부 패턴들은 함께 우수하게 최적으로 이미징될 수 없으므로, 상이한 분할 레이아웃(split layout)들에 수용되어야 한다. 서브-패턴들은 통상적으로 기판 상에 연속하여 이미징되는 한편, 기판의 단일 층에서 조합된다.
리소그래피 장치의 광학 세팅은: 조명 소스의 세팅 및 특성; 투영 광학 시스템의 세팅 및 특성; 및 조명 소스와 투영 광학 시스템의 조합된 세팅 및 특성 중 1 이상을 포함할 수 있다. 조명 소스 특성의 비-제한적인 예시들은: 레이저 파장, 레이저 대역폭, 소스 세기 프로파일, 소스 편광(source polarization) 등이다. 이와 유사하게, 투영 광학기 특성의 비-제한적인 예시들은: 개구수(NA), 아포다이제이션(apodization), 수차/파면 변조, 렌즈 가열, 복굴절, 분산, 플레어(flare) 등이다.
분할 단계는 규칙-기반 분할, 알고리즘-기반 분할, 또는 규칙-기반 및 알고리즘-기반 분할의 조합을 포함할 수 있다. 분할 및 공동-최적화는 연속하여, 병행하여, 대안적으로, 또는 반복적으로 수행될 수 있다.
공동-최적화-인지 분할 단계(co-optimization-aware splitting step)는 패턴이 분할될 수 있는 가능한 서브-패턴들의 세트로부터 복수의 서브-패턴들을 선택하여 원하는 이미징 결과를 얻도록 회절 기호 분석(diffraction signature analysis)을 이용할 수 있다. 이는 전형적으로 주파수 도메인에서 행해진다.
회절 기호 분석만이 복수의 서브-패턴들을 선택하는 방법은 아니다. 예를 들어, 대안적인 실시예에서 공동-최적화-인지 분할 단계는 패턴이 분할될 수 있는 가능한 서브-패턴들의 세트로부터 복수의 서브-패턴들을 선택하여 원하는 이미징 결과를 얻도록, 공간 도메인에서 2-차원 패턴 클러스터링(two-dimensional pattern clustering)을 이용할 수 있다. 공간 도메인에서의 2-차원 패턴 클러스터링은 (전형적인 회절 기호 분석에서 사용되는 주파수 도메인 특성과 대조적으로) 공간 도메인 특성을 이용하여 유사성에 기초한 1D/2D 패턴들의 그룹화를 나타낸다. 일 예시는 라인/공간(L/S) 패턴들을 그룹화하기 위해 피치 및 폭 정보를 이용하는 것이다. 또 다른 예시는 피치 패턴 또는 라인-단부 또는 슬롯-단부 또는 Z-형상 등으로서 패턴을 분류하기 위해 패턴의 국부적인 지오메트리를 이용하는 것이다. 분할을 수행하기 위해 이 분류들이 연속하여 이용될 수 있다. 예를 들어, L/S 패턴들에 대해 분할은 소정 피치 범위에 대해 동등하게 행해질 수 있으며, 또는 또 다른 피치 범위에서의 패턴들이 특정 층에 모두 클러스터될 수 있다. 이 예시들은 본 발명의 범위를 제한하지 않는다.
또 다른 대안적인 실시예에서, 공동-최적화-인지 분할 단계는 패턴이 분할될 수 있는 가능한 서브-패턴들의 세트로부터 복수의 서브-패턴들을 선택하여 원하는 이미징을 얻도록, 패턴의 국부적 공간 정보 및 주파수 정보 중 하나 또는 둘 모두를 이용할 수 있다. 예를 들어, 먼저 국부적 공간 특성이 패턴들을 개략적인 카테고리로 분류하는데 이용될 수 있으며, 그 후 각각의 카테고리 내에서 (주파수 도메인 정보를 이용하는) 회절 기호 분석이 이용된다. 당업자라면, 역도 사용될 수 있으며, 즉 먼저 주파수 도메인 정보가 개략적인 카테고리화에 사용된 후, 공간 도메인 분석이 분할 방법을 미세-조절하는데 사용된다는 것을 이해할 것이다.
도 3a는 종래의 풀-칩 더블 패터닝 리소그래피 시뮬레이션 공정 흐름(300)을 나타내며, 이때 더블 패터닝 분할 알고리즘은 도 3b에 설명된 공정 흐름(310)과 대조적으로 여하한의 디바이스/마스크 최적화를 반드시 수용하지는 않는다. 본 명세서에 설명된 예시들 대부분에서 타겟 패턴 레이아웃이 2 개의 서브-레이아웃들로만 분해되지만, 본 발명의 범위는 서브-레이아웃들의 수에 제한되지 않는다. 이에 따라, "더블 패터닝"이라는 용어는 2 이상의 서브-레이아웃들이 수반되는 다중 패터닝 방법들도 포함한다. 또한, 공정 흐름 예시들에서 어두운 블록들은 방법/알고리즘의 적용을 나타내고, 밝은 블록들은 방법들/알고리즘들의 입력/출력을 나타낸다. 또한, "레이아웃" 및 "서브-레이아웃"이라는 용어들은 관심 패턴들(patterns of interest)을 포함하는 패턴들의 더 큰 구성으로부터의 소정 관심 패턴들의 구성을 의미할 수 있다. (풀-칩 디자인 레이아웃과 같은) 큰 디자인 레이아웃의 분할들 중 하나인 (풀-칩 서브-레이아웃과 같은) 큰 서브-레이아웃을 재구성하기 위해, 복수의 서브-레이아웃들이 적절한 구성으로 조합될 수 있다.
흐름도(300)에서, 종래의 분할 알고리즘(42)을 적용함으로써 디자인 레이아웃(40)이 2 개의 서브-레이아웃(44 및 46)으로 분할된다. 스티칭/OPC 알고리즘(48 및 50)이 각각의 서브-레이아웃들(44 및 46)에 독립적으로 각각 적용된다. 그 후, 후-OPC 디자인 서브-레이아웃들(52 및 54)이 실제 물리적 레티클들을 제조하기 위한 디자인 선행물(design precursor)로서 생성된다.
도 3b는 SMO가 단향성 방식으로 DP 리소그래피 시뮬레이션 공정 흐름(310)에 통합되는 본 발명에 따른 일 실시예를 나타내며, 즉 DP 분할 알고리즘 및 SMO 모두 연속적인 방식으로 공정 흐름의 일부분이다. DP 분할 알고리즘(42)은 반드시 SMO 공정에 기초하여 동적으로 수정되는 것은 아니다. 블록들 56 및 58에서, 종래의 스티칭/OPC 알고리즘 대신에, 스티칭/SMO 알고리즘이 서브-레이아웃들(44 및 46)에 적용된다. 그 후, 후-SMO 디자인 서브-레이아웃들(60 및 62)이 실제 물리적 레티클을 제조하기 위한 디자인 선행물로서 생성된다. 또한, 서브-레이아웃들(60 및 62)은 그들과 연계된 각각의 최적화된 소스들을 갖는다. 도 3b에 구체적으로 나타내지는 않지만, SMO 조정 후에도 서브-레이아웃들에 추가 OPC가 행해질 수 있다.
앞서 설명된 바와 같이, 소스 마스크 최적화(SMO)는 소스 및 마스크(즉, 디자인 레이아웃)를 동시에 최적화하여, 채택되는 리소그래피 공정에 따라 서브-레이아웃들로 분할되거나 분할되지 않을 수 있는 주어진 디자인 레이아웃에 대해 더 우수한 분해능 및/또는 처리 윈도우(PW)를 달성하는 공정이다. 이와 유사하게, 렌즈 마스크 최적화(LMO)는 렌즈 및 마스크(즉, 디자인 레이아웃)를 동시에 최적화하는 공정이다. 본 명세서에서, "렌즈"라는 용어는 조명 소스로부터 웨이퍼까지 광을 투과, 성형 및 지향하는 모든 광학 구성요소들을 폭넓게 포함한다. "렌즈"는 투영 광학기 구성요소들을 포함한다. 예시적인 실시예들에서 대부분 예시를 위해 SMO가 설명되지만, 본 발명의 범위는 SMO, LMO, 및 심지어 SMLO(조합된 소스 마스크 렌즈 최적화)와 DP의 통합을 포함한다. 본 발명의 중요한 목적은, 리소그래피 장치의 이미징 성능을 시뮬레이트하도록 통일된 공정 흐름에서 DP와 SMO/LMO/SMLO를 통합하는 것이다. 지능형 패턴 선택은 SMO/LMO/SMLO 공정의 효율성을 증가시킨다. DP 분할 알고리즘은 이후 설명되는 바와 같이 지능형 패턴 선택을 수용한다.
일반적으로, SMO/LMO/SMLO 방법들은 풀-칩 패턴 커버리지를 달성하는 한편, 최적화 공정에서 사용될 칩들의 전체 세트로부터 작은 세트의 임계 디자인 패턴들을 지능적으로 선택함으로써 연산 비용을 낮추는 것을 목표로 한다. 이 선택된 패턴들에 대해서만 SMO/LMO/SMLO가 수행되어, 최적화된 소스 및/또는 렌즈를 얻는다. 그 후, 최적화된 소스 및/또는 렌즈는 풀-칩에 대해 (예를 들어, OPC 및 LMC를 이용하여) 마스크를 최적화하는데 사용되며, 결과들이 비교된다. 결과들이 종래의 풀-칩 SMO/LMO/SMLO와 비슷한(comparable) 경우 공정이 종료되고, 그렇지 않은 경우에는 반복적으로 또는 다른 방식으로 성공적인 결과로의 수렴을 위해 다양한 방법들이 제공된다.
본 발명의 실시예들은 큰 세트의 타겟 패턴들로부터 작은 대표 세트의 타겟 패턴들의 선택을 이용하며, 타겟 패턴들의 대표 세트는 전체 디자인 레이아웃의 적어도 모든 임계 피처들을 충분히 나타낸다. 2010년 10월 28일 출원된 동시-계류중인(co-pending) 공동-소유의 특허 출원 제 US 12/914,954호(Liu 외, "Selection of Optimum Patterns in a Design Layout Based on Diffraction Signature Analysis")는 소스 및 마스크 구성들에 적용될 수 있는 회절-기반 패턴 그룹화 및 최적화 방법들을 제공한다. '954 출원은 본 명세서에서 그 전문이 인용참조된다. 타겟 패턴들의 큰 세트는 마스크의 전체 디자인 레이아웃, 또는 디자인 레이아웃의 실질적으로 큰 부분을 포함할 수 있다. 본 발명의 실시예들은 특히 SMO/LMO/SMLO에 적합하지만, 당업자라면 큰 디자인 레이아웃이 디자인 레이아웃으로부터 지능적으로 선택된 작은 세트의 타겟 패턴들에 의해 충분히 표현되어야 하는 여하한의 상황에 패턴 선택 알고리즘들이 보편적으로 적용가능하다는 것을 이해할 것이다.
타겟 패턴들의 대표 세트는 수동으로 선별되는 사용자-선택 클립들, 및/또는 자동으로 선별되는 패턴 선택 알고리즘-선택 클립들을 포함할 수 있다. 예를 들어, 통상적으로 알려진 최대(또는 거의 최대인) 밀도의 라인/공간 피처들을 갖는 클립인 앵커 클립(anchor clip)이 항상 대표 세트의 일부분이 되도록 사용자에 의해 수동으로 선택될 수 있다. 또한, 앵커 클립은 알려진 중요한 특정 피처들을 포함할 수 있다.
타겟 패턴들의 대표 세트는 리소그래피 공정에서 사용되는 조명 소스를 최적화하는데 사용될 수 있다. 조명 소스를 최적화하는 단계는 마스크에 입사하는 방사선 빔의 편광 분포를 조절하는 단계를 포함할 수 있다. 또한, 타겟 패턴들의 대표 세트는 리소그래피 공정에서 사용되는 투영 광학 시스템을 최적화하는데 사용될 수 있다(앞서 설명된 바와 같이, '렌즈'라는 용어는 투영 광학 시스템을 포함함). 투영 광학 시스템을 최적화하는 단계는 방사선 빔이 마스크를 통과한 후 퓨필 평면(또는 여하한의 다른 선택된 평면)에서 방사선 빔의 파면을 조작하는 단계를 포함할 수 있다. 디자인 레이아웃 및 광학 특성들(즉, 조명 소스 및/또는 투영 광학기 특성들)의 공동-최적화는 본 발명의 범위에 의해 포함된다.
리소그래피 공정이 최적화되어야 하는 타겟 디자인 레이아웃(전형적으로 OASIS, GDSII 등과 같은 표준 디지털 포맷으로 레이아웃을 포함함)은 메모리, 테스트 패턴들, 로직 회로 등을 포함할 수 있다. 이 디자인 레이아웃으로부터, 타겟 패턴들(클립들)의 큰 초기 세트가 식별된다. 본 발명의 특정 실시예에서, 클립들의 전체 세트가 추출되고, 이는 디자인 레이아웃 내의 복잡한 패턴들을 모두 나타낸다(전형적으로, 약 50 내지 1000 개의 클립들이 사용되지만, 여하한 수의 클립들이 사용될 수 있음). 당업자라면 이해하는 바와 같이, 이 패턴들 또는 클립들은 디자인의 작은 부분들(즉, 회로들, 셀들 또는 패턴들)을 나타내며, 특히 클립들은 특정 주의 및/또는 검증이 요구되는 작은 부분들을 나타낸다.
클립들의 큰 초기 세트는 특정 이미지 최적화를 필요로 하는 디자인 레이아웃 내의 알려진 임계 피처 영역들에 기초하여 선험적으로(a priori) 고객에 의해 제공될 수 있다. 대안적으로, 본 발명의 또 다른 실시예에서 클립들의 큰 초기 세트는 임계 피처 영역들을 식별하는 어떤 종류의 자동화[예를 들어, 머신 비전(machine vision)] 또는 수동 알고리즘을 이용함으로써 전체 디자인 레이아웃으로부터 추출될 수 있다.
패턴들의 큰 세트는, 예를 들어 게이트 또는 로직 패턴들과 같은 상이한 패턴 형태들을 포함할 수 있으며, 예를 들어 특정 방위를 갖는 패턴들을 포함할 수 있다. 또한, 패턴들의 큰 세트는 예를 들어 소정 레벨의 복잡성을 포함한 패턴들, 또는 리소그래피 처리 동안 특정 주의 및/또는 검증을 필요로 하는 패턴들, 예를 들어 1D/2D 스루 피치, 스태거 스루 피치(staggered through pitch), 통상적으로 사용되는 디자인 구성 또는 프리미티브(primitive)들[예를 들어, 엘보우(elbow), T 형상, H 형상)과 같은 디자인 규칙들을 따르는 특정한 테스트 구조체들, 메모리 셀[예를 들어, 벽돌 벽(brick wall)]과 같은 반복적으로 사용되는 레이아웃 구조체들, 메모리 주변 구조체(예를 들어, 메모리 셀들에 대한 후크) 및 앞선 생성 등으로부터 알려진 이미징 문제들을 갖는 패턴들을 포함할 수 있다. 패턴들의 큰 세트는, 예를 들어 사전정의된 공정 윈도우 성능을 갖는 패턴들을 더 포함할 수 있으며, 또는 예를 들어 패턴의 공정 파라미터 변동들에 대한 감도를 포함한 패턴들을 포함할 수 있다.
클립들의 큰 초기 세트로부터 작은 서브세트의 패턴들 또는 클립들(예를 들어, 15 내지 50 개의 클립들이 사용되지만, 여하한의 수가 사용될 수 있음)이 선택된다. 패턴들 또는 클립들의 서브세트의 선택은, 바람직하게는 선택된 패턴들의 공정 윈도우가 임계 패턴들의 큰 세트에 대한 공정 윈도우에 가능한 한 가깝게 매칭하도록 수행된다. 또한, 선택의 효과성은 조합된 패턴-선택 및 후속한 SMO/LMO/SMLO 공정에서의 총 소요 시간 또는 실행 시간 감소에 의해 측정된다.
동시-계류중인 '954 출원에 개시된 바와 같이, 본 발명의 예시적인 일 실시형태에서 디자인 레이아웃으로부터 타겟 패턴들의 서브세트를 선택하는 회절-기반 방법이 개시되며, 상기 방법은 다음 단계들: 즉, 디자인 레이아웃으로부터의 타겟 패턴들의 큰 초기 세트로부터 복수의 타겟 패턴들 각각에 대해 각각의 회절 맵을 생성하는 단계; 타겟 패턴들의 큰 초기 세트로부터의 복수의 타겟 패턴들의 다양한 회절 맵들로부터 회절 기호들을 식별하는 단계; 타겟 패턴들의 큰 초기 세트로부터의 복수의 타겟 패턴들을 회절 기호 그룹들로 그룹화하는 단계 -특정한 회절 기호 그룹에서의 타겟 패턴들은 유사한 회절 기호를 가짐- ; 및 회절 기호 그룹들의 사전정의된 부분을 커버하도록 타겟 패턴들의 서브세트를 선택하여, 타겟 패턴들의 서브세트가 리소그래피 공정에 대한 디자인 레이아웃의 적어도 일부분을 나타내는 단계를 포함한다. 복수의 타겟 패턴들의 그룹화는 회절 기호의 유사성에 기초하여 사전정의된 규칙들에 의해 좌우될 수 있다. 사전정의된 규칙들은 다양한 회절 기호 그룹들 사이에 존재하는 커버리지 관계(coverage relationship)들을 포함한다.
특정한 회절-기반 패턴 선택 예시에서, 디자인 레이아웃 내의 타겟 패턴들의 대표 세트를 선택하는 방법이 개시되며, 상기 방법은: 디자인 레이아웃 내의 타겟 패턴들의 큰 초기 세트 각각에 대한 각각의 회절 맵을 생성하는 단계; 회절 맵들 각각에서 피크(peak)들을 식별하는 단계; 회절 맵들 각각에서 식별된 피크들의 1 이상의 특성 파라미터들을 저장하는 단계; 회절 기호 그룹들의 리스트를 생성하도록 식별된 피크들의 저장된 특성 파라미터들을 분석하는 단계 -각각의 회절 기호 그룹은 1 이상의 각 기저 벡터들을 가짐- ; 타겟 패턴들의 큰 초기 세트의 다양한 회절 맵들로부터 다양한 회절 기호 그룹들 사이에 존재하는 커버리지 관계들을 검사하는 단계 -상기 커버리지 관계들은 사전정의된 규칙들에 의해 좌우됨- ; 회절 기호 그룹들이 모든 회절 맵들로부터 모든 가능한 회절 기호 그룹들을 충분히 커버하는 타겟 패턴들의 최종 서브세트를 식별하는 단계; 및 타겟 패턴들의 대표 세트에 포함되도록 타겟 패턴들의 최종 서브세트를 선택하여, 타겟 패턴들의 최종 서브세트가 리소그래피 공정에 대한 디자인 레이아웃의 적어도 일부분을 나타내는 단계를 포함한다.
도 4는 지능형 패턴 선택이 통상적으로 풀-칩 SMO 공정 흐름(400)에 수용되는 방식의 일 예시를 나타낸다. 여기에서 디자인 레이아웃(40)은 도 3a 및 도 3b에 나타낸 바와 같이 서브-레이아웃들로 분할되지 않지만, 당업자라면 본 명세서의 가르침이 적절히 적용되는 경우 종래 공정 흐름(400)이 다중 패터닝 리소그래피에 대해서도 수정될 수 있다는 것을 이해할 것이다.
도 4에서, 블록 65는 앞서 설명된 바와 같이 디자인 레이아웃(40) 또는 타겟 패턴들의 큰 세트에 대한 패턴 선택 방법의 적용을 나타낸다. 결과로서, ('디자인 레이아웃의 부분들'이라고도 하는) 타겟 패턴들의 대표 세트(70)가 식별된다. 상기 세트(70)는 블록 72로 나타낸 SMO 공정의 기초이다. 72에서 SMO 방법의 결과로서 최적화된 소스(74)가 얻어진다. 최적화된 소스(74)에 기초하여, 블록 78에 나타낸 바와 같은 풀-칩 최적화(FMO) 공정이 실행된다. 결과적인 풀-칩 마스크 또는 디자인 레이아웃(80)이 얻어진다. 풀-칩 커버리지를 보장하고, 제조용 디자인을 보장하기 위해 반복적 체제가 채택될 수 있다. 블록 76의 LMC 공정은 입력으로서 최적화된 소스 정보 및 마스크 정보를 취하고, 핫스폿들 또는 웜스폿(warm spot)들이 디자인 레이아웃(40)에 남아있는지를 검증한다. 핫스폿들/웜스폿들(67)이 식별되는 경우, 이들은 패턴들의 대표 세트에 포함되고, 선택적으로 블록 65의 방법/알고리즘이 다시 실행되어 소스 및 디자인 레이아웃을 훨씬 더 우수하게 최적화한다.
도 3a, 도 3b 및 도 4에서 앞서 설명된 흐름들에 대한 문제점들 중 하나는, DP 분할 알고리즘 및/또는 패턴-선택 알고리즘에서의 소스 정보(또는 리소그래피 장치의 다른 광학 특성들에 대한 정보)의 부재이다. 여기에서는 SMO만이 비-제한적인 예시를 위해 설명되고 있다.
경험으로부터, SMO 공정은 DP 분할 공정으로부터 발생하는 서브-레이아웃들에 실질적으로 의존한다는 것이 발견되었다. DP 분할 단계에서, 타겟 패턴은 수 개의 가능한 분할들을 선택할 수 있다. 상이한 최적 소스 구성들이 상이한 분할 선택들에 필요한 경우, 전반적인 SMO 공정이 비효율적이게 된다. 허용가능한 전체적인 최적 해법을 달성하기 위해, DP 분할은 바람직하게는 최적(또는 바람직한) SMO 결과를 달성하는 해법을 선택하여야 한다. 또 다른 단점은, 각각의 분할 서브-레이아웃에 대한 스티칭/OPC/SMO 공정들이 도 3a, 도 3b 및 도 4에 나타낸 실시예들에서 다른 서브-레이아웃들에 독립적이라는 것이다. 그러므로, DP 분할 단계에서 결정되는 절단선 위치를 조정하기 위한 유연성이 존재하지 않거나 거의 없다. 따라서, 도 5 및 도 6에 나타낸 바와 같이 이미징 성능을 시뮬레이트하는데 있어서 개선된 유연성을 위해 DP 분할 및 SMO 알고리즘들의 더 밀접한(tighter) 통합이 유리할 수 있다.
도 5는 통합된 DP-SMO-패턴 선택 공정의 예시적인 일 실시예를 설명한다.
단계 S502에서, 디자인 레이아웃(또는 큰 세트의 클립들)이 얻어진다.
단계 S504에서, 작은 대표 세트의 클립들(또는 디자인 레이아웃의 부분들)을 선택하고, 동시에 이들을 2 개의 서브-레이아웃들로 분할하기 위해 회절-기호-분석 기반 알고리즘(DP-패턴 선택 알고리즘이라 칭함)이 사용된다.
단계 S506에서, 조합된 DP-SMO 알고리즘이 분할된 서브-레이아웃들 및 소스를 동시에 최적화한다.
단계 S508에서, 단계 S506의 최적화된 소스에 대해 추가 OPC가 수행된다. 이 단계는 선택적이다.
단계 S510에서, 결과들이 출력, 즉 최적화된 소스 및 디자인 레이아웃에 대해 선택된 최적 서브-레이아웃들이 생성된다. 이는 디자인 단계에서 공정 윈도우 분석에 유용하다.
도 6은 DP-분할 알고리즘(642), DP-패턴 선택 알고리즘(665)(도 5에서 단계 S504) 및 DP-SMO 알고리즘(657)(도 5에서 단계 S508)이 점진적인 방식으로 통합되는 예시적인 일 실시예를 나타낸다. DP-패턴 선택 알고리즘(665)은 디자인 레이아웃(또는 큰 세트의 클립들)(640)을 취하고, 임계 패턴들의 서브세트를 선택하도록 SMO-인지 알고리즘을 사용하며, 이들을 2 개의 서브-레이아웃들(670 및 671)로 분할한다. DP-SMO 알고리즘(657)이 2 개의 서브-레이아웃들(670 및 671) 및 소스를 동시에 최적화하여, 최적화된 소스(674)를 출력한다. DP-분할 알고리즘(642)은, 일단 현재 공정 동안 소스(675)가 최적화되면 이에 의해 결정되는, 및/또는 선험적으로 알려져 있는 규칙들을 이용한다. (도 4에 설명된 FMO와 동등한) DP-OPC 알고리즘(678)은 적절한 OPC를 적용함으로써 최적화된 소스(674)에 대해 2 개의 풀-칩 서브-레이아웃들(660 및 662)을 최적화한다. 선택적인 LMC 알고리즘(676)은 핫스폿들/웜스폿들(667)을 식별할 수 있으며, 이는 DP-분할 알고리즘(642) 및 DP-패턴 선택 알고리즘(665) 중 하나 또는 둘 모두에 피드백될 수 있다.
대안적인 실시예에서, DP-분할 알고리즘(642)은 DP-패턴 선택 알고리즘(665)을 이용하지 않을 수 있으며, 즉 이 대안적인 실시예에서 블록들 665, 670, 671 및 657이 사용되지 않는다. 이 실시예에서는, 알려진 초기 소스(674)가 사용되고, 알고리즘(642)이 디자인 레이아웃(640)을 2 개의 서브-레이아웃들(644 및 646)로 분할하며, 이는 소스(674)로 최적화된 후 FMO에 대한 선택적인 DP-OPC 알고리즘이 이용될 수 있다. 선택적인 LMC 단계(676)도 이 실시예의 일부일 수 있다.
아래에서, 본 발명의 다양한 특징들의 특정한 예시들이 설명된다. 당업자라면, 각각의 실시예를 구현하기 위해 특징들이 모두 필요하지는 않으며, 아래에서 분리되어 설명되는 특징들 대다수가 본 발명의 범위로부터 벗어나지 않고 조합될 수 있다는 것을 알 것이다.
1. SMO -인지 DP -패턴 선택
전체 디자인 레이아웃으로부터, 큰 초기 세트의 클립들이 식별된다. 일반적으로, 초기 세트는 전체 디자인 레이아웃을 충분히 나타낼 수 있는 바람직한 임계 패턴들을 포함하는 것으로 가정된다. 클립들의 큰 초기 세트는 특정 이미지 최적화를 필요로 하는 디자인 레이아웃 내의 알려진 임계 피처 영역에 기초하여 고객에 의해 제공될 수 있다. 대안적으로, 이는 전체 디자인 레이아웃으로부터 자동으로 추출될 수도 있다. 예를 들어, DP 분할 규칙들 하에서의 임계 피처 영역들은 임계 클립 세트로서 사용될 수 있다.
DP-패턴 선택 알고리즘의 흐름도가 도 7에 도시된다. 흐름도의 단계 S702에서, DP-패턴 선택은 클립들의 큰 세트에서 각각의 타겟 패턴을 분할하도록 회절-맵-인지 알고리즘을 사용한다. 이는 회절-맵이 특정 패턴에 대해 최적화된 소스와 관련되는 방식의 정보에 기초한다. 타겟 패턴으로부터의 회절 기호 그룹들의 수가 적을수록 최적화된 소스에 대한 제약들이 더 적으며, 이는 다른 패턴들과의 더 용이한 최적화를 유도한다. 각각의 타겟 패턴에 대해, 다수의 가능한 분할 선택이 존재할 수 있다. 각각의 가능한 분할 선택에 대해, 분할된 서브-레이아웃들의 회절-맵들이 생성된다. 일 실시예에서, 2 개의 서브-레이아웃들에서의 회절 기호 그룹들의 수는 SMO가 특정 분할을 얼마나 선호하는지를 나타내는 비용 함수로서 사용된다. 다른 형태의 비용 함수들이 사전정의될 수도 있다.
단계 S704에서, 선택된 클립 세트가 빈 세트(empty set)로서 초기화되고, 이는 대표 클립들이 식별되고 상기 세트에 추가됨에 따라 점점 채워지게 된다. 다음 단계 S704의 처음에, 모든 클립들은 이미 2 개의 서브-레이아웃들로 분할되어 있다. 각각의 클립이 여전히 2 개의 가능한 구성들을 갖는다는 것을 유의한다. 클립(Ci)의 2 개의 서브-레이아웃들을 (M0 i) 및 (M1 i)로 나타낸다. 2 개의 서브-레이아웃들은 교환될 수 있다. 교환을 제어하도록 구성 변수(configuration variable: ri)가 존재한다. 각각의 서브-레이아웃은 그와 연계된 회절 기호 그룹들 'g'의 리스트를 갖고, 이때 'G'는 그룹들 'g'의 집합이다.
Figure pat00001
단계 S706에서, 커버리지 관계들을 조사하도록 각 클립의 구성을 결정하기 위해 반복적 알고리즘이 사용된다. 각각의 반복적 단계에서, 최대 회절-기호 그룹 커버리지 수(maximal diffraction-signature group coverage number)를 갖는 클립이 선택되고, 선택된 클립 세트에 추가된다.
구성 (Ci,ri) 및 (Cj,rj)를 갖는 2 개의 클립들에 대해, 회절-기호 그룹 커버 수(diffraction-signature group cover number) N(Ci,ri,Cj,rj)은 G0 j에 속하고 G0 i 내의 그룹에 의해 포함되는 회절-기호 그룹들의 수에, G1 j에 속하고 G1 i 내의 그룹에 의해 포함되는 그룹들의 수를 더하여 계산될 수 있다.
Figure pat00002
이때, g0 j ⊂ G0 i는 그룹 g0 j가 G0 i 내의 한 그룹에 포함된다는 것을 나타낸다. 그리고 Ω는 이전 반복들에서의 모든 커버 그룹(covered group)들의 세트이다.
한 클립에 대한 회절-기호 그룹 커버 수는 다음과 같이 정의된다:
Figure pat00003
한 클립의 구성이 이전 반복들에서 이미 결정된 경우, 그 구성은 이 연산에서 고정된다.
최대 회절-기호 그룹 커버 수를 갖는 하나의 클립이 선택된 후, 관련 상태들이 업데이트될 필요가 있다. 이는 단계 S708에서 나타낸다. 선택된 클립의 구성은 앞선 연산으로부터 결정된다. 선택된 클립은 선택된 클립 세트로 추가된다. 또한, 선택되지 않은 클립들의 구성들은 이들이 선택된 클립에 의해 결정되는 경우에 설정된다. 선택된 클립에 의해 커버되는 모든 회절-기호 그룹들이 커버 그룹 세트로 추가된다.
클립들의 모든 구성들이 결정되고, 모든 회절-기호 그룹들이 선택된 클립에 의해 커버될 때까지 앞선 절차들이 반복된다.
단계 S710에서 모든 회절-기호 그룹들이 선택된 클립 세트에 커버된다고 결정되는 경우, 단계 S712에서 결과가 출력된다. 그렇지 않은 경우에는 반복적인 계산들이 계속된다. 단계 S712에서의 출력은 그 구성들을 갖는 선택된 클립들일 수 있다.
2. DP - SMO
DP-SMO 알고리즘은 더블 패터닝 공정 흐름에서 사용되는 2 개의 소스 구성 및 2 개의 마스크(서브-레이아웃) 구성들에 대한 공동-최적화 체제이다. DP-SMO는 비용 함수를 정의하기 위해 디자인 레이아웃을 직접 사용한다. 이 비용 함수는 최적화된 서브-레이아웃들에서 여분의 유연성을 갖도록 앞선 분할 결과에 응답하지 않는다.
본래 디자인 레이아웃에 대해, 타겟 패턴들의 이상적인 윤곽들을 따라 사전정의된 평가 지점들의 일 세트가 배치된다. 사전정의된 공정 조건들의 일 세트가 사용자에 의해 정의되며, 이는 예를 들어 DOF(depth of defocus), 마스크 바이어스, 도즈 등의 변동들을 포함할 수 있다. 비용 함수는 공정 조건들에 의하여 다수 평가 지점들에 대한 추산된 고차 EPE(edge placement error)의 가중 합산으로서 정의될 수 있다. 또한, 제조 제약들이 고려될 수 있다.
SMO의 최적화는 수반되는 제약들의 수로 인해 비교적 복잡하다. 예를 들어, 2 개의 더블 패터닝 분할 선택들의 비선형은 DP-SMO에 대한 전체적인 최적을 달성하는 것을 더 어렵게 한다. 옵티마이저(optimizer)가 국부적 최소(local minimum)로 모아두는(trap) 것을 회피하기 위해, 알려진 규칙-기반 분할 알고리즘으로부터의 2 개의 서브-레이아웃들이 초기설정으로서 사용된다. 또한, 최적화가 전체적인 최적 해법으로 수렴하게 하도록 SMO 흐름에서 점진적인 수학적 방식이 사용된다.
3. 최적화된 소스에 대한 DP 분할 알고리즘
최적화된 소스들이 주어지면, DP-분할 알고리즘은 큰(예를 들어, 풀-칩) 디자인 레이아웃을 2 개의 서브-레이아웃들로 분할한다. DP 분할 단계는 디자인 레이아웃 측에서 상당한 위상 변화(topologic change)를 결정한다. 전체 SMO 공정을 촉진하기 위해 주어진 소스들을 인지하는 2 개의 서브-레이아웃들로 디자인 레이아웃을 분할하는 것이 중요하다.
도 8의 예시에 나타낸 바와 같이, 주어진 소스(810)에 대해 규칙 생성기(rule generator: 812)가 DP-분할 알고리즘에서 사용되는 분할 규칙들의 일 세트(814)를 생성한다. 분할 규칙들은 디자인 레이아웃(840)으로부터 생성되는 분할 서브-레이아웃들(860)이 대응하는 소스들에 의해 선호되는 방식을 인코딩한다. 도 8에 나타낸 바와 같이, 소스 선택은 DP-분할 체제의 몇몇 단계들(S802 내지 S808)에서 분할 규칙들에 영향을 미친다. 단계 S802에서, 임계 패턴들이 '쪼개진다(fracture)'. 단계 S804에서, 임계 그룹들을 열거하는 그래프가 생성된다(회절 기호 분석에 기초할 수 있음). 단계 S806에서, 최적화 문제를 해결함으로써 전체적인 임계 그룹 그래프가 생성된다. 단계 S808에서, 비-임계 부분들도 분할되고, 상이한 서브-레이아웃들에 추가된다. 이 단계들 모두 아래에서 더 설명된다.
임계 부분을 쪼개는데 사용된 규칙들 대다수는 소스로부터 추산될 수 있다. 이 규칙들 세트는 최소 피치 크기, 코너간 최소 크기(minimal corner to corner size), 단부에 대한 라인의 최소 크기(minimal line to end size), 금지된 피치 크기 등을 포함하며, 이에 제한되지는 않는다. 규칙들의 세트가 주어지면, 디자인 레이아웃에서의 모든 다각형들이 임계 부분 및 비-임계 부분으로 쪼개진다. 임계 부분은 다른 임계/비-임계 다각형들과 임계 관계를 갖는[상충하는(conflict)] 다각형들로 구성된다.
임계 다각형들 및 이들 사이의 상충들은 그래프를 형성한다. 그 후, 그래프의 각 연결 구성요소들에서의 다각형들이 임계 그룹으로 그룹화된다. 각 임계 그룹에서의 다각형들은, 각 서브-레이아웃 내에서 상충이 존재하지 않도록 2 개의 서브-레이아웃들로 분할된다. 임계 그룹에서의 각각의 서브-레이아웃에 대해, 피치, 코너간 거리 등과 같은 기하학적 특징들의 세트가 인접한 다각형들 사이에서 측정된다. 그 후, 각각의 소스에 대해 이 기하학적 특징들에 기초하여 비용이 계산된다. 계산된 비용은 각각의 소스에 대한 마스크의 이미징 품질의 추산이다. 따라서, 각각의 임계 그룹에 대해 비용들은 2 개의 서브-레이아웃들 및 2 개의 소스 구성들 간의 상호 관계를 나타내며, 임계 그룹으로부터 기준 노드(reference node)까지 가중된 에지가 임계 그룹 그래프에 추가된다.
특정 서브-레이아웃으로 이미 할당된 다각형들에 기초하여 격리된 비-임계 다각형들을 분할하기 위해 반복적 방법이 사용된다.
'컬러링된' 모든 다각형들, 즉 임계적인 것으로서 식별되었고 서브-레이아웃에 할당되었던 다각형들로부터, 인접한 '컬러링되지 않은' 다각형들이 식별된다. 특징들의 일 세트가 컬러링된 다각형과 컬러링되지 않은 다각형 사이에서 측정되고, 비용이 계산된다. 비용은 이미지 품질의 추산이며, 즉 컬러링되지 않은 다각형이 컬러링된 다각형의 동일한 서브-레이아웃에 포함되는 경우 이미지가 얼마나 영향을 받을지를 나타낸다.
가장 큰 비용을 갖는 컬러링되고 컬러링되지 않은 다각형의 쌍이 선택된다. 다시 말하면, 이는 컬러링된 다각형의 동일한 서브-레이아웃에 컬러링되지 않은 다각형이 할당되는 경우, 최악의 이미징 품질을 갖는다는 것을 의미한다. 이를 회피하기 위해, 컬러링되지 않은 다각형은 상이한 서브-레이아웃으로 할당된다.
이 단계들에 따르면, 소스-인지 분할 알고리즘이 형성될 수 있으며, 이는 최적화된 소스에 대해 최적 이미지 품질을 달성할 수 있다.
4. DP - OPC
소스가 최적화되고 풀-칩 디자인 레이아웃이 2 개의 서브-레이아웃으로 분할된 후, 풀-칩 스케일에서 2 개의 서브-레이아웃들을 동시에 최적화하기 위해 더 빠른 버전의 DP-OPC가 사용될 수 있다. 이는 더 개선된 이미징 성능을 달성하기 위한 선택적인 단계이다.
DP-OPC는 디자인 레이아웃으로부터 직접 도출되는 DP-SMO와 유사한 비용 함수를 사용한다. 비용 함수는 여러 가능한 공정 조건들, 및 있다면 제조-관련 공정 제약들에 의하여 다수 평가 지점들에 대한 추산된 고차 EPE(edge placement error)의 가중 합산으로서 정의될 수 있다. 통상적으로, DP-OPC 단계에서의 비용 함수는 DP-SMO에서 사용된 비용 함수보다 더 간단하며, 통상적으로 점진적인 방식이 필요하지 않다. 또한, 전형적으로 DP-OPC가 수렴하는데 더 적은 반복 단계들이 필요하다.
5. DP -분할 및 DP -패턴 선택으로의 핫스폿들 / 웜스폿들 피드백의 추가
앞서 설명되고, 도 4 및 도 6에 나타낸 바와 같이 DP-OPC(또는 DP-FMO) 단계들 이후 공정 흐름의 일부로서 선택적인 LMC 단계가 포함될 수 있다. LMC 절차는 필수 공정 윈도우 내에 핫스폿들/웜스폿들이 존재하는지를 검증하기 위해 실행된다. 핫스폿/웜스폿이 검출되는 경우, DP-OPC 단계에서 핫스폿/웜스폿을 야기하는 타겟 내의 대응하는 에지들이 식별된다. 2 개의 에지들이 동일한 마스크에서 서로 너무 가까운 경우, 이들은 상이한 마스크들로 분할되어야 한다. 따라서, 에지들을 따라 2 개의 임계 다각형들이 생성되고, 이들 사이에 최우선 영향력 상충(high-priority force conflict)이 표시된다. 이후, DP-분할이 다시 실행되고, 핫스폿/웜스폿을 야기하는 2 개의 에지들이 2 개의 상이한 서브-레이아웃들로 분할되도록 강제된다.
DP-분할 단계에 의해 해결될 수 없는 핫스폿/웜스폿들에 대해, 이들은 DP-패턴 선택으로 피드백되어야 한다. 각각의 핫스폿/웜스폿에 대해, 핫스폿/웜스폿 주위의 디자인 레이아웃의 패치(patch)가 클립으로서 절단된다. 그 새로운 패치들/클립들은 클립들의 큰 초기 세트로 추가된다. 그 후, DP-패턴 선택이 다시 실행되어, 새로운 소스를 얻는다. 새로운 소스는 새로운 패치들/클립들로 최적화되며, 이는 더 우수한 이미징 품질을 달성할 수 있고, 핫스폿들/웜스폿들을 제거할 수 있다. 새로운 소스를 이용하여 해결되지 않는 핫스폿들/웜스폿들이 존재하는 경우, 각각의 핫스폿/웜스폿 주위의 디자인이 DP 공정의 제한을 충족시키도록 변경될 수 있다.
C. 본 발명의 실시예들을 구현하는 컴퓨터 시스템의 세부내용
도 9는 본 명세서에 개시된 패턴 선택 방법을 구현 및/또는 실행하는데 도움이 될 수 있는 컴퓨터 시스템(100)을 나타내는 예시적인 블록도이다. 컴퓨터 시스템(100)은 정보를 전달하는 버스(102) 또는 다른 통신 기구, 및 정보를 처리하는 버스(102)와 커플링된 1 이상의 프로세서(들)(104)(및 105)를 포함한다. 또한, 컴퓨터 시스템(100)은 프로세서(104)에 의해 실행될 정보 및 명령어들을 저장하는 RAM(random access memory) 또는 다른 동적 저장 디바이스와 같은, 버스(102)에 커플링된 주 메모리(106)를 포함한다. 또한, 주 메모리(106)는 프로세서(104)에 의해 실행될 명령어들의 실행 시 임시 변수(temporary variable)들 또는 다른 매개 정보(intermediate information)를 저장하는데 사용될 수도 있다. 또한, 컴퓨터 시스템(100)은 프로세서(104)에 대한 정적 정보 및 명령어들을 저장하는, 버스(102)에 커플링된 ROM(read only memory: 108) 또는 다른 정적 저장 디바이스를 포함한다. 정보 및 명령어들을 저장하는 자기 디스크 또는 광학 디스크와 같은 저장 디바이스(110)가 제공되며 버스(102)에 커플링된다.
컴퓨터 시스템(100)은 버스(102)를 통해, 컴퓨터 사용자에게 정보를 보여주는 CRT(cathode ray tube) 또는 평판(flat panel) 또는 터치 패널 디스플레이(touch panel display)와 같은 디스플레이(112)에 커플링될 수 있다. 영숫자 및 다른 키들을 포함한 입력 디바이스(114)는 정보 및 명령 선택(command selection)들을 프로세서(104)로 전달하기 위해 버스(102)에 커플링된다. 또 다른 형태의 사용자 입력 디바이스는 방향 정보 및 명령 선택들을 프로세서(104)로 전달하고, 디스플레이(112) 상의 커서의 움직임을 제어하는 마우스, 트랙볼(trackball) 또는 커서 방향키와 같은 커서 제어부(cursor control: 116)이다. 이 입력 디바이스는, 통상적으로 디바이스로 하여금 평면에서의 위치들을 명시하게 하는 2 개의 축선인 제 1 축선(예를 들어, x) 및 제 2 축선(예를 들어, y)에서 2 자유도를 갖는다. 또한, 입력 디바이스로서 터치 패널(스크린) 디스플레이가 사용될 수도 있다.
본 발명의 일 실시예에 따르면, 주 메모리(106)에 포함된 1 이상의 명령어들의 1 이상의 시퀀스들을 실행하는 프로세서(104)에 응답하여 컴퓨터 시스템(100)에 의해 시뮬레이션 공정의 부분들이 수행될 수 있다. 이러한 명령어들은 저장 디바이스(110)와 같은 또 다른 컴퓨터 판독가능한 매체로부터 주 메모리(106)로 판독될 수 있다. 주 메모리(106) 내에 포함된 명령어들의 시퀀스들의 실행은, 프로세서(104)가 본 명세서에 설명된 공정 단계들을 수행하게 한다. 또한, 주 메모리(106) 내에 포함된 명령어들의 시퀀스들을 실행하기 위해 다중 처리 구성(multi-processing arrangement)의 1 이상의 프로세서가 채택될 수도 있다. 대안적인 실시예들에서, 하드웨어에 내장된 회로(hard-wired circuitry)가 본 발명을 구현하는 소프트웨어 명령어들과 조합하거나 그를 대신하여 사용될 수 있다. 따라서, 본 발명의 실시예들은 하드웨어 회로와 소프트웨어의 여하한의 특정 조합에 제한되지 않는다.
본 명세서에서 사용된 "컴퓨터 판독가능한 매체"라는 용어는 실행을 위해 프로세서(104)에 명령어를 제공하는데 관여하는 여하한의 매체를 칭한다. 이러한 매체는 비휘발성 매체(non-volatile media), 휘발성 매체 및 전송 매체를 포함하는 다수의 형태를 취할 수 있으며, 이에 제한되지는 않는다. 비휘발성 매체는, 예를 들어 저장 디바이스(110)와 같은 광학 또는 자기 디스크를 포함한다. 휘발성 매체는 주 메모리(106)와 같은 동적 메모리를 포함한다. 전송 매체는 버스(102)를 포함하는 와이어(wire)들을 포함하여, 동축 케이블(coaxial cable), 구리선 및 광섬유(fiber optics)를 포함한다. 또한, 전송 매체는 무선 주파수(RF) 및 적외선(IR) 데이터 통신 시 발생되는 파장들과 같이 음파(acoustic wave) 또는 광파의 형태를 취할 수도 있다. 컴퓨터 판독가능한 매체의 보편적인 형태들은, 예를 들어 플로피 디스크(floppy disk), 플렉시블 디스크(flexible disk), 하드 디스크, 자기 테이프, 여하한의 다른 자기 매체, CD-ROM, DVD, 여하한의 다른 광학 매체, 펀치 카드(punch card), 종이 테이프(paper tape), 홀(hole)들의 패턴을 갖는 여하한의 다른 물리적 매체, RAM, PROM, EPROM, FLASH-EPROM, 여하한의 다른 메모리 칩 또는 카트리지(cartridge), 본 명세서에 설명된 반송파(carrier wave), 또는 컴퓨터가 판독할 수 있는 여하한의 다른 매체를 포함한다.
다양한 형태의 컴퓨터 판독가능한 매체는 실행을 위해 1 이상의 명령어들의 1 이상의 시퀀스들을 프로세서(104)로 전달하는데 관련될 수 있다. 예를 들어, 명령어들은 초기에 원격 컴퓨터의 자기 디스크 상에 저장되어 있을 수 있다(bear). 상기 원격 컴퓨터는 그 동적 메모리로 명령어들을 로딩(load)할 수 있으며, 모뎀을 이용하여 전화선을 통해 명령어들을 보낼 수 있다. 컴퓨터 시스템(100)에 대한 모뎀 로컬(modem local)은 전화선 상의 데이터를 수신할 수 있으며, 상기 데이터를 적외선 신호로 전환하기 위해 적외선 송신기를 사용할 수 있다. 버스(102)에 커플링된 적외선 검출기는 적외선 신호로 전달된 데이터를 수신할 수 있으며, 상기 데이터를 버스(102)에 놓을 수 있다. 버스(102)는, 프로세서(104)가 명령어들을 회수하고 실행하는 주 메모리(106)로 상기 데이터를 전달한다. 주 메모리(106)에 의해 수신된 명령어들은 프로세서(104)에 의한 실행 전이나 후에 저장 디바이스(110)에 선택적으로 저장될 수 있다.
또한, 컴퓨터 시스템(100)은 바람직하게는 버스(102)에 커플링된 통신 인터페이스(118)를 포함한다. 통신 인터페이스(118)는 로컬 네트워크(122)에 연결되는 네트워크 링크(120)에 커플링하여 쌍방향(two-way) 데이터 통신을 제공한다. 예를 들어, 통신 인터페이스(118)는 ISDN(integrated services digital network) 카드 또는 대응하는 형태의 전화선에 데이터 통신 연결을 제공하는 모뎀일 수 있다. 또 다른 예시로서, 통신 인터페이스(118)는 호환성 LAN에 데이터 통신 연결을 제공하는 LAN(local area network) 카드일 수 있다. 또한, 무선 링크가 구현될 수도 있다. 여하한의 이러한 구현에서, 통신 인터페이스(118)는 다양한 형태의 정보를 나타내는 디지털 데이터 스트림들을 전달하는 전기적, 전자기적 또는 광학적 신호들을 송신하고 수신한다.
통상적으로, 네트워크 링크(120)는 1 이상의 네트워크를 통해 다른 데이터 디바이스에 데이터 통신을 제공한다. 예를 들어, 네트워크 링크(120)는 로컬 네트워크(122)를 통해 호스트 컴퓨터(host computer: 124), 또는 ISP(Internet Service Provider: 126)에 의해 작동되는 데이터 장비로의 연결을 제공할 수 있다. 그 결과 ISP(126)는, 이하 통상적으로 "인터넷"(128)이라고 칭하는 월드와이드 패킷 데이터 통신 네트워크를 통해 데이터 통신 서비스를 제공한다. 로컬 네트워크(122) 및 인터넷(128)은 디지털 데이터 스트림을 전달하는 전기적, 전자기적 또는 광학적 신호를 사용한다. 다양한 네트워크를 통한 신호, 및 컴퓨터 시스템(100)에 또한 그로부터 디지털 데이터를 전달하는 통신 인터페이스(118)를 통한 네트워크 링크(120) 상의 신호는 정보를 전달하는 반송파의 예시적인 형태이다.
컴퓨터 시스템(100)은 네트워크(들), 네트워크 링크(120) 및 통신 인터페이스(118)를 통해 프로그램 코드를 포함하는 메시지를 송신하고 데이터를 수신할 수 있다. 인터넷 예시에서 서버(130)는 인터넷(128), ISP(126), 로컬 네트워크(122) 및 통신 인터페이스(118)를 통해 어플리케이션 프로그램에 대한 요청된 코드를 전송할 수 있다. 본 발명에 따르면, 예를 들어 하나의 이러한 다운로드된 어플리케이션은 실시예의 테스트 패턴 선택에 대해 제공된다. 수신된 코드는 수신될 때 프로세서(104)에 의해 실행될 수 있고, 및/또는 추후 실행을 위해 저장 디바이스(110) 또는 다른 비휘발성 저장소에 저장될 수 있다. 이러한 방식으로 컴퓨터 시스템(100)은 반송파의 형태로 어플리케이션 코드를 얻을 수 있다.
D. 예시적인 리소그래피 툴
도 10은 본 발명의 테스트 패턴 선택 공정을 이용하여 캘리브레이션되는 컴퓨터 리소그래피 모델들을 이용하여 그 성능이 시뮬레이트되고, 및/또는 최적화될 수 있는 예시적인 리소그래피 투영 장치를 개략적으로 도시한다. 상기 장치는:
- 방사선의 투영 빔(B)을 공급하는 방사선 시스템(Ex, IL) -이러한 특정한 경우, 방사선 시스템은 방사선 소스(SO)도 포함함- ;
- 마스크(MA)(예를 들어, 레티클)를 유지하는 마스크 홀더가 제공되고, 투영 시스템(PS)에 대하여 마스크를 정확히 위치시키는 제 1 위치설정 수단(PM)에 연결된 제 1 대상물 테이블(마스크 테이블)(MT);
- 기판(W)(예를 들어, 레지스트-코팅된 실리콘 웨이퍼)을 유지하는 기판 홀더가 제공되고, 투영 시스템(PS)에 대하여 기판을 정확히 위치시키는 제 2 위치설정 수단(PW)에 연결된 제 2 대상물 테이블(기판 테이블)(WT); 및
- 기판(W)의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부(C) 상으로 마스크(MA)의 조사된 부분을 이미징하는 투영 시스템("렌즈")(PS)[예를 들어, 굴절, 카톱트릭(catoptric) 또는 카타디옵트릭(catadioptric) 광학 시스템]을 포함한다.
본 명세서에 서술된 바와 같이, 상기 장치는 투과형으로 구성된다(즉, 투과 마스크를 가짐). 하지만, 일반적으로 상기 장치는 예를 들어 (반사 마스크를 갖는) 반사형으로 구성될 수도 있다. 대안적으로, 상기 장치는 마스크 사용의 대안예로서 또 다른 종류의 패터닝 수단을 채택할 수 있다; 예시들로는 프로그램가능한 거울 어레이 또는 LCD 매트릭스를 포함한다.
상기 소스(SO)[예를 들어, 수은 램프 또는 엑시머 레이저(excimer laser)]는 방사선 빔을 생성한다. 이 빔은 곧바로 또는, 예를 들어 빔 익스팬더(beam expander) 또는 빔 전달 시스템(BD)과 같은 컨디셔닝 수단(conditioning means)을 가로지른 후 조명 시스템(일루미네이터)(IL)으로 공급된다. 상기 일루미네이터(IL)는 상기 빔 내의 세기 분포의 외반경 및/또는 내반경 크기(통상적으로, 각각 외측-σ 및 내측-σ라 함)를 설정하는 조정 수단(AD)을 포함할 수 있다. 또한, 이는 일반적으로 인티그레이터(IN) 및 콘덴서(CO)와 같은 다양한 다른 구성요소들을 포함할 것이다. 이러한 방식으로, 마스크(MA)에 입사하는 빔(B)은 그 단면에 원하는 균일성(uniformity) 및 세기 분포를 갖는다.
도 10과 관련하여, 상기 소스(SO)는 [흔히 상기 소스(SO)가, 예를 들어 수은 램프인 경우와 같이] 리소그래피 투영 장치의 하우징 내에 놓이지만, 그것은 리소그래피 투영 장치로부터 멀리 떨어져 있을 수도 있으며, 그것이 생성한 방사선 빔은 (예를 들어, 적절한 지향 거울의 도움으로) 장치 내부로 들어올 수 있다는 것을 유의하여야 한다; 이 후자의 시나리오는 흔히 상기 소스(SO)가 [예를 들어, KrF, ArF 또는 F2 레이징(lasing)에 기초한] 엑시머 레이저인 경우이다. 본 발명은 적어도 이 시나리오 둘을 포함한다.
이후, 상기 빔(B)은 마스크 테이블(MT) 상에 유지되어 있는 마스크(MA)를 통과(intercept)한다. 마스크(MA)를 가로질렀으면, 상기 빔(B)은 렌즈(PS)를 통과하며, 이는 기판(W)의 타겟부(C) 상에 상기 빔(B)을 포커스한다. 제 2 위치설정 수단[및 간섭계 측정 수단(IF)]의 도움으로, 기판 테이블(WT)은 예를 들어 상기 빔(B)의 경로 내에 상이한 타겟부(C)를 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정 수단은 예를 들어 마스크 라이브러리(mask library)로부터의 마스크(MA)의 기계적인 회수 후에 또는 스캔하는 동안, 상기 빔(B)의 경로에 대해 마스크(MA)를 정확히 위치시키는데 사용될 수 있다. 일반적으로, 대상물 테이블(MT, WT)들의 이동은, 장-행정 모듈(long-stroke module)(개략 위치설정) 및 단-행정 모듈(short-stroke module)(미세 위치설정)의 도움으로 실현될 것이며, 이는 도 10에 명확히 도시되지는 않는다. 하지만, [스텝-앤드-스캔 툴(step-and-scan tool)과는 대조적으로] 웨이퍼 스테퍼의 경우 마스크 테이블(MT)은 단지 단-행정 액추에이터에만 연결되거나 고정될 수 있다.
패터닝 디바이스(MA) 및 기판(W)은, 필요에 따라 패터닝 디바이스에서의 정렬 마크들(M1 및 M2) 및 웨이퍼에서의 정렬 마크들(P1 및 P2)을 이용하여 정렬될 수 있다.
도시된 툴은 두 가지 상이한 모드로 사용될 수 있다:
- 스텝 모드에서, 마스크 테이블(MT)은 기본적으로 정지 상태로 유지되며, 전체 마스크 이미지가 한번에 [즉, 단일 "플래시(flash)"로] 타겟부(C) 상으로 투영된다. 그 후, 상이한 타겟부(C)가 상기 빔(B)에 의해 조사될 수 있도록 기판 테이블(WT)이 x 및/또는 y 방향으로 시프트된다;
- 스캔 모드에서는, 주어진 타겟부(C)가 단일 "플래시"로 노광되지 않는 것을 제외하고는 기본적으로 동일한 시나리오가 적용된다. 그 대신에, 마스크 테이블(MT)은 v의 속도로 주어진 방향(소위 "스캔 방향", 예를 들어 y 방향)으로 이동가능하여, 투영 빔(B)이 마스크 이미지 전체에 걸쳐 스캐닝하도록 유도된다; 동시발생적으로, 기판 테이블(WT)은 속도 V = Mv로 동일한 방향 또는 그 반대 방향으로 동시에 이동되며, 여기서 M은 렌즈(PL)의 배율(통상적으로, M = 1/4 또는 1/5)이다. 이러한 방식으로, 분해능을 떨어뜨리지 않고도 비교적 넓은 타겟부(C)가 노광될 수 있다.
본 명세서에 개시된 개념들은 서브 파장 피처들을 이미징하는 여하한의 일반적인 이미징 시스템을 시뮬레이트하거나 수학적으로 모델링할 수 있으며, 특히 점점 더 작은 크기의 파장들을 생성할 수 있는 첨단(emerging) 이미징 기술들을 이용하는데 유용할 수 있다. 이미 사용중인 첨단 기술들로는 ArF 레이저를 사용하여 193 nm의 파장을 생성하고, 심지어 플루오린 레이저를 사용하여 157 nm의 파장도 생성할 수 있는 DUV(deep ultra violet) 리소그래피를 포함한다. 또한, EUV 리소그래피가 싱크로트론(synchrotron)을 이용하거나, 이 범위 내의 광자(photon)를 생성하기 위해 고에너지 전자로 재료(고체 또는 플라즈마)를 가격함(hit)으로써 20 내지 5 nm 범위 내의 파장들을 생성할 수 있다. 대부분의 재료들이 이 범위 내에서 흡수성이기 때문에, 다층-스택의 몰리브덴 및 실리콘을 갖는 반사 거울들에 의해 조명이 생성될 수 있다. 다층-스택 거울은 각 층의 두께가 1/4 파장인 40 층의 몰리브덴 및 실리콘 쌍을 갖는다. X-선 리소그래피를 이용하여 훨씬 더 작은 파장들이 생성될 수 있다. 전형적으로, 싱크로트론은 X-선 파장을 생성하는데 사용된다. 대부분의 재료가 X-선 파장들에서 흡수성이기 때문에, 얇은 조각의 흡수성 재료가 피처들이 프린트되는 경우(포지티브 레지스트) 또는 프린트되지 않는 경우(네거티브 레지스트)를 정의한다.
본 명세서에 개시된 개념들은 실리콘 웨이퍼와 같은 기판 상에 이미징하기 위해 사용될 수 있지만, 개시된 개념들은 여하한 타입의 리소그래피 이미징 시스템들, 예를 들어 실리콘 웨이퍼들 이외의 기판들 상에 입사하는데 사용되는 것들로 사용될 수도 있다는 것을 이해하여야 한다.
본 발명은 다음 항목들을 이용하여 더 설명될 수 있다:
1. 리소그래피 공정을 통해 기판 상에 이미징될 패턴을 복수의 서브-패턴들로 분할하는 방법으로, 상기 방법은 서브-패턴들 중 적어도 하나와 리소그래피 공정에 사용되는 리소그래피 장치의 광학 세팅 간의 공동-최적화 요건을 인지하도록 구성되는 분할 단계를 포함한다.
2. 상기 1의 방법에서, 공동-최적화의 결과로서 광학 세팅들이 고정된 후 서브-패턴들을 더 최적화하기 위해, 광 근접성 보정(OPC)이 수행된다.
3. 상기 2의 방법에서, OPC는 풀-칩 최적화에 대해 수행된다.
4. 상기 1의 방법에서, 공동-최적화의 적어도 1 이상의 반복 사이클을 따르는 검증 공정 시 핫스폿 및 웜스폿이 식별된다.
5. 상기 4의 방법에서, 식별된 핫스폿 및 웜스폿은 분할 단계에서 사용되는 패턴-분할 알고리즘으로 피드백된다.
본 발명은 바람직한 특정 실시예들을 참조하여 설명되었지만, 당업자라면 본 발명의 범위 및 기술사상을 벗어나지 않고 형태 및 세부내용이 변화 및 수정될 수 있다는 것을 쉽게 이해하여야 한다. 첨부된 청구항들은 이러한 변화 및 수정을 포함하는 것으로 의도된다.

Claims (15)

  1. 리소그래피 공정을 통해 기판 상에 이미징될 패턴을 복수의 서브-패턴들로 분할하는 방법에 있어서,
    상기 방법은 상기 서브-패턴들 중 적어도 하나와 상기 리소그래피 공정에 사용되는 리소그래피 장치의 광학 세팅 간의 공동-최적화(co-optimization) 요건들을 인지(aware)하도록 구성되는 분할 단계를 포함하는 패턴 분할 방법.
  2. 제 1 항에 있어서,
    상기 분할 단계는 규칙-기반 분할, 알고리즘-기반 분할, 또는 규칙-기반 및 알고리즘-기반 분할의 조합을 포함하는 패턴 분할 방법.
  3. 제 1 항에 있어서,
    상기 분할 및 공동-최적화는 연속하여, 병행하여, 대안적으로, 또는 반복적으로 수행되는 패턴 분할 방법.
  4. 제 1 항에 있어서,
    상기 공동-최적화-인지 분할 단계는 원하는 이미징 결과가 얻어지도록 상기 패턴이 분할될 수 있는 가능한 서브-패턴들의 세트로부터 상기 복수의 서브-패턴들을 선택하기 위해 회절 기호 분석(diffraction signature analysis)을 이용하는 패턴 분할 방법.
  5. 제 1 항에 있어서,
    상기 공동-최적화-인지 분할 단계는 원하는 이미징 결과가 얻어지도록 상기 패턴이 분할될 수 있는 가능한 서브-패턴들의 세트로부터 상기 복수의 서브-패턴들을 선택하기 위해 공간 도메인에서 2-차원 패턴 클러스터링(two-dimensional pattern clustering)을 이용하는 패턴 분할 방법.
  6. 제 1 항에 있어서,
    상기 공동-최적화-인지 분할 단계는 원하는 이미징 결과가 얻어지도록 상기 패턴이 분할될 수 있는 가능한 서브-패턴들의 세트로부터 상기 복수의 서브-패턴들을 선택하기 위해 상기 패턴의 주파수 정보 및 국부적 공간 정보 중 하나 또는 둘 모두를 이용하는 패턴 분할 방법.
  7. 제 1 항에 있어서,
    상기 서브-패턴들은 상기 기판 상에 연속하여 이미징되는 한편, 상기 기판의 단일 층에서 조합되는 패턴 분할 방법.
  8. 제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 원하는 이미징 결과는 상기 선택된 복수의 서브-패턴들에 대해 사전정의된 공정 윈도우와 연계되는 패턴 분할 방법.
  9. 제 1 항에 있어서,
    상기 리소그래피 장치의 광학 세팅은: 조명 소스의 세팅 및 특성; 투영 광학 시스템의 세팅 및 특성; 및 조명 소스와 투영 광학 시스템의 조합된 세팅 및 특성 중 1 이상을 포함하는 패턴 분할 방법.
  10. 제 1 항에 있어서,
    비교적 큰 세트로부터 상기 패턴들을 포함한 디자인 레이아웃의 부분들의 작은 대표 세트(representative smaller set)를 선택하기 위해 패턴 선택 방법이 이용되고, 상기 작은 대표 세트는 상기 공동-최적화 공정이 촉진되도록 상기 비교적 큰 세트의 특징적인 패턴 피처들을 충분히 커버(adequately cover)하는 패턴 분할 방법.
  11. 제 1 항에 있어서,
    상기 복수의 서브-패턴들 각각이 상기 리소그래피 장치의 분해능 한계 내에 있도록 구성되는 피처들을 포함하도록 상기 패턴을 분할하는 규칙들을 생성하기 위해 알려진 광학 세팅이 이용되는 패턴 분할 방법.
  12. 제 1 항에 있어서,
    상기 공동-최적화의 결과로서 광학 세팅들이 고정된 후 상기 서브-패턴들을 더 최적화하기 위해 광 근접성 보정(OPC)이 수행되는 패턴 분할 방법.
  13. 제 1 항에 있어서,
    공동-최적화의 적어도 1 이상의 반복 사이클을 따르는 검증 공정 시 핫스폿(hot spot)들 및 웜스폿(warm spot)들이 식별되는 패턴 분할 방법.
  14. 제 13 항에 있어서,
    상기 식별된 핫스폿들 및 웜스폿들은 비교적 큰 세트로부터 상기 패턴들을 포함한 디자인 레이아웃의 부분들의 작은 대표 세트를 선택하는 패턴-선택 알고리즘으로 피드백되고, 상기 작은 대표 세트는 후속한 상기 공동-최적화 공정이 촉진되도록 상기 비교적 큰 세트의 특징적인 패턴 피처들을 충분히 커버하는 패턴 분할 방법.
  15. 컴퓨터 리소그래피 모델(computational lithography model)을 캘리브레이션하는 테스트 패턴들을 컴퓨터가 선택하게 하는 컴퓨터-실행가능한 명령어들을 포함하는 컴퓨터로 읽을 수 있는 기록매체에 있어서,
    상기 명령어들은 상기 컴퓨터가 제 1 항 내지 제 14 항 중 어느 한 항의 방법을 수행하게 하는 컴퓨터로 읽을 수 있는 기록매체.
KR20120034801A 2011-04-04 2012-04-04 다중 패터닝 공정과 리소그래피 장치 및 마스크 최적화 공정의 통합 KR101484146B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161471652P 2011-04-04 2011-04-04
US61/471,652 2011-04-04

Publications (2)

Publication Number Publication Date
KR20120113198A true KR20120113198A (ko) 2012-10-12
KR101484146B1 KR101484146B1 (ko) 2015-01-28

Family

ID=46929021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20120034801A KR101484146B1 (ko) 2011-04-04 2012-04-04 다중 패터닝 공정과 리소그래피 장치 및 마스크 최적화 공정의 통합

Country Status (6)

Country Link
US (2) US8819601B2 (ko)
JP (1) JP5501397B2 (ko)
KR (1) KR101484146B1 (ko)
CN (1) CN102841509B (ko)
NL (1) NL2008311A (ko)
TW (1) TWI475334B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150093472A (ko) * 2014-02-07 2015-08-18 삼성전자주식회사 더블 패터닝 공정을 위한 디자인 레이아웃 디콤포지션 방법
KR20150095079A (ko) * 2014-02-12 2015-08-20 삼성전자주식회사 리소그래피 시뮬레이션을 이용한 디자인룰 생성 장치 및 방법
KR20160062141A (ko) * 2013-10-01 2016-06-01 에이에스엠엘 네델란즈 비.브이. 프로파일 인식 소스-마스크 최적화
KR20160141851A (ko) * 2014-04-14 2016-12-09 에이에스엠엘 네델란즈 비.브이. 리소그래피 공정들에 대한 최적화의 흐름들
KR20170024029A (ko) * 2014-06-25 2017-03-06 에이에스엠엘 네델란즈 비.브이. 에칭 변동 감내 최적화
KR20210110925A (ko) * 2020-03-02 2021-09-10 인하대학교 산학협력단 산출 리소그래피를 위한 E-Beam 클러스터 구성 방법 및 장치

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2008957A (en) * 2011-07-08 2013-01-09 Asml Netherlands Bv Methods and systems for pattern design with tailored response to wavefront aberration.
US8473874B1 (en) 2011-08-22 2013-06-25 Cadence Design Systems, Inc. Method and apparatus for automatically fixing double patterning loop violations
US8516402B1 (en) * 2011-08-22 2013-08-20 Cadence Design Systems, Inc. Method and apparatus for automatically fixing double patterning loop violations
US9489479B2 (en) * 2012-05-04 2016-11-08 Asml Netherlands B.V. Rule and lithographic process co-optimization
JP6140954B2 (ja) 2012-09-06 2017-06-07 キヤノン株式会社 マスクデータ作成方法、それを実行するプログラムおよび情報処理装置
CN103852970B (zh) * 2012-11-30 2016-08-17 上海华虹宏力半导体制造有限公司 两次图形化工艺方法
US20140358830A1 (en) 2013-05-30 2014-12-04 Synopsys, Inc. Lithographic hotspot detection using multiple machine learning kernels
WO2016184664A1 (en) * 2015-05-20 2016-11-24 Asml Netherlands B.V. Coloring aware optimization
US9842185B2 (en) * 2015-08-21 2017-12-12 Qualcomm Incorporated Systems and methods for group constraints in an integrated circuit layout
US10395001B2 (en) * 2015-11-25 2019-08-27 Synopsys, Inc. Multiple patterning layout decomposition considering complex coloring rules
WO2017102321A1 (en) 2015-12-14 2017-06-22 Cymer, Llc Optimization of source and bandwidth for new and existing patterning devices
KR102248121B1 (ko) * 2016-10-24 2021-05-06 에이에스엠엘 네델란즈 비.브이. 패터닝 디바이스 패턴을 최적화하는 방법
CN108020993B (zh) * 2016-10-31 2020-08-28 中国科学院微电子研究所 电路单元的特征化数据获取方法和系统
US10083270B2 (en) * 2016-12-14 2018-09-25 Taiwan Semiconductor Manufacturing Co., Ltd. Target optimization method for improving lithography printability
EP3379356A1 (en) * 2017-03-23 2018-09-26 ASML Netherlands B.V. Method of modelling lithographic systems for performing predictive maintenance
USD842126S1 (en) 2017-08-24 2019-03-05 Diane Breidenbach Container with roller
WO2019063206A1 (en) 2017-09-27 2019-04-04 Asml Netherlands B.V. METHOD FOR DETERMINING CONTROL PARAMETERS OF DEVICE MANUFACTURING PROCESS
WO2019121491A1 (en) 2017-12-22 2019-06-27 Asml Netherlands B.V. Patterning process improvement involving optical aberration
KR20210027742A (ko) 2019-09-03 2021-03-11 삼성전자주식회사 반도체 장치 및 레이아웃 설계 방법
CN111399336B (zh) * 2020-04-17 2021-07-27 中国科学院上海光学精密机械研究所 基于轮廓表征的全芯片光源掩模优化关键图形筛选方法
CN111624850B (zh) * 2020-06-08 2021-07-27 中国科学院上海光学精密机械研究所 用于全芯片光源掩模优化的关键图形筛选方法
CN113126422B (zh) * 2021-03-01 2022-11-29 上海华力集成电路制造有限公司 改善金属线工艺热点的opc修正方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3202393B2 (ja) * 1993-03-19 2001-08-27 富士通株式会社 半導体装置の製造方法
JP4332331B2 (ja) 2002-08-05 2009-09-16 キヤノン株式会社 露光方法
CN102645851B (zh) * 2003-03-31 2015-11-25 Asml荷兰有限公司 照明源和掩模优化
CN101419411B (zh) * 2003-10-07 2013-06-19 Asml荷兰有限公司 用于平板印刷仿真的系统和方法
US7003758B2 (en) * 2003-10-07 2006-02-21 Brion Technologies, Inc. System and method for lithography simulation
US7908572B2 (en) * 2004-10-15 2011-03-15 Takumi Technology Corporation Creating and applying variable bias rules in rule-based optical proximity correction for reduced complexity
US20070018286A1 (en) 2005-07-14 2007-01-25 Asml Netherlands B.V. Substrate, lithographic multiple exposure method, machine readable medium
DE602005019711D1 (de) * 2005-07-15 2010-04-15 Imec Methode und System für einen verbesserten lithographischen Prozess
US7695876B2 (en) * 2005-08-31 2010-04-13 Brion Technologies, Inc. Method for identifying and using process window signature patterns for lithography process control
JP4922112B2 (ja) 2006-09-13 2012-04-25 エーエスエムエル マスクツールズ ビー．ブイ． パターン分解フィーチャのためのモデルベースｏｐｃを行うための方法および装置
EP2093614A1 (en) * 2008-02-22 2009-08-26 Imec Split and design guidelines for double patterning
US8356261B1 (en) * 2009-07-02 2013-01-15 Asml Netherlands B.V. Determining the gradient and hessian of the image log slope for design rule optimization for accelerating source mask optimization (SMO)
NL2005522A (en) * 2009-10-28 2011-05-02 Asml Netherlands Bv Pattern selection for full-chip source and mask optimization.
US8415077B2 (en) * 2010-08-13 2013-04-09 International Business Machines Corporation Simultaneous optical proximity correction and decomposition for double exposure lithography
US8495528B2 (en) * 2010-09-27 2013-07-23 International Business Machines Corporation Method for generating a plurality of optimized wavefronts for a multiple exposure lithographic process
NL2007642A (en) * 2010-11-10 2012-05-14 Asml Netherlands Bv Optimization flows of source, mask and projection optics.
NL2007578A (en) * 2010-11-17 2012-05-22 Asml Netherlands Bv Pattern-independent and hybrid matching/tuning including light manipulation by projection optics.
EP2570854B1 (en) * 2011-09-16 2016-11-30 Imec Illumination-source shape definition in optical lithography
NL2009982A (en) * 2012-01-10 2013-07-15 Asml Netherlands Bv Source mask optimization to reduce stochastic effects.
NL2010196A (en) * 2012-02-09 2013-08-13 Asml Netherlands Bv Lens heating aware source mask optimization for advanced lithography.
WO2013178459A1 (en) * 2012-05-31 2013-12-05 Asml Netherlands B.V. Gradient-based pattern and evaluation point selection

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160062141A (ko) * 2013-10-01 2016-06-01 에이에스엠엘 네델란즈 비.브이. 프로파일 인식 소스-마스크 최적화
KR20150093472A (ko) * 2014-02-07 2015-08-18 삼성전자주식회사 더블 패터닝 공정을 위한 디자인 레이아웃 디콤포지션 방법
KR20150095079A (ko) * 2014-02-12 2015-08-20 삼성전자주식회사 리소그래피 시뮬레이션을 이용한 디자인룰 생성 장치 및 방법
KR20160141851A (ko) * 2014-04-14 2016-12-09 에이에스엠엘 네델란즈 비.브이. 리소그래피 공정들에 대한 최적화의 흐름들
US10459346B2 (en) 2014-04-14 2019-10-29 Asml Netherlands B.V. Flows of optimization for lithographic processes
KR20170024029A (ko) * 2014-06-25 2017-03-06 에이에스엠엘 네델란즈 비.브이. 에칭 변동 감내 최적화
KR20210110925A (ko) * 2020-03-02 2021-09-10 인하대학교 산학협력단 산출 리소그래피를 위한 E-Beam 클러스터 구성 방법 및 장치

Also Published As

Publication number Publication date
TW201300963A (zh) 2013-01-01
US20140365983A1 (en) 2014-12-11
US20120254813A1 (en) 2012-10-04
JP2012220955A (ja) 2012-11-12
US8819601B2 (en) 2014-08-26
KR101484146B1 (ko) 2015-01-28
JP5501397B2 (ja) 2014-05-21
CN102841509B (zh) 2015-07-08
US9262579B2 (en) 2016-02-16
CN102841509A (zh) 2012-12-26
NL2008311A (en) 2012-10-08
TWI475334B (zh) 2015-03-01

Similar Documents

Publication Publication Date Title
KR101484146B1 (ko) 다중 패터닝 공정과 리소그래피 장치 및 마스크 최적화 공정의 통합
JP5666609B2 (ja) 光源及びマスクの最適化のためのパターン選択方法
KR101279462B1 (ko) 소스, 마스크 및 투영 광학기의 최적화 플로우
KR101501580B1 (ko) 투영 광학기에 의한 광 조작을 포함하는 패턴-의존적 근접성 매칭/조율
JP4717153B2 (ja) 相補的マスクを生成する方法、コンピュータ・プログラム製品、デバイス製造方法及びウェハに写像する方法
CN113454532A (zh) 训练机器学习模型以确定掩模的光学邻近效应校正的方法
WO2020078762A1 (en) Methods for generating characteristic pattern and training machine learning model
KR102063229B1 (ko) 소스 방사선의 각도 분포의 다중-샘플링을 사용하는 리소그래피의 시뮬레이션
TW202401137A (zh) 用於判定遮罩圖案及訓練機器學習模型之非暫時性電腦可讀媒體
US20220283511A1 (en) Method and apparatus for controlling a computing process
KR101198348B1 (ko) 풀-칩 소스 및 마스크 최적화를 위한 패턴 선택
TWI835008B (zh) 產生光罩圖案之方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 6