CN101419411B - 用于平板印刷仿真的系统和方法 - Google Patents

Abstract

本发明涉及一种技术和系统，用于仿真、验证、检查、特征化、确定和/或评价平板印刷设计、技术和/或系统以及/或者由此执行的单独功能或其中使用的部件；加速了平板印刷系统和处理技术的光学特征和/或属性以及效果和/或相互作用的平板印刷仿真、检查、特征化和/或评价。在这点上，本发明利用包括专用硬件加速器的平板印刷仿真系统架构和包括整个平板印刷工艺的具体仿真和特征化的用以加速和促进掩模设计的处理技术。系统包括：一个或多个通用型计算装置，用以在数据处理中执行具有分支和相互依赖的基于范例的逻辑，以及加速器子系统，用以执行多数计算密集任务。

Description

用于平板印刷仿真的系统和方法

对有关申请的交叉引用

[1]本申请要求如下申请的优先权：美国临时申请序列号60/509,600，名称为“System and Method of Fast Lithography Simulation”，提交于2003年10月7日(下文称为“临时申请”)。通过引用将该临时申请的内容整体结合于此。

背景技术

[2]本发明涉及用来测量、检查、特征化、仿真和/或评价平板印刷(lithographic)系统和技术的性能的系统和技术；更具体地，在一方面涉及用来测量、检查、特征化、仿真和/或评价平板印刷系统和处理技术(例如在半导体制造/处理环境中实施的系统和技术)的光学特征和效果的系统和技术。

[3]简言之，在半导体工业中，微平板印刷(或简称为平板印刷(lithography))是在半导体晶片(例如硅或GaAs晶片)上印刷电路图案的工艺。目前，光学平板印刷是大量半导体制造中所用的占主导地位的技术。这样的平板印刷利用了在可见到深紫外线光谱范围中的光来使晶片上的抗蚀剂曝光。未来可能利用极紫外线(EUV)和软X射线。在曝光之后，使抗蚀剂显影以产出浮雕图像。

[4]在光学平板印刷中，首先使用电子束或激光束直接写工具来写光掩模(常称为掩模或分划板)。用于光学平板印刷的典型光掩模在一侧上包括六至八英寸的玻璃(或石英)板，该板的一个表面涂覆有厚度约100nm的薄金属层(例如铬)。将芯片图案蚀刻到该金属层中，由此允许光透射过。未蚀刻掉金属层的区域阻碍光透射。以此方式，可以将图案投影到半导体晶片上。

[5]光掩模包含用来在晶片上创建所需电路图案的某些图案和特征。用于将掩模图像投影到晶片上的工具称为步进器或扫描器(下文统称为“光刻设备”、“扫描器”或“步进器”)。参照图1，常规步进器的光学投影平板印刷系统10的示意框图包括照明源12、照明瞳滤光器14、透镜子系统16a-c、掩模18、投影瞳滤光器20和晶片22，掩模18的空中图像(aerial image)投影于该晶片22上。

[6]参照图1，借助背景，照明源12可以是例如在UV(紫外线)或DUV(深紫外线)波长处工作的激光源。光束在入射到照明瞳14上之前已经扩张和杂乱。照明瞳14可以是简单的圆孔或者具有用于离轴照明的专门设计的形状。离轴照明可以包括例如环形照明(即该瞳是具有经设计的内和外半径的环)、四重照明(即该瞳在瞳平面的四个象限中具有四个开口)以及与

极照明相似的其它形状。图2A和图2B分别图示了示范性的环形和四重照明。

[7]继续参照图1，在照明瞳14之后，光通过照明光学件(例如透镜子系统16)并且入射到光掩模(或掩模)18上。掩模18包含将通过投影光学件在晶片22上成像的电路图案。由于晶片22上的所需图案尺寸变得越来越小，并且图案变得越来越相互靠近，所以平板印刷工艺变得更具挑战性。在改进成像质量的努力中，目前的处理技术利用了分辨率增强技术(“RET”)，比如光学邻近校正(“OPC”)、相移掩模(“PSM”)、离轴照明(“OAI”)、聚光器和出口瞳滤光器，以及应用多级照明(例如FLEX)的技术。

[8]许多RET技术是在掩模18上应用或是直接应用于掩模18的。例如OPC和PSM，它们修正光波以：(1)补偿投影光学件的成像属性的缺点，例如OPC技术用来补偿由于光干涉造成的光学邻近效应；以及/或者(2)利用经设计的光干涉来增强成像质量，例如相移掩模技术用来创建相邻图案之间的相位偏移以增强分辨率。

[9]值得注意的是，掩模18可能由于它自身的制造工艺而并不“完美”。例如，掩模18上的拐角可能并不锐利而可能是圆化的；以及/或者线宽可能与设计值有一偏差，其中该偏差还可能依赖于设计的线宽值和相邻图案。掩模18上的这些缺点可能影响最终的成像质量。

[10]投影光学件(例如透镜子系统16b和16c以及投影瞳滤光器20)将掩模18成像到晶片22上。在这点上，投影光学件包括投影瞳滤光器20。瞳20限制了能够通过投影光学系统的掩模图案的最大空间频率。称为“数值孔径”或NA的数字常常将瞳20特征化。还提出了修正瞳20的RET技术，一般称为瞳滤光。瞳滤光可以包括对于通过光束上的幅度和相位二者的调制。

[11]由于光的波长是有限的，以及利用了比印刷在晶片22上的最小线宽更大的波长的当前技术，在成像工艺期间典型地存在显著的光干涉和衍射。成像工艺不是掩模18上的图案的完美复制。当前技术利用了物理理论来对该成像工艺建模另外，由于当前平板印刷工具的高NA值，光的不同偏振提供了不同的成像属性。为了更精确地对该工艺建模，可以使用基于矢量的模型。

[12]投影光学件可以是衍射受限的。然而，投影光学件中的透镜子系统16c最为经常地并不是完全“完美”。这些缺点可以建模为像差，这些像差常常抽象化为瞳平面处的一些不希望的相位调制，并且常常由一组Zernike系数代表。在光最终到达晶片22的表面之后，它们将进一步与晶片22上的涂层(例如光致抗蚀剂)相互作用。在这点上，不同的抗蚀剂厚度、不同的抗蚀剂光学属性(例如它的折射率)以及抗蚀剂下方的不同的材料堆叠(例如底部防反射涂层或BARC)可能进一步影响其自身成像特征。这些效应中的一些也可以通过瞳平面处的调制来抽象化。

[13]当抗蚀剂由该图像曝光、以及随后烘焙和显影时，抗蚀剂趋向于经受复杂的化学和物理变化。已经开发第一准则和经验模型以仿真这些工艺。

[14]为了设计和评价包括掩模实施RET的掩模的特定实施，以及估定与步进器设置和特征相结合的RET设计对于晶片上的印刷图案质量的影响，已经利用计算机仿真来模仿预期的和/或期望的结果。值得注意的是，已经为平板印刷工艺的几乎每个步骤开发了物理模型，包括掩模制作、步进器的从照明到晶片上图像的成像路径以及抗蚀剂曝光和显影。

[15]目前，有大量针对平板印刷仿真需求的计算机软件技术。例如有基于第一准则模型化的仿真软件，该软件进行物理和化学过程的具体仿真，但是运行极为缓慢并因此受限于极小的芯片设计面积(数平方微米级)，例如来自Sigma-C(Campbell，California，USA)的“SOLID-C”和来自KLA-Tencor(SanJose，California，USA)的“Prolith”。尽管有了更快执行和提供仿真结果的计算机软件，但是这样的软件使用了校准为实验数据的经验模型(例如来自Mentor-Graphics(Wilsonville，Oregon，USA)的“Calibre”)。甚至对于使用经验模型的“快速”仿真，全芯片级的仿真常常仍需数十小时至许多天。

[16]而且，为了更完全地理解、设计、分析和/或预计平板印刷工艺，应当或可能需要分析和/或仿真从照明到掩模到成像到抗蚀剂的整个工艺。由于复杂的模型和大量的设计数据(如今的VLSI设计数据能够达到每层数十GB)，通用微处理器上的蛮力计算趋向于难以处理和耗费时间。另外，利用高度专门化的大型计算机将可能要求大量的投资，由此使得该工艺不经济。

[17]对于这样的系统和技术存在需求，该系统和技术加速了对平板印刷系统和处理技术的光学特征和/或属性以及效果和/或相互作用的平板印刷仿真、检查、特征化和/或评价，其克服了常规系统和方法的一个、一些或全部缺陷。对于这样的系统和技术存在需求，该系统和技术促进对RET设计的验证、特征化和/或检查，该RET设计包括整个平板印刷工艺的具体仿真以便验证RET设计在最终的晶片图案上实现和/或提供了所需结果。

[18]而且，对于这样的系统和技术存在需求，该系统和技术快速地仿真、特征化、检查、验证和/或实现RET设计和照相平板印刷设备优化及工艺(例如临界尺度(“CD”，即集成电路设计中临界线的线宽)，线端拉回，在一个、一些或每个位置处的一个、一些或每个图案的边缘布置误差，和/或对于诸如掩模误差、聚焦、剂量、数值孔径、照明孔径和/或像差的工艺变动的印刷灵敏度)。

发明内容

[19]这里描述和图示有许多发明。在一个方面中，本发明是一种系统和方法，该系统和方法加速了对平板印刷系统和处理技术的光学特征和/或属性以及效果和/或相互作用的平板印刷仿真、检查、特征化和/或评价。在第一主要方面中，本发明是一种用于对包括以预定配置排列的多个多边形(可以或可以不包括一种或多种分辨率增强技术)的平板印刷设计进行仿真的系统和方法。本发明的该方面的系统包括微处理器子系统，以将多个多边形转换成其基于像素的位图表示(例如多级图像，比如2、4、8、...64、128、256或灰度级)。该基于像素的位图包括像素数据，其中每个像素数据代表了具有预定像素尺寸的像素。

[20]该系统进一步包括耦合到微处理器子系统的加速器子系统，用以使用平板印刷设计的基于像素的位图表示来计算平板印刷设计的空中图像的至少一部分。加速器子系统包括配置为并行处理该像素数据的多个可编程门阵列。

[21]在一个实施例中，像素尺寸可以大于平板印刷设计的空中图像中的Nyquist频率，和/或使用平板印刷工具的投影光学件的数值孔径和波长来确定。

[22]在另一实施例中，该系统包括多个加速器子系统，每个加速器子系统耦合到微处理器子系统并且被提供有基于像素的位图的一部分。每个加速器子系统使用与之关联的像素数据来计算与基于像素的位图的部分对应的平板印刷设计的空中图像。在一个实施例中多个加速器子系统的每一个使用像素数据来执行快速傅立叶变换，以生成空中图像的对应部分。值得注意的是，这些实施例的微处理器子系统可包括多个微处理器，其中每个微处理器耦合到至少一个关联的加速器子系统。

[23]该加速器子系统也可以使用平板印刷设计的基于像素的位图表示和代表平板印刷工具的投影和照明光学件的系数矩阵，来计算晶片上形成的抗蚀剂中的空中图像。

[24]该加速器子系统可以使用该平板印刷设计的基于像素的位图表示和代表平板印刷工具的投影和照明光学件的系数矩阵，来计算由该平板印刷设计在晶片上形成的图案。

[25]本发明的系统也可以包括耦合到微处理器子系统和加速器子系统的处理系统，用以将晶片上的所计算的图案与所需的预定图案作比较。该处理系统可以附加地或取代其(1)确定平板印刷设计的CD，(2)响应于晶片上的所计算的图案与所需/预定图案之间的比较，来检测平板印刷设计中的误差，以及/或者(3)使用晶片上的所计算的图案来确定平板印刷设计的边缘布置。值得注意的是，响应于检测该误差，该处理系统可以确定对平板印刷设计的修正以校正平板印刷设计中的误差。

[26]而且，该处理系统可以使用晶片上的图案来确定印刷灵敏度，该灵敏度是响应于改变代表平板印刷工具的投影和照明光学件的矩阵的系数来计算的。代表平板印刷工具的投影和照明光学件的矩阵的系数可以代表聚焦、剂量、数值孔径、照明孔径和像差中的一个或多个。事实上，该处理系统可以使用该印刷灵敏度来确定平板印刷工具的投影和照明光学件的一组参数。

[27]在另一主要方面中，本发明是一种用于对平板印刷设计(包括以预定配置排列的多个多边形(其可以包括或可以不包括分辨率增强技术))进行仿真的系统和方法。该系统包括微处理器子系统，其包括多个微处理器，用以将平板印刷设计转换成其基于像素的位图表示(例如多级图像，比如2、4、8...64、128、256或灰度级)。该基于像素的位图包括像素数据，其中每个像素数据代表了具有预定像素尺寸的像素(例如使用平板印刷工具的投影光学件的数值孔径和波长来确定的和/或大于该平板印刷设计的空中图像中的Nyquist频率)。

[28]该系统进一步包括多个加速器子系统，其中每个加速器子系统包括配置为并行处理像素数据的多个可编程集成电路。此外，每个加速器子系统连接到关联的微处理器，用以使用平板印刷设计的基于像素的位图表示的对应部分，来计算平板印刷设计的空中图像的一部分。在某些实施例中，每个加速器子系统使用像素数据来执行快速傅立叶变换，以生成空中图像的对应部分。

[29]多个加速器子系统在一个实施例中使用平板印刷设计的基于像素的位图表示和代表平板印刷工具的投影和照明光学件的系数矩阵，来计算由平板印刷设计在晶片上形成的抗蚀剂中的空中图像。在另一实施例中，加速器子系统使用平板印刷设计的基于像素的位图表示和代表平板印刷工具的投影和照明光学件的系数矩阵，来计算由平板印刷设计在晶片上形成的图案。

[30]该系统可以进一步包括耦合到微处理器子系统和加速器子系统的处理系统，用以：(1)将晶片上的所计算的图案与所需/预定图案作比较，和/或(2)使用晶片上的所计算的图案来确定平板印刷设计的CD，和/或(3)使用晶片上的所计算的图案来确定平板印刷设计的边缘布置，和/或(4)使用所计算的晶片上的图案来确定印刷灵敏度，该灵敏度是响应于改变代表平板印刷工具的投影和照明光学件的矩阵的系数(例如投影和照明光学件的聚焦、剂量、数值孔径、照明孔径和像差中的一个或多个)来计算的。事实上，该处理可以使用印刷灵敏度来确定平板印刷工具的投影和照明光学件的一组参数。

[31]而且，该处理系统可以(附加地或取代其)响应于晶片上的所计算的图案与所需的预定图案之间的比较，来检测平板印刷设计中的误差。响应于检测该误差，该处理系统确定对平板印刷设计的修正以校正该平板印刷设计中的误差。

[32]再次地，这里描述和图示有许多发明。这一发明内容并未穷举本发明的范围。而且，这一发明内容并非意在限制本发明，并且不应以该方式来解读。尽管在这一发明内容中已经描述本发明的某些实施例、特征、属性和优点，但是应当理解，本发明的许多其他以及不同和/或相似的实施例、特征、属性和/或优点根据下面的描述、图示和权利要求书是明显的。

附图说明

[33]在如下的具体描述过程中，将对附图进行参照。这些图示出了本发明的不同方面，并且在适当之处，类似地标注了标号，这些标号在不同的图中图示了相似的结构、部件、材料和/或单元。应理解的是，除特别示出的之外，结构、部件、材料和/或单元的各种组合是可构思的并且落入本发明的范围内。

[34]图1是具有折射光学件(下文中称为步进器)的步进-和-重复或步进-和-扫描光学平板印刷系统中的光路径的示意性表示。该掩模包含将由缩减透镜系统在晶片上成像的电路图案；

[35]图2A和2B分别图示了示范性的常规环形和四重照明瞳；

[36]图3是根据本发明某些方面的某些实施例的平板印刷仿真系统的示意框图；

[37]图4是根据本发明某些方面的某些实施例的仿真过程的流程图；

[38]图5是根据本发明某些方面的某些实施例的平板印刷仿真系统的示意框图；

[39]图6是根据本发明某些实施例的图5的加速器子系统架构的示意框图；

以及

[40]图7是根据本发明某些方面的某些实施例的D:T检查过程的流程图。

具体实施方式

[41]这里描述和图示有许多发明。在一个方面中，本发明针对于一种技术和系统，该技术和系统用于仿真、验证、检查、特征化、确定和/或评价平板印刷设计、技术和/或系统以及/或者由此执行的单独功能或者其中所用的部件。在一个实施例中，本发明是这样的系统和方法，该系统和方法加速了平板印刷系统和处理技术的光学特征和/或属性以及效果和/或相互作用的平板印刷仿真、检查、特征化和/或评价。在这点上，在一个实施例中，本发明利用一种包括专用硬件加速器的平板印刷仿真系统架构和一种加速和促进掩模设计例如RET设计的验证、特征化和/或检查的处理技术，包括整个平板印刷工艺的具体仿真和特征化，以验证该设计在最终的晶片图案上实现和/或提供了所需结果。该系统包括：(1)一个或多个通用计算装置，用以执行在数据处理中具有分支和相互依赖的基于范例的逻辑，以及(2)加速器系统，用以执行多数计算密集任务。

[42]具体来说，参照图3，在一个实施例中，一个或多个通用型计算装置112编程和/或配置为处理系统110的整体操作的作业管理，包括例如划分设计数据库，用于由加速器系统116的分析和转换。此外，一个或多个通用型计算装置112经由例如一个或多个客户机计算机(未图示)来促进与用户或操作者(即“外界”)的交互，该客户机计算机向操作者或用户提供对系统110的访问，用于作业设置和/或结果回顾/分析。

[43]继续参照图3，加速器系统116可以编程为执行在数据处理中具有分支和相互依赖的基于范例的逻辑。在这点上，加速器系统116包括微处理器子系统，用以操纵和处理对于常规平板印刷仿真和设计系统/技术是典型的多边形(或类似物)图案

由于在典型设计中有许多多边形，并且有许多不同的多边形类型和范例，所以系统110利用加速器系统116的微处理器子系统来实施用以操纵基于范例的逻辑(例如“if this case，then；else if，then；and so on”)的程序或例程。

[44]加速器系统116进一步适当地包括耦合到微处理器子系统的经编程和配置的加速器子系统(包括专用硬件加速器)，用以执行基于像素的图像处理(例如基于像素的灰度级图像仿真)。基于像素的图像处理可以包含基于像素的计算，例如过滤、再映射、傅立叶变换或其它类型变换。在这些基于像素的计算中，数据的相互依赖被最小化--这促进了实施并行和管线化计算。

[45]参照图4，在本发明的一个实施例中，平板印刷仿真、检查、特征化和/或评价过程包括基于像素的平板印刷仿真。在设计数据库基于多边形或类似物的那些示例中，系统110将基于多边形的数据库(包含特定设计)转换成一个或多个基于像素的图像(见方框120和122)。有许多技术用于将多边形(或类似物)转换成多级图像(例如2、4、8，...64，128，256或灰度级图像)。所有这样的技术无论是现在公知或是以后开发的，都将落入本发明的范围内。例如，一种转换方法包括两个主要过程：

(1)使用扫描线过程或技术来填充子像素二进制位图。子像素尺寸可选择为最终像素尺寸的分数，例如像素的1/8。对于每个子像素，如果子像素是在多边形内，则子像素以1填充，否则以0填充。更为复杂的技术包括抖动，其能够增加填充分辨率却不缩减子像素尺寸，但是如果一些相邻子像素在多边形边缘上(因此既不完全在多边形以内也不完全在多边形以外)则将一些子像素填充为1和将其它子像素填充为0。抖动是标准的计算机图形技术；以及/或者

(2)将抗混叠(anti-aliasing)过滤器应用到子像素二进制位图，同时将位图图像下采样为像素尺寸的多级图像(例如灰度级图像)。抗混叠过滤器是图像处理中的一种标准技术，用来在下采样之前限制图像的空间频带以避免混叠。抗混叠过滤器的设计需要最小化将在下采样之后折回到频带中的频率内容。

[46]在多边形至灰度图像的转换中使用这两种技术的一个显着优点在于接着对多边形重迭自动地处理。也就是说，当有多边形结构的重迭时，子像素在其位于重迭区域中时被两次填充以1(或者如果该重迭包含多于两个的多边形则多次“填充”以1)，最终填充的值仍是1。因此，任何重迭在转换过程中得到自动解析。

[47]这一图像转换步骤中的重要决定是像素尺寸的选择。在这点上，实施较大像素尺寸可能造成在下游或以后处理中所要求的较小计算量以及较大的诱发的图像处理误差。在一个实施例中，像素尺寸选择为使得它能够在空中图像中的Nyquist频率以上对图像采样。在光学平板印刷科学中众所周知的是，无论掩模上的照明、部分相干和/或RET(例如OPC和PSM)，晶片平面上的光强度分布中的最大空间频率可特征化为2×NA/λ，其中NA是步进器投影光学件的数值孔径，而λ是在成像中所用的波长。在图像处理中还公知的是，如果采样频率是在原始图像中存在的最大空间频率的两倍以上，则人能够从经采样的图像中精确重构原始图像。这公知为Nyquist理论，而2×原始图像中的最大现存空间频率则称为Nyquist频率。因此，利用这一关系，对于步进器中的空中图像，Nyquist采样率是4×NA/λ。同样，像素尺寸可以是p＝λ/(4×NA)或更小。例如，对于193nm的波长和NA＝0.65，像素尺寸p可以是74nm或更小。对于248nm的波长和NA＝0.65，像素尺寸p可以是95nm或更小。

[48]应当注意，上述像素尺寸选择是在晶片空中图像级。某些步进器在从掩模成像到晶片时实施图像尺寸缩减，并且可以调整掩模上的像素尺寸。例如，如果步进器缩减比率是4×，则掩模上的Nyquist采样像素尺寸比晶片上的大4×。因此，在这些环境下，可以调整采样像素尺寸。

[49]经转换的基于像素的灰度级图像代表了掩模。掩模RET(例如OPC和PSM)可合并到这一图像中，因为RET特性典型地是多边形数据库的一部分。例如，在OPC情形中，修饰(decoration)典型地是额外的多边形，因此它们自动地变成灰度级图像的一部分。在PSM的情形中，如果仅有两种类型的相位“0”和“180”度，则子像素位图在多边形至位图的转换期间在180度相位区中以“-1”填充并且最终的灰度级图像将包含正和负值二者。事实上，当PSM包括刚好超出0和180度的相位差时，位图值可以包括对应的相位因子，并且灰度级图像也可以由复数构成，其中复数包括实部和虚部。

[50]如上所述，设计数据库(由多边形或类似物构成)到一个或多个基于像素的图像(见方框120和122)的转换由加速器系统116的微处理器子系统执行和/或完成。

[51]在一个实施例中，可以实施抗混叠过滤技术(见方框122)。也就是说，由于抗混叠过滤可以实施为线性操作，所以不同的相位层可以单独地转换成二进制位图、接着转换成多级图像(例如灰度级图像)，接着与它们单独的相位因子相乘，接着相加以获得具有复数像素值的最终多级图像(例如灰度级图像)。抗混叠过滤技术(方框122)在一个实施例中可以使用多边形设计数据库的二进制位图图像(方框120的输出)由加速器系统116来执行和/或完成。

[52]继续参照图4，在设计数据库转换成灰度级图像之后，在一个实施例中，该图像可应用于处理以将系统掩模误差建模到图像中(见方框124)。例如，普通的掩模误差包括由例如电子束邻近效应和抗蚀剂显影的掩模制造工艺中的缺点所造成的偏差和拐角圆化。拐角圆化是指掩模上的拐角并不锐利而是圆化的事实(例如由写束点的有限尺寸以及抗蚀剂显影低通效应造成)，并且能够通过对于所有拐角引入边缘圆化效应来建模，例如使用四分之一的圆来取代两个直边的尖锐90度交叉。

[53]偏差是指实际线宽与设计值之间的差(这例如可能由抗蚀剂的过显影或显影不足造成)。值得注意的是，该差可能依赖于经设计的线宽值和相邻图案(例如由电子束邻近效应造成)。偏差常常能够利用扩张或侵蚀值，通过图像上的灰度级形态操作来建模，该扩张或侵蚀值依赖于图案的尺寸和图案的邻域以将邻近效应纳入考虑之中。这些技术对于图像处理领域的技术人员是众所周知的。

[54]值得注意的是，掩模误差建模功能(方框124)可以是可选的，正如以虚线格式所表示的那样。例如，在利用高质量的技术来制作掩模的那些示例中，由于掩模误差造成的晶片上的最终效果可以忽略。因此，无需实施这一掩模误差建模。

[55]另外，掩模误差建模功能(方框124)在一个实施例中可以由加速器系统116的加速器子系统使用例如如上所述多边形设计数据库的位图图像来执行和/或完成。

[56]继续参照图4，下一过程是对经过投影光学件的和在经设计的照明机制下的空中成像路径建模(见方框126)。该物理成像模型在光学科学中已经很好地建立，可使用标量或矢量成像模型。由于光学平板印刷移向高NA系统(高NA一般指大于0.6的NA)，矢量模式正变得更加重要。在过去十年中，已经开发各种技术用以加速计算。

[57]一个实例是将总的成像系统分解为一系列相干成像系统，这一系列系统具有降低的重要性，即称为传输交叉系数(TCC)的矩阵的越来越小的本征值，所述矩阵是由投影和照明光学件限定但是独立于掩模图案本身的矩阵。经分解的相干系统常常称为本征系统。依赖于精确性要求，可包括各种数目的本征系统。多数空中图像计算可以利用向前和向后的快速傅立叶变换(FFT)来生成空中图像。由于衍射受限的相干光学成像系统可以容易地特征化为一系列傅立叶变换，所以利用FFT来生成设计的空中图像可以是有利的。所有这些变换在应用于基于像素的图像上时可以是规则的基于像素的计算。

[58]另外，空中图像生成(方框126)在一个实施例中可以由加速器子系统116例如使用由附加处理(例如抗混叠过滤技术122和/或掩模误差建模124)(如果有)所修正的多边形设计数据库的位图图像来执行和/或完成。

[59]在空中图像生成/计算126期间，晶片表面抗蚀剂堆叠参数(例如厚度、BARC和/或折射率)可以合并到TCC方程中。也可以合并各种非掩模RET技术，例如离轴照明和瞳滤光，作为TCC计算方程的一部分。另外，光学件中的缺点，例如像差和/或光散射，也可以通过根据理想范例相应地修正瞳来合并到空中成像方程中。

[60]继续参照图4，抗蚀剂中的空中图像负责使抗蚀剂本身曝光。对于严格的第一准则建模(即抗蚀剂仿真128)，可以利用抗蚀剂内的空中图像的3D强度分布。对于抗蚀剂建模的某些实施例，可以利用一个平面上的2D空中图像分布，例如晶片表面上方某个距离处的空中图像。利用经计算的空中图像，可以应用许多不同的抗蚀剂模型。抗蚀剂模型对物理和化学过程进行仿真和/或建模以及预计最终的经显影的抗蚀剂边缘位置和/或抗蚀剂轮廓。值得注意的是，所有这样的模型和建模技术无论是现在公知的或是以后开发的，都将落在本发明的范围内。

[61]在一个实施例中，边缘位置和/或边缘轮廓可以与例如由计量工具(例如CD-SEM、光学CD工具)测量的SEM图像、CD值的实验结果作比较，以验证和校准抗蚀剂模型参数。

[62]值得注意的是，抗蚀剂建模可以缩减为规则的基于像素的计算，例如过滤、再映射，并因此适合于硬件加速。同样，抗蚀剂建模或仿真(方框128)在一个实施例中可以由加速器子系统116例如直接使用多边形设计数据库的二进制位图图像(见方框120)或者使用由附加处理(例如抗混叠过滤技术122和/或掩模误差建模124)所修正的多边形设计数据库的位图图像或者直接对由此生成的空中图像(见方框126)来执行和/或完成。

[63]同样在图4所示的虚线框中的下一操作是基板蚀刻工艺的建模(见方框130)。该操作在目前的平板印刷仿真和/或分析中常常是不必要的，因为蚀刻工艺可以视为与平板印刷分离和独立的工艺。然而，蚀刻工艺可以合并到本发明中。

[64]基板蚀刻工艺的仿真也可以缩减到基于像素的处理。同样，蚀刻工艺仿真(方框130)在一个实施例中可以由加速器子系统116例如直接使用多边形设计数据库的二进制位图图像(见方框120)或者使用由附加处理(例如抗混叠过滤技术122、掩模误差建模124和/或抗蚀剂仿真128)所修正的多边形设计数据库的位图图像或者直接对由此生成的空中图像(见方框126)来执行和/或完成。

[65]继续参照图4，在确定和/或识别设计的边缘位置之后，可以确定、检查、特征化和/或评价晶片上的印刷图案(见方框132)。通过连接经识别的边缘点，构造经仿真的晶片图案。这些预计的晶片图案可以用于各种应用，例如与设计目标(即晶片上的所需图案)做比较，以验证RET设计真正在实现它的目的并且未生成误差。下面具体地提供了各种和/或适当应用(方框134)的讨论。

[66]在本发明的一个实施例中，硬件加速指使用硬件(例如包含计算引擎、计算芯片和/或存储器的电子板)的技术，该硬件对于基于像素类型的计算而言比基于通用型微处理器的计算装置更有效率。该加速器硬件可以利用高配置的和专门编程的通用型计算装置(例如通用微处理器和/或可编程逻辑器件)来实施，并且同样从微处理器卸载重要的计算过程。以此方式，该系统以更为并行和管线化的方式来计算仿真数据。

[67]例如，参照图3，在一个实施例中，加速器系统116的微处理器子系统可以处理严重依赖于基于范例的逻辑的那些计算，例如多边形转换至其位图表示，而加速器系统116的加速器子系统对于具有较少(或几乎没有)数据相互依赖性的那些计算进行处理。同样，在这一配置中，由加速器子系统执行的计算密集任务可以管线化方式并行化和计算，例如图像过滤(图4的方框122)、图像变换比如傅立叶变换(图4的方框126)和/或抗蚀剂建模/仿真(图4的方框128)。

[68]参照图5，在一个实施例中，系统110包括一个或多个通用型计算系统112，例如应用处理系统114a和前端处理系统114b。应用处理系统114a适当地配置为处理系统110的整体操作的作业管理。具体来说，在一个实施例中，应用处理系统114a包括应用处理装置136和应用SCSI RAID肠荡气138a。应用处理装置136适当地编程为提供对系统110的各种部件操作的管理。在这点上，例如应用处理装置136可以编程为针对加速器系统116的各种部件划分设计数据库，由此指定由加速器系统116的部件执行的单独作业、功能或过程。SCSI RAID硬盘阵列138a为应用处理装置136所用的程序和数据(例如设计数据库)提供存储。

[69]前端处理系统114b包括前端处理装置140，该装置140适当地编程为经由例如一个或多个客户机计算机(未图示)来处理或执行与用户或操作者(即“外界”)的直接交互，该客户机计算机向操作者或用户提供了对系统110的访问，用于作业建立和/或结果回顾/分析。与前端处理装置相关联的SCSI

RAID硬盘阵列138b应当是高容量存储装置，因为硬盘阵列138b用来存储许多仿真作业的结果和图像。前端处理系统114b还与应用处理系统114a通信，以向或从应用SCSI RAID 138a(例如设计数据库)提供或取回数据，并且如用户或操作者所指示地那样来指示应用处理系统114a开始作业。

[70]继续参照图5，应用处理系统114a和前端处理系统114b例如经过高速交换机(例如吉比特-以太网交换机142a和142b)来与加速器系统116连接。交换机142a和142b可以是由Dell Computer(Austin，Texas，USA)制造和提供的DELL 5224 Power Connect。DELL 5224 Power Connect的实施和操作在应用说明、技术/期刊文章和数据表中有具体的描述，通过引用将它们全部结合于此。

[71]在一个实施例中，所有或基本所有的实际计算密集任务可以由加速器系统116并且具体而言是由一个或多个加速器部件116a-n来进行。本发明的这一架构通过改变加速器硬件部件116a-n的数目来实现可缩放的计算容量。而且，该架构还实现和增强了系统的整体容错。例如，假设给定的加速器硬件部件116a-n失效，它的作业可重新分配给其它加速器硬件部件116a-n，并且以此方式，系统110维持它的操作条件/状态。

[72]具体来说，加速器系统116可以包括一个或多个加速器部件116a-n，每个部件具有微处理器子系统144a-n(包括一个或多个微处理器)中的一个、一个或多个加速器子系统146a-n、以及耦合到关联的微处理器子系统144a-n的本地或驻留存储器存储148a-n。硬件加速能力的程度或量可以依赖于待执行的计算的程度或量来与微处理器子系统144a-n相均衡。

[73]在一个实施例中，微处理器子系统144a-n每一个包括由Intel(Santa Clara，California，USA)制造的两个Xeon微处理器。加速器子系统146a-n每一个包括多个专用集成电路(ASIC)、专用DSP集成电路和/或可编程门阵列(例如现场可编程门阵列(“FPGA”))。事实上，每个加速器子系统146a-n可以包括多个加速器子系统，例如加速器子系统146a可以包括所有加速器子系统146a1-146ax，如图5中所示。以此方式，当完全地利用时，加速器子系统146a-n中的每个包含大致二十五个Xeon微处理器的计算容量。

[74]总线150a-n促进了微处理器子系统144a-n与关联的一个或多个加速器子系统146a-n之间的高速通信。总线150a-n上的通信协议和技术可以是PCI、PCIX或其它高速通信协议和技术。事实上，任何高速技术无论是现在已公知的或是以后开发的，都可以在总线150a-n上实施。值得注意的是，在一个实施例中，总线接口可以使用来自International Business MachinesCorporation(Armonk，New York，USA)的21P100BGC PCI-X桥接器(64bit/133MHz)来实施。21P100BGC的实施和操作在应用说明、技术/期刊文章和数据表中有具体的描述，通过引用将它们全部结合于此。

[75]参照图6，在一个实施例中，每个加速器子系统146a-n包括多个可编程逻辑集成电路152a-x，例如经由总线(例如64bit/266MHz)耦合到关联的高速存储器154a-x(例如DDR SDRAM、MT46V2M32V1，来自Boise，Idaho，USA的Micron Technologies)的高端FPGA。在一个实施例中，实施了四个FPGA，每个FPGA包括3百万个门。FPGA可以是由Xilinx(San Jose，California，USA)制造的XC2V3000。XC2V3000的实施和操作在应用说明、技术/期刊文章和数据表中有具体的描述，通过引用将它们全部结合于此。

[76]可编程逻辑152a-x适当地编程和配置为执行所有或基本所有具有较少(或几乎没有)数据相互依赖的计算，例如抗混叠过滤技术(图4的方框122)、掩模误差建模(图4的方框124)、空中图像生成(图4的方框126)、抗蚀剂仿真(图4的方框128)和/或晶片图案生成处理(图4的方框132)。这样，并不采用可编程逻辑152a-x来处理严重依赖于基于范例的逻辑的那些任务例如多边形到二进制位图的转换(图4的方框120)。

[77]继续参照图6，每个加速器子系统146a-n进一步包括可编程逻辑156，例如耦合到关联的非易失性存储器158(例如来自Intel(Santa Clara，California，USA)的闪存TE28F128J3A-150)的复杂可编程逻辑器件(“CPLD”)。在一个实施例中，CPLD可以是由Xilinx(San Jose，California，USA)制造的XCR3384XL-10TQ144。简而言之，CPLD用来通过传送来自FLASH的FPGA代码来对FPGA编程。XCR3384XL-10TQ144的实施和操作在应用说明、技术/期刊文章和数据表中有具体的描述，通过引用将它们全部结合于此。

[78]在一个实施例中，可以由或者是由加速器子系统146a-n执行的计算包括例如抗混叠过滤和下采样、用于空中图像计算的FFT、图像过滤和/或抗蚀剂建模中的阈值化操作。可以由微处理器子系统144a-n处理的计算包括：多边形到二进制位图的转换、应用程序或过程(例如通过比较、缺陷合并的RET验证)。计算任务在微处理器子系统144a-n与加速器子系统146a-n之间的划分是依赖于应用的，并且可以从应用到应用或从作业到作业而改变。优化的划分是在加速器子系统146a-n与微处理器子系统144a-n之间均衡计算时间，从而两个子系统都不会花费大量时间等待来自其它子系统的结果。

[79]在一个实施例中，系统100的部件，包括应用处理系统114a、前端处理系统114b和加速器系统116，可以一起安装为机架安装式系统。

[80]系统110能够进行平板印刷系统和处理技术的光学特征和/或属性以及效果和/或相互作用的快速平板印刷仿真、检查、特征化和/或评价。系统110可以在许多应用中利用，例如平板印刷设计、技术和/或系统的验证、检查、特征化和/或评价，以及/或者由此执行的单独功能或其中所用部件。下面列出和描述了这些应用中的若干种。应当注意，这一应用列表不是穷举性的。事实上，系统110可用于依赖于半导体设计和/或制造的平板印刷仿真、检查、特征化和/或评价的所有应用中，并且像这样的所有应用无论是现在公知的或以后开发的，都将落在本发明内。

[81]在一个应用中，可以实施系统110，用于快速RET验证、检查和/或特征化。RET验证可以指这样的过程，该过程使用对整个平板印刷工艺的具体仿真来验证RET设计在最终的晶片图案中实现所需的、预期的和/或可接受的结果。晶片22上所需的、预期的和/或可接受的结果通常是设计数据库的一部分，有时称为参考层或设计目标层。后RET设计数据库也是设计数据库的一部分。在使用后RET设计数据库来获得经仿真的晶片图案之后，晶片图案可以与参考层作比较，接着可以突出、特征化和/或分析偏离。

[82]另外，层间特征化和/或分析可以用来确定重迭裕度。例如，接触与多晶硅(poly)层之间的重迭在IC制造中是关键的。过少或过小的重迭可能造成较低的晶片产量。本发明可以用来例如通过比较它们的对应仿真的芯片抗蚀剂图案来分析两个有关或无关层之间的重迭裕度的量。值得注意的是，裕度过小处的地点或位置可以加以突出，例如用以更为具体地分析。

[83]使用本发明来仿真和/或特征化RET设计的速度使得RET验证能够在工艺窗中的一个、一些或所有不同点(即聚焦和曝光剂量中的可接受的平板印刷工艺变动)处进行。尽管RET设计在工艺窗(剂量和聚焦的结合)中的某些或给定点处可能是可接受的，但它在工艺窗中的其它点处可能产生过大偏离。因此，更为彻底和穷举性的RET设计验证包括对平板印刷工艺窗中所有点的分析和/或仿真。

[84]值得注意的是，本发明可以将工艺窗推广为包括聚焦和剂量以外的许多其它工艺参数，例如照明、掩模误差、步进器像差和/或抗蚀剂厚度。在此情形中，工艺窗成为超维空间的体积。

[85]除了由晶片上的边缘位置确定的边缘布置、线端布置、线断开/桥接、CD误差和/或任何其它误差之外，本发明可以用来分析晶片图案对于工艺变动的印刷灵敏度，这些工艺变动例如是掩模误差、聚焦、剂量、数值孔径、照明孔径、像差或其它工艺参数。该印刷灵敏度指晶片图案误差对工艺参数改变的导数。该分析能够通过在工艺参数中引入小的改变来实现，并且分析作为结果的晶片图案特征。灵敏度越高，设计的鲁棒性越差。

[86]例如，在CD灵敏度的情形中，本发明可以用来分析如下导数，这些导数是作为CD对那些对应工艺参数的灵敏度：

·dCD_on_wafer/dCD_error_on_mask。其中“d”指导数。这一特定的灵敏度是“CD_on-wafer”对“CD_error_on_mask”的导数，即对于“CD_error_on_mask”中的单位改变量，“CD_on_wafer”中的改变量。这一灵敏度常常称为MEEF，即掩模误差增强因子。可使用两个子范例：

o全局掩模误差MEEF。在此情况下，掩模上的所有图案同时有所偏差。这一灵敏度与跨掩模的掩模偏差变动有关。

o局部掩模误差MEEF。在此情况下，掩模上仅单个局部图案假定为具有CD误差。这一灵敏度与掩模缺陷有关。

·dCD/dFocus_of_stepper，即晶片上CD对步进器聚焦的灵敏度。

·dCD/dDose_of_stepper，即晶片上CD对步进器曝光剂量的灵敏度。

·dCD/dAberration_of_stepper，即晶片上CD对步进器像差的灵敏度。

·dCD/dlllumination_pupil_of_stepper，即晶片上CD对步进器照明瞳(例如它的尺寸和形状，以及瞳内的照明分布)的灵敏度。

·dCD/dNA_of_stepper，即晶片上CD对步进器数值孔径的灵敏度。

·dCD/dThickness_of_resist，即晶片上CD对晶片上的抗蚀剂厚度的灵敏度。

·dCD/dRefractive_index_of_resist，即晶片上CD对晶片上抗蚀剂的折射率的灵敏度。

·dCD/dResist_stack，即晶片上CD对抗蚀剂堆叠参数(例如BARC的厚度)的灵敏度。

·dCD/dFlare_of_stepper，晶片上CD对步进器的闪光量的灵敏度。

·dCD/dResist_processing_parameters，即晶片上CD对抗蚀剂处理参数(例如抗蚀剂烘焙时间、抗蚀剂显影时间)的灵敏度。

[87]上述灵敏度值可以称为可制造性设计或DFM规格。本发明可以利用DFM规格来执行工艺灵敏度检查和确定设计中的工艺弱点。也就是说，本发明可以用来识别具有某个阈值以上的灵敏度的设计位置。这一DFM规格分析中的附加功能可以包括：

·ANOVA分析(它是对实验结果的统计分析中的标准技术)，用以识别关键灵敏度贡献因子以及这些因子之间的相互作用

·剂量-聚焦窗口以外的完整的工艺窗确定

·识别对工艺窗加以限制的设计位置

·给出增强工艺窗的设计修正的推荐

[88]应当注意，所有上面的分析和验证/检查可以针对具体或特定步进器或扫描器的独特或一般特征来进行。例如，晶片制造设施可以具有多个相同或不同的步进器；每个步进器包括自己的像差或特征的“签名”。这样，像差或特征组可以合并到仿真过程中(例如在空中图像生成期间(图4的方框126))用以分析该设计对于该单独步进器的适当性。对于多个步进器的仿真也可以用来为特定的设计选择一个或多个最佳的步进器。

[89]还应当注意，RET验证、多工艺点分析、工艺灵敏度分析以及上述所有其它分析可以依赖于用户需要来应用到全芯片设计或者局部化区域中。局部化区域对于交互式分析和回顾可能是特别有用的。例如，电路设计者可以使用局部化区域分析来精调小区域库的设计或者在全芯片设计完成之前精调小区域设计。

[90]快速仿真还可以用在平板印刷设置的优化中，例如搜寻增强的和/或优化的(i)照明和NA设置、(ii)抗蚀剂处理参数(例如烘焙时间、显影时间)、以及(iii)抗蚀剂堆叠设计(例如抗蚀剂厚度、BARC层结构)。

[91]事实上，快速仿真可以用在RET设计本身中或RET设计本身期间，即搜寻增强的和/或优化的RET修饰，该RET修饰在晶片图案化中提供或产生了与晶片上的所需图案相比较例如在边缘移位方面有所增强的结果。RET设计还可以同时优化工艺窗尺寸和DFM规格。在RET验证和/或检查期间，这一设计能力也可以用来产生对于缺陷设计位置处的RET设计的推荐性修改。

[92]另外，本发明可以用来共同优化或共同增强RET修饰和平板印刷设置。例如，OPC设计可以与照明方法一起共同优化。通过连同OPC设计一起选择适宜的照明(即同时优化照明和OPC设计)，本发明可以简化OPC修饰，而不牺牲最终的图案化质量和鲁棒性。值得注意的是，该方法可以减少掩模制作复杂性以及因此减少掩模成本。

[93]本发明还可以用来增强和/或优化其它RET技术例如多个曝光的实施。多个曝光指这样的技术，该技术将图案分解为多个曝光通路，从而每个曝光在图案之间减少的相互作用的情况下(例如由于图案之间增加的距离)仅印刷图案的一部分。一种称为“双重曝光”的现存技术将图案分成x-和y-取向的图案，并且分别为它们利用x-和y-偶极照明。假定两个曝光或固定数目的曝光，优化的分解可能不像x-和y-分离那么简单，而可能依赖于电路图案本身。本发明可以用来针对多个曝光来搜索和分析芯片图案的优化分解。例如，所有曝光可以利用相同的照明，或者照明可以对于每个曝光是不同的，以便增强和/或优化该过程。

[94]照明-分解的共同优化可以进一步改进平板印刷质量和鲁棒性。另外，优化可包括与其它平板印刷参数一起的共同优化，这些参数例如是OPC设计、NA、瞳过滤。值得注意的是，所有这些优化和共同优化可以使用本发明的系统和技术来增强。

[95]另外，本发明的系统在配备有在半导体制造厂中所用的工艺参数时能够起到从制造厂到它的芯片设计客户的“特使”的作用。也就是说，该系统封装了关键的工艺和工具信息，并且由制造厂的芯片设计客户使用来针对它们特定的制造厂伙伴来估定、测量和优化它们的设计，而不直接访问它们制造厂的专有工艺细节。

[96]而且，本发明的系统和技术可以将它的仿真结果向前馈送到计量工具。也就是说，该系统的结果提供给掩模工场和晶片制造设施中的不同计量和检查工具。例如，它可以有益于限定“环境敏感”的掩模设计和制造，例如敏感区能够具有放松的检查容限。它还可以有助于使现存的计量和检查资源聚集在晶片制造设施中，从而它们集中在“裕度区”上，例如针对在多工艺窗检查和工艺灵敏度检查中识别的那些RET弱点，使用计量工具的物理的RET-设计-检查。

[97]本发明的系统和技术可以与常规的掩模检查系统(例如TeraScan DUV分划板检查系统，来自KLA-Tencor Corporation of San Jose，California，USA)相结合，用以进行实时的经仿真的晶片图案检查。例如，常规的平板印刷和/或掩模检查系统捕获掩模的一个或多个高分辨率图像。对于掩模图案，经捕获的高分辨率图像可以具有比印刷在晶片上的掩模图案的空中图像更高的分辨率；这样，常规的平板印刷和/或掩模检查系统可以提供与布置于掩模上的图案有关的更多数据、细节和/或信息。这些高分辨率图像可以提供给本发明的系统用以仿真、分析和/或特征化在抗蚀剂中的和/或在基板蚀刻之后的预计的晶片图案，该预计的图案进而与晶片上的所需电路图案作比较。当有偏离时，可以识别缺陷。这样做不仅验证了掩模是根据所需的后RET设计来制造的，而且验证了在掩模上的RET设计的实现将在晶片上创建所需的结果。这一检查模式不同于目前的掩模检查工业的实践即D:D或D:DB检查，因为这一检查模式将经仿真的晶片上的抗蚀剂中的或者蚀刻之后的图案与设计目标作比较，从而实现了小片到目标(D:T)检查模式。图7图示了D:T检查的示范性过程流。

[98]D:T检查模式不需要使用后RET设计数据库。取而代之，D:T检查模式可以使用由掩模检查工具捕获的高分辨率图像，作为后RET数据，以仿真晶片上的抗蚀剂中的或蚀刻之后的图像或图案。D:T检查技术接着可以利用经仿真的抗蚀剂中的或蚀刻之后的图案，以与该设计的晶片上目标图案作比较。

[99]D:T检查模式对于掩模是一种高度的动态每像素可印刷性的检查方法，因为它仅捕获对印刷的晶片电路图案有影响的缺陷，并且不报告公知为扰乱性缺陷(即不影响芯片产出的缺陷)的那些并不改变晶片电路图案的缺陷。通过消除扰乱性缺陷，D:T检查可以减少不必要的掩模“废料”、提高掩模产出和/或减少掩模成本。在与平板印刷光学件(例如步进器或扫描器)和晶片抗蚀剂处理相结合时，D:T也可以捕获、检测和/或识别在D:D或D:DB检查的检测阈值“以下”但是影响晶片电路图案的掩模缺陷，由此减少晶片产出损失的可能性。

[100]值得注意的是，D:T检查技术可以与D:DB检查技术集成和/或结合，以识别RET设计中附加的、虚假的和/或未检测的缺陷。例如，当D:T检查技术检测和/或识别显著缺陷，而D:DB检查技术未检测和/或识别掩模上的该缺陷或缺陷区(即该掩模正是根据后RET数据库来设计的)，可能缺陷区处的RET设计包括误差或者在误差中(即该设计不能产生所需的晶片图案，即使该掩模是根据该设计来制作的)。

[101]在另一方面中，D:T检查也可以改进掩模的可检查性。小的和复杂的OPC特征使得传统的D:D或D:DB检查受到很大挑战。许多小的OPC特征可以标记为“缺陷”(即虚假缺陷)，降低了可检查性并因此创建了OPC设计中的约束。利用D:T检查，高分辨率图像直接用来仿真晶片上的抗蚀剂中的或蚀刻之后的图案，其中所有小的OPC特征已被过滤掉。与设计目标的比较不再包含小的OPC特征并因此可以降低虚假缺陷率。

[102]值得注意的是，通过引用将来自KLA-Tencor公司的TeraScan DUV分划板检查系统的产品文献、应用说明、技术/期刊文章和操作者手册结合于此。

[103]在用于根据本发明的掩模检查技术的另一实施例中，在提交于2003年3月18日、指定序列号为10/390,806(下文称为“平板印刷工艺监视和控制专利申请”)的非临时专利申请“System and Method for Lithography ProcessMonitoring and Control”中描述和图示的系统、装置和/或技术可以与本发明的一个或多个发明相结合地用来测量、检查、特征化和/或评价光学平板印刷设备、方法和/或与之有关的子系统(例如该设备的光学子系统和控制系统以及与之一起使用的光掩模)。在这点上，使用平板印刷工艺监视和控制专利申请的系统和技术来采样和/或采集的一个或多个空中图像可以提供给本发明的系统，以与经仿真的和/或预计的晶片图案作比较。在这一模式中，本发明的系统使用后RET数据库和平板印刷设备的光学设置来提供经仿真的空中图像(值得注意的是，如果仅需空中图像，则省略抗蚀剂显影和基板蚀刻仿真)，以及平板印刷工艺监视和控制专利申请的系统和技术提供了从平板印刷设备内部捕获的实际空中图像。这可以在逐个像素的基础上来进行以识别其间的偏离/缺陷。

[104]具体来说，这一掩模检查技术使用经仿真的平板印刷设计和平板印刷设计的经测量的空中图像来检测或识别平板印刷设计中的缺陷。该方法包括生成该平板印刷设计的基于像素的位图表示，其中该基于像素的位图包括像素数据，并且每个像素数据代表了具有预定像素尺寸的像素(如上所述)。该方法使用平板印刷设计的基于像素的位图表示来生成平板印刷设计的经仿真的空中图像。

[105]该方法进一步包括测量图像数据以生成平板印刷设计的经测量的空中图像，其中经测量的空中图像是在晶片平面处由平板印刷工具产生的平板印刷设计的基于像素的位图表示。随后，该方法将平板印刷设计的经测量的空中图像和平板印刷设计的经仿真的空中图像作比较，以检测平板印刷设计中的潜在误差。而且，该方法也可以将平板印刷设计的经仿真的空中图像与数据库中包含的所需的预定图案作比较。

[106]如上所述，平板印刷设计的基于像素的位图表示可以包括将以预定配置排列的多个多边形转换成其基于像素的位图表示。基于像素的位图可以是代表多个多边形的灰度级图像。

[107]另外，像素尺寸可以如上所述地确定。在一个实施例中，像素尺寸可以大于平板印刷设计的空中图像中的Nyquist频率和/或使用平板印刷工具的投影光学件的数值孔径和波长来确定。

[108]当然，这一方法可以在本发明的系统的一个或多个实施例上实施。事实上，上面相对于其它检查技术来描述的所有实施例、发明、特征和/或技术可以以掩模检查技术实施，该掩模检查技术使用经仿真的平板印刷设计和平板印刷设计的经测量的空中图像来检测或识别平板印刷设计中的缺陷。为了简洁，将不重复那些讨论。

[109]值得注意的是，如上所述，在前述专利申请中描述和图示的发明可以用来采集实际的晶片图案以用于掩模检查。为了简洁，这里将不重复那些讨论；然而应该明确指出的是，通过引用将前述专利申请的整体内容结合于此，包括例如所有发明的特征、属性、替代物、材料、技术和优点。

[110]这里描述和图示有许多发明。尽管已经描述和图示了这些发明的某些实施例、特征、材料、配置、属性和优点，但是应当理解，本发明的许多其它以及不同和/或相似的实施例、特征、材料、配置、属性、结构和优点根据描述、图示和权利要求是明显的。同样，这里描述和图示的发明的实施例、特征、材料、配置、属性、结构和优点不是穷举性的，并且应当理解，本发明的这些其它的相似以及不同的实施例、特征、材料、配置、属性、结构和优点在本发明的范围内。

[111]具体来说，在一个应用中，这一系统促进和实现了RET设计的快速验证或检查。这是指这样的过程，该过程使用整体平板印刷工艺的具体仿真，包括相对于最终晶片图案上所需要/所期望的结果，来验证、特征化和/或分析RET设计。

Claims (18)

1.一种用于对平板印刷设计的平板印刷处理进行仿真的系统，所述系统包括：

微处理器子系统，用以将所述平板印刷设计的至少一部分处理成基于像素的位图表示，所述基于像素的位图表示包括像素数据，其中每个像素数据代表了具有预定像素尺寸的像素；和

加速器，耦合并关联到所述微处理器子系统，用以执行基于像素的图像处理，以使用像素数据生成所述平板印刷设计的空中图像的至少一部分，其中所述加速器包括多个构造成并行地执行所述基于像素的图像处理的专用集成电路（ASIC）、专用DSP集成电路和/或可编程门阵列。

2.如权利要求1所述的系统，其中所述基于像素的图像处理是计算多数密集任务，而将所述平板印刷设计的至少一部分处理成基于像素的位图表示指的是处理那些依赖于基于范例的那些计算。

3.如权利要求1所述的系统，其中所述基于像素的位图包括代表所述平板印刷设计中的多个多边形的灰度级图像。

4.如权利要求1所述的系统，其中所述平板印刷设计包括分辨率增强技术，且其中所述微处理器子系统将包括分辨率增强技术的位于所述设计的至少一部分的多个多边形转换成所述多个多边形的基于像素的位图表示。

5.如权利要求1所述的系统，其中所述加速器利用像素数据执行快速傅立叶变换，用以生成所述空中图像的对应部分。

6.如权利要求1所述的系统，其中所述加速器还计算对应于由所述平板印刷设计形成在晶片上的所述空中图像的所述部分的抗蚀剂图像。

7.如权利要求1所述的系统，其中所述加速器还计算对应于由所述平板印刷设计形成在晶片上的所述空中图像的所述部分的抗蚀剂图像，其中所述加速器使用所述平板印刷设计的所述基于像素的位图表示和表示平板印刷工具的投影和照明的光学件的系数矩阵。

8.如权利要求7所述的系统，还包括处理系统，耦合所述微处理器子系统和所述加速器，用以将所述晶片上的所计算的图像与所需的预定图案作比较。

9.如权利要求7所述的系统，还包括处理系统，耦合到所述微处理器子系统和所述加速器，用以使用所述晶片上的所计算的图像来确定所述平板印刷设计的临界尺寸（CD）。

10.如权利要求7所述的系统，还包括处理系统，耦合到所述微处理器子系统和所述加速器，用以使用所述晶片上的所计算的图像来确定所述平板印刷设计的边缘布置。

11.如权利要求7所述的系统，还包括处理系统，耦合到所述微处理器子系统和所述加速器，用以使用所述晶片上的图案来确定印刷灵敏度，所述灵敏度是响应于改变代表平板印刷工具的投影和照明光学件的所述矩阵的系数来计算的。

12.如权利要求11所述的系统，其中表示平板印刷工具的投影和照明光学件的所述矩阵的所述系数代表聚焦、剂量、数值孔径、照明孔径和像差中的一个或多个。

13.如权利要求12所述的系统，其中所述处理系统使用所述印刷灵敏度来确定所述平板印刷工具的所述投影和照明光学件的一组参数。

14.如权利要求7所述的系统，还包括处理系统，耦合到所述微处理器子系统和所述加速器，用以响应于所述晶片上的所计算的图案和所需的预定图案之间的比较，来检测所述平板印刷设计中的误差。

15.如权利要求14所述的系统，其中响应于检测所述误差，所述处理系统确定对所述平板印刷设计的修正以校正所述平板印刷设计中的所述误差。

16.如权利要求1所述的系统，其中生成所述空中图像包括，对经过投影光学件的和在经设计的照明机制下的空中成像路径建模。

17.如权利要求1所述的系统，其中生成所述空中图像包括，将用于所述平板印刷处理的成像系统分解成多个相干成像系统。

18.如权利要求17所述的系统，其中所述相关成像系统包括传输交叉系数（TCCs）。

Images