JP5501397B2 - リソグラフィプロセスを最適化する方法 - Google Patents

リソグラフィプロセスを最適化する方法 Download PDF

Info

Publication number
JP5501397B2
JP5501397B2 JP2012074557A JP2012074557A JP5501397B2 JP 5501397 B2 JP5501397 B2 JP 5501397B2 JP 2012074557 A JP2012074557 A JP 2012074557A JP 2012074557 A JP2012074557 A JP 2012074557A JP 5501397 B2 JP5501397 B2 JP 5501397B2
Authority
JP
Japan
Prior art keywords
pattern
sub
patterns
optimization
features
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012074557A
Other languages
English (en)
Other versions
JP2012220955A (ja
Inventor
チェン，ルオキ
イエ，ジュン
チェン，ホン
Original Assignee
エーエスエムエル ネザーランズ ビー．ブイ．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーエスエムエル ネザーランズ ビー．ブイ． filed Critical エーエスエムエル ネザーランズ ビー．ブイ．
Publication of JP2012220955A publication Critical patent/JP2012220955A/ja
Application granted granted Critical
Publication of JP5501397B2 publication Critical patent/JP5501397B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

[0001] 本発明の技術分野は、一般に、リソグラフィプロセスのシミュレーションに関し、より詳細には、より良好な結像性能を達成するためにシミュレーションを通してリソグラフィ装置及び設計レイアウトの特徴を最適化することに関する。
[0002] リソグラフィ装置は、例えば、集積回路（ＩＣ）の製造で使用することができる。その場合、マスクは、ＩＣの個々の層に対応する回路パターンを含むことができ、このパターンを放射感応性材料（レジスト）の層でコーティングされた基板（シリコンウェーハ）上のターゲット部分（例えば、１つ又は複数のダイを含む）に結像することができる。一般に、１つのウェーハは、投影システムを介して一度に１つずつ連続的に照射される隣接するターゲット部分のネットワーク全体を含む。あるタイプのリソグラフィ投影装置では、マスクパターン全体をターゲット部分に一度に露光することで各ターゲット部分が照射される。上記装置は、一般にウェーハステッパと呼ばれる。一般にステップアンドスキャン装置と呼ばれる別の装置では、各ターゲット部分は、投影ビームの下でマスクパターンを所与の基準方向（「スキャン方向」）に漸次スキャンしながらそれに同期してこの方向に平行に又は逆平行に基板テーブルをスキャンすることで照射される。一般に、投影システムは、拡大率Ｍ（一般に、Ｍ＜１）を持つので、基板テーブルがスキャンされる速度Ｖは、マスクテーブルがスキャンされる速度の因数Ｍ倍となる。
[0003] リソグラフィ投影装置を用いた製造プロセスでは、放射感応性材料（レジスト）の層で少なくとも部分的に覆われた基板上にマスクパターンが結像される。この結像ステップを行う前に、プライミング、レジストコーティング、及びソフトベークなどの種々の処理を基板に対して行うことができる。露光後、基板に対して、結像されたフィーチャの露光後ベーク（ＰＥＢ）、現像、ハードベーク及び測定／検査などの他の処理を実行することができる。この一連の処理は、例えば、ＩＣのようなデバイスの個々の層にパターン形成する基準として使用される。次に、そのようなパターン形成された層に対して、個々の層を完成させるためのエッチング、イオン注入（ドーピング）、金属化、酸化、化学的機械的研磨などの種々の処理を行うことができる。幾つかの層が必要な場合、処理全体、又はその変形処理を新しい層ごとに繰り返す必要がある。最終的に、デバイスのアレイが基板（ウェーハ）上に形成される。次に、これらのデバイスは、ダイシング又はソーイングなどの技術によって互いに分離され、それにより個々のデバイスをキャリア上に装着することもできるし、ピンなどに接続することもできる。
[0004] 便宜上、以下、投影システムを「レンズ」と呼ぶことがある。しかし、この用語は、例えば、屈折光学系、反射光学系、及び反射屈折光学系を含む種々のタイプの投影システムを含むものと広義に解釈されるべきである。放射システムは、また、放射投影ビームを誘導し、整形し、又は制御する任意のこれらの設計タイプに従って動作するコンポーネントを含むことができる。このようなコンポーネントも、以下において集合的に又は単独で「レンズ」と呼ぶことがある。さらに、リソグラフ装置は、２つ以上の基板テーブル（及び／又は２つ以上のマスクテーブル）を有するタイプのものであってもよい。このような「マルチステージ」デバイスでは、追加のテーブルを、並列に使用することもでき、又は、１つ又は複数の他のテーブルを露光に使用している間に、１つ又は複数のテーブル上で準備ステップを実行することもできる。
[0005] 上記フォトリソグラフィマスクは、シリコンウェーハ上に集積する回路コンポーネントに対応する幾何学パターンを含む。このようなマスクを作成するのに使用するパターンは、このプロセスが多くの場合ＥＤＡ（電子設計オートメーション）と呼ばれるＣＡＤ（コンピュータ支援設計）プログラムを用いて生成される。大半のＣＡＤプログラムは、機能マスクを作成するために一組の所定の設計ルールに従う。これらのルールは、処理及び設計の制限によって設定される。例えば、設計ルールは、回路デバイス（ゲート、コンデンサなど）又は相互接続線間の空間許容範囲を定義して、回路デバイス又は線が好ましくない形で相互動作しないようにする。設計ルールの限界は、「クリティカルディメンション」（ＣＤ）とも呼ばれる。回路のクリティカルディメンションは、線若しくは穴の最小幅又は２本の線若しくは２つの穴の間の最小空間として定義することができる。それ故、ＣＤは、設計された回路の全体のサイズと密度とを決定する。もちろん、集積回路の製作の目標の１つは、元の回路設計をウェーハ上に（マスクを介して）忠実に再現することである。
[0006] 上述のように、マイクロリソグラフィは半導体集積回路の製造における中心ステップであり、半導体ウェーハ基板上に形成されるパターンは、マイクロプロセッサ、メモリチップなどの半導体デバイスの機能要素を定義する。同様のリソグラフィ技術が、フラットパネルディスプレイ、微小電気機械システム（ＭＥＭＳ）、及び他のデバイスの形成にも使用される。
[0007] 半導体製造プロセスが進化し続ける一方で、回路素子の寸法は絶えず低減し、その間、デバイス当たりのトランジスタなどの機能素子の数は、一般に「ムーアの法則」と呼ばれる傾向に従って数十年間にわたって着実に増加しつつある。現行の技術では、先端デバイスのクリティカルレイヤが、深紫外線レーザ光源の照明を用いて基板上にマスク画像を投影して１００ｎｍをはるかに下回る、すなわち、投影光の波長の半分に満たない寸法を有する個別の回路フィーチャを作成するスキャナとして既知の光リソグラフィ投影システムを用いて製造される。
[0008] 光投影システムの伝統的な解像限界よりも小さい寸法を有するフィーチャが印刷されるこのプロセスは、一般に解像度の式、ＣＤ＝ｋ１×λ／ＮＡによる低ｋ１(low-k1)リソグラフィとして公知である。この式で、λは使用する放射の波長（現在ほとんどの場合、２４８ｎｍ又は１９３ｎｍ）、ＮＡは投影光学系の開口数、ＣＤは「クリティカルディメンション」、すなわち通常、印刷される最小のフィーチャサイズ、及びｋ１は経験的解像度係数である。通常、ｋ１が小さいほど、特定の電気的機能と性能を達成するために回路設計者が計画する形状と寸法に似たパターンをウェーハ上に再現することは困難になる。これらの困難を克服するために、投影システムだけでなくマスク設計にも高度の微調整ステップが適用される。これらは、例えば、ＮＡ及び光コヒーレンス設定の最適化、カスタム化された照明方法、移相マスクの使用、マスクレイアウト内の光近接効果補正、又は．一般に「解像度向上技術」（Resolution Enhancement Techniques: ＲＥＴ）と呼ばれるその他の方法を含むが、これらに限定されない。
[0009] 重要な一例として、光近接効果補正（Optical Proximity Correction: ＯＰＣ、時には「光学及びプロセス補正」’optical and process correction’とも呼ばれる）は、ウェーハ上に印刷されるフィーチャの最終寸法及び配置が、単にマスク上の対応するフィーチャの寸法及び配置に応じるものでないという事実に対処する。「マスク」及び「レチクル」という用語は、本明細書では互換的に使用されることに留意されたい。典型的な回路設計上でフィーチャ寸法が小さくフィーチャ密度が高い場合、所与のフィーチャの特定のエッジの位置は、ある程度、他の隣接するフィーチャの有無による影響を受ける。このような近接効果は、フィーチャ間で結合される微量の光から生じるものである。同様に、近接効果は、露光後ベーク（ＰＥＢ）、レジスト現像、及び通常リソグラフィ露光後のエッチング時の拡散及び他の化学的影響から生じる場合がある。
[0010] フィーチャが所与のターゲット回路設計の要件に従って半導体基板上に確実に生成されるようにするために、高度な数値モデルを使用して近接効果を予測する必要があり、補正又はプリディストーションをマスクの設計に適用する必要があり、その後、高性能なデバイスの良好な製造が可能になる。典型的な高性能設計では、ターゲット設計に十分近づいたプリントパターンを達成するために、ほぼすべてのフィーチャエッジが何らかの修正を必要とする。これらの修正は、エッジ位置又はライン幅のシフト又はバイアス、及びそれら自体を印刷することを意図しないが、関連付けられた主フィーチャの特性に影響を与えることのない「アシスト」フィーチャの適用を含んでもよい。
[0011] ダブルパターニング（ＤＰ）リソグラフィは、特に、「フィーチャの密集した」レイアウト(‘feature-dense’ layout)において、クリティカル／非クリティカルフィーチャのプリント品質を向上させるために、ＮＡのさらなる向上がもはや実現可能なオプションではない場合、リソグラフィ露光装置の解像限界を有効に克服するための方法の１つである。一般に、ダブルパターニングリソグラフィにおいて、個々のフィーチャＣＤ及び／又はフィーチャ間ピッチがリソグラフィ装置の解像限界以下の密集パターンは、各部分が独立して、パターン印刷時に克服する解像関連の問題がないように、２つの部分に分けられる（このプロセスは「カラリング」(‘coloring’)と呼ばれる）。この部分は、パターン全体を再生するために、第１のリソグラフィ内に印刷されるフィーチャと第２のリソグラフィ内に印刷されるフィーチャとを点在させて、順次パターン形成される。
[0012] 特にフルチップダブルパターニングの場合、既存の分割フレームワークは、ルールベース分割アルゴリズムを使用してもよく、その後に、スティッチング及び／又はＯＰＣ（光近接効果補正）が続く。ルールベース分割アルゴリズムは、結像システム制限による一組のルールに基づいて、設計レイアウトを２つのサブレイアウトに分割する。次に、スティッチング及び／又はＯＰＣアルゴリズムが各サブレイアウトに独立に適用される。
[0013] ソースマスク最適化（Source Mask Optimization: ＳＭＯ）は、所与の設計レイアウトに対するより良好な解像及び／又はプロセスウィンドウ（Process Window: ＰＷ）を達成するために、ソース及びマスク（すなわち設計レイアウト）を同時に最適化するためのプロセスである。ソースに対してマスクの設計レイアウトが最適化された場合、ＳＭＯの総ランタイムの削減が達成できる。一般に、計算のコスト及び時間を低減させるためにクリティカルな設計パターンのセットは、ユーザによって提供されるか、又はインテリジェントアルゴリズムによって自動的に選択される。ＳＭＯは、最適化されたソースを得るために、選択されたクリティカルな設計パターンセット上でのみ実行される。次に、オプションとしてフルチップマスク最適化（Full chip Mask Optimization: ＦＭＯ）を使用して、最適化されたソースが与えられたフルチップ設計レイアウトを最適化する。また、選択されたクリティカル設計パターンセットにホットスポットを追加するためのリソグラフィ製造性チェック（Lithography Manufacturability Check: ＬＭＣ）をオプションとして実行してもよい。
[0014] これまでのところ、計算上より効率の良い方法でさらに良好な結像性能を達成するために、ＳＭＯとＤＰとは統合されていない。したがって、統一プロセスフローにおいてＳＭＯとＤＰとを統合することが求められている。さらに、リソグラフィ装置における投影光学などの他の光学特徴に対して設計レイアウトを共最適化(co-optimize)することが求められている。
[0015] 本発明は、多重パターニングリソグラフィ及び他のリソグラフィ用途例との関連において、とりわけ上記要件に対処するデバイス特徴最適化の分野における幾つかのイノベーションを提供する。
[0016] 本発明の実施形態では、リソグラフィプロセスにより基板上に結像されるパターンを複数のサブパターンに分割する方法が開示され、この方法は、このサブパターンのうちの少なくとも１つと、リソグラフィプロセスに使用されるリソグラフィ装置の光学設定との間の共最適化の要件を認識するように構成された分割ステップを含む。
[0017] 本発明の他の実施形態では、比較的大きなセットから、パターンを含む設計レイアウト部分の代表的なより小さなセットを選択するために、パターン選択方法が使用され、代表的なより小さなセットは、共最適化プロセスが迅速に処理されるように、比較的大きなセットのうちの特徴的パターンフィーチャを十分にカバーする。
[0018] 以下の図面及び詳細な説明に鑑みて、当業者であれば、上記の方法に対応するシステム及びコンピュータプログラム製品を含む本発明のこれら及び他の態様は明らかであろう。
[0019] 当業者であれば、添付の図面と共に本発明の特定の実施形態に関する以下の説明を読めば、本発明の上記及び他の態様及び特徴を理解することができるだろう。
[0020] 本発明の例示的実施態様によるリソグラフィシステムの様々なサブシステムを示すブロック図である。 [0021] 図１のサブシステムに対応するシミュレーションモデルを示すブロック図である。 [0022] 従来のダブルパターニングリソグラフィプロセスフローを示す流れ図である。 [0023] 本発明の実施形態による、ダブルパターニング及びＳＭＯの単方向統合を示す流れ図である。 [0024] 本発明の実施形態による、ＳＭＯにおけるインテリジェントパターン選択の統合を示す。 [0025] 本発明の様々な態様を統合する例示的方法を示すフローチャートである。 [0026] 本発明の例示的実施形態による、設計レイアウト分割、パターン選択、及びデバイス最適化の統合を示す。 [0027] 本発明の実施形態による、パターン選択の例示的方法を示すフローチャートである。 [0028] 本発明の実施形態による、最適化されたソースに関するダブルパターニング分割アルゴリズムを示す例示的流れ図である。 [0029] 内部に本発明の実施形態を実施できる例示的コンピュータシステムを示すブロック図である。 [0030] 本発明の実施形態を適用できるリソグラフィ投影装置を示す概略図である。
[0031] 当業者が本発明を実践することができるように、本発明の例示的な例として提供される図面を参照して以下に本発明を詳述する。特に、以下の図及び例は本発明の範囲を１つの実施形態に限定するものではなく、下記又は図示の要素の一部又は全部を入れ替えることで別の実施形態も可能である。さらに、既知のコンポーネントを用いて本発明の特定の要素を部分的に又は完全に実施することができる場合、本発明を分かりにくくしないように、本発明の理解に必要な既知のコンポーネントのそれらの部分のみを説明し、それら既知のコンポーネントのその他の部分の詳細な説明は省略する。ソフトウェアで実施される実施形態はそれに限定されてはならず、特に断りのない限り、当業者には明らかなように、ハードウェア、又はソフトウェアとハードウェアとの組合せで実施される実施形態を含むことができ、またその逆の場合も同様である。本明細書では、単一のコンポーネントを示す実施形態は限定的と考えてはならず、特に本明細書で断りのない限り、複数の同じコンポーネントを含む別の実施形態を包含し、またその逆の場合も同様である。さらに、特に断りのない限り、出願人らは明細書又は特許請求の範囲のいかなる用語にも一般的でない又は特殊な意味を与えることはない。さらに、本発明は、本明細書の図で参照する既知のコンポーネントの現在及び将来の既知の同等物を包含する。
Ａ．本発明の例示的実施形態を実施するリソグラフィシステムの通常の環境
[0032] 本発明を説明する前に、設計全体及び結像プロセスについて簡潔に説明する。図１は、例示的リソグラフィ投影装置１０を示す。主要なコンポーネントは、深紫外線エキシマレーザ放射源などの光源１２と、部分的なコヒーレンスを定義し、また特定の光源整形光学系１４、１６ａ及び１６ｂを含んでいてもよい照明光学系と、マスク又はレチクル１８と、ウェーハ面２２上にレチクルパターンの画像を生成する投影光学系１６ｃである。瞳面の調整式フィルタ又はアパーチャ２０はウェーハ面２２に当たるビーム角度の範囲を制限することができ、可能な最大角度は投影光学系の開口数ＮＡ＝ｓｉｎ（Θｍａｘ）を定義する。
[0033] リソグラフィシステムでは、これらの主要システムコンポーネントを例えば図２に示すように別々の機能モジュールによって記述することができる。図２を参照すると、機能モジュールは、ターゲット設計を定義する設計レイアウトモジュール２６と、結像プロセスで使用するマスクを定義するマスクレイアウトモジュール２８と、シミュレーションプロセス中に使用するマスクレイアウトのモデルを定義するマスクモデルモジュール３０と、リソグラフィシステムの光学コンポーネントの性能を定義する光学モデルモジュール３２と、所与のプロセスで使用されているレジストの性能を定義するレジストモデルモジュール３４とを含む。公知のように、シミュレーションプロセスの結果は、例えば、結果モジュール３６内に予測輪郭及びＣＤを生成する。
[0034] より詳細には、照明及び投影光学系の特性が、ＮＡ−シグマ（σ）設定と、任意の特定の照明源の形状（σ（又はシグマ）はイルミネータの外側半径範囲である）とを含む光学モデル３２内で捕捉されるが、これらに限定されないことに留意されたい。基板上にコーティングされたフォトレジスト層の光学特性、すなわち、屈折率、膜厚、伝搬及び偏光効果も光学モデル３２の一部として捕捉できる。マスクモデル３０は、レチクルの設計フィーチャを捕捉し、マスクの詳細な物理特性の表現を含むこともできる。最後に、レジストモデル３４は、例えば、基板ウェーハ上に形成されるレジストフィーチャの輪郭を予測するために、露光、ＰＥＢ及び現像中に生起する化学プロセスの影響を説明する。シミュレーションの目的は、例えばエッジの配置及びＣＤを正確に予測することであり、その後これをターゲット設計と比較することができる。ターゲット設計は、一般にプレＯＰＣマスクレイアウトとして定義され、ＧＤＳＩＩ又はＯＡＳＩＳなどの標準化されたデジタルファイル形式で提供される。当業者であれば、入力ファイル形式が不適切であることが理解されよう。
Ｂ．本発明の例示的方法
[0035] 概要の項で述べたように、本明細書では、リソグラフィプロセスにより基板上に結像されるパターンを複数のサブパターンに分割する方法が開示されている。この方法は、サブパターンのうちの少なくとも１つと、リソグラフィプロセスに使用されるリソグラフィ装置の光学設定との間の共最適化の要件を「認識」(“aware”)するように構成された分割ステップを含む。分割ステップは、共最適化後の画像品質を予測するように構成される。画像品質は、サブパターンの互換性を解析することによって予測することができる。例えば、まとまると最適に結像できない幾つかのパターンは、別の分割レイアウトに対処する必要がある。サブパターンは、通常、基板の単一層上で組み合わされる間に基板上に順次結合される。
[0036] リソグラフィ装置の光学設定は、照明光源の設定及び特徴、投影光学システムの設定及び特徴、及び照明光源と投影光学システムとの設定及び特徴の組合せのうちの１つ又は複数を含むことができる。照明光源特徴の非限定的な例としては、レーザ波長、レーザ帯域幅、ソース強度プロファイル、ソース偏光などがある。同様に、投影光学特徴の非限定的な例としては、開口数（ＮＡ）、アポダイゼーション、収差／波面変調、レンズ加熱、複屈折性、分散、フレアなどがある。
[0037] 分割ステップは、ルールベース分割、アルゴリズムベース分割、又はルールベース分割とアルゴリズムベース分割との組合せを含むことができる。分割及び共最適化は、順次、並行して、交互に、又は反復的に実行してもよい。
[0038] 共最適化認識分割ステップは、所望の結像結果が得られるように、回折シグネチャ解析を使用して、パターンをこれに分割できる一組の可能なサブパターンから複数のサブパターンを選択できる。これは通常、周波数ドメイン(frequency domain)内で実行される。
[0039] 回折シグネチャ解析は、複数のサブパターンを選択するための唯一の方法ではない。例えば代替実施形態では、共最適化認識分割ステップは、所望の結像結果が得られるように、空間ドメイン(spatial domain)における２次元パターンクラスタ化を使用して、パターンをこれに分割できる一組の可能なサブパターンから複数のサブパターンを選択できる。空間ドメインにおける２次元パターンクラスタ化は、（典型的な回折シグネチャ解析で使用される周波数ドメインド特徴とは対照的に）空間ドメイン特徴を使用して類似性に基づくグループ化１Ｄ／２Ｄパターンを示す。１つの例は、ピッチ及び幅の情報を使用してライン／スペース（Ｌ／Ｓ）パターンをグループ化することである。他の例は、パターンの局部形状を使用して、これをピッチパターン又は行端又はスロット端又はＺ形状として分類する。その後、これらの分類を使用して分割を実行することができる。例えば、Ｌ／Ｓパターンの場合、分割はある一定のピッチ範囲に対して等しく実行されるか、又は他のピッチ範囲内のパターンをすべて特定層にクラスタ化することができる。これらの例は、本発明の範囲を限定するものではない。
[0040] さらに他の代替実施形態では、共最適化認識分割ステップは、所望の結像結果が得られるように、パターンの周波数情報と局所空間情報のうちの１つ又は両方を使用して、パターンをこれに分割できる一組の可能なサブパターンから複数のサブパターンを選択できる。例えば、第１の局所空間特徴を使用してパターンを粗いカテゴリに分類した後、各カテゴリ内で回折シグネチャ解析（周波数ドメイン情報を使用する）を実行することができる。当業者であれば、すなわち、第１の周波数ドメイン情報が粗いカテゴリ分類に使用された後、分割方法を微調整するために空間ドメイン解析が使用されるように、逆転も使用できることを理解されよう。
[0041] 図３Ａは、従来のフルチップダブルパターニングのリソグラフィシミュレーションプロセスフロー３００を示し、ここで、図３Ｂで説明されるプロセスフロー３１０とは対照的に、ダブルパターニングの分割アルゴリズムは、必ずしもいずれのデバイス／マスク最適化に対処しなくてもよい。本明細書で説明されるほとんどの例では、ターゲットパターンレイアウトは２つのサブレイアウトにのみ分解されるが、本発明の範囲はサブレイアウトの数によって制限されるものでないことに留意されたい。したがって、「ダブルパターニング」と言う用語は、２つより多くのサブレイアウトが含まれる多重パターニング方法も包含する。また、このプロセスフロー図では、灰色のブロックは方法／アルゴリズムの適用を示し、クリアなブロックは方法／アルゴリズムの入力／出力を示す。また「レイアウト」及び「サブレイアウト」という用語は、当該パターンを含むパターンのより大きな構成からの当該特定のパターンの構成を意味することができる。複数のサブレイアウトは、（フルチップサブレイアウトなどの）より大きなサブレイアウトを再構築するために適切な構成で組み合わせてもよく、これは（フルチップ設計レイアウトなどの）より大きな設計レイアウトの分割の１つである。
[0042] フロー３００では、従来の分割アルゴリズム４２を適用することによって、設計レイアウト４０が２つのサブレイアウト４４及び４６に分割される。スティッチング／ＯＰＣアルゴリズム４８及び５０は、それぞれサブレイアウト４４及び４６のそれぞれに独立に適用される。次に、実際の物理レチクルを製造するために、設計の先行として、ＯＰＣ後の設計サブレイアウト５２及び５４が生成される。
[0043] 図３Ｂは、本発明による一実施形態を示し、ここでＳＭＯは、単方向でＤＰリソグラフィシミュレーションプロセスフロー３１０に統合され、すなわち、ＤＰ分割アルゴリズム及びＳＭＯの両方が連続するプロセスフローの一部である。ＤＰ分割アルゴリズム４２は、必ずしもＳＭＯプロセスに基づいて動的に修正されない。ブロック５６及び５８では、従来のスティッチング／ＯＰＣアルゴリズムの代わりに、スティッチング／ＳＭＯアルゴリズムがサブレイアウト４４及び４６に適用される。次に、実際の物理レチクルを製造するために、設計の先行として、ＳＭＯ後の設計サブレイアウト６０及び６２が生成される。サブレイアウト６０及び６２は、それらに関連付けられたそれぞれの最適化されたソースも有する。図３Ｂには具体的に示されていないが、ＳＭＯ調整後であっても、サブレイアウトに対して他のＯＰＣを実行してもよい。
[0044] 上述のように、ソースマスク最適化（Source Mask Optimization: ＳＭＯ）は、適用されるリソグラフィプロセスに応じてサブレイアウトに分割される場合とされない場合がある所与の設計レイアウトに関するより良好な解像及び／又は処理ウィンドウ（Process Window: ＰＷ）を達成するために、ソース及びマスク（すなわち設計レイアウト）を同時に最適化するためのプロセスである。同様に、レンズマスク最適化（Lens Mask Optimization: ＬＭＯ）は、レンズ及びマスク（すなわち設計レイアウト）を同時に最適化するためのプロセスである。ここで「レンズ」という用語は、照明光源からウェーハへと、光を伝送、整形、及び誘導するすべての光学コンポーネントを広義に包含する。「レンズ」は、投影光学コンポーネントを含む。例示的実施形態では、ほとんどのＳＭＯは例示的目的で説明されるが、本発明の範囲は、ＤＰとＳＭＯ、ＬＭＯ、さらにはＳＭＬＯ（組み合わせられたソースマスクレンズ最適化）との統合を包含する。本発明の主な目的は、リソグラフィ装置の結像性能をシミュレートするための、統一プロセスフローにおけるＤＰとＳＭＯ／ＬＭＯ／ＳＭＬＯの統合である。インテリジェントパターン選択は、ＳＭＯ／ＬＭＯ／ＳＭＬＯプロセスの効率を上げる。ＤＰ分割アルゴリズムは、以下で説明するように、インテリジェントパターン選択に対処する。
[0045] 通常、ＳＭＯ／ＬＭＯ／ＳＭＬＯ方法は、最適化プロセスで使用されるフルセットのクリップからクリティカルな設計パターンの小さなセットをインテリジェントに選択することによって、計算コストを削減しながら、フルチップパターンカバレッジを達成することを目的とする。ＳＭＯ／ＬＭＯ／ＳＭＬＯは、最適化されたソース及び／又はレンズを得るために、これらの選択されたパターンでのみ実行される。次に、最適化されたソース及び／又はレンズを使用して、フルチップに対して（例えばＯＰＣ及びＬＭＣを使用して）マスクが最適化され、その結果が比較される。結果が従来のフルチップＳＭＯ／ＬＭＯ／ＳＭＬＯに匹敵する場合、プロセスは終了し、匹敵しない場合、様々な方法が反復して提供されるか、又は他の方法で良好な結果に収束する。
[0046] 本発明の実施形態は、ターゲットパターンのより大きなセットからのターゲットパターンのより小さな代表セットの選択を使用し、ターゲットパターンの代表セットは、フル設計レイアウトの少なくともすべてのクリティカルフィーチャを十分に表す。２０１０年１０月２８日付出願の「Selection of Optimum Patterns in a Design Layout Based on Diffraction signature Analysis」と題する、Ｌｉｕ他による同時係属の同一所有の特許出願第１２／９１４９５４号は、ソース及びマスクの両方の構成に適用できる回折ベースのパターングループ化及び最適化の方法を提供する。この第’９５４号出願は、その全文を参照により本明細書に組み込むものとする。ターゲットパターンのより大きなセットは、マスクの設計レイアウト全体、又は設計レイアウトのかなり大きな部分を含むことができる。本発明の実施形態は、特にＳＭＯ／ＬＭＯ／ＳＭＬＯに好適であるが、当業者であれば、パターン選択アルゴリズムが、設計レイアウトからインテリジェントに選択された設計レイアウトのより小さなセットによって、より大きな設計レイアウトを十分に表すことが必要ないずれの状況にも汎用的に適用できることが理解されよう。
[0047] ターゲットパターンの代表セットは、手動で選択されたユーザ選択クリップ、及び／又は自動的に選択されたパターン選択アルゴリズム選択クリップを含むことができる。例えば、通常は最高（又はほぼ最高）密度のライン／スペースフィーチャで知られるクリップであるアンカークリップを、常に代表セットの一部となるようにユーザによって手動で選択することができる。アンカークリップは、既知の特定の重要性を持つフィーチャを含むこともできる。
[0048] ターゲットパターンの代表セットを使用して、リソグラフィプロセスで使用される照明光源を最適化することができる。照明光源の最適化は、マスク上での放射線ビーム入射の偏光分散を調整することを含むことができる。ターゲットパターンの代表セットを使用して、リソグラフィプロセスで使用される投影光学システムを最適化することもできる（上述のように、「レンズ」と言う用語は、投影光学システムを包含する）。投影光学システムの最適化は、放射線ビームがマスクを通過した後に、瞳面（又は任意の他の選択された面）内の放射線ビームの波面を操作することを含むことができる。設計レイアウト及び光学特徴（すなわち照明光源及び／又は投影光学特徴）の共最適化は、本発明の範囲に包含される。
[0049] リソグラフィプロセスが最適化されるターゲット設計レイアウト（通常は、ＯＡＳＩＳ、ＧＤＳＩＩなどの標準デジタル形式でのレイアウトを含む）は、メモリ、テストパターン、論理回路などを含むことができる。この設計レイアウトからターゲットパターンの初期のより大きなセット（クリップ）が識別される。本発明の特定実施形態では、設計レイアウト内のすべての複雑なパターンを表すクリップのフルセットが抽出される（通常は約５０から１０００クリップであるが、任意数のクリップを使用してもよい）。当業者であれば理解されるように、これらのパターン又はクリップは、設計の小さな部分（すなわち回路、セル、又はパターン）を表し、特にクリップは、特定の注意及び／又は検証が必要な小さな部分を表す。
[0050] クリップの初期のより大きなセットは、特定の画像最適化を必要とする設計レイアウト内の既知のクリティカルフィーチャ領域に基づいて、事前に顧客によって提供することができる。あるいは、本発明の他の実施形態では、クリティカルフィーチャ領域を識別する何らかの種類の自動（マシンビジョンなど）又は手動のアルゴリズムを使用することによって、クリップの初期のより大きなセットを設計レイアウト全体から抽出することができる。
[0051] パターンのより大きなセットは、例えばゲート又は論理パターンなどの異なるパターンタイプを備えるか、又は例えば特定の配向を有するパターンを備えることができる。例えば、パターンのより大きなセットは、例えば、ピッチを通して交互に配置された、ピッチを通して１Ｄ／２Ｄのような設計ルールに準拠した特定のテスト構造、一般に使用される設計構造又はプリミティブ（例えばエルボ、Ｔ型、Ｈ型）、メモリセルなどの繰り返し使用されるレイアウト構造（例えばレンガ壁）、メモリ周辺構造（例えばメモリセルに対するフック）、及び以前の生成からの既知の結像問題を有するパターンなどのリソグラフィ処理時に特定の注意及び／又は検証を必要とする特定のレベルの複雑さ又はパターンを備えるパターンも備えることができる。例えば、パターンのより大きなセットは、事前定義されたプロセスウィンドウ性能を有するパターンをさらに備えるか、又は例えば、パターンのプロセスパラメータの変動に対して敏感なパターンを備えることもできる。
[0052] パターン又はクリップの小さなサブセット（例えば１５から５０のクリップであるが、任意の数を使用できる）は、クリップの初期のより大きなセットから選択される。パターン又はクリップのサブセットの選択は、好ましくは、選択されたパターンのプロセスウィンドウが、クリティカルなパターンのより大きなセットに関するプロセスウィンドウとできる限り緊密に合致するように実行される。選択の有効性は、組み合わされたパターン選択及び後続のＳＭＯ／ＬＭＯ／ＳＭＬＯプロセスにおける合計所要時間又は実行時間の削減によっても測定される。
[0053] 同時係属の第’９５４号出願に開示されるように、本発明の例示的な一態様では、設計レイアウトからのターゲットパターンのサブセット選択の回折ベース方法が開示され、この方法は、設計レイアウトからのターゲットパターンの初期のより大きなセットから複数のターゲットパターンそれぞれについてそれぞれの回折マップを生成するステップと、ターゲットパターンの初期のより大きなセットから、複数のターゲットパターンの様々な回折マップからの回折シグネチャを識別するステップと、ターゲットパターンの初期のより大きなセットからの複数のターゲットパターンを回折−シグネチャグループにグループ化するステップであって、特定の回折シグネチャグループ内のターゲットパターンは同様の回折シグネチャを有するステップと、ターゲットパターンのサブセットがリソグラフィプロセスに関する設計レイアウトの少なくとも一部を表すように、回折−シグネチャグループの事前定義された部分をカバーするためにターゲットパターンのサブセットを選択するステップとを含む。複数のターゲットパターンのグループ化は、回折シグネチャの類似性に基づく事前定義されたルールによって管理することができる。事前定義されたルールは、様々な回折−シグネチャグループ間に存在するカバレッジ関係を含む。
[0054] 特定の回折ベースパターン選択の例では、設計レイアウトにおけるターゲットパターンの代表セットを選択する方法が開示され、この方法は、設計レイアウト内のターゲットパターンの初期のより大きなセットのそれぞれに関するそれぞれの回折マップを生成するステップと、回折マップのそれぞれにおけるピークを識別するステップと、識別されたピークの１つ又は複数の特徴パラメータを回折マップのそれぞれに格納するステップと、回折−シグネチャグループのリストを作成するために識別されたピークの格納された特徴パラメータを解析するステップであって、各回折−シグネチャグループは１つ又は複数のそれぞれの基底ベクトルを有するステップと、ターゲットパターンの初期のより大きなセットの様々な回折マップから様々な回折−シグネチャグループ間に存在するカバレッジ関係を検査するステップであって、カバレッジ関係は事前定義されたルールによって管理されるステップと、その回折−シグネチャグループがすべての回折マップからのすべての可能な回折−シグネチャグループをカバーするターゲットパターンの最終サブセットを識別するステップと、ターゲットパターンの代表セットに含まれるターゲットパターンの最終サブセットを選択するステップであって、ターゲットパターンの最終サブセットはリソグラフィプロセスに関する設計レイアウトの少なくとも一部を表すステップとを含む。
[0055] 図４は、通常、インテリジェントパターン選択がフルチップＳＭＯプロセスフロー４００内でどのように対処されるかの一例を示す。ここで、設計レイアウト４０は、図３Ａ〜図３Ｂに示されるようにサブレイアウトに分割されないが、当業者であれば、本出願の教示が好適に適用された場合、従来のプロセスフロー４００が多重パターニングリソグラフィに対して修正できることに留意されたい。
[0056] 図４では、ブロック６５は、設計レイアウト４０、又は上述のようなターゲットパターンのより大きなセットでのパターン選択方法の適用を示す。結果として、ターゲットパターン７０の代表セット（「設計レイアウトの一部」とも呼ばれる）が識別される。セット７０は、ブロック７２に示されるＳＭＯプロセスの基本である。ブロック７２のＳＭＯ方法の結果として、最適化されたソース７４が得られる。最適化されたソース７４に基づき、ブロック７８に示されるように、フルチップ最適化（ＦＭＯ）プロセスが実行される。結果として生じるフルチップマスク又は設計レイアウト８０が得られる。フルチップカバレッジを確保するため、及び製造に関する設計を確保するためにも、反復フレームワークを採用することができる。ブロック７６のＬＭＣプロセスは、最適化されたソース情報及びマスク情報を入力として採用し、ホットスポット(hot spots)又はウォームスポット(warm spots)が設計レイアウト４０内に維持されるかを検証する。ホットスポット／ウォームスポット６７が識別された場合、それらはパターンの代表セットに含まれ、オプションとして、ブロック６５の方法／アルゴリズムは、ソース及び設計レイアウトをさらに良好に最適化するために再度実行される。
[0057] 図３Ａ、図３Ｂ、及び図４の上記フローに対する問題の１つは、ＤＰ分割アルゴリズム及び／又はパターン選択アルゴリズムにおけるソース知識（又はリソグラフィ装置の他の光学特徴に関する知識）の欠如である。ここでは、非限定的例示のためにＳＭＯのみが説明されている。
[0058] 経験から、ＳＭＯプロセスは、実質上、ＤＰ分割プロセスから結果として生じるサブレイアウトに依存していることがわかっている。ＤＰ分割ステップでは、ターゲットパターンは幾つかの可能な分割選択肢を有することができる。異なる分割選択肢に対して異なる最適なソース構成が必要である場合、ＳＭＯプロセス全体が非効率的となる。受け入れ可能な大域的最適解を達成するために、ＤＰ分割は、好ましくは、最適（又は望ましい）ＳＭＯ結果を達成する解を選択するべきである。他の欠点は、各分割サブレイアウトに関するスティッチング／ＯＰＣ／ＳＭＯプロセスが、図３Ａ、図３Ｂ、及び図４に示された実施形態における他のサブレイアウトとは無関係であるという点である。したがって、ＤＰ分割ステップで決定されたカットライン位置を調節するための柔軟性は、まったく、又はほとんどない。したがって、図５及び図６に示されるように、結像性能のシミュレーションにおける柔軟性を向上させるためには、ＤＰ分割及びＳＭＯアルゴリズムをより緊密に統合することが有利な場合がある。
[0059] 図５は、統合されたＤＰ−ＳＭＯパターン選択プロセスの例示的な一実施形態について説明する。
[0060] ステップＳ５０２で、設計レイアウト（又はクリップのより大きなセット）が得られる。
[0061] ステップＳ５０４で、回折シグネチャ解析ベースアルゴリズム（ＤＰパターン選択アルゴリズムと呼ばれる）を使用して、クリップの代表的なより小さなセット（又は設計レイアウトの一部）を選択し、同時にそれらを２つのサブレイアウトに分割する。
[0062] ステップＳ５０６で、組み合わせられたＤＰ−ＳＭＯアルゴリズムが、分割されたサブレイアウト及びソースを同時に最適化する。
[0063] ステップＳ５０８で、ステップＳ５０８の最適化されたソースに対してさらにＯＰＣが実行される。このステップはオプションである。
[0064] ステップＳ５１０で、結果が出力され、すなわち、設計レイアウトに関する最適化されたソース及び選択された最適なサブレイアウトが生成される。これは、設計段階でのプロセスウィンドウ解析に有用である。
[0065] 図６は、漸進的方式によって、ＤＰ分割アルゴリズム６４２、ＤＰパターン選択アルゴリズム６６５（図５のステップＳ５０４）、及びＤＰ−ＳＭＯアルゴリズム６５７（図５のステップＳ５０８）が統合された例示的な一実施形態を示す。ＤＰパターン選択アルゴリズム６６５は、設計レイアウト（又はクリップのより大きなセット）６４０を採用し、ＳＭＯ認識アルゴリズムを使用してクリティカルなパターンのサブセットを選択し、それらを２つのサブレイアウト６７０及び６７１に分割する。ＤＰ−ＳＭＯアルゴリズム６５７は、２つのサブレイアウト６７０及び６７１とソースを同時に最適化し、最適化されたソース６７４を出力する。ＤＰ分割アルゴリズム６４２は、現行プロセス中で最適化されると、事前に知られたルール、及び／又はソース６７４によって決定されたルールを使用する。ＤＰ−ＯＰＣアルゴリズム６７８（図４に記載のＦＭＯと等価）は、適切なＯＰＣを適用することによって、最適化されたソース６７４に対して２つのフルチップサブレイアウト６６０及び６６２を最適化する。オプションのＬＭＣアルゴリズム６７６は、ＤＰ分割アルゴリズム６４２及びＤＰパターン選択アルゴリズム６６５のうちの１つ又は両方にフィードバックしてもよいホットスポット／ウォームスポット６６７を識別することができる。
[0066] 代替実施形態では、ＤＰ分割アルゴリズム６４２は、ＤＰパターン選択アルゴリズム６６５を使用しない場合があり、すなわちブロック６６５、６７０、６７１、及び６５７はこの代替実施形態では使用されない。この実施形態では、既知の初期ソース６７４が使用され、アルゴリズム６４２は設計レイアウト６４０を２つのサブレイアウト６４４及び６４６に分割するが、これらは、ソース６７４で最適化でき、その後に、ＦＭＯに関するオプションのＤＰ−ＯＰＣアルゴリズムが続く。オプションのＬＭＣステップ６７６は、この実施形態の一部とすることもできる。
[0067] 次に、本発明の様々な機能の特定の例について説明する。当業者であれば、各実施形態を実施するためにすべての機能が必要ではないこと、及び、以下で別々に説明される機能の多くが本発明の範囲を逸脱することなく組み合わせることができることを理解されよう。
１．ＳＭＯ認識ＤＰパターン選択
[0068] 全設計レイアウトからクリップの初期の大きなセットが識別される。一般に、初期のセットは、設計レイアウト全体を十分に表すことができる所望のクリティカルなパターンを含むことが想定される。クリップの初期の大きなセットは、特定の結像最適化を必要とする設計レイアウト内の既知のクリティカルフィーチャ領域に基づいて顧客によって提供されてもよい。あるいは、設計レイアウト全体から自動的に抽出してもよい。例えば、ＤＰ分割ルールの下で、クリティカルフィーチャ領域はクリティカルクリップセットとして使用することができる。
[0069] ＤＰパターン選択アルゴリズムのフローチャートが図７に示されている。フローチャートのステップＳ７０２で、ＤＰパターン選択は、回折マップ認識アルゴリズムを使用して、クリップのより大きなセット内の各ターゲットパターンを分割する。これは、回折マップが特定パターンに対して最適化されたソースにどのように関連するかという知識に基づくものである。ターゲットパターンからの回折シグネチャグループの数が少ないほど、最適化されたソースに関する制約も少なくなり、他のパターンでの最適化をより容易にすることにつながる。各ターゲットパターンに対して、複数の可能な分割選択肢があってもよい。各可能な分割選択肢について、分割サブレイアウトの回折マップが生成される。一実施形態では、２つのサブレイアウトにおける回折シグネチャグループの数は、ＳＭＯが特定の分割の方を選ぶことができる方法を示すコスト関数として使用される。他のタイプのコスト関数も事前定義することができる。
[0070] ステップＳ７０４で、選択済みクリップセットは、代表クリップが識別されセットに追加されると徐々に占有される空のセットとして初期化される。次のステップＳ７０４の開始時に、すべてのクリップは既に２つのサブレイアウトに分割される。各クリップが依然として２つの可能な構成を有することに留意されたい。クリップCiの２つのサブレイアウトをM0 i及びM1 iとして示すことにする。２つのサブレイアウトはスワップできる。スワップを制御するための構成変数riが存在する。各サブレイアウトは、これに関連付けられた回折シグネチャグループ「g」のリストを有し、「G」はグループ「g」の集合である。
[0071] ステップＳ７０６で、反復アルゴリズムを使用して、カバレッジ関係を探索するための各クリップの構成を決定する。各反復ステップでは、最大回折−シグネチャグループカバレッジ数を有するクリップが選択され、選択済みクリップセットに追加される。
[0072] 構成(Ci, ri)及び(Cj, rj)を有する２つのクリップでは、回折−シグネチャグループカバー数N(Ci, ri, Cj, rj)は、G0 jに属し、G0 i内のグループによってカバーされる回折−シグネチャグループの数と、さらに加えて、G1 jに属し、G1 i内のグループによってカバーされるグループの数とによって計算することができる。
[0073] ここで

は、グループg0 jが、G0 i内の１つのグループによってカバーされることを示す。またΩは、以前の反復におけるすべてのカバーされたグループのセットである。
[0074] 次に、１つのクリップに関する回折−シグネチャグループのカバー数は、以下のように定義される。
[0075] １つのクリップの構成が以前の反復で既に決定されている場合、その構成はこの計算で確定される。
[0076] 最大の回折−シグネチャグループのカバー数が選択された後、関連する状況を更新する必要がある。これはステップＳ７０８に示される。選択済みクリップの構成は、上記計算から決定される。選択されたクリップは選択済みクリップセットに加えられる。また、未選択クリップの構成は、それらが選択済みクリップによって決定された場合に設定される。選択済みクリップによってカバーされるすべての回折−シグネチャグループが、カバー済みグループセットに加えられる。
[0077] 上述の手順は、クリップのすべての構成が決定され、すべての回折シグネチャグループが選択済みクリップによってカバーされるまで、反復される。
[0078] ステップＳ７１０で、すべての回折−シグネチャグループが選択済みクリップセット内でカバーされることが決定された場合、ステップＳ７１２で結果が出力される。カバーされることが決定されない場合、反復計算が続行される。ステップＳ７１２の出力は、それらの構成を有する選択済みクリップとすることができる。
２．ＤＰ−ＳＭＯ
[0079] ＤＰ−ＳＭＯアルゴリズムは、ダブルパターニングプロセスフローで使用される２つのソース構成及び２つのマスク（サブレイアウト）構成に関する共最適化フレームワークである。ＤＰ−ＳＭＯは、コスト関数を定義するために設計レイアウトを直接使用する。このコスト関数は、以前の分割結果に関して回答しないため、結果として最適化されたサブレイアウト内で特別な柔軟性を有する。
[0080] オリジナルの設計レイアウトでは、一組の事前定義された評価ポイントがターゲットパターンの仮想上の輪郭に沿って配置される。例えば線量の変化、デフォーカスの深さ（ＤＯＦ）、マスクバイアスなどを含んでもよい一組の事前定義されたプロセス条件は、ユーザによって定義される。このコスト関数は、プロセス条件全体にわたる複数の評価ポイントに対する高位の推定エッジ配置エラー（Edge Placement Error: ＥＰＥ）の重み付け合計として定義することができる。製造制約も考慮に入れることができる。
[0081] ＳＭＯの最適化は、関与する制約の数によって比較的複雑である。例えば、２つのダブルパターニング分割選択肢の非線形性によって、ＤＰ−ＳＭＯに関する大域的最適の達成をより困難にする。オプティマイザが局所最小値に陥るのを避けるために、既知のルールベース分割アルゴリズムからの２つのサブレイアウトが初期設定として使用される。最適化が大域的最適解に収束するのを助けるために、ＳＭＯフローで数学的漸進方式も使用される。
３．最適化されたソースに関するＤＰ分解アルゴリズム
[0082] 最適化されたソースが与えられた場合、ＤＰ分割アルゴリズムは、より大きな（例えばフルチップ）設計レイアウトを２つのサブレイアウトに分割する。ＤＰ分割ステップは、設計レイアウト側での大幅なトポロジー変更を決定する。ＳＭＯプロセス全体を促進させるために、設計レイアウトを、所与のソースを認識した２つのサブレイアウトに分割することが重要である。
[0083] 図８の例に示されるように、所与のソース８１０では、ルール生成プログラム８１２は、ＤＰ分割アルゴリズムで使用される一組の分割ルール８１４を生成する。分割ルールは、設計レイアウト８４０から作成された分割サブレイアウト８６０の方を、対応するソースが選ぶ方法を符号化する。図８に示されるように、ソース選択は、ＤＰ分割フレームワークの幾つかのステップＳ８０２〜Ｓ８０８における分割ルールに影響を与える。ステップＳ８０２で、クリティカルなパターンが「フラクチャ処理」(’fracture’)される。ステップＳ８０４で、クリティカルなグループを列挙したグラフが（おそらく回折シグネチャ解析に基づいて）作成される。ステップＳ８０６で、最適化問題を解決することによって、大域的クリティカルグループグラフが生成される。ステップＳ８０８で、非クリティカル部分も分割され、異なるサブレイアウトに追加される。これらすべてのステップについて、以下でさらに詳述する。
[0084] クリティカルな部分をフラクチャ処理するために使用されるルールの多くはソースから推定できる。これらのルールセットは、最小ピッチ寸法、最小コーナー間寸法、線から端までの最小寸法、禁止されたピッチ寸法が含まれるが、これらに限定されない。ルールセットが与えられると、設計レイアウト内のすべての多角形はクリティカル部分及び非クリティカル部分にフラクチャ処理される。クリティカル部分は、他のクリティカル／非クリティカル多角形とのクリティカルな関係（競合）を有する多角形からなる。
[0085] クリティカルな多角形及びそれらの間の競合が、グラフを形成する。次に、グラフの接続された各コンポーネントの多角形は、クリティカルグループにグループ化される。各クリティカルグループ内の多角形は２つのサブレイアウトに分割されるため、各サブレイアウト内に競合はない。クリティカルグループ内の各サブレイアウトについて、近接多角形間で、ピッチ、コーナー間の距離などの一組の幾何学的特徴が測定される。次に、各ソースに関するこれらの幾何学的特徴に基づいてコストが計算される。計算されるコストは、各ソースの下のマスクの結像品質の推定値である。したがって、各クリティカルグループについて、コストは、２つのサブレイアウトと２つのソース構成との間の相互関係の指標であり、クリティカルグループから基準ノードまでのクリティカルグループグラフに、重み付けエッジが追加される。
[0086] 既に特定のサブレイアウトに割り当てられた多角形に基づいて、分離された非クリティカル多角形を分割するために反復方法が使用される。
[0087] すべての「カラリングされた」多角形(‘colored’ polygon)、すなわち、クリティカルとして識別され、サブレイアウトに割り当てられた多角形から、近接する「カラリングされていない」多角形(‘uncolored’ polygon)が識別される。カラリングされた多角形とカラリングされていない多角形との間で一組のフィーチャが測定され、コストが計算される。コストとは、画像品質の推定、すなわちカラリングされていない多角形がカラリングされた多角形の同じサブレイアウト内に含まれる場合、画像がどのように影響を受けるかである。
[0088] 最もコストの高い、カラリングされた多角形とカラリングされていない多角形のペアが選択される。言い換えれば、カラリングされていない多角形をカラリングされた多角形の同じサブレイアウト内に割り当てる場合、最も悪い結像品質を有する。これを避けるために、カラリングされていない多角形は異なるサブレイアウト内に割り当てられる。
[0089] これらのステップに従って、最適化されたソースに対して最適画像品質を達成することができるソース認識分割アルゴリズムを構築することができる。
４．ＤＰ−ＯＰＣ
[0090] ソースが最適化され、フルチップ設計レイアウトが２つのサブレイアウトに分割された後、ＤＰ−ＯＰＣのより高速なバージョンを使用して、２つのサブレイアウトをフルチップスケールで同時に最適化することができる。これは、さらに改善された結像性能を達成するためのオプションのステップである。
[0091] ＤＰ−ＯＰＣは、設計レイアウトから直接導出されるＤＰ−ＳＭＯ内と同様のコスト関数を使用する。コスト関数は、様々な可能なプロセス条件にわたる複数の評価ポイントに対する高位の推定エッジ配置エラー（ＥＰＥ）の重み付け合計、及び存在する場合は、製造関連プロセス制約として定義することができる。通常、ＤＰ−ＯＰＣステップ中のコスト関数は、ＤＰ−ＳＭＯで使用されるコスト関数よりも単純であり、通常、漸進的方式は不要である。また、典型的には、ＤＰ−ＯＰＣの方が収束に必要な反復ステップは少ない。
５．ＤＰ分割及びＤＰパターン選択へのホットスポット／ウォームスポットのフィードバックの追加
[0092] 上記で説明され、図４及び図６にされるように、オプションのＬＭＣステップを、ＤＰ−ＯＰＣ（又はＤＰ−ＦＭＯ）ステップの後に、プロセスフローの一部として含めることができる。必要なプロセスウィンドウ内にホットスポット／ウォームスポットが存在するかを検証するために、ＬＭＣ手順が実行される。ホットスポット／ウォームスポットが検出された場合、ＤＰ−ＯＰＣステップでホットスポット／ウォームスポットを生じさせるターゲット内の対応するエッジが識別される。同じマスク内で２つのエッジが互いに近すぎる場合、それらは異なるマスクに分割する必要がある。したがって、２つのクリティカルな多角形がエッジに沿って生成され、それらの間の高優先度の力競合がマーク付けされる。その後、ＤＰ分割が再度実行され、ホットスポット／ウォームスポットを生じさせる２つのエッジは、２つの異なるサブレイアウトに強制的に分割される。
[0093] ＤＰ分割ステップによって解決できないホットスポット／ウォームスポットの場合、それらをＤＰパターン選択にフィードバックする必要がある。各ホットスポット／ウォームスポットについて、ホットスポット／ウォームスポット周辺の設計レイアウトのパッチは、クリップとして切り取られる。それらの新しいパッチ／クリップは、クリップの初期の大きなセットに追加される。次に、新しいソースを得るために、ＤＰパターン選択が再度実行される。新しいソースは、より良好な画像品質を達成でき、ホットスポット／ウォームスポットを除去できる新しいパッチ／クリップを用いて、最適化される。新しいソースを使用する未解決のホットスポット／ウォームスポットが存在する場合、各ホットスポット／ウォームスポット周囲の設計は、ＤＰプロセスの制限に合致するように変更してもよい。
Ｃ．本発明の実施形態を実施するコンピュータシステムの詳細
[0094] 図９は、本明細書に開示するパターン選択方法の実施を支援することができるコンピュータシステム１００を示すブロック図である。コンピュータシステム１００は、情報を送受信するバス１０２又はその他の通信機構と、情報を処理するバス１０２に結合された１つ又は複数のプロセッサ１０４（及び１０５）とを含む。コンピュータシステム１００は、また、情報及びプロセッサ１０４によって実行される命令を記憶するためのバス１０２に結合されたランダムアクセスメモリ（ＲＡＭ）又はその他のダイナミックストレージデバイスなどのメインメモリ１０６を含む。メインメモリ１０６は、またプロセッサ１０４によって実行される命令の実行中に、一時的変数又はその他の中間情報を記憶するために使用することができる。コンピュータシステム１００は、さらにプロセッサ１０４のために静的情報及び命令を記憶するバス１０２に結合された読取専用メモリ（ＲＯＭ）１０８又はその他のスタティックストレージデバイスを含む。磁気ディスク又は光ディスクなどのストレージデバイス１１０が提供され、バス１０２に結合され、情報及び命令を記憶する。
[0095] コンピュータシステム１００は、バス１０２を介して、コンピュータユーザに対して情報を表示する陰極管（ＣＲＴ）又はフラットパネル又はタッチパネルディスプレイなどのディスプレイ１１２に結合することができる。英数字キー及びその他のキーを含む入力デバイス１１４がバス１０２に結合され、プロセッサ１０４へ情報と選択したコマンドを送信する。別のタイプのユーザ入力デバイスがプロセッサ１０４へ方向情報と選択したコマンドを送信し、ディスプレイ１１２上でのカーソルの動きを制御するマウス、トラックボール、又はカーソル方向キーなどのカーソル制御装置１１６である。この入力デバイスは、通常、第１軸（例えば、ｘ）と第２軸（例えば、ｙ）の２軸で自由度２を有し、これによってデバイスは平面内の位置を指定することができる。入力デバイスとしてタッチパネル（画面）ディスプレイも使用することができる。
[0096] 本発明の一実施形態によれば、プロセッサ１０４によるメインメモリ１０６に含まれる１つ又は複数の命令の１つ又は複数のシーケンスの実行に応答してコンピュータシステム１００によってシミュレーションプロセスの一部を実行することができる。このような命令は、ストレージデバイス１１０などの別のコンピュータ可読媒体からメインメモリ１０６に読み込むことができる。メインメモリ１０６内に含まれる命令シーケンスを実行すると、プロセッサ１０４は本明細書に記載する各プロセスステップを実行する。マルチ処理装置内の１つ又は複数のプロセッサを使用してメインメモリ１０６内に含まれる命令シーケンスを実行することができる。代替実施形態では、ソフトウェア命令の代わりに、又はそれと組み合わせてハードワイヤード回路を使用することができる。したがって、本発明の実施形態は、ハードウェア回路とソフトウェアとの特定の組合せに限定されない。
[0097] 本明細書で使用する「コンピュータ可読媒体」という用語は、実行のためにプロセッサ１０４に命令を提供するステップに加わる任意の媒体を指す。このような媒体は、不揮発性媒体、揮発性媒体、及び伝送媒体を含む多くの形態をとることができるが、これらに限定されない。不揮発性媒体は、例えば、ストレージデバイス１１０などの光又は磁気ディスクを含む。揮発性媒体は、メインメモリ１０６などのダイナミックメモリを含む。伝送媒体は、バス１０２を構成するワイヤを含む同軸ケーブル、銅線及び光ファイバを含む。また伝送媒体は、無線周波数（ＲＦ）及び赤外線（ＩＲ）データ通信中に生成される音波又は光波の形態をとることができる。コンピュータ可読媒体の一般形態は、例えば、フロッピー（登録商標）ディスク、フレキシブルディスク、ハードディスク、磁気テープ、その他の任意の磁気媒体、ＣＤ−ＲＯＭ、ＤＶＤ、その他の任意の光媒体、パンチカード、紙テープ、穴のパターンを有するその他の任意の物理媒体、ＲＡＭ、ＰＲＯＭ，及びＥＰＲＯＭ、フラッシュＥＰＲＯＭ，その他の任意のメモリチップ又はカートリッジ、以下に記載する搬送波、又はコンピュータが読み取り可能なその他の任意の媒体を含む。
[0098] 様々な形態のコンピュータ可読媒体がプロセッサ１０４へ１つ又は複数の命令の１つ又は複数のシーケンスを搬送して実行するステップに含まれる。例えば、命令は、最初リモートコンピュータの磁気ディスク上に記憶されていてもよい。リモートコンピュータは、命令をダイナミックメモリにロードし、モデムを用いて電話回線上で命令を送信することができる。コンピュータシステム１００側のモデムは電話回線上でデータを受信し、赤外線送信機を用いてデータを赤外線信号に変換する。バス１０２に結合された赤外線検出器が赤外線信号で搬送されたデータを受信し、データをバス１０２上に配置することができる。バス１０２はデータをメインメモリ１０６へ搬送し、そこからプロセッサ１０４が命令を取り出して実行する。オプションとして、メインメモリ１０６によって受信された命令は、プロセッサ１０４による実行前又は後にストレージデバイス１１０に記憶することができる。
[0099] また、コンピュータシステム１００は、バス１０２に結合された通信インターフェイス１１８を含むことが好ましい。通信インターフェイス１１８は、ローカルネットワーク１２２に接続されたネットワークリンク１２０への双方向データ通信接続を提供する。例えば、通信インターフェイス１１８は、対応するタイプの電話回線にデータ通信接続を提供する総合デジタル通信サービス網（ＩＳＤＮ）カード又はモデムであってもよい。別の例として、通信インターフェイス１１８は、互換ＬＡＮにデータ通信接続を提供するローカルエリアネットワーク（ＬＡＮ）であってもよい。無線リンクも実施することができる。そのような任意の実施態様で、通信インターフェイス１１８は、様々なタイプの情報を表すデジタルデータストリームを搬送する電気信号、電磁信号又は光信号を送受信する。
[00100] ネットワークリンク１２０は、通常、１つ又は複数のネットワークを通してデータ通信を他のデータデバイスに提供する。例えば、ネットワークリンク１２０は、ローカルネットワーク１２２を通してインターネットサービスプロバイダ（ＩＳＰ）１２６が運用するホストコンピュータ１２４又はデータ装置に接続を提供することができる。次いでＩＳＰ１２６は、ワールドワイドパケットデータ通信ネットワーク、現在の通称は「インターネット」１２８を通してデータ通信サービスを提供する。ローカルネットワーク１２２とインターネット１２８は共に、デジタルデータストリームを搬送する電気信号、電磁信号又は光信号を使用する。デジタルデータをコンピュータシステム１００との間で送受信する様々なネットワークを介した信号及びネットワークリンク１２０上の信号及び通信インターフェイス１１８を介した信号は情報を伝送する搬送波の例示的形態である。
[00101] コンピュータシステム１００は、ネットワーク、ネットワークリンク１２０、及び通信インターフェイス１１８を通してメッセージを送信し、プログラムコードを含むデータを受信することができる。インターネットの例では、インターネット１２８、ＩＳＰ１２６、ローカルネットワーク１２２及び通信インターフェイス１１８を通してサーバ１３０がアプリケーションプログラムのために要求されたコードを送信することができる。本発明によれば、そのような１つのダウンロードされたアプリケーションは、例えばこの実施形態の選択したテストパターンに備える。受信されたコードは、それが受信されるとプロセッサ１０４によって実行することができ、及び／又はストレージデバイス１１０又はその他の不揮発性記憶装置に記憶して後で実行することができる。このようにして、コンピュータシステム１００は搬送波の形式でアプリケーションコードを入手することができる。
Ｄ．リソグラフィツールの例
[00102] 図１０は、本発明のテストパターン選択プロセスを使用して較正される計算リソグラフィモデルを使用してその性能をシミュレート及び／又は最適化できる例示的リソグラフィ投影装置を概略的に示す。この装置は、以下のコンポーネントを含む。
[00103] −放射投影ビームＰＢを供給する放射システムＥｘ、ＩＬ。この例では、放射システムは放射源ＳＯをさらに含む。
[00104] −マスクＭＡ（例えば、レチクル）を保持するマスクホルダを備え、投影システムＰＳに対してマスクを正確に位置決めする第１の位置決め手段ＰＭに接続された第１のオブジェクトテーブル（マスクテーブル）ＭＴ。
[00105] −基板Ｗ（例えば、レジストコートシリコンウェーハ）を保持する基板ホルダを備え、投影システムＰＳに対して基板を正確に位置決めする第２の位置決め手段ＰＷに接続された第２のオブジェクトテーブル（基板テーブル）ＷＴ。
[00106] −基板Ｗのターゲット部分Ｃ（例えば、１つ又は複数のダイを含む）上にマスクＭＡの照射部分を結像する投影システム（「レンズ」）ＰＳ（例えば、屈折、反射光学、又は反射屈折光学システム）。
[00107] 本明細書に記載するように、装置は透過型である（すなわち、透過マスクを有する）。しかし、通常、装置は例えば反射型（反射マスクを備えた）であってもよい。あるいは、装置は、マスクの使用に代えて別の種類のパターニング手段を使用してもよい。その例として、プログラマブルミラーアレイ又はＬＣＤマトリクスがある。
[00108] 放射源ＳＯ（例えば、水銀ランプ又はエキシマレーザ）は、放射ビームを生成する。このビームは、直接、又はビームエキスパンダ又はビームデリバリシステムＢＤなどの調節手段を通った後で、照明システム（イルミネータ）ＩＬに供給される。イルミネータＩＬは、ビーム内の強度分散の外側及び／又は内側半径範囲（それぞれ通例σ−ｏｕｔｅｒ、σ−ｉｎｎｅｒと呼ばれる）を設定する調整手段ＡＤを備えていてもよい。さらに、イルミネータＩＬは、通常、インテグレータＩＮ及びコンデンサＣＯなどの様々な他のコンポーネントを備える。このようにして、マスクＭＡに当たるビームＢは、断面に所望の均一性と強度分布とを有する。
[00109] 図１０に関して、放射源ＳＯはリソグラフィ投影装置のハウジング内にあってもよい（例えば、多くの場合、放射源ＳＯが水銀ランプの場合にあてはまる）が、リソグラフィ投影装置から離れていてもよく、生成する放射ビームを装置内に誘導する（例えば、適切な誘導ミラーにより）構成であってもよいことに留意されたい。この後者のシナリオは、多くの場合、放射源ＳＯがエキシマレーザ（例えば、ＫｒＦ、ＡｒＦ又はＦ２レージングに基づく）の時にあてはまる。本発明は、少なくともこれらの両方のシナリオを包含する。
[00110] その後、ビームＢは、マスクテーブルＭＴ上に保持されたマスクＭＡに達する。マスクＭＡを横断したビームＢは、レンズＰＳを通過し、レンズＰＳは基板Ｗのターゲット部分Ｃ上にビームＢを合焦させる。第２の位置決め手段（及び干渉測定手段ＩＦ）により、基板テーブルＷＴを正確に移動させて様々なターゲット部分ＣをビームＢの経路内に位置決めすることができる。同様に、第１の位置決め手段を用いて、例えば、マスクライブラリからマスクＭＡを機械的に取り出した後で、又はスキャン中に、ビームＢの経路に対してマスクＭＡを正確に位置決めすることができる。通常、オブジェクトテーブルＭＴ、ＷＴの移動は、図１０には明示していないロングストロークモジュール（粗動位置決め）とショートストロークモジュール（微動位置決め）により実現する。しかし、ウェーハステッパ（ステップアンドスキャンツールとは対照的に）の場合、マスクテーブルＭＴをショートストロークアクチュエータに接続するだけでよく、又は固定してもよい。
[00111] パターニングデバイスＭＡ及び基板Ｗは、必要に応じて、パターニングデバイス内の位置合わせマークＭ１、Ｍ２、及びウェーハ上の位置合わせワークＰ１、Ｐ２を使用して、位置合わせすることができる。
[00112] 図のツールは、下記の２つの異なるモードで使用することができる。
[00113] −ステップモードでは、マスクテーブルＭＴは、基本的に固定状態に維持され、全マスク画像は、１回で（すなわち、１回の「フラッシュ」で）ターゲット部分Ｃ上に投影される。次に、異なるターゲット部分ＣをビームＢで照射することができるように、基板テーブルＷＴがｘ及び／又はｙ方向にシフトされる。
[00114] −スキャンモードでは、所与のターゲット部分Ｃが１回の「フラッシュ」で露光されない点を除けば、基本的には同じシナリオが適用される。代わりに、マスクテーブルＭＴを、速度ｖで所与の方向（例えば、ｙ方向のような、いわゆる「スキャン方向」）に移動することができ、その結果、投影ビームＰＢはマスク画像上をスキャンする。同時に、基板テーブルＷＴは、速度Ｖ＝Ｍｖで同じ方向又は反対方向に同時に移動する。ここで、Ｍは、レンズＰＬの倍率（通常、Ｍ＝１／４又は１／５である）である。このようにして、解像度を犠牲にしないで比較的広いターゲット部分Ｃを露光することができる。
[00115] 本明細書に開示する概念は、サブ波長フィーチャを結像する任意の汎用の結像システムをシミュレートするか又は数学的にモデル化することができ、特にますます微細化するサイズの波長を生成することができる台頭しつつある結像技術で有用である。すでに普及している新興技術は、ＡｒＦレーザを用いて１９３ｎｍの波長を生成することができ、さらにフッ素レーザを用いて１５７ｎｍの波長を生成することができるＤＵＶ（深紫外線）リソグラフィを含む。さらに、ＥＵＶリソグラフィは、シンクロトロンを用いて、又は高エネルギーの電子を材料（固体又はプラズマ）に衝突させて２０〜５ｎｍの範囲に光子を生成してこの範囲内の波長を生成することができる。この範囲内では大半の材料が光を吸収するため、モリブデンとシリコンのマルチスタックを備えた反射ミラーによって照明を生成することができる。マルチスタックミラーは、各層の厚さが波長の４分の１であるモリブデンとシリコンの４０個のペアの層を有する。Ｘ線リソグラフィでさらに小さい波長を生成することができる。通常、シンクロトロンを用いてＸ線波長が生成される。Ｘ線波長では大半の材料が光を吸収するため、光吸収性材料の薄片によってどこにフィーチャを印刷し（正レジスト）、どこに印刷しないか（負レジスト）を定義することができる。
[00116] 本明細書に開示する概念はシリコンウェーハなどの基板上の結像に使用することができるが、開示された概念は、例えば、シリコンウェーハ以外の基板上の結像に使用される任意のタイプのリソグラフィ結像システムと共に使用することができることを理解されたい。
[00117] 本発明について、下記の条項を用いてさらに説明する。
１．リソグラフィプロセスにより基板上に結像されるパターンを複数のサブパターンに分割する方法であって、前記サブパターンのうちの少なくとも１つと、前記リソグラフィプロセスに使用されるリソグラフィ装置の光学設定との間の共最適化の要件を認識するように構成された分割ステップを含む、方法。
２．前記共最適化の結果として光学設定が画定された後に、前記サブパターンをさらに最適化するために光近接効果補正（ＯＰＣ）が実行される、条項１に記載の方法。
３．フルチップ最適化のためにＯＰＣが実行される、条項２に記載の方法。
４．共最適化の少なくとも１回の反復サイクルに続く検証プロセス時にホットスポット及びウォームスポットが識別される、条項１に記載の方法。
５．識別されたホットスポット及びウォームスポットは、分割ステップで使用されるパターン分割アルゴリズムにフィードバックされる、条項４に記載の方法。
[00118] 以上、本発明について、その好適な実施形態を参照しながら説明してきたが、当業者であれば、本発明の精神及び範囲を逸脱することなく、形式及び細部において変更及び修正できることが容易に明らかとなろう。添付の特許請求の範囲がこのような変更及び修正を包含することが意図されている。

Claims (14)

  1. リソグラフィプロセスにより基板上に結像されるパターンを複数のサブパターンに分割する分割ステップであって、前記サブパターンのうちの少なくとも１つと、前記リソグラフィプロセスに使用されるリソグラフィ装置の光学設定との間の所望の共最適化の結果を達成するように前記パターンを前記複数のサブパターンに分割する分割ステップを含む、リソグラフィプロセスを最適化する方法。
  2. 前記分割ステップは、ルールベース分割、アルゴリズムベース分割、又はルールベース分割とアルゴリズムベース分割との組合せを含む、請求項１に記載の方法。
  3. 前記分割ステップは、所望の結像結果が得られるように、回折シグネチャ解析を使用して、一組の可能なサブパターンから前記複数のサブパターンを選択し、前記パターンは前記一組の可能なサブパターンに分割されることが可能である、請求項１又は２に記載の方法。
  4. 前記分割ステップは、所望の結像結果が得られるように、空間ドメインにおける２次元パターンクラスタ化を使用して、一組の可能なサブパターンから前記複数のサブパターンを選択し、前記パターンは前記一組の可能なサブパターンに分割されることが可能である、請求項１又は２に記載の方法。
  5. 前記分割ステップは、所望の結像結果が得られるように、前記パターンの周波数情報と局所空間情報のうちの１つ又は両方を使用して、一組の可能なサブパターンから前記複数のサブパターンを選択し、前記パターンは前記一組の可能なサブパターンに分割されることが可能である、請求項１又は２に記載の方法。
  6. 前記サブパターンは、前記基板の単一層上で組み合わされる間に、前記基板上に順次結像される、請求項１〜５のいずれか１項に記載の方法。
  7. 前記所望の結像結果は、前記選択された複数のサブパターンに対して事前定義されたプロセスウィンドウに関連付けられる、請求項３〜５のいずれか１項に記載の方法。
  8. 前記リソグラフィ装置の前記光学設定は、照明光源の設定及び特徴、投影光学システムの設定及び特徴、並びに、照明光源と投影光学システムとの設定及び特徴の組合せ、のうちの１つ又は複数を含む、請求項１〜７のいずれか１項に記載の方法。
  9. 設計レイアウトの全体を表すことができる大きなセットから、前記パターンを含む設計レイアウトの一部の代表的な小さなセットを選択するために、パターン選択方法が使用され、前記代表的な小さなセットは、前記共最適化が促進されるように、前記大きなセットのうちの特徴的パターンフィーチャを十分にカバーする、請求項１〜８のいずれか１項に記載の方法。
  10. 共最適化の少なくとも１回の反復サイクルに続く検証プロセス時にホットスポットが識別される、請求項１〜９のいずれか１項に記載の方法。
  11. 前記識別されたホットスポットは、設計レイアウトの全体を表すことができる大きなセットから前記パターンを含む設計レイアウトの一部の代表的な小さなセットを選択するパターン選択アルゴリズムにフィードバックされ、前記代表的な小さなセットは、前記共最適化が促進されるように、前記大きなセットのうちの特徴的パターンフィーチャを十分にカバーする、請求項１０に記載の方法。
  12. 前記複数のサブパターンのそれぞれが前記リソグラフィ装置の解像限界内にあるように構成されたフィーチャを含むように、前記パターンを分割するためのルールを生成するために、既知の光学設定が使用される、請求項１〜１１のいずれか１項に記載の方法。
  13. 前記共最適化の結果として光学設定が画定された後に、前記サブパターンをさらに最適化するために、光近接効果補正（ＯＰＣ）が実行される、請求項１〜１２のいずれか１項に記載の方法。
  14. 計算リソグラフィモデルを較正するためのテストパターンをコンピュータに選択させるためのコンピュータ実行可能命令を有するコンピュータプログラムであって、前記命令は前記コンピュータに請求項１〜１３のいずれか１項の方法を実行させる、コンピュータプログラム。
JP2012074557A 2011-04-04 2012-03-28 リソグラフィプロセスを最適化する方法 Expired - Fee Related JP5501397B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161471652P 2011-04-04 2011-04-04
US61/471,652 2011-04-04

Publications (2)

Publication Number Publication Date
JP2012220955A JP2012220955A (ja) 2012-11-12
JP5501397B2 true JP5501397B2 (ja) 2014-05-21

Family

ID=46929021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012074557A Expired - Fee Related JP5501397B2 (ja) 2011-04-04 2012-03-28 リソグラフィプロセスを最適化する方法

Country Status (6)

Country Link
US (2) US8819601B2 (ja)
JP (1) JP5501397B2 (ja)
KR (1) KR101484146B1 (ja)
CN (1) CN102841509B (ja)
NL (1) NL2008311A (ja)
TW (1) TWI475334B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180021910A (ko) * 2015-08-21 2018-03-05 퀄컴 인코포레이티드 집적 회로 레이아웃에서 그룹 제약들을 할당하기 위한 시스템들 및 방법들

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2008957A (en) * 2011-07-08 2013-01-09 Asml Netherlands Bv Methods and systems for pattern design with tailored response to wavefront aberration.
US8473874B1 (en) 2011-08-22 2013-06-25 Cadence Design Systems, Inc. Method and apparatus for automatically fixing double patterning loop violations
US8516402B1 (en) * 2011-08-22 2013-08-20 Cadence Design Systems, Inc. Method and apparatus for automatically fixing double patterning loop violations
US9489479B2 (en) * 2012-05-04 2016-11-08 Asml Netherlands B.V. Rule and lithographic process co-optimization
JP6140954B2 (ja) * 2012-09-06 2017-06-07 キヤノン株式会社 マスクデータ作成方法、それを実行するプログラムおよび情報処理装置
CN103852970B (zh) * 2012-11-30 2016-08-17 上海华虹宏力半导体制造有限公司 两次图形化工艺方法
US20140358830A1 (en) 2013-05-30 2014-12-04 Synopsys, Inc. Lithographic hotspot detection using multiple machine learning kernels
SG11201602179WA (en) * 2013-10-01 2016-04-28 Asml Netherlands Bv Profile aware source-mask optimization
KR102253129B1 (ko) * 2014-02-07 2021-05-18 삼성전자주식회사 더블 패터닝 공정을 위한 디자인 레이아웃 디콤포지션 방법
KR102227127B1 (ko) 2014-02-12 2021-03-12 삼성전자주식회사 리소그래피 시뮬레이션을 이용한 디자인룰 생성 장치 및 방법
TWI624765B (zh) 2014-04-14 2018-05-21 Asml Netherlands B. V. 用以改良微影程序之電腦實施方法及電腦程式產品
US10191366B2 (en) * 2014-06-25 2019-01-29 Asml Netherlands B.V. Etch variation tolerant optimization
WO2016184664A1 (en) * 2015-05-20 2016-11-24 Asml Netherlands B.V. Coloring aware optimization
US10395001B2 (en) * 2015-11-25 2019-08-27 Synopsys, Inc. Multiple patterning layout decomposition considering complex coloring rules
US10416566B2 (en) 2015-12-14 2019-09-17 Asml Netherlands B.V. Optimization of source and bandwidth for new and existing patterning devices
CN109891319B (zh) * 2016-10-24 2023-11-10 Asml荷兰有限公司 用于优化图案化装置图案的方法
CN108020993B (zh) * 2016-10-31 2020-08-28 中国科学院微电子研究所 电路单元的特征化数据获取方法和系统
US10083270B2 (en) * 2016-12-14 2018-09-25 Taiwan Semiconductor Manufacturing Co., Ltd. Target optimization method for improving lithography printability
EP3379356A1 (en) * 2017-03-23 2018-09-26 ASML Netherlands B.V. Method of modelling lithographic systems for performing predictive maintenance
USD842126S1 (en) 2017-08-24 2019-03-05 Diane Breidenbach Container with roller
EP3688529B1 (en) 2017-09-27 2023-12-13 ASML Netherlands B.V. Method of determining control parameters of a device manufacturing process
WO2019121491A1 (en) * 2017-12-22 2019-06-27 Asml Netherlands B.V. Patterning process improvement involving optical aberration
KR102849510B1 (ko) 2019-09-03 2025-08-21 삼성전자주식회사 반도체 장치 및 레이아웃 설계 방법
KR102322886B1 (ko) * 2020-03-02 2021-11-05 인하대학교 산학협력단 산출 리소그래피를 위한 E-Beam 클러스터 구성 방법 및 장치
CN111399336B (zh) * 2020-04-17 2021-07-27 中国科学院上海光学精密机械研究所 基于轮廓表征的全芯片光源掩模优化关键图形筛选方法
CN111624850B (zh) * 2020-06-08 2021-07-27 中国科学院上海光学精密机械研究所 用于全芯片光源掩模优化的关键图形筛选方法
CN113126422B (zh) * 2021-03-01 2022-11-29 上海华力集成电路制造有限公司 改善金属线工艺热点的opc修正方法
WO2025216787A1 (en) * 2024-04-11 2025-10-16 Applied Materials, Inc. Using patterns as alignment markers
WO2025256852A1 (en) * 2024-06-12 2025-12-18 Asml Netherlands B.V. A metrology and modeling solution for spacer double patterning technology

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3202393B2 (ja) * 1993-03-19 2001-08-27 富士通株式会社 半導体装置の製造方法
JP4332331B2 (ja) 2002-08-05 2009-09-16 キヤノン株式会社 露光方法
SG146424A1 (en) * 2003-03-31 2008-10-30 Asml Masktools Bv Source and mask optimization
US7003758B2 (en) * 2003-10-07 2006-02-21 Brion Technologies, Inc. System and method for lithography simulation
CN100452057C (zh) * 2003-10-07 2009-01-14 睿初科技公司 用于平板印刷仿真的系统和方法
US7908572B2 (en) * 2004-10-15 2011-03-15 Takumi Technology Corporation Creating and applying variable bias rules in rule-based optical proximity correction for reduced complexity
US20070018286A1 (en) 2005-07-14 2007-01-25 Asml Netherlands B.V. Substrate, lithographic multiple exposure method, machine readable medium
EP1744214B1 (en) * 2005-07-15 2010-03-03 Imec Methods and systems for improved optical lithographic processing
US7695876B2 (en) * 2005-08-31 2010-04-13 Brion Technologies, Inc. Method for identifying and using process window signature patterns for lithography process control
JP4922112B2 (ja) 2006-09-13 2012-04-25 エーエスエムエル マスクツールズ ビー．ブイ． パターン分解フィーチャのためのモデルベースｏｐｃを行うための方法および装置
EP2093614A1 (en) * 2008-02-22 2009-08-26 Imec Split and design guidelines for double patterning
US8356261B1 (en) * 2009-07-02 2013-01-15 Asml Netherlands B.V. Determining the gradient and hessian of the image log slope for design rule optimization for accelerating source mask optimization (SMO)
NL2005523A (en) * 2009-10-28 2011-05-02 Asml Netherlands Bv Selection of optimum patterns in a design layout based on diffraction signature analysis.
US8415077B2 (en) * 2010-08-13 2013-04-09 International Business Machines Corporation Simultaneous optical proximity correction and decomposition for double exposure lithography
US8495528B2 (en) * 2010-09-27 2013-07-23 International Business Machines Corporation Method for generating a plurality of optimized wavefronts for a multiple exposure lithographic process
NL2007642A (en) * 2010-11-10 2012-05-14 Asml Netherlands Bv Optimization flows of source, mask and projection optics.
NL2007578A (en) * 2010-11-17 2012-05-22 Asml Netherlands Bv Pattern-independent and hybrid matching/tuning including light manipulation by projection optics.
EP2570854B1 (en) * 2011-09-16 2016-11-30 Imec Illumination-source shape definition in optical lithography
NL2009982A (en) * 2012-01-10 2013-07-15 Asml Netherlands Bv Source mask optimization to reduce stochastic effects.
US9940427B2 (en) * 2012-02-09 2018-04-10 Asml Netherlands B.V. Lens heating aware source mask optimization for advanced lithography
KR101757780B1 (ko) * 2012-05-31 2017-07-14 에이에스엠엘 네델란즈 비.브이. 구배-기반 패턴 및 평가 지점 선택

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180021910A (ko) * 2015-08-21 2018-03-05 퀄컴 인코포레이티드 집적 회로 레이아웃에서 그룹 제약들을 할당하기 위한 시스템들 및 방법들

Also Published As

Publication number Publication date
US8819601B2 (en) 2014-08-26
US20140365983A1 (en) 2014-12-11
US20120254813A1 (en) 2012-10-04
KR20120113198A (ko) 2012-10-12
CN102841509B (zh) 2015-07-08
JP2012220955A (ja) 2012-11-12
TWI475334B (zh) 2015-03-01
US9262579B2 (en) 2016-02-16
KR101484146B1 (ko) 2015-01-28
NL2008311A (en) 2012-10-08
TW201300963A (zh) 2013-01-01
CN102841509A (zh) 2012-12-26

Similar Documents

Publication Publication Date Title
JP5501397B2 (ja) リソグラフィプロセスを最適化する方法
JP5666609B2 (ja) 光源及びマスクの最適化のためのパターン選択方法
US10592633B2 (en) Fast freeform source and mask co-optimization method
JP5180359B2 (ja) 光源、マスクおよび投影光学系の最適化の流れ
KR102581877B1 (ko) 디바이스 제조 공정의 제어 파라미터들을 결정하는 방법
CN113454532A (zh) 训练机器学习模型以确定掩模的光学邻近效应校正的方法
US20210357566A1 (en) Methods for generating characteristic pattern and training machine learning model
CN113924525A (zh) 用于确定对掩模的特征的校正的方法
WO2016128392A1 (en) Image log slope (ils) optimization
CN111213090A (zh) 图案化过程的优化流程
KR102063229B1 (ko) 소스 방사선의 각도 분포의 다중-샘플링을 사용하는 리소그래피의 시뮬레이션
TWI752652B (zh) 在裝置製程中的方法、非暫態電腦可讀媒體、及組態以執行該方法的系統
US20250189881A1 (en) Lithographic pattern representation with curvilinear elements

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140311

R150 Certificate of patent or registration of utility model

Ref document number: 5501397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees