CN103852970B - 两次图形化工艺方法 - Google Patents
两次图形化工艺方法 Download PDFInfo
- Publication number
- CN103852970B CN103852970B CN201210506248.6A CN201210506248A CN103852970B CN 103852970 B CN103852970 B CN 103852970B CN 201210506248 A CN201210506248 A CN 201210506248A CN 103852970 B CN103852970 B CN 103852970B
- Authority
- CN
- China
- Prior art keywords
- domain
- time
- groove
- opc
- bargraphs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明公开了一种两次图形化工艺方法,在制作掩膜版过程中在版图分拆后通过将沟槽图形部分所对应的版图进行布尔运算变换为线条图形,之后再采用线条图形的OPC模型对沟槽图形进行OPC修正。本发明不必对沟槽图形重新建立OPC模型,能简化版图的OPC模型,从而能降低分拆后的版图的OPC修正的复杂性,能大大降低掩膜版制作的难度、提高掩膜版制作的成功率,能提高LELE方法的实用性,使LELE方法能真正实用。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法,特别是涉及一种两次图形化工艺方法。
背景技术
随着超大规模半导体集成电路制造工艺的发展,单位面积的晶体管个数不断增加,相对应的单个晶体管的尺寸在不断缩小。而主流的图形化技术主要通过光刻实现。而随着设计尺寸的不断缩小,晶体管尺寸越来越接近于光学分辨的极限。当设计图形的最小分辨率低于光刻工艺的物理分辨极限时,一次光刻已经无法实现图形化,如对应现有193nm的ArF光刻技术,通过调整数值孔径(NA),所能达到的光刻工艺的物理分辨极限为28纳米;而13.5nm的EUV光刻技术现在还未成熟,所以现有技术中采用193nm的ArF光刻技术和13.5nm的EUV光刻技术都无法实现节点28nm以下的单次光刻工艺(Single Exposure/Single Patterning)。所以,现有技术中当设计图形的最小分辨率低于光刻工艺的物理分辨极限时需要使用两次图形化技术(DPT-Double Patterning Technology)。
现有两次图形化工艺包括多种,其中采用LELE(Litho-Etch-Litho-Etch,光刻-刻蚀-光刻-刻蚀)工艺的两次图形化工艺方法是现有多种两次图形化工艺方法中比较常见和容易实现的一种。LELE工艺方法需要将将版图拆分为两部分,然后分别通过两个分离的光刻刻蚀步骤各产生其中的一部分图形。
对于LELE技术,最难的在于版图的分拆方法和对分拆之后的版图进行光学临近效应修正(Optical Proximity Correction,OPC),以及之后的全芯片的OPC验证(OPCverify/Layout Rule Check)。
根据版图的拆分方法不同,现有LELE工艺方法通常有两种实现方法,分别为线条-线条(Line/Line,LL)方法和线条-沟槽(Line/Space,LS)方法。其中LL方法较为常见,如图1A至图1C所示,是现有采用LELE工艺的两次图形化工艺方法中的LL工艺中的版图分拆示意图;如图1A所示,栅极102A和102B跨越于有源区101上方,进行版图拆分时要分别将栅极102A和栅极102B的图形拆开。如图1B所示,在拆分后的版图1中只含有栅极102A的线条图形;如图1C所示,在拆分后的版图2中只含有栅极102B的线条图形。采用LL工艺方法的好处是分拆以后的版图1和2均为线条图形即栅极102A和102B对应的版图都为线条图形,这样版图1和版图2的模型相似度较高,通常可以通用OPC模型即版图1和版图2的OPC模型能够相同,这样在进行版图1和版图2的OPC修正时算法复杂度较低。但采用LL工艺方法的缺点在于光刻刻蚀工艺较难,因为在第一次刻蚀后存在较大的高度差,再次形成线条图形时,很容易发生线条倾倒(Collapse),且该问题在栅极线条的关键尺寸(CD)尺寸很小时基本无法克服。
如图2A至图2C所示,是现有采用LELE工艺的两次图形化工艺方法中的LS工艺中的版图分拆示意图;如图2A所示,栅极202A和202B跨越于有源区201上方,进行版图拆分时要分别将栅极202A和栅极202B的图形拆开。如图2B所示,在拆分后的版图1中只含有线条图形203,线条图形203的线宽尺寸大于栅极202A和栅极202B的线宽尺寸;如图1C所示,在拆分后的版图2中只含有沟槽图形204,沟槽图形204能够对线条图形203进行分割,由分割后的线条图形203来形成栅极202A和栅极202B的图形。这种方法的光刻刻蚀的工艺难度较低,不用形成很小尺寸的线条图形。但缺点在于版图1所定义的第一次图形为线条,版图1所定义的第二次图形为沟槽,两者的光学临近效应修正模型不同,即版图1和版图2要分别采用不同的OPC模型进行OPC修正,这会大大增加OPC修正的难度,所以图形分拆后的OPC修正以及正确性验证(OPC-Verify)非常困难。
LELE的LS方法中OPC算法复杂的原因在于,传统的OPC修正和光学模拟方法均基于光刻胶的光酸等效高斯扩散模型,即认为曝光后在光刻胶中的光酸产生后的扩散行为在明场和暗场下是相同的,但事实上很多文献都已经报道了该理论是不准确的。这就导致了目前绝大多数主流OPC工具和光学模拟方法无法同时适用于LS情形,因为现有的OPC模型的建立和光酸等效扩散长度的测量通常都是针对线条图形的,当需要对沟槽图形进行OPC修正时会面临两个技术问题,问题一必须基于沟槽图形(space)重新建模即需重新单独建立沟槽图形的OPC模型,这会导致LELE的LS方法中两个模型不一致。问题二,现有的OPC模型对space部分的理论模型因为不符合实际,因此对线条的CD控制比较粗糙,因此现有LS方法通常用来切断场区上方的栅极图形,而非有源区的栅极图形。
基于LS的LELE技术引入的图形分离算法和其对应的OPC修正算法会变得非常复杂,之后的出光刻版前的OPCV和LRC因为算法复杂度太高,数据量太大导致很难进行,因此使用LS的LELE技术的产品,其前期设计和OPC修正,及出板即制作分离后的版图所对应的掩膜版的技术难度大和成功率很低。这大大制约了LS的LELE技术的使用和推广。
发明内容
本发明所要解决的技术问题是提供一种两次图形化工艺方法,能简化制作掩膜版过程中OPC模型、降低分拆后的版图的OPC修正的复杂性,以及能降低掩膜版制作的难度、提高掩膜版制作的成功率,能提高LELE方法的实用性。
为解决上述技术问题,本发明提供的两次图形化工艺方法采用如下方法制作掩膜版:
步骤一、将设计版图分拆成第一部分版图和第二部分版图,所述第一部分版图对应于一次成形图形,所述第二部分版图对应于两次成形图形。分拆方法为:
首先计算光刻设备的分辨率:p1=k1*λ/NA,其中p1为光刻设备所能分辨的空间周期的一半,k1为工艺参数且k1=0.25~0.28,λ为曝光波长,NA为光刻设备透镜组的数值孔径。
其次进行如下比较,所述第一部分版图的空间周期的一半P2≥p1,所述第二部分版图的空间周期的一半P3<p1。
步骤二、将所述第二部分版图分拆成第一子部分版图和第二子部分版图,所述第一子部分版图对应所述第二部分版图的第一次图形化时的第一线条图形,所述第二子部分版图对应所述第二部分版图的第二次图形化时的第一沟槽图形,所述第一沟槽图形用于对所述第一线条图形进行分割。
步骤三、将所述第一部分版图和所述第一子部分版图合并为版图一,使用OPC模型对所述版图一进行OPC修正。
步骤四、将除去了所述版图一后的所述设计版图和所述第二子部分版图合并为版图二。
步骤五、对所述版图二设置阻挡层,该阻挡层对所述版图二中所述第二子部分版图以外的图形部分进行阻挡,使后续对所述版图二所做的运算仅作用于所述第二子部分版图,阻挡的图形部分不进行后续运算。
步骤六、对所述版图二的未被阻挡的图形部分进行第一次布尔运算,将所述第二子部分版图的第一沟槽图形转换为第二线条图形,转换时仅对图形的不透明和透明的属性进行变换,图形的关键尺寸不做变换。
步骤七、使用和步骤三中相同的所述OPC模型对进行了第一次布尔运算的所述版图二进行OPC修正。
步骤八、对OPC修改后的所述版图二的未被阻挡的图形部分进行第二次布尔运算,将所述第二子部分版图的所述第二线条图形转换回所述第一沟槽图形,转换时仅对图形的不透明和透明的属性进行变换,图形的关键尺寸不做变换。
步骤九、将所述版图一制作成掩膜版一,将所述版图二制作成掩膜版二。
进一步的改进是,两次图形化工艺为采用LELE工艺的两次图形化工艺,所述LELE工艺包括依次进行的光刻、刻蚀、光刻和刻蚀。
进一步的改进是,所述LELE工艺的工艺流程包括:
第一步、在半导体衬底上形成第一光刻胶层,利用所述掩膜版一对所述第一光刻胶层进行曝光并形成第一光刻胶图形;
第二步、利用所述第一光刻胶图形为掩模对所述半导体衬底进行刻蚀形成第一次图形,所述第一次图形包括所述第一部分版图所定义图形、以及所述第一子部分版图所定义的第一线条图形;
第三步、去除所述第一光刻胶层并在所述半导体衬底上形成填充材料将所述第一次图形进行全面保护;
第四步、在所述填充材料上形成第二光刻胶层,利用所述掩膜版二对所述第二光刻胶层进行曝光并形成第二光刻胶图形;
第五步、利用所述第二光刻胶图形为掩模依次对所述填充材料和所述半导体衬底进行刻蚀形成第二次图形,所述第二次图形包括所述第二子部分版图的所述第一沟槽图形,所述第二次图形的所述第一沟槽图形对所述第一次图形的所述第一线条图形进行分割,分割后,在所述第一部分版图所定义图形之外形成由所述第一次图形和所述第二次图形叠加而成的所述第二部分版图所定义图形。
进一步的改进是,所述第一光刻胶层和所述第二光刻胶层的材料相同。
进一步的改进是,所述第一光刻胶层的光刻胶材料在透光率大于60%时的等效光酸扩散长度和透光率小于40%时的等效光酸扩散长度的差值小于10纳米;所述第二光刻胶层的光刻胶材料在透光率大于60%时的等效光酸扩散长度和透光率小于40%时的等效光酸扩散长度的差值小于10纳米。
进一步的改进是,所述版图二的所述第一沟槽图形跨过有源区、且所述第一沟槽图形为半导体器件的沟道的组成部分。
进一步的改进是,在步骤六的所述第一次布尔运算之后、步骤七的对所述版图二进行OPC修正之前,还包括采用基于规则的OPC修正方法(rule base OPC)对所述第一次布尔运算后得到的所述第二线条图形的关键尺寸进行校准。
本发明在制作掩膜版过程中在版图分拆后通过将沟槽图形部分所对应的版图进行布尔运算变换为线条图形后再进行OPC修正,能使沟槽图形的版图的OPC修正也采用和线条图形相同的OPC模型,从而能简化版图的OPC模型,不必对沟槽图形重新建立OPC模型,也能降低分拆后的版图的OPC修正的复杂性;还能避免沟槽图形重新建立OPC模型所带来的理论模型和实际有较大偏差、以及由此带来的对线条图形的CD控制比较粗糙的缺点,从而能提高沟槽图形的精度,使LS工艺方法还能应用于有源区的栅极图形。本发明通过简化第二次的沟槽图形的OPC模型、降低第二次的沟槽图形的OPC修正的复杂性,能大大降低掩膜版制作的难度、提高掩膜版制作的成功率,也能提高LELE方法的实用性,使LELE方法能真正实用。
同时,本发明通过使用在明场和暗场光酸扩散长度基本一致的光刻胶,能克服现有OPC技术中对于光酸等效扩散长度的不当处理,从而能使模型精确度更高。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1A-图1C是现有采用LELE工艺的两次图形化工艺方法中的LL工艺中的版图分拆示意图;
图2A-图2C是现有采用LELE工艺的两次图形化工艺方法中的LS工艺中的版图分拆示意图;
图3是本发明实施例两次图形化工艺方法中制作掩膜版的流程图;
图4A-图4D是本发明实施例两次图形化工艺方法的LELE工艺过程中的器件结构示意图。
具体实施方式
如图3所示,是本发明实施例两次图形化工艺方法中制作掩膜版的流程图;本发明实施例两次图形化工艺方法采用如下方法制作掩膜版:
步骤一、将设计版图分拆成第一部分版图和第二部分版图,所述第一部分版图对应于一次成形图形,所述第二部分版图对应于两次成形图形。分拆方法为:
首先计算光刻设备的分辨率:p1=k1*λ/NA,其中p1为光刻设备所能分辨的空间周期的一半,k1为工艺参数且k1=0.25~0.28,λ为曝光波长,NA为光刻设备透镜组的数值孔径。
其次进行如下比较,所述第一部分版图的空间周期的一半P2≥p1,所述第二部分版图的空间周期的一半P3<p1。
步骤二、将所述第二部分版图分拆成第一子部分版图和第二子部分版图,所述第一子部分版图对应所述第二部分版图的第一次图形化时的第一线条图形,所述第二子部分版图对应所述第二部分版图的第二次图形化时的第一沟槽图形,所述第一沟槽图形用于对所述第一线条图形进行分割。
所述第二子部分版图的所述第一沟槽图形跨过有源区、且所述第一沟槽图形为半导体器件的沟道的组成部分。
步骤三、将所述第一部分版图和所述第一子部分版图合并为版图一,使用OPC模型对所述版图一进行OPC修正。
步骤四、将除去了所述版图一后的所述设计版图和所述第二子部分版图合并为版图二。
步骤五、对所述版图二设置阻挡层,该阻挡层对所述版图二中所述第二子部分版图以外的图形部分进行阻挡,使后续对所述版图二所做的运算仅作用于所述第二子部分版图,阻挡的图形部分不进行后续运算。
步骤六、对所述版图二的未被阻挡的图形部分进行第一次布尔运算,将所述第二子部分版图的第一沟槽图形转换为第二线条图形,转换时仅对图形的不透明和透明的属性进行变换,图形的关键尺寸不做变换。
在其它实施例中,也能包括采用基于规则的OPC修正方法对所述第一次布尔运算后得到的所述第二线条图形的关键尺寸进行校准。
步骤七、使用和步骤三中相同的所述OPC模型对进行了第一次布尔运算的所述版图二进行OPC修正。
步骤八、对OPC修改后的所述版图二的未被阻挡的图形部分进行第二次布尔运算,将所述第二子部分版图的所述第二线条图形转换回所述第一沟槽图形,转换时仅对图形的不透明和透明的属性进行变换,图形的关键尺寸不做变换。
步骤九、将所述版图一制作成掩膜版一,将所述版图二制作成掩膜版二。
本发明实施例两次图形化工艺为采用LELE工艺的两次图形化工艺,所述LELE工艺包括依次进行的光刻、刻蚀、光刻和刻蚀。具体为,如图4A至图4D所示,是本发明实施例两次图形化工艺方法的LELE工艺过程中的器件结构示意图,所述LELE工艺的工艺流程包括:
第一步、如图4A所示,在半导体衬底1上形成栅极多晶硅,并在所述栅极多晶硅上形成第一光刻胶层3,利用所述掩膜版一对所述第一光刻胶层3进行曝光并形成第一光刻胶图形。所述第一光刻胶层3的光刻胶材料在透光率大于60%时的等效光酸扩散长度和透光率小于40%时的等效光酸扩散长度的差值小于10纳米。
第二步、如图4A所示,利用所述第一光刻胶图形为掩模对所述半导体衬底1进行刻蚀形成第一次图形,所述第一次图形包括所述第一部分版图所定义图形、以及所述第一子部分版图所定义的第一线条图形。所述第一部分版图所定义图形形成于所述半导体衬底1的区域1A中,包括栅极2A。所述第一子部分版图所定义的第一线条图形形成于所述半导体衬底1的区域1B中,包括栅极2B。
第三步、如图4B所示,去除所述第一光刻胶层3并在所述半导体衬底1上形成填充材料4将所述第一次图形进行全面保护。
第四步、如图4C所示,在所述填充材料4上形成第二光刻胶层5,利用所述掩膜版二对所述第二光刻胶层5进行曝光并形成第二光刻胶图形。所述第一光刻胶层3和所述第二光刻胶层4的材料相同。所述第二光刻胶层4的光刻胶材料在透光率大于60%时的等效光酸扩散长度和透光率小于40%时的等效光酸扩散长度的差值小于10纳米。本发明实施例通过使用在明场和暗场光酸扩散长度基本一致的光刻胶,能克服现有OPC技术中对于光酸等效扩散长度的不当处理,从而能使模型精确度更高。对于不满足条件的光刻胶,则不适合用本发明方法进行处理。
第五步、如图4D所示,利用所述第二光刻胶图形为掩模依次对所述填充材料4和所述半导体衬底1进行刻蚀形成第二次图形,所述第二次图形包括所述第二子部分版图的所述第一沟槽图形2C。所述第二次图形的所述第一沟槽图形2C对所述第一次图形的所述第一线条图形即所述栅极2B进行分割,分割后,在所述第一部分版图所定义图形之外形成由所述第一次图形和所述第二次图形叠加而成的所述第二部分版图所定义图形。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (4)
1.一种两次图形化工艺方法,其特征在于,采用如下方法制作掩膜版:
步骤一、将设计版图分拆成第一部分版图和第二部分版图,所述第一部分版图对应于一次成形图形,所述第二部分版图对应于两次成形图形;分拆方法为:
首先计算光刻设备的分辨率:p1=k1*λ/NA,其中p1为光刻设备所能分辨的空间周期的一半,k1为工艺参数,λ为曝光波长,NA为光刻设备透镜组的数值孔径;
其次进行如下比较,所述第一部分版图的空间周期的一半P2≥p1,所述第二部分版图的空间周期的一半P3<p1;
步骤二、将所述第二部分版图分拆成第一子部分版图和第二子部分版图,所述第一子部分版图对应所述第二部分版图的第一次图形化时的第一线条图形,所述第二子部分版图对应所述第二部分版图的第二次图形化时的第一沟槽图形,所述第一沟槽图形用于对所述第一线条图形进行分割;
步骤三、将所述第一部分版图和所述第一子部分版图合并为版图一,使用OPC模型对所述版图一进行OPC修正;
步骤四、将除去了所述版图一后的所述设计版图和所述第二子部分版图合并为版图二;
步骤五、对所述版图二设置阻挡层,该阻挡层对所述版图二中所述第二子部分版图以外的图形部分进行阻挡,使后续对所述版图二所做的运算仅作用于所述第二子部分版图,阻挡的图形部分不进行后续运算;
步骤六、对所述版图二的未被阻挡的图形部分进行第一次布尔运算,将所述第二子部分版图的第一沟槽图形转换为第二线条图形,转换时仅对图形的不透明和透明的属性进行变换,图形的关键尺寸不做变换;
步骤七、使用和步骤三中相同的所述OPC模型对进行了第一次布尔运算的所述版图二进行OPC修正;
步骤八、对OPC修改后的所述版图二的未被阻挡的图形部分进行第二次布尔运算,将所述第二子部分版图的所述第二线条图形转换回所述第一沟槽图形,转换时仅对图形的不透明和透明的属性进行变换,图形的关键尺寸不做变换;
步骤九、将所述版图一制作成掩膜版一,将所述版图二制作成掩膜版二;
两次图形化工艺为采用LELE工艺的两次图形化工艺,所述LELE工艺包括依次进行的光刻、刻蚀、光刻和刻蚀;所述LELE工艺的工艺流程包括:
第一步、在半导体衬底上形成第一光刻胶层,利用所述掩膜版一对所述第一光刻胶层进行曝光并形成第一光刻胶图形;
第二步、利用所述第一光刻胶图形为掩模对所述半导体衬底进行刻蚀形成第一次图形,所述第一次图形包括所述第一部分版图所定义图形、以及所述第一子部分版图所定义的第一线条图形;
第三步、去除所述第一光刻胶层并在所述半导体衬底上形成填充材料将所述第一次图形进行全面保护;
第四步、在所述填充材料上形成第二光刻胶层,利用所述掩膜版二对所述第二光刻胶层进行曝光并形成第二光刻胶图形;
第五步、利用所述第二光刻胶图形为掩模依次对所述填充材料和所述半导体衬底进行刻蚀形成第二次图形,所述第二次图形包括所述第二子部分版图的所述第一沟槽图形,所述第二次图形的所述第一沟槽图形对所述第一次图形的所述第一线条图形进行分割,分割后,在所述第一部分版图所定义图形之外形成由所述第一次图形和所述第二次图形叠加而成的所述第二部分版图所定义图形;
所述第一光刻胶层和所述第二光刻胶层的材料相同;
所述第一光刻胶层的光刻胶材料在透光率大于60%时的等效光酸扩散长度和透光率小于40%时的等效光酸扩散长度的差值小于10纳米;
所述第二光刻胶层的光刻胶材料在透光率大于60%时的等效光酸扩散长度和透光率小于40%时的等效光酸扩散长度的差值小于10纳米;
所述等效光酸扩散长度为基于光刻胶的光酸等效高斯扩散模型的光酸扩散长度。
2.如权利要求1所述的方法,其特征在于:所述版图二的所述第一沟槽图形跨过有源区、且所述第一沟槽图形为半导体器件的沟道的组成部分。
3.如权利要求1所述的方法,其特征在于:在步骤六的所述第一次布尔运算之后、步骤七的对所述版图二进行OPC修正之前,还包括采用基于规则的OPC修正方法对所述第一次布尔运算后得到的所述第二线条图形的关键尺寸进行校准。
4.如权利要求1所述的方法,其特征在于:k1的值为0.25~0.28。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210506248.6A CN103852970B (zh) | 2012-11-30 | 2012-11-30 | 两次图形化工艺方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210506248.6A CN103852970B (zh) | 2012-11-30 | 2012-11-30 | 两次图形化工艺方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103852970A CN103852970A (zh) | 2014-06-11 |
CN103852970B true CN103852970B (zh) | 2016-08-17 |
Family
ID=50860814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210506248.6A Active CN103852970B (zh) | 2012-11-30 | 2012-11-30 | 两次图形化工艺方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103852970B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9910348B2 (en) * | 2015-06-30 | 2018-03-06 | Globalfoundries Inc. | Method of simultaneous lithography and etch correction flow |
CN109696797B (zh) * | 2017-10-24 | 2022-04-22 | 中芯国际集成电路制造(天津)有限公司 | Lele双重图形工艺方法 |
CN108376644B (zh) * | 2018-03-05 | 2020-06-02 | 成都海威华芯科技有限公司 | 一种半导体晶圆孔洞制作方法 |
CN109583150B (zh) * | 2019-01-30 | 2024-05-17 | 贵州华芯半导体技术有限公司 | 用于寄生参数提取的添加的版图单元及寄生参数提取方法 |
CN111240160B (zh) * | 2020-03-24 | 2022-08-09 | 上海华力集成电路制造有限公司 | 巨型版图拆分边界二次曝光模拟及光学近邻修正方法 |
CN111781801B (zh) * | 2020-06-23 | 2021-07-23 | 南京诚芯集成电路技术研究院有限公司 | 一种用于掩模制造和激光直写光刻的双重直写方法 |
CN112731758B (zh) * | 2021-01-08 | 2022-12-09 | 长鑫存储技术有限公司 | 切割道标记及光刻掩膜版版图的设计方法、设计装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8028253B2 (en) * | 2007-04-02 | 2011-09-27 | Synopsys, Inc. | Method and apparatus for determining mask layouts for a multiple patterning process |
US20110081618A1 (en) * | 2009-10-06 | 2011-04-07 | Nanya Technology Corporation | Litho-litho etch (lle) double patterning methods |
US8133661B2 (en) * | 2009-10-21 | 2012-03-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Superimpose photomask and method of patterning |
NL2008311A (en) * | 2011-04-04 | 2012-10-08 | Asml Netherlands Bv | Integration of lithography apparatus and mask optimization process with multiple patterning process. |
-
2012
- 2012-11-30 CN CN201210506248.6A patent/CN103852970B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN103852970A (zh) | 2014-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103852970B (zh) | 两次图形化工艺方法 | |
US6470489B1 (en) | Design rule checking system and method | |
US8745554B2 (en) | Practical approach to layout migration | |
KR20010024113A (ko) | 마스크 묘사 시스템에서 데이터 계층 유지보수를 위한방법 및 장치 | |
JP2015028636A (ja) | 半導体装置の製造方法 | |
KR20010024116A (ko) | 데이터 계층 레이아웃 교정 및 검증 방법과, 그 장치들 | |
CN108932360B (zh) | 集成电路及其制造方法 | |
US20200350306A1 (en) | Layout modification method for exposure manufacturing process | |
CN106469235A (zh) | 集成电路方法以及集成电路设计系统 | |
CN108962888B (zh) | 半导体结构及产生半导体装置的布局图的方法 | |
TW201810096A (zh) | 積體電路元件之多重圖案化方法 | |
CN109782529A (zh) | 掩模制造方法 | |
US11816414B2 (en) | Automatic generation of sub-cells for an analog integrated circuit | |
CN106094421A (zh) | 用于执行版图 opc 处理的方法 | |
US11150551B2 (en) | Method for optical proximity correction in which consistency is maintained and method for manufacturing mask using the same | |
CN101976017B (zh) | 一种用于光学邻近校正的区别化层次处理方法 | |
US8108803B2 (en) | Geometry based electrical hotspot detection in integrated circuit layouts | |
JP2006276491A (ja) | マスクパターン補正方法、及びフォトマスク作製方法 | |
TWI465839B (zh) | 產生輔助圖案的方法 | |
US20120102441A1 (en) | Marker layer to facilitate mask build with interactive layers | |
CN114556210A (zh) | 在校正光刻掩模中使用掩模制造模型 | |
US8972912B1 (en) | Structure for chip extension | |
US20120198394A1 (en) | Method For Improving Circuit Design Robustness | |
TW202230693A (zh) | 積體電路以及積體電路的形成方法 | |
CN210776174U (zh) | 组合光罩 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |