KR20120096390A - 게이트 구동회로 - Google Patents

게이트 구동회로 Download PDF

Info

Publication number
KR20120096390A
KR20120096390A KR1020110066276A KR20110066276A KR20120096390A KR 20120096390 A KR20120096390 A KR 20120096390A KR 1020110066276 A KR1020110066276 A KR 1020110066276A KR 20110066276 A KR20110066276 A KR 20110066276A KR 20120096390 A KR20120096390 A KR 20120096390A
Authority
KR
South Korea
Prior art keywords
turned
output
stage
switching element
voltage
Prior art date
Application number
KR1020110066276A
Other languages
English (en)
Other versions
KR101849571B1 (ko
Inventor
장용호
최승찬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to TW101105623A priority Critical patent/TWI475536B/zh
Priority to CN201210042764.8A priority patent/CN102651207B/zh
Priority to US13/402,017 priority patent/US8604858B2/en
Publication of KR20120096390A publication Critical patent/KR20120096390A/ko
Application granted granted Critical
Publication of KR101849571B1 publication Critical patent/KR101849571B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 게이트 구동회로에 관한 것으로, 특히 세트 노드의 전압으로부터 전하의 누출을 방지함으로써 스테이지로부터의 출력을 안정화시킬 수 있는 게이트 구동회로에 관한 것으로, 서로 다른 위상을 갖는 n개(n은 2이상의 자연수)의 출력제어용 클럭펄스들을 출력하는 제 1 클럭발생기; 서로 다른 위상을 가지며 하이구간이 일정 부분 중첩하는 m*n개(m은 자연수)의 출력용 클럭펄스들을 생성하고, 상기 m*n개의 출력용 클럭펄스들을 위상순으로 배열하고 이들을 n개씩 묶어 n개의 출력용 클럭펄스들을 갖는 m개의 그룹을 생성하고, 각 그룹의 k번째의 위상순서를 갖는 출력용 클럭펄스들의 라이징에지가 상기 n개의 출력제어용 클럭펄스들 중 k번째 위상순서를 갖는 출력제어용 클럭펄스의 하이구간내에 위치하도록 m*n개의 출력용 클럭펄스들을 출력하는 제 2 클럭발생기; 상기 제 1 클럭발생기로부터의 n개의 출력제어용 클럭펄스들 및 상기 제 2 클럭발생기로부터의 m*n개의 출력용 클럭펄스들을 공급받아 다수의 스캔펄스들을 순차적으로 출력하는 쉬프트 레지스터를 포함함을 특징으로 한다.

Description

게이트 구동회로{GATE DRIVING CIRCUIT}
본 발명은 게이트 구동회로에 관한 것으로, 특히 세트 노드의 전압으로부터 전하의 누출을 방지함으로써 스테이지로부터의 출력을 안정화시킬 수 있는 게이트 구동회로에 관한 것이다.
쉬프트 레지스터는 다수의 스캔펄스들을 차례로 출력하여 액정표시장치와 같은 표시장치의 게이트 라인들을 순차적으로 구동한다. 이를 위해 이 쉬프트 레지스터는 내부에 다수의 스위칭소자들을 포함하는 바, 이 스위칭소자는 산화물 반도체 트랜지스터(oxide transistor)가 사용될 수 있다.
도 1은 종래의 산화물 반도체 트랜지스터의 온도에 따른 게이트 전압과 드레인 전류간의 관계 특성을 나타낸 도면이다.
N타입의 산화물 반도체 트랜지스터가 쉬프트 레지스터에 사용될 경우, 이의 문턱전압이 양의 값을 갖는 것이 바람직하다. 그러나, 도 1에 도시된 바와 같이, 온도가 증가할수록 산화물 반도체 트랜지스터의 문턱전압이 음의 방향으로 이동하게 되는 바, 이로 인해 쉬프트 레지스터의 출력기간에 턴-오프되어야 할 N타입의 산화물 반도체 트랜지스터가 높은 온도에서 정상적으로 턴-오프되지 않아 누설 전류를 발생시키게되며, 이 누설 전류로 인해 세트 노드의 전압이 낮아지게 되어 쉬프트 레지스터의 출력이 정상적으로 발생되지 않는 문제점이 발생된다.
도 2는 종래의 산화물 반도체 트랜지스터의 문턱전압의 변화에 따른 세트 노드의 전압 및 스캔펄스 전압을 나타낸 도면이다.
도 2의 (a)에 도시된 바와 같이, 산화물 반도체 트랜지스터의 문턱전압이 -1일 경우 이의 누설 전류에 의해 세트 노드의 전압이 빠른 속도로 하강하게 되어 출력, 즉 스캔펄스의 전압 역시 빠른 속도로 하강하고 있음을 알 수 있다.
또한 도 2의(b)에 도시된 바와 같이, 산화물 반도체 트랜지스터의 문턱전압이 -3일 경우 이의 누설 전류가 더 증가하여 세트 노드의 전압이 상승조차 되지 않고, 이로 인해 스캔펄스가 전혀 발생되지 않음을 알 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 출력을 담당하는 풀업 스위칭소자에 공급되는 클럭펄스와 세트 노드의 충/방전을 담당하는 스위칭소자들에 공급되는 클럭펄스가 서로 다른 형태의 파형을 갖도록 하여 세트 노드로부터의 누설 전류를 방지함으로써 정상적으로 발생시킬 수 있는 게이트 구동회로를 제공하는데 그 목적이 있다.
상술된 목적을 달성하기 위한 본 발명에 따른 게이트 구동회로는, 서로 다른 위상을 갖는 n개(n은 2이상의 자연수)의 출력제어용 클럭펄스들을 출력하는 제 1 클럭발생기; 서로 다른 위상을 가지며 하이구간이 일정 부분 중첩하는 m*n개(m은 자연수)의 출력용 클럭펄스들을 생성하고, 상기 m*n개의 출력용 클럭펄스들을 위상순으로 배열하고 이들을 n개씩 묶어 n개의 출력용 클럭펄스들을 갖는 m개의 그룹을 생성하고, 각 그룹의 k번째의 위상순서를 갖는 출력용 클럭펄스들의 라이징에지가 상기 n개의 출력제어용 클럭펄스들 중 k번째 위상순서를 갖는 출력제어용 클럭펄스의 하이구간내에 위치하도록 m*n개의 출력용 클럭펄스들을 출력하는 제 2 클럭발생기; 상기 제 1 클럭발생기로부터의 n개의 출력제어용 클럭펄스들 및 상기 제 2 클럭발생기로부터의 m*n개의 출력용 클럭펄스들을 공급받아 다수의 스캔펄스들을 순차적으로 출력하는 쉬프트 레지스터를 포함함을 특징으로 한다.
상기 n개의 출력제어용 클럭펄스들 및 m*n개의 출력용 클럭펄스들 각각은 주기적으로 발생되는 다수의 임펄스들을 포함하며; j번째(j는 m과 같거나 작은 자연수) 그룹에 속하며 k번째 위상순서를 갖는 출력용 클럭펄스에 포함된 임펄스의 라이징에지가, 상기 k번째 위상순서를 갖는 출력제어용 클럭펄스의 임펄스의 하이구간내에 위치함을 특징으로 한다.
m*n번째 출력용 클럭펄스는 더미 임펄스를 더 포함하며; 상기 더미 임펄스는 첫 번째 출력용 클럭펄스보다 앞선 위상을 갖는 스타트 펄스와 동일한 출력 타이밍을 갖는 것을 특징으로 한다.
상기 n개의 출력제어용 클럭펄스의 각 로우구간의 전압이 상기 m*n개의 출력용 클럭펄스의 각 로우구간의 전압보다 작거나 같은 것을 특징으로 한다.
상기 m*n개의 출력용 클럭펄스들 각각은 상기 n개의 출력제어용 클럭펄스들 중 적어도 어느 하나의 클럭펄스와 중첩하지 않는 것을 특징으로 한다.
상기 쉬프트 레지스터는 스캔펄스들을 순차적으로 출력하는 다수의 스테이지들을 포함하며; 상기 각 스테이지는 자신의 출력단자를 통해 스캔펄스를 출력하며; 상기 n개의 출력제어용 클럭펄스들은 n개의 출력제어용클럭라인들을 통해 전송되며; 상기 m*n개의 출력용 클럭펄스들은 m*n개의 출력용클럭라인들을 통해 전송되며; p번째(p는 자연수) 스테이지는, 상기 n개의 출력제어용 클럭펄스들 중 어느 하나에 따라 턴-온 또는 턴-오프되며, 턴-온시 p-q번째(q는 p보다 작은 자연수) 스테이지의 출력단자 및 스타트 펄스를 전송하는 스타트전송라인 중 어느 하나와 세트 노드를 서로 연결하는 제 1 스위칭소자; 상기 n개의 출력제어용 클럭펄스들 중 어느 하나에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드와 제 1 방전용전압을 전송하는 제 1 방전용전원라인을 서로 연결하는 제 2 스위칭소자; 상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 출력용클럭라인과 p번째 스테이지의 출력단자를 서로 연결하는 풀업 스위칭소자를 포함하며; 상기 출력용 클럭펄스의 하이구간과 제 2 스위칭소자에 공급되는 출력제어용 클럭펄스의 하이구간이 중첩하지 않으며; 상기 n개의 출력제어용 클럭펄스들 각각의 로우구간의 전압이 제 1 방전용전압보다 작거나 같으며; 상기 p-q번째 스테이지에 공급되는 출력용 클럭펄스의 하이구간과 상기 p번째 스테이지에 공급되는 출력용 클럭펄스의 하이구간이 일부 중첩하며; 상기 풀업 스위칭소자에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치함을 특징으로 한다.
상기 q는 1 및 2 중 어느 하나인 것을 특징으로 한다.
상기 p번째 스테이지는, 어느 하나의 출력용클럭라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전압을 전송하는 충전용전원라인과 리세트 노드를 서로 연결하는 제 3 스위칭소자; 상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 4 스위칭소자; 및, 상기 리세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전압을 전송하는 제 3 방전용전원라인을 서로 연결하는 풀다운 스위칭소자를 더 포함하며; 상기 풀업 스위칭소자와 제 3 스위칭소자가 동일한 출력용 클럭펄스를 공급받는 것을 특징으로 한다.
상기 p번째 스테이지는, p+r번째(r은 자연수) 스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드와 상기 제 1 방전용전원라인을 서로 연결하는 제 5 스위칭소자; 상기 p번째 스테이지의 출력단자에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전원라인을 서로 연결하는 제 6 스위칭소자; 상기 p+r번째 스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전원라인을 서로 연결하는 제 7 스위칭소자; 및, 상기 p-s번째(s는 자연수) 스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 충전용전원라인과 세트 노드를 서로 연결하는 제 8 스위칭소자 중 적어도 어느 하나를 더 포함함을 특징으로 한다.
상기 m*n개의 출력용 클럭펄스들 각각의 하이구간의 전압이 상기 n개의 출력제어용 클럭펄스들 각각의 하이구간의 전압보다 크거나 같은 것을 특징으로 한다.
p번째 스테이지는, 어느 하나의 출력용클럭라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전압을 전송하는 충전용전원라인과 공통 노드를 서로 연결하는 제 3 스위칭소자; 상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 공통 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 4 스위칭소자; 상기 공통 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 충전용전원라인과 리세트 노드를 서로 연결하는 제 5 스위칭소자; 상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전원라인을 서로 연결하는 제 6 스위칭소자; 및, 상기 리세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전압을 전송하는 제 3 방전용전원라인을 서로 연결하는 풀다운 스위칭소자를 더 포함하며; 상기 풀업 스위칭소자와 제 3 스위칭소자가 동일한 출력용 클럭펄스를 공급받음을 특징으로 한다.
p번째 스테이지는, p-r번째 스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드와 충전용전압을 전송하는 충전용전원라인을 서로 연결하는 제 3 스위칭소자; 상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 4 스위칭소자; 상기 리세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전압을 전송하는 제 3 방전용전원라인을 서로 연결하는 풀다운 스위칭소자; 및, 상기 풀업 스위칭소자에 연결된 출력용클럭전송라인과 상기 리세트 노드 사이에 접속된 커패시터를 더 포함함을 특징으로 한다.
p번째 스테이지는, p-s번째 스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드와 충전용전압을 전송하는 충전용전원라인을 서로 연결하는 제 3 스위칭소자; 어느 하나의 출력용클럭라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전압을 전송하는 충전용전원라인과 리세트 노드를 서로 연결하는 제 4 스위칭소자; 상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 5 스위칭소자; 및, 상기 리세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전압을 전송하는 제 3 방전용전원라인을 서로 연결하는 풀다운 스위칭소자를 더 포함하며; 상기 제 4 스위칭소자와 풀업 스위칭소자가 동일한 출력용 클럭펄스를 공급받음을 특징으로 한다.
p번째 스테이지는, 상기 p번째 스테이지의 출력단자에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 3 스위칭소자; 어느 하나의 출력용클럭라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전압을 전송하는 충전용전원라인과 리세트 노드를 서로 연결하는 제 4 스위칭소자; 상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전원라인을 서로 연결하는 제 5 스위칭소자; 및, 상기 리세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전압을 전송하는 제 3 방전용전원라인을 서로 연결하는 풀다운 스위칭소자를 더 포함하며; 상기 제 4 스위칭소자와 풀업 스위칭소자가 동일한 출력용 클럭펄스를 공급받음을 특징으로 한다.
충전용전원라인으로부터의 충전용전압에 따라 턴-온되어 상기 충전용전원라인과 리세트 노드를 서로 연결하는 제 3 스위칭소자; 어느 하나의 출력용클럭전송라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 4 스위칭소자; 및, 상기 리세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전압을 전송하는 제 3 방전용전원라인을 서로 연결하는 풀다운 스위칭소자를 더 포함하며; 상기 제 4 스위칭소자와 풀업 스위칭소자가 동일한 출력용 클럭펄스를 공급받음을 특징으로 한다.
충전용전원라인으로부터의 충전용전압에 따라 턴-온되어 상기 충전용전원라인과 리세트 노드를 서로 연결하는 제 3 스위칭소자; 어느 하나의 출력용클럭전송라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 4 스위칭소자; 상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 5 스위칭소자; 및, 상기 리세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전원라인을 서로 연결하는 풀다운 스위칭소자를 더 포함하며; 상기 제 4 스위칭소자와 제 2 스위칭소자가 동일한 출력용 클럭펄스를 공급받음을 특징으로 한다
상기 n개의 출력제어용 클럭펄스들의 하이구간이 서로 중첩되지 않는 것을 특징으로 한다.
상기 제 1 내지 제 3 방전용전압들 중 적어도 두 개 이상이 서로 동일한 것을 특징으로 한다.
상기 쉬프트 레지스터는 스캔펄스들을 순차적으로 출력하는 다수의 스테이지들을 포함하며; 상기 각 스테이지는 자신의 출력단자를 통해 스캔펄스를 출력하며; 상기 n개의 출력제어용 클럭펄스들은 n개의 출력제어용클럭라인들을 통해 전송되며; 상기 m*n개의 출력용 클럭펄스들은 m*n개의 출력용클럭라인들을 통해 전송되며; p번째(p는 자연수) 스테이지는, 상기 n개의 출력제어용 클럭펄스들 중 어느 하나에 따라 턴-온 또는 턴-오프되며, 턴-온시 p-q번째(q는 p보다 작은 자연수) 스테이지의 출력단자 및 스타트 펄스를 전송하는 스타트전송라인 중 어느 하나와 세트 노드를 서로 연결하는 제 1 스위칭소자; 상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 출력용클럭라인과 p번째 스테이지의 출력단자를 서로 연결하는 풀업 스위칭소자; 어느 하나의 출력용클럭라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전압을 전송하는 충전용전원라인과 리세트 노드를 서로 연결하는 제 3 스위칭소자; 상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 4 스위칭소자; 및, 상기 리세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전압을 전송하는 제 3 방전용전원라인을 서로 연결하는 풀다운 스위칭소자를 포함하며; 상기 풀업 스위칭소자와 제 3 스위칭소자가 동일한 출력용 클럭펄스를 공급받으며; 상기 n개의 출력제어용 클럭펄스들 각각의 로우구간의 전압이 제 2 및 제 3 방전용전압보다 작거나 같으며; 상기 p-q번째 스테이지에 공급되는 출력용 클럭펄스의 하이구간과 상기 p번째 스테이지에 공급되는 출력용 클럭펄스의 하이구간이 일부 중첩하며; 상기 풀업 스위칭소자에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치함을 특징으로 한다.
상기 쉬프트 레지스터는 스캔펄스들을 순차적으로 출력하는 다수의 스테이지들을 포함하며; 상기 각 스테이지는 자신의 출력단자를 통해 스캔펄스를 출력하며; 상기 n개의 출력제어용 클럭펄스들은 n개의 출력제어용클럭라인들을 통해 전송되며; 상기 m*n개의 출력용 클럭펄스들은 m*n개의 출력용클럭라인들을 통해 전송되며; p번째(p는 자연수) 스테이지는, 상기 n개의 출력제어용 클럭펄스들 중 어느 하나에 따라 턴-온 또는 턴-오프되며, 턴-온시 p-q번째(q는 p보다 작은 자연수) 스테이지의 출력단자 및 스타트 펄스를 전송하는 스타트전송라인 중 어느 하나와 세트 노드를 서로 연결하는 제 1 스위칭소자; 상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 출력용클럭라인과 p번째 스테이지의 출력단자를 서로 연결하는 풀업 스위칭소자; 어느 하나의 출력용클럭라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 출력용클럭라인과 리세트 노드를 서로 연결하는 제 3 스위칭소자; 상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 4 스위칭소자; 및, 상기 리세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전압을 전송하는 제 3 방전용전원라인을 서로 연결하는 풀다운 스위칭소자를 포함하며; 상기 풀업 스위칭소자와 제 3 스위칭소자가 동일한 출력용 클럭펄스를 공급받으며; 상기 출력용 클럭펄스의 하이구간과 제 1 스위칭소자에 공급되는 출력제어용 클럭펄스의 하이구간이 중첩하지 않으며; 상기 n개의 출력제어용 클럭펄스들 각각의 로우구간의 전압이 제 2 및 제 3 방전용전압보다 작거나 같으며; 상기 p-q번째 스테이지에 공급되는 출력용 클럭펄스의 하이구간과 상기 p번째 스테이지에 공급되는 출력용 클럭펄스의 하이구간이 일부 중첩하며; 상기 풀업 스위칭소자에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치함을 특징으로 한다.
상기 쉬프트 레지스터는 스캔펄스들을 순차적으로 출력하는 다수의 스테이지들을 포함하며; 상기 각 스테이지는 자신의 출력단자를 통해 스캔펄스를 출력하며; 상기 n개의 출력제어용 클럭펄스들은 n개의 출력제어용클럭라인들을 통해 전송되며; 상기 m*n개의 출력용 클럭펄스들은 m*n개의 출력용클럭라인들을 통해 전송되며; p번째(p는 자연수) 스테이지는, 상기 n개의 출력제어용 클럭펄스들 중 어느 하나에 따라 턴-온 또는 턴-오프되며, 턴-온시 p-q번째(q는 p보다 작은 자연수) 스테이지의 출력단자 및 스타트 펄스를 전송하는 스타트전송라인 중 어느 하나와 세트 노드를 서로 연결하는 제 1 스위칭소자; 상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 출력용클럭라인과 p번째 스테이지의 출력단자를 서로 연결하는 풀업 스위칭소자; 충전용전원라인으로부터의 충전용전압에 따라 턴-온되어 어느 하나의 출력용클럭라인과 리세트 노드를 서로 연결하는 제 3 스위칭소자; 상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 4 스위칭소자; 및, 상기 리세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전압을 전송하는 제 3 방전용전원라인을 서로 연결하는 풀다운 스위칭소자를 포함하며; 상기 풀업 스위칭소자와 제 3 스위칭소자가 동일한 출력용 클럭펄스를 공급받으며; 상기 출력용 클럭펄스의 하이구간과 제 1 스위칭소자에 공급되는 출력제어용 클럭펄스의 하이구간이 중첩하지 않으며; 상기 n개의 출력제어용 클럭펄스들 각각의 로우구간의 전압이 제 2 및 제 3 방전용전압보다 작거나 같으며; 상기 p-q번째 스테이지에 공급되는 출력용 클럭펄스의 하이구간과 상기 p번째 스테이지에 공급되는 출력용 클럭펄스의 하이구간이 일부 중첩하며; 상기 풀업 스위칭소자에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치함을 특징으로 한다.
상기 쉬프트 레지스터는 스캔펄스들을 순차적으로 출력하는 다수의 스테이지들을 포함하며; 상기 각 스테이지는 자신의 출력단자를 통해 스캔펄스를 출력하며; 상기 n개의 출력제어용 클럭펄스들은 n개의 출력제어용클럭라인들을 통해 전송되며; 상기 m*n개의 출력용 클럭펄스들은 m*n개의 출력용클럭라인들을 통해 전송되며; p번째(p는 자연수) 스테이지는, 상기 n개의 출력제어용 클럭펄스들 중 어느 하나에 따라 턴-온 또는 턴-오프되며, 턴-온시 p-q번째(q는 p보다 작은 자연수) 스테이지의 출력단자 및 스타트 펄스를 전송하는 스타트전송라인 중 어느 하나와 세트 노드를 서로 연결하는 제 1 스위칭소자; 상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 출력용클럭라인과 p번째 스테이지의 출력단자를 서로 연결하는 풀업 스위칭소자; 어느 하나의 출력용클럭라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전압을 전송하는 충전용전원라인과 공통 노드를 서로 연결하는 제 3 스위칭소자; 상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 공통 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 4 스위칭소자; 상기 공통 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 충전용전원라인과 리세트 노드를 서로 연결하는 제 5 스위칭소자; 상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전원라인을 서로 연결하는 제 6 스위칭소자; 및, 상기 리세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전압을 전송하는 제 3 방전용전원라인을 서로 연결하는 풀다운 스위칭소자를 포함하며; 상기 출력용 클럭펄스의 하이구간과 제 1 스위칭소자에 공급되는 출력제어용 클럭펄스의 하이구간이 중첩하지 않으며; 상기 n개의 출력제어용 클럭펄스들 각각의 로우구간의 전압이 제 2 및 제 3 방전용전압보다 작으며; 상기 풀업 스위칭소자와 제 3 스위칭소자가 동일한 출력용 클럭펄스를 공급받으며; 상기 p-q번째 스테이지에 공급되는 출력용 클럭펄스의 하이구간과 상기 p번째 스테이지에 공급되는 출력용 클럭펄스의 하이구간이 일부 중첩하며; 상기 풀업 스위칭소자에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치함을 특징으로 한다.
본 발명에 따르면 출력제어용 클럭펄스의 로우전압이 출력용 클럭펄스의 로우전압(스캔펄스의 로우전압에 대응됨)보다 작으며, 또한 제 1 내지 제 3 방전용전압보다 작게 설정되므로, 이 출력제어용 클럭펄스가 로우전압으로 유지되는 기간에 제 1 및 제 2 스위칭소자를 통해 누설되는 전류를 최소화할 수 있다. 따라서 쉬프트 레지스터로부터의 출력을 안정화시킬 수 있다.
도 1은 종래의 산화물 반도체 트랜지스터의 온도에 따른 게이트 전압과 드레인 전류간의 관계 특성을 나타낸 도면
도 2는 종래의 산화물 반도체 트랜지스터의 문턱전압의 변화에 따른 세트 노드의 전압 및 스캔펄스 전압을 나타낸 도면
도 3은 본 발명의 실시예에 따른 게이트 구동회로를 나타낸 도면
도 4는 제 1 실시예에 따른 출력제어용 클럭펄스들 및 출력용 클럭펄스들의 타이밍도를 나타낸 도면
도 5는 제 1 실시예에 따른 출력제어용 클럭펄스들 및 출력용 클럭펄스들의 타이밍도를 나타낸 도면
도 6은 도 1의 쉬프트 레지스터의 상세 구성도
도 7 내지 도 17은 제 1 내지 제 11 실시예에 따른 스테이지의 구성을 나타낸 도면
도 18은 도 4의 제 1 내지 제 4 출력용 클럭펄스 및 제 1 내지 제 4 출력제어용 클럭펄스에 대한 시뮬레이션 파형을 나타낸 도면
도 19는 도 18에서의 제 1 출력용 클럭펄스에 대한 정이소 클럭펄스 및 반이소 클럭펄스에 대한 시뮬레이션 파형을 나타낸 도면
도 20은 도 8의 스테이지의 동작에 따라 발생된 세트 노드, 리세트 노드, 스캔펄스 및 출력용 클럭펄스의 전압에 대한 시뮬레이션 파형을 나타낸 도면
도 21은 도 11의 스테이지의 동작에 따라 발생된 세트 노드, 리세트 노드, 스캔펄스 및 출력용 클럭펄스의 전압에 대한 시뮬레이션 파형을 나타낸 도면
도 22는 도 13 및 도 14의 스테이지에 공급되는 출력제어용 클럭펄스 및 출력용 클럭펄스에 대한 시뮬레이션 파형을 나타낸 도면
도 23은 도 10의 스테이지의 동작에 따라 발생된 세트 노드, 리세트 노드, 스캔펄스 및 출력용 클럭펄스의 전압에 대한 시뮬레이션 파형을 나타낸 도면
도 24는 도 12의 스테이지의 동작에 따라 발생된 세트 노드, 리세트 노드, 스캔펄스 및 출력용 클럭펄스의 전압에 대한 시뮬레이션 파형을 나타낸 도면
도 25는 도 16의 스테이지의 동작에 따라 발생된 세트 노드, 리세트 노드, 스캔펄스 및 출력용 클럭펄스의 전압에 대한 시뮬레이션 파형을 나타낸 도면
도 26은 도 17의 스테이지의 동작에 따라 발생된 세트 노드, 리세트 노드, 스캔펄스 및 출력용 클럭펄스의 전압에 대한 시뮬레이션 파형을 나타낸 도면
도 27은 도 8의 변형된 구조를 나타낸 도면
도 28은 도 27의 변형된 구조를 나타낸 도면
도 29는 도 27의 변형된 또 다른 구조를 나타낸 도면
도 30은 도 10의 변형된 또 다른 구조를 나타낸 도면
도 3은 본 발명의 실시예에 따른 게이트 구동회로를 나타낸 도면이다.
본 발명의 실시예에 따른 게이트 구동회로는, 도 3에 도시된 바와 같이, 제 1 클럭발생기(CG1), 제 2 클럭발생기(CG2) 및 쉬프트 레지스터(SR)를 포함한다.
제 1 클럭발생기(CG1)는 서로 다른 위상을 갖는 n개(n은 2이상의 자연수)의 출력제어용 클럭펄스(i-CLK)들을 출력한다. 이 n개의 출력제어용 클럭펄스들은 n개의 출력제어용클럭라인들을 통해 전송된다.
제 2 클럭발생기(CG2)는 서로 다른 위상을 갖는 m*n개의 출력용 클럭펄스(CLK)들을 출력한다. 특히 이 제 2 클럭발생기(CG2)는 서로 다른 위상을 가지며 하이구간이 일정 부분 중첩하는 m*n개(m은 자연수)의 출력용 클럭펄스들을 생성하고, 이 m*n개의 출력용 클럭펄스들을 위상순으로 배열하고 이들을 m개씩 묶어 m개의 출력용 클럭펄스들을 갖는 n개의 그룹을 생성한다. 그리고 각 그룹의 k번째의 위상순서를 갖는 출력용 클럭펄스들의 라이징에지가 상기 n개의 출력제어용 클럭펄스들 중 k번째 위상순서를 갖는 출력제어용 클럭펄스의 하이구간내에 위치하도록 m*n개의 출력용 클럭펄스들을 출력한다. 이 m*n개의 출력제어용 클럭펄스들은 m*n개의 출력용클럭라인들을 통해 전송된다.
여기서 n개의 출력제어용 클럭펄스들 및 m*n개의 출력용 클럭펄스들 각각은 주기적으로 발생되는 다수의 임펄스들을 포함한다. j번째(j는 n과 같거나 작은 자연수) 그룹에 속하며 k번째 위상순서를 갖는 출력용 클럭펄스에 포함된 첫 번째 임펄스의 라이징에지는 k번째 위상순서를 갖는 출력제어용 클럭펄스의 임펄스의 하이구간내에 위치한다.
m*n번째 출력용 클럭펄스는 더미 임펄스를 더 포함할 수 있는 바, 이 더미 임펄스는 첫 번째 출력용 클럭펄스보다 앞선 위상을 갖는 스타트 펄스와 동일한 출력 타이밍을 갖는다.
n개의 출력제어용 클럭펄스의 각 로우구간의 전압은 상기 m*n개의 출력용 클럭펄스의 각 로우구간의 전압보다 작다.
m*n개의 출력용 클럭펄스들 각각은 상기 n개의 출력제어용 클럭펄스들 중 적어도 어느 하나의 클럭펄스와 중첩하지 않는다.
쉬프트 레지스터(SR)는 제 1 클럭발생기(CG1)로부터의 n개의 출력제어용 클럭펄스들 및 상기 제 2 클럭발생기(CG2)로부터의 m*n개의 출력용 클럭펄스들을 공급받아 h개(h는 2이상의 자연수)의 스캔펄스들을 순차적으로 출력한다.
여기서, 제 1 클럭발생기(CG1)로부터 출력된 출력제어용 클럭펄스들과 제 2 클럭발생기(CG2)로부터 출력된 출력용 클럭펄스들의 형태를 살펴보면 다음과 같다.
도 4는 제 1 실시예에 따른 출력제어용 클럭펄스들 및 출력용 클럭펄스들의 타이밍도를 나타낸 도면이다.
도 4에 도시된 바와 같이 출력제어용 클럭펄스들은 서로 다른 위상을 갖는 4종의 출력제어용 클럭펄스들(i-CLK1 내지 i-CLK4)을 포함하고 있으며, 출력용 클럭펄스들은 서로 다른 위상을 갖는 4종의 출력용 클럭펄스들(CLK1 내지 CLK4)을 포함하고 있다. 즉, 도 4는 n이 4이고, m이 1이고, 그리고 j가 1일 때의 출력제어용 클럭펄스들 및 출력용 클럭펄스들의 파형을 나타낸 것이다.
도 4에 도시된 바와 같이, 제 1 내지 제 4 출력용 클럭펄스들(CLK1 내지 CLK4)의 하이구간은 1/3씩 중첩하고 있다. 제 1 내지 제 4 출력용 클럭펄스들(CLK1 내지 CLK4)은 각각 주기적으로 발생되는 다수의 임펄스들을 포함한다.
제 1 내지 제 4 출력제어용 클럭펄스들(i-CLK1 내지 i-CLK4)은 각각 주기적 또는 비주기적으로 발생되는 다수의 임펄스들을 포함한다. 제 1 내지 제 4 출력제어용 클럭펄스들(i-CLK1 내지 i-CLK4)의 하이구간은 서로 중첩하거나 또는 중첩하지 않을 수 있다. 도 4에는 그 하이구간이 중첩하지 않는 제 1 내지 제 4 출력제어용 클럭펄스들(i-CLK1 내지 i-CLK4)이 나타나 있다. 이 제 1 내지 제 4 출력제어용 클럭펄스들(i-CLK1 내지 i-CLK4)은 제 1 내지 제 4 출력제어용클럭라인들을 통해 전송된다.
제 1 내지 제 4 출력제어용 클럭펄스들(i-CLK1 내지 i-CLK4)의 각 로우구간의 전압은 제 1 내지 제 4 출력용 클럭펄스(CLK1 내지 CLK4)의 각 로우구간의 전압보다 작거나 같다. 이 제 1 내지 제 4 출력용 클럭펄스들(CLK1 내지 CLK4)은 제 1 내지 제 4 출력용클럭라인들을 통해 전송된다.
도 4에 도시된 바와 같이, 제 1 출력용 클럭펄스(CLK1)의 라이징에지는 제 1 출력제어용 클럭펄스(i-CLK1)의 하이구간에 위치한다. 제 2 출력용 클럭펄스(CLK2)의 라이징에지는 제 2 출력제어용 클럭펄스(i-CLK2)의 하이구간에 위치한다. 제 3 출력용 클럭펄스(CLK3)의 라이징에지는 제 3 출력제어용 클럭펄스(i-CLK3)의 하이구간에 위치한다. 제 4 출력용 클럭펄스(CLK4)의 라이징에지는 제 4 출력제어용 클럭펄스(i-CLK4)의 하이구간에 위치한다.
제 1 출력용 클럭펄스(CLK1)의 하이구간은 제 1 내지 제 3 출력제어용 클럭펄스(i-CLK1 내지 i-CLK3)와 중첩하는 반면, 제 4 출력제어용 클럭펄스(i-CLK4)와 중첩하지 않는다. 제 2 출력용 클럭펄스(CLK2)의 하이구간은 제 2 내지 제 4 출력제어용 클럭펄스(i-CLK2 내지 i-CLK4)와 중첩하는 반면, 제 1 출력제어용 클럭펄스(i-CLK1)와 중첩하지 않는다. 제 3 출력용 클럭펄스(CLK3)의 하이구간은 제 3, 제 4 및 제 1 출력제어용 클럭펄스(i-CLK3, i-CLK4, i-CLK1)와 중첩하는 반면, 제 2 출력제어용 클럭펄스(i-CLK2)와 중첩하지 않는다. 제 4 출력용 클럭펄스(CLK4)의 하이구간은 제 4, 제 1 및 제 2 출력제어용 클럭펄스(i-CLK4, i-CLK1, i-CLK2)와 중첩하는 반면, 제 3 출력제어용 클럭펄스(i-CLK3)와 중첩하지 않는다.
제 1 출력용 클럭펄스(CLK1)의 라이징에지를 포함하는 하이구간을 갖는 제 1 출력제어용 클럭펄스(i-CLK1)를 정이소(iso) 클럭펄스라고 정의할 때, 제 1 출력용 클럭펄스(CLK1)의 하이구간과 중첩되지 않는 제 4 출력제어용 클럭펄스(i-CLK4)를 이 정이소 클럭펄스에 대응되는 반이소(iso) 클럭펄스로 정의할 수 있다. 따라서 도 4에 따르면, 제 1 출력제어용 클럭펄스(i-CLK1)와 제 4 출력제어용 클럭펄스(i-CLK4)가 각각 제 1 출력용 클럭펄스(CLK1)에 대한 정이소 및 반이소 클럭펄스이며, 제 2 출력제어용 클럭펄스(i-CLK2)와 제 1 출력제어용 클럭펄스(i-CLK1)가 각각 제 2 출력용 클럭펄스(CLK2)에 대한 정이소 및 반이소 클럭펄스이며, 제 3 출력제어용 클럭펄스(i-CLK3)와 제 2 출력제어용 클럭펄스(i-CLK2)가 각각 제 3 출력용 클럭펄스(CLK3)에 대한 정이소 및 반이소 클럭펄스이며, 그리고 제 4 출력제어용 클럭펄스(i-CLK4)와 제 3 출력제어용 클럭펄스(i-CLK3)가 각각 제 4 출력용 클럭펄스(CLK4)에 대한 정이소 및 반이소 클럭펄스이다.
서로 대응되는 정이소 클럭펄스와 반이소 클럭펄스는 서로 중첩하거나 또는 중첩하지 않을 수 있다. 예를 들어, 제 1 출력용 클럭펄스(CLK1)에 대한 정이소 및 반이소 관계를 갖는 제 1 출력제어용 클럭펄스(i-CLK1)와 제 4 출력제어용 클럭펄스(i-CLK4)는 서로 중첩되거나 또는 중첩되지 않을 수 있다.
한편, 도 4에서 제 4 출력용 클럭펄스(CLK4)에 포함된 임펄스들 중 가장 처음에 발생되는 임펄스는 더미 임펄스이다. 이 더미 임펄스는 스타트 펄스와 동기된다.
도 5는 제 1 실시예에 따른 출력제어용 클럭펄스들 및 출력용 클럭펄스들의 타이밍도를 나타낸 도면이다.
도 5에 도시된 바와 같이, 제 1 내지 제 6 출력용 클럭펄스들(CLK1 내지 CLK6)의 하이구간은 1/3씩 중첩하고 있다. 제 1 내지 제 6 출력용 클럭펄스들(CLK1 내지 CLK6)은 각각 주기적으로 발생되는 다수의 임펄스들을 포함한다.
제 1 내지 제 3 출력제어용 클럭펄스들(i-CLK1 내지 i-CLK3)은 각각 주기적 또는 비주기적으로 발생되는 다수의 임펄스들을 포함한다. 제 1 내지 제 3 출력제어용 클럭펄스들(i-CLK1 내지 i-CLK3)의 하이구간은 서로 중첩하거나 또는 중첩하지 않을 수 있다. 도 5에는 그 하이구간이 중첩하지 않는 제 1 내지 제 3 출력제어용 클럭펄스들(i-CLK1 내지 i-CLK3)이 나타나 있다.
제 1 내지 제 3 출력제어용 클럭펄스(i-CLK1 내지 i-CLK3)의 각 로우구간의 전압(로우전압)은 제 1 내지 제 6 출력용 클럭펄스(CLK1 내지 CLK6)의 각 로우구간의 전압(로우전압)보다 작다.
도 5에 도시된 바와 같이 출력제어용 클럭펄스들은 서로 다른 위상을 갖는 3종의 출력제어용 클럭펄스들을 포함하고 있으며, 출력용 클럭펄스들은 서로 다른 위상을 갖는 6종의 출력용 클럭펄스들을 포함하고 있다. 즉, 도 5는 n이 3이고, m이 2이고, 그리고 j가 2일 때의 출력제어용 클럭펄스들 및 출력용 클럭펄스들의 파형을 나타낸 것이다.
출력용 클럭펄스들과 출력제어용 클럭펄스들은 m:1의 관계를 가질 수 있는 바, 도 5에는 출력용 클럭펄스들과 출력제어용 클럭펄스들이 2:1의 관계를 갖는 예가 나타나 있다.
첫 번째 그룹에는 제 1 내지 제 3 출력용 클럭펄스(CLK3)들이 포함되며, 두 번째 그룹에는 제 4 내지 제 6 출력용 클럭펄스들이 포함된다. 각 그룹내에서 k번째 위상순서를 갖는 출력용 클럭펄스들의 라이징에지는 k번째 위상순서를 갖는 출력제어용 클럭펄스의 하이구간에 위치한다. 예를 들어, 첫 번째 그룹내에서 첫 번째 위상순서를 갖는 제 1 출력용 클럭펄스(CLK1)의 라이징에지 및 두 번째 그룹내에서 첫 번째 위상순서를 갖는 제 4 출력용 클럭펄스(CLK4)의 라이징에지는 첫 번째 위상순서를 갖는 제 1 출력제어용 클럭펄스(i-CLK1)의 하이구간에 위치한다. 구체적으로, 제 1 출력용 클럭펄스(CLK1)의 라이징에지는 제 1 출력제어용 클럭펄스(i-CLK1)의 첫 번째 임펄스의 하이구간에 위치하며, 제 4 출력용 클럭펄스(CLK4)의 라이징에지는 제 1 출력제어용 클럭펄스(i-CLK1)의 두 번째 임펄스의 하이구간에 위치한다.
동일한 방식으로, 제 2 및 제 5 출력용 클럭펄스의 라이징에지 각각은 제 2 출력제어용 클럭펄스(i-CLK2)의 하이구간에 위치하며, 그리고 제 3 및 제 6 출력용 클럭펄스의 라이징에지 각각은 제 3 출력제어용 클럭펄스(i-CLK3)의 하이구간에 위치한다.
도 5에서의 제 1 내지 제 3 출력제어용 클럭펄스들(i-CLK1 내지 i-CLK3)도 상술된 바와 같이 정이소 클럭펄스 및 반이소 클럭펄스로 정의할 수 있다.
즉, 제 1 출력제어용 클럭펄스(i-CLK1)와 제 3 출력제어용 클럭펄스(i-CLK3)가 각각 제 1 및 제 4 출력용 클럭펄스(CLK4)에 대한 정이소 및 반이소 클럭펄스이며, 제 2 출력제어용 클럭펄스(i-CLK2)와 제 1 출력제어용 클럭펄스(i-CLK1)가 각각 제 2 및 제 5 출력용 클럭펄스에 대한 정이소 및 반이소 클럭펄스이며, 제 3 출력제어용 클럭펄스(i-CLK3)와 제 1 출력제어용 클럭펄스(i-CLK1)가 각각 제 3 및 제 6 출력용 클럭펄스에 대한 정이소 및 반이소 클럭펄스이다.
한편, 도 5에서 제 6 출력용 클럭펄스(CLK6)에 포함된 임펄스들 중 가장 처음에 발생되는 임펄스는 더미 임펄스이다. 이 더미 임펄스는 스타트 펄스와 동기된다.
도 1의 쉬프트 레지스터(SR)에는 도 4 및 도 5 중 어느 하나에 도시된 출력제어용 클럭펄스들 및 출력용 클럭펄스들이 인가될 수 있다.
도 6은 도 1의 쉬프트 레지스터(SR)의 상세 구성도이다.
본 발명의 실시예에 따른 쉬프트 레지스터(SR)는, 도 6에 도시된 바와 같이, h개의 스테이지들(ST1 내지STh)을 포함한다. 여기서, 각 스테이지들(ST1 내지STh+1)은 각각의 출력단자(OT)를 통해 한 프레임 기간동안 한 번의 스캔펄스(SP1 내지 SPh+1)를 출력한다.
각 스테이지(ST1 내지 STh)는 스캔펄스를 이용하여 자신에게 접속된 게이트 라인을 구동시킨다. 아울러 각 스테이지(ST1 내지 STh+1)는 자신으로부터 후단에 위치한 스테이지의 동작을 제어한다. 또한, 쉬프트 레지스터의 구성에 따라, 각 스테이지는 후단 뿐만 아니라 자신으로부터 전단에 위치한 스테이지의 동작을 제어할 수도 있다. 이때 h번째 스테이지(STh)의 후단에는 이 h번째 스테이지로 스캔펄스를 공급하는 더미 스테이지가 더 구비된다. 쉬프트 레지스터의 구성에 따라, 이 더미 스테이지는 한 개가 아닌 다수가 될 수 있다.
스테이지들(ST1 내지 STh+1)은 첫 번째 스테이지(ST1)부터 h번째 스테이지(STh) 순서로 차례로 스캔펄스를 출력한다. 즉, 첫 번째 스테이지(ST1)가 첫 번째 스캔펄스(SP1)를 출력하고, 이어서 두 번째 스테이지(ST2)가 두 번째 스캔펄스(SP2)를 출력하고, 다음으로, 세 번째 스테이지(ST3)가 세 번째 스캔펄스(SP3)를 출력하고, ...., 마지막으로 h번째 스테이지(STh)가 h번째 스캔펄스(SPn)를 출력한다.
더미 스테이지를 제외한 스테이지들(ST1 내지 STh)로부터 출력된 스캔펄스는 액정패널(도시되지 않음)의 게이트 라인들에 순차적으로 공급되어, 상기 게이트 라인들을 순차적으로 스캐닝하게 된다. 그리고, 상기 스테이지들로부터 출력된 스캔펄스는 자신으로부터 전단에 위치한 스테이지에만 공급되거나, 또는 전단에 위치한 스테이지 및 후단에 위치한 스테이지에 공급되거나, 또는 후단에 위치한 스테이지에만 공급된다.
이러한 쉬프트 레지스터(SR)는 액정패널에 내장될 수 있다. 즉, 상기 액정패널은 화상을 표시하기 위한 표시부와 상기 표시부를 둘러싸는 비표시부를 갖는데, 상기 쉬프트 레지스터(SR)는 상기 비표시부에 내장된다.
이와 같이 구성된 쉬프트 레지스터(SR)의 전체 스테이지(ST1 내지STh+1)는 상술된 출력제어용 클럭펄스들 및 출력용 클럭펄스들이 공급되는 바, 도 6에는 도 4에 도시된 바와 같이 제 1 내지 제 4 출력제어용 클럭펄스들(i-CLK1 내지 i-CLK4) 및 제 1 내지 제 4 출력용 클럭펄스들(CLK1 내지 CLK4)이 공급되는 예가 나타나 있다.
도 6에는 p번째 스테이지가 p-1번째 스테이지로부터의 스캔펄스 및 p+2번째 스테이지로부터의 스캔펄스를 공급받는 구조가 나타나 있는 바, 이러한 구조 대신에 p번째 스테이지가 p-2번째 스테이지로부터의 스캔펄스 및 p+3번째 스테이지로부터의 스캔펄스를 공급받는 구조도 가능하다.
또한, 도 6에는 p번째 스테이지가 전단 스테이지와 후단 스테이지와 접속된 구조가 나타나 있는 바, 이러한 구조 대신에 p번째 스테이지가 전단 스테이지와 접속된 구조도 가능하다.
각 스테이지의 구성을 좀 더 구체적으로 설명하면 다음과 같다.
도 7 내지 도 17은 제 1 내지 제 11 실시예에 따른 스테이지의 구성을 나타낸 도면으로서, 각 도면에서의 i-CLKa 및 i-CLKb는 서로 대응 관계를 갖는 정이소 클럭펄스 및 반이소 클럭펄스를 나타낸다. 즉, i-CLKa는 CLKc에 대한 정이소 클럭펄스를 의미하고, i-CLKb는 CLKc에 대한 반이소 클럭펄스를 의미한다.
도 7 내지 도 17의 스테이지에는 도 4에 도시된 제 1 내지 제 4 출력제어용 클럭펄스들(i-CLK1 내지 i-CLK4)과 제 1 내지 제 4 출력용 클럭펄스들(CLK1 내지 CLK4)이 공급되는 것으로 가정하여 설명한다.
도 7을 통해 제 1 실시예에 따른 스테이지의 구성을 설명한다.
도 7에 도시된 바와 같이, p번째 스테이지는 제 1 스위칭소자(Tr1), 제 2 스위칭소자(Tr2) 및 풀업 스위칭소자(Pu)를 포함한다.
p번째 스테이지에 구비된 제 1 스위칭소자(Tr1)는 정이소 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 p-1번째 스테이지의 출력단자(OT)와 세트 노드(Q)를 서로 연결한다. 여기서 이 p번째 스테이지가 스타트 펄스를 공급받는 첫 번째 스테이지일 경우, 이 제 1 스위칭소자(Tr1)는 p-1번째 스테이지의 출력단자(OT) 대신에 스타트전송라인에 접속된다. 이 스타트전송라인에는 스타트 펄스가 공급된다.
p번째 스테이지에 구비된 제 2 스위칭소자(Tr2)는 반이소 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드(Q)와 제 1 방전용전압(VSS1)을 전송하는 제 1 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 풀업 스위칭소자(Pu)는 세트 노드(Q)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 출력용클럭라인과 p번째 스테이지의 출력단자(OT)를 서로 연결한다. 이 풀업 스위칭소자(Pu)에 접속된 출력용클럭라인에는 CLKc라는 출력용 클럭펄스가 공급되는 바, 이 CLKc가 제 1 출력용 클럭펄스(CLK1)일 때 i-CLKa 및 i-CLKb는 각각 제 1 출력제어용 클럭펄스(i-CLK1) 및 제 4 출력제어용 클럭펄스(i-CLK4)가 될 수 있다.
제 1 스위칭소자(Tr1)에 공급되는 출력제어용 클럭펄스의 하이구간과 제 2 스위칭소자(Tr2)에 공급되는 출력제어용 클럭펄스의 하이구간은 서로 중첩하거나 또는 중첩하지 않을 수 있다.
p-q번째 스테이지에 공급되는 출력용 클럭펄스(i-CLKa)의 하이구간과 상기 p번째 스테이지에 공급되는 출력용 클럭펄스(i-CLKa)의 하이구간이 일부 중첩할 수 있다.
도 8을 통해 제 2 실시예에 따른 스테이지의 구성을 설명한다.
도 8에 도시된 바와 같이, p번째 스테이지는 제 1 내지 제 4 스위칭소자(Tr1 내지 Tr4), 풀업 스위칭소자(Pu), 그리고 풀다운 스위칭소자(Pd)를 포함한다.
p번째 스테이지에 구비된 제 1 스위칭소자(Tr1)는 정이소 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 p-1번째 스테이지의 출력단자(OT)와 세트 노드(Q)를 서로 연결한다. 이 p번째 스테이지가 스타트 펄스를 공급받는 첫 번째 스테이지일 경우, 이 제 1 스위칭소자(Tr1)는 p-1번째 스테이지의 출력단자(OT) 대신에 스타트전송라인에 접속된다. 이 스타트전송라인에는 스타트 펄스가 공급된다.
p번째 스테이지에 구비된 제 2 스위칭소자(Tr2)는 반이소 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드(Q)와 제 1 방전용전압(VSS1)을 전송하는 제 1 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 제 3 스위칭소자(Tr3)는 어느 하나의 출력용클럭라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전압(VDD)을 전송하는 충전용전원라인과 리세트 노드(QB)를 서로 연결한다.
p번째 스테이지에 구비된 제 4 스위칭소자(Tr4)는 세트 노드(Q)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드(QB)와 제 2 방전용전압(VSS2)을 전송하는 제 2 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 풀업 스위칭소자(Pu)는 세트 노드(Q)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 출력용클럭라인과 p번째 스테이지의 출력단자(OT)를 서로 연결한다. 이 풀업 스위칭소자(Pu)에 접속된 출력용클럭라인에는 CLKc라는 출력용 클럭펄스가 공급되는 바, 이 CLKc가 제 1 출력용 클럭펄스(CLK1)일 때 i-CLKa 및 i-CLKb는 각각 제 1 출력제어용 클럭펄스(i-CLK1) 및 제 4 출력제어용 클럭펄스(i-CLK4)가 될 수 있다.
p번째 스테이지에 구비된 풀다운 스위칭소자(Pd)는 리세트 노드(QB)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 p번째 스테이지의 출력단자(OT)와 제 3 방전용전압(VSS3)을 전송하는 제 3 방전용전원라인을 서로 연결한다.
여기서 풀업 스위칭소자(Pu)와 제 3 스위칭소자(Tr3)가 동일한 출력용 클럭펄스를 공급받는다. 출력제어용 클럭펄스들 각각의 로우구간의 전압이 제 1 방전용전압(VSS1) 보다 작거나 같다.
제 1 방전용전압(VSS1)은 제 2 방전용전압(VSS2)과 동일하거나, 또는 서로 다르다. 이때 제 1 방전용전압(VSS1)이 제 2 방전용전압(VSS2)보다 작거나 크다.
또는 제 1 내지 제 3 방전용전압(VSS1 내지 VSS3)이 모두 같을 수도 있으며, 또는 제 1 내지 제 3 방전용전압(VSS1 내지 VSS3) 중 어느 두 개가 서로 같을 수 있다.
제 1 방전용전압(VSS1)은 제 2 방전용전압(VSS2)과 동일하거나, 또는 서로 다르다. 이때, 제 1 방전용전압(VSS1)이 제 2 방전용전압(VSS2)보다 작거나 크다.
여기서, 풀업 스위칭소자(Pu)에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자(Tr1)에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치할 수 있다.
도 9를 통해 제 3 실시예에 따른 스테이지의 구성을 설명한다.
도 9에 도시된 바와 같이, p번째 스테이지는 제 1 내지 제 8 스위칭소자(Tr1 내지 Tr8), 풀업 스위칭소자(Pu), 그리고 풀다운 스위칭소자(Pd)를 포함한다.
p번째 스테이지에 구비된 제 1 스위칭소자(Tr1)는 정이소 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 p-1번째 스테이지의 출력단자(OT)와 세트 노드(Q)를 서로 연결한다. 이 p번째 스테이지가 스타트 펄스를 공급받는 첫 번째 스테이지일 경우, 이 제 1 스위칭소자(Tr1)는 p-1번째 스테이지의 출력단자(OT) 대신에 스타트전송라인에 접속된다. 이 스타트전송라인에는 스타트 펄스가 공급된다.
p번째 스테이지에 구비된 제 2 스위칭소자(Tr2)는 반이소 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드(Q)와 제 1 방전용전압(VSS1)을 전송하는 제 1 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 제 3 스위칭소자(Tr3)는 어느 하나의 출력용클럭라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전원라인과 리세트 노드(QB)를 서로 연결한다. 여기서 제 3 스위칭소자(Tr3)는 출력용 클럭펄스 대신에 상기 충전용전압(VDD) 또는 다른 출력용 클럭펄스(CLKc가 아닌 다른 출력용 클럭펄스)가 공급될 수 있다.
p번째 스테이지에 구비된 제 4 스위칭소자(Tr4)는 세트 노드(Q)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드(QB)와 제 2 방전용전압(VSS2)을 전송하는 제 2 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 제 5 스위칭소자(Tr5)는 p+2번째 스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)와 제 1 방전용전원라인을 서로 연결한다. 여기서 제 5 스위칭소자(Tr5)는 p+2번째 스테이지 대신에 p+3번째 스테이지로부터의 스캔펄스를 공급받을 수도 있다.
p번째 스테이지에 구비된 제 6 스위칭소자(Tr6)는 p번째 스테이지의 출력단자(OT)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드(QB)와 제 2 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 제 7 스위칭소자(Tr7)는 p+2번째 스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 p번째 스테이지의 출력단자(OT)와 제 3 방전용전원라인을 서로 연결한다. 여기서 제 7 스위칭소자(Tr7)는 p+2번째 스테이지 대신에 p+3번째 스테이지로부터의 스캔펄스를 공급받을 수도 있다.
p번째 스테이지에 구비된 제 8 스위칭소자(Tr8)는 p-1번째 스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전원라인과 세트 노드(Q)를 서로 연결한다. 여기서 이 p번째 스테이지가 스타트 펄스를 공급받는 첫 번째 스테이지일 경우, 이 제 8 스위칭소자(Tr8)는 p-1번째 스테이지 대신에 스타트전송라인으로부터의 스타트 펄스를 공급받는다.
p번째 스테이지에 구비된 풀업 스위칭소자(Pu)는 세트 노드(Q)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 출력용클럭라인과 p번째 스테이지의 출력단자(OT)를 서로 연결한다. 이 풀업 스위칭소자(Pu)에 접속된 출력용클럭라인에는 CLKc라는 출력용 클럭펄스가 공급되는 바, 이 CLKc가 제 1 출력용 클럭펄스(CLK1)일 때 i-CLKa 및 i-CLKb는 각각 제 1 출력제어용 클럭펄스(i-CLK1) 및 제 4 출력제어용 클럭펄스(i-CLK4)가 될 수 있다.
p번째 스테이지에 구비된 풀다운 스위칭소자(Pd)는 리세트 노드(QB)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 p번째 스테이지의 출력단자(OT)와 제 3 방전용전압(VSS3)을 전송하는 제 3 방전용전원라인을 서로 연결한다.
여기서 제 1 내지 제 3 방전용전압(VSS3), 그리고 충전용전압(VDD)은 모두 직류전압으로서, 제 1 내지 제 3 방전용전압(VSS3)은 충전용전압(VDD)보다 작게 설정된다. 예를 들어, 충전용전압(VDD)은 양의 값을 가지고, 방전용전압은 음의 값을 가질 수 있다.
제 1 내지 제 3 방전용전압(VSS1 내지 VSS3)은 모두 동일한 전압값을 가질 수 있으며, 또는 적어도 2개가 서로 다른 값을 가질 수도 있다. 이때, 제 1 내지 제 3 방전용전압(VSS1 내지 VSS3)들 중 제 1 방전용전압(VSS1)이 가장 크거나 작을 수도 있고, 또는 제 1 내지 제 3 방전용전압(VSS1 내지 VSS3)들 중 제 2 방전용전압(VSS2)이 가장 크거나 작을 수도 있고, 또는 제 1 내지 제 3 방전용전압(VSS1 내지 VSS3)들 중 제 3 방전용전압(VSS3)이 가장 크거나 작을 수도 있다. 또는 제 1 내지 제 3 방전용전압(VSS1 내지 VSS3)들 중 제 1 방전용전압(VSS1)을 가장 크게 설정하고, 제 3 방전용전압(VSS3)을 가장 작게 설정하고, 그리고 제 2 방전용전압(VSS2)을 제 1 방전용전압(VSS1)과 제 3 방전용전압(VSS3)의 사이값을 갖도록 설정할 수도 있다. 또한, 제 1 내지 제 3 방전용전압(VSS1 내지 VSS3)들 중 제 2 방전용전압(VSS2)을 가장 크게 설정하고, 제 3 방전용전압(VSS3)을 가장 작게 설정하고, 그리고 제 1 방전용전압(VSS1)을 제 2 방전용전압(VSS2)과 제 3 방전용전압(VSS3)의 사이값을 갖도록 설정할 수도 있다. 또한 제 1 내지 제 3 방전용전압(VSS1 내지 VSS3)들 중 제 3 방전용전압(VSS3)을 가장 크게 설정하고, 제 1 방전용전압(VSS1)을 가장 작게 설정하고, 그리고 제 2 방전용전압(VSS2)을 제 3 방전용전압(VSS3)과 제 1 방전용전압(VSS1)의 사이값을 갖도록 설정할 수도 있다. 또한, 제 1 방전용전압(VSS1)과 제 3 방전용전압(VSS3)을 서로 동일한 값으로 설정하고, 제 2 방전용전압(VSS2)이 제 3 방전용전압(VSS3)보다 작거나 같도록 설정할 수 있다.
여기서, 풀업 스위칭소자(Pu)에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자(Tr1)에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치할 수 있다.
한편, 제 3 실시예에서 제 1 방전용전압(VSS1)을 출력용 클럭펄스로 대신할 수도 있다. 이때 이 제 1 방전용전압(VSS1)을 대체할 출력용 클럭펄스는 풀업 스위칭소자(Pu)에 공급되는 출력용 클럭펄스와 동일한 클럭펄스이다.
이 제 3 실시예에서, 출력제어용 클럭펄스들(i-CLK1 내지 i-CLK4) 각각의 하이구간의 전압(하이전압)은 출력용 클럭펄스들(CLK1 내지 CLK4) 각각의 하이구간의 전압(하이전압)보다 작거나 같게 설정된다.
또한, 제 1 및 제 2 방전용전압(VSS1, VSS2)은 각각 출력제어용 클럭펄스의 로우구간의 전압보다 작거나 같을 수 있다.
한편, 제 3 실시예의 구조에서 상기 제 5 내지 제 8 스위칭소자(Tr5 내지 Tr8)들 중 적어도 어느 하나가 제거될 수 있다.
도 10을 통해 제 4 실시예에 따른 스테이지의 구성을 설명한다.
도 10에 도시된 바와 같이, p번째 스테이지는 제 1 내지 제 6 스위칭소자(Tr1 내지 Tr6), 풀업 스위칭소자(Pu), 그리고 풀다운 스위칭소자(Pd)를 포함한다.
p번째 스테이지에 구비된 제 1 스위칭소자(Tr1)는 정이소 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 p-1번째 스테이지의 출력단자(OT)와 세트 노드(Q)를 서로 연결한다. 이 p번째 스테이지가 스타트 펄스를 공급받는 첫 번째 스테이지일 경우, 이 제 1 스위칭소자(Tr1)는 p-1번째 스테이지의 출력단자(OT) 대신에 스타트전송라인에 접속된다. 이 스타트전송라인에는 스타트 펄스가 공급된다.
p번째 스테이지에 구비된 제 2 스위칭소자(Tr2)는 반이소 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)와 제 1 방전용전압(VSS1)을 전송하는 제 1 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 제 3 스위칭소자(Tr3)는 어느 하나의 출력용클럭라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전압(VDD)을 전송하는 충전용전원라인과 공통 노드(CN)를 서로 연결한다.
p번째 스테이지에 구비된 제 4 스위칭소자(Tr4)는 세트 노드(Q)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 공통 노드(CN)와 제 2 방전용전압(VSS2)을 전송하는 제 2 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 제 5 스위칭소자(Tr5)는 공통 노드(CN)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전원라인과 리세트 노드(QB)를 서로 연결한다.
p번째 스테이지에 구비된 제 6 스위칭소자(Tr6)는 세트 노드(Q)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드(QB)와 제 2 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 풀업 스위칭소자(Pu)는 세트 노드(Q)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 출력용클럭라인과 p번째 스테이지의 출력단자(OT)를 서로 연결한다. 이 풀업 스위칭소자(Pu)에 접속된 출력용클럭라인에는 CLKc라는 출력용 클럭펄스가 공급되는 바, 이 CLKc가 제 1 출력용 클럭펄스(CLK1)일 때 i-CLKa 및 i-CLKb는 각각 제 1 출력제어용 클럭펄스(i-CLK1) 및 제 4 출력제어용 클럭펄스(i-CLK4)가 될 수 있다.
p번째 스테이지에 구비된 풀다운 스위칭소자(Pd)는 리세트 노드(QB)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 p번째 스테이지의 출력단자(OT)와 제 3 방전용전압(VSS3)을 전송하는 제 3 방전용전원라인을 서로 연결한다.
여기서 제 4 실시예에서의 제 1 내지 제 3 방전용전압(VSS3)은 상술된 제 3 실시예에서의 제 1 내지 제 3 방전용전압(VSS3)과 동일한 특성을 가질 수 있다.
여기서, 풀업 스위칭소자(Pu)에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자(Tr1)에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치할 수 있다.
도 11을 통해 제 5 실시예에 따른 스테이지의 구성을 설명한다.
도 11에 도시된 바와 같이, p번째 스테이지는 제 1 내지 제 6 스위칭소자(Tr1 내지 Tr6), 풀업 스위칭소자(Pu), 그리고 풀다운 스위칭소자(Pd)를 포함한다.
이 제 5 실시예에 따른 스테이지는 상술된 제 4 실시예와 거의 동일하며, 단 제 2 방전용전압(VSS2)과 제 3 방전용전압(VSS3)이 동일한 것에 차이가 있다. 즉, 도 11에 따르면, 제 1 및 제 2 방전용전압(VSS2)이 인가된다.
제 1 및 제 2 방전용전압(VSS2)은 상술된 제 2 실시예의 제 1 및 제 2 방전용전압(VSS2)과 동일한 특성을 가질 수 있다. 또는 이 제 1 및 제 2 방전용전압(VSS2)은 상술된 제 3 실시예의 제 1 및 제 2 방전용전압(VSS2)과 동일한 특성을 가질 수 있다.
도 12를 통해 제 6 실시예에 따른 스테이지의 구성을 설명한다.
도 12에 도시된 바와 같이, p번째 스테이지는 제 1 내지 제 4 스위칭소자(Tr4), 풀업 스위칭소자(Pu), 풀다운 스위칭소자(Pd), 그리고 커패시터(C)를 포함한다.
p번째 스테이지에 구비된 제 1 스위칭소자(Tr1)는 정이소 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 p-1번째 스테이지의 출력단자(OT)와 세트 노드(Q)를 서로 연결한다. 이 p번째 스테이지가 스타트 펄스를 공급받는 첫 번째 스테이지일 경우, 이 제 1 스위칭소자(Tr1)는 p-1번째 스테이지의 출력단자(OT) 대신에 스타트전송라인에 접속된다. 이 스타트전송라인에는 스타트 펄스가 공급된다.
p번째 스테이지에 구비된 제 2 스위칭소자(Tr2)는 반이소 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)와 제 1 방전용전압(VSS1)을 전송하는 제 1 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 제 3 스위칭소자(Tr3)는 p-1번째 스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)와 충전용전압(VDD)을 전송하는 충전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 제 4 스위칭소자(Tr4)는 세트 노드(Q)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드(QB)와 제 2 방전용전압(VSS2)을 전송하는 제 2 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 풀업 스위칭소자(Pu)는 세트 노드(Q)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 출력용클럭라인과 p번째 스테이지의 출력단자(OT)를 서로 연결한다. 이 풀업 스위칭소자(Pu)에 접속된 출력용클럭라인에는 CLKc라는 출력용 클럭펄스가 공급되는 바, 이 CLKc가 제 1 출력용 클럭펄스(CLK1)일 때 i-CLKa 및 i-CLKb는 각각 제 1 출력제어용 클럭펄스(i-CLK1) 및 제 4 출력제어용 클럭펄스(i-CLK4)가 될 수 있다.
p번째 스테이지에 구비된 풀다운 스위칭소자(Pd)는 리세트 노드(QB)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 p번째 스테이지의 출력단자(OT)와 제 3 방전용전압(VSS3)을 전송하는 제 3 방전용전원라인을 서로 연결한다.
커패시터(C)는 풀업 스위칭소자(Pu)에 연결된 출력용클럭전송라인과 상기 리세트 노드(QB) 사이에 접속된다.
여기서 제 6 실시예에서의 제 1 내지 제 3 방전용전압(VSS1 내지 VSS3)은 상술된 제 3 실시예에서의 제 1 내지 제 3 방전용전압(VSS1 내지 VSS3)과 동일한 특성을 가질 수 있다.
한편, 제 6 실시예에서 제 1 방전용전압(VSS1)을 출력용 클럭펄스로 대신할 수도 있다. 이때 이 제 1 방전용전압(VSS1)을 대체할 출력용 클럭펄스는 풀업 스위칭소자(Pu)에 공급되는 출력용 클럭펄스와 동일한 클럭펄스이다.
이 제 6 실시예에서, 출력제어용 클럭펄스들 각각의 하이구간의 전압은 출력용 클럭펄스들 각각의 하이구간의 전압보다 작거나 같게 설정된다.
또한, 제 3 방전용전압(VSS3)은 각각 출력제어용 클럭펄스의 로우구간의 전압보다 작거나 같을 수 있다.
여기서, 풀업 스위칭소자(Pu)에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자(Tr1)에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치할 수 있다.
도 13을 통해 제 7 실시예에 따른 스테이지의 구성을 설명한다.
도 13에 도시된 바와 같이, p번째 스테이지는 제 1 내지 제 5 스위칭소자(Tr5), 풀업 스위칭소자(Pu), 그리고 풀다운 스위칭소자(Pd)를 포함한다.
p번째 스테이지에 구비된 제 1 스위칭소자(Tr1)는 정이소 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 p-1번째 스테이지의 출력단자(OT)와 세트 노드(Q)를 서로 연결한다. 이 p번째 스테이지가 스타트 펄스를 공급받는 첫 번째 스테이지일 경우, 이 제 1 스위칭소자(Tr1)는 p-1번째 스테이지의 출력단자(OT) 대신에 스타트전송라인에 접속된다. 이 스타트전송라인에는 스타트 펄스가 공급된다.
p번째 스테이지에 구비된 제 2 스위칭소자(Tr2)는 반이소 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)와 제 1 방전용전압(VSS1)을 전송하는 제 1 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 제 3 스위칭소자(Tr3)는 p-1번째 스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)와 충전용전압(VDD)을 전송하는 충전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 제 4 스위칭소자(Tr4)는 어느 하나의 출력용클럭라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전압(VDD)을 전송하는 충전용전원라인과 리세트 노드(QB)를 서로 연결한다.
p번째 스테이지에 구비된 제 5 스위칭소자(Tr5)는 세트 노드(Q)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드(QB)와 제 2 방전용전압(VSS2)을 전송하는 제 2 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 풀업 스위칭소자(Pu)는 세트 노드(Q)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 출력용클럭라인과 p번째 스테이지의 출력단자(OT)를 서로 연결한다. 이 풀업 스위칭소자(Pu)에 접속된 출력용클럭라인에는 CLKc라는 출력용 클럭펄스가 공급되는 바, 이 CLKc가 제 1 출력용 클럭펄스(CLK1)일 때 i-CLKa 및 i-CLKb는 각각 제 1 출력제어용 클럭펄스(i-CLK1) 및 제 4 출력제어용 클럭펄스(i-CLK4)가 될 수 있다.
p번째 스테이지에 구비된 풀다운 스위칭소자(Pd)는 리세트 노드(QB)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 p번째 스테이지의 출력단자(OT)와 제 2 방전용전원라인을 서로 연결한다. 이 풀다운 스위칭소자(Pd)는 제 2 방전용전원라인 대신 상술된 제 3 방전용전원라인에 연결될 수 있다. 이때, 이 제 1 내지 제 3 방전용전압(VSS1 내지 VSS3)은 상술된 제 3 실시예의 제 1 내지 제 3 방전용전압(VSS1 내지 VSS2)과 동일한 특성을 가질 수 있다.
여기서 제 4 스위칭소자(Tr4)와 풀업 스위칭소자(Pu)가 동일한 출력용 클럭펄스를 공급받는다.
제 1 및 제 2 방전용전압(VSS2)은 상술된 제 2 실시예의 제 1 및 제 2 방전용전압(VSS2)과 동일한 특성을 가질 수 있다. 또는 이 제 1 및 제 2 방전용전압(VSS2)은 상술된 제 3 실시예의 제 1 및 제 2 방전용전압(VSS1, VSS2)과 동일한 특성을 가질 수 있다.
여기서, 풀업 스위칭소자(Pu)에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자(Tr1)에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치할 수 있다.
도 14를 통해 제 8 실시예에 따른 스테이지의 구성을 설명한다.
도 14에 도시된 바와 같이, p번째 스테이지는 제 1 내지 제 5 스위칭소자(Tr1 내지 Tr5), 풀업 스위칭소자(Pu), 그리고 풀다운 스위칭소자(Pd)를 포함한다.
p번째 스테이지에 구비된 제 1 스위칭소자(Tr1)는 정이소 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 p-1번째 스테이지의 출력단자(OT)와 세트 노드(Q)를 서로 연결한다. 이 p번째 스테이지가 스타트 펄스를 공급받는 첫 번째 스테이지일 경우, 이 제 1 스위칭소자(Tr1)는 p-1번째 스테이지의 출력단자(OT) 대신에 스타트전송라인에 접속된다. 이 스타트전송라인에는 스타트 펄스가 공급된다.
p번째 스테이지에 구비된 제 2 스위칭소자(Tr2)는 반이소 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)와 제 1 방전용전압(VSS1)을 전송하는 제 1 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 제 3 스위칭소자(Tr3)는 p번째 스테이지의 출력단자(OT)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드(QB)와 제 2 방전용전압(VSS2)을 전송하는 제 2 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 제 4 스위칭소자(Tr4)는 어느 하나의 출력용클럭라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전압(VDD)을 전송하는 충전용전원라인과 리세트 노드(QB)를 서로 연결한다.
p번째 스테이지에 구비된 제 5 스위칭소자(Tr5)는 세트 노드(Q)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드(QB)와 제 2 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 풀업 스위칭소자(Pu)는 세트 노드(Q)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 출력용클럭라인과 p번째 스테이지의 출력단자(OT)를 서로 연결한다. 이 풀업 스위칭소자(Pu)에 접속된 출력용클럭라인에는 CLKc라는 출력용 클럭펄스가 공급되는 바, 이 CLKc가 제 1 출력용 클럭펄스(CLK1)일 때 i-CLKa 및 i-CLKb는 각각 제 1 출력제어용 클럭펄스(i-CLK1) 및 제 4 출력제어용 클럭펄스(i-CLK4)가 될 수 있다.
p번째 스테이지에 구비된 풀다운 스위칭소자(Pd)는 리세트 노드(QB)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 p번째 스테이지의 출력단자(OT)와 제 2 방전용전원라인을 서로 연결한다. 이 풀다운 스위칭소자(Pd)는 제 2 방전용전원라인 대신 상술된 제 3 방전용전원라인에 연결될 수 있다. 이때, 이 제 1 내지 제 3 방전용전압(VSS1 내지 VSS3)은 상술된 제 3 실시예의 제 1 내지 제 3 방전용전압(VSS1 내지 VSS2)과 동일한 특성을 가질 수 있다. 여기서 제 4 스위칭소자(Tr4)와 풀업 스위칭소자(Pu)가 동일한 출력용 클럭펄스를 공급받는다.
제 1 및 제 2 방전용전압(VSS1, VSS2)은 상술된 제 2 실시예의 제 1 및 제 2 방전용전압(VSS1, VSS2)과 동일한 특성을 가질 수 있다. 또는 이 제 1 및 제 2 방전용전압(VSS1, VSS2)은 상술된 제 3 실시예의 제 1 및 제 2 방전용전압(VSS1, VSS2)과 동일한 특성을 가질 수 있다.
여기서, 풀업 스위칭소자(Pu)에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자(Tr1)에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치할 수 있다.
도 15를 통해 제 9 실시예에 따른 스테이지의 구성을 설명한다.
도 15에 도시된 바와 같이, p번째 스테이지는 제 1 내지 제 4 스위칭소자(Tr1 내지 Tr4), 풀업 스위칭소자(Pu), 그리고 풀다운 스위칭소자(Pd)를 포함한다.
p번째 스테이지에 구비된 제 1 스위칭소자(Tr1)는 정이소 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 p-1번째 스테이지의 출력단자(OT)와 세트 노드(Q)를 서로 연결한다. 이 p번째 스테이지가 스타트 펄스를 공급받는 첫 번째 스테이지일 경우, 이 제 1 스위칭소자(Tr1)는 p-1번째 스테이지의 출력단자(OT) 대신에 스타트전송라인에 접속된다. 이 스타트전송라인에는 스타트 펄스가 공급된다.
p번째 스테이지에 구비된 제 2 스위칭소자(Tr2)는 반이소 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)와 제 1 방전용전압(VSS1)을 전송하는 제 1 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 제 3 스위칭소자(Tr3)는 충전용전원라인으로부터의 충전용전압(VDD)에 따라 턴-온되어 충전용전원라인과 리세트 노드(QB)를 서로 연결한다.
p번째 스테이지에 구비된 제 4 스위칭소자(Tr4)는 어느 하나의 출력용클럭전송라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드(QB)와 제 2 방전용전압(VSS2)을 전송하는 제 2 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 풀업 스위칭소자(Pu)는 세트 노드(Q)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 출력용클럭라인과 p번째 스테이지의 출력단자(OT)를 서로 연결한다. 이 풀업 스위칭소자(Pu)에 접속된 출력용클럭라인에는 CLKc라는 출력용 클럭펄스가 공급되는 바, 이 CLKc가 제 1 출력용 클럭펄스(CLK1)일 때 i-CLKa 및 i-CLKb는 각각 제 1 출력제어용 클럭펄스(i-CLK1) 및 제 4 출력제어용 클럭펄스(i-CLK4)가 될 수 있다.
p번째 스테이지에 구비된 풀다운 스위칭소자(Pd)는 리세트 노드(QB)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 p번째 스테이지의 출력단자(OT)와 제 3 방전용전압(VSS3)을 전송하는 제 3 방전용전원라인을 서로 연결한다.
여기서 제 4 스위칭소자(Tr4)와 풀업 스위칭소자(Pu)가 동일한 출력용 클럭펄스를 공급받는다.
제 1 내지 제 3 방전용전압(VSS1 내지 VSS3)은 상술된 제 3 실시예의 제 1 내지 제 3 방전용전압(VSS1 내지 VSS3)과 동일한 특성을 가질 수 있다.
여기서, 풀업 스위칭소자(Pu)에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자(Tr1)에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치할 수 있다.
도 16을 통해 제 10 실시예에 따른 스테이지의 구성을 설명한다.
도 16에 도시된 바와 같이, p번째 스테이지는 제 1 내지 제 6 스위칭소자(Tr1 내지 Tr6), 풀업 스위칭소자(Pu), 그리고 풀다운 스위칭소자(Pd)를 포함한다.
p번째 스테이지에 구비된 제 1 스위칭소자(Tr1)는 정이소 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 p-1번째 스테이지의 출력단자(OT)와 세트 노드(Q)를 서로 연결한다. 이 p번째 스테이지가 스타트 펄스를 공급받는 첫 번째 스테이지일 경우, 이 제 1 스위칭소자(Tr1)는 p-1번째 스테이지의 출력단자(OT) 대신에 스타트전송라인에 접속된다. 이 스타트전송라인에는 스타트 펄스가 공급된다.
p번째 스테이지에 구비된 제 2 스위칭소자(Tr2)는 반이소 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)와 제 1 방전용전압(VSS1)을 전송하는 제 1 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 제 3 스위칭소자(Tr3)는 어느 하나의 출력용클럭라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전압(VDD)을 전송하는 충전용전원라인과 공통 노드(CN)를 서로 연결한다.
p번째 스테이지에 구비된 제 4 스위칭소자(Tr4)는 세트 노드(Q)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 공통 노드(CN)와 제 2 방전용전압(VSS2)을 전송하는 제 2 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 제 5 스위칭소자(Tr5)는 공통 노드(CN)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전원라인과 리세트 노드(QB)를 서로 연결한다.
p번째 스테이지에 구비된 제 6 스위칭소자(Tr6)는 세트 노드(Q)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드(QB)와 제 2 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 풀업 스위칭소자(Pu)는 세트 노드(Q)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 출력용클럭라인과 p번째 스테이지의 출력단자(OT)를 서로 연결한다. 이 풀업 스위칭소자(Pu)에 접속된 출력용클럭라인에는 CLKc라는 출력용 클럭펄스가 공급되는 바, 이 CLKc가 제 1 출력용 클럭펄스(CLK1)일 때 i-CLKa 및 i-CLKb는 각각 제 1 출력제어용 클럭펄스(i-CLK1) 및 제 4 출력제어용 클럭펄스(i-CLK4)가 될 수 있다.
p번째 스테이지에 구비된 풀다운 스위칭소자(Pd)는 리세트 노드(QB)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 p번째 스테이지의 출력단자(OT)와 제 2 방전용전원라인을 서로 연결한다.
제 1 및 제 2 방전용전압(VSS1, VSS2)은 상술된 제 2 실시예의 제 1 및 제 2 방전용전압(VSS1, VSS2)과 동일한 특성을 가질 수 있다. 또는 이 제 1 및 제 2 방전용전압(VSS1, VSS2)은 상술된 제 3 실시예의 제 1 및 제 2 방전용전압(VSS1, VSS2)과 동일한 특성을 가질 수 있다.
여기서, 풀업 스위칭소자(Pu)에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자(Tr1)에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치할 수 있다.
도 17을 통해 제 11 실시예에 따른 스테이지의 구성을 설명한다.
도 17에 도시된 바와 같이, p번째 스테이지는 제 1 내지 제 5 스위칭소자(Tr1 내지 Tr5), 풀업 스위칭소자(Pu), 그리고 풀다운 스위칭소자(Pd)를 포함한다.
p번째 스테이지에 구비된 제 1 스위칭소자(Tr1)는 정이소 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 p-1번째 스테이지의 출력단자(OT)와 세트 노드(Q)를 서로 연결한다. 이 p번째 스테이지가 스타트 펄스를 공급받는 첫 번째 스테이지일 경우, 이 제 1 스위칭소자(Tr1)는 p-1번째 스테이지의 출력단자(OT) 대신에 스타트전송라인에 접속된다. 이 스타트전송라인에는 스타트 펄스가 공급된다.
p번째 스테이지에 구비된 제 2 스위칭소자(Tr2)는 반이소 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)와 제 1 방전용전압(VSS1)을 전송하는 제 1 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 제 3 스위칭소자(Tr3)는 충전용전원라인으로부터의 충전용전압(VDD)에 따라 턴-온되어 충전용전원라인과 리세트 노드(QB)를 서로 연결한다.
p번째 스테이지에 구비된 제 4 스위칭소자(Tr4)는 어느 하나의 출력용클럭전송라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드(QB)와 제 2 방전용전압(VSS2)을 전송하는 제 2 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 제 5 스위칭소자(Tr5)는 세트 노드(Q)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드(QB)와 제 2 방전용전압(VSS3)을 전송하는 제 2 방전용전원라인을 서로 연결한다.
p번째 스테이지에 구비된 풀업 스위칭소자(Pu)는 세트 노드(Q)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 출력용클럭라인과 p번째 스테이지의 출력단자(OT)를 서로 연결한다. 이 풀업 스위칭소자(Pu)에 접속된 출력용클럭라인에는 CLKc라는 출력용 클럭펄스가 공급되는 바, 이 CLKc가 제 1 출력용 클럭펄스(CLK1)일 때 i-CLKa 및 i-CLKb는 각각 제 1 출력제어용 클럭펄스(i-CLK1) 및 제 4 출력제어용 클럭펄스(i-CLK4)가 될 수 있다.
p번째 스테이지에 구비된 풀다운 스위칭소자(Pd)는 리세트 노드(QB)에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 p번째 스테이지의 출력단자(OT)와 제 2 방전용전원라인을 서로 연결한다.
제 1 내지 제 3 방전용전압(VSS1 내지 VSS3)은 상술된 제 3 실시예의 제 1 내지 제 3 방전용전압(VSS1 내지 VSS3)과 동일한 특성을 가질 수 있다.
여기서, 풀업 스위칭소자(Pu)에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자(Tr1)에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치할 수 있다.
여기서 도 4의 제 1 내지 제 4 출력용 클럭펄스(CLK1 내지 CLK4) 및 제 1 내지 제 4 출력제어용 클럭펄스(i-CLK1 내지 i-CLK4)에 따른 도 9의 스테이지의 동작을 설명하면 다음과 같다.
도 9의 스테이지가 다섯 번째 스테이지라고 가정하자. 그러면 I-CLKa는 제 1 출력제어용 클럭펄스(i-CLK1)이고, I-CLKb는 제 4 출력제어용 클럭펄스(i-CLK4)이고, CLKc는 제 1 클럭펄스이고, SP(p-1)은 네 번째 스테이지로부터의 스캔펄스이며, SP(p+1)은 여섯 번째 스테이지로부터의 스캔펄스임을 알 수 있다. 그리고, 제 1 내지 제 3 방전용전압(VSS3)이 모두 동일한 값을 갖는다고 가정하자.
먼저, 제 1 출력제어용 클럭펄스(i-CLK1)가 하이전압을 유지할 때 제 1 및 제 8 스위칭소자(Tr1, Tr8)는 턴-온된다. 그러면 턴-온된 제 1 스위칭소자(Tr1)를 통해 네 번째 스테이지로부터의 스캔펄스가 세트 노드(Q)에 공급되며, 턴-온된 제 8 스위칭소자(Tr8)를 통해 충전용전압(VDD)이 상기 세트 노드(Q)에 공급된다. 따라서 세트 노드(Q)가 충전되고, 이 충전된 세트 노드(Q)에 게이트전극을 통해 접속된 풀업 스위칭소자(Pu) 및 제 4 스위칭소자(Tr4)가 턴-온된다. 그러면, 턴-온된 제 4 스위칭소자(Tr4)를 통해 제 2 방전용전원이 리세트 노드(QB)에 공급되어 리세트 노드(QB)가 방전되고, 이에 따라 이 방전된 리세트 노드(QB)에 게이트전극을 통해 접속된 풀다운 스위칭소자(Pd)가 턴-오프된다.
이어서, 제 1 출력용 클럭펄스(CLK1)가 하이전압을 유지하게 되면, 상기 턴-온된 풀업 스위칭소자(Pu)를 통해 이 제 1 출력용 클럭펄스(CLK1)가 스캔펄스로서 출력된다. 이 스캔펄스는 출력단자(OT)를 통해 다섯 번째 게이트 라인, 네 번째 스테이지(네 번째 스테이지의 제 5 및 제 7 스위칭소자(Tr5, Tr7)) 및 여섯 번째 스테이지(여섯 번째 스테이지의 제 1 및 제 8 스위칭소자(Tr1, Tr8))에 공급된다. 다시 말하여, 하이전압의 스캔펄스가 출력단자(OT)에 공급된다. 그러면, 이 출력단자(OT)에 게이트전극을 통해 접속된 제 6 스위칭소자(Tr6)가 턴-온되고, 이 턴-온된 제 6 스위칭소자(Tr6)를 통해 제 2 방전용전압(VSS2)이 리세트 노드(QB)에 공급된다.
한편, 상기 제 1 출력용 클럭펄스(CLK1)에 의해 제 3 스위칭소자(Tr3)가 턴-온되며, 이 턴-온된 제 3 스위칭소자(Tr3)를 통해 충전용전압(VDD)이 리세트 노드(QB)에 공급된다. 이 리세트 노드(QB)는 제 4 및 제 6 스위칭소자(Tr6)에 의해 제 2 방전용전압(VSS2)을 공급받고 있으므로, 이 충전용전압(VDD)에 관계없이 방전 상태로 유지된다.
다음으로, 여섯 번째 스테이지로부터의 스캔펄스가 제 5 스위칭소자(Tr5)의 게이트전극 및 제 7 스위칭소자(Tr7)의 게이트전극으로 공급된다. 이에 따라 제 5 및 제 7 스위칭소자(Tr5, Tr7)가 턴-온된다. 그러면, 턴-온된 제 5 스위칭소자(Tr5)를 통해 제 1 방전용전압(VSS1)이 세트 노드(Q)에 공급되어 이 세트 노드(Q)를 방전시킨다. 이에 따라 세트 노드(Q)가 방전되고 이 세트 노드(Q)에 게이트전극을 통해 접속된 풀업 스위칭소자(Pu) 및 제 4 스위칭소자(Tr4)가 턴-오프된다. 한편, 턴-온된 제 7 스위칭소자(Tr7)를 통해 제 3 방전용전압(VSS3)이 출력단자(OT)에 공급된다. 이에 따라 이 출력단자(OT)가 방전되고, 이 방전된 출력단자(OT)에 게이트전극을 통해 접속된 제 6 스위칭소자(Tr6)가 턴-오프된다.
한편, 상기 제 4 및 제 6 스위칭소자(Tr4, Tr6)가 턴-오프됨에 따라 리세트 노드(QB)는 턴-온된 제 3 스위칭소자(Tr3)에 의해 공급되는 충전용전압(VDD)에 의해 충전된다. 즉, 상기 여섯 번째 스테이지로부터의 스캔펄스는 제 2 출력용 클럭펄스(CLK2)에 의해 발생되는 것으로, 이 제 2 출력용 클럭펄스(CLK2)와 제 1 출력용 클럭펄스(CLK1)가 중첩되는 1/3 구간에 대응되는 기간동안 제 3 스위칭소자(Tr3)가 턴-온되면서 상기 리세트 노드(QB)가 충전되게 된다. 그러면, 이 충전된 리세트 노드(QB)에 게이트전극을 통해 접속된 풀다운 스위칭소자(Pd)가 턴-온된다. 그러면 이 턴-온된 풀다운 스위칭소자(Pd)를 통해 제 3 방전용전압(VSS3)이 출력단자(OT)에 공급된다.
이후, 제 4 출력제어용 클럭펄스(i-CLK4)가 하이전압으로 유지되면 제 2 스위칭소자(Tr2)가 턴-온되고, 이 턴-온된 제 2 스위칭소자(Tr2)를 통해 제 1 방전용전압(VSS1)이 세트 노드(Q)에 공급된다. 그러면, 이 세트 노드(Q)가 방전된다.
본 발명에 따르면 출력제어용 클럭펄스의 로우전압이 출력용 클럭펄스의 로우전압(스캔펄스의 로우전압에 대응됨)보다 작으며, 또한 제 1 내지 제 3 방전용전압(VSS3)보다 작게 설정되므로, 이 출력제어용 클럭펄스가 로우전압으로 유지되는 기간에 제 1 및 제 2 스위칭소자(Tr1, Tr2)를 통해 누설되는 전류를 최소화할 수 있다.
한편, 도 4의 제 1 내지 제 4 출력용 클럭펄스(CLK1 내지 CLK4) 및 제 1 내지 제 4 출력제어용 클럭펄스(i-CLK1 내지 i-CLK4)에 따른 도 10의 스테이지의 동작을 설명하면 다음과 같다.
도 10의 스테이지가 다섯 번째 스테이지라고 가정하자. 그러면 I-CLKa는 제 1 출력제어용 클럭펄스(i-CLK1)이고, I-CLKb는 제 4 출력제어용 클럭펄스(i-CLK4)이고, CLKc는 제 1 클럭펄스이고, SP(p-1)은 네 번째 스테이지로부터의 스캔펄스임을 알 수 있다. 그리고, 제 1 내지 제 3 방전용전압(VSS3)이 모두 동일한 값을 갖는다고 가정하자.
먼저, 제 1 출력제어용 클럭펄스(i-CLK1)가 하이전압을 유지할 때 제 1 스위칭소자(Tr1)는 턴-온된다. 그러면 턴-온된 제 1 스위칭소자(Tr1)를 통해 네 번째 스테이지로부터의 스캔펄스가 세트 노드(Q)에 공급된다. 따라서 세트 노드(Q)가 충전되고, 이 충전된 세트 노드(Q)에 게이트전극을 통해 접속된 풀업 스위칭소자(Pu), 제 4 스위칭소자(Tr4) 및 제 6 스위칭소자(Tr6)가 턴-온된다. 그러면, 턴-온된 제 4 스위칭소자(Tr4)를 통해 제 2 방전용전압(VSS2)이 공통 노드(CN)에 공급되어 이 공통 노드(CN)가 방전된다. 따라서, 이 공통 노드(CN)에 게이트전극을 통해 접속된 제 5 스위칭소자(Tr5)가 턴-오프된다. 한편, 턴-온된 제 6 스위칭소자(Tr6)를 통해 제 2 방전용전원이 리세트 노드(QB)에 공급되어 리세트 노드(QB)가 방전되고, 이에 따라 이 방전된 리세트 노드(QB)에 게이트전극을 통해 접속된 풀다운 스위칭소자(Pd)가 턴-오프된다.
이어서, 제 1 출력용 클럭펄스(CLK1)가 하이전압을 유지하게 되면, 상기 턴-온된 풀업 스위칭소자(Pu)를 통해 이 제 1 출력용 클럭펄스(CLK1)가 스캔펄스로서 출력된다. 이 스캔펄스는 출력단자(OT)를 통해 다섯 번째 게이트 라인 및 여섯 번째 스테이지(여섯 번째 스테이지의 제 1 스위칭소자(Tr1))에 공급된다. 한편, 상기 제 1 출력용 클럭펄스(CLK1)에 의해 제 3 스위칭소자(Tr3)가 턴-온되며, 이 턴-온된 제 3 스위칭소자(Tr3)를 통해 충전용전압(VDD)이 공통 노드(CN)에 공급된다. 이 공통 노드(CN)는 제 4 스위칭소자(Tr4)에 의해 제 2 방전용전압(VSS2)을 공급받고 있으므로, 이 충전용전압(VDD)에 관계없이 방전 상태로 유지된다.
이어서, 제 4 출력제어용 클럭펄스(i-CLK4)가 하이전압으로 유지되면 제 2 스위칭소자(Tr2)가 턴-온되고, 이 턴-온된 제 2 스위칭소자(Tr2)를 통해 제 1 방전용전압(VSS1)이 세트 노드(Q)에 공급된다. 그러면, 이 세트 노드(Q)가 방전되고 이 세트 노드(Q)에 게이트전극을 통해 접속된 풀업 스위칭소자(Pu), 제 4 스위칭소자(Tr4) 및 제 6 스위칭소자(Tr6)가 턴-오프된다.
한편, 상기 제 4 스위칭소자(Tr4)가 턴-오프됨에 따라 공통 노드(CN)는 턴-온된 제 3 스위칭소자(Tr3)에 의해 공급되는 충전용전압(VDD)에 의해 충전된다. 즉, 상기 여섯 번째 스테이지로부터의 스캔펄스는 제 2 출력용 클럭펄스(CLK2)에 의해 발생되는 것으로, 이 제 2 출력용 클럭펄스(CLK2)와 제 1 출력용 클럭펄스(CLK1)가 중첩되는 1/3 구간에 대응되는 기간동안 제 3 스위칭소자(Tr3)가 턴-온되면서 상기 공통 노드(CN)가 충전되게 된다. 따라서 이 공통 노드(CN)에 게이트전극을 통해 접속된 제 5 스위칭소자(Tr5)가 턴-온되며, 이 턴-온된 제 5 스위칭소자(Tr5)를 통해 충전용전압(VDD)이 리세트 노드(QB)에 공급된다. 그러면, 이 리세트 노드(QB)가 충전되고, 이 충전된 리세트 노드(QB)에 게이트전극을 통해 접속된 풀업 스위칭소자(Pu)가 턴-온된다. 이 턴-온된 풀업 스위칭소자(Pu)를 통해 제 3 방전용전압(VSS3)이 다섯 번째 게이트 라인 및 여섯 번째 스테이지(여섯 번째 스테이지의 제 1 스위칭소자(Tr1))에 공급된다.
본 발명에 따르면 출력제어용 클럭펄스의 로우전압이 출력용 클럭펄스의 로우전압(스캔펄스의 로우전압에 대응됨)보다 작으며, 또한 제 1 내지 제 3 방전용전압(VSS3)보다 작게 설정되므로, 이 출력제어용 클럭펄스가 로우전압으로 유지되는 기간에 제 1 및 제 2 스위칭소자(Tr1, Tr2)를 통해 누설되는 전류를 최소화할 수 있다.
도 18은 도 4의 제 1 내지 제 4 출력용 클럭펄스(CLK1 내지 CLK4) 및 제 1 내지 제 4 출력제어용 클럭펄스(i-CLK4 내지 i-CLK4)에 대한 시뮬레이션 파형을 나타낸 도면으로서, 도 18의 (a)는 제 1 내지 제 4 출력용 클럭펄스(CLK1 내지 CLK4)를 나타내고 있으며, 도 18의 (b)는 제 1 내지 제 4 출력제어용 클럭펄스(i-CLK1 내지 i-CLK4)를 나타내고 있다.
도 19는 도 18에서의 제 1 출력용 클럭펄스(CLK1)에 대한 정이소 클럭펄스 및 반이소 클럭펄스에 대한 시뮬레이션 파형을 나타낸 도면이다.
도 20은 도 8의 스테이지의 동작에 따라 발생된 세트 노드(Q), 리세트 노드(QB), 스캔펄스 및 출력용 클럭펄스의 전압에 대한 시뮬레이션 파형을 나타낸 도면이다. 이 도면에서 알 수 있듯이, 제 1 출력제어용 클럭펄스(i-CLK1)와 전단 스테이지로부터의 스캔펄스(SP(p-1))가 동시에 하이전압으로 유지되는 기간에 제 1 스위칭소자(Tr1)가 턴-온되어 세트 노드(Q)가 충전된다. 이때, 제 4 출력제어용 클럭펄스(i-CLK4)는 로우전압으로 유지되므로 제 2 스위칭소자(Tr2)는 턴-오프된다. 이후, 제 1 출력용 클럭펄스(CLK1)가 하이전압으로 천이하면 스캔펄스가 발생된다. 이후 제 4 출력제어용 클럭펄스(i-CLK4)가 하이전압으로 될 때 세트 노드(Q)가 방전된다.
문턱전압이 음(negative)인 회로는 세트 노드(Q)가 로우전압으로 유지되는 동안 제 1 출력용 클럭펄스(CLK1)에 의해 누설전류가 흐르게 되므로 클럭 커플링에 의해 세트 노드(Q)의 전압 상승을 억제하는 것이 좋다. 본 발명에 따르면 세트 노드(Q)가 방전용전압에 의해 로우전압으로 유지될 때 제 1 출력용 클럭펄스(CLK1)에 의해 발생된 노이즈 전하(noise charge)는 제 1 출력제어용 클럭펄스(i-CLK1)가 하이전압으로 유지되는 기간동안 전단 스테이지에 접속된 게이트 라인 및 풀다운 스위칭소자(Pd)를 통해 유출되게 된다.
도 21은 도 11의 스테이지의 동작에 따라 발생된 세트 노드(Q), 리세트 노드(QB), 스캔펄스 및 출력용 클럭펄스의 전압에 대한 시뮬레이션 파형을 나타낸 도면이다.
도 22는 도 13 및 도 14의 스테이지에 공급되는 출력제어용 클럭펄스 및 출력용 클럭펄스에 대한 시뮬레이션 파형을 나타낸 도면이다. 이에 따르면, 제 1 내지 제 4 출력용 클럭펄스들(CLK1 내지 CLK4) 각각의 하이구간의 전압(하이전압)은 25[V]이고, 로우구간의 전압(로우전압)은 -5[V]이다. 또한, 제 1 내지 제 4 출력제어용 클럭펄스들(i-CLK1 내지 i-CLK4) 각각의 하이구간의 전압(하이전압)은 20[V]이고, 로우구간의 전압(로우전압)은 -15[V]이다.
도 23은 도 10의 스테이지의 동작에 따라 발생된 세트 노드(Q), 리세트 노드(QB), 스캔펄스 및 출력용 클럭펄스의 전압에 대한 시뮬레이션 파형을 나타낸 도면이다.
도 24는 도 12의 스테이지의 동작에 따라 발생된 세트 노드(Q), 리세트 노드(QB), 스캔펄스 및 출력용 클럭펄스의 전압에 대한 시뮬레이션 파형을 나타낸 도면이다. 구체적으로 도 24의 (a)는 제 1 및 제 3 방전용전압(VSS1, VSS3)이 모두 -5[V]이고, 제 2 방전용전압(VSS2)이 -7[V]인 조건하에서의 세트 노드(Q), 리세트 노드(QB), 스캔펄스 및 출력용 클럭펄스의 전압을 나타낸 도면이며, 도 24의 (b)는 제 1 및 제 3 방전용전압(VSS3)이 모두 -5[V]이고, 제 2 방전용전압(VSS2)이 -2[V]인 조건하에서의 세트 노드(Q), 리세트 노드(QB), 스캔펄스 및 출력용 클럭펄스의 전압을 나타낸 도면이다.
도 25는 도 16의 스테이지의 동작에 따라 발생된 세트 노드(Q), 리세트 노드(QB), 스캔펄스 및 출력용 클럭펄스의 전압에 대한 시뮬레이션 파형을 나타낸 도면이다.
도 26은 도 17의 스테이지의 동작에 따라 발생된 세트 노드(Q), 리세트 노드(QB), 스캔펄스 및 출력용 클럭펄스의 전압에 대한 시뮬레이션 파형을 나타낸 도면이다.
도 27은 도 8의 변형된 구조를 나타낸 도면이다.
도 27에 도시된 바와 같이, 도 8에 도시된 스테이지는 제 2 스위칭소자(Tr2)를 구비하지 않을 수 있다. 즉, 도 27에 도시된 바와 같이, p번째 스테이지는 제 1 스위칭소자(Tr1), 제 3 스위칭소자(Tr3), 제 4 스위칭소자(Tr4), 풀업 스위칭소자(Pu), 그리고 풀다운 스위칭소자(Pd)를 포함할 수 있다. 이러한 경우, 세트 노드(Q)는 전단 스테이지에 접속된 게이트 라인으로부터의 로우전압에 의해 방전된다.
도 27에 도시된 제 1 스위칭소자(Tr1), 제 3 스위칭소자(Tr3), 제 4 스위칭소자(Tr4), 풀업 스위칭소자(Pu) 및 풀다운 스위칭소자(Pd)는, 도 8에 도시된 제 1 스위칭소자(Tr1), 제 3 스위칭소자(Tr3), 제 4 스위칭소자(Tr4), 풀업 스위칭소자(Pu) 및 풀다운 스위칭소자(Pd)와 동일하다.
이때, p-q번째 스테이지에 공급되는 출력용 클럭펄스(i-CLKa)의 하이구간과 상기 p번째 스테이지에 공급되는 출력용 클럭펄스(i-CLKa)의 하이구간이 일부 중첩할 수 있다.
한편, 도 27에서의 제 3 스위칭소자(Tr3)의 게이트전극에는 출력용 클럭펄스(CLKc) 대신 충전용전압(VDD)이 인가될 수도 있다.
여기서, 풀업 스위칭소자(Pu)에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자(Tr1)에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치할 수 있다.
도 28은 도 27의 변형된 구조를 나타낸 도면이다.
도 27에 도시된 제 3 스위칭소자(Tr3)는 도 28에 도시된 바와 같은 형태의 접속 구조를 가질 수 있다.
즉, 도 28에 도시된 바와 같이, 제 3 스위칭소자(Tr3)는 어느 하나의 출력용클럭라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 출력용클럭라인과 리세트 노드(QB)를 서로 연결한다. 이 제 3 스위칭소자(Tr3)에 접속된 출력용클럭라인에는 CLKc라는 출력용 클럭펄스가 공급되는 바, 이 CLKc가 제 1 출력용 클럭펄스(CLK1)일 때 i-CLKa 및 i-CLKb는 각각 제 1 출력제어용 클럭펄스(i-CLK1) 및 제 4 출력제어용 클럭펄스(i-CLK4)가 될 수 있다.
이때, p-q번째 스테이지에 공급되는 출력용 클럭펄스(i-CLKa)의 하이구간과 상기 p번째 스테이지에 공급되는 출력용 클럭펄스(i-CLKa)의 하이구간이 일부 중첩할 수 있다.
여기서, 풀업 스위칭소자(Pu)에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자(Tr1)에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치할 수 있다.
도 29는 도 27의 변형된 또 다른 구조를 나타낸 도면이다.
도 27에 도시된 제 3 스위칭소자(Tr3)는 도 29에 도시된 바와 같은 형태의 접속 구조를 가질 수 있다.
즉, 도 29에 도시된 바와 같이, 제 3 스위칭소자(Tr3)는 충전용전원라인으로부터의 충전용전압(VDD)에 따라 턴-온되어 어느 하나의 출력용클럭라인과 리세트 노드(QB)를 서로 연결한다. 이 제 3 스위칭소자(Tr3)에 접속된 출력용클럭라인에는 CLKc라는 출력용 클럭펄스가 공급되는 바, 이 CLKc가 제 1 출력용 클럭펄스(CLK1)일 때 i-CLKa 및 i-CLKb는 각각 제 1 출력제어용 클럭펄스(i-CLK1) 및 제 4 출력제어용 클럭펄스(i-CLK4)가 될 수 있다.
한편, 도 29에서의 제 3 스위칭소자(Tr3)의 게이트전극에는 충전용전압(VDD) 대신 출력용 클럭펄스(CLKc)가 인가될 수도 있다.
여기서, 풀업 스위칭소자(Pu)에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자(Tr1)에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치할 수 있다.
도 30은 도 10의 변형된 또 다른 구조를 나타낸 도면이다.
도 30에 도시된 바와 같이, 도 10에 도시된 스테이지는 제 2 스위칭소자(Tr2)를 구비하지 않을 수 있다. 즉, 도 30에 도시된 바와 같이, p번째 스테이지는 제 1 스위칭소자(Tr1), 제 3 내지 제 6 스위칭소자(Tr3 내지 Tr6), 풀업 스위칭소자(Pu), 그리고 풀다운 스위칭소자(Pd)를 포함할 수 있다. 이러한 경우, 세트 노드(Q)는 전단 스테이지에 접속된 게이트 라인으로부터의 로우전압에 의해 방전된다. 한편, 도 30에서의 제 3 스위칭소자(Tr3)의 드레인전극은 출력용클럭라인 대신에 충전용전원라인에 접속될 수 있다.
이때, p-q번째 스테이지에 공급되는 출력용 클럭펄스(i-CLKa)의 하이구간과 상기 p번째 스테이지에 공급되는 출력용 클럭펄스(i-CLKa)의 하이구간이 일부 중첩할 수 있다.
한편, 도 30에서의 제 3 스위칭소자(Tr3)의 게이트전극에는 출력용 클럭펄스(CLKc) 대신 충전용전압(VDD)이 인가될 수도 있다.
여기서, 풀업 스위칭소자(Pu)에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자(Tr1)에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치할 수 있다.
한편, 모든 실시예에서 두 개의 동일한 방전용전압들은 각각 개별적인 방전용전원라인을 통해 공급될 수도 있으며, 또는 동일한 하나의 방전용전원라인을 통해 공급될 수도 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
CLKe: e번째 출력용 클럭펄스 i-CLKf: f번째 출력제용 클럭펄스

Claims (22)

  1. 서로 다른 위상을 갖는 n개(n은 2이상의 자연수)의 출력제어용 클럭펄스들을 출력하는 제 1 클럭발생기;
    서로 다른 위상을 가지며 하이구간이 일정 부분 중첩하는 m*n개(m은 자연수)의 출력용 클럭펄스들을 생성하고, 상기 m*n개의 출력용 클럭펄스들을 위상순으로 배열하고 이들을 n개씩 묶어 n개의 출력용 클럭펄스들을 갖는 m개의 그룹을 생성하고, 각 그룹의 k번째의 위상순서를 갖는 출력용 클럭펄스들의 라이징에지가 상기 n개의 출력제어용 클럭펄스들 중 k번째 위상순서를 갖는 출력제어용 클럭펄스의 하이구간내에 위치하도록 m*n개의 출력용 클럭펄스들을 출력하는 제 2 클럭발생기;
    상기 제 1 클럭발생기로부터의 n개의 출력제어용 클럭펄스들 및 상기 제 2 클럭발생기로부터의 m*n개의 출력용 클럭펄스들을 공급받아 다수의 스캔펄스들을 순차적으로 출력하는 쉬프트 레지스터를 포함함을 특징으로 하는 게이트 구동회로.
  2. 제 1 항에 있어서,
    상기 n개의 출력제어용 클럭펄스들 및 m*n개의 출력용 클럭펄스들 각각은 주기적으로 발생되는 다수의 임펄스들을 포함하며;
    j번째(j는 m과 같거나 작은 자연수) 그룹에 속하며 k번째 위상순서를 갖는 출력용 클럭펄스에 포함된 임펄스의 라이징에지가, 상기 k번째 위상순서를 갖는 출력제어용 클럭펄스의 임펄스의 하이구간내에 위치함을 특징으로 하는 게이트 구동회로.
  3. 제 2 항에 있어서,
    m*n번째 출력용 클럭펄스는 더미 임펄스를 더 포함하며;
    상기 더미 임펄스는 첫 번째 출력용 클럭펄스보다 앞선 위상을 갖는 스타트 펄스와 동일한 출력 타이밍을 갖는 것을 특징으로 하는 게이트 구동회로.
  4. 제 2 항에 있어서,
    상기 n개의 출력제어용 클럭펄스의 각 로우구간의 전압이 상기 m*n개의 출력용 클럭펄스의 각 로우구간의 전압보다 작거나 같은 것을 특징으로 하는 게이트 구동회로.
  5. 제 4 항에 있어서,
    상기 m*n개의 출력용 클럭펄스들 각각은 상기 n개의 출력제어용 클럭펄스들 중 적어도 어느 하나의 클럭펄스와 중첩하지 않는 것을 특징으로 하는 게이트 구동회로.
  6. 제 5 항에 있어서,
    상기 쉬프트 레지스터는 스캔펄스들을 순차적으로 출력하는 다수의 스테이지들을 포함하며;
    상기 각 스테이지는 자신의 출력단자를 통해 스캔펄스를 출력하며;
    상기 n개의 출력제어용 클럭펄스들은 n개의 출력제어용클럭라인들을 통해 전송되며;
    상기 m*n개의 출력용 클럭펄스들은 m*n개의 출력용클럭라인들을 통해 전송되며;
    p번째(p는 자연수) 스테이지는,
    상기 n개의 출력제어용 클럭펄스들 중 어느 하나에 따라 턴-온 또는 턴-오프되며, 턴-온시 p-q번째(q는 p보다 작은 자연수) 스테이지의 출력단자 및 스타트 펄스를 전송하는 스타트전송라인 중 어느 하나와 세트 노드를 서로 연결하는 제 1 스위칭소자;
    상기 n개의 출력제어용 클럭펄스들 중 어느 하나에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드와 제 1 방전용전압을 전송하는 제 1 방전용전원라인을 서로 연결하는 제 2 스위칭소자;
    상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 출력용클럭라인과 p번째 스테이지의 출력단자를 서로 연결하는 풀업 스위칭소자를 포함하며;
    상기 출력용 클럭펄스의 하이구간과 제 2 스위칭소자에 공급되는 출력제어용 클럭펄스의 하이구간이 중첩하지 않으며;
    상기 n개의 출력제어용 클럭펄스들 각각의 로우구간의 전압이 제 1 방전용전압보다 작거나 같으며;
    상기 p-q번째 스테이지에 공급되는 출력용 클럭펄스의 하이구간과 상기 p번째 스테이지에 공급되는 출력용 클럭펄스의 하이구간이 일부 중첩하며;
    상기 풀업 스위칭소자에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치함을 특징으로 하는 게이트 구동회로.
  7. 제 6 항에 있어서,
    상기 q는 1 및 2 중 어느 하나인 것을 특징으로 하는 게이트 구동회로.
  8. 제 6 항에 있어서,
    상기 p번째 스테이지는,
    어느 하나의 출력용클럭라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전압을 전송하는 충전용전원라인과 리세트 노드를 서로 연결하는 제 3 스위칭소자;
    상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 4 스위칭소자; 및,
    상기 리세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전압을 전송하는 제 3 방전용전원라인을 서로 연결하는 풀다운 스위칭소자를 더 포함하며;
    상기 풀업 스위칭소자와 제 3 스위칭소자가 동일한 출력용 클럭펄스를 공급받는 것을 특징으로 하는 게이트 구동회로.
  9. 제 8 항에 있어서,
    상기 p번째 스테이지는,
    p+r번째(r은 자연수) 스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드와 상기 제 1 방전용전원라인을 서로 연결하는 제 5 스위칭소자;
    상기 p번째 스테이지의 출력단자에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전원라인을 서로 연결하는 제 6 스위칭소자;
    상기 p+r번째 스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전원라인을 서로 연결하는 제 7 스위칭소자; 및,
    상기 p-s번째(s는 자연수) 스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 충전용전원라인과 세트 노드를 서로 연결하는 제 8 스위칭소자 중 적어도 어느 하나를 더 포함함을 특징으로 하는 게이트 구동회로.
  10. 제 2 항에 있어서,
    상기 m*n개의 출력용 클럭펄스들 각각의 하이구간의 전압이 상기 n개의 출력제어용 클럭펄스들 각각의 하이구간의 전압보다 크거나 같은 것을 특징으로 하는 게이트 구동회로.
  11. 제 6 항에 있어서,
    p번째 스테이지는,
    어느 하나의 출력용클럭라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전압을 전송하는 충전용전원라인과 공통 노드를 서로 연결하는 제 3 스위칭소자;
    상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 공통 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 4 스위칭소자;
    상기 공통 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 충전용전원라인과 리세트 노드를 서로 연결하는 제 5 스위칭소자;
    상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전원라인을 서로 연결하는 제 6 스위칭소자; 및,
    상기 리세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전압을 전송하는 제 3 방전용전원라인을 서로 연결하는 풀다운 스위칭소자를 더 포함하며;
    상기 풀업 스위칭소자와 제 3 스위칭소자가 동일한 출력용 클럭펄스를 공급받음을 특징으로 하는 게이트 구동회로.
  12. 제 6 항에 있어서,
    p번째 스테이지는,
    p-r번째 스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드와 충전용전압을 전송하는 충전용전원라인을 서로 연결하는 제 3 스위칭소자;
    상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 4 스위칭소자;
    상기 리세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전압을 전송하는 제 3 방전용전원라인을 서로 연결하는 풀다운 스위칭소자; 및,
    상기 풀업 스위칭소자에 연결된 출력용클럭전송라인과 상기 리세트 노드 사이에 접속된 커패시터를 더 포함함을 특징으로 하는 게이트 구동회로.
  13. 제 6 항에 있어서,
    p번째 스테이지는,
    p-s번째 스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드와 충전용전압을 전송하는 충전용전원라인을 서로 연결하는 제 3 스위칭소자;
    어느 하나의 출력용클럭라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전압을 전송하는 충전용전원라인과 리세트 노드를 서로 연결하는 제 4 스위칭소자;
    상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 5 스위칭소자; 및,
    상기 리세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전압을 전송하는 제 3 방전용전원라인을 서로 연결하는 풀다운 스위칭소자를 더 포함하며;
    상기 제 4 스위칭소자와 풀업 스위칭소자가 동일한 출력용 클럭펄스를 공급받음을 특징으로 하는 게이트 구동회로.
  14. 제 6 항에 있어서,
    p번째 스테이지는,
    상기 p번째 스테이지의 출력단자에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 3 스위칭소자;
    어느 하나의 출력용클럭라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전압을 전송하는 충전용전원라인과 리세트 노드를 서로 연결하는 제 4 스위칭소자;
    상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전원라인을 서로 연결하는 제 5 스위칭소자; 및,
    상기 리세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전압을 전송하는 제 3 방전용전원라인을 서로 연결하는 풀다운 스위칭소자를 더 포함하며;
    상기 제 4 스위칭소자와 풀업 스위칭소자가 동일한 출력용 클럭펄스를 공급받음을 특징으로 하는 게이트 구동회로.
  15. 제 6 항에 있어서,
    충전용전원라인으로부터의 충전용전압에 따라 턴-온되어 상기 충전용전원라인과 리세트 노드를 서로 연결하는 제 3 스위칭소자;
    어느 하나의 출력용클럭전송라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 4 스위칭소자; 및,
    상기 리세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전압을 전송하는 제 3 방전용전원라인을 서로 연결하는 풀다운 스위칭소자를 더 포함하며;
    상기 제 4 스위칭소자와 풀업 스위칭소자가 동일한 출력용 클럭펄스를 공급받음을 특징으로 하는 게이트 구동회로.
  16. 제 6 항에 있어서,
    충전용전원라인으로부터의 충전용전압에 따라 턴-온되어 상기 충전용전원라인과 리세트 노드를 서로 연결하는 제 3 스위칭소자;
    어느 하나의 출력용클럭전송라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 4 스위칭소자;
    상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 5 스위칭소자; 및,
    상기 리세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전원라인을 서로 연결하는 풀다운 스위칭소자를 더 포함하며;
    상기 제 4 스위칭소자와 제 2 스위칭소자가 동일한 출력용 클럭펄스를 공급받음을 특징으로 하는 게이트 구동회로.
  17. 제 6 항에 있어서,
    상기 n개의 출력제어용 클럭펄스들의 하이구간이 서로 중첩되지 않는 것을 특징으로 하는 게이트 구동회로.
  18. 제 8, 9, 11, 12, 13, 14, 15 및 제 16 항 중 어느 한 항에 있어서,
    상기 제 1 내지 제 3 방전용전압들 중 적어도 두 개 이상이 서로 동일한 것을 특징으로 하는 게이트 구동회로.
  19. 제 2 항에 있어서,
    상기 쉬프트 레지스터는 스캔펄스들을 순차적으로 출력하는 다수의 스테이지들을 포함하며;
    상기 각 스테이지는 자신의 출력단자를 통해 스캔펄스를 출력하며;
    상기 n개의 출력제어용 클럭펄스들은 n개의 출력제어용클럭라인들을 통해 전송되며;
    상기 m*n개의 출력용 클럭펄스들은 m*n개의 출력용클럭라인들을 통해 전송되며;
    p번째(p는 자연수) 스테이지는,
    상기 n개의 출력제어용 클럭펄스들 중 어느 하나에 따라 턴-온 또는 턴-오프되며, 턴-온시 p-q번째(q는 p보다 작은 자연수) 스테이지의 출력단자 및 스타트 펄스를 전송하는 스타트전송라인 중 어느 하나와 세트 노드를 서로 연결하는 제 1 스위칭소자;
    상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 출력용클럭라인과 p번째 스테이지의 출력단자를 서로 연결하는 풀업 스위칭소자;
    어느 하나의 출력용클럭라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전압을 전송하는 충전용전원라인과 리세트 노드를 서로 연결하는 제 3 스위칭소자;
    상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 4 스위칭소자; 및,
    상기 리세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전압을 전송하는 제 3 방전용전원라인을 서로 연결하는 풀다운 스위칭소자를 포함하며;
    상기 풀업 스위칭소자와 제 3 스위칭소자가 동일한 출력용 클럭펄스를 공급받으며;
    상기 n개의 출력제어용 클럭펄스들 각각의 로우구간의 전압이 제 2 및 제 3 방전용전압보다 작거나 같으며;
    상기 p-q번째 스테이지에 공급되는 출력용 클럭펄스의 하이구간과 상기 p번째 스테이지에 공급되는 출력용 클럭펄스의 하이구간이 일부 중첩하며;
    상기 풀업 스위칭소자에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치함을 특징으로 하는 게이트 구동회로.
  20. 제 2 항에 있어서,
    상기 쉬프트 레지스터는 스캔펄스들을 순차적으로 출력하는 다수의 스테이지들을 포함하며;
    상기 각 스테이지는 자신의 출력단자를 통해 스캔펄스를 출력하며;
    상기 n개의 출력제어용 클럭펄스들은 n개의 출력제어용클럭라인들을 통해 전송되며;
    상기 m*n개의 출력용 클럭펄스들은 m*n개의 출력용클럭라인들을 통해 전송되며;
    p번째(p는 자연수) 스테이지는,
    상기 n개의 출력제어용 클럭펄스들 중 어느 하나에 따라 턴-온 또는 턴-오프되며, 턴-온시 p-q번째(q는 p보다 작은 자연수) 스테이지의 출력단자 및 스타트 펄스를 전송하는 스타트전송라인 중 어느 하나와 세트 노드를 서로 연결하는 제 1 스위칭소자;
    상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 출력용클럭라인과 p번째 스테이지의 출력단자를 서로 연결하는 풀업 스위칭소자;
    어느 하나의 출력용클럭라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 출력용클럭라인과 리세트 노드를 서로 연결하는 제 3 스위칭소자;
    상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 4 스위칭소자; 및,
    상기 리세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전압을 전송하는 제 3 방전용전원라인을 서로 연결하는 풀다운 스위칭소자를 포함하며;
    상기 풀업 스위칭소자와 제 3 스위칭소자가 동일한 출력용 클럭펄스를 공급받으며;
    상기 출력용 클럭펄스의 하이구간과 제 1 스위칭소자에 공급되는 출력제어용 클럭펄스의 하이구간이 중첩하지 않으며;
    상기 n개의 출력제어용 클럭펄스들 각각의 로우구간의 전압이 제 2 및 제 3 방전용전압보다 작거나 같으며;
    상기 p-q번째 스테이지에 공급되는 출력용 클럭펄스의 하이구간과 상기 p번째 스테이지에 공급되는 출력용 클럭펄스의 하이구간이 일부 중첩하며;
    상기 풀업 스위칭소자에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치함을 특징으로 하는 게이트 구동회로.
  21. 제 2 항에 있어서,
    상기 쉬프트 레지스터는 스캔펄스들을 순차적으로 출력하는 다수의 스테이지들을 포함하며;
    상기 각 스테이지는 자신의 출력단자를 통해 스캔펄스를 출력하며;
    상기 n개의 출력제어용 클럭펄스들은 n개의 출력제어용클럭라인들을 통해 전송되며;
    상기 m*n개의 출력용 클럭펄스들은 m*n개의 출력용클럭라인들을 통해 전송되며;
    p번째(p는 자연수) 스테이지는,
    상기 n개의 출력제어용 클럭펄스들 중 어느 하나에 따라 턴-온 또는 턴-오프되며, 턴-온시 p-q번째(q는 p보다 작은 자연수) 스테이지의 출력단자 및 스타트 펄스를 전송하는 스타트전송라인 중 어느 하나와 세트 노드를 서로 연결하는 제 1 스위칭소자;
    상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 출력용클럭라인과 p번째 스테이지의 출력단자를 서로 연결하는 풀업 스위칭소자;
    충전용전원라인으로부터의 충전용전압에 따라 턴-온되어 어느 하나의 출력용클럭라인과 리세트 노드를 서로 연결하는 제 3 스위칭소자;
    상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 4 스위칭소자; 및,
    상기 리세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전압을 전송하는 제 3 방전용전원라인을 서로 연결하는 풀다운 스위칭소자를 포함하며;
    상기 풀업 스위칭소자와 제 3 스위칭소자가 동일한 출력용 클럭펄스를 공급받으며;
    상기 출력용 클럭펄스의 하이구간과 제 1 스위칭소자에 공급되는 출력제어용 클럭펄스의 하이구간이 중첩하지 않으며;
    상기 n개의 출력제어용 클럭펄스들 각각의 로우구간의 전압이 제 2 및 제 3 방전용전압보다 작거나 같으며;
    상기 p-q번째 스테이지에 공급되는 출력용 클럭펄스의 하이구간과 상기 p번째 스테이지에 공급되는 출력용 클럭펄스의 하이구간이 일부 중첩하며;
    상기 풀업 스위칭소자에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치함을 특징으로 하는 게이트 구동회로.
  22. 제 2 항에 있어서,
    상기 쉬프트 레지스터는 스캔펄스들을 순차적으로 출력하는 다수의 스테이지들을 포함하며;
    상기 각 스테이지는 자신의 출력단자를 통해 스캔펄스를 출력하며;
    상기 n개의 출력제어용 클럭펄스들은 n개의 출력제어용클럭라인들을 통해 전송되며;
    상기 m*n개의 출력용 클럭펄스들은 m*n개의 출력용클럭라인들을 통해 전송되며;
    p번째(p는 자연수) 스테이지는,
    상기 n개의 출력제어용 클럭펄스들 중 어느 하나에 따라 턴-온 또는 턴-오프되며, 턴-온시 p-q번째(q는 p보다 작은 자연수) 스테이지의 출력단자 및 스타트 펄스를 전송하는 스타트전송라인 중 어느 하나와 세트 노드를 서로 연결하는 제 1 스위칭소자;
    상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 출력용클럭라인과 p번째 스테이지의 출력단자를 서로 연결하는 풀업 스위칭소자;
    어느 하나의 출력용클럭라인으로부터의 출력용 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용전압을 전송하는 충전용전원라인과 공통 노드를 서로 연결하는 제 3 스위칭소자;
    상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 공통 노드와 제 2 방전용전압을 전송하는 제 2 방전용전원라인을 서로 연결하는 제 4 스위칭소자;
    상기 공통 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 충전용전원라인과 리세트 노드를 서로 연결하는 제 5 스위칭소자;
    상기 세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트 노드와 제 2 방전용전원라인을 서로 연결하는 제 6 스위칭소자; 및,
    상기 리세트 노드에 인가된 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 p번째 스테이지의 출력단자와 제 3 방전용전압을 전송하는 제 3 방전용전원라인을 서로 연결하는 풀다운 스위칭소자를 포함하며;
    상기 출력용 클럭펄스의 하이구간과 제 1 스위칭소자에 공급되는 출력제어용 클럭펄스의 하이구간이 중첩하지 않으며;
    상기 n개의 출력제어용 클럭펄스들 각각의 로우구간의 전압이 제 2 및 제 3 방전용전압보다 작으며;
    상기 풀업 스위칭소자와 제 3 스위칭소자가 동일한 출력용 클럭펄스를 공급받으며;
    상기 p-q번째 스테이지에 공급되는 출력용 클럭펄스의 하이구간과 상기 p번째 스테이지에 공급되는 출력용 클럭펄스의 하이구간이 일부 중첩하며;
    상기 풀업 스위칭소자에 공급되는 출력용 클럭펄스의 라이징에지가 상기 제 1 스위칭소자에 공급되는 출력제어용 클럭펄스의 하이구간내에 위치함을 특징으로 하는 게이트 구동회로.
KR1020110066276A 2011-02-22 2011-07-05 게이트 구동회로 KR101849571B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101105623A TWI475536B (zh) 2011-02-22 2012-02-21 閘極驅動電路
CN201210042764.8A CN102651207B (zh) 2011-02-22 2012-02-22 栅极驱动电路
US13/402,017 US8604858B2 (en) 2011-02-22 2012-02-22 Gate driving circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110015738 2011-02-22
KR20110015738 2011-02-22

Publications (2)

Publication Number Publication Date
KR20120096390A true KR20120096390A (ko) 2012-08-30
KR101849571B1 KR101849571B1 (ko) 2018-05-31

Family

ID=46886416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110066276A KR101849571B1 (ko) 2011-02-22 2011-07-05 게이트 구동회로

Country Status (2)

Country Link
KR (1) KR101849571B1 (ko)
TW (1) TWI475536B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8724771B2 (en) 2012-09-28 2014-05-13 Lg Display Co., Ltd. Shift register
GB2511172A (en) * 2012-12-28 2014-08-27 Lg Display Co Ltd Shift register
KR20150025784A (ko) * 2013-08-30 2015-03-11 엘지디스플레이 주식회사 쉬프트 레지스터
KR20150126508A (ko) * 2014-05-02 2015-11-12 엘지디스플레이 주식회사 쉬프트 레지스터
KR20160060333A (ko) * 2014-11-20 2016-05-30 엘지디스플레이 주식회사 표시장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI563482B (en) 2014-10-21 2016-12-21 Ind Tech Res Inst Driver circuit with device variation compensation and operation method thereof
TWI563487B (en) * 2015-12-24 2016-12-21 Au Optronics Corp Shift register circuit
TWI612510B (zh) * 2017-06-02 2018-01-21 友達光電股份有限公司 移位暫存器
TWI726564B (zh) * 2019-12-31 2021-05-01 財團法人工業技術研究院 具備閘極驅動器的畫素陣列及矩陣式感測器陣列

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856184B2 (en) 2003-01-15 2005-02-15 Agilent Technologies, Inc Clock divider circuit
KR101056369B1 (ko) * 2004-09-18 2011-08-11 삼성전자주식회사 구동유닛 및 이를 갖는 표시장치
TWI404029B (zh) * 2008-10-08 2013-08-01 Au Optronics Corp 具低漏電流控制機制之閘極驅動電路
TWI406218B (zh) * 2009-01-09 2013-08-21 Chunghwa Picture Tubes Ltd 高可靠度閘極驅動電路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8724771B2 (en) 2012-09-28 2014-05-13 Lg Display Co., Ltd. Shift register
KR101419248B1 (ko) * 2012-09-28 2014-07-15 엘지디스플레이 주식회사 쉬프트 레지스터
GB2511172A (en) * 2012-12-28 2014-08-27 Lg Display Co Ltd Shift register
US9159449B2 (en) 2012-12-28 2015-10-13 Lg Display Co., Ltd. Shift register
GB2511172B (en) * 2012-12-28 2015-12-16 Lg Display Co Ltd Shift register
KR20150025784A (ko) * 2013-08-30 2015-03-11 엘지디스플레이 주식회사 쉬프트 레지스터
KR20150126508A (ko) * 2014-05-02 2015-11-12 엘지디스플레이 주식회사 쉬프트 레지스터
KR20160060333A (ko) * 2014-11-20 2016-05-30 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
TW201239846A (en) 2012-10-01
KR101849571B1 (ko) 2018-05-31
TWI475536B (zh) 2015-03-01

Similar Documents

Publication Publication Date Title
KR101920752B1 (ko) 게이트 구동회로
US10892028B2 (en) Shift register and method of driving the same, gate driving circuit and display device
KR101849571B1 (ko) 게이트 구동회로
US8604858B2 (en) Gate driving circuit
US11355070B2 (en) Shift register unit, gate driving circuit and control method thereof and display apparatus
KR101341909B1 (ko) 쉬프트 레지스터
KR101296645B1 (ko) 쉬프트 레지스터
KR101960846B1 (ko) 게이트 쉬프트 레지스터
US8686990B2 (en) Scanning signal line drive circuit and display device equipped with same
KR101992889B1 (ko) 쉬프트 레지스터
CN102750987B (zh) 移位寄存器
KR102066083B1 (ko) 쉬프트 레지스터
KR101419248B1 (ko) 쉬프트 레지스터
KR20150126286A (ko) 쉬프트 레지스터 및 그를 이용한 표시 장치
KR20120011966A (ko) 쉬프트 레지스터
KR20120011765A (ko) 쉬프트 레지스터
CN103514840A (zh) 集成门极驱动电路及液晶面板
CN110782940B (zh) 移位寄存单元、栅极驱动电路、阵列基板及显示装置
US20170301277A1 (en) Gate on array (goa) unit, gate driver circuit and display device
KR101908508B1 (ko) 쉬프트 레지스터
KR101941451B1 (ko) 쉬프트 레지스터
KR101941449B1 (ko) 쉬프트 레지스터
KR20150033214A (ko) 표시장치용 게이트 드라이버
KR20140137646A (ko) 쉬프트 레지스터
KR101960376B1 (ko) 게이트 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant