KR20120087035A - Light emitting device and light emitting device package - Google Patents

Light emitting device and light emitting device package Download PDF

Info

Publication number
KR20120087035A
KR20120087035A KR1020110008473A KR20110008473A KR20120087035A KR 20120087035 A KR20120087035 A KR 20120087035A KR 1020110008473 A KR1020110008473 A KR 1020110008473A KR 20110008473 A KR20110008473 A KR 20110008473A KR 20120087035 A KR20120087035 A KR 20120087035A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
light
electrode
Prior art date
Application number
KR1020110008473A
Other languages
Korean (ko)
Other versions
KR101776302B1 (en
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110008473A priority Critical patent/KR101776302B1/en
Publication of KR20120087035A publication Critical patent/KR20120087035A/en
Application granted granted Critical
Publication of KR101776302B1 publication Critical patent/KR101776302B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Abstract

PURPOSE: A light emitting device and a light emitting device package are provided to efficiently protect the light emitting device from a high electric field generated during current injection. CONSTITUTION: A junction layer(170) is formed on a support substrate(180). A reflecting layer(160) is formed on the junction layer. An ohmic layer(150) is formed on the reflecting layer. A light emitting structure layer(135) comprises a first conductivity type semiconductor layer(110), an active layer(120), and a second conductivity type semiconductor layer(130). A surge protective layer(125) is formed on the light emitting structure layer. A current blocking layer(145) is formed in an inner side between the second conductivity type semiconductor layer and the ohmic layer.

Description

발광 소자 및 발광 소자 패키지{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}

실시 예는 발광 소자 및 발광 소자 패키지에 관한 것이다.Embodiments relate to a light emitting device and a light emitting device package.

발광 다이오드(LED)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종이다. 발광 다이오드는 형광등, 백열등 등 기존의 광원에 비해 저 소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.Light emitting diodes (LEDs) are a type of semiconductor device that converts electrical energy into light. Light emitting diodes have the advantages of low power consumption, semi-permanent life, fast response speed, safety and environmental friendliness compared to conventional light sources such as fluorescent and incandescent lamps.

이에 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 실내 외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 발광 소자를 사용하는 경우가 증가하고 있는 추세이다.Accordingly, many researches are being conducted to replace existing light sources with light emitting diodes, and the use of light emitting devices as light sources for lighting devices such as lamps, liquid crystal displays, electronic signs, and street lamps that are used indoors and outdoors is increasing. to be.

실시 예는 새로운 구조를 갖는 발광 소자 및 발광 소자 패키지를 제공한다.The embodiment provides a light emitting device and a light emitting device package having a new structure.

또한, 실시 예는 내구성을 향상할 수 있는 발광 소자 및 발광 소자 패키지를 제공한다.In addition, the embodiment provides a light emitting device and a light emitting device package that can improve the durability.

실시 예는 지지 기판과; 상기 지지 기판 상에 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광 구조층과; 상기 발광 구조층 상에 서지 보호층; 및 상기 발광 구조층과 상기 서지 보호층 상에 배치되고, 적어도 하나의 패드부와 상기 적어도 하나의 패드부로부터 연장되는 전극부를 구비하는 전극을 포함하는 발광 소자를 제공한다.Embodiments include a support substrate; A light emitting structure layer including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer between the first conductive semiconductor layer and the second conductive semiconductor layer on the support substrate; A surge protective layer on the light emitting structure layer; And an electrode disposed on the light emitting structure layer and the surge protection layer, the electrode including at least one pad portion and an electrode portion extending from the at least one pad portion.

또한, 실시 예는 패키지 몸체와; 상기 패키지 몸체에 설치된 제1 전극층 및 제2 전극층; 및 상기 제1 전극층 및 상기 제2 전극층과 전기적으로 연결되는 발광 소자를 포함하고, 여기서, 상기 발광 소자는, 지지 기판과; 상기 지지 기판 상에 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광 구조층과; 상기 발광 구조층 상에 서지 보호층; 및 상기 발광 구조체와 상기 서지 보호층 상에 전극을 포함하는 발광 소자 패키지를 제공한다.In addition, the embodiment is a package body; A first electrode layer and a second electrode layer provided on the package body; And a light emitting device electrically connected to the first electrode layer and the second electrode layer, wherein the light emitting device comprises: a support substrate; A light emitting structure layer including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer between the first conductive semiconductor layer and the second conductive semiconductor layer on the support substrate; A surge protective layer on the light emitting structure layer; And an electrode on the light emitting structure and the surge protection layer.

실시 예는 와이어 접합이 이루어지는 전극의 패드부 아래에 서지 보호층(또는 절연층)을 두어, 전류 주입 시 발생하는 높은 전기장(electric field)으로부터 발광 소자를 효과적으로 보호할 수 있다.According to the embodiment, a surge protection layer (or an insulation layer) may be disposed under a pad portion of an electrode where wire bonding is performed, thereby effectively protecting a light emitting device from a high electric field generated during current injection.

한편 그 외의 다양한 효과는 후술될 본 발명의 실시 예에 따른 상세한 설명에서 직접적 또는 암시적으로 개시될 것이다.Meanwhile, various other effects will be directly or implicitly disclosed in the detailed description according to the embodiment of the present invention to be described later.

도 1은 제1 실시 예에 따른 발광 소자의 단면도;
도 2는 제1 실시 예에 따른 발광 소자의 평면도;
도 3은 제2 실시 예에 따른 발광 소자의 단면도;
도 4는 내지 도 11은 실시 예에 따른 발광 소자의 제조방법을 도시한 도면;
도 12는 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도;
도 13은 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 백라이트 유닛을 도시한 도면;
도 14는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 유닛을 도시한 도면.
1 is a cross-sectional view of a light emitting device according to a first embodiment;
2 is a plan view of a light emitting device according to the first embodiment;
3 is a sectional view of a light emitting device according to a second embodiment;
4 to 11 illustrate a method of manufacturing a light emitting device according to the embodiment;
12 is a cross-sectional view of a light emitting device package including a light emitting device according to the embodiment;
13 is a view illustrating a backlight unit including a light emitting device or a light emitting device package according to an embodiment;
14 is a view illustrating a lighting unit including a light emitting device or a light emitting device package according to an embodiment.

하기에서 실시 예들을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In the following description of the embodiments, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. The following terms are defined in consideration of the functions of the present invention, and may be changed according to the intentions or customs of the user, the operator, and the like. Therefore, the definition should be based on the contents throughout this specification.

또한, 실시 예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 “상/위(on)”에 또는 “하/아래(under)”에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. In addition, in the description of the embodiments, each layer (film), region, pattern, or structure may be “top / on” or “bottom / bottom” of the substrate, each layer (film), region, pad, or pattern. under) ”includes both those formed directly or through another layer. Criteria for the top / bottom or bottom / bottom of each layer will be described with reference to the drawings.

도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.The thickness or the size of each layer (film), region, pattern or structure in the drawings may be modified for clarity and convenience of explanation, and thus does not entirely reflect the actual size.

이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템에 대해 설명한다.Hereinafter, a light emitting device, a light emitting device manufacturing method, a light emitting device package, and an illumination system according to embodiments will be described with reference to the accompanying drawings.

도 1은 제1 실시 예에 따른 발광 소자의 단면도이다.1 is a cross-sectional view of a light emitting device according to a first embodiment.

도 1을 참조하면, 본 실시 예에 따른 발광 소자(100)는, 지지 기판(180), 상기 지지 기판(180) 상에 빛을 생성하는 발광 구조층(135), 이 발광 구조층(135) 상에 전극(115) 및 서지 보호층(125)을 포함한다. 발광 구조층(135)은 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함하며, 상기 제1 도전형 반도체층(110)과 상기 제2 도전형 반도체층(130)으로부터 제공되는 전자 및 정공이 상기 활성층(120)에서 재결합(recombination)됨으로써 빛을 생성할 수 있다.Referring to FIG. 1, the light emitting device 100 according to the present embodiment includes a support substrate 180, a light emitting structure layer 135 that generates light on the support substrate 180, and the light emitting structure layer 135. And an electrode 115 and a surge protection layer 125 on it. The light emitting structure layer 135 includes a first conductivity type semiconductor layer 110, an active layer 120, and a second conductivity type semiconductor layer 130, and includes the first conductivity type semiconductor layer 110 and the second conductivity. Electrons and holes provided from the type semiconductor layer 130 may be recombined in the active layer 120 to generate light.

지지 기판(180)과 발광 구조층(135) 사이에는 접합층(170), 반사층(160), 오믹층(150), 채널층(140), 전류 차단층(145) 등이 위치할 수 있고, 상기 발광 구조층(135)의 측면으로 패시베이션층(190)이 형성될 수 있다. 이에 대하여 좀더 상세하게 설명하면 다음과 같다.The bonding layer 170, the reflective layer 160, the ohmic layer 150, the channel layer 140, the current blocking layer 145, and the like may be disposed between the support substrate 180 and the light emitting structure layer 135. The passivation layer 190 may be formed on the side surface of the light emitting structure layer 135. This will be described in more detail as follows.

상기 지지 기판(180)은 발광 구조층(135)을 지지하며 전극(115)과 함께 발광 구조층(135)에 전원을 제공할 수 있다. 그리고, 상기 지지 기판(180)은 Cu, Au, Ni, Mo, Cu-W, Si, Ge, GaAs, ZnO, 또는 SiC 중 적어도 하나를 포함하는 전도성 지지 기판일 수 있다. 그러나 실시 예가 이에 한정되는 것은 아니며 전도성 지지 기판 대신 절연성의 기판을 사용하고 별도의 전극을 형성하는 것도 가능하다.The support substrate 180 may support the light emitting structure layer 135 and provide power to the light emitting structure layer 135 together with the electrode 115. In addition, the support substrate 180 may be a conductive support substrate including at least one of Cu, Au, Ni, Mo, Cu-W, Si, Ge, GaAs, ZnO, or SiC. However, the embodiment is not limited thereto, and an insulating substrate may be used instead of the conductive support substrate, and a separate electrode may be formed.

상기 지지 기판(180)은 30㎛ 내지 500㎛의 두께를 가질 수 있다. 그러나 실시 예가 이에 한정되는 것은 아니며, 발광 소자(100)의 설계에 따라 달라질 수 있음은 당업자에게 자명할 것이다.The support substrate 180 may have a thickness of 30 μm to 500 μm. However, the embodiment is not limited thereto, and it will be apparent to those skilled in the art that the embodiment may vary depending on the design of the light emitting device 100.

상기 지지 기판(180) 상에 접합층(170)이 형성될 수 있다. 상기 접합층(170)은 본딩층(bonding layer) 또는 시드층(seed layer)으로서, 반사층(160)과 채널층(140) 아래에 형성될 수 있다. 상기 접합층(170)은 외 측면이 노출되며, 반사층(160), 오믹층(150)의 단부 및 채널층(140)에 접촉되어, 반사층(160), 오믹층(150) 및 채널층(140) 사이의 접착력을 강화시켜 줄 수 있다. A bonding layer 170 may be formed on the support substrate 180. The bonding layer 170 may be formed under the reflective layer 160 and the channel layer 140 as a bonding layer or a seed layer. An outer side surface of the bonding layer 170 is exposed and contacts the reflective layer 160, the end of the ohmic layer 150, and the channel layer 140, and thus the reflective layer 160, the ohmic layer 150, and the channel layer 140. It can strengthen the adhesion between).

상기 접합층(170)은 배리어(barrier) 금속 또는 본딩(bonding) 금속을 포함한다. 예를 들어, 상기 접합층(170)은 Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si, Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu- Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-P, Ni-Mn-Pd, Ni-P, Pd-Ni 중 어느 하나 또는 둘 이상을 포함하는 층으로 형성될 수도 있다.The bonding layer 170 may include a barrier metal or a bonding metal. For example, the bonding layer 170 is Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si, Al-Si, Ag-Cd, Au -Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu- Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si -Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu It may be formed of a layer containing any one or two of 2 O, Cu-Zn, Cu-P, Ni-P, Ni-Mn-Pd, Ni-P, Pd-Ni.

이러한 접합층(170) 상에는 반사층(160)이 형성될 수 있다. 상기 반사층(160)은 발광 구조층(135)에서 발생되어 반사층(160) 쪽으로 향하는 빛을 반사시켜, 발광 소자(100)의 발광 효율을 개선시켜 줄 수 있다.The reflective layer 160 may be formed on the bonding layer 170. The reflective layer 160 may be generated by the light emitting structure layer 135 to reflect the light toward the reflective layer 160, thereby improving the luminous efficiency of the light emitting device 100.

한편, 상기 반사층(160)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 또는 이들의 합금 중 적어도 하나를 포함할 수 있다. 또한, 상기 반사층(160)은 상술한 금속 또는 합금과, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminium zinc oxide), IGTO(indium gallium tin oxide), IGZO(indium gallium zinc oxide), AZO(aluminium zinc oxide), ATO(antimony tin oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 상기 반사층(160)이 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등의 적층 구조를 포함할 수 있다. Meanwhile, the reflective layer 160 may include at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, or an alloy thereof. In addition, the reflective layer 160 may include the above-described metal or alloy, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZO), and indium gallium tin (IGTO). oxide), IGZO (indium gallium zinc oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide) can be formed in a multi-layer using a transmissive conductive material. For example, the reflective layer 160 may include a stacked structure of IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / Ni, Ag / Cu, Ag / Pd / Cu, and the like.

상기 반사층(160) 상에 오믹층(150)이 형성될 수 있다. 상기 오믹층(150)은 제2 도전형 반도체층(130)에 오믹 접촉되어 발광 구조층(135)에 전원이 원활히 공급될 수 있도록 한다. 상기 오믹층(150)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Pt, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 이용하여 단층 또는 다층으로 구현할 수 있다.An ohmic layer 150 may be formed on the reflective layer 160. The ohmic layer 150 is in ohmic contact with the second conductive semiconductor layer 130 so that power can be smoothly supplied to the light emitting structure layer 135. The ohmic layer 150 may include ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO (gallium zinc oxide), IrO x , RuO x , RuO x / ITO, Ni, Ag, Pt, Ni / IrO x / Au, or can be implemented as a single layer or multi-layer using at least one of Ni / IrO x / Au / ITO .

이와 같이, 본 실시 예에서는 상기 반사층(160)의 상면이 오믹층(150)과 접촉하는 것을 예시하여 설명하도록 한다. 하지만, 상기 반사층(160)이 채널층(140) 또는 발광 구조층(135)과 접촉하는 것도 가능할 것이다. As described above, in the present exemplary embodiment, the upper surface of the reflective layer 160 is in contact with the ohmic layer 150. However, the reflective layer 160 may be in contact with the channel layer 140 or the light emitting structure layer 135.

오믹층(150)과 제2 도전형 반도체층(130) 사이의 내측에는 전류 차단층(145)이 형성될 수 있다. 상기 전류 차단층(145)은 ZnO, SiO2, SiON, Si3N4, Al2O3, TiO2, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.A current blocking layer 145 may be formed inside the ohmic layer 150 and the second conductive semiconductor layer 130. The current blocking layer 145 may include at least one of ZnO, SiO 2 , SiON, Si 3 N 4 , Al 2 O 3 , TiO 2 , Ti, Al, Cr.

상기 전류 차단층(145)의 상면은 제2 도전형 반도체층(130)과 접촉하고, 상기 전류 차단층(145)의 하면 및 측면은 오믹층(150)과 접촉할 수 있다.An upper surface of the current blocking layer 145 may contact the second conductive semiconductor layer 130, and a lower surface and a side surface of the current blocking layer 145 may contact the ohmic layer 150.

상기 전류 차단층(145)은 전극(115)과 수직 방향으로 적어도 일부분이 중첩되도록 형성될 수 있으며, 이에 따라 전극(115)과 지지 기판(180) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 발광 소자(100)의 발광 효율을 향상시킬 수 있다.The current blocking layer 145 may be formed such that at least a portion of the current blocking layer 145 overlaps with the electrode 115 in a vertical direction, thereby alleviating a phenomenon in which current is concentrated at the shortest distance between the electrode 115 and the supporting substrate 180. The luminous efficiency of the light emitting device 100 can be improved.

한편, 접합층(170)과 제2 도전형 반도체층(130) 사이의 외측에는 채널층(140)이 형성될 수 있다. 즉, 상기 채널층(140)은 발광 구조층(135)과 접합층(170) 사이의 둘레 영역에 형성될 수 있으며, 이에 의해 링 형상, 루프 형상, 프레임 형상 등으로 형성될 수 있다.Meanwhile, a channel layer 140 may be formed outside the junction layer 170 and the second conductivity-type semiconductor layer 130. That is, the channel layer 140 may be formed in the circumferential region between the light emitting structure layer 135 and the bonding layer 170, thereby forming a ring shape, a loop shape, a frame shape, or the like.

상기 채널층(140)은 전기 절연성을 가지는 물질, 반사층(160) 또는 접합층(170) 보다 전기 전도성이 낮은 물질, 또는 제2 도전형 반도체층(130)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다. 예를 들어, 상기 채널층(140)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다.The channel layer 140 may be formed of an electrically insulating material, a material having a lower electrical conductivity than the reflective layer 160 or the bonding layer 170, or a material forming a Schottky contact with the second conductive semiconductor layer 130. Can be formed. For example, the channel layer 140 may include ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , It may include at least one of TiO x , TiO 2 , Ti, Al or Cr.

상기 채널층(140)의 상면에는 제2 도전형 반도체층(130)과 패시베이션층(190)이 접촉하고, 상기 채널층(140)의 하면 및 측면에는 오믹층(150)과 접합층(170)이 접촉할 수 있다.The second conductive semiconductor layer 130 and the passivation layer 190 are in contact with the upper surface of the channel layer 140, and the ohmic layer 150 and the bonding layer 170 are disposed on the lower surface and the side surface of the channel layer 140. You can contact this.

본 실시 예에서, 상기 오믹층(150)이 채널층(140)의 하면 및 측면에 접촉하는 것을 예시하여 설명하고 있으나, 이에 한정되지는 않는다. 따라서, 상기 오믹층(150)과 상기 채널층(140)이 서로 이격되어 배치되거나, 상기 오믹층(150)이 상기 채널층(140)의 측면에만 접촉할 수도 있다. 또한, 상기 채널층(140)이 반사층(160)과 오믹층(150) 사이에 형성될 수도 있다.In the present exemplary embodiment, the ohmic layer 150 is illustrated to be in contact with the bottom and side surfaces of the channel layer 140, but is not limited thereto. Therefore, the ohmic layer 150 and the channel layer 140 may be spaced apart from each other, or the ohmic layer 150 may contact only the side surface of the channel layer 140. In addition, the channel layer 140 may be formed between the reflective layer 160 and the ohmic layer 150.

또한, 상기 채널층(140)은 일부분이 발광 구조층(135)과 수직 방향에서 중첩될 수 있다. 이러한 채널층(140)은 접합층(170)과 활성층(120) 사이의 측면에서의 거리를 증가시켜 접합층(170)과 활성층(120) 사이의 전기적 단락 가능성을 줄일 수 있다. 또한, 상기 채널층(140)은 발광 구조층(135)과 지지 기판(180) 사이의 틈새로 수분 등이 침투되는 것도 방지할 수 있다.In addition, a portion of the channel layer 140 may overlap the light emitting structure layer 135 in the vertical direction. The channel layer 140 may increase the distance at the side surface between the bonding layer 170 and the active layer 120 to reduce the possibility of electrical short circuit between the bonding layer 170 and the active layer 120. In addition, the channel layer 140 may also prevent moisture or the like from penetrating into the gap between the light emitting structure layer 135 and the support substrate 180.

더욱이, 상기 채널층(140)은 칩 분리 공정에서 전기적 단락이 발생하는 것을 방지할 수 있다. 좀 더 상세하게 설명하면, 발광 구조층(135)을 단위 칩 영역으로 분리하기 위하여 아이솔레이션 에칭(isolation etching)을 하는 경우, 접합층(170)에서 발생된 파편이 제2 도전형 반도체층(130)과 활성층(120) 사이 또는 활성층(120)과 제1 도전형 반도체층(110) 사이에 부착되어 전기적 단락이 발생할 수 있는데, 상기 채널층(140)은 이러한 전기적 단락을 방지한다. 따라서, 상기 채널층(140)은 아이솔레이션 에칭 시 깨지지 않거나 파편이 발생하지 않는 물질, 또는 극히 일부분이 깨지거나 소량의 파편이 발생하더라도 전기적 단락을 일으키지 않는 절연성 물질로 형성될 수 있다.In addition, the channel layer 140 may prevent an electrical short circuit from occurring in the chip separation process. In more detail, when the isolation etching is performed to separate the light emitting structure layer 135 into the unit chip region, the debris generated in the bonding layer 170 is the second conductive semiconductor layer 130. And an electrical short may occur between the active layer 120 or between the active layer 120 and the first conductive semiconductor layer 110, and the channel layer 140 prevents the electrical short. Accordingly, the channel layer 140 may be formed of a material that does not break or cause fragmentation during isolation etching, or an insulating material that does not cause an electrical short even when a very small portion or a small amount of fragmentation occurs.

그리고, 오믹층(150) 및 채널층(140) 상에 발광 구조층(135)이 형성될 수 있다. 상기 발광 구조층(135)의 측면은 복수 개의 칩을 단위 칩 영역으로 구분하는 아이솔레이션 에칭에 의해 경사를 가질 수 있다.In addition, the light emitting structure layer 135 may be formed on the ohmic layer 150 and the channel layer 140. Side surfaces of the light emitting structure layer 135 may have an inclination by an isolation etching that divides a plurality of chips into unit chip regions.

상기 발광 구조층(135)은 복수의 Ⅲ족-Ⅴ족 원소의 화합물 반도체층을 포함할 수 있으며, 제1 도전형 반도체층(110), 제2 도전형 반도체층(130) 및 이들 사이에 위치한 활성층(120)을 포함할 수 있다. 이때, 상기 제2 도전형 반도체층(130)이 오믹층(150)과 채널층(140) 상에 위치하고, 상기 활성층(120)이 제2 도전형 반도체층(130) 상에 위치하고, 상기 제1 도전형 반도체층(110)이 활성층(120) 상에 위치할 수 있다.The light emitting structure layer 135 may include a compound semiconductor layer of a plurality of group III-V elements, and may be disposed between the first conductive semiconductor layer 110 and the second conductive semiconductor layer 130 and therebetween. The active layer 120 may be included. In this case, the second conductive semiconductor layer 130 is positioned on the ohmic layer 150 and the channel layer 140, and the active layer 120 is positioned on the second conductive semiconductor layer 130. The conductive semiconductor layer 110 may be located on the active layer 120.

또한, 상기 제1 도전형 반도체층(110)과 상기 활성층(120) 사이에는 제1 도전형의 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조(미도시)가 형성될 수도 있다. 또한, 상기 제2 도전형 반도체층(130)과 상기 활성층(120) 사이에는 제2 도전형의 AlGaN층(미도시)이 형성될 수도 있다.In addition, a first conductivity type InGaN / GaN superlattice structure or an InGaN / InGaN superlattice structure (not shown) may be formed between the first conductivity type semiconductor layer 110 and the active layer 120. In addition, a second conductive AlGaN layer (not shown) may be formed between the second conductive semiconductor layer 130 and the active layer 120.

상기 제1 도전형 반도체층(110)은 제1 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일 예로, 제1 도전형 반도체층(110)은 n형 반도체층을 포함할 수 있다. 이러한 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 n형 도펀트가 도핑되어 형성될 수 있다. 예를 들면, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 포함되어 형성될 수 있다. 상기 제1 도전형 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 한정되지는 않는다.The first conductivity type semiconductor layer 110 may include a compound semiconductor of a group III-V element doped with a first conductivity type dopant. For example, the first conductivity-type semiconductor layer 110 may include an n-type semiconductor layer. The n-type semiconductor layer is doped with n-type dopants to a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) Can be formed. For example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, etc. may be formed by including n-type dopants such as Si, Ge, Sn, Se, Te, and the like. The first conductivity type semiconductor layer 110 may be formed as a single layer or a multilayer, but is not limited thereto.

상기 활성층(120)은 단일 양자 우물 구조, 다중 양자 우물 구조(multi quantum well, MQW), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다. The active layer 120 may be formed of any one of a single quantum well structure, a multi quantum well structure (MQW), a quantum dot structure, or a quantum line structure, but is not limited thereto.

상기 활성층(120)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료로 형성될 수 있다. 상기 활성층(120)이 다중 양자 우물 구조로 형성된 경우, 상기 활성층(120)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있다. 일 예로, 상기 활성층(120)은 InGaN을 포함하는 우물층과 GaN을 포함하는 장벽층이 교대로 적층되어 형성될 수 있다.The active layer 120 may be formed of a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1). When the active layer 120 has a multi-quantum well structure, the active layer 120 may be formed by stacking a plurality of well layers and a plurality of barrier layers. For example, the active layer 120 may be formed by alternately stacking a well layer including InGaN and a barrier layer including GaN.

이러한 활성층(120)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 이 클래드층은 AlGaN층 또는 InAlGaN층을 포함할 수 있다. 상기 장벽층의 밴드 갭은 우물층의 밴드 갭보다 크며, 상기 클래드층의 밴드 갭은 상기 활성층의 밴드 갭보다 클 수 있다.A clad layer (not shown) doped with an n-type or p-type dopant may be formed on and / or under the active layer 120, and the clad layer may include an AlGaN layer or an InAlGaN layer. The band gap of the barrier layer may be larger than the band gap of the well layer, and the band gap of the clad layer may be larger than the band gap of the active layer.

상기 제2 도전형 반도체층(130)은 제2 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일 예로, 상기 제2 도전형 반도체층(130)은 p형 반도체층을 포함할 수 있다. 이러한 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 p형 도펀트가 도핑되어 형성될 수 있다. 예를 들면, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Mg, Zn, Ca, Sr, Br 등의 p형 도펀트가 포함되어 형성될 수 있다. 상기 제2 도전형 반도체층(130)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정되지는 않는다.The second conductivity type semiconductor layer 130 may include a compound semiconductor of a group III-V element doped with a second conductivity type dopant. For example, the second conductivity-type semiconductor layer 130 may include a p-type semiconductor layer. The p-type semiconductor layer is a p-type dopant doped in a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) Can be formed. For example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, etc. may be formed by including p-type dopants such as Mg, Zn, Ca, Sr, Br and the like. The second conductivity type semiconductor layer 130 may be formed as a single layer or a multilayer, but is not limited thereto.

본 실시 예에서는, 상기 제1 도전형 반도체층(110)이 n형 반도체층을 포함하고, 상기 제2 도전형 반도체층(130)이 p형 반도체층을 포함하고 있는 것을 예시하고 있으나 이에 한정되지 않는다. 즉, 상기 제1 도전형 반도체층(110)이 p형 반도체층을 포함하고, 상기 제2 도전형 반도체층(130)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(130) 아래에 또 다른 n형 또는 p형 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 발광 구조층(135)은, np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다.In the present exemplary embodiment, the first conductive semiconductor layer 110 includes an n-type semiconductor layer, and the second conductive semiconductor layer 130 includes a p-type semiconductor layer, but the present invention is not limited thereto. Do not. That is, the first conductivity type semiconductor layer 110 may include a p-type semiconductor layer, and the second conductivity type semiconductor layer 130 may include an n-type semiconductor layer. In addition, another n-type or p-type semiconductor layer (not shown) may be formed under the second conductive semiconductor layer 130. Accordingly, the light emitting structure layer 135 may have at least one of np, pn, npn, and pnp junction structures.

또한, 상기 제1 도전형 반도체층(110) 및 상기 제2 도전형 반도체층(130) 내의 도펀트의 도핑 농도는 균일할 수도 있고, 불균일할 수도 있다. 즉, 발광 구조층(135)의 구조는 다양하게 변형될 수 있으며, 이에 한정되는 것은 아니다.In addition, the doping concentrations of the dopants in the first conductive semiconductor layer 110 and the second conductive semiconductor layer 130 may be uniform or non-uniform. That is, the structure of the light emitting structure layer 135 may be variously modified, but is not limited thereto.

이러한 발광 구조층(135)의 상면에는 광 추출 구조(112)가 형성될 수 있다. 상기 광 추출 구조(112)는 표면에서 전반사되는 빛의 양을 최소화하여 발광 소자(100)의 광 추출 효율을 향상시킬 수 있다. 상기 광 추출 구조(112)는 랜덤한 형상 및 배열을 갖거나, 규칙적인 형상 및 배열을 갖도록 형성될 수 있다. 본 실시 예에서, 상기 제1 도전형 반도체층(110)의 상면은 광 추출 효율을 증가시키기 위해 러프니스 패턴이 형성될 수 있다.The light extraction structure 112 may be formed on an upper surface of the light emitting structure layer 135. The light extraction structure 112 may improve the light extraction efficiency of the light emitting device 100 by minimizing the amount of light totally reflected from the surface. The light extraction structure 112 may have a random shape and arrangement, or may be formed to have a regular shape and arrangement. In this embodiment, a roughness pattern may be formed on an upper surface of the first conductivity type semiconductor layer 110 to increase light extraction efficiency.

상기 발광 구조층(135), 좀더 상세하게는, 상기 제1 도전형 반도체층(110)의 상면에 전극(115)이 형성된다. 상기 전극(115)은 소정의 패턴 형상으로 분기될 수 있으며, 이에 대해 한정하지는 않는다. An electrode 115 is formed on an upper surface of the light emitting structure layer 135, and more particularly, the first conductive semiconductor layer 110. The electrode 115 may be branched in a predetermined pattern shape, but is not limited thereto.

또한, 상기 전극(115)은 적어도 하나의 패드부(115a)와, 상기 패드부에 연결된 적어도 하나의 전극부(115b)가 동일 또는 상이한 적층 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 본 실시 예에서는, 상기 전극(115)의 상면을 평면으로 구성하였으나, 상기 전극(115)의 상면에 러프니스 패턴이 형성될 수 있으며, 이에 대해 한정하지는 않는다. 또한, 전술한 바와 같이, 상기 전극(115)은 적어도 일부분이 상기 전류 차단층(145)과 오버랩될 수 있다.In addition, the electrode 115 may have at least one pad portion 115a and at least one electrode portion 115b connected to the pad portion to have the same or different stacked structure, but is not limited thereto. In the present embodiment, the top surface of the electrode 115 is configured as a plane, but a roughness pattern may be formed on the top surface of the electrode 115, but is not limited thereto. In addition, as described above, at least a portion of the electrode 115 may overlap the current blocking layer 145.

상기 전극(115)은 Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi 또는 이들의 합금 중 적어도 하나를 포함할 수 있다.The electrode 115 may be Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi, or their It may comprise at least one of the alloys.

한편, 상기 제1 도전형 반도체층(110)과 상기 적어도 하나의 패드부(115a) 사이에 서지 보호층(surge protection layer, 125)이 형성될 수 있다. 이러한 서지 보호층(125)은 SiO2, Si3N4, TiOx, 또는 Al2O3 등으로 이루어지는 절연층을 포함할 수 있다. Meanwhile, a surge protection layer 125 may be formed between the first conductivity type semiconductor layer 110 and the at least one pad portion 115a. The surge protection layer 125 may include an insulating layer made of SiO 2 , Si 3 N 4 , TiO x , Al 2 O 3 , or the like.

상기 서지 보호층(125)은 와이어 접합이 이루어지는 상기 적어도 하나의 패드부(115a) 하부에 형성되어, 전류 주입 시 발생하는 높은 전기장(electric field)으로부터 발광 소자를 보호할 수 있다.The surge protection layer 125 may be formed under the at least one pad portion 115a through which the wire junction is formed, and may protect the light emitting device from a high electric field generated during current injection.

통상적으로, 발광 소자의 불량 중 상당 부분은 와이어 접합이 이루어지는 전극의 패드부(115a) 아래 또는 주변에서 발생한다. 이러한 현상은 전극(115)을 통해 전류가 처음 주입될 시, 상기 패드부(115a)의 하부 또는 주변에 순간적으로 높은 전기장이 발생하기 때문이다. 따라서, 상기 패드부(115a)의 하부에 절연층을 둠으로써, 전류 주입시 상기 패드부(115a) 주변에서 발생하는 전기장을 효과적으로 차단할 수 있다.Typically, a large portion of the defects of the light emitting device occur below or around the pad portion 115a of the electrode where the wire bonding is made. This phenomenon is because when an electric current is first injected through the electrode 115, an instantaneously high electric field is generated at or below the pad portion 115a. Therefore, by providing an insulating layer under the pad portion 115a, it is possible to effectively block the electric field generated around the pad portion 115a during current injection.

이러한 서지 보호층(125)은 적어도 5㎚ 내지 10㎛의 두께를 가질 수 있으나, 이에 한정되는 것은 아니다. The surge protection layer 125 may have a thickness of at least 5 nm to 10 μm, but is not limited thereto.

또한, 상기 서지 보호층(125)의 면적은 상기 전극의 패드부(115a)의 면적보다 넓게 형성되도록 하여, 상기 전극의 패드부(115a)가 상기 제1 도전형 반도체층(110)의 상면과 직접적으로 접촉하지 않도록 한다. 예를 들면, 상기 서지 보호층(125)의 직경은 상기 패드부(115a)의 직경보다 크고, 최대 상기 패드부(115a) 직경의 6배 보다 작게 형성하는 것이 바람직하다.In addition, an area of the surge protection layer 125 is formed to be wider than an area of the pad portion 115a of the electrode, so that the pad portion 115a of the electrode is formed on an upper surface of the first conductive semiconductor layer 110. Avoid direct contact. For example, the diameter of the surge protection layer 125 is preferably larger than the diameter of the pad portion 115a and smaller than six times the diameter of the pad portion 115a.

본 실시 예에서, 상기 서지 보호층(125)의 상면을 평면으로 구성하였으나, 이에 한정되지 않는다. 즉, 상기 서지 보호층(125)의 상면을 평면으로 구성하는 것도 가능하고, 상기 서지 보호층의 상면을 러프니스 패턴으로 형성할 수 있다.In the present embodiment, the upper surface of the surge protection layer 125 is configured as a plane, but is not limited thereto. That is, the top surface of the surge protection layer 125 may be formed in a plane, and the top surface of the surge protection layer may be formed in a roughness pattern.

또한, 상기 서지 보호층(125)의 상면은 상기 전극의 패드부(115a)와의 접합을 좋게 하기 위해 표면 처리 또는 굴곡을 가지도록 설계할 수 있다.In addition, the upper surface of the surge protection layer 125 may be designed to have a surface treatment or bending to improve the bonding with the pad portion 115a of the electrode.

한편, 상기 발광 구조층(135)의 적어도 일 측면에는 패시베이션층(190)이 형성될 수 있다. 상기 패시베이션층(190)은 상기 제1 도전형 반도체층(110)의 상면 및 상기 채널층(140)의 상면에 형성될 수 있으나, 이에 대해 한정하지는 않는다.The passivation layer 190 may be formed on at least one side of the light emitting structure layer 135. The passivation layer 190 may be formed on an upper surface of the first conductivity type semiconductor layer 110 and an upper surface of the channel layer 140, but is not limited thereto.

상기 패시베이션층(190)은 상기 발광 구조층(135)을 전기적으로 보호하기 위하여 형성될 수 있으며, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The passivation layer 190 may be formed to electrically protect the light emitting structure layer 135. For example, the passivation layer 190 may be formed of SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 . It may be formed, but is not limited thereto.

도 2는 제1 실시 예에 따른 발광 소자의 평면도이다. 한편, 도 1은 도 2의 발광 소자를 I-I' 단면으로 절단한 형태가 도시되어 있다.2 is a plan view of a light emitting device according to the first embodiment. 1 is a cross-sectional view of the light emitting device of FIG. 2 taken along the line II ′.

도 1 및 도 2를 참조하면, 전극(115)은 와이어 접합이 이루어지는 적어도 하나의 패드부(115a)와, 상기 적어도 하나의 패드부(115a)로부터 연장된 전극부(115b)를 포함할 수 있다. 도 2에서, 상기 적어도 하나의 패드부(115a)는 원 모양을 가지는 것으로 도시하였으나 이에 한정되는 것은 아니며, 패드부(115a)의 역할을 할 수 있는 어떠한 형상이라도 무방하다.1 and 2, the electrode 115 may include at least one pad portion 115a through which wire bonding is performed, and an electrode portion 115b extending from the at least one pad portion 115a. . In FIG. 2, the at least one pad part 115a is illustrated as having a circular shape, but is not limited thereto. Any shape that may serve as the pad part 115a may be used.

또한, 상기 적어도 하나의 패드부(115a)는 정사각형 모양의 전극(115)에서 같은 방향의 모서리 부분에 위치하고, 상기 적어도 하나의 패드부(115a)로부터 연장된 전극부(115b)는 상기 전극 내부에 3개의 직사각형 형상의 제1 도전형 반도체층의 상면을 둘러싸고 있는 형상을 갖는다. 상기 전극부(115b)의 형상 역시 이에 한정되는 것은 아니며 다양한 형상을 가질 수 있음은 당업자에게 자명할 것이다.In addition, the at least one pad portion 115a may be positioned at a corner portion of the square electrode 115 in the same direction, and the electrode portion 115b extending from the at least one pad portion 115a may be disposed inside the electrode. It has a shape surrounding the upper surface of three rectangular conductive first conductive semiconductor layers. It will be apparent to those skilled in the art that the shape of the electrode unit 115b is not limited thereto and may have various shapes.

한편, 상기 제1 도전형 반도체층(110)과 상기 적어도 하나의 패드부(115a) 사이에 적어도 하나의 서지 보호층(125)이 형성될 수 있다. 도 2에 도시된 바와 같이, 상기 적어도 하나의 서지 보호층(125)은 원 모양을 가지는 것으로 도시하였으나 이에 한정되는 것은 아니며, 어떠한 형상이라도 무방하다. 다만, 상기 적어도 하나의 서지 보호층(125)의 면적이 상기 적어도 하나의 패드부(115a)의 면적보다 더 넓게 형성되도록 한다.Meanwhile, at least one surge protection layer 125 may be formed between the first conductivity type semiconductor layer 110 and the at least one pad portion 115a. As illustrated in FIG. 2, the at least one surge protection layer 125 is illustrated as having a circular shape, but is not limited thereto, and may have any shape. However, the area of the at least one surge protection layer 125 is larger than the area of the at least one pad portion 115a.

도 3은 제2 실시 예에 따른 발광 소자의 단면도이다. 전술한 바와 동일 또는 극히 유사한 부분에 대한 설명은 생략하고, 서로 다른 부분에 대해서만 상세하게 설명하도록 한다.3 is a cross-sectional view of a light emitting device according to a second embodiment. The description of the same or very similar parts as described above will be omitted, and only different parts will be described in detail.

도 3을 참조하면, 발광 구조층(135)의 상면에 광 추출 구조(112)가 형성될 수 있다. 상기 광 추출 구조(112)는 규칙적인 형상 및 배열을 갖거나, 또는 불규칙한 형상 및 배열을 갖도록 형성될 수 있다. 본 실시 예에서, 상기 제1 도전형 반도체층(110)의 상면은 광 추출 효율을 증가시키기 위해 불규칙한 러프니스 패턴이 형성될 수 있다.Referring to FIG. 3, a light extracting structure 112 may be formed on an upper surface of the light emitting structure layer 135. The light extracting structure 112 may have a regular shape and arrangement, or may be formed to have an irregular shape and arrangement. In this embodiment, an irregular roughness pattern may be formed on the top surface of the first conductivity type semiconductor layer 110 to increase light extraction efficiency.

또한, 본 실시 예에서, 상기 전극(115) 및 상기 서지 보호층(125)의 상면은 상기 광 추출 구조(112)와 같은 러프니스 패턴이 형성될 수 있다. 이는 제1 도전형 반도체층(110)의 광 추출 구조(112)에 의해 서지 보호층(125) 및 전극(115)의 상면에도 자연스럽게 광 추출 구조(112)에 대응하는 패턴이 형성되었기 때문이다. 따라서, 본 실시 예에서는 서지 보호층(125) 및 전극(115)의 상면을 평활화하기 위한 별도의 공정을 추가하지 않아도 되므로 제조 공정을 단순화할 수 있다.In addition, in the present embodiment, the top surface of the electrode 115 and the surge protection layer 125 may have the same roughness pattern as the light extraction structure 112. This is because a pattern corresponding to the light extraction structure 112 is naturally formed on the upper surface of the surge protection layer 125 and the electrode 115 by the light extraction structure 112 of the first conductivity type semiconductor layer 110. Therefore, in the present exemplary embodiment, a separate process for smoothing the upper surfaces of the surge protection layer 125 and the electrode 115 may not be added, thereby simplifying the manufacturing process.

이하, 실시 예에 따른 발광 소자의 제조방법에 대해 상세히 설명한다. 다만, 전술한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.Hereinafter, a method of manufacturing a light emitting device according to the embodiment will be described in detail. However, the content overlapping with the above description will be omitted or briefly described.

도 4 내지 도 11은 실시 예에 따른 발광 소자의 제조방법을 설명하는 도면이다.4 to 11 are views for explaining a method of manufacturing a light emitting device according to the embodiment.

도 4를 참조하면, 성장 기판(101) 상에 발광 구조층(135)을 형성한다.Referring to FIG. 4, the light emitting structure layer 135 is formed on the growth substrate 101.

상기 성장기판(101)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 예를 들어, 상기 성장 기판(101)은 상기 발광 구조층이 성장되며, 상기 사파이어 기판이 사용될 수도 있다.The growth substrate 101 may be formed of, for example, at least one of sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, but is not limited thereto. For example, the light emitting structure layer may be grown on the growth substrate 101, and the sapphire substrate may be used.

상기 발광 구조층(135)은 상기 성장기판(101) 상에 상기 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 순차적으로 성장함으로써 형성될 수 있다.The light emitting structure layer 135 may be formed by sequentially growing the first conductive semiconductor layer 110, the active layer 120, and the second conductive semiconductor layer 130 on the growth substrate 101. .

상기 발광 구조층(135)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure layer 135 may include, for example, Metal Organic Chemical Vapor Deposition (MOCVD), Chemical Vapor Deposition (CVD), Plasma-Enhanced Chemical Vapor Deposition (PECVD), Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), and the like may be formed using, but are not limited thereto.

한편, 상기 발광 구조층(135) 및 상기 성장 기판(101) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 반도체층(미도시)이 형성될 수도 있다. 상기 언도프트 반도체층은 의도적으로 제1 도전형의 불순물을 주입하지는 않았으나, 제1 도전형의 전도 특성을 가질 수도 있는 질화물층이며, 예를 들어, 상기 언도프트 질화물층은 Undoped-GaN층으로 형성될 수도 있다. 상기 언도프트 반도체층과 상기 성장 기판(101) 사이에 버퍼층이 형성될 수도 있다. 또한, 상기 언도프트 반도체층은 반드시 형성되어야 하는 것은 아니며, 형성되지 않을 수도 있다.Meanwhile, a buffer layer (not shown) and / or an undoped semiconductor layer (not shown) may be formed between the light emitting structure layer 135 and the growth substrate 101 to alleviate the lattice constant difference. The undoped semiconductor layer is a nitride layer which may not intentionally inject impurities of the first conductivity type, but may have a conductivity characteristic of the first conductivity type. For example, the undoped nitride layer is formed of an Undoped-GaN layer. May be A buffer layer may be formed between the undoped semiconductor layer and the growth substrate 101. In addition, the undoped semiconductor layer is not necessarily formed, and may not be formed.

도 5을 참조하면, 상기 발광 구조층(135) 상에 단위 칩 영역에 대응하여 채널층(140) 및 전류 차단층(145)이 형성된다.Referring to FIG. 5, a channel layer 140 and a current blocking layer 145 are formed on the light emitting structure layer 135 to correspond to a unit chip region.

상기 채널층(140) 및 상기 전류 차단층(145)은 마스크 패턴을 이용하여 제2 도전형 반도체층(130) 상에 형성될 수 있다. 상기 채널층(140) 및 상기 전류 차단층(145)은 다양한 증착 방법을 이용하여 형성할 수 있다.The channel layer 140 and the current blocking layer 145 may be formed on the second conductive semiconductor layer 130 using a mask pattern. The channel layer 140 and the current blocking layer 145 may be formed using various deposition methods.

상기 채널층(140)은 전기 절연성을 가지는 물질, 반사층(160) 또는 접합층(170) 보다 전기 전도성이 낮은 물질, 또는 제2 도전형 반도체층(130)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다. 예를 들어, 채널층(140)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다.The channel layer 140 may be formed of an electrically insulating material, a material having a lower electrical conductivity than the reflective layer 160 or the bonding layer 170, or a material forming a Schottky contact with the second conductive semiconductor layer 130. Can be formed. For example, the channel layer 140 may include ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , It may include at least one of TiO x , TiO 2 , Ti, Al or Cr.

도 6 및 도 7을 참조하면, 상기 제2 도전형 반도체층(130) 및 상기 채널층(140) 상에 오믹 접촉층(150)을 형성하고, 상기 오믹 접촉층(150) 상에 반사층(160)을 형성할 수 있다.6 and 7, an ohmic contact layer 150 is formed on the second conductive semiconductor layer 130 and the channel layer 140, and a reflective layer 160 is formed on the ohmic contact layer 150. ) Can be formed.

상기 오믹 접촉층(150) 및 상기 반사층(160)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성될 수 있다. The ohmic contact layer 150 and the reflective layer 160 may be formed by, for example, any one of electron beam (E-beam) deposition, sputtering, and plasma enhanced chemical vapor deposition (PECVD). .

상기 오믹 접촉층(150)과 반사층(160)이 형성되는 면적은 다양하게 선택될 수 있으며, 상기 오믹 접촉층(150) 및/또는 반사층(160)이 형성되는 면적에 따라 다양한 종류의 발광 소자가 제작될 수 있다.The area in which the ohmic contact layer 150 and the reflective layer 160 are formed may be variously selected, and various kinds of light emitting devices may be formed according to the area in which the ohmic contact layer 150 and / or the reflective layer 160 are formed. Can be made.

도 8을 참조하면, 상기 반사층(160) 및 상기 채널층(140) 상에 접합층(170)을 매개로 하여 지지 기판(180)을 형성한다.Referring to FIG. 8, the support substrate 180 is formed on the reflective layer 160 and the channel layer 140 via the bonding layer 170.

상기 접합층(170)은 상기 반사층(160), 상기 오믹 접촉층(150)의 단부 및 상기 보호층(140)에 접촉되어, 상기 반사층(160), 오믹 접촉층(150), 및 채널층(140) 사이의 접착력을 강화시켜 줄 수 있다.The bonding layer 170 is in contact with the reflective layer 160, the ends of the ohmic contact layer 150, and the protective layer 140, so that the reflective layer 160, the ohmic contact layer 150, and the channel layer ( 140) can enhance the adhesion between.

상기 지지 기판(180)은 상기 접합층(170) 상에 부착된다. 비록, 실시 예에서는 상기 지지 기판(180)이 상기 접합층(170)을 통해 본딩 방식으로 결합된 것이 예시되어 있으나, 상기 지지 기판(180)을 도금 방식 또는 증착 방식으로 형성하는 것도 가능하다.The support substrate 180 is attached on the bonding layer 170. Although the embodiment illustrates that the support substrate 180 is bonded by the bonding layer 170, the support substrate 180 may be formed by a plating method or a deposition method.

도 9를 참조하면, 상기 성장기판(101)을 상기 발광 구조층(135)으로부터 제거한다. 도 9에서는 도 8에 도시된 발광 소자를 뒤집어서 도시하였다. 여기서, 상기 성장기판(101)은 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법에 의해 제거될 수 있다.Referring to FIG. 9, the growth substrate 101 is removed from the light emitting structure layer 135. In FIG. 9, the light emitting device illustrated in FIG. 8 is shown upside down. In this case, the growth substrate 101 may be removed by a laser lift off method or a chemical lift off method.

도 10을 참조하면, 상기 발광 구조층(135)에 단위 칩 영역에 따라 아이솔레이션(isolation) 에칭을 하여 복수 개의 발광 구조층(135)으로 분리한다.Referring to FIG. 10, an isolation etching is performed on the light emitting structure layer 135 in accordance with a unit chip region to be separated into a plurality of light emitting structure layers 135.

예를 들어, 상기 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다.For example, the isolation etching may be performed by a dry etching method such as inductively coupled plasma (ICP).

도 11을 참조하면, 상기 채널층(140) 및 상기 발광 구조층(135) 상에 패시베이션층(180)을 형성하고, 상기 제1 도전형 반도체층(110)의 상면이 노출되도록 상기 패시베이션층(180)을 선택적으로 제거한다.Referring to FIG. 11, a passivation layer 180 is formed on the channel layer 140 and the light emitting structure layer 135, and the passivation layer is formed so that the top surface of the first conductive semiconductor layer 110 is exposed. Selectively remove 180).

상기 제1 도전형 반도체층(110)의 상면에 광 추출 효율 향상을 위한 러프니스 패턴(112)을 형성하고, 상기 러프니스 패턴(112) 상에 서지 보호층(125) 및 전극(115)을 형성한다. 상기 러프니스 패턴(112)은 습식 식각 공정 또는 건식 식각 공정에 의해 형성될 수 있다. A roughness pattern 112 is formed on the top surface of the first conductive semiconductor layer 110 to improve light extraction efficiency, and a surge protection layer 125 and an electrode 115 are formed on the roughness pattern 112. Form. The roughness pattern 112 may be formed by a wet etching process or a dry etching process.

상기 서지 보호층(125)은 와이어 접합이 이루어지는 전극의 패드부(115a) 하부에만 형성되도록 한다. 상기 서지 보호층(125)과 상기 전극(115)의 상면은 상기 제1 도전형 반도체(110)의 상면과 같이 러프니스 패턴을 형성할 수 있다.The surge protection layer 125 is formed only under the pad portion 115a of the electrode where the wire bonding is made. The top surface of the surge protection layer 125 and the electrode 115 may form a roughness pattern like the top surface of the first conductivity type semiconductor 110.

상기 서지 보호층(125) 및 상기 전극(115)은 스퍼터링 또는 전자빔 증착 등의 방법으로 형성될 수 있다. 이러한 서지 보호층(125) 및 전극(115)은 동일한 마스크를 이용하여 형성되거나, 서지 보호층(125) 및 전극(115)을 구성하는 층들을 형성한 후 함께 패터닝하여 형성될 수 있다.The surge protection layer 125 and the electrode 115 may be formed by a method such as sputtering or electron beam deposition. The surge protection layer 125 and the electrode 115 may be formed using the same mask, or may be formed by patterning together the layers constituting the surge protection layer 125 and the electrode 115.

이후, 상기 구조물을 칩 분리 공정을 통해 단위 칩 영역으로 분리하면 복수 개의 발광 소자를 제작할 수 있다.Thereafter, when the structure is separated into a unit chip region through a chip separation process, a plurality of light emitting devices may be manufactured.

상기 칩 분리 공정은 예를 들어, 블레이드(blade)를 이용해 물리적인 힘을 가하여 분리시키는 브레이킹 공정, 칩 경계에 레이저를 조사하여 칩을 분리시키는 레이저 스크라이빙 공정, 습식 식각 또는 건식 식각을 포함하는 식각 공정 등을 포함할 수 있으나, 이에 대해 한정하지는 않는다.The chip separation process may include, for example, a breaking process of separating a chip by applying a physical force using a blade, a laser scribing process of separating a chip by irradiating a laser to a chip boundary, and a wet etching or a dry etching process. It may include an etching process, but is not limited thereto.

도 12는 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다. 12 is a cross-sectional view of a light emitting device package including a light emitting device according to the embodiment.

도 12를 참조하면, 발광 소자 패키지(1000)는 패키지 몸체(30)와, 상기 패키지 몸체(30)에 설치된 제1 전극(31) 및 제2 전극(32)과, 상기 패키지 몸체(30)에 설치되어 상기 제1 전극(31) 및 제2 전극(32)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩 부재(40)를 포함한다.Referring to FIG. 12, the light emitting device package 1000 may include a package body 30, a first electrode 31 and a second electrode 32 installed on the package body 30, and the package body 30. The light emitting device 100 is installed to be electrically connected to the first electrode 31 and the second electrode 32, and a molding member 40 surrounding the light emitting device 100.

상기 패키지 몸체(30)는 실리콘 재질, 합성수지 재질 또는 금속 재질을 포함하여 형성될 수 있으며, 측면이 경사면으로 형성된 캐비티를 가질 수 있다.The package body 30 may include a silicon material, a synthetic resin material, or a metal material, and may have a cavity having a side surface formed with an inclined surface.

상기 제1 전극(31) 및 상기 제2 전극(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 전극(31) 및 상기 제2 전극(32)은 상기 발광 소자(100)에서 발생한 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생한 열을 외부로 배출시키는 역할을 할 수도 있다.The first electrode 31 and the second electrode 32 are electrically separated from each other, and provide power to the light emitting device 100. In addition, the first electrode 31 and the second electrode 32 may increase the light efficiency by reflecting the light generated from the light emitting device 100, the heat generated from the light emitting device 100 to the outside It can also play a role.

상기 발광 소자(100)는 상기 패키지 몸체(30) 상에 설치되거나 상기 제1 전극(31) 또는 상기 제2 전극(32) 상에 설치될 수 있다.The light emitting device 100 may be installed on the package body 30 or on the first electrode 31 or the second electrode 32.

상기 발광 소자(100)는 상기 제1 전극(31) 및 상기 제2 전극(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 본 실시 예에서는, 상기 발광 소자(100)가 상기 제1 전극(31)과 상기 와이어(50)를 통해 전기적으로 연결되고 상기 제2 전극(32)과 직접 접촉하여 전기적으로 연결된 것이 예시되어 있다.The light emitting device 100 may be electrically connected to the first electrode 31 and the second electrode 32 by any one of a wire method, a flip chip method, and a die bonding method. In the present embodiment, it is illustrated that the light emitting device 100 is electrically connected to the first electrode 31 and the wire 50 and is directly connected to the second electrode 32.

상기 몰딩 부재(40)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩 부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 40 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 40 may include a phosphor to change the wavelength of light emitted from the light emitting device 100.

실시 예에 따른 발광 소자 패키지는 복수 개가 기판상에 배열되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능을 하거나 조명 유닛으로 기능을 할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.A plurality of light emitting device packages according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, a fluorescent sheet, and the like, which are optical members, may be disposed on a path of light emitted from the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit or as a lighting unit. For example, the lighting system may include a backlight unit, a lighting unit, an indicator device, a lamp, and a street lamp.

도 13은 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 백라이트 유닛을 설명하는 도면이다. 다만, 도 13의 백라이트 유닛(1100)은 조명 시스템의 일 예이며, 이에 대해 한정하지는 않는다.13 is a view illustrating a backlight unit including a light emitting device or a light emitting device package according to an embodiment. However, the backlight unit 1100 of FIG. 13 is an example of a lighting system, but is not limited thereto.

도 13을 참조하면, 상기 백라이트 유닛(1100)은 바텀 프레임(1140)과, 상기 바텀 프레임(1140) 내에 배치된 광가이드 부재(1120)와, 상기 광가이드 부재(1120)의 적어도 일 측면 또는 하면에 배치된 발광 모듈(1110)을 포함할 수 있다. 또한, 상기 광가이드 부재(1120) 아래에는 반사시트(1130)가 배치될 수 있다.Referring to FIG. 13, the backlight unit 1100 includes a bottom frame 1140, an optical guide member 1120 disposed in the bottom frame 1140, and at least one side or a bottom surface of the optical guide member 1120. It may include a light emitting module 1110 disposed in. In addition, a reflective sheet 1130 may be disposed under the light guide member 1120.

상기 바텀 프레임(1140)은 상기 광가이드 부재(1120), 상기 발광 모듈(1110) 및 상기 반사시트(1130)가 수납될 수 있도록 상면이 개구된 박스(box) 형상으로 형성될 수 있으며, 금속 재질 또는 수지 재질로 형성될 수 있으나 이에 대해 한정하지는 않는다.The bottom frame 1140 may be formed in a box shape having an upper surface open to accommodate the light guide member 1120, the light emitting module 1110, and the reflective sheet 1130. Or it may be formed of a resin material but is not limited thereto.

상기 발광 모듈(1110)은 기판(700)과, 상기 기판(700)에 탑재된 복수 개의 발광 소자 패키지(600)를 포함할 수 있다. 상기 복수 개의 발광 소자 패키지(600)는 상기 광가이드 부재(1120)에 빛을 제공할 수 있다. 본 실시 예에서, 상기 발광 모듈(1110)은 상기 기판(700) 상에 발광 소자 패키지(600)가 설치된 것이 예시되어 있으나, 실시 예에 따른 발광 소자(100)가 직접 설치되는 것도 가능하다.The light emitting module 1110 may include a substrate 700 and a plurality of light emitting device packages 600 mounted on the substrate 700. The plurality of light emitting device packages 600 may provide light to the light guide member 1120. In the present embodiment, the light emitting module 1110 is illustrated that the light emitting device package 600 is installed on the substrate 700, it is also possible that the light emitting device 100 according to the embodiment is installed directly.

도시된 바와 같이, 상기 발광 모듈(1110)은 상기 바텀 프레임(1140)의 내측 면들 중 적어도 어느 하나에 배치될 수 있으며, 이에 따라 상기 광가이드 부재(1120)의 적어도 하나의 측면을 향해 빛을 제공할 수 있다.As shown, the light emitting module 1110 may be disposed on at least one of the inner surfaces of the bottom frame 1140, thereby providing light toward at least one side of the light guide member 1120. can do.

다만, 상기 발광 모듈(1110)은 상기 바텀 프레임(1140)의 아래에 배치되어, 상기 광가이드 부재(1120)의 밑면을 향해 빛을 제공할 수도 있으며, 이는 상기 백라이트 유닛(1100)의 설계에 따라 다양하게 변형 가능하므로 이에 대해 한정하지는 않는다.However, the light emitting module 1110 may be disposed under the bottom frame 1140 to provide light toward the bottom surface of the light guide member 1120, which is according to the design of the backlight unit 1100. Since various modifications are possible, the present invention is not limited thereto.

상기 광가이드 부재(1120)는 상기 바텀 프레임(1140) 내에 배치될 수 있다. 상기 광가이드 부재(1120)는 상기 발광 모듈(1110)로부터 제공받은 빛을 면광원화 하여, 표시 패널(미도시)로 가이드할 수 있다.The light guide member 1120 may be disposed in the bottom frame 1140. The light guide member 1120 may guide the light provided from the light emitting module 1110 to a display panel by surface light source.

상기 광가이드 부재(1120)는 도광판(LGP, Light Guide Panel) 일 수 있다. 상기 도광판은 PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC 및 PEN(polyethylene naphthalate) 수지 중 하나로 형성될 수 있다.The light guide member 1120 may be a light guide panel (LGP). The light guide plate may be formed of one of an acrylic resin series such as polymethyl metaacrylate (PMMA), polyethylene terephthlate (PET), poly carbonate (PC), COC, and polyethylene naphthalate (PEN) resin.

상기 광가이드 부재(1120)의 상측에는 광학 시트(1150)가 배치될 수도 있다.The optical sheet 1150 may be disposed above the light guide member 1120.

상기 광학 시트(1150)는 확산 시트, 집광 시트, 휘도상승 시트, 및 형광 시트 중 적어도 하나를 포함할 수 있다. 예를 들면, 상기 광학 시트(1150)는 상기 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트가 적층되어 형성될 수 있다. 이 경우, 상기 확산 시트(1150)는 상기 발광 모듈(1110)에서 출사된 광을 고르게 확산시켜주고, 상기 확산된 광은 상기 집광 시트에 의해 표시 패널(미도시)로 집광될 수 있다. 이때 상기 집광 시트로부터 출사되는 광은 랜덤하게 편광된 광인데, 상기 휘도상승 시트는 상기 집광 시트로부터 출사된 광의 편광도를 증가시킬 수 있다. 상기 집광 시트는 수평 또는/및 수직 프리즘 시트일 수 있다. 또한, 상기 휘도상승 시트는 조도 강화 필름(Dual Brightness Enhancement film) 일 수 있다. 또한, 상기 형광 시트는 형광체가 포함된 투광성 플레이트 또는 필름이 될 수도 있다.The optical sheet 1150 may include at least one of a diffusion sheet, a light collecting sheet, a luminance rising sheet, and a fluorescent sheet. For example, the optical sheet 1150 may be formed by stacking the diffusion sheet, the light collecting sheet, the luminance increasing sheet, and the fluorescent sheet. In this case, the diffusion sheet 1150 may evenly diffuse the light emitted from the light emitting module 1110, and the diffused light may be focused onto a display panel (not shown) by the light collecting sheet. In this case, the light emitted from the light collecting sheet is randomly polarized light, and the luminance increasing sheet may increase the degree of polarization of the light emitted from the light collecting sheet. The light collecting sheet may be a horizontal or vertical prism sheet. In addition, the luminance increase sheet may be a roughness enhancement film. In addition, the fluorescent sheet may be a translucent plate or film containing a phosphor.

상기 광가이드 부재(1120)의 아래에는 상기 반사시트(1130)가 배치될 수 있다. 상기 반사시트(1130)는 상기 광가이드 부재(1120)의 하면을 통해 방출되는 빛을 상기 광가이드 부재(1120)의 출사면을 향해 반사할 수 있다.The reflective sheet 1130 may be disposed under the light guide member 1120. The reflective sheet 1130 may reflect light emitted through the bottom surface of the light guide member 1120 toward the exit surface of the light guide member 1120.

상기 반사시트(1130)는 반사율이 좋은 수지 재질, 즉, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The reflective sheet 1130 may be formed of a resin material having good reflectance, that is, PET, PC, PVC resin, etc., but is not limited thereto.

도 14는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 유닛을 설명하는 도면이다. 다만, 도 14의 조명 유닛(1200)은 조명 시스템의 일 예이며, 이에 대해 한정하지는 않는다.14 is a view illustrating a lighting unit including a light emitting device or a light emitting device package according to an embodiment. However, the lighting unit 1200 of FIG. 14 is an example of a lighting system, but is not limited thereto.

도 14를 참조하면, 상기 조명 유닛(1200)은 케이스 몸체(1210)와, 상기 케이스 몸체(1210)에 설치된 발광 모듈(1230)과, 상기 케이스 몸체(1210)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1220)를 포함할 수 있다.Referring to FIG. 14, the lighting unit 1200 is installed in the case body 1210, the light emitting module 1230 installed in the case body 1210, and the case body 1210, and provides power from an external power source. It may include a receiving connection terminal 1220.

상기 케이스 몸체(1210)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case body 1210 is preferably formed of a material having good heat dissipation characteristics, for example, may be formed of a metal material or a resin material.

상기 발광 모듈(1230)은 기판(700)과, 상기 기판(700)에 탑재되는 적어도 하나의 발광 소자 패키지(600)를 포함할 수 있다. 본 실시 예에서, 상기 발광 모듈(1230)은 상기 기판(700) 상에 발광 소자 패키지(600)가 설치된 것이 예시되어 있으나, 본 실시 예에 따른 발광 소자(100)가 직접 설치되는 것도 가능하다.The light emitting module 1230 may include a substrate 700 and at least one light emitting device package 600 mounted on the substrate 700. In the present embodiment, the light emitting module 1230 is illustrated that the light emitting device package 600 is installed on the substrate 700, the light emitting device 100 according to the present embodiment may be installed directly.

상기 기판(700)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.The substrate 700 may be a circuit pattern printed on the insulator, and for example, a general printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, and the like. It may include.

또한, 상기 기판(700)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛에 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.In addition, the substrate 700 may be formed of a material that reflects light efficiently, or may be formed of a color in which the surface is efficiently reflected by light, for example, white, silver, or the like.

상기 기판(700) 상에는 상기 적어도 하나의 발광 소자 패키지(600)가 탑재될 수 있다. 상기 발광 소자 패키지(600)는 각각 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)를 포함할 수 있다. 상기 발광 다이오드는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.The at least one light emitting device package 600 may be mounted on the substrate 700. Each of the light emitting device packages 600 may include at least one light emitting diode (LED). The light emitting diodes may include colored light emitting diodes emitting red, green, blue, or white colored light, and UV light emitting diodes emitting ultraviolet (UV) light.

상기 발광 모듈(1230)은 색감 및 휘도를 얻기 위해 다양한 발광 다이오드의 조합을 가지도록 배치될 수 있다. 예를 들면, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다. 또한, 상기 발광 모듈(1230)에서 방출되는 광의 진행 경로 상에는 형광 시트가 더 배치될 수 있으며, 상기 형광 시트는 상기 발광 모듈(1230)에서 방출되는 광의 파장을 변화시킨다. 예를 들어, 상기 발광 모듈(1230)에서 방출되는 광이 청색 파장대를 갖는 경우 상기 형광 시트에는 황색 형광체가 포함될 수 있으며, 상기 발광 모듈(1230)에서 방출된 광은 상기 형광 시트를 지나 최종적으로 백색광으로 보이게 된다.The light emitting module 1230 may be arranged to have a combination of various light emitting diodes in order to obtain color and brightness. For example, the white light emitting diode, the red light emitting diode, and the green light emitting diode may be combined and disposed to secure high color rendering (CRI). In addition, a fluorescent sheet may be further disposed on a path of the light emitted from the light emitting module 1230, and the fluorescent sheet changes the wavelength of light emitted from the light emitting module 1230. For example, when the light emitted from the light emitting module 1230 has a blue wavelength band, the fluorescent sheet may include a yellow phosphor, and the light emitted from the light emitting module 1230 finally passes white light through the fluorescent sheet. Will appear.

상기 연결 단자(1220)는 상기 발광 모듈(1230)과 전기적으로 연결되어 전원을 공급할 수 있다. 도 14에 도시된 바와 같이, 상기 연결 단자(1220)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1220)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1220 may be electrically connected to the light emitting module 1230 to supply power. As shown in FIG. 14, the connection terminal 1220 is inserted into and coupled to an external power source in a socket manner, but is not limited thereto. For example, the connection terminal 1220 may be formed in a pin shape and inserted into an external power source, or may be connected to the external power source by a wire.

상술한 바와 같은 조명 시스템은 상기 발광 모듈에서 방출되는 광의 진행 경로 상에 광가이드 부재, 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트 중 적어도 어느 하나가 배치되어, 원하는 광학적 효과를 얻을 수 있다.In the lighting system as described above, at least one of a light guide member, a diffusion sheet, a light collecting sheet, a luminance rising sheet, and a fluorescent sheet may be disposed on a propagation path of light emitted from the light emitting module to obtain a desired optical effect.

이상에서 설명한 바와 같이, 조명 시스템은 동작 전압을 감소하고 광 효율이 향상된 발광 소자 또는 발광 소자 패키지를 포함함으로써, 우수한 광 효율 및 신뢰성을 가질 수 있다.As described above, the illumination system may have excellent light efficiency and reliability by including a light emitting device or a light emitting device package which reduces the operating voltage and improves the light efficiency.

한편 이상에서는 본 발명의 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술 되는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the claims below, but also by those equivalent to the claims.

Claims (12)

지지 기판;
상기 지지 기판 상에 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광 구조층;
상기 발광 구조층 상에 서지 보호층; 및
상기 발광 구조층과 상기 서지 보호층 상에 배치되고, 적어도 하나의 패드부와 상기 적어도 하나의 패드부로부터 연장되는 전극부를 구비하는 전극을 포함하는 발광 소자.
Support substrates;
A light emitting structure layer including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer between the first conductive semiconductor layer and the second conductive semiconductor layer on the support substrate;
A surge protective layer on the light emitting structure layer; And
And an electrode disposed on the light emitting structure layer and the surge protection layer, the electrode including at least one pad portion and an electrode portion extending from the at least one pad portion.
제 1항에 있어서,
상기 서지 보호층은 SiO2, Si3N4, TiOx, 또는 Al2O3 중 적어도 하나를 포함하는 발광 소자.
The method of claim 1,
The surge protective layer includes at least one of SiO 2 , Si 3 N 4 , TiO x , or Al 2 O 3 .
제 1항에 있어서,
상기 서지 보호층은 상기 적어도 하나의 패드부 아래에 형성되는 발광 소자.
The method of claim 1,
The surge protective layer is formed under the at least one pad portion.
제 3항에 있어서,
상기 서지 보호층과 상기 적어도 하나의 패드부의 계면에 광 추출 구조가 형성되는 발광 소자.
The method of claim 3, wherein
And a light extracting structure formed at an interface between the surge protective layer and the at least one pad portion.
제 1항에 있어서,
상기 서지 보호층의 두께는 5nm 내지 10㎛인 발광 소자.
The method of claim 1,
The surge protective layer has a thickness of 5nm to 10㎛.
제 1항에 있어서,
상기 서지 보호층의 상면에 광 추출 구조가 형성되는 발광 소자.
The method of claim 1,
The light emitting device is formed with a light extraction structure on the upper surface of the surge protective layer.
제 6항에 있어서,
상기 전극의 상면에 광 추출 구조가 형성되는 발광 소자.
The method according to claim 6,
The light emitting device is formed with a light extraction structure on the upper surface of the electrode.
제 1항에 있어서,
상기 서지 보호층의 상면은 상기 적어도 하나의 패드부의 하면 보다 더 넓게 형성되고, 상기 적어도 하나의 패드부의 하면이 상기 제1 도전형 반도체층의 상면과 접촉하지 않도록 형성되는 발광 소자.
The method of claim 1,
The upper surface of the surge protection layer is formed wider than the lower surface of the at least one pad portion, the light emitting device is formed so that the lower surface of the at least one pad portion does not contact the upper surface of the first conductivity-type semiconductor layer.
제 1항에 있어서,
상기 제1 도전형 반도체층의 상면에 광 추출 구조가 형성되는 발광 소자.
The method of claim 1,
The light emitting device has a light extraction structure formed on the upper surface of the first conductivity type semiconductor layer.
제 9항에 있어서,
상기 광 추출 구조는 러프니스 패턴이고, 상기 러프니스 패턴이 불규칙하게 형성되는 발광 소자.
The method of claim 9,
The light extracting structure is a roughness pattern, wherein the roughness pattern is irregularly formed light emitting device.
제 1항에 있어서,
상기 지지 기판과 상기 발광 구조층 사이의 내측에 배치되고, 상기 전극과 수직 방향에서 적어도 일부분이 중첩하는 전류 차단층을 더 포함하는 발광 소자.
The method of claim 1,
And a current blocking layer disposed inside the support substrate and the light emitting structure layer, the current blocking layer overlapping at least a portion in a vertical direction with the electrode.
제 1항에 있어서,
상기 지지 기판과 상기 발광 구조층 사이의 외측에 배치되고, 상기 발광 구조층과 수직 방향에서 적어도 일부분이 중첩하는 채널층을 더 포함하는 발광 소자.
The method of claim 1,
And a channel layer disposed outside the support substrate and the light emitting structure layer and overlapping at least a portion of the light emitting structure layer in a vertical direction.
KR1020110008473A 2011-01-27 2011-01-27 Light emitting device and light emitting device package KR101776302B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110008473A KR101776302B1 (en) 2011-01-27 2011-01-27 Light emitting device and light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110008473A KR101776302B1 (en) 2011-01-27 2011-01-27 Light emitting device and light emitting device package

Publications (2)

Publication Number Publication Date
KR20120087035A true KR20120087035A (en) 2012-08-06
KR101776302B1 KR101776302B1 (en) 2017-09-07

Family

ID=46872692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110008473A KR101776302B1 (en) 2011-01-27 2011-01-27 Light emitting device and light emitting device package

Country Status (1)

Country Link
KR (1) KR101776302B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150130718A (en) * 2014-05-14 2015-11-24 엘지이노텍 주식회사 Light emitting device and lighting system having the same
US9842974B2 (en) 2013-08-05 2017-12-12 Lg Innotek Co., Ltd. Light emitting device including a connection wiring

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986353B1 (en) * 2009-12-09 2010-10-08 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842974B2 (en) 2013-08-05 2017-12-12 Lg Innotek Co., Ltd. Light emitting device including a connection wiring
KR20150130718A (en) * 2014-05-14 2015-11-24 엘지이노텍 주식회사 Light emitting device and lighting system having the same

Also Published As

Publication number Publication date
KR101776302B1 (en) 2017-09-07

Similar Documents

Publication Publication Date Title
JP6199948B2 (en) Light emitting device, light emitting device package
KR101154709B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101795053B1 (en) Light emitting device, light emitting device package, light unit
KR101034144B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101803569B1 (en) Light emitting device
KR101734550B1 (en) Light emitting device and light emitting device package
KR20120039412A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20110115384A (en) Light emitting device and method for manufacturing the same, light emitting device package and lighting system
KR20120014972A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101826979B1 (en) Light emitting device and light emitting device package
KR101776302B1 (en) Light emitting device and light emitting device package
KR20120019750A (en) Light emitting device
KR20110118333A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120087036A (en) Light emitting device and light emitting device package
KR101781217B1 (en) Light emitting device and light emitting device package
KR101683901B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120042516A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120000974A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package, and lighting system
KR101786081B1 (en) Light emitting device and light emitting device package
KR101664501B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120020599A (en) Light emitting device and light emitting device package
KR101693869B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101765912B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101724708B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101683906B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant