KR20120086316A - 반도체 장치를 제조하기 위한 방법 및 설치 그리고 반도체 장치 - Google Patents
반도체 장치를 제조하기 위한 방법 및 설치 그리고 반도체 장치 Download PDFInfo
- Publication number
- KR20120086316A KR20120086316A KR1020127012514A KR20127012514A KR20120086316A KR 20120086316 A KR20120086316 A KR 20120086316A KR 1020127012514 A KR1020127012514 A KR 1020127012514A KR 20127012514 A KR20127012514 A KR 20127012514A KR 20120086316 A KR20120086316 A KR 20120086316A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metallization
- substrate
- sputtering
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 148
- 238000000034 method Methods 0.000 title claims abstract description 71
- 238000009434 installation Methods 0.000 title claims description 22
- 238000001465 metallisation Methods 0.000 claims abstract description 120
- 239000000758 substrate Substances 0.000 claims abstract description 112
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 73
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 70
- 239000001301 oxygen Substances 0.000 claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 claims abstract description 40
- 239000010410 layer Substances 0.000 claims description 216
- 238000004544 sputter deposition Methods 0.000 claims description 94
- 239000007789 gas Substances 0.000 claims description 76
- 239000010949 copper Substances 0.000 claims description 57
- 239000000463 material Substances 0.000 claims description 54
- 230000004888 barrier function Effects 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000012790 adhesive layer Substances 0.000 claims description 31
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 27
- 239000002243 precursor Substances 0.000 claims description 27
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 17
- 239000011248 coating agent Substances 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 239000011261 inert gas Substances 0.000 claims description 6
- 239000003870 refractory metal Substances 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 4
- 150000002739 metals Chemical class 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 239000007921 spray Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 description 9
- 238000004886 process control Methods 0.000 description 8
- 230000009257 reactivity Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000543 intermediate Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
- H01L21/6776—Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Abstract
반도체 장치를 제조하는 방법이 제공되며, 반도체 장치(50)는 기판(30), 반도체 층(36, 38), 및 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접한 적어도 하나의 금속화 층(52, 70)을 포함하고, 상기 방법은 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접하며 산소를 포함하는 적어도 하나의 금속화 층을 형성하는 단계를 포함한다.
Description
실시예들은 반도체 장치를 제조하기 위한 방법 및 설치, 및 반도체 장치에 관한 것이다. 더욱 상세하게는, 실시예들은 금속화를 갖는 반도체 장치, 예를 들면, Cu 금속화를 갖는 박막 트랜지스터(TFT)를 제조하기 위한 방법 및 설치에 관한 것이다.
일반적으로 하부-게이트 스태거드(bottom-gate staggered) 박막 트랜지스터는 하기의 단계들 중 일부에 의해 제조될 수 있다: 투명 기판의 상면 상에 게이트 전도체를 형성하는 단계; 상기 게이트 전도체 위에 게이트 유전체 층을 증착하는 단계; 상기 게이트 유전체 층 위에 비정질 실리콘의 층을 증착하는 단계; 상기 비정질 실리콘 층 위에 n+ 도핑된 비정질 실리콘의 층을 증착하는 단계; 상기 n+ 도핑된 실리콘 층 위에 소스/드레인 금속화의 층을 증착하는 단계; 및 각각의 소스 및 드레인 전극들을 형성하기 위해 상기 소스/드레인 금속화 층 및 선택적으로 하나 이상의 하부 층들을 패터닝하는 단계.
저-저항 TFT 금속화들은 예를 들면, 화질, LCD들의 전력 소비, 및 제조 비용을 개선하기 위한 LCD들의 제조에 사용된다. 예를 들면, 구리(Cu)는 일렉트로마이그레이션(electromigration) 및 힐록(hillock) 형성에 대한 그 신뢰성에 기인하여, 금속화들을 위해 일반적으로 사용되는 알루미늄을 대체하기 위한 후보들 중 하나이다.
상술한 것을 고려하여, 청구항 1에 따른 방법, 청구항 2에 따른 방법, 청구항 12에 따른 반도체 장치, 청구항 13에 따른 반도체 장치, 및 청구항 14에 따른 설치가 제공된다.
일 실시예는 기판, 반도체 층, 및 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접한 적어도 하나 금속화 층을 포함하는 반도체 장치를 제조하는 방법을 제공하고, 상기 방법은 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접하며, 산소를 포함하는 적어도 하나의 금속화 층을 형성하는 단계를 포함한다.
일 실시예는 표면을 갖는 반도체 장치 전구체를 제공하는 단계; 산소 함유 가스를 상기 챔버로 공급하는 단계 및 제 1 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 단계; 및 상기 산소 함유 가스의 공급을 종료하는 단계 및 제 2 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 단계를 포함하는 반도체 장치를 제조하는 방법을 제공한다.
추가 실시예에 따르면, 반도체 장치는 기판, 반도체 층, 및 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접한 적어도 하나의 금속화 층을 포함하며, 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접한 상기 적어도 하나의 금속화 층들 중 하나 이상은 산소를 포함한다.
다른 실시예에 따르면, 반도체 장치는 반도체 장치를 제조하는 방법에 의해 획득할 수 있으며, 상기 방법은 표면을 갖는 반도체 장치 전구체를 제공하는 단계; 산소 함유 가스를 상기 챔버로 공급하는 단계 및 제 1 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 단계; 및 상기 산소 함유 가스의 공급을 종료하는 단계 및 제 2 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 단계를 포함한다.
추가 실시예에 따르면, 반도체 장치를 제조하기 위한 설치는 챔버를 포함하며; 상기 챔버는 기판, 반도체 층, 및 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접한 적어도 하나의 금속화 층을 포함하는 반도체 장치를 제조하는 방법을 수행하는데 알맞은 코팅 장치를 포함하며, 상기 방법은 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접하며, 산소를 포함하는 적어도 하나의 금속화 층을 형성하는 단계를 포함한다.
또 추가 실시예에 따르면, 반도체 장치를 제조하기 위한 설치는 챔버를 포함하며; 상기 챔버는 반도체 장치를 제조하는 방법을 수행하는데 알맞은 코팅 장치를 포함하며, 상기 방법은 표면을 갖는 반도체 장치 전구체를 제공하는 단계; 산소 함유 가스를 상기 챔버로 공급하는 단계 및 제 1 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 단계; 및 상기 산소 함유 가스의 공급을 종료하는 단계 및 제 2 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 단계를 포함한다.
추가 특징들 및 세부 사항들은 종속항들, 상세한 설명 및 도면들로부터 명백해질 것이다.
또한, 실시예들은 개시된 방법들을 수행하며, 설명된 방법의 단계들을 수행하기 위한 장치 부분들을 포함하는 장치들에 관한 것이다. 게다가, 실시예들은 상기 설명된 장치가 동작하는 방법들 또는 상기 설명된 장치가 제조되는 방법들에도 관한 것이다. 이들은 상기 장치의 기능들을 수행하거나 상기 장치의 부분들을 제조하기 위한 방법 단계들을 포함할 수 있다. 상기 방법 단계들은 하드웨어 컴포넌트들, 펌웨어, 소프트웨어, 적절한 소프트웨어에 의해 프로그램된 컴퓨터, 이들의 임의의 조합 또는 임의의 다른 방식에 의해 수행될 수 있다.
실시예들의 상기 열거된 특징들이 상세하게 이해될 수 있도록, 상기 간략하게 요약된 본 발명의 실시예들의 보다 상세한 설명은 실시예들의 예시들을 참조하여 이루어질 수 있다. 첨부된 도면들은 실시예들에 관한 것이며 하기에서 설명된다. 상술한 실시예들의 일부는 하기의 도면들을 참조하여 전형적인 실시예들의 하기의 상세한 설명에서 보다 상세하게 설명될 것이다:
도 1은 반도체 장치를 제조하기 위한 설치의 실시예를 개략적으로 도시한다;
도 2는 반도체 장치를 제조하기 위한 설치의 다른 실시예를 개략적으로 도시한다;
도 3은 반도체 장치의 실시예를 개략적으로 도시한다.
도 1은 반도체 장치를 제조하기 위한 설치의 실시예를 개략적으로 도시한다;
도 2는 반도체 장치를 제조하기 위한 설치의 다른 실시예를 개략적으로 도시한다;
도 3은 반도체 장치의 실시예를 개략적으로 도시한다.
이제 다양한 실시예들이 상세하게 참조될 것이며, 이들의 하나 이상의 예시들은 상기 도면들에 도시된다. 각 예시는 설명으로 제공되며, 본 발명의 제한으로서 의미하지 않는다. 일 실시예의 엘리먼트들은 추가 열거 없이 다른 실시예들에서 유리하게 활용될 수 있음이 고려된다.
범위의 제한 없이, 하기에서 예시들 및 실시예들은 반도체 장치로서 하부-게이트 스태거드 TFT를 참조하여 설명된다. 그러나, 본 명세서에서 설명되는 실시예들은 상부-게이트 코우플레이너(coplanar) TFT, 상부-게이트 스태거드 TFT, 하부-게이트 코우플레이너 TFT, 및 에치 스토퍼 층(Etch Stopper Layer;ESL) 구조를 갖는 TFT, 예를 들면, 에치 스토퍼 층(ESL) 구조를 갖는 하부-게이트 스태거드 TFT와 같은 다른 TFT 구조들에도 적용될 수 있다. 게다가, 범위의 제한 없이, 상기 기판 또는 상기 반도체 장치의 중간 생성물들(intermediates)은 반도체 장치 전구체로서 대표적으로 지칭될 것이다. 또한, 본 명세서에 개시되는 실시예들의 예시들은 TFT 이외에 다른 형태들의 반도체 장치들에 적용될 수 있다. 게다가, 실리콘 이외에 다른 반도체들 또는 반도체 재료들이 고려될 수 있다. 반도체 장치를 제조하기 위한 상기 설치의 실시예들은 진공-친화성 재료들을 포함하며, 상기 설치는 진공 코팅 설치일 수 있다. 본 명세서에서 설명되는 일실시예들의 전형적인 애플리케이션들은, 예를 들면, LCD, TFT 디스플레이들 및 OLED(유기 발광 다이오드)와 같은 디스플레이들의 제조, 솔라 웨이퍼 제조 및 반도체 장치 제조에서의 증착 애플리케이션들이다.
상기 도면들의 하기의 설명 내에서, 동일 참조 번호들은 동일 컴포넌트들을 지칭한다. 일반적으로, 개별 실시예들에 대한 차이점들만이 설명된다.
저-저항 TFT 금속화들은 화질, LCD들의 전력 소비, 및 제조 비용을 개선하기 위한 LCD들의 제조에 사용된다. 예를 들면, 구리(Cu)와 같은 내화 금속들은 일렉트로마이그레이션 및 힐록 형성에 대한 그 신뢰성에 기인하여, 일반적으로 사용되는 알루미늄을 대체하기 위한 후보들이다. 예를 들면 순수 Cu의 금속화들을 사용하는 와이어링 기술은 세 개의 주요 쟁점들에 영향을 받는다: 글래스 및 예를 들면, 게이트 금속화 및 드레인/소스 금속화로서 비정질 실리콘과 같은 비정질 반도체 함유 재료 상의 모두의 열악한 접착; 금속화 재료, 예를 들면, Cu와 비정질 반도체 재료, 예를 들면 비정질 실리콘의 상호 확산(interdiffusion); 및 Cu와 실리콘 질화물 PECVD의 SiH4의 반응성과 같은 상기 금속화 재료와 후속 PECVD의 반응성. 일반적으로, 이러한 쟁점들을 대응하기 위해, 본 명세서에서 배리어/접착 층으로도 지칭되며 몰리브덴 또는 티타늄으로 이루어진 결합된 배리어 및 접착 층은 순수 Cu와 하부 글래스 또는 비정질 실리콘 사이에 개재된다. 이러한 해결책은 추가적인 재료 및 장비 비용 때문에 제조 비용 상승을 초래한다.
일 실시예는 기판, 반도체 층, 및 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접한 적어도 하나의 금속화 층을 포함하는 반도체 장치의 제조하는 방법을 제공하며, 상기 방법은 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접하며, 산소를 포함하는 적어도 하나의 금속화 층을 형성하는 단계를 포함한다. 본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 적어도 하나의 금속화 층을 형성하는 공정은 기판 및 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접한 산소 함유 배리어/접착 층을 형성하는 단계; 및 상기 배리어/접착 층에 인접한 금속 층을 형성하는 단계; 중에서 선택되는 적어도 하나의 단계를 포함하며, 상기 배리어/접착 층 및 상기 금속 층은 적어도 하나의 금속을 포함한다.
본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일부 실시예들에서, 상기 금속화 층은 산소 농도 기울기(gradient), 예를 들면, 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트 쪽으로 증가하는 산소 농도를 포함한다.
추가 실시예는 표면을 갖는 반도체 장치 전구체를 제공하는 단계; 산소 함유 가스를 상기 챔버로 공급하는 단계 및 제 1 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 단계; 및 상기 산소 함유 가스의 공급을 종료하는 단계 및 제 2 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 단계를 포함하는 반도체 장치를 제조하는 방법을 제공한다.
또 추가 실시예는 본 명세서에서 설명되는 임의의 실시예의 방법에 의해 획득할 수 있거나 획득되는 반도체 장치를 제공한다.
다른 실시예에서, 본 명세서에서 설명되는 실시예들의 방법을 수행하기 위한 코팅 장치를 포함하는 설치가 제공된다. 상기 코팅 장치는 금속화 재료를 분사하는데 알맞은 스퍼터링 장치, 및 산소 함유 가스의 공급부를 포함할 수 있다. 상기 챔버는 상기 코팅 장치 그리고/또는 상기 스퍼터링 장치를 각각 대향하는 기판 지지체를 포함할 수 있다. 상기 설치의 상기 기판 지지체는 상기 챔버를 통하여 하나 이상의 기판들을 연속적으로 그리고/또는 단속적으로 이송하기 위한 이송 수단을 포함할 수 있다. 상기 기판들은 평판 형태일 수 있고, 상기 설치 및 상기 이송 수단은 상기 기판들을 수평으로 또는 수직으로 이송하는데 적합할 수 있다. 상기 설치는 본 명세서에서 설명되는 상기 실시예들의 어느 하나의 방법을 수행하는데 알맞은 제어 장치를 포함할 수 있다. 상기 제어 장치는 상기 스퍼터링 장치 그리고/또는 상기 산소 함유 가스의 공급부에 연결될 수 있다. 일부 실시예들에서, 상기 산소 함유 가스의 공급부는, 예를 들면, 상기 공급부에 포함되는 밸브들을 사용하여 제어될 수 있다.
본 명세서에서 설명되는 실시예들은 반도체 장치 전구체의 기판 , 반도체 표면, 그리고/또는 유전체 표면 상의 금속화의 개선된 접착을 고려한다. 예를 들면, 상기 기판은 글래스 기판일 수 있고, 상기 반도체 표면은 비정질 반도체 표면, 예를 들면, a-Si 표면일 수 있다. 게다가, 경계면에서 금속화 재료와 비정질 반도체의 상호 확산이 회피될 수 있다. 게다가, 증착된 금속화 재료와 PECVD 공정의 반응성이 감소되거나 방지도 된다. 이러한 효과들은 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접하여 산소를 포함하는 금속화 층을 제공함으로써 달성된다. 예를 들면, 일부 실시예들에서, 금속 층 및 산소를 함유하는 배리어/접착 층의 스택을 포함하는 금속화 층은 상기 반도체 장치 전구체의 표면 상에 형성되며, 상기 배리어/접착 층은 상기 반도체 장치 전구체의 상기 표면에 인접하여 형성된다. 상기 반도체 장치 전구체의 상기 표면은 상기 반도체 장치 전구체의 상기 기판의 표면, 상기 반도체 층의 표면 및 유전체 층의 표면일 수 있다.
도 1은 실시예들에 따른 반도체 장치를 제조하기 위한 설치의 예시를 개략적으로 도시한다. 상기 설치는 하나 이상의 진공 펌프들(미도시)에 의해 비워질(evacuated) 수 있는 진공 챔버(10)를 포함한다. 챔버(10)는 그 위에 지지되는 기판을 연속적으로 또는 단속적으로 이송하기 위한 다수의 이송 롤들(20)을 기판 지지체로서 포함한다. 동작시, 하나 이상의 기판들(30), 예를 들면 평판 형태의 기판들은 챔버(10)를 통하여 화살표(22)에 의해 표시되는 이송 방향으로 이송 롤들(20) 상에서 수평으로 이송될 수 있다. 기판(들)(30)을 제공 및 방출하기 위해, 예를 들면, 진공 슬릿 밸브들 또는 진공 로드 락들로서 형성될 수 있는 챔버(10)는 유입구 및 배출구(모두 미도시)를 가진다.
본 실시예에서, 챔버(10)의 상부벽(12)에서, 고체 Cu 타겟을 포함하는 스퍼터링 장치(40)는 상기 코팅 장치로서 제공된다. 스퍼터링 장치(40)는 Cu 타겟을 포함하는 마그네트론 시스템을 이용할 수 있다. 실시예들에서, 로터리 스퍼터링 캐소드들 또는 평면 스퍼터링 캐소드들이 사용될 수 있다. 스퍼터링 장치(40)는 기판들(30)이 그 전체 폭에 걸쳐 코팅될 수 있도록 이송 방향(22)에 수직 연장하여 형성될 수 있다.
일부 실시예들에서, 챔버(10)는 다른 장치들, 예를 들면, 기판(30)을 가열하기 위한 히터들; 및 가스 압력 센서를 더 가질 수 있다.
챔버(10)는 다수의 가스 탱크들(62,64,66)에 연결되는 가스 공급부(60)를 포함한다. 본 실시예에서, 가스 탱크들(66,64)은 Ar, 및 O2로 각각 충진된다. 각 가스 탱크(62,64,66)로부터의 가스의 공급은 상기 각 가스 탱크와 챔버(10) 사이에 설치되는 대응하는 수의 밸브들(68)을 이용하여 공정 제어 장치(90)(도 1에서 파선들로 표시됨)에 의해 제어될 수 있다. 챔버(10)는 기판(30)의 위치를 모니터링하기 위해 상기 공정 제어 장치에 연결되는 센서 장치(미도시)를 더 가질 수 있다. 그에 의해, 스퍼터링 및 선택적인 추가 공정 단계들의 연이은 공정 단계들에 필요한 상기 특정 가스 또는 가스들을 제공하기 위하여, 밸브들(62,64,66)은 기판(30)의 위치에 따라 개방되거나 폐쇄될 수 있다. 또한, 스퍼터링 장치(40) 및 상기 기판 지지체의 이송 롤들(20)은 상기 공정 제어 장치에 의해 제어될 수 있다.
추가 실시예에서, 상기 가스 공급부는 스퍼터링 장치(40)를 이용하는 상기 스퍼터링 공정에 필요한 상기 특정 가스들의 혼합물을 포함하는 단지 하나의 가스 탱크만을 가질 수 있으며, 상기 혼합물은 상기 특정 가스들의 알맞은 비율을 갖는다. 상기 가스 혼합물의 유량은 상기 필요한 스퍼터링 분위기를 제공하기 위해 조절될 수 있다.
도 1을 참조하여 본 명세서에서 설명되는 방법의 일 실시예에 따르면, 글래스로 형성되는 반도체 장치 전구체는 기판(30)으로 제공된다. 기판(30)은 도 1에 도시된 챔버(10)에 공급되고, 이송 롤들(20) 상에 위치되며, 이송 방향(22)을 따라 이송된다. 기판(30)이 스퍼터링 장치(40) 아래에 위치되면, 상기 이송 롤들은 정지되고, 가스 탱크들(66,64)에서 제공되는 밸브들(68)을 개방하고 Ar/O2 유량을 조절함으로써, Ar 가스 및 O2 가스가 약 80/20 내지 약 95/5의 몰% 비로 챔버(10)에 공급된다. 이에 의해, 약 0.1 Pa 내지 약 0.3 Pa의 스퍼터링 공정 가스 압력이 제공된다. 이는 공정 제어 장치(90)에 연결될 수도 있는 상술한 센서 장치 및 가스 압력 센서에 의해 달성될 수 있다. 상기 공정 제어 장치가 밸브(68)를 개방하고 챔버(10) 내의 압력 및 스퍼터링 장치(40)의 동작을 제어하는 동안, 상기 센서 장치는 기판(30)의 위치를 나타내는 데이터를 제공한다. 상기 기판 온도는, 예를 들면, 고온들에 대해 상술한 히터들을 사용하는 증착 동안, 약 25 ℃ 내지 약 250 ℃의 범위 내에 있도록 조절될 수 있다. 상기 Cu 타겟은 Ar+ 이온들로 충격이 가해지고(bombarded), Cu 입자들은 상기 Cu 타겟으로부터 해방되며(released), O2 함유 분위기에서 기판(30)을 향하여 분사된다. 이에 의해, 스퍼터링 장치(40)를 대향하고 있는 기판(30)의 표면은 정전(static) 반응성 마그네트론 스퍼터링에 의해 산소 함유 Cu 층으로 코팅된다. 따라서, 산소 함유 Cu의 배리어/접착 층이 상기 글래스 기판 상에 형성된다. 약 2 ㎚ 내지 30 ㎚의 층 두께가 증착되면, O2 가스의 공급은 가스 탱크(64)에 제공되는 밸브(68)를 폐쇄함으로써 정지된다. Cu 입자들의 스퍼터링은 약 200 ㎚ 내지 500 ㎚의 두께를 갖는 순수 Cu 층이 상기 배리어/접착 층 상에 형성될 때까지 계속된다. 결과적으로, 상기 기판에 인접하며 산소를 포함하는 Cu 금속화 층이 형성된다.
상기 실시예는 상기 스퍼터링 분위기에 존재하는 상기 산소가 상기 Cu 금속화 층과 상기 글래스 표면의 경계면에서 산소 함유 영역 또는 층을 생성하게 함으로써, 상기 금속화 층의 접착을 개선하게 한다. 게다가, O2를 포함하는 분위기에서의 Cu의 스퍼터링 및 O2의 공급이 없는 분위기에서의 순수 Cu의 스퍼터링은 동일 진공 챔버에서 수행될 수 있다. 더욱이, O2를 포함하는 분위기에서의 Cu의 스퍼터링 및 O2가 없는 분위기에서의 순수 Cu의 스퍼터링은 단지 O2의 공급을 정지시킴으로써 달성될 수 있다. 추가로, 스퍼터링 장치(40)의 상기 타겟들의 스퍼터 세정이 이러한 스퍼터링 단계들 사이에서 필요하지 않기 때문에, O2의 공급이 없는 분위기에서의 순수 Cu의 스퍼터링은 O2 함유 분위기에서의 스퍼터링 직후에 수행될 수 있다. 게다가, 상이한 공정 파라미터들, 예를 들면, 상기 스프터링 캐소드들에서의 전력, Ar 가스의 압력, 및 상기 Ar/O2 혼합물의 조성물 그리고/또는 유동을 제어함으로써, 상기 Cu 접착 및 그에 의한 상기 금속화 층의 접착은 개선된다. 게다가, 상기 Cu 금속화 재료와 실리콘 질화물 PECVD와 같은 후속 PECVD의 반응성은 감소되거나 방지도 될 수 있다.
다른 실시예에 따르면, 도 1을 참조하여 설명되는 상기 방법은 기판(30)으로서 반도체 층으로 코팅되는 반도체 장치 전구체를 사용하여 수행된다. 그에 의해, 상기 반도체 층에 인접하며 산소를 함유하는 Cu 금속화가 형성된다. 따라서, 상기 Cu 접착 및 그에 의한 상기 반도체 층 상의 상기 금속화 층의 접착이 개선된다. 게다가, Cu와 인접한 Si 층의 비정질 실리콘의 상호 확산, 및 상기 Cu 금속화 재료와 실리콘 질화물 PECVD와 같은 후속 PECVD의 반응성은 감소되거나 방지도 될 수 있다.
도 2를 참조하여 설명되는 추가 실시예에서, 챔버(10) 대신, 두개의 서브-챔버들(101,102)을 포함하는 챔버(100)가 제공되며, 각각은 스퍼터링 장치(41,42) 및 가스 공급부(60)를 각각 가지고 있다. 각 챔버(101,102)는 상기 챔버 압력 및 기판(30)의 위치를 모니터링하기 위해 양측 챔버들에 대한 공통의 공정 제어 장치에 연결되는 가스 압력 세서 및 센서 장치(미도시)를 더 가질 수 있다. 게다가, 챔버(100)의 상기 서브-챔버들은 진공 슬릿 밸브(103)(미도시)에 의해 서로 단단히(tightly) 연결되는 진공 상태(vacuum)이며, 이의 위치는 도 2에서 단지 개략적으로 표시된다. 대안적으로, 서브-챔버들(101,102)은 이송 챔버를 통하여 연결될 수 있다. 상기 두 개의 서브-챔버들의 각각, 및 선택적으로 상기 이송 챔버는 이들이 개별적으로 비워질 수 있도록 진공 펌프를 가질 수 있다. 이러한 실시예들에서, 스퍼터링 장치(41) 및 스퍼터링 장치(42)는 상이한 서브-챔버들에 위치되며, 하나 이상의 기판들이 상기 스퍼터링 장치들을 연속으로 대향하여 제공되는 동안 연속적으로 그리고/또는 단속적으로 동작될 수 있다.
일부 예시들에 따르면, 실시예들의 상기 설치 그리고/또는 챔버들(10,100)은 각각 서로 단단히 연결되는 진공 상태일 수 있는 다수의 서브-챔버들을 포함할 수 있는 모듈 제조 시스템 또는 모듈 제조 시스템의 부분들이다. 상기 모듈 제조 시스템은 예를 들면, 레지스트 코팅 장치, UV 소스, 및 에칭 장치를 포함하는 층 패터닝 장치; 반도체 층들 그리고/또는 유전체 층들, 예를 들면, a-Si 층들 그리고/또는 SiN 층들을 제조하기 위한 PECVD 장치, 및 추가 스퍼터링 장치 중에서 선택되는 적어도 하나의 엘리먼트를 더 포함할 수 있다.
일 실시예에서, 도 2에 도시된 배치는 상이한 금속들의 타겟들, 예를 들면, 스퍼터링 장치(41)의 타겟 내의 Cu 및 예를 들면, 스퍼터링 장치(42)의 타겟 내의 Al을 포함하는 스퍼터링 장치들(41,42)을 갖는다. 따라서, 배리어/접착 층 및 상이한 금속들을 포함하는 다음의 순수 금속 층이 형성될 수 있다. 이러한 실시예를 이용한 방법에 따르면, 기판(30)은 도 2에 도시된 서브-챔버(101)에 공급되며, 이송 롤들(20) 상에 위치되고, 이송 방향(22)을 따라 이송된다. 기판(30)이 스퍼터링 장치(41) 아래에 위치되면, 상기 이송 롤들은 정지되고, 가스 탱크들(66,64)에서 제공되는 밸브들(68)을 개방하고 Ar/O2 유량(들)을 조절함으로써, Ar 가스 및 O2 가스는 약 80/20 내지 약 95/5의 몰% 비로 챔버(101)에 공급된다. 이에 의해, 약 0.1 Pa 내지 약 0.3 Pa의 스퍼터링 공정 가스 압력이 제공된다. 이는 상술한 센서 장치, 가스 압력 센서 및 공정 제어 장치에 의해 달성될 수 있다. 상기 공정 제어 장치가 밸브(68)를 개방하고, 상기 압력 및 스퍼터링 장치(40)의 동작을 제어하는 동안, 상기 센서 장치는 기판(30)의 위치를 나타내는 데이터를 제공한다. 상기 기판 온도는, 예를 들면, 고온들에 대해 상술한 히터들을 사용하는 증착 동안, 약 25 ℃ 내지 약 250 ℃의 범위 내에 있도록 조절될 수 있다. 상기 스퍼터링 장치(41)의 Cu 타겟은 Ar+ 이온들로 충격이 가해지고, Cu 입자들은 상기 Cu 타겟으로부터 해방되며, O2 함유 분위기에서 기판(30)을 향하여 분사된다. 스퍼터링 장치(40)를 대향하고 있는 기판(30)의 표면은 정전 반응성 마그네트론 스퍼터링에 의해 산소 함유 Cu 층으로 코팅된다. 그에 의해, 산소 함유 Cu의 배리어/접착 층은 상기 기판 상에 형성된다. 약 2 ㎚ 내지 30 ㎚의 층 두께가 증착되었으면, 상기 Cu의 스퍼터링이 정지된다. 그 후에, 코팅된 기판(30)은 Al 타겟을 포함하는 스퍼터링 장치(42) 아래의 위치로 이송된다. 다음, 상기 배리어/접착 층 상으로의 Al 입자들의 스퍼터링은 약 200 ㎚ 내지 500 ㎚의 두께를 갖는 순수 Al 층이 상기 배리어/접착 층 상에 형성될 때까지 수행된다. 결과적으로, 상기 기판에 인접한 상기 Cu 층에서 산소를 함유하는 Al/Cu 금속화 층이 형성된다. 도 2를 참조하여 설명된 상기 실시예의 변형예에서, 스퍼터링 장치(42)는 Al 타겟 대신 Cu 타겟을 포함한다. 따라서, Cu 금속화 층은 기판(30)에 인접한 Cu 함유 영역 또는 CuO 층 및 상기 Cu 함유 영역 또는 CuO 층 위의 Cu 층을 갖도록 형성된다. 따라서, Cu 함유 영역 및 CuO 층은 Cu 층과 기판(30) 사이에 제공된다. 결과적으로, 상기 기판에 인접하며 산소를 포함하는 Cu 금속화 층이 형성된다.
도 2를 참조하여 설명되는 상기 실시예의 변형예에서, 다이나믹 마그네트론 스퍼터링 공정에 의해 상기 배리어/접착 층 및 상기 순수 금속 층의 스택을 형성하기 위해, 기판(30)은 스퍼터링 장치들(41,42) 아래로 연속적으로 이송될 수 있다. 도 2를 참조하여 설명되는 상기 실시예의 다른 변형예에서, 상기 Al 층은 스퍼터링 이외의 코딩 공정을 사용하여 형성될 수 있다.
본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 추가 실시예는 스퍼터링 장치(40)의 동작 동안 사용되는 Ar 가스 및 O2 가스의 공급이 정지되고, 그 다음의 O2 없는 구리의 스퍼터링 이전에 Ar, O2 및 다른 잔여 가스들이 챔버(10)로부터 비워진다는 점에서 도 1을 참조하여 설명되는 상기 실시예들과 상이하다. 그에 의해, 세정 분위기는 두 개의 스퍼터링 단계들 사이에 설정된다. 제 2 스퍼터링 단계를 개시하기 위하여, 상기 Ar 공급이 재개될 수 있다.
도 1 및 2를 참조하여 설명되는 상기 실시예들의 추가 변형예들에 따르면, 챔버(10) 또는 챔버(100)는 상기 반도체 장치 전구체를 처리하기 위한 추가적인 장치들(미도시)을 각각 포함한다. 반도체 장치를 제조하는 방법의 대안적인 실시예에서, 각각의 금속화 층의 증착은 도 1에 도시된 바와 같이 챔버(10)에서 수행될 수 있고, 상기 금속화 층의 각각의 패터닝은 상기 반도체 장치 전구체가 챔버(10)로부터 방출된 후 수행될 수 있다. 본 명세서에서 사용된 바와 같이, "패터닝"은 예를 들면, 포토리소그래피 또는 평탄화 및 선택적 에칭 기법들과 같은 층을 선택적으로 형성하기 위한 다른 방법들을 사용하여 원하는 형상 및 치수들을 가지는 재료의 증착된 층의 형성을 지칭한다.
실시예들에 따른 방법의 예시에서, 도 3에 도시된 바와 같은 TFT(50)는 도 1에 도시된 바와 같은 챔버(10)를 포함하고 다른 챔버들 또는 서브-챔버들에서 하나 이상의 PECVD 장치들 및 하나 이상의 패터닝 장치들(미도시)을 포함하는 모듈 제조 시스템에서 제조된다. 처음에, 기판(30)으로서 글래스 기판이 롤들(20)을 포함하는 챔버(10)의 상기 기판 지지체 상에 제공되고 이송 방향(22)을 따라 이송된다. 다음, 배리어/접착 층(53) 및 금속 층(54)을 포함하는 Cu 게이트 금속화 층(52)이 스퍼터링 장치(40) 및 도 1을 참조하여 상술한 방법의 실시예를 이용하여 글래스 기판(30)의 상면(32) 상에 증착된다. 금속화 층(52)이 글래스 기판(30) 상에 증착된 후, 도 3에 도시된 바와 같은 게이트 금속화(52)를 형성하기 위해, 상기 금속화 재료는 상기 모듈 제조 시스템의 다른 챔버에서 패터닝된다. 여기서, "패터닝되는"은 예를 들면, 상기 모듈 제조 시스템의 다른 챔버에서 수행될 수 있는 선택적 에칭 기법들을 사용하여, 원하는 형상 및 치수들을 가지는 재료의 증착된 층의 형성을 지칭한다. 다음, 게이트 유전체 층(34)이 게이트 금속화(52) 및 상부 기판 표면(32)의 노출된 부분들 위에 증착된다. 게이트 유전체 층은 일반적으로 실리콘 질화물(SiN 또는 SiNx) 또는 실리콘 산화물(SiO 또는 SiOy)을 포함하며, 약 20 ㎚와 약 300 ㎚ 사이의 두께로 증착된다. 게이트 유전체 층(34)은 본 예시에서 예를 들면, 공정 가스들 SiH4 및 NH3을 이용하여, SiNx 층을 생성하는 플라즈마 강화 화학 기상 증착(PECVD)에 의해 증착된다. 일반적으로, 게이트 유전체 층의 SiNx는 약 340 ℃ 내지 약 350 ℃의 기판 온도에서 증착된다.
다음, 비정질 실리콘 층(또는 반도체 층)(36)이 본 예시에서 PECVD에 의해 게이트 유전체 층(34) 위에 증착된다. 비정질 실리콘 층(36)은 예를 들면 실질적으로 수소화된(hydrogenated) 진성 비정질 실리콘, 예를 들면, a-Si:H을 포함하며, 약 20㎚와 약 300 ㎚ 사이의 두께로 증착된다. 본 실시예에서, n+ 도핑된 비정질 실리콘(38)의 층, 예를 들면, n+ a-Si:H는 비정질 실리콘 층(36) 상에 형성된다. 본 명세서에서 사용된 바와 같이, n+ 도핑된 실리콘은 n+형 도전성을 나타내도록 도핑된 실리콘을 지칭한다. 다음, 층들(52,34,36,38)로 코팅된 상기 실리콘 장치 전구체가 다시 챔버(10) 내로 제공된다. 다음, 배리어/접착 층(72) 및 금속 층(74)을 포함하는 소스/드레인 금속화의 층(70)이 상기 반도체 장치 전구체의 n+ Si 층(38) 위에 증착된다. 챔버(10)의 스퍼터링 장치(40)가 도 1을 참조하여 상술한 상기 방법의 상기 실시예를 수행하기 위해 사용되기 때문에, 상기 n+ Si 층 코팅된 반도체 장치 전구체가 기판(30)으로서 제공된다. 다음, 소스 전극(70a) 및 드레인 전극(70b)을 형성하기 위해, 소스/드레인 금속화 층(70)이 상기 모듈 제조 시스템의 다른 챔버 내에서 패턴닝된다. 도 3에서 상기 소스 및 상기 드레인 전극의 배향은 임의적이다; 장치 배열에 따라, 어느 하나의 전극이 상기 소스 또는 상기 드레인의 역할을 할 수 있다. 소스 및 드레인 전극들(70a,70b)의 패터닝 단계는 일반적으로 금속화 층(70) 및 그 하부의 n+ 도핑된 Si 층(38)의 부분을 제거하는 단계를 포함한다. 이러한 제거는 비정질 실리콘(38) 층이 상기 각 소스와 드레인 전극들 사이에 존재하도록 게이트 금속화(52)의 부근에서 수행된다. 실리콘 질화물 또는 실리콘 산화물과 같은 패시베이션 유전체 층(80)이 예를 들면 PECVD에 의해 상기 완성된 TFT 위에 약 100 ㎚와 약 1000 ㎚ 사이의 두께로 증착될 수 있다. 예를 들면, PECVD 공정에 의해 패시베이션 유전체 층(80)을 증착하기 위해, SiH4 및 NH3가 공정 가스들로서 사용될 수 있으며, SiNx 층이 생성된다. 이러한 경우, SiNx는 일반적으로 약 280 ℃ 내지 약 290 ℃의 기판 온도에서 증착된다.
금속화 층들(52,70)이 기판(30) 및 상기 Si 층(38)에 각각 인접한 산소 함유 층을 갖기 때문에, TFT(50)는 글래스 기판(30) 및 비정질 Si 층(38) 상에 Cu 금속화(52,70a,70b)의 개선된 접착을 갖는다. 게다가, 상기 Cu 금속화 재료와 상기 인접한 비정질 Si 층들(38,36)의 상호 확산이 방지될 수 있다. 더욱이, 상기 Cu 금속화 재료와 예를 들면, Si 함유 층들(34,36,38,80)의 증착을 위해 수행되는 PECVD 공정들의 가스들 그리고/또는 재료들의 반응성은 감소되거나 방지도 된다. 이러한 효과들은 상기 기판 및 상기 Si 함유 층들 모두에 인접하며 산소 또는 산소를 함유하는 배리어/접착 층을 포함하는 금속화 층을 제공함으로써 달성된다.
일 실시예는 기판, 반도체 층, 및 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접한 적어도 하나의 금속화 층을 포함하는 반도체 장치의 제조하는 방법을 제공하며, 상기 방법은 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접하며, 산소를 포함하는 적어도 하나의 금속화 층을 형성하는 단계를 포함한다.
일 실시예에서, 기판, 반도체 층, 및 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접한 적어도 하나의 금속화 층을 포함하는 반도체 장치의 제조하는 방법이 제공되며, 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접한 산소 함유 배리어/접착 층을 형성하는 단계; 및 상기 배리어/접착 층에 인접한 금속 층을 형성하는 단계; 중에서 선택되는 적어도 하나의 단계에 의해 상기 적어도 하나의 금속화 층을 형성하는 공정을 포함하며, 상기 배리어/접착 층 및 상기 금속 층은 적어도 하나의 금속을 포함한다.
본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 적어도 하나의 금속화 층을 형성하는 단계는 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접한 산소 함유 배리어/접착 층을 형성하는 단계; 및 상기 배리어/접착 층에 인접한 금속 층을 형성하는 단계; 중에서 선택되는 적어도 하나의 단계를 포함하며, 상기 배리어/접착 층 및 상기 금속 층은 적어도 하나의 금속을 포함한다.
본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 상기 반도체 장치는 TFT, 하부-게이트 TFT, 상부-게이트 TFT, 스태거드 TFT, 코우플레이너 TFT, 및 에치 스토퍼 층 구조를 갖는 TFT 중에서 선택되는 적어도 하나의 엘리먼트이다.
본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예는 표면을 갖는 반도체 장치 전구체를 제공하는 단계; 산소 함유 가스를 상기 챔버로 공급하는 단계 및 제 1 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 단계; 및 상기 산소 함유 가스의 공급을 종료하는 단계 및 제 2 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 반도체 장치를 제조하는 방법을 제공한다.
본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 상기 반도체 장치 전구체의 상기 표면은 기판의 표면, 반도체 층의 표면, 및 유전체 층의 표면 중에서 선택된다. 본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 상기 반도체 장치 전구체의 상기 표면은 기판 표면, 반도체 표면, 및 유전체 표면 중에서 선택된다. 본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 상기 제 1 금속화 재료 및 상기 제 2 금속화 재료는 동일하다. 본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 상기 제 1 금속화 재료 및 상기 제 2 금속화 재료 중에서 선택되는 적어도 하나의 엘리먼트는 금속, 내화 금속, 및 Cu 중에서 선택된다.
본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 금속 층 및 배리어/접착 층을 포함하는 스택을 포함하는 금속화 층; 실질적으로 적어도 하나의 금속으로 구성되는 금속 층; 및 상기 반도체 장치 전구체의 기판 및 상기 반도체 장치 전구체의 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접하며 산소를 포함하는 상기 배리어/접착 층 중에서 선택되는 적어도 하나의 엘리먼트가 형성된다.
본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 금속화 층은 산소 함유 가스를 상기 챔버로 공급하는 단계 및 제 1 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 단계, 및 상기 산소 함유 가스의 공급을 종료하는 단계 및 제 2 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 단계에 의해 형성된다.
본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 배리어/접착 층은 산소 함유 가스를 상기 챔버로 공급하는 단계 및 제 1 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 단계에 의해 형성된다.
본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 금속 층은 상기 산소 함유 가스의 공급을 종료하는 단계 및 제 2 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 단계에 의해 형성된다.
본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 유전체 층 및 상기 금속화 층에 인접하여 제공되는 유전체 층 중에서 선택되는 적어도 하나의 엘리먼트를 형성하는 단계; 반도체 층을 형성하는 단계; 및 상기 표면 상에 증착되는 상기 제 1 및 제 2 금속화 재료들의 스택을 패터닝하는 단계 중에서 선택되는 적어도 하나의 단계가 포함된다.
본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 상기 스퍼터링 단계는 불활성 가스, 예를 들면, Ar을 포함하는 스퍼터링 공정 가스로 수행된다. 본 명세서에서 설명된 바와 같이, 스퍼터링 공정 가스는 스퍼터링 분위기로서 지칭될 수 있다.
본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 상기 산소 함유 가스는 O2를 포함한다.
본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 2 ㎚ 내지 30 ㎚의 두께를 갖는 상기 배리어/접착 층을 형성하는 단계; 및 200 ㎚ 내지 500 ㎚의 두께를 갖는 상기 금속 층을 형성하는 단계 중에서 선택되는 적어도 하나의 단계가 포함된다.
본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 상기 스퍼터링 단계는 2.5 W/㎠ 내지 50 W/㎠의 스퍼터링 캐소드 전력, 0.1 ㎩ 내지 0.3 ㎩의 스퍼터링 공정 가스의 압력, 및 80/20 내지 95/5의 비율을 갖는 불활성 가스와 상기 산소 함유 가스의 혼합물 중에서 선택되는 적어도 하나의 고정 조건을 이용하여 수행된다. 상기 비율은 상기 불활성 가스와 상기 산소 함유 가스의 몰% 비일 수 있다. 산소 20% 이상을 포함하는 상기 불활성 가스와 상기 산소 함유 가스의 혼합물이 고려될 수 있지만, 상기 진공 펌프들의 배기에서 산소의 양을 제한하기 위해, 일부 실시예들에 따라 사용되지 않는다. 게다가, Cu 타겟들을 포함하는 평면 스퍼터링 캐소드들의 경우, 80 W/㎠ 이상의 전력 밀도들이 사용될 수 있다.
본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 상기 기판은 투명 기판 및 글래스 기판 중에서 선택되는 적어도 하나의 엘리먼트 중에서 선택된다. 본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 상기 금속화 층, 상기 금속 층 및 상기 접착/배리어 층 중에서 선택되는 적어도 하나의 엘리먼트는 내화 금속 및 Cu 중에서 선택되는 적어도 하나의 엘리먼트를 함유하여 형성된다.
본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 상기 반도체 장치는 도핑된 반도체, 비정질 반도체, Si, GaAs, a-Si, n+ 도핑된 a-Si, a-Si:H, 및 n+ 도핑된 a-Si:H 중에서 선택되는 적어도 하나의 엘리먼트를 포함한다. 본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 상기 유전체 층은 반도체 화합물, Si 화합물, SiN 및 SiO 중에서 선택되는 적어도 하나의 엘리먼트를 포함한다.
본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 상기 반도체 층 및 유전체 층 중에서 선택되는 적어도 하나의 엘리먼트는 CVD 및 PECVD 중에서 선택되는 적어도 하나의 공정에 의해 형성된다.
본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트 상에 적어도 하나의 금속화 층을 제공하는 단계; 상기 기판 상에 하나의 금속화 층 및 상기 반도체 층 상의 다른 금속화 층을 형성하는 단계; 게이트 금속화로서 금속화 층을 제공하는 단계; 소스 금속화로서 금속화 층을 형성하는 단계; 및 드레인 금속화로서 금속화 층을 제공하는 단계 중에서 선택되는 적어도 하나의 단계가 포함된다.
본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예는 상기 금속 층과 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트 사이에 상기 배리어/접착 층을 제공하는 단계를 포함한다.
본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 상기 반도체 장치는 TFT, 하부-게이트 TFT, 상부-게이트 TFT, 스태거드 TFT, 코우플레이너 TFT, 및 에치 스토퍼 층 구조를 갖는 TFT 중에서 선택되는 적어도 하나의 엘리먼트이다.
추가 실시예에 따르면, 반도체 장치는 기판, 반도체 층 및 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접한 적어도 하나의 금속화 층을 포함하고, 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접하여 상기 적어도 하나의 금속화 층들 중 하나 이상은 산소를 포함한다.
추가 실시예에 따르면, 반도체 장치는 반도체 장치를 제조하는 방법에 의해 획득할 수 있거나 획득되며, 상기 방법은 표면을 갖는 반도체 장치 전구체를 제공하는 단계; 산소 함유 가스를 상기 챔버로 공급하는 단계 및 제 1 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 단계; 및 상기 산소 함유 가스의 공급을 종료하는 단계 및 제 2 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 단계를 포함한다.
추가 실시예에 따르면, 반도체 장치를 제조하기 위한 설치는 챔버를 포함하며; 상기 챔버는 기판, 반도체 층 및 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접한 적어도 하나의 금속화 층을 포함하는 반도체 장치를 제조하는 방법을 수행하는데 알맞은 코팅 장치를 포함하고, 상기 방법은 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접하며, 산소를 포함하는 적어도 하나의 금속화 층을 형성하는 단계를 포함한다.
또 추가 실시예에 따르면, 반도체 장치를 제조하기 위한 설치는 챔버를 포함하며; 상기 챔버는 반도체 장치를 제조하는 방법을 수행하는데 알맞은 코팅 장치를 포함하고, 상기 방법은 표면을 갖는 반도체 장치 전구체를 제공하는 단계; 산소 함유 가스를 상기 챔버로 공급하는 단계 및 제 1 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 단계; 및 상기 산소 함유 가스의 공급을 종료하는 단계 및 제 2 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 단계를 포함한다.
본 명세서에서 설명되는 임의의 다른 실시예와 결합될 수 있는 일 실시예에서, 금속화 재료를 분사하는데 알맞은 스퍼터링 장치 및 산소 함유 가스의 공급부, -상기 스퍼터링 장치 및 상기 산소 함유 가스의 공급부는 상기 코팅 장치에 포함됨-; 상기 챔버 내에 포함되며 상기 코팅 장치 및 상기 스퍼터링 장치 중에서 선택되는 적어도 하나의 엘리먼트에 대향하는 기판 지지체; 및 상기 방법을 수행하는데 알맞은 제어 장치 중에서 선택되는 적어도 하나의 엘리먼트가 포함된다.
상술한 상세한 설명은 예시들을 사용하여 최적 형태를 포함하는 본 발명을 개시하고, 또한 임의의 당업자가 본 발명을 제조하고 사용할 수 있게 한다. 본 발명이 다양한 특정 실시예들에 관하여 설명되었지만, 당업자는 본 발명이 청구범위의 사상 및 범위 내에서 변형예들로 실행될 수 있음을 이해할 것이다. 특히, 상술한 실시예들의 예시들 및 실시예들 또는 그의 변형예들의 상호간에 배타적이지 않은 특징들은 서로 결합될 수 있다. 본 발명의 특허 가능한 범위는 청구범위에 의해 정의되며, 당업자들이 생각하는 다른 예시들을 포함할 수 있다. 이러한 다른 예시들은 청구범위의 범위 내에 있도록 의도된다.
상술한 것은 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 및 추가 실시예들은 그의 기본 범위를 벗어남 없이 발명될 수 있고, 그의 범위는 다음의 청구범위에 의해 결정된다.
Claims (15)
- 기판(30), 반도체 층(36,38), 및 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접한 적어도 하나의 금속화(metallization) 층(52;70)을 포함하는 반도체 장치를 제조하는 방법으로서,
상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접하며, 산소를 포함하는 적어도 하나의 금속화 층(52;70)을 형성하는 단계를 포함하는, 반도체 장치를 제조하는 방법. - 반도체 장치를 제조하는 방법으로서,
표면을 갖는 반도체 장치 전구체를 제공하는 단계;
산소 함유 가스를 챔버 내로 공급하는 단계 및 제 1 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 단계; 및
상기 산소 함유 가스의 공급을 종료하는 단계 및 제 2 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 단계를 포함하는, 반도체 장치를 제조하는 방법. - 제 1 항 또는 제 2 항에 있어서,
상기 반도체 장치 전구체의 상기 표면은 기판의 표면, 반도체 층의 표면, 및 유전체 층의 표면 중에서 선택되고; 그리고/또는
상기 반도체 장치 전구체의 상기 표면은 기판 표면, 반도체 표면, 및 유전체 표면 중에서 선택되고; 그리고/또는
상기 제 1 금속화 재료 및 상기 제 2 금속화 재료는 동일하며; 그리고/또는
상기 제 1 금속화 재료 및 상기 제 2 금속화 재료 중에서 선택되는 적어도 하나의 엘리먼트는 금속, 내화 금속, 및 Cu 중에서 선택되는, 반도체 장치를 제조하는 방법. - 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
금속화 층(52;70)은 금속 층(54;70a,70b) 및 배리어/접착 층(53;38)을 포함하는 스택을 포함하도록 형성되고; 그리고/또는
상기 금속 층은 실질적으로 적어도 하나의 금속으로 구성하여 제공되며; 그리고/또는
상기 배리어/접착 층은 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접하게 제공되며 산소를 포함하는, 반도체 장치를 제조하는 방법. - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
금속화 층은 산소 함유 가스를 상기 챔버 내로 공급하는 단계 및 제 1 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 상기 단계와, 상기 산소 함유 가스의 공급을 종료하는 단계 및 제 2 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 상기 단계의 조합에 의해 형성되고; 그리고/또는
배리어/접착 층은 산소 함유 가스를 상기 챔버 내로 공급하는 단계 및 제 1 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 상기 단계에 의해 형성되며; 그리고/또는
금속 층은 상기 산소 함유 가스의 공급을 종료하는 단계 및 제 2 금속화 재료를 상기 표면을 향하여 스퍼터링하는 단계를 포함하는 상기 단계에 의해 형성되는, 반도체 장치를 제조하는 방법. - 제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
유전체 층, 및 상기 금속화 층에 인접하게 제공되는 유전체 층 중에서 선택되는 적어도 하나의 엘리먼트를 형성하는 단계;
반도체 층을 형성하는 단계; 및
상기 표면 상에 증착되는 상기 제 1 및 제 2 금속화 재료들의 스택을 패터닝하는 단계 중에서 선택되는 적어도 하나의 단계를 더 포함하는, 반도체 장치를 제조하는 방법. - 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 스퍼터링하는 단계는 불활성 가스를 포함하는 스퍼터링 공정 가스에서 수행되고; 그리고/또는
상기 산소 함유 가스는 O2를 포함하고; 그리고/또는
상기 배리어/접착 층은 2 ㎚ 내지 30 ㎚의 두께를 갖도록 형성되고; 그리고/또는
상기 금속 층은 200 ㎚ 내지 500 ㎚의 두께를 갖도록 형성되며; 그리고/또는
상기 스퍼터링하는 단계는 2.5 W/㎠ 내지 50 W/㎠의 스퍼터링 캐소드 전력, 0.1 ㎩ 내지 0.3 ㎩의 상기 스퍼터링 공정 가스의 압력, 및 80/20 내지 95/5의 비율을 갖는 상기 불활성 가스와 상기 산소 함유 가스의 혼합물 중에서 선택되는 적어도 하나의 공정 조건을 사용하여 수행되는, 반도체 장치를 제조하는 방법. - 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 기판은 투명 기판 및 글래스 기판 중에서 선택되는 적어도 하나의 엘리먼트 중에서 선택되며; 그리고/또는
상기 금속화 층, 상기 금속 층 및 상기 접착/배리어 층 중에서 선택되는 적어도 하나의 엘리먼트는 내화 금속 및 Cu 중에서 선택되는 적어도 하나의 엘리먼트를 함유하도록 형성되는, 반도체 장치를 제조하는 방법. - 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
상기 반도체 층은 도핑된 반도체, 비정질 반도체, Si, GaAs, a-Si, n+ 도핑된 a-Si, a-Si:H, 및 n+ 도핑된 a-Si:H 중에서 선택되는 적어도 하나의 엘리먼트를 포함하고; 그리고/또는
상기 유전체 층은 반도체 화합물, Si 화합물, SiN 및 SiO 중에서 선택되는 적어도 하나의 엘리먼트를 포함하며; 그리고/또는
상기 반도체 층 및 유전체 층 중에서 선택되는 적어도 하나의 엘리먼트는 CVD 및 PECVD 중에서 선택되는 적어도 하나의 공정에 의해 형성되는, 반도체 장치를 제조하는 방법. - 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 적어도 하나의 금속화 층은 상기 기판 상에 그리고/또는 상기 반도체 층 상에 제공되고; 그리고/또는
하나의 금속화 층은 상기 기판 상에 형성되고 다른 금속화 층은 상기 반도체 층 상에 형성되며; 그리고/또는
상기 적어도 하나의 금속화 층들 중 하나는 게이트 금속화로서 제공되고, 그리고/또는 상기 적어도 하나의 금속화 층들 중 하나 이상은 소스 금속화 그리고/또는 드레인 금속화로서 제공되는, 반도체 장치를 제조하는 방법. - 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
상기 배리어/접착 층은 상기 금속 층과 상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트 사이에 제공되며; 그리고/또는
상기 반도체 장치는 TFT, 하부-게이트(bottom-gate) TFT, 상부-게이트(top-gate) TFT, 스태거드(staggered) TFT, 코우플레이너(coplanar) TFT, 및 에치 스토퍼 층 구조(Etch Stopper Layer structure)를 갖는 TFT 중에서 선택되는 적어도 하나의 엘리먼트인, 반도체 장치를 제조하는 방법. - 제 1 항 내지 제 11 항 중 어느 한 항에 따른 방법에 의해 획득할 수 있거나 획득되는 반도체 장치.
- 기판, 반도체 층, 및 상기 기판(30) 및 상기 반도체 층(36, 38) 중에서 선택되는 적어도 하나의 엘리먼트에 인접한 적어도 하나의 금속화 층(52; 70)을 포함하는 반도체 장치로서,
상기 기판 및 상기 반도체 층 중에서 선택되는 적어도 하나의 엘리먼트에 인접한 상기 적어도 하나의 금속화 층들(52; 70) 중 하나 이상은 산소를 포함하는, 반도체 장치. - 반도체 장치를 제조하기 위한 설치로서,
챔버(10)를 포함하며;
상기 챔버는 제 1 항 내지 제 11 항 중 어느 한 항의 방법을 수행하도록 적응된 코팅 장치(40, 60)를 포함하는, 반도체 장치를 제조하기 위한 설치. - 제 14 항에 있어서,
상기 코팅 장치는 금속화 재료를 분사하도록 적응된 스퍼터링 장치(40), 및 산소 함유 가스의 공급부(60)를 포함하고; 그리고/또는
상기 챔버는 상기 코팅 장치 및 상기 스퍼터링 장치 중에서 선택되는 적어도 하나의 엘리먼트에 대향하는 기판 지지체(20)를 포함하며; 그리고/또는
상기 설치는 제 1 항 내지 제 11 항 중 어느 한 항의 방법을 수행하도록 적응된 제어 장치(90)를 포함하는, 반도체 장치를 제조하기 위한 설치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP09173116A EP2312633A1 (en) | 2009-10-15 | 2009-10-15 | Method and installation for producing a semiconductor device, and semiconductor device |
| EP09173116.6 | 2009-10-15 | ||
| PCT/EP2010/065478 WO2011045398A1 (en) | 2009-10-15 | 2010-10-14 | Method and installation for producing a semiconductor device, and semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120086316A true KR20120086316A (ko) | 2012-08-02 |
| KR101554588B1 KR101554588B1 (ko) | 2015-09-21 |
Family
ID=41360306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020127012514A KR101554588B1 (ko) | 2009-10-15 | 2010-10-14 | 반도체 디바이스를 생산하기 위한 방법 및 설비 그리고 반도체 디바이스 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8946059B2 (ko) |
| EP (1) | EP2312633A1 (ko) |
| JP (1) | JP2013507782A (ko) |
| KR (1) | KR101554588B1 (ko) |
| CN (1) | CN102576725A (ko) |
| TW (1) | TWI501321B (ko) |
| WO (1) | WO2011045398A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9053937B2 (en) * | 2010-04-15 | 2015-06-09 | Electronics And Telecommunications Research Institute | Semiconductor device and method of manufacturing the same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5281546A (en) * | 1992-09-02 | 1994-01-25 | General Electric Company | Method of fabricating a thin film transistor using hydrogen plasma treatment of the intrinsic silicon/doped layer interface |
| WO2006025347A1 (ja) * | 2004-08-31 | 2006-03-09 | National University Corporation Tohoku University | 銅合金及び液晶表示装置 |
| KR20070019458A (ko) * | 2005-08-12 | 2007-02-15 | 삼성전자주식회사 | 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법 |
| KR20070049278A (ko) * | 2005-11-08 | 2007-05-11 | 삼성전자주식회사 | 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법 |
| WO2008018490A1 (en) * | 2006-08-10 | 2008-02-14 | Ulvac, Inc. | Method for forming conductive film, thin film transistor, panel with thin film transistor, and method for manufacturing thin film transistor |
| JPWO2008081805A1 (ja) * | 2006-12-28 | 2010-04-30 | 株式会社アルバック | 配線膜の形成方法、トランジスタ、及び電子装置 |
| JP4855315B2 (ja) * | 2007-03-30 | 2012-01-18 | 株式会社アルバック | 薄膜トランジスタ製造方法、液晶表示装置製造方法 |
| US7782413B2 (en) * | 2007-05-09 | 2010-08-24 | Tohoku University | Liquid crystal display device and manufacturing method therefor |
| JP2009004518A (ja) * | 2007-06-20 | 2009-01-08 | Kobe Steel Ltd | 薄膜トランジスタ基板、および表示デバイス |
| KR101088744B1 (ko) * | 2007-07-31 | 2011-12-01 | 히타치 긴조쿠 가부시키가이샤 | Ｃｕ계 배선막 |
| KR101102891B1 (ko) * | 2007-09-04 | 2012-01-10 | 삼성전자주식회사 | 배선구조 및 이를 이용한 박막 트랜지스터 |
| TWI360708B (en) * | 2007-12-17 | 2012-03-21 | Au Optronics Corp | Pixel structure, display panel, elecro-optical app |
-
2009
- 2009-10-15 EP EP09173116A patent/EP2312633A1/en not_active Withdrawn
- 2009-10-21 US US12/603,352 patent/US8946059B2/en not_active Expired - Fee Related
-
2010
- 2010-10-14 WO PCT/EP2010/065478 patent/WO2011045398A1/en active Application Filing
- 2010-10-14 JP JP2012533641A patent/JP2013507782A/ja active Pending
- 2010-10-14 KR KR1020127012514A patent/KR101554588B1/ko active IP Right Grant
- 2010-10-14 CN CN201080046876XA patent/CN102576725A/zh active Pending
- 2010-10-15 TW TW099135265A patent/TWI501321B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP2312633A1 (en) | 2011-04-20 |
| US20110089559A1 (en) | 2011-04-21 |
| TW201125046A (en) | 2011-07-16 |
| JP2013507782A (ja) | 2013-03-04 |
| WO2011045398A1 (en) | 2011-04-21 |
| US8946059B2 (en) | 2015-02-03 |
| CN102576725A (zh) | 2012-07-11 |
| KR101554588B1 (ko) | 2015-09-21 |
| TWI501321B (zh) | 2015-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8809132B2 (en) | Capping layers for metal oxynitride TFTs | |
| US9502242B2 (en) | Indium gallium zinc oxide layers for thin film transistors | |
| JP5417332B2 (ja) | 電界効果型トランジスタの製造方法 | |
| WO2012091297A1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US20150357480A1 (en) | Stable metal-oxide thin film transistor and method of making | |
| US20120045904A1 (en) | Methods for forming a hydrogen free silicon containing dielectric film | |
| WO2013003004A2 (en) | METHOD OF IGZO AND ZNO TFT FABRICATION WITH PECVD SiO2 PASSIVATION | |
| US9218980B2 (en) | Surface treatment to improve CCTBA based CVD co nucleation on dielectric substrate | |
| TWI577029B (zh) | 用以形成一半導體氮氧化合物之方法及使用其之用以製造一薄膜電晶體之方法 | |
| KR20120077288A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US20100037823A1 (en) | Showerhead and shadow frame | |
| JP5615442B2 (ja) | 薄膜電極および薄膜スタックを堆積させる方法 | |
| WO2010111286A2 (en) | High temperature thin film transistor on soda lime glass | |
| US7589031B2 (en) | Method of avoiding haze formation on surfaces of silicon-containing PECVD-deposited thin films | |
| US8946059B2 (en) | Method and installation for producing a semiconductor device, and semiconductor device | |
| WO2008018500A1 (fr) | Dispositif de formation de film, système de formation de film et procédé de formation de film | |
| KR20130056686A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| TWI613820B (zh) | 用於ｔｆｔ之金屬氧化物半導體之緩衝層 | |
| US20200227249A1 (en) | Methods for improved silicon nitride passivation films | |
| KR101993383B1 (ko) | 절연막 형성 방법 및 이를 적용한 박막 트랜지스터 제조 방법 | |
| Ramirez et al. | ZnO thin film transistors by low temperature deposition plasma-enhanced atomic layer deposition in a showerhead reactor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190906 Year of fee payment: 5 |