CN102576725A - 用于制造半导体器件的方法和装置、以及半导体器件 - Google Patents
用于制造半导体器件的方法和装置、以及半导体器件 Download PDFInfo
- Publication number
- CN102576725A CN102576725A CN201080046876XA CN201080046876A CN102576725A CN 102576725 A CN102576725 A CN 102576725A CN 201080046876X A CN201080046876X A CN 201080046876XA CN 201080046876 A CN201080046876 A CN 201080046876A CN 102576725 A CN102576725 A CN 102576725A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- semiconductor
- metal layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 160
- 238000000034 method Methods 0.000 title claims abstract description 71
- 238000009434 installation Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 115
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 66
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 63
- 238000001465 metallisation Methods 0.000 claims abstract description 63
- 239000001301 oxygen Substances 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims description 114
- 229910052751 metal Inorganic materials 0.000 claims description 114
- 239000007789 gas Substances 0.000 claims description 72
- 239000010949 copper Substances 0.000 claims description 62
- 239000000463 material Substances 0.000 claims description 56
- 230000004888 barrier function Effects 0.000 claims description 35
- 238000004544 sputter deposition Methods 0.000 claims description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 26
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 17
- 239000011248 coating agent Substances 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 10
- 238000003475 lamination Methods 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000011261 inert gas Substances 0.000 claims description 6
- 239000003870 refractory metal Substances 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 238000000151 deposition Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005571 horizontal transmission Effects 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
- H01L21/6776—Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
提供制造半导体器件的方法，半导体器件(50)包括衬底(30)、半导体层(36、38)和至少一个金属化层(52、70)，至少一个金属化层与从衬底和半导体层中选出的至少一项相邻，该方法包括如下步骤：形成至少一个金属化层(52；70)，至少一个金属化层(52；70)与从衬底和半导体层中选出的至少一项相邻、并且包括氧。
Description
技术领域
实施例涉及用于制造半导体器件的方法和装置、以及半导体器件。具体地，实施例涉及用于制造具有金属化的半导体器件(例如具有Cu金属化的薄膜晶体管(TFT))的方法和装置。
背景技术
通常的底栅交错薄膜晶体管可以由下列步骤中的一些来制造：在透明衬底的上表面上形成栅极导体；在栅极导体上沉积栅极电介质层；在栅极电介质层上沉积非晶硅层；在非晶硅层上沉积n+掺杂非晶硅层；在n+掺杂硅层上沉积源极/漏极金属化层；以及对源极/漏极金属化层和可选的一个或多个下部层进行图案化以形成相应的源极和漏极电极。
低电阻TFT金属化例如用于LCD的制造中，以改善图像质量、LCD的功耗和制造成本。例如，由于铜针对电迁移和小丘形成的可靠性，所以铜(Cu)是用于替代通常用于金属化的铝的其中一种候选物。
发明内容
有鉴于以上所述，提供根据权利要求1的方法、根据权利要求2的方法、根据权利要求12的半导体器件、根据权利要求13的半导体器件以及根据权利要求14的装置。
一个实施例提供制造半导体器件的方法，半导体器件包括衬底、半导体层和至少一个金属化层，至少一个金属化层与从衬底和半导体层中选出的至少一项相邻，该方法包括如下步骤：形成至少一个金属化层，至少一个金属化层与从衬底和半导体层中选出的至少一项相邻、并且包括氧。
一个实施例提供制造半导体器件的方法，其包括如下步骤：设置具有表面的半导体器件前驱物；包括将含氧气体供应到腔室中、以及朝向表面溅射第一金属化材料的步骤；和包括终止供应含氧气体、以及朝向表面溅射第二金属化材料的步骤。
根据另一实施例，半导体器件包括衬底、半导体层和至少一个金属化层，至少一个金属化层与从衬底和半导体层中选出的至少一项相邻，其中，与从衬底和半导体层中选出的至少一项相邻的、至少一个金属化层中的一者或多者包括氧。
根据另一实施例，通过制作半导体器件的方法可获得半导体器件，该方法包括：设置具有表面的半导体器件前驱物；包括将含氧气体供应到腔室中、以及朝向表面溅射第一金属化材料的步骤；和包括终止供应含氧气体、以及朝向表面溅射第二金属化材料的步骤。
根据另一实施例，用于制造半导体器件的装置包括腔室；其中，腔室包括适合于执行制造半导体器件的方法的涂覆装置，半导体器件包括衬底、半导体层和至少一个金属化层，至少一个金属化层与从衬底和半导体层中选出的至少一项相邻，该方法包括如下步骤：形成至少一个金属化层，至少一个金属化层与从衬底和半导体层中选出的至少一项相邻、并且包括氧。
根据另一实施例，用于制造半导体器件的装置包括腔室；其中，腔室包括适合于执行制造半导体器件的方法的涂覆装置，该方法包括：设置具有表面的半导体器件前驱物；包括将含氧气体供应到腔室中、以及朝向表面溅射第一金属化材料的步骤；和包括终止供应含氧气体、以及朝向表面溅射第二金属化材料的步骤。
根据从属权利要求、说明书和附图，进一步的特征和细节将显而易见。
实施例还涉及用于执行公开的方法、并包括用于执行描述的方法步骤的装置部件的装置。此外，实施例还涉及运行描述的装置的方法或制造描述的装置的方法。这些方法可以包括用于执行装置或装置的制造部件的功能的方法步骤。可以通过硬件组件、固件、软件、由适当软件进行编程的计算机、它们的任意组合、或以任意其他方式来执行这些方法步骤。
附图说明
以详细理解实施例的上述特征方式，通过参照实施例的示例，可以对上面简要总结的本发明的实施例进行更加具体的描述。附图涉及实施例并在下面进行描述。将参照下列附图在对典型实施例的下列描述中对上述实施例中的一些进行更详细的描述：
图1示意性示出用于制造半导体器件的装置的实施例；
图2示意性示出用于制造半导体器件的装置的另一实施例；和
图3示意性示出半导体器件的实施例。
具体实施方式
现在将详细参照各种实施例，实施例的一个或多个示例在附图中示出。提供每个示例用以进行说明，而不是表示对本发明的限制。应考虑到，一个实施例的元件可以有利地用于另一实施例中，而无需进一步详述。
并不限制范围地，在下文中，参照作为半导体器件的底栅交错TFT对示例和实施例进行描述。但是，本文所述的实施例还可以应用于其他TFT结构，例如顶栅共面TFT、顶栅交错TFT、底栅共面TFT、以及具有蚀刻终止层(ESL)结果的TFT(例如具有蚀刻终止层(ESL)结构的底栅交错TFT)。此外，并不限制范围地，示例性地将半导体器件的结构或中间物称作半导体器件前驱物。本文公开的实施例的示例还可以应用于处理TFT之外的其他类型的半导体器件。此外，可以考虑到除了硅之外的其他半导体或半导体材料。用于制造半导体器件的装置的实施例包括真空兼容材料，装置可以是真空涂覆装置。本文描述的实施例的典型应用例如是在制造显示装置(例如，LCD、TFT显示装置和OLED(有机发光二极管))、在太阳能晶片制造、和在半导体器件制造时的沉积应用。
在对附图的下列描述中，相同的附图标记表示相同的组件。通常，只描述相对于个别实施例的差异。
低电阻TFT金属化用于LCD的制造中，以改善图像质量、LCD的功耗和制造成本。例如，由于耐火金属针对电迁移和小丘形成的可靠性，所以耐火金属(例如铜(Cu))作为替代通常使用的铝的候选物。使用例如纯Cu金属化的布线技术受到三个主要问题的影响：在例如作为栅极金属化和源极/漏极金属化的玻璃上和无定形含半导体材料(例如非晶硅)上粘合性差；金属化材料(例如Cu)和无定形半导体材料(例如非晶硅)的互扩散；以及金属化材料与后续PECVD的反应作用(例如Cu与氮化硅PECVD的SiH4的反应)。通常，为解决这些问题，将由钼或钛制成的结合阻挡层和粘附层(本文中也称作阻挡/粘附层)置于纯Cu层和下部玻璃或非晶硅之间。由于附加材料和装备花费，这种方案导致生产成本增加。
一个实施例提供制造半导体器件的方法，半导体器件包括衬底、半导体层和至少一个金属化层，至少一个金属化层与从衬底和半导体层中选出的至少一项相邻，该方法包括如下步骤：形成至少一个金属化层，至少一个金属化层与从衬底和半导体层中选出的至少一项相邻、并且包括氧。在可以与本文描述的任意其他实施例结合的一个实施例中，形成至少一个金属化层的步骤包括从下列各项中选出的至少一个步骤：形成与从衬底和半导体层中选出的至少一项相邻的含氧阻挡/粘附层；以及形成于阻挡/粘附层相邻的金属层；其中，阻挡/粘附层和金属层包括至少一种金属。
在可以与本文描述的任意其他实施例结合的一些实施例中，金属化层包括氧浓度梯度，例如朝着从衬底和半导体层中选出的至少一项增大的氧浓度。
另一实施例提供制造半导体器件的方法，其包括如下步骤：设置具有表面的半导体器件前驱物；包括将含氧气体供应到腔室中、以及朝向表面溅射第一金属化材料的步骤；和包括终止供应含氧气体、以及朝向表面溅射第二金属化材料的步骤。
另一实施例提供通过本文描述的任意实施例的方法可获得或获得的半导体器件。
在另一实施例中，提供包括用于执行本文描述的实施例的方法的涂覆装置的装置。涂覆装置可以包括适合于射出金属化材料的溅射装置、以及含氧气体源。腔室可以包括衬底支撑件，衬底支撑件分别面向涂覆装置和/或溅射装置。装置的衬底支撑件可以包括用于将一个或多个衬底连续地和/或不连续地传送通过腔室的传送装置。衬底可以是平板形，装置和传送装置可以适合于水平或竖直地传送衬底。装置可以包括适合于执行本文描述的任意实施例的方法的控制装置。控制装置可以连接到溅射装置和/或含氧气体源。在某些实施例中，含氧气体源是可受控的(例如使用气体源中包括的阀)。
本文描述的实施例能够提高金属化在衬底、半导体表面和/或半导体器件前驱物的电介质表面上的粘附性。例如，衬底可以是玻璃衬底，半导体表面可以是无定形半导体表面(例如a-Si表面)。此外，可以避免金属化材料和无定形半导体在界面处的互扩散。此外，减小或者甚至防止沉积的金属化材料和PECVD处理的反应。通过提供金属化层来实现这些效果，金属化层与从衬底和半导体层中选出的至少一项(包括氧)相邻。例如，在某些实施例中，金属化层包括金属层和包括氧的阻挡/粘附层的叠层，该金属化层形成在半导体器件前驱物的表面上，阻挡/粘附层形成为与半导体器件前驱物的表面相邻。半导体器件前驱物的表面可以是衬底的表面、半导体层的表面、和半导体器件前驱物的电介质层的表面。
图1示意性示出根据实施例的用于制造半导体器件的装置的示例。该装置包括真空腔10，可以通过一个或多个真空泵(未示出)使真空腔10排空。真空腔10包括用于连续地或不连续地传送上面所支撑的衬底的衬底支撑件(多个传送辊20)。在运行中，沿着由箭头22所表示的传送方向，一个或多个衬底30(例如板形衬底)可以在传送辊20上被水平传送通过真空腔10。为提供和卸载衬底30，真空腔10具有入口和出口(都未示出)，入口和出口例如可以形成为真空流量阀或真空装载锁。
在本实施例中，在真空腔10的顶壁12处，提供包括固体Cu靶材的溅射装置40作为涂覆装置。溅射装置40可以使用包括Cu靶材的磁控管系统。在实施例中，可以使用旋转溅射阴极或平面溅射阴极。溅射装置40可以形成为与传送方向22垂直呈细长状，以使得可以沿着衬底30的整个宽度对衬底30进行涂覆。
在某些实施例中，腔室10还可以具有其他装置，例如用于加热衬底30的加热器；和气体压力传感器。
腔室10包括气源60，气源60连接到多个气体罐62、64和66。在本实施例中，气体罐66和64分别充满Ar和O2。可以通过处理控制装置90(在图1中由虚线所示)使用安装在相应气体罐和腔室10之间的相应数量的阀68，来控制来自每个气体罐62、64和66的气体供应。腔室10还可以具有连接到处理控制装置的传感器装置(未示出)，以对衬底30的位置进行监测。从而，阀62、64和66可以根据衬底30的位置而打开和关闭，以提供溅射的连续处理步骤和可选的另一处理的步骤所需要的一种或多种特定气体。溅射装置40和衬底支撑件的传送辊20也可以受到处理控制装置的控制。
在另一实施例中，气源可以只具有一个气体罐，该气体罐包括使用溅射装置40的溅射处理所需要的特定气体的混合物，该混合物具有特定气体的适当比例。可以调整气体混合物的流率，以提供所需要的溅射氛围。
根据参照图1在本文中描述的方法的一个实施例，提供由玻璃形成的半导体器件前驱物，作为衬底30。衬底30被送入图1所示的腔室10中，定位在传送辊20上，并沿着传送方向22传送。当衬底30位于溅射装置40下方时，传送辊停止，通过打开设置在气体罐66和64上的阀68、并且调整Ar/O2的流率，将Ar气和O2气以约80/20至约95/5的vol％(体积百分比)馈送到腔室10中。从而，提供约0.1Pa至约0.3Pa的溅射处理气体压力。这可以通过上述传感器装置和气体压力传感器实现，传感器装置和气体压力传感器还可以连接至处理控制装置90。传感器装置提供反映衬底30的位置的数据，而处理控制装置打开阀68、并控制腔室10中的压力以及溅射装置40的运行。在沉积期间可以在约25℃至约250℃范围内调节衬底温度，例如对于高温使用上述加热器。用Ar+离子轰击Cu靶材，Cu粒子从Cu靶材释放出并在含O2气氛中射向衬底30。从而，通过静态反应磁控溅射，使衬底30的面对溅射装置40的表面涂覆有含氧Cu层。因此，在玻璃衬底上形成含氧Cu的阻挡/粘附层。当沉积约2nm至30nm的层厚时，通过关闭设置在气体罐64上的阀68来停止供应O2气。Cu粒子的溅射一直持续到在阻挡/粘附层上形成具有约200nm至500nm厚度的纯Cu层为止。结果，形成Cu金属化层，Cu金属化层与衬底相邻并且包括氧。
上述实施例允许存在于溅射气氛中的氧在Cu金属化层和玻璃表面的界面处产生含氧区域或层，从而改进金属化层的粘附性。此外，可以在相同的真空腔中执行在包括O2的气氛中溅射Cu和在没有供应O2的气氛中溅射纯Cu。此外，可以仅通过停止供应O2来实现在包括O2的气氛中溅射Cu和在没有O2的气氛中溅射纯Cu。此外，可以在包括O2的气氛中溅射之后立即执行在没有供应O2的气氛中溅射纯Cu，因为在这些溅射步骤之间不需要对溅射装置40的靶材的溅射清洁。此外，通过控制不同的处理参数(例如在溅射阴极上的功率、Ar气的压力、以及Ar/O2混合物的组成和/或流动)，可改进Cu的粘附性并从而改进金属化层的粘附性。此外，可以减少或者甚至防止Cu金属化材料与后续PECVD(例如氮化硅PECVD)的反应。
根据另一实施例，使用半导体器件前驱物作为衬底30来执行参照图1描述的上述方法，该半导体器件前驱物涂覆有半导体层。从而，形成Cu金属化，该Cu金属化与半导体层相邻并且包括氧。因此，改进了在半导体层上Cu的粘附性以及金属化层的粘附性。此外，可以减少或者甚至防止Cu与相邻Si层的非晶硅的互扩散、以及Cu金属化材料与后续PECVD(例如氮化硅PECVD)的反应。
在参照图2描述的另一实施例中，代替腔室10，提供腔室100，腔室100包括两个子腔室101和102、以及气源60，每个子腔室分别具有溅射装置41和42。每个腔室101、102还可以具有两个腔室共用的、连接到处理控制装置的气体压力传感器和传感器装置(未示出)，以对腔室压力和衬底30的位置进行监测。此外，腔室100的子腔室经由真空流量阀103(未示出)彼此真空密封连接，图2中仅示意性示出真空流量阀103的位置。可替换地，子腔室101和102可以经由传送腔室而连接。两个子腔室中的每一者、以及可选的传送腔室可以具有真空泵，以使得可以单独地使这些腔室排空。在这些实施例中，溅射装置41和溅射装置42定位在不同的子腔室中，并且可以在连续地提供面向溅射装置的一个或多个衬底时连续地和/或不连续地运行。
根据某些示例，实施例的装置和/或腔室10或100分别作为模块化制造系统或该模块化制造系统的部件，模块化制造系统可以包括多个子腔室，这些子腔室可以彼此真空密封连接。模块化制造系统还可以包括至少一个从以下各项中选出的项：例如包括抗蚀剂涂覆装置、UV源和蚀刻装置的层图案化装置；用于制造半导体层和/或电介质层(例如a-Si层和/或SiN层)的PECVD装置、以及另一溅射装置。
在一个实施例中，图2中所示的布置具有溅射装置41和42，溅射装置41和42包括不同金属靶材，例如在溅射装置41的靶材中的Cu以及例如在溅射装置42的靶材中的Al。因此，可以形成阻挡/粘附层和包括不同金属的后续纯金属层。根据使用本实施例的方法，衬底30被送入到图2所示的子腔室101中，定位在传送辊20上并沿着传送方向22进行传送。当衬底30位于溅射装置41下方时，传送辊停止，通过打开设置在气体罐66和64上的阀68、并且调整Ar/O2的流率，将Ar气和O2气以约80/20至约95/5的vol％(体积百分比)馈送到腔室101中。从而，提供约0.1Pa至约0.3Pa的溅射处理气体压力。这可以通过上述传感器装置、气体压力传感器和处理控制装置实现。传感器装置提供反映衬底30的位置的数据，而处理控制装置打开阀68、并控制压力以及溅射装置41的运行。在沉积期间可以在约25℃至约250℃范围内调节衬底温度，例如对于高温使用上述加热器。用Ar+离子轰击溅射装置41的Cu靶材，Cu粒子从Cu靶材释放出并在含O2气氛中射向衬底30。通过静态反应磁控溅射，使衬底30的面对溅射装置40的表面涂覆有含氧Cu层。从而，在衬底上形成含氧Cu的阻挡/粘附层。当已经沉积约2nm至30nm的层厚时，停止Cu溅射。之后，将涂覆的衬底30传送到位于包括Al靶材的溅射装置42下方的位置。然后，执行将Al粒子溅射到阻挡/粘附层上，直到在阻挡/粘附层上形成具有约200nm至500nm厚度的纯Al层为止。结果，形成Al/Cu金属化，该Al/Cu金属化在与衬底相邻的Cu层中包括氧。在参照图2描述的上述实施例的变化形式中，溅射装置42包括Cu靶材，代替Al靶材。因此，Cu金属化层形成为具有与衬底30相邻的含Cu区域或CuO层、以及在含Cu区域或CuO层上方的Cu层。因此，含Cu区域或CuO层设置在Cu层和衬底30之间。结果，形成Cu金属化层，该Cu金属化层与衬底相邻并且包括氧。
在参照图2描述的实施例的变化形式中，衬底30可以连续地在溅射装置41和42下方传送，以通过动态磁控溅射处理形成阻挡/粘附层层和纯金属层的叠层。在参照图2描述的实施例的另一变化形式中，可以使用涂覆处理而非溅射来形成Al层。
可以与本文描述的任意其他实施例结合的另一实施例与参照图1描述的上述实施例的不同之处在于：在后续没有O2的Cu溅射之前，停止在溅射装置40的运行期间使用的Ar气和O2气的供应，并从腔室10排出Ar、O2和其他残余气体。从而，在两个溅射步骤之间建立清洁气氛。为了开始第二溅射步骤，可以恢复Ar供应。
根据参照图1和2描述的实施例的另一变化形式，腔室10或腔室100分别包括用于处理半导体器件前驱物的附加装置(未示出)。在制造半导体器件的方法的替换实施例中，可以在图1所示的腔室10中执行沉积每个金属化层，在从腔室10送出半导体器件前驱物之后，可以执行对金属化层的每个图案化。如本文所使用的，“图案化”指的是使用例如用于选择性地使层成形的光刻或其他方法(例如平坦化和选择性蚀刻技术)来对材料的沉积层进行成形以具有期望形式和尺寸。
在根据实施例的方法的示例中，在包括图1所示的腔室10、并且在其他腔室或子腔室中包括一个或多个PECVD装置和一个或多个图案化装置(未示出)的模块化制造系统中，制造图3所示的TFT 50。首先，在腔室10的衬底支撑件上设置作为衬底30的玻璃衬底，该衬底支撑件包括辊20，玻璃衬底沿着传送方向22进行传送。然后，使用溅射装置40和上面参照图1描述的方法的实施例，将包括阻挡/粘附层53和金属层54的Cu栅极金属化层52沉积在玻璃衬底30的上表面32上。在已经将金属化层52沉积在玻璃衬底30上之后，在模块化制造系统的另一腔室中对金属化材料进行图案化，以形成如图3所示的栅极金属化52。这里，“图案化”指的是：使用例如可以在模块化制造系统的另一腔室中执行的选择性蚀刻技术对材料的沉积层进行成形，以具有期望形式和尺寸。然后将栅极电介质层34沉积在栅极金属化52和上衬底表面32的暴露部分上。栅极电介质层通常包括氮化硅(SiN或SiNx)或氧化硅(SiO或SiOy)，并且沉积达到约20nm和300nm之间的厚度。在本示例中，通过例如使用SiH4和NH3作为处理气体的等离子体增强化学气相沉积(PECVD)来沉积栅极电介质层34，以产生SiNx层。通常，在约340℃至约350℃的衬底温度下沉积栅极电介质层的SiNx。
然后，在本实施例中通过PECVD，将非晶硅层(或半导体层)36沉积在栅极电介质层34上。非晶硅层36例如包括基本氢化的本征非晶硅(例如，a-Si:H)，并且沉积达到约20nm至300nm之间的厚度。在本实施例中，在非晶硅层36上形成n+掺杂非晶硅层38(例如，n+a-Si:H)。如本文所使用的，n+掺杂硅指的是经掺杂而表现出n+型导电性的硅。然后，将涂覆有层52、34、36和38的半导体器件前驱物再次设置在腔室10中。然后，将包括阻挡/粘附层72和金属层74的源极/漏极金属化层70沉积在半导体器件前驱物的n+Si层38上。为此，使用腔室10的溅射装置40用于执行上面参照图1描述的方法的实施例，其中将n+Si层涂覆的半导体器件前驱物设置作为衬底30。然后，在模块化制造系统的另一腔室中对源极/漏极金属化层70进行图案化，以形成源极电极70a和漏极电极70b。图3中源极和漏极电极的取向是任意的；根据器件布置，任一电极可以用作源极或漏极。对源极和漏极电极70a、70b的图案化包括去除金属化层70的一部分和下部n+掺杂Si层38的一部分。在栅极金属化52附近执行这种去除，以使得在相应源极和漏极电极之间保留非晶硅半导体38层。在完成的TFT上，例如通过PECVD可以将钝化电介质层80(例如氮化硅或氧化硅)沉积达到约100nm至1000nm之间的厚度。例如，为通过PECVD处理沉积钝化电介质层80，可以使用SiH4和NH3作为处理气体，以产生SiNx层。在这种情况下，通常在约280℃至约290℃的衬底温度下沉积SiNx。
由于具有含氧层的金属化层52和70分别与衬底30和Si层38相邻，所以TFT 50在玻璃衬底30上和在非晶Si层38上具有改进的Cu金属化层52、70a和70b的粘附性。此外，可以避免Cu金属化材料与相邻非晶Si层38和36的互扩散。此外，减少或者甚至防止了Cu金属化材料与(例如为沉积含Si层34、36、38和/或80而执行的)PECVD处理的材料和/或气体的反应。通过提供金属化层来实现这些效果，该金属化层与衬底和含Si层相邻、并且包括氧或者包含氧的阻挡/粘附层。
一个实施例提供制造半导体器件的方法，半导体器件包括衬底、半导体层和至少一个金属化层，至少一个金属化层与从衬底和半导体层中选出的至少一项相邻，该方法包括如下步骤：形成至少一个金属化层，至少一个金属化层与从衬底和半导体层中选出的至少一项相邻、并且包括氧。
在一个实施例中，提供制造半导体器件的方法，半导体器件包括衬底、半导体层和至少一个金属化层，至少一个金属化层与从衬底和半导体层中选出的至少一项相邻，该方法包括通过从下列各项中选出的至少一个步骤来形成至少一个金属化层：形成与从衬底和半导体层中选出的至少一项相邻的含氧阻挡/粘附层；以及形成于阻挡/粘附层相邻的金属层；阻挡/粘附层和金属层包括至少一种金属。
在可以与本文描述的任意其他实施例结合的一个实施例中，形成至少一个金属化层的步骤包括从下列各项中选出的至少一个步骤：形成与从衬底和半导体层中选出的至少一项相邻的含氧阻挡/粘附层；以及形成于阻挡/粘附层相邻的金属层；阻挡/粘附层和金属层包括至少一种金属。
在可以与本文描述的任意其他实施例结合的一个实施例中，半导体器件是从下列各项中选出的至少一项：TFT、底栅TFT、顶栅TFT、交错TFT、共面TFT、具有蚀刻终止层结构的TFT。
可以与本文描述的任意其他实施例结合的一个实施例提供制造半导体器件的方法，其包括如下步骤：设置具有表面的半导体器件前驱物；包括将含氧气体供应到腔室中、以及朝向表面溅射第一金属化材料的步骤；和包括终止供应含氧气体、以及朝向表面溅射第二金属化材料的步骤。
在可以与本文描述的任意其他实施例结合的一个实施例中，从衬底的表面、半导体层的表面和电介质层的表面当中选择半导体器件前驱物的表面。在可以与本文描述的任意其他实施例结合的一个实施例中，从衬底表面、半导体表面和电介质表面当中选出半导体器件前驱物的表面。在可以与本文描述的任意其他实施例结合的一个实施例中，第一金属化材料和第二金属化材料是相同的。在可以与本文描述的任意其他实施例结合的一个实施例中，从第一金属化材料和第二金属化材料中选出的至少一项是从金属、难熔金属和Cu中选出的。
在可以与本文描述的任意其他实施例结合的一个实施例中，形成从下列各项中选出的至少一项：包括叠层的金属化层，叠层包括金属层和阻挡/粘附层；基本由至少一种金属组成的金属层；和与从半导体器件前驱物的衬底和半导体器件前驱物的半导体层中选出的至少一项相邻、并且包括氧的阻挡/粘附层。
在可以与本文描述的任意其他实施例结合的一个实施例中，通过包括将含氧气体供应到腔室中以及朝向表面溅射第一金属化材料的步骤、与包括终止供应含氧气体以及朝向表面溅射第二金属化材料的步骤，来形成金属化层。
在可以与本文描述的任意其他实施例结合的一个实施例中，通过包括将含氧气体供应到腔室中以及朝向表面溅射第一金属化材料的步骤，来形成阻挡/粘附层。
在可以与本文描述的任意其他实施例结合的一个实施例中，通过包括终止供应含氧气体以及朝向表面溅射第二金属化材料的步骤，来形成金属层。
在可以与本文描述的任意其他实施例结合的一个实施例中，包括从下列各项中选出的至少一个步骤：形成从电介质层和设置成与金属化层相邻的电介质层中选出的至少一项；形成半导体层；和对沉积在表面上的第一金属化材料和第二金属化材料的叠层进行图案化。
在可以与本文描述的任意其他实施例结合的一个实施例中，在包括惰性气体(例如Ar)的溅射处理气体中执行溅射。如本文描述的，溅射处理气体可以称作溅射气氛。
在可以与本文描述的任意其他实施例结合的一个实施例中，含氧气体包括O2。
在可以与本文描述的任意其他实施例结合的一个实施例中，包括从下列各项中选出的至少一个步骤：形成具有2nm至30nm的厚度的阻挡/粘附层；和形成具有200nm至500nm的厚度的金属层。
在可以与本文描述的任意其他实施例结合的一个实施例中，使用从下列各项中选出的至少一个处理条件来执行溅射：2.5W/cm2至50W/cm2的溅射阴极功率、0.1Pa至0.3Pa的溅射处理气体的压力、和具有80/20至95/5的比例的惰性气体和含氧气体的混合物。该比例可以是惰性气体和含氧气体的vol％比例。可以考虑到包括超过20％氧的惰性气体和含氧气体的混合物，但是为限制真空泵排气中的氧的量根据某些实施例不使用该混合物。此外，在平面溅射阴极包括Cu靶材的情况下，可以使用超过80W/cm2的功率密度。
在可以与本文描述的任意其他实施例结合的一个实施例中，从透明衬底和玻璃衬底当中选出的至少一项中选出衬底。在可以与本文描述的任意其他实施例结合的一个实施例中，从金属化层、金属层和阻挡/粘附层中选出的至少一项形成为包括从难熔金属和Cu中选出的至少一项。
在可以与本文描述的任意其他实施例结合的一个实施例中，半导体层包括从掺杂半导体、无定形半导体、Si、GaAs、a-Si、n+掺杂a-Si、a-Si:H、和n+掺杂a-Si:H中选出的至少一项。在可以与本文描述的任意其他实施例结合的一个实施例中，电介质层包括从半导体化合物、Si化合物、SiN和SiO中选出的至少一项。
在可以与本文描述的任意其他实施例结合的一个实施例中，通过从CVD和PECVD中选出的至少一个处理来形成从半导体层和电介质层中选出的至少一项。
在可以与本文描述的任意其他实施例结合的一个实施例中，包括从下列各项中选出的至少一个步骤：将至少一个金属化层设置在从衬底和半导体层中选出的至少一项上；在衬底上形成一个金属化层，在半导体层上形成另一金属化层；提供金属化层作为栅极金属化；提供金属化层设置作为源极金属化；和提供金属化层作为漏极金属化。
可以与本文描述的任意其他实施例结合的一个实施例包括将阻挡/粘附层设置在金属层、以及从衬底和半导体层中选出的至少一项之间。
在可以与本文描述的任意其他实施例结合的一个实施例中，半导体器件是从下列各项中选出的至少一项：TFT、底栅TFT、顶栅TFT、交错TFT、共面TFT、具有蚀刻终止层结构的TFT。
根据另一实施例，半导体器件包括衬底、半导体层和至少一个金属化层，至少一个金属化层与从衬底和半导体层中选出的至少一项相邻，其中，与从衬底和半导体层中选出的至少一项相邻的、至少一个金属化层中的一者或多者包括氧。
根据另一实施例，通过制作半导体器件的方法可获得半导体器件，该方法包括：设置具有表面的半导体器件前驱物；包括将含氧气体供应到腔室中、以及朝向表面溅射第一金属化材料的步骤；和包括终止供应含氧气体、以及朝向表面溅射第二金属化材料的步骤。
根据另一实施例，用于制造半导体器件的装置包括腔室；其中，腔室包括适合于执行制造半导体器件的方法的涂覆装置，半导体器件包括衬底、半导体层和至少一个金属化层，至少一个金属化层与从衬底和半导体层中选出的至少一项相邻，该方法包括如下步骤：形成至少一个金属化层，至少一个金属化层与从衬底和半导体层中选出的至少一项相邻、并且包括氧。
根据另一实施例，用于制造半导体器件的装置包括腔室；其中，腔室包括适合于执行制造半导体器件的方法的涂覆装置，该方法包括：设置具有表面的半导体器件前驱物；包括将含氧气体供应到腔室中、以及朝向表面溅射第一金属化材料的步骤；和包括终止供应含氧气体、以及朝向表面溅射第二金属化材料的步骤。
在可以与本文描述的任意其他实施例结合的一个实施例中，包括从下列各项中选出的至少一项：适合于射出金属化材料的溅射装置和含氧气体源、包括在涂覆装置中的溅射装置和含氧气体源；包括在腔室中并且面向从涂覆装置与溅射装置中选出的至少一项的衬底支撑件；以及适合于执行方法的控制装置。
书面说明书使用示例来公开包括最佳实施方式的本发明，并且还使得本领域技术人员能够实现并使用本发明。尽管按照各种特定实施例来描述本发明，本领域技术人员将理解在权利要求书的精神和范围内可以用修改形式来实施本发明。特别地，上述实施例的示例与实施例或其修改形式的互相非排斥性特征可以彼此结合。本发明的专利范围由权利要求书限定，并且可以包括本领域技术人员可想到的其他示例。这样的其他示例被认为在权利要求书的范围内。
虽然前文针对本发明的实施例，但是在不脱离本发明的基本范围的情况下，可以想到本发明的其他和进一步的实施例，本发明的范围由权利要求书确定。
Claims (15)
1.一种制造半导体器件的方法，所述半导体器件包括衬底(30)、半导体层(36、38)和至少一个金属化层(52；70)，所述至少一个金属化层与从所述衬底和所述半导体层中选出的至少一项相邻，所述方法包括如下步骤：
形成所述至少一个金属化层(52；70)，所述至少一个金属化层(52；70)与从所述衬底和所述半导体层中选出的至少一项相邻、并且包括氧。
2.一种制造半导体器件的方法，其包括如下步骤：
设置具有表面的半导体器件前驱物；
包括将含氧气体供应到腔室中、以及朝向所述表面溅射第一金属化材料的步骤；和
包括终止供应所述含氧气体、以及朝向所述表面溅射第二金属化材料的步骤。
3.根据前述任一权利要求所述的方法，
其中，从衬底的表面、半导体层的表面和电介质层的表面当中选择半导体器件前驱物的表面；和/或
其中，从衬底表面、半导体表面和电介质表面当中选出半导体器件前驱物的表面；和/或
其中，第一金属化材料和第二金属化材料是相同的；和/或
其中，从第一金属化材料和第二金属化材料中选出的至少一项是从金属、难熔金属和Cu中选出的。
4.根据前述任一权利要求所述的方法，
其中，金属化层(52；70)形成为包括叠层，所述叠层包括金属层(54；70a、70b)和阻挡/粘附层(53；38)；和/或
其中，金属层设置成基本由至少一种金属组成；和/或
其中，阻挡/粘附层设置成与从衬底和半导体层中选出的至少一项相邻、并且包括氧。
5.根据前述任一权利要求所述的方法，
其中，通过包括将含氧气体供应到腔室中以及朝向表面溅射第一金属化材料的步骤、与包括终止供应含氧气体以及朝向表面溅射第二金属化材料的步骤的组合，来形成金属化层；和/或
其中，通过包括将含氧气体供应到腔室中以及朝向表面溅射第一金属化材料的步骤，来形成阻挡/粘附层；和/或
其中，通过包括终止供应含氧气体以及朝向表面溅射第二金属化材料的步骤，来形成金属层。
6.根据前述任一权利要求所述的方法，还包括从下列各项中选出的至少一个步骤：
形成从电介质层和设置成与金属化层相邻的电介质层中选出的至少一项；
形成半导体层；和
对沉积在表面上的第一金属化材料和第二金属化材料的叠层进行图案化。
7.根据前述任一权利要求所述的方法，
其中，在包括惰性气体的溅射处理气体中执行溅射；和/或
其中，含氧气体包括O2；和/或
其中，阻挡/粘附层形成为具有2nm至30nm的厚度；和/或
其中，金属层形成为具有200nm至500nm的厚度；和/或
其中，使用从下列各项中选出的至少一个处理条件来执行溅射：2.5W/cm2至50W/cm2的溅射阴极功率、0.1Pa至0.3Pa的溅射处理气体的压力、和具有80/20至95/5的比例的惰性气体和含氧气体的混合物。
8.根据前述任一权利要求所述的方法，
其中，从透明衬底和玻璃衬底当中选出的至少一项中选出衬底；和/或
其中，从金属化层、金属层和阻挡/粘附层中选出的至少一项形成为包括从难熔金属和Cu中选出的至少一项。
9.根据前述任一权利要求所述的方法，
其中，半导体层包括从掺杂半导体、无定形半导体、Si、GaAs、a-Si、n+掺杂a-Si、a-Si:H、和n+掺杂a-Si:H中选出的至少一项；和/或
其中，电介质层包括从半导体化合物、Si化合物、SiN和SiO中选出的至少一项；和/或
其中，通过从CVD和PECVD中选出的至少一个处理来形成从半导体层和电介质层中选出的至少一项。
10.根据前述任一权利要求所述的方法，
其中，至少一个金属化层设置在衬底上和/或半导体层上；和/或
其中，一个金属化层形成在衬底上，另一金属化层形成在半导体层上；和/或
其中，至少一个金属化层中的一者设置作为栅极金属化，和/或至少一个金属化层中的一者或多者设置作为源极金属化和/或漏极金属化。
11.根据前述任一权利要求所述的方法，
其中，阻挡/粘附层设置在金属层、以及从衬底和半导体层中选出的至少一项之间；和/或
其中，半导体器件是从下列各项中选出的至少一项：TFT、底栅TFT、顶栅TFT、交错TFT、共面TFT、具有蚀刻终止层结构的TFT。
12.根据前述任一权利要求所述的方法可获得或获得的半导体器件。
13.一种半导体器件，其包括衬底、半导体层和至少一个金属化层(52；70)，所述至少一个金属化层与从所述衬底(30)和所述半导体层(36、38)中选出的至少一项相邻，
其中，与从所述衬底和所述半导体层中选出的至少一项相邻的、所述至少一个金属化层(52；70)中的一者或多者包括氧。
14.一种用于制造半导体器件的装置，其包括腔室(10)；
其中，所述腔室包括适合于执行根据权利要求1至11中任一权利要求所述的方法的涂覆装置(40、60)。
15.根据权利要求14所述的装置，其中
所述涂覆装置包括适合于射出金属化材料的溅射装置(40)、以及含氧气体源(60)；和/或
所述腔室包括衬底支撑件(20)，所述衬底支撑件面向从所述涂覆装置和所述溅射装置中选出的至少一项；和/或
所述装置包括适合于执行根据权利要求1至11中任一权利要求所述的方法的控制装置(90)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP09173116.6 | 2009-10-15 | ||
| EP09173116A EP2312633A1 (en) | 2009-10-15 | 2009-10-15 | Method and installation for producing a semiconductor device, and semiconductor device |
| PCT/EP2010/065478 WO2011045398A1 (en) | 2009-10-15 | 2010-10-14 | Method and installation for producing a semiconductor device, and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102576725A true CN102576725A (zh) | 2012-07-11 |
Family
ID=41360306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080046876XA Pending CN102576725A (zh) | 2009-10-15 | 2010-10-14 | 用于制造半导体器件的方法和装置、以及半导体器件 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8946059B2 (zh) |
| EP (1) | EP2312633A1 (zh) |
| JP (1) | JP2013507782A (zh) |
| KR (1) | KR101554588B1 (zh) |
| CN (1) | CN102576725A (zh) |
| TW (1) | TWI501321B (zh) |
| WO (1) | WO2011045398A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9053937B2 (en) * | 2010-04-15 | 2015-06-09 | Electronics And Telecommunications Research Institute | Semiconductor device and method of manufacturing the same |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070002239A1 (en) * | 2004-08-31 | 2007-01-04 | Junichi Koike | Copper alloy and liquid-crystal display device |
| US20070034954A1 (en) * | 2005-08-12 | 2007-02-15 | Samsung Electronics Co., Ltd. | Thin film conductor and method of fabrication |
| US20080315203A1 (en) * | 2007-06-20 | 2008-12-25 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) | Thin film transistor substrate and display device |
| US20090090942A1 (en) * | 2007-09-04 | 2009-04-09 | Samsung Electronics Co. Ltd. | Wiring structure, array substrate, display device having the same and method of manufacturing the same |
| US20090153056A1 (en) * | 2007-12-17 | 2009-06-18 | Au Optronics Corporation | Pixel structure, display panel, eletro-optical apparatus, and method thererof |
| US20090173945A1 (en) * | 2006-08-10 | 2009-07-09 | Ulvac, Inc. | Method for forming conductive film, thin-film transistor, panel with thin-film transistor, and method for manufacturing thin-film transistor |
| US20090236603A1 (en) * | 2006-12-28 | 2009-09-24 | Ulvac, Inc. | Process for forming a wiring film, a transistor, and an electronic device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5281546A (en) | 1992-09-02 | 1994-01-25 | General Electric Company | Method of fabricating a thin film transistor using hydrogen plasma treatment of the intrinsic silicon/doped layer interface |
| KR20070049278A (ko) * | 2005-11-08 | 2007-05-11 | 삼성전자주식회사 | 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법 |
| JP4855315B2 (ja) | 2007-03-30 | 2012-01-18 | 株式会社アルバック | 薄膜トランジスタ製造方法、液晶表示装置製造方法 |
| US7782413B2 (en) * | 2007-05-09 | 2010-08-24 | Tohoku University | Liquid crystal display device and manufacturing method therefor |
| WO2009017146A1 (ja) * | 2007-07-31 | 2009-02-05 | Hitachi Metals, Ltd. | Ｃｕ系配線膜 |
-
2009
- 2009-10-15 EP EP09173116A patent/EP2312633A1/en not_active Withdrawn
- 2009-10-21 US US12/603,352 patent/US8946059B2/en not_active Expired - Fee Related
-
2010
- 2010-10-14 JP JP2012533641A patent/JP2013507782A/ja active Pending
- 2010-10-14 KR KR1020127012514A patent/KR101554588B1/ko active IP Right Grant
- 2010-10-14 WO PCT/EP2010/065478 patent/WO2011045398A1/en active Application Filing
- 2010-10-14 CN CN201080046876XA patent/CN102576725A/zh active Pending
- 2010-10-15 TW TW099135265A patent/TWI501321B/zh not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070002239A1 (en) * | 2004-08-31 | 2007-01-04 | Junichi Koike | Copper alloy and liquid-crystal display device |
| US20070034954A1 (en) * | 2005-08-12 | 2007-02-15 | Samsung Electronics Co., Ltd. | Thin film conductor and method of fabrication |
| US20090173945A1 (en) * | 2006-08-10 | 2009-07-09 | Ulvac, Inc. | Method for forming conductive film, thin-film transistor, panel with thin-film transistor, and method for manufacturing thin-film transistor |
| US20090236603A1 (en) * | 2006-12-28 | 2009-09-24 | Ulvac, Inc. | Process for forming a wiring film, a transistor, and an electronic device |
| US20080315203A1 (en) * | 2007-06-20 | 2008-12-25 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) | Thin film transistor substrate and display device |
| US20090090942A1 (en) * | 2007-09-04 | 2009-04-09 | Samsung Electronics Co. Ltd. | Wiring structure, array substrate, display device having the same and method of manufacturing the same |
| US20090153056A1 (en) * | 2007-12-17 | 2009-06-18 | Au Optronics Corporation | Pixel structure, display panel, eletro-optical apparatus, and method thererof |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI501321B (zh) | 2015-09-21 |
| TW201125046A (en) | 2011-07-16 |
| JP2013507782A (ja) | 2013-03-04 |
| KR20120086316A (ko) | 2012-08-02 |
| KR101554588B1 (ko) | 2015-09-21 |
| US8946059B2 (en) | 2015-02-03 |
| EP2312633A1 (en) | 2011-04-20 |
| US20110089559A1 (en) | 2011-04-21 |
| WO2011045398A1 (en) | 2011-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8809132B2 (en) | Capping layers for metal oxynitride TFTs | |
| US9123707B2 (en) | Methods for forming a hydrogen free silicon containing dielectric film | |
| CN102265383B (zh) | 用于沉积具有降低电阻率及改良表面形态的钨膜的方法 | |
| US9502242B2 (en) | Indium gallium zinc oxide layers for thin film transistors | |
| CN102683422B (zh) | 氧化物薄膜晶体管及制作方法、阵列基板、显示装置 | |
| CN103299430A (zh) | 薄膜晶体管及其制造方法 | |
| CN205088301U (zh) | 用于等离子体增强化学气相沉积的装置 | |
| CN102306627A (zh) | 成膜方法和成膜装置 | |
| KR20200004245A (ko) | 선택적으로 막을 형성하는 방법 및 시스템 | |
| WO2015156957A1 (en) | Methods for forming metal organic tungsten for middle of the line (mol) applications | |
| US9218980B2 (en) | Surface treatment to improve CCTBA based CVD co nucleation on dielectric substrate | |
| CN101027426A (zh) | 在热化学气相沉积工艺中沉积钌金属层的方法 | |
| US20100037823A1 (en) | Showerhead and shadow frame | |
| KR20120077288A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| CN105144391A (zh) | 金属氧化物tft稳定性改进 | |
| US6339023B1 (en) | Method of reducing stress in blanket tungsten film formed by chemical vapor deposition process | |
| CN102576725A (zh) | 用于制造半导体器件的方法和装置、以及半导体器件 | |
| KR20130056686A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| CN100583456C (zh) | 玻璃基板表面金属层结构及其制作方法 | |
| KR20130019903A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR101068883B1 (ko) | 유기 전자 디바이스, 유기 전자 디바이스의 제조 방법 및 유기 전자 디바이스의 제조 장치 | |
| TW202036683A (zh) | 在基板上形成鈷層之方法 | |
| CN105229794A (zh) | 在钝化层或蚀刻停止层中具有插入物的tft |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120711 |