TW202036683A - 在基板上形成鈷層之方法 - Google Patents

在基板上形成鈷層之方法 Download PDF

Info

Publication number
TW202036683A
TW202036683A TW108139411A TW108139411A TW202036683A TW 202036683 A TW202036683 A TW 202036683A TW 108139411 A TW108139411 A TW 108139411A TW 108139411 A TW108139411 A TW 108139411A TW 202036683 A TW202036683 A TW 202036683A
Authority
TW
Taiwan
Prior art keywords
substrate
cobalt
layer
bonding agent
nitride
Prior art date
Application number
TW108139411A
Other languages
English (en)
Inventor
雷蔚
河泰泓
尹炳勳
雷雨
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202036683A publication Critical patent/TW202036683A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本文中揭示用於在安置於製程腔室中之基板上形成鈷層的方法及裝置。在本揭示案中，揭示將基板暴露於第一處理氣體，第一處理氣體包括量足以促進鈷與基板之第一表面之鍵合或黏著的鍵合劑；以及在基板之第一表面上沉積鈷以形成鈷層。使用一或更多種矽烷或羰基鉬組成物促進鈷與基板之第一表面的鍵合或黏著。在本揭示案中，適當基板包括不容易與鈷鍵合或黏著之基板，諸如，氮化鈦或氮化鉭。

Description

在基板上形成鈷層之方法
本揭示案之實施例大體上關於半導體基板之處理。更特定而言，本揭示案之實施例關於在半導體基板上沉積鈷層而同時提供鈷層與基板之間出眾的黏著或鍵合。
半導體處理行業在增大沉積於基板上之層的均勻性的同時，繼續努力達成更大的生產良率。此些相同因素與新材料相組合亦提供了在基板之每單位面積上的更高的電路整合度。隨著電路整合度增大，對於與層厚度有關之更大均勻性及製程控制的需求亦增加。因此，已開發各種技術以便以更具成本效益之方式將層沉積在基板上而同時維持對層特性之控制。
然而，發明者已發現，藉由習知沉積方法來沉積鈷（包括鈷的薄層）具有若干缺點。舉例而言，薄鈷層（例如，小於50奈米厚之鈷膜）是易碎的。易碎之鈷膜必須由基板支撐，且鈷膜可共用基板強度的程度取決於鈷層與基板之間的黏著或鍵合。因此，鈷層與基板之間的不良黏著不利於鈷層與由其製成之元件的耐久性。另外，鈷層與基板之間的不良黏著引起半導體元件製造期間的缺陷，從而導致元件良率損失。發明者亦已觀察到，取決於鈷所黏著之基板材料，鈷的黏著或鍵合可能特別差。對特定基板之不良鈷黏著可能對下游處理（諸如，沉積、圖案化及其類似者）造成問題。舉例而言，對特定基板之不良鈷黏著或鍵合可能會由於元件內之缺陷（諸如，在鈷填充層中形成之孔隙）而妨礙視需要在其上均勻地沉積額外層或膜的能力，從而使製造製程受挫。此外，發明者已發現，鈷缺陷不可預測且難以監視及控制。
因此，發明者提供了沉積鈷及含鈷之層的改良方法。
本文中提供用於使用沉積技術在半導體基板上沉積鈷層之方法及裝置。
在一些實施例中，一種用於在安置於製程腔室中之基板上形成鈷層的方法包括：(a)將基板暴露於第一處理氣體，第一處理氣體包括量足以促進鈷與基板之第一表面之鍵合或黏著的鍵合劑；以及(b)在基板之第一表面上沉積鈷以形成鈷層。
在一些實施例中，一種沉積鈷膜之方法包括：使基板與鍵合劑接觸以形成經處理之基板，其中鍵合劑是以足以促進鈷與基板之鍵合的量提供；以及隨後在經處理之基板上沉積鈷以形成鈷層。
在一些實施例中，一種將鈷層鍵合至或黏著至安置於製程腔室中之基板的方法包括：(a)將基板暴露於第一處理氣體，該第一處理氣體包括量足以促進鈷與基板之第一表面之鍵合或黏著的鍵合劑，其中基板之第一表面包括氮化鈦(TiN)、氮化鉭(TaN)、鈦矽氮化物(TiSiN)、鋁摻雜之碳化鈦(TiAlC)或其組合；以及(b)隨後在基板之第一表面上沉積鈷以形成鈷層，其中鍵合劑為用於在鈷與基板之間形成化學鍵的矽烷或其他含矽材料，或其中鍵合劑為鉬、釕或銥材料中之至少一者，該至少一者足以與鈷反應以在基板之第一表面頂上形成鈷合金，隨後沉積的鈷將黏著至該第一表面。
在一些實施例中，一種沉積鈷膜之方法包括：使基板與矽烷或其他含矽材料接觸，該矽烷或其他含矽材料適合於在鈷與基板之間形成化學鍵從而形成經處理之基板，或與鉬、釕或銥材料中的一或更多者接觸，該一或更多者足以與鈷反應以在基板頂上形成鈷合金從而形成經處理之基板，其中基板包括氮化鈦(TiN)、氮化鉭(TaN)、鈦矽氮化物(TiSiN)、鋁摻雜之碳化鈦(TiAlC)或其組合；以及在經處理之基板上沉積鈷以形成鈷層。
在一些實施例中，一種將鈷層鍵合至或黏著至安置於製程腔室中之基板的方法包括：(a)將基板暴露於第一處理氣體，該第一處理氣體包括量足以促進鈷與基板之第一表面之鍵合或黏著的一鍵合劑；以及(b)隨後在基板之第一表面上沉積鈷以形成鈷層，其中化學鍵形成在鈷與基板之間，或其中鍵合劑與鈷反應以在基板頂上形成鈷合金，隨後沉積之鈷將黏著至該基板。在一些實施例中，鍵合劑適合於藉由在基板頂上形成鈷合金單層來促成鈷與基板之第一表面之間的黏著，且其中基板包括氮化鈦(TiN)、氮化鉭(TaN)、鈦矽氮化物(TiSiN)、鋁摻雜之碳化鈦(TiAlC)或其組合的層。在一些實施例中，鍵合劑包括適合於形成具有鈷之合金的金屬物質，其中該金屬物質為一或更多種羰基化合物（諸如，羰基鉬）、釕化合物或銥化合物。在實施例中，在適合於與鈷反應之條件下將適合於形成具有鈷之合金的金屬物質與基板接觸，以形成具有鈷之合金。合金在基板之第一表面上形成為預定厚度，諸如，單層，或在實施例中為0.5埃與1埃之間。在實施例中，作為單層形成在基板頂上之適當合金包含約60至80重量百分比之間的鈷及20至40重量百分比的鉬，其中重量百分比是基於合金組成物之總重量。
在一些實施例中，一種具有儲存於其上之指令的電腦可讀媒體，當執行時該等指令藉由以下使製程腔室執行將鈷層鍵合或黏著至安置於製程腔室中之基板的方法：(a)將基板暴露於第一處理氣體，該第一處理氣體包括量足以促進鈷與基板之第一表面之鍵合或黏著的鍵合劑，其中基板之第一表面包括氮化鈦(TiN)、氮化鉭(TaN)、鈦矽氮化物(TiSiN)、鋁摻雜之碳化鈦(TiAlC)或其組合；以及(b)隨後在基板之第一表面上沉積鈷以形成鈷層，其中鍵合劑為用於在鈷與基板之間形成化學鍵的矽烷或其他含矽材料，或其中鍵合劑為鉬、釕或銥材料中之至少一者，該至少一者足以與鈷反應以在基板之第一表面頂上形成鈷合金，隨後沉積的鈷將黏著至該第一表面。
以下描述本發明之其他及另外實施例。
本揭示案之實施例提供減少或消除鈷層或鈷膜中之缺陷的方法。另外，當在基板之上沉積鈷時本揭示案之實施例是有用的，其中基板通常不會展示出與薄的鈷膜的良好的附著、鍵合，或不良地與薄的鈷膜黏在一起。
發明者已觀察到，藉由使有需要之基板與鍵合劑接觸來處理該基板促進及/或促成了經處理之基板與沉積在經處理之基板上之鈷層之間的黏著或鍵合。經處理之基板與鈷層之間的良好黏著有利地減少或消除了由於不良黏著或不良鍵合而形成之缺陷。減少或消除已完成之鈷層中的缺陷導致在半導體元件之形成期間元件良率增大，製造成本降低，且跨複數個特徵之均勻性增大。隨著製造持續發展，增大均勻性增強了額外處理層之應用。發明者亦已發現，根據本揭示案之方法有利地提供具有顯著改良之表面均勻性及生產位準處理量的鈷膜。在實施例中，維持對鈷層沉積之高品質控制。在實施例中，鈷層與其上安置有鈷層之基板之間的良好黏著增大了鈷薄膜元件之耐久性。舉例而言，薄鈷膜技術中之良好黏著是重要的，因為鈷膜（諸如，具有小於1微米或小於50奈米之厚度的鈷膜）易碎，且必須由更堅固之基板支撐，且鈷膜可共用基板強度的程度取決於兩者之間的黏著。
第1圖描繪根據本揭示案之一些實施例的用於在安置於製程腔室中之基板上形成鈷層之方法100的流程圖。以下關於如第2A圖至第2C圖中所描繪之沉積鈷膜之階段來描述方法100，且可（例如）在適當的群集工具及製程腔室中執行方法100。可用以執行本文中所揭示之方法的例示性處理系統可包括但不限於可自加利福尼亞州聖克拉拉市應用材料公司(Applied Materials, Inc.)商購之ENDURA® 、CENTURA® 或PRODUCER® 品牌的處理系統中之任一者。結合本文中所提供之教示，亦可適當地使用其他製程腔室，包括可購自其他製造商之製程腔室。
通常在提供至製程腔室之處理容積的基板200上執行方法100。在一些實施例中，如第2A圖中所示，基板200包括一或更多個特徵，諸如，溝槽202（在第2A圖至第2C圖中示出一個），該溝槽202將以鈷層230填充並朝向基板200之基底204延伸。儘管以下描述是關於一個特徵，但如下所述，基板200可包括任何數目個特徵（諸如，複數個溝槽202、介層孔或其類似者）。
基板200可為用於半導體元件之任何適當基板。舉例而言，基板200可包括矽(Si)、氧化矽(SiO2 )或其類似者中之一或更多者。在實施例中，基板200可包括低k材料（例如，具有低於氧化矽或低於約3.9之介電常數的材料），或其類似者。另外，基板200可包括額外材料層或可具有形成於基板200中或基板200上之一或更多個已完成或部分完成之結構或元件（未示出）。在實施例中，基板200可為（例如）摻雜或未摻雜之矽基板、III-V族化合物基板、矽鍺(SiGe)基板、磊晶基板、絕緣層上矽晶(SOI)基板、顯示器基板（諸如，液晶顯示器(LCD)、電漿顯示器、電致發光(EL)燈顯示器、發光二極體(LED)基板、太陽能電池陣列、太陽能面板），或其類似者。在一些實施例中，基板200可為半導體晶圓。在一些實施例中，基板包括可展示出對鈷的不良黏著之基板材料。具有對鈷的不良黏著之基板的非限制性實例包括氮化鈦(TiN)、氮化鉭(TaN)、鈦矽氮化物(TiSiN)、鋁摻雜之碳化鈦(TiAlC)或其組合。
基板200並不限於任何特定大小或形狀。基板可為具有（除了其他以外）200mm直徑、300mm直徑或其他直徑（諸如，450mm）的圓形晶圓。基板亦可為任何多邊形、正方形、矩形、彎曲或以其他方式非圓形之工件，諸如，用於製造平板顯示器之多邊形玻璃基板。
可藉由使用任何適當的蝕刻製程蝕刻基板200來形成溝槽202。在一些實施例中，溝槽202由一或更多個側壁214、底表面206及上部拐角221限定。在一些實施例中，溝槽202可具有高深寬比，例如，約在約5:1與約20:1之間的深寬比。如本文中所使用，深寬比為特徵之深度207與特徵之寬度209的比率。在實施例中，溝槽202具有小於或等於20奈米、小於或等於10奈米之寬度209，或在5奈米與10奈米之間的寬度209。
參考第2A圖至第2C圖，基板200可包括通常未展示出與薄鈷層230（諸如，具有小於1微米或小於50奈米之厚度的膜）之良好黏著或鍵合的材料或由該材料組成。可能不會展示出對鈷薄膜之良好黏著或鍵合的非限制性材料包括氮化鈦(TiN)、氮化鉭(TaN)、鈦矽氮化物(TiSiN)、鋁摻雜之碳化鈦(TiAlC)或其組合。在一些實施例中，基板200包括經提供作為底層208的此材料之層，其在經配置以沉積層之製程腔室中視情況沉積在基板200上及溝槽202內。儘管以下描述是關於呈現為與基板200分離開之層的底層208，但基板200可包括如下所述之底層208或由如下所述之底層208組成。底層208可為沿特徵（諸如，溝槽202）之側壁214及/或底表面206之至少一部分保形地形成的層，使得在沉積該層之前的該特徵之很大一部分在沉積該層之後仍未填充。在一些實施例中，底層可沿溝槽202之整個側壁214及底表面206形成。
參考第2B圖，基板200包括沉積在基板200頂上及溝槽202內之底層208。在實施例中，底層208包括未良好地鍵合或黏著至鈷的氮化鈦(TiN)或氮化鉭(TaN)中之至少一者。在實施例中，底層208為由CVD及ALD處理產生之氮化鈦(TiN)或氮化鉭(TaN)膜或含有氮化鈦(TiN)或氮化鉭(TaN)的膜。在一些實例中，如第2B圖中所示，底層208沉積在基板200之表面222頂上及形成於表面222中之溝槽202內。可使用（若干）任何適當的CVD沉積製程來沉積底層208。在一些實施例中，使用適當的鈦或鉭前驅物經由CVD製程沉積底層208。用於沉積底層208之適當製程條件包括如下製程條件：諸如，在自約100℃至約600℃之範圍中、或在自約200℃至約500℃之範圍中、或在自約300℃至約450℃之範圍中的溫度下適合於加熱基板的溫度。在實施例中，製程腔室維持在自約1托至約150托之範圍中、或自約5托至約90托之範圍中的壓力下。在一些實施例中，預定底層208之厚度，諸如，約5埃至約150埃，或約5埃至約15埃，或為約10埃。在實施例中，底層208之形狀為大體上均勻且保形的，如大體上在第2B圖中所示，然而，可能有變型。
參考第1圖、第2A圖至第2C圖，本揭示案之實施例包括在基板200（諸如，包括在製程腔室中安置之底層208的基板）上形成鈷層230之方法100，其包括在102處：(a)將基板200暴露於第一處理氣體中，該第一處理氣體包括足以促進鈷與基板200之第一表面215鍵合或黏著之量的鍵合劑；以及在104處，在基板200之第一表面215上沉積鈷層230以形成鈷層230。
在實施例中，在102處，將第一表面215暴露於包括鍵合劑之第一處理氣體。在實施例中，第一表面215之暴露為持續自約1秒至約90秒之範圍中（諸如，30秒至60秒，或約60秒）的浸泡製程。在實施例中，第一表面215之暴露為在自約攝氏150度至約攝氏350度之溫度下的浸泡製程。在實施例中，浸泡製程發生在相同或大體上類似之製程條件下，諸如，沉積基板200之底層208之CVD或ALD製程的溫度及壓力。在實施例中，將伴隨適當載氣之鍵合劑的脈衝引入製程腔室中。鍵合劑可為與用於浸泡製程之氣體相同的化合物，或者，取決於生產處理量要求及元件應用，鍵合劑可為不同化合物。舉例而言，在實施例中，在第一表面215為氮化鈦或氮化鉭膜的情況下，適當鍵合劑可包括矽烷前驅物，諸如，SiH4 。在實施例中，矽烷前驅物或其他含矽材料可能適合，其中基板或其底層包括氮化鈦(TiN)、氮化鉭(TaN)、鈦矽氮化物(TiSiN)、鋁摻雜之碳化鈦(TiAlC)或其組合。在實施例中，諸如矽烷或其他含矽材料之鍵合劑適合於在鈷與基板之間形成化學鍵。舉例而言，適合於在鈷（諸如，隨後藉由化學氣相沉積所沉積之鈷）與基板之間形成化學鍵的鍵合劑包括一或更多種矽烷。在實施例中，鍵合劑形成層，諸如，經提供用於鍵合安置在底層208上之金屬層的CoSix（其中x為諸如1、2或更大的整數）層。在實施例中，SiH4 藉由吸收/熱分解在TiN層頂上形成CoSix之鍵合層（其中x為整數，例如1或2）。在一些實施例中，鈷與矽鍵合以形成CoSix從而在其上形成改良的穩定層。在實施例中，隨後沉積在已鍵合之鈷層頂上的鈷為具有80%、90%、95%、99%、99.999%或更大之純度的鈷。
在實施例中，可藉由多次矽烷或含矽材料浸泡來形成底層208。舉例而言，取決於底層208之厚度，間歇性浸泡可能按時間間隔發生，諸如，在沉積了十埃之底層材料之後。舉例而言，在形成三十埃之底層當中，底層形成可在已沉積了十埃之後停止並接著在矽烷浸泡之後重新開始。可在沉積了另外十埃的底層材料之後重複矽烷或含矽材料浸泡製程。在包括間歇地浸泡底層（諸如，TiN）上之矽烷的實施例中，矽烷浸泡可在攝氏325度至攝氏350度或約攝氏340度之溫度下發生達約1分鐘。
在其他實施例中，僅浸泡底層208之第一表面215，其中第一表面215為底層208之最外層。在實施例中，在第一表面215上之矽烷或含矽材料浸泡可在約攝氏175度下發生達約1分鐘。在一些實施例中，矽烷或含矽材料浸泡導致CO-Si鍵的形成，而不會影響底層208或其第一表面215。在一些實施例中，層225（在第2B圖中以虛線示出）形成在第一表面215上，該層225為CO-Si鍵合材料之層。在實施例中，層225為單層。在實施例中，層225具有0.5埃至10埃之厚度。在一些實施例中，矽烷浸泡或含矽材料浸泡導致在CO與Si之間形成共價鍵，諸如，CO-Si。在實施例中，鍵形成提高了形成於基板（諸如，TiN、TaN及其類似者）上之鈷（諸如，第2C圖中之層230）的品質，該基板可能通常展示出對鈷的不良黏著。在實施例中，隨後沉積於其上之鈷層（諸如，層230）為高純度、低電阻率之鈷層。在實施例中，隨後沉積在已鍵合之鈷層頂上的鈷為具有80%、90%、95%、99%、99.999%或更大之純度的鈷。
在實施例中，矽烷可包括飽和化合物，該等飽和化合物包括彼此鏈接之一或更多個矽原子或作為多個單鍵之四面體中心的其他化學元素之一或更多個原子。在實施例中，適合於根據本揭示案使用之矽烷包括三氯矽烷、四甲基矽烷、四乙氧基矽烷或具有化學式SiH4 的無機化合物。在實施例中，將矽烷的特徵為第14組氫化物。用於本文中之其他適當的矽烷可包括其他含矽材料，諸如，二矽烷、三矽烷、四矽烷、五矽烷及其組合。
在一些實施例中，鍵合劑適合於促成鈷與基板之第一表面之間的黏著。適合於促成鈷與基板之第一表面之間的黏著之鍵合劑的非限制性實例為一或更多種羰基化合物。適當的一或更多種羰基化合物之非限制實例包括用於促成鈷與基板之第一表面之間的黏著的鉬化合物。非限制性之適當的鉬化合物包括以下各者中之一或更多者：羰基鉬錯合物、羰基鉬化合物（諸如，六羰基鉬）、雙(乙苯)鉬、環庚三烯三羰基鉬、雙(第三丁基亞胺基)雙(二甲基胺基)鉬(VI)、氟化鉬(VI)、(甲基氯膦基)五羰基鉬、(二甲基二氯化磷)五羰基鉬，及其組合。可以由液體或固體前驅物材料所形成之氣態形式將適當的鉬化合物提供至製程腔室16。適合於促成黏著之其他鍵合劑或增黏劑可包括適合於形成具有鈷之合金的一或更多種金屬，諸如，釕及銥。增黏劑之添加改良了鈷層與基板（諸如，未良好地黏著至鈷之基板）之間的黏著。在一些實施例中，增黏劑之添加促成鈷合金（在此實施例中示為層225，在第2B圖中以虛線表示）（諸如，增黏劑與鈷之組合）的形成，以增加鈷層對基板（諸如，TiN及TaN）的黏著。在實施例中，可以有效於在基板與所塗覆之（若干）鈷層之間產生改良之黏著的量，使包括金屬物質（諸如，鉬、釕及銥）的增黏組成物與基板之第一表面接觸。可使用此項技藝中已知之方法定性地觀察或檢查已改良之黏著，諸如，在室溫下執行的四點彎曲測試或將膠帶（諸如，3M品牌膠帶）施加至鈷層並拉動膠帶的膠帶測試。在實施例中，包括金屬物質之增黏組成物可形成具有鈷之合金結構，並在基板之第一表面頂上形成合金之單層（在此實施例中示為層225，在第2B圖中以虛線表示）。
在將增黏組成物塗覆至基板之後，在藉由化學氣相沉積將鈷層塗覆至包括增黏劑的基板之前，可能要經過一段時間。時間的量可取決於選定之增黏劑而變化。另外，在塗覆增黏組成物與塗覆鈷層之間的時間期間，溫度亦可變化。在非限制性實施例中，該時間可為10秒至1分鐘，且該溫度可為環境溫度。在又一非限制性實施例中，該時間為三十(30)分鐘。
在實施例中，取決於鈷層230之厚度，用一或更多種羰基化合物（諸如，羰基鉬化合物或增黏劑）之間歇性浸泡可以時間間隔發生，諸如，在沉積了十埃的鈷層230材料之後。舉例而言，在形成三十埃的鈷層當中，鈷層230之形成可在沉積了十埃之後停止並接著在一或更多種羰基化合物在適合於在鈷層230材料上形成羰基層的條件下接觸鈷層230材料之後重新開始，在第一鈷層頂上之該羰基層具有1至100埃之厚度。可在沉積了另外十埃的鈷材料之後重複該製程。在包括間歇地浸泡鈷層上或鈷層內之羰基的實施例中，可在量為攝氏150度至攝氏200度或約攝氏175度之溫度下發生達約5秒至1分鐘的浸泡。
參考第2C圖及第1圖，在104處，本揭示案之方法包括在基板200之第一表面215上沉積鈷層230以便形成鈷層230。儘管第2C圖中未示出，但本揭示案之方法包括如上所述在第2B圖之層225上沉積鈷層230，該鈷層230可包括鈷合金，或在實施例中包括如上所述之鍵合Co-Si的層。舉例而言，儘管第2C圖中未示出，但層225可在鈷層230與第一表面215之間。在實施例中，層225可為如上所述之鈷合金。在實施例中，層225可為鍵合Co-Si之層。在實施例中，鈷層230可藉由製程技術形成，諸如，化學氣相沉積(CVD)、原子層沉積(ALD)、物理氣相沉積(PVD)、其衍生物及其組合。可將鈷層230沉積成至少約30埃之厚度，諸如，在自約30埃至約200埃之範圍中。在一個實例中，藉由使用TiN底層作為基板200之一部分使用ALD製程將鈷層230沉積在第一表面215或層225上。在另一實例中，藉由使用TiN底層作為基板200之一部分使用ALD製程將鈷層230沉積在第一表面215或層225（在實施例中）上。
第3圖描繪根據本揭示案之一些實施例的適合於處理基板之裝置300。裝置300可包括控制器350及具有排氣系統320之製程腔室302，該排氣系統320用於自製程腔室302之內部體積移除過量的處理氣體，處理副產品，或其類似者。例示性製程腔室可包括可購自加利福尼亞州聖克拉拉市應用材料公司之DPS® 、ENABLER® 、ADVANTEDGETM 、AVATARTM 或其他製程腔室。可類似地使用其他適當的製程腔室。
製程腔室302具有可包括處理容積304之內部容積305。處理容積304可限定在（例如）安置於製程腔室302內用於在處理期間支撐基板310的基板支撐基座308與一或更多個氣體入口（諸如，設置在預定位置處之噴頭314及/或噴嘴）之間。在一些實施例中，基板支撐基座308可包括將基板310保持或支撐在基板支撐基座308之表面上的機構，諸如，靜電卡盤、真空卡盤、基板保持夾鉗，或其類似者（未示出）。在一些實施例中，基板支撐基座308可包括用於控制基板溫度（諸如，加熱及/或冷卻元件，未示出）及/或用於控制基板表面附近之物質通量及/或離子能量的機構。在實施例中，基板溫度可維持在約攝氏30度至攝氏400度之間的溫度下。在實施例中，本文所述之製程腔室條件適合於使包括鍵合劑之處理氣體以足以促進如本文中所述的鈷與基板之第一表面鍵合或黏著的量發生反應。
在一些實施例中，基板支撐基座308可包括RF偏壓電極340。在實施例中，RF偏壓電極340可經由一或更多個相應的波形調整器（示出第一偏壓波形調整器336）耦接至一或更多個RF偏壓電源（第3圖中所示之RF電源338），該一或更多個相應的波形調整器能夠調整供應給電子裝置之各種電壓波形。
在一些實施例中，裝置300可利用電容耦合之RF功率以進行電漿處理，儘管該裝置亦可或替代地使用電感耦合RF功率以進行電漿處理。舉例而言，製程腔室302可具有由介電材料製成之頂板342以及至少部分地導電以提供RF電極（或可提供單獨的RF電極）的噴頭314。噴頭314（或其他RF電極）可經由一或更多個相應的波形調整器（示出第一源波形調整器346）耦接至一或更多個RF電源（示出RF電源348）。
在實施例中，基板310（在第3圖中）可經由製程腔室302之壁中的開口312進入製程腔室302。可經由狹縫閥318或用於選擇性地提供經由開口312進入腔室之內部體積的其他機構來選擇性地密封開口312。基板支撐基座308可耦接至提升機構334，該提升機構334可將基板支撐基座308之位置控制在適合於經由開口312將基板傳送至腔室中及將基板傳送出腔室的下部位置（如所示出）與適合於處理之可選擇上部位置之間。可選定處理位置以使特定製程之製程均勻性最大化。當處於已升高之處理位置中的至少一者處時，可將基板支撐基座308安置於開口312上方以便提供對稱處理區域。
一或更多個氣體入口（例如，噴頭314）可耦接至氣體供應器316，用於經由質量流量控制器317將一或更多種處理氣體提供至製程腔室302之處理容積304中。另外，可提供一或更多個閥319以控制一或更多種處理氣體之流動。可單獨地或結合地使用質量流量控制器317及一或更多個閥319，以便在恆定流動速率下以預定流動速率或以脈衝（如上所述）提供處理氣體。
儘管在第3圖中示出噴頭314，但可提供額外或替代的氣體入口，諸如，噴嘴或安置在製程腔室302之頂板中或側壁上或處在適合於向製程腔室302提供氣體之其他位置處（諸如，製程腔室之基底、基板支撐基座之周邊，或其類似者）的入口。
排氣系統320大體上包括抽送室324以及一或更多個導管，該一或更多個導管將抽送室324耦接至製程腔室302之內部容積305（且大體上為處理容積304）。
真空泵328可經由泵送埠326耦接至抽送室324，用於經由一或更多個排氣埠302（示出兩個排氣埠322）自製程腔室抽出廢氣。真空泵328可流體地耦接至排氣出口332，用於將廢棄投送至適當的廢棄處置設備。閥330（諸如，閘閥，或其類似者）可安置在抽送室324中以便於結合真空泵328之操作控制廢氣的流動速率。儘管示出了z運動閘閥，但可利用任何適當的、製程相容之閥來控制廢氣之流動。
為了便於控制如上所述之製程腔室302，控制器350可為任何形式之通用電腦處理器，其可用在工業環境中用於控制各種腔室及子處理器。CPU 352之記憶體或電腦可讀媒體356可為易購記憶體中之一或更多者，諸如，隨機存取記憶體(RAM)、唯讀記憶體(ROM)、軟碟、硬碟，或任何其他形式之數位儲存器（本端的或遠端的）。支援電路354耦接至CPU 352，用於以習知方式支援處理器。此些電路包括快取記憶體、電源供應器、時鐘電路、輸入/輸出電路系統及子系統，及其類似者。
本文中所揭示之發明方法可大體上作為軟體常用程式358儲存在記憶體356中，當由CPU 352執行時，該軟體常用程式358使製程腔室302執行本揭示案之製程。亦可藉由第二CPU（未示出）來儲存及/或執行軟體常用程式358，該第二CPU被定位成遠離CPU 352所控制之硬體。亦可以硬體執行本揭示案之一些或所有方法。如此，本揭示案可以軟體實施並使用電腦系統執行，以硬體實施為（例如）特殊應用積體電路或其他類型之硬體實施，或實施為軟體與硬體之組合。可在將基板310定位在基板支撐基座308上之後執行軟體常用程式358。當由CPU 352執行時，軟體常用程式358將通用電腦轉型為專用電腦（控制器）350，其控制腔室操作以使得本文中所揭示之方法得以執行。
現參考第4圖，描述一種沉積鈷膜之方法。開始時，在402處，方法400包括使基板200與鍵合劑接觸以形成經處理之基板，其中鍵合劑是以足以促進鈷與基板之鍵合的量提供；且在404處，在經處理之基板上沉積鈷以形成鈷層。在實施例中，方法400包括適合於在鈷與基板之間形成化學鍵的鍵合劑。在實施例中，鍵合劑為如上所述之一或更多種矽烷或含矽材料。在一些實施例中，鍵合劑適合於促進鈷與經處理之基板之間的黏著，例如，鍵合劑可為一或更多種羰基化合物。在實施例中，基板包括氮化鈦(TiN)、氮化鉭(TaN)、鈦矽氮化物(TiSiN)、鋁摻雜之碳化鈦(TiAlC)或其組合的層或由其組成。在一些實施例中，以足以直接在基板之第一表面上形成COSix之層的量提供鍵合劑，其中x為整數。在一個實施例中，鍵合劑包括一或更多種矽烷，且其中矽烷在約攝氏150度至攝氏200度之溫度下接觸基板之第一表面達40秒至100秒。在一個實施例中，鍵合劑包括一或更多種羰基鉬化合物，其在約攝氏150度至攝氏225度之溫度下與有需要之基板接觸3秒至10秒。在實施例中，鍵合劑包括一或更多種羰基鉬化合物，其中該一或更多種羰基鉬化合物在約攝氏150度至攝氏225度之溫度下接觸基板之第一表面達3秒至10秒。在實施例中，藉由本揭示案之製程形成的鈷層的特徵為無孔隙鈷層。
現參考第5圖，示出將鈷層鍵合或黏著至安置於製程腔室中之基板200的方法500。可（例如）在適當的群集工具及製程腔室中執行方法500。可用以執行本文中所揭示之方法的例示性處理系統可包括但不限於可自加利福尼亞州聖克拉拉市應用材料公司商購之ENDURA® 、CENTURA® 或PRODUCER® 品牌的處理系統。結合本文中所提供之教示，亦可適當地使用其他製程腔室，包括可購自其他製造商之製程腔室。通常在以上所述條件下在如上所述之基板200上執行方法500。在實施例中，製程序列包括在502處，將基板暴露於第一處理氣體，該第一處理氣體包括量足以促進鈷與基板之第一表面之鍵合或黏著的鍵合劑，其中基板之第一表面包括氮化鈦(TiN)、氮化鉭(TaN)、鈦矽氮化物(TiSiN)、鋁摻雜之碳化鈦(TiAlC)或其組合。在實施例中，鍵合劑為如上所述用於在鈷與基板之間形成化學鍵的一或更多種矽烷或含矽材料，且其中基板包括氮化鈦(TiN)、氮化鉭(TaN)、鈦矽氮化物(TiSiN)、鋁摻雜之碳化鈦(TiAlC)或其組合的層。在實施例中，一或更多種矽烷包括SiH4 或由SiH4 組成。在實施例中，鍵合劑適合於藉由在基板或基板之第一表面頂上形成鈷合金單層來促成鈷與基板之第一表面之間的黏著，其中基板包括氮化鈦(TiN)、氮化鉭(TaN)、鈦矽氮化物(TiSiN)、鋁摻雜之碳化鈦(TiAlC)或其組合的層。在實施例中，鍵合劑包括適合於形成具有鈷之合金的金屬物質，其中該金屬物質為一或更多種羰基鉬化合物、釕化合物或銥化合物。在實施例中，鍵合劑改良了基板之第一表面與鈷層之間的黏著，以便提供高純度、低電阻率之鈷層。
現參考第5圖，在504處，該方法可包括(b)隨後在基板之第一表面上沉積鈷以形成鈷層，其中鍵合劑為用於在鈷與基板之間形成化學鍵的矽烷或其他含矽材料，或其中鍵合劑為鉬、釕或銥材料中之至少一者，該至少一者足以與鈷反應以在基板之第一表面頂上形成鈷合金，隨後沉積的鈷將黏著至該第一表面。在實施例中，所形成之適當鈷合金（例如，如第2B圖中所示之層225）可包括鉬鈷合金，其可大體上是純淨的，以使得其不會含有大量的額外金屬或材料。鉬鈷合金之非限制性實例包括包含約60至80重量百分比之間的鈷及20至40重量百分比的鉬之合金，其中重量百分比是基於合金組成物之總重量。在實施例中，鉬鈷合金包括大致75重量百分比的鈷及大致25重量百分比的鉬。在實施例中，鈷合金包括鈷銥合金(Co-Ir)或鈷釕合金(Co-Ru)。在實施例中，以預定厚度提供Co-Ru、Co-Ir及Co-Mo合金，諸如，在基板之第一表面頂上的單層。在實施例中，以預定厚度提供Co-Ru、Co-Ir及Co-Mo合金，諸如，在基板之第一表面頂上的0.5至1埃。
在實施例中，鉬、釕或銥材料（諸如，其合金之單層）改良了基板之第一表面與鈷層之間的黏著，從而提供高純度、低電阻率之鈷層。在實施例中，該鈷層的特徵為具有鈷層與基板之間減少的分層或開裂的無孔隙鈷層。在實施例中，該方法包括在將鈷沉積在第一表面上之前，淨化來自製程腔室之鍵合劑。
現參考第6圖，示出（諸如）在安置於製程腔室中之基板200上沉積鈷膜的方法600。可（例如）在適當的群集工具及製程腔室中執行方法600。可用以執行本文中所揭示之方法的例示性處理系統可包括但不限於可自加利福尼亞州聖克拉拉市應用材料公司商購之ENDURA® 、CENTURA® 或PRODUCER® 品牌處理系統中的任一者。結合本文中所提供之教示，亦可適當地使用其他製程腔室，包括可購自其他製造商之製程腔室。通常在以上所述條件下在如上所述之基板200上執行方法600。在實施例中，製程序列包括在602處，使基板與矽烷或其他含矽材料接觸，該矽烷或其他含矽材料適合於在鈷與基板之間形成化學鍵從而形成經處理之基板；或與鉬、釕或銥材料中的一或更多者接觸，其足以與鈷反應以在基板頂上形成鈷合金從而形成經處理之基板，其中基板包括氮化鈦(TiN)、氮化鉭(TaN)、鈦矽氮化物(TiSiN)、鋁摻雜之碳化鈦(TiAlC)或其組合。在實施例中，矽烷或其他含矽材料是以足以在鈷與基板之間形成化學鍵的量提供的。在實施例中，矽烷包括SiH4 或由SiH4 組成。在實施例中，鉬、釕或銥材料中之一或更多者是以足以促成鈷與經處理之基板之間的黏著的量提供的。在實施例中，鉬、釕或銥材料中之一或更多者包括一或更多種羰基化合物。在實施例中，基板包括氮化鈦(TiN)、氮化鉭(TaN)、鈦矽氮化物(TiSiN)、鋁摻雜之碳化鈦(TiAlC)或其組合的層。在實施例中，以足以直接在基板之第一表面上形成COSix之層的量提供矽烷或其他含矽材料，其中x為整數。在實施例中，矽烷在約攝氏150度至攝氏200度之溫度下接觸基板之第一表面達40秒至100秒。在一些實施例中，鉬、釕或銥材料中之一或更多者包括一或更多種羰基鉬化合物，且其中該一或更多種羰基鉬化合物在約攝氏150度至攝氏225度之溫度下接觸基板之第一表面達3秒至10秒。在一些實施例中，鍵合劑是以足以在基板之第一表面上形成鍵合劑之原子層的量塗覆的。在實施例中，合金形成在基板之第一表面與隨後形成之大體上純淨的鈷層之間的界面處。
在實施例中，製程序列包括在604處，在經處理之基板上沉積鈷以形成鈷層。在實施例中，鈷是以高純度沉積的。在實施例中，鈷是以足以形成如上所述之層的量或以填充或過量填充特徵的量沉積的。
雖然前文針對本揭示案之實施例，但可在不脫離本揭示案之基本範疇的情況下設計出本揭示案之其他及另外實施例。
100:方法 102:步驟 104:步驟 200:基板 202:溝槽 206:底表面 207:深度 208:底層 209:寬度 214:側壁 215:第一表面 221:上部拐角 222:表面 225:層 230:鈷層 300:裝置 302:製程腔室 304:處理容積 305:內部容積 308:基板支撐基座 310:基板 312:開口 314:噴頭 316:氣體供應器 317:質量流量控制器 318:狹縫閥 319:閥 320:排氣系統 322:排氣埠 324:抽送室 326:泵送埠 328:真空泵 330:閥 332:排氣出口 334:提升機構 336:波形調整器 338:RF電源 340:偏壓電極 342:頂板 346:調整器 348:RF電源 350:控制器 352:CPU 354:支援電路 356:記憶體 358:軟體常用程式 400:方法 402:步驟 404:步驟 500:方法 502:步驟 504:步驟 600:方法 602:步驟 604:步驟
藉由參考在附加圖式中所描繪的本揭示案之說明性實施例，可理解以上簡要概述並在以下更詳細地論述的本揭示案之實施例。然而，附加圖式僅圖示本揭示案之典型實施例，且因此不應被視為對範疇的限制，因為本揭示案可承認其他同等有效之實施例。
第1圖描繪根據本揭示案之實施例的在安置於製程腔室中之基板上形成鈷層之方法的流程圖。
第2A圖至第2C圖分別描繪根據本揭示案之實施例的包括沉積鈷層之製造階段。
第3圖描繪根據本揭示案之一些實施例之基板處理系統的示意圖。
第4圖描繪根據本揭示案之一些實施例的沉積鈷膜之方法的流程圖。
第5圖描繪將鈷層鍵合或黏著至安置於製程腔室中之基板之方法的流程圖。
第6圖描繪根據本揭示案之一些實施例的沉積鈷膜之方法的流程圖。
為了便於理解，在可能的情況下，已使用相同元件符號來表示諸圖中所共有之相同元件。諸圖並未按比例繪製，且可為了清楚起見而簡化。一個實施例之元件及特徵可有益地併入其他實施例中而無需進一步敘述。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
100:方法
102:步驟
104:步驟

Claims (20)

  1. 一種將一鈷層鍵合或黏著至安置於一製程腔室中之一基板的方法，包括： (a)將該基板暴露於一第一處理氣體，該第一處理氣體包括一量足以促進鈷與該基板之一第一表面之鍵合或黏著的一鍵合劑，其中該基板之該第一表面包括氮化鈦(TiN)、氮化鉭(TaN)、鈦矽氮化物(TiSiN)、鋁摻雜之碳化鈦(TiAlC)或其組合；以及 (b)隨後在該基板之該第一表面上沉積鈷以形成一鈷層，其中該鍵合劑為用於在該鈷與該基板之間形成一化學鍵的矽烷或其他含矽材料，或其中該鍵合劑為一鉬、釕或銥材料中之至少一者，該至少一者足以與鈷反應以在該基板之該第一表面頂上形成一鈷合金，隨後沉積的鈷將黏著至該第一表面。
  2. 如請求項1所述之方法，其中該鍵合劑為用於在該鈷與該基板之間形成一化學鍵的一或更多種矽烷，且其中該基板包括氮化鈦(TiN)、氮化鉭(TaN)、鈦矽氮化物(TiSiN)、鋁摻雜之碳化鈦(TiAlC)或其組合的一層。
  3. 如請求項2所述之方法，其中該一或更多種矽烷包括SiH4 或由SiH4 組成。
  4. 如請求項1或2所述之方法，其中該鍵合劑適合於藉由在該基板上形成一鈷合金單層來促成該鈷與該基板之該第一表面之間的黏著，且其中該基板包括氮化鈦(TiN)、氮化鉭(TaN)、鈦矽氮化物(TiSiN)、鋁摻雜之碳化鈦(TiAlC)或其組合的一層。
  5. 如請求項4所述之方法，其中該鍵合劑包括適合於形成一具有鈷之合金的一金屬物質，其中該金屬物質為一或更多種羰基鉬化合物、釕化合物或銥化合物。
  6. 如請求項1或2所述之方法，其中該鍵合劑改良了該基板之該第一表面與該鈷層之間的黏著，以便提供一高純度、低電阻率之鈷層。
  7. 如請求項1或2所述之方法，其中該鈷層的特徵為具有該鈷層與該基板之間減少的分層或開裂的一無孔隙鈷層。
  8. 如請求項1或2所述之方法，其中該基板包括形成在該基板之該第一表面中之一特徵，其中該特徵包括側壁及一底表面。
  9. 如請求項1或2所述之方法，其中該基板包括氮化鈦(TiN)、氮化鉭(TaN)、鈦矽氮化物(TiSiN)、鋁摻雜之碳化鈦(TiAlC)或其組合的一層。
  10. 如請求項1或2所述之方法，進一步包括在將鈷沉積在該第一表面上之前，淨化來自該製程腔室之該鍵合劑。
  11. 一種沉積一鈷膜之方法，包括： 使一基板與一矽烷或其他含矽材料接觸，該矽烷或其他含矽材料適合於在鈷與該基板之間形成一化學鍵從而形成一經處理之基板，或與鉬、釕或銥材料中的一或更多者接觸，該一或更多者足以與鈷反應以在該基板頂上形成一鈷合金從而形成一經處理之基板，其中該基板包括氮化鈦(TiN)、氮化鉭(TaN)、鈦矽氮化物(TiSiN)、鋁摻雜之碳化鈦(TiAlC)或其組合；以及 在該經處理之基板上沉積鈷以形成一鈷層。
  12. 如請求項11所述之方法，其中該矽烷或其他含矽材料是以足以在該鈷與該基板之間形成一化學鍵的一量提供的。
  13. 如請求項11或12所述之方法，其中該矽烷包括SiH4 或由SiH4 組成。
  14. 如請求項11或12所述之方法，其中鉬、釕或銥材料中之一或更多者是以足以促成該鈷與該經處理之基板之間的黏著的一量提供的。
  15. 如請求項14所述之方法，其中鉬、釕或銥材料中之該一或更多者包括一或更多種羰基化合物。
  16. 如請求項11或12所述之方法，其中該基板包括氮化鈦(TiN)、氮化鉭(TaN)、鈦矽氮化物(TiSiN)、鋁摻雜之碳化鈦(TiAlC)或其組合的一層。
  17. 如請求項11或12所述之方法，其中該矽烷或其他含矽材料是以足以直接在該基板之一第一表面上形成COSix之一層的一量提供的，其中x為一整數。
  18. 如請求項11或12所述之方法，其中該矽烷在約攝氏150度至攝氏200度之一溫度下接觸該基板之一第一表面達40秒至100秒。
  19. 如請求項11或12所述之方法，其中鉬、釕或銥材料中之該一或更多者包括一或更多種羰基鉬化合物，且其中該一或更多種羰基鉬化合物在約攝氏150度至攝氏225度之一溫度下接觸該基板之一第一表面達3秒至10秒。
  20. 一種具有儲存於其上之指令的電腦可讀媒體，當執行時該等指令使一製程腔室執行將一鈷層鍵合或黏著至安置於一製程腔室中之一基板的一方法，該方法包括： (a)將該基板暴露於一第一處理氣體，該第一處理氣體包括一量足以促進鈷與該基板之一第一表面之鍵合或黏著的一鍵合劑，其中該基板之該第一表面包括氮化鈦(TiN)、氮化鉭(TaN)、鈦矽氮化物(TiSiN)、鋁摻雜之碳化鈦(TiAlC)或其組合；以及 (b)隨後在該基板之該第一表面上沉積鈷以形成一鈷層，其中該鍵合劑為用於在該鈷與該基板之間形成一化學鍵的矽烷或其他含矽材料，或其中該鍵合劑為一鉬、釕或銥材料中之至少一者，該至少一者足以與鈷反應以在該基板之該第一表面頂上形成一鈷合金，隨後沉積的鈷將黏著至該第一表面。
TW108139411A 2018-11-03 2019-10-31 在基板上形成鈷層之方法 TW202036683A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/179,906 US20200144056A1 (en) 2018-11-03 2018-11-03 Method of forming a cobalt layer on a substrate
US16/179,906 2018-11-03

Publications (1)

Publication Number Publication Date
TW202036683A true TW202036683A (zh) 2020-10-01

Family

ID=70458934

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108139411A TW202036683A (zh) 2018-11-03 2019-10-31 在基板上形成鈷層之方法

Country Status (3)

Country Link
US (1) US20200144056A1 (zh)
TW (1) TW202036683A (zh)
WO (1) WO2020092346A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112956012B (zh) * 2021-01-27 2024-02-23 长江存储科技有限责任公司 用于在半导体结构中形成阻挡层的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090004850A1 (en) * 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US7429402B2 (en) * 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
JP2013026466A (ja) * 2011-07-21 2013-02-04 Panasonic Corp 半導体装置及びその製造方法
US9330939B2 (en) * 2012-03-28 2016-05-03 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
US8846550B1 (en) * 2013-03-14 2014-09-30 Asm Ip Holding B.V. Silane or borane treatment of metal thin films

Also Published As

Publication number Publication date
US20200144056A1 (en) 2020-05-07
WO2020092346A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
CN101308794B (zh) 钨材料的原子层沉积
TW201942960A (zh) 在基板上形成電極之方法及包括電極之半導體裝置結構
TWI605522B (zh) 用以沉積具有低表面粗糙度及低電阻率之鎢膜的方法
CN102265383B (zh) 用于沉积具有降低电阻率及改良表面形态的钨膜的方法
CN100483637C (zh) 利用间歇前驱气流工艺形成金属层的方法
US20170117134A1 (en) Selective inhibition in atomic layer deposition of silicon-containing films
TW201920736A (zh) 通過迴圈沉積過程在基材的介電表面上沉積鉬金屬膜的方法和相關的半導體元件結構
TW202231900A (zh) 用於在基板上形成鈷層的方法
TWI796388B (zh) 減少或消除鎢膜中缺陷的方法
JP2013082986A (ja) 薄膜の形成方法及び成膜装置
KR100783844B1 (ko) 텅스텐막의 형성 방법
WO2020189288A1 (ja) 成膜方法および成膜装置
TW202009318A (zh) 使用自組裝單分子層的選擇性沉積的方法
TWI726478B (zh) 使用增強擴散製程之膜沉積
US8642376B2 (en) Methods for depositing a material atop a substrate
TW202036683A (zh) 在基板上形成鈷層之方法
JP2020537359A (ja) 金属堆積用の核生成層としての共形ドープアモルファスシリコン
TWI837191B (zh) 使用金屬基前驅物之原子層沉積(ald)製程的n型金屬氧化物半導體(nmos)金屬閘極材料之方法與設備
KR101895110B1 (ko) 성막 방법 및 성막 장치
JP6155389B2 (ja) アモルファスシリコン膜の蒸着方法及び蒸着装置
WO2007061273A1 (en) Method of forming silicon film by two step deposition
JP2006303536A (ja) バリヤメタル層及びその形成方法
KR102709945B1 (ko) 텅스텐 막에서의 결함들을 감소시키거나 제거하는 방법들
JP7542046B2 (ja) バリア層なしのタングステン堆積物
KR20210122178A (ko) 장벽 층이 없는 인-시튜 텅스텐 증착