KR20120077877A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20120077877A
KR20120077877A KR20100139993A KR20100139993A KR20120077877A KR 20120077877 A KR20120077877 A KR 20120077877A KR 20100139993 A KR20100139993 A KR 20100139993A KR 20100139993 A KR20100139993 A KR 20100139993A KR 20120077877 A KR20120077877 A KR 20120077877A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
die pad
lead frame
film substrate
connection member
Prior art date
Application number
KR20100139993A
Other languages
English (en)
Other versions
KR101737053B1 (ko
Inventor
오인원
김우재
노영훈
윤한신
정예정
최윤석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100139993A priority Critical patent/KR101737053B1/ko
Priority to US13/244,326 priority patent/US8823185B2/en
Publication of KR20120077877A publication Critical patent/KR20120077877A/ko
Application granted granted Critical
Publication of KR101737053B1 publication Critical patent/KR101737053B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 다이 패드 상에 실장되는 반도체 칩, 상기 반도체 칩과 전기적으로 연결되는 리드 프레임, 그리고 상기 반도체 칩과 상기 리드 프레임 간의 전기적 연결을 매개하는 금속 배선이 포함된 유연성 필름 기판을 포함한다. 상기 반도체 칩은 상기 반도체 칩 및 상기 금속 배선에 접속되는 제1 연결부재를 통해 상기 필름 기판과 전기적으로 연결된다. 상기 필름 기판은 상기 금속 배선 및 상기 리드 프레임에 접속되는 제2 연결부재를 통해 상기 리드 프레임과 전기적으로 연결된다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGES}
본 발명은 반도체에 관한 것으로, 보다 구체적으로는 반도체 패키지에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구와 실장신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨대, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속시키고 있고, 실장 신뢰성에 대한 요구는 실장 작업의 효율성 및 실장 후의 기계적 및 전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
본 발명은 종래에서 요구되는 필요성에 부응하기 위해 안출된 것으로, 본 발명의 목적은 크기가 축소된 반도체 패키지를 제공함에 있다. 본 발명의 다른 목적은 제조 비용을 줄일 수 있는 반도체 패키지를 제공함에 있다. 본 발명의 또 다른 목적은 동작 속도가 향상된 반도체 패키지를 제공함에 있다.
상기 목적을 달성할 수 있는 본 발명의 실시예에 따른 반도체 패키지는: 다이 패드 상에 실장되는 반도체 칩과; 상기 반도체 칩과 전기적으로 연결되는 리드 프레임과; 그리고 상기 반도체 칩과 상기 리드 프레임 간의 전기적 연결을 매개하는 금속 배선이 포함된 유연성 필름 기판을 포함하고, 상기 반도체 칩은 상기 반도체 칩 및 상기 금속 배선에 접속되는 제1 연결부재를 통해 상기 필름 기판과 전기적으로 연결되고, 상기 필름 기판은 상기 금속 배선 및 상기 리드 프레임에 접속되는 제2 연결부재를 통해 상기 리드 프레임과 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 필름 기판은 상기 금속 배선을 피복하는 유연한 폴리머로 포함하여 자유롭게 구부러질 수 있다.
본 실시예에 있어서, 상기 필름 기판은 상기 다이 패드와 상기 반도체 칩 사이에 배치될 수 있다.
본 실시예에 있어서, 상기 반도체 칩은 활성면은 위를 향하고 그 반대면인 비활성면은 상기 다이 패드를 향하도록 상기 다이 패드 상에 페이스 업되어 실장되고, 상기 제1 연결부재는 상기 활성면과 상기 금속 배선의 일단에 접속되는 제1 본딩 와이어를 포함하고, 상기 제2 연결부재는 상기 금속 배선의 타단과 상기 리드 프레임에 접속되는 제2 본딩 와이어 혹은 상기 금속 배선의 타단과 상기 리드 프레임 사이에 배치된 전도성 필름막을 포함할 수 있다.
본 실시예에 있어서, 상기 반도체 칩은 비활성면은 위를 향하고 그 반대면인 활성면은 상기 다이 패드를 향하도록 상기 다이 패드 상에 페이스 다운되어 실장되고, 상기 제1 연결부재는 상기 활성면과 상기 금속 배선의 일단에 접속되는 솔더볼을 포함하고, 상기 제2 연결부재는 상기 금속 배선의 타단과 상기 리드 프레임에 접속되는 본딩 와이어 혹은 상기 금속 배선의 타단과 상기 리드 프레임 사이에 배치된 전도성 필름막을 포함할 수 있다.
본 실시예에 있어서, 상기 반도체 칩은 상기 제1 연결부재가 각각 접속되는 복수개의 칩 패드들을 포함하고, 상기 복수개의 칩 패드들에 접속된 복수개의 제1 연결부재들 중 동일한 전기적 신호의 전달 경로를 제공하는 적어도 2개 이상의 칩 패드들에 접속된 적어도 2개 이상의 제1 연결부재들은 하나의 리드 프레임에 공통으로 접속할 수 있다.
본 실시예에 있어서, 상기 제1 연결부재는 상기 반도체 칩을 수직 관통하여 상기 금속 배선의 일단과 접속하는 관통전극을 포함하고, 상기 제2 연결부재는 상기 금속 배선의 타단과 상기 리드 프레임에 접속되는 본딩 와이어 혹은 상기 금속 배선의 타단과 상기 리드 프레임 사이에 배치된 전도성 필름막을 포함할 수 있다.
본 실시예에 있어서, 상기 필름 기판은 상기 다이 패드를 노출시키는 관통홀을 더 포함하고, 상기 관통홀을 통해 상기 반도체 칩과 상기 다이 패드를 전기적으로 연결하는 제3 연결부재를 더 포함할 수 있다.
본 실시예에 있어서, 상기 반도체 칩은 활성면은 위를 향하고 그 반대면인 비활성면은 상기 다이 패드를 향하도록 상기 다이 패드 상에 페이스 업되어 실장되고, 상기 제3 연결부재는 상기 관통홀 내로 연장되어 상기 활성면과 상기 다이 패드의 상면에 접속되는 본딩 와이어를 포함할 수 있다.
본 실시예에 있어서, 상기 반도체 칩은 비활성면은 위를 향하고 그 반대면인 활성면은 상기 다이 패드를 향하도록 상기 다이 패드 상에 페이스 다운되어 실장되고, 상기 제3 연결부재는 상기 관통홀 내로 연장되어 상기 활성면과 상기 다이 패드의 상면에 접속되는 솔더볼을 포함할 수 있다.
본 실시예에 있어서, 상기 반도체 칩은 수직 적층된 복수개의 칩들을 포함하고, 상기 칩들 사이에 상기 필름 기판이 더 제공될 수 있다.
본 실시예에 있어서, 상기 반도체 칩을 몰딩하는 몰딩막을 더 포함하고, 상기 리드 프레임은 상기 몰딩막에 의해 몰딩되며 상기 제2 연결부재가 접속되는 이너 리드와, 상기 이너 리드로부터 연장되어 상기 몰딩막 바깥으로 돌출된 아웃터 리드를 포함할 수 있다.
본 실시예에 있어서, 상기 반도체 칩은 상기 제1 연결부재가 접속되는 칩 패드를 포함하고, 상기 필름 기판은 상기 제1 연결부재가 접속되는 제1 기판 패드와 상기 제2 연결부재가 접속되는 제2 기판 패드를 포함할 수 있다.
본 실시예에 있어서, 상기 제1 기판 패드는 상기 제2 기판 패드에 비해 상기 반도체 칩에 더 인접하고, 상기 제2 기판 패드는 상기 제1 기판 패드에 비해 상기 리드 프레임에 더 인접할 수 있다.
상기 목적을 달성할 수 있는 본 발명의 다른 실시예에 따른 반도체 패키지는: 반도체 칩의 실장 영역을 제공하는 다이 패드와; 상기 다이 패드 상에 실장되고, 몰딩막에 의해 몰딩된 반도체 칩과; 상기 다이 패드와 상기 반도체 칩 사이에 배치되며, 금속 배선이 폴리머에 의해 피복된 유연성 필름 기판과; 상기 몰딩막에 의해 몰딩된 이너 리드와, 상기 이너 리드로부터 연장되어 상기 몰딩막 바깥으로 돌출된 아웃터 리드를 갖는 리드 프레임과; 상기 금속 배선의 일단 및 상기 반도체 칩에 접속되어 상기 반도체 칩을 상기 필름 기판에 전기적으로 연결하는 제1 연결부재와; 상기 금속 배선의 타단 및 상기 이너 리드에 접속되어 상기 필름 기판을 상기 리드 프레임에 전기적으로 연결하는 제2 연결부재와; 그리고 상기 반도체 칩과 상기 다이 패드 간에 접지 신호를 전달하는 제3 연결부재를 포함할 수 있다.
본 다른 실시예에 있어서, 상기 필름 기판은 상기 다이 패드를 노출시켜 상기 반도체 칩으로부터 상기 다이 패드까지 상기 제3 연결부재의 연장 경로를 제공하는 관통홀을 포함할 수 있다.
본 다른 실시예에 있어서, 상기 반도체 칩과 상기 금속 배선의 일단에 접속되는 제1 본딩 와이어와 제1 솔더볼과 관통전극 중 어느 하나이고, 상기 제2 연결부재는 상기 금속 배선의 타단과 상기 이너 리드에 접속되는 제2 본딩 와이어와 전도성 필름막 중 어느 하나이고, 상기 제3 연결부재는 상기 관통홀 내로 연장되어 상기 반도체 칩과 상기 다이 패드 사이에 상기 접지 신호를 제공하는 제3 본딩 와이어와 제3 솔더볼 중 어느 하나일 수 있다.
본 다른 실시예에 있어서, 상기 금속 배선은 상기 제1 및 제2 연결부재들과 접속되어 상기 제1 연결부재를 상기 제2 연결부재에 전기적으로 연결할 수 있다.
본 다른 실시예에 있어서, 상기 다이 패드는 함몰되거나 혹은 평평한 상면을 포함하는 전도성 기판일 수 있다.
상기 목적을 달성할 수 있는 본 발명의 또 다른 실시예에 따른 반도체 패키지는: 다이 패드 상에 실장된 반도체 칩과; 상기 반도체 칩을 외부 전기적 장치에 연결되는 리드 프레임과; 그리고 상기 다이 패드 상에 배치된 유연한 필름 기판을 포함하고, 상기 필름 기판은 상기 반도체 칩 및 상기 리드 프레임 각각과 전기적으로 연결되어 상기 반도체 칩과 상기 리드 프레임 간의 전기적 연결을 매개할 수 있다.
본 발명에 의하면, 반도체 칩과 리드 프레임 사이의 전기적 전달 경로를 축소시킬 수 있다. 짧은 전기적 전달 경로는 긴 전기적 전달 경로에 비해 반도체 패키지의 동작 속도 향상, 와이어 본딩 공정의 불량 감소, 본딩 와이어들간의 쇼트 현상 감소 등과 같은 전기적 특성을 향상시키는 효과가 있다. 아울러 본 발명에 의하면, 본딩 와이어의 길이 축소가 가능하므로 반도체 패키지를 축소시킬 수 있고, 공정 비용을 줄일 수 있는 효과가 있다.
도 1a는 본 발명의 실시예에 따른 반도체 패키지를 도시한 평면도이다.
도 1b는 도 1a의 I-I' 선을 절개한 단면도이다.
도 1c는 도 1a의 변형예를 도시한 단면도이다.
도 2a는 본 발명의 실시예에 따른 반도체 패키지를 도시한 평면도이다.
도 2b는 도 2a의 일부를 확대 도시한 평면도이다.
도 3 내지 8은 본 발명의 실시예들에 따른 반도체 패키지들을 도시한 단면도들이다.
도 9a는 본 발명의 실시예에 따른 반도체 패키지를 도시한 평면도이다.
도 9b는 도 9a의 Ⅱ-Ⅱ' 선을 절개한 단면도이다.
도 9c는 도 9a의 일부를 확대 도시한 평면도이다.
도 10 및 11은 본 발명의 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 12a는 본 발명의 실시예에 따른 반도체 패키지를 구비한 메모리 카드를 도시한 블록도이다.
도 12b는 본 발명의 실시예에 따른 반도체 패키지를 응용한 정보 처리 시스템을 도시한 블록도이다.
이하, 본 발명에 따른 반도체 패키지를 첨부한 도면을 참조하여 상세히 설명한다.
본 발명과 종래 기술과 비교한 이점은 첨부된 도면을 참조한 상세한 설명과 특허청구범위를 통하여 명백하게 될 것이다. 특히, 본 발명은 특허청구범위에서 잘 지적되고 명백하게 청구된다. 그러나, 본 발명은 첨부된 도면과 관련해서 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다. 도면에 있어서 동일한 참조부호는 다양한 도면을 통해서 동일한 구성요소를 나타낸다.
도 1a는 본 발명의 실시예에 따른 반도체 패키지를 도시한 평면도이다. 도 1b는 도 1a의 I-I' 선을 절개한 단면도이다. 도 1c는 도 1a의 변형예를 도시한 단면도이다.
도 1a 및 1b를 참조하면, 반도체 패키지(11)는 다이 패드(100)와, 다이 패드(100) 상에 실장되는 반도체 칩(130)과, 반도체 칩(130)과 전기적으로 연결된 리드 프레임(150)과, 반도체 칩(130)과 리드 프레임(150) 간의 전기적 연결을 구현할 수 있는 금속 배선(126)이 마련된 필름 기판(120)을 포함할 수 있다. 반도체 패키지(11)는 대체로 사각형 형태일 수 있다.
반도체 패키지(11)는 몰딩막(160)에 의해 몰딩될 수 있다. 몰딩막(160)은 가령 에폭시 몰딩 컴파운드(EMC)로 형성할 수 있다. 리드 프레임(150)의 일부(152: 이하, 이너 리드)는 몰딩막(160)에 의해 몰딩되고, 다른 일부(154: 이하, 아웃터 리드)는 몰딩막(160) 바깥으로 돌출될 수 있다. 이너 리드(152)는 반도체 칩(130)과 전기적으로 연결되고, 아웃터 리드(154)는 외부 전기장치, 가령 메인보드나 모듈 보드에 전기적으로 연결될 수 있다. 반도체 패키지(11)는 리드 프레임(150)이 네측면 모두로부터 돌출된 쿼드 플랫 패키지(Quad Flat Package)일 수 있다.
다이 패드(100)는 반도체 칩(130)이 실장되는 영역을 제공할 수 있다. 일례로, 다이 패드(100)는 구리나 철 등의 합금 재질로 구성된 대체로 사각형 모양을 가지며 네 모서리에는 타이 바(100b)가 마련되어 있을 수 있다. 다이 패드(100)의 상면(100a)은 함몰된 형태를 가질 수 있고, 반도체 칩(130)은 그 함몰된 상면(100a) 상에 실장될 수 있다. 일례로, 반도체 칩(130)은 비활성면(130b)은 아래의 다이 패드(100)를 향하고 활성면(130f)이 위를 향하는 페이스 업(face up) 상태로 실장될 수 있다. 반도체 칩(130)은 메모리 칩, 비메모리 칩 혹은 이들의 조합일 수 있다. 반도체 칩(130)의 활성면(130f)에는 칩 패드(132)가 마련되어 있을 수 있다.
반도체 칩(130)과 다이 패드(100) 사이에는 필름 기판(120)이 개재될 수 있다. 필름 기판(120)은 금속 배선(126)을 피복하는 폴리이미드와 같은 유연한 폴리머 물질로 구성되어 자유롭게 구부러질 수 있는 박막 형태의 전기 연결부재로서, 반도체 칩(130)을 리드 프레임(150)에 전기적으로 연결할 수 있다. 필름 기판(120)은 금속 배선(126)의 일단과 연결된 제1 기판 패드(122) 및 금속 배선(126)의 타단과 연결된 제2 기판 패드(124)를 포함할 수 있고, 기판 패드들(122,124)은 금속 배선(126)을 통해 서로 전기적으로 연결될 수 있다. 제1 기판 패드(122)는 반도체 칩(130)에 인접하고, 제2 기판 패드(124)는 리드 프레임(150)에 인접할 수 있다. 필름 기판(120)은 접착제(미도시)에 의해 다이 패드(100)의 상면(100a)에 부착되고, 반도체 칩(130)이 필름 기판(130) 상에 놓일 수 있다. 반도체 칩(130)과 필름 기판(130) 사이에 접착제(미도시)가 더 개재될 수 있다. 접착제는 은-에폭시(Ag epoxy) 혹은 실리콘 계열의 접착물질을 포함할 수 있다.
반도체 칩(130)과 리드 프레임(150) 간의 전기적 연결은 필름 기판(120)에 의해 구현될 수 있다. 일례로, 제1 기판 패드(122) 및 칩 패드(132)에 접속되는 제1 본딩 와이어(142)는 반도체 칩(130)을 필름 기판(120)에 전기적으로 연결하고, 제2 기판 패드(124) 및 이너 리드(152)에 접속되는 제2 본딩 와이어(144)는 필름 기판(120)을 리드 프레임(150)에 전기적으로 연결할 수 있다. 만일, 필름 기판(120)이 없는 경우 반도체 칩(130)과 리드 프레임(150) 간의 전기적 연결은 칩 패드(132) 및 이너 리드(152)에 접속되는 본딩 와이어로 구현되어야 할 것이다. 그러나, 본 실시예에 의하면 제1 기판 패드(122)와 제2 기판 패드(124) 간에는 본딩 와이어 대신 금속 배선(126)에 의해 전기적으로 연결되므로 반도체 칩(130)과 리드 프레임(150)간의 본딩 와이어의 길이를 축소시킬 수 있다. 본딩 와이어의 길이 축소는 전기적 연결 경로를 보다 짧게 만들어 신호지연(RC delay)을 방지하거나 최소화할 수 있어 반도체 패키지(11)의 동작 속도를 보다 빠르게 할 수 있고, 본딩 와이어 공정의 불량률 및 제조비용을 감소시킬 수 있으며, 본딩 와이어들 간의 쇼트를 방지할 수 있다.
다른 예로, 도 1c에 도시된 바와 같이, 반도체 칩(130)과 필름 기판(120) 간의 전기적 연결은 본딩 와이어(도 1b의 142)에 의하지 아니하고 반도체 칩(130)을 수직 관통하는 관통전극(146)에 의해 구현될 수 있다. 관통전극(146)은 직접 혹은 솔더 범프(149)의 매개하에 필름 기판(120)과 전기적으로 연결될 수 있다. 반도체 칩(130)은 활성면(130f)이 위를 향하도록 페이스 업되거나 혹은 활성면(130f)이 아래를 향하도록 페이스 다운되어 다이 패드(100) 상에 실장될 수 있다. 필름 기판(120)과 이너 리드(152) 간의 전기적 연결은 본딩 와이어(144) 혹은 전도성 필름막(도 4의 180)을 통해서 이루어질 수 있다.
도 2a는 본 발명의 실시예에 따른 반도체 패키지를 도시한 평면도이고, 도 2b는 도 2a의 일부(1)를 확대 도시한 평면도이다.
도 2a 및 2b를 참조하면, 반도체 패키지(12)에 있어서 반도체 패키지(11)와 다르게 리드 프레임(150)의 수를 축소시킬 수 있다. 예컨대, 칩 패드들(132) 중에서 동일한 전기적 신호용으로 사용되는 적어도 2개 이상의 칩 패드들(132a)에 접속된 제1 본딩 와이어들(142)은 하나의 제1 기판 패드(122)에 공통으로 접속될 수 있다. 따라서, 동일한 전기적 신호용으로 사용되는 복수개의 칩 패드들(132a)은 하나의 금속 배선(126)에 연결되어 결국 하나의 리드 프레임(150)에 전기적으로 연결될 수 있다. 이와 같이, 동일 신호용으로 사용되는 칩 패드들(132a)은 하나의 리드 프레임(150)에 연결되므로, 리드 프레임(150)의 수가 줄어들 수 있다. 일례로, M 개(예: 52)의 칩 패드들(132) 중에서 N 개(예: 20)의 칩 패드들(132a)이 파워(혹은 접지) 신호용으로 사용되는 경우, 리드 프레임(150)은 M 개에서 M-N 개(예: 36)로 줄어들 수 있다. 이에 따라 반도체 패키지(12)의 크기를 축소시킬 수 있다. 상기 구성은 본 명세서에 개시된 모든 실시예들에 적용될 수 있다. 이외는 도 1a의 반도체 패키지(11)와 동일 유사하게 구성될 수 있다.
도 3 내지 8은 본 발명의 실시예들에 따른 반도체 패키지들을 도시한 단면도들이다. 이하에선 도 1a의 반도체 패키지와 상이한 점에 대해서 중점적으로 설명하기로 한다. 이하에 개시된 구별되는 특징은 본 명세서에 개시된 모든 실시예에 적용될 수 있다.
도 3을 참조하면, 반도체 패키지(13)에 있어서 반도체 칩(130)은 비활성면(130b)은 위를 향하고 활성면(130f)은 아래의 다이 패드(100)를 향하도록 페이스 다운(face down)되어 실장될 수 있다. 필름 기판(120)과 반도체 칩(130)은 솔더볼(170)을 통해서 서로 전기적으로 연결될 수 있고, 필름 기판(120)과 이너 리드(152)는 본딩 와이어(144)를 통해 서로 전기적으로 연결될 수 있다. 본 실시예에 의하면, 반도체 칩(130)과 필름 기판(120) 사이에 본딩 와이어를 형성할 필요가 없으며, 본딩 와이어에 비해 보다 짧은 전기적 신호의 전달 경로가 가능해지므로 반도체 패키지(13)의 동작 속도가 향상될 수 있다.
도 4를 참조하면, 반도체 패키지(14)에 있어서 반도체 칩(130)은 다이 패드(100) 상에 페이스 업 상태로 실장되고, 반도체 칩(130)과 필름 기판(120)은 본딩 와이어(142)를 통해 서로 전기적으로 연결되고, 필름 기판(120)과 이너 리드(152)는 전도성 필름막(180)에 의해 서로 전기적으로 연결될 수 있다. 전도성 필름막(180)과 다이 패드(100) 사이에 접착제가 개재될 수 있다. 필름 기판(120)은 유연성이 있으므로 다이 패드(100)의 함몰된 상면(100a)의 형태에 부합하게 변형되어 부착될 수 있다. 본 실시예에 의하면, 필름 기판(120)과 리드 프레임(150) 사이에 본딩 와이어를 형성할 필요가 없으며, 도 3의 반도체 패키지(13)와 마찬가지로 동작 속도가 향상될 수 있다.
도 5를 참조하면, 반도체 패키지(15)는 평평한 상면(100b)을 가지는 다이 패드(100)를 포함할 수 있다. 필름 기판(120)은 이너 리드(152)까지 평평하게 펼쳐질 수 있고, 전도성 필름막(180)에 의해 이너 리드(152)와 전기적으로 연결될 수 있다. 본 실시예에 의하면, 필름 기판(120) 내부의 금속 배선(도 1a의 126)이 구부러지지 않을 수 있어 금속 배선의 구부러짐에 의해 유발될 수 있는 필름 기판(120)의 손상을 방지할 수 있다.
도 6을 참조하면, 반도체 패키지(16)는 평평한 상면(100b)을 가지는 다이 패드(100) 상에 페이스 다운되어 실장된 반도체 칩(130)을 포함할 수 있다. 필름 기판(120)은 이너 리드(152)까지 평평하게 펼쳐져 전도성 필름막(180)에 의해 이너 리드(152)와 전기적으로 연결될 수 있다. 반도체 칩(130)과 필름 기판(120)은 솔더볼(170)을 통해 서로 전기적으로 연결될 수 있다. 본 실시예에 의하면, 본딩 와이어를 전혀 형성할 필요가 없어 본딩 공정을 스킵할 수 있다. 반도체 패키지(160)는 플립칩 본딩 구조를 가지므로 본딩 와이어 구조에 비해 보다 빠르게 동작할 수 있다.
도 7을 참조하면, 반도체 패키지(17)는 다이 패드(100) 상에 복수개, 가령 제1 반도체 칩(130) 및 제2 반도체 칩(135)이 실장된 멀티칩 패키지(MCP)일 수 있다. 반도체 칩들(130,135)은 동종 혹은 이종 칩일 수 있다. 일례로, 반도체 칩들(130,135)은 모두 메모리 칩 혹은 비메모리 칩일 수 있다. 다른 예로, 반도체 칩들(130,135) 중 어느 하나는 메모리 칩이고 다른 하나는 비메모리 칩일 수 있다. 제1 반도체 칩(130)과 리드 프레임(150) 간의 전기적 연결은 도 1a와 동일 유사할 수 있다. 제2 반도체 칩(135)과 리드 프레임(150) 역시 도 1a와 동일 유사할 수 있다. 예컨대, 제1 반도체 칩(130) 상에 제2 반도체 칩(135)이 적층되고, 제1 반도체 칩(130)과 제2 반도체 칩(135) 사이에 제2 필름 기판(125)이 개재될 수 있다. 제2 반도체 칩(135)은 제3 본딩 와이어(143)에 의해 제2 필름 기판(125)과 전기적으로 연결되고, 제2 필름 기판(125)은 제4 본딩 와이어(145)에 의해 이너 리드(152)와 전기적으로 연결될 수 있다. 제2 필름 기판(125)과 제1 반도체 칩(130)은 제5 본딩 와이어(147)의 매개하에 서로 전기적으로 연결될 수 있다. 따라서, 제2 반도체 칩(135)은 제5 본딩 와이어(147)를 통해 제1 반도체 칩(130)과 전기적으로 연결될 수 있다.
도 8을 참조하면, 반도체 패키지(18)는 다이 패드(100) 상에 이종의 반도체 칩들(130,136,138)이 실장되어 하나의 시스템을 구성할 수 있는 시스템-인-패키지(SIP)일 수 있다. 예컨대, 다이 패드(100) 상에 제1 기능(예: 통신 기능)을 갖는 제1 반도체 칩(130)과 제2 기능(예: 중앙 처리 기능)을 갖는 제2 반도체 칩(136)이 실장되고, 제1 반도체 칩(130) 상에 제3 기능(예: 메모리 기능)을 갖는 제3 반도체 칩(138)이 적층될 수 있다. 다이 패드(100) 상에는 제1 필름 기판(120)이 부착될 수 있고, 제1 반도체 칩(130)과 제3 반도체 칩(125) 사이에 제2 필름 기판(125)이 개재될 수 있다. 반도체 칩들(130,136,138) 간의 전기적 연결 및/또는 반도체 칩들(130,136,138)과 리드 프레임(150) 간의 전기적 연결은 복수개의 본딩 와이어(140)를 통해 이루어질 수 있다.
도 9a는 본 발명의 실시예에 따른 반도체 패키지를 도시한 평면도이고, 도 9b는 도 9a의 Ⅱ-Ⅱ' 선을 절개한 단면도이다. 도 9c는 도 9a의 일부(2)를 확대 도시한 평면도이다.
도 9a 및 9b를 참조하면, 반도체 패키지(21)는 다이 패드(200)의 상면(200a) 상에 반도체 칩(230)이 페이스 업 상태로 실장되고, 다이 패드(200)의 상면(200a)과 반도체 칩(230) 사이에 배치된 필름 기판(220)의 매개하에 반도체 칩(230)과 리드 프레임(250)이 전기적으로 연결되고, 몰딩막(260)에 의해 몰딩된 쿼드 플랫 패키지(QFP)일 수 있다.
다이 패드(200)는 네모서리 각각에 타이 바(200b)가 달려있는 대체로 사각형 외관을 가지며, 함몰된 상면(200a)을 가질 수 있다. 다른 예로, 다이 패드(200)의 상면(200a)은 도 5에 도시된 바와 동일 유사하게 평평할 수 있다. 리드 프레임(250)은 몰딩막(260)에 몰딩되고 반도체 칩(230)과 전기적으로 연결되는 이너 리드(252)와, 이너 리드(252)로부터 연장되고 몰딩막(260) 바깥으로 돌출되어 외부 전기적 장치와 접속되는 아웃터 리드(254)로 구분될 수 있다.
반도체 칩(230)과 필름 기판(220)은 제1 본딩 와이어(242)에 의해 서로 전기적으로 연결되고, 필름 기판(220)과 리드 프레임(250)은 제2 본딩 와이어(244)에 의해 서로 전기적으로 연결될 수 있다. 제1 본딩 와이어(242)는 반도체 칩(230)의 활성면(230f)에 형성된 칩 패드(232)와, 필름 기판(220)에 마련된 제1 기판 패드(222)와 접속될 수 있다. 제2 본딩 와이어(244)는 필름 기판(220)에 마련된 제2 기판 패드(224)와, 리드 프레임(250)의 이너 리드(252)와 접속될 수 있다. 제1 기판 패드(222) 및 제2 기판 패드(224)는 필름 기판(220)의 내부에 매립된 금속 배선(226)을 통해 서로 전기적으로 연결될 수 있다. 따라서, 반도체 칩(220)은 제1 본딩 와이어(242)와 금속 배선(256)과 제2 본딩 와이어(244)를 통해 리드 프레임(250)과 전기적으로 연결될 수 있다. 본 실시예에 의하면, 다이 패드(200)는 반도체 칩(230)이 실장되는 장소를 제공하는 것 이외에 접지판으로 활용될 수 있다.
도 9c를 도 9a 및 9b와 같이 참조하면, 반도체 패키지(21)는 필름 기판(220)을 관통하여 다이 패드(200)와 반도체 칩(230)을 전기적으로 연결하는 제3 본딩 와이어(249)를 포함할 수 있다. 제3 본딩 와이어(249)는 접지 신호의 전달 경로로 제공되므로써 다이 패드(200)는 접지판으로도 활용될 수 있다. 예컨대, 필름 기판(220)은 다이 패드(200)의 상면(200a)을 노출시는 관통홀(290)을 포함할 수 있다. 복수개의 칩 패드들(232) 중 일부(232a)는 접지 신호용으로 사용될 수 있다. 제3 본딩 와이어(249)는 그 일단이 다이 패드(200)의 상면(200a)에 접속되고, 관통홀(290)을 관통하도록 연장되어 그 타단이 반도체 칩(230)의 접지 패드(232a)에 접속될 수 있다.
도 10 및 11은 본 발명의 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 10을 참조하면, 반도체 패키지(22)는 다이 패드(200) 상에 플립칩 본딩된 반도체 칩(230)을 포함할 수 있다. 가령, 반도체 칩(230)은 비활성면(230b)이 위를 향하고 활성면(230f)은 다이 패드(200)의 상면(200a)을 바라보도록 페이스 다운되어 다이 패드(200)의 상면(200a)에 실장될 수 있다. 다이 패드(200)는 함몰된 상면(200a)을 가질 수 있다. 반도체 칩(230)은 솔더볼(270)을 통해 필름 기판(220)과 전기적으로 연결되고, 필름 기판(220)과 이너 리드(252)에 접속되는 본딩 와이어(244)를 통해 리드 프레임(250)과 전기적으로 연결될 수 있다. 필름 기판(230)에는 다이 패드(200)의 상면(200a)을 노출시키는 관통홀(290)을 포함하고, 반도체 칩(230)과 다이 패드(200) 사이에 접지 신호의 전달 경로를 제공하는 접지 신호용 솔더볼(280)이 관통홀(290)에 삽입될 수 있다. 본 실시예에 의하면, 다이 패드(220)가 반도체 칩(230)의 실장 영역을 제공할뿐만 아니라 접지판으로 활용될 수 있다.
도 11을 참조하면, 반도체 패키지(23)는 평평한 상면(200b)을 가지는 다이 패드(200) 상에 페이스 다운되어 실장된 반도체 칩(230)을 포함할 수 있다. 필름 기판(220)은 이너 리드(252)까지 평평하게 펼쳐지고 전도성 필름막(280)에 의해 이너 리드(252)와 전기적으로 연결될 수 있다. 이외는 도 10의 반도체 패키지(22)와 동일 유사하게 구성될 수 있다. 본 실시예에 의하면, 반도체 패키지(23)는 본딩 와이어를 사용하지 않으므로 보다 빠른 속도로 동작할 수 있다.
도 12a는 본 발명의 실시예에 따른 반도체 패키지를 구비한 메모리 카드를 도시한 블록도이다. 도 12b는 본 발명의 실시예에 따른 반도체 패키지를 응용한 정보 처리 시스템을 도시한 블록도이다.
도 12a를 참조하면, 상술한 본 발명의 실시예들에 따른 반도체 패키지를 포함하는 반도체 메모리(1210)는 메모리 카드(1200)에 응용될 수 있다. 일례로, 메모리 카드(1200)는 호스트와 메모리(1210) 간의 제반 데이터 교환을 제어하는 메모리 컨트롤러(1220)를 포함할 수 있다. 에스램(1221)은 중앙처리장치(1222)의 동작 메모리로서 사용될 수 있다. 호스트 인터페이스(1223)는 메모리 카드(1200)와 접속되는 호스트의 데이터 교환 프로토콜을 구비할 수 있다. 오류 수정 코드(1224)는 메모리(1210)로부터 독출된 데이터에 포함되는 오류를 검출 및 정정할 수 있다. 메모리 인터페이스(1225)는 메모리(1210)와 인터페이싱한다. 중앙처리장치(1222)는 메모리 컨트롤러(1220)의 데이터 교환을 위한 제반 제어 동작을 수행할 수 있다.
도 12b를 참조하면, 정보 처리 시스템(1300)은 본 발명의 실시예에 따른 반도체 패키지를 구비한 메모리 시스템(1310)을 포함할 수 있다. 정보 처리 시스템(1300)은 모바일 기기나 컴퓨터 등을 포함할 수 있다. 일례로, 정보 처리 시스템(1300)은 메모리 시스템(1310)과 각각 시스템 버스(1360)에 전기적으로 연결된 모뎀(1320), 중앙처리장치(1330), 램(1340), 유저인터페이스(1350)를 포함할 수 있다. 메모리 시스템(1310)은 메모리(1311)와 메모리 컨트롤러(1312)를 포함하며, 도 12a의 메모리 카드(1200)와 실질적으로 동일하게 구성될 수 있다. 이러한 메모리 시스템(1310)에는 중앙처리장치(1330)에 의해서 처리된 데이터 또는 외부에서 입력된 데이터가 저장될 수 있다. 정보 처리 시스템(1300)은 메모리 카드, 반도체 디스크 장치(Solid State Disk), 카메라 이미지 프로세서(Camera Image Sensor) 및 그 밖의 응용 칩셋(Application Chipset)으로 제공될 수 있다. 일례로, 메모리 시스템(1310)은 반도체 디스크 장치(SSD)로 구성될 수 있으며, 이 경우 정보 처리 시스템(1300)은 대용량의 데이터를 메모리 시스템(1310)에 안정적으로 그리고 신뢰성있게 저장할 수 있다.
이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 다이 패드 상에 실장되는 반도체 칩과;
    상기 반도체 칩과 전기적으로 연결되는 리드 프레임과; 그리고
    상기 반도체 칩과 상기 리드 프레임 간의 전기적 연결을 매개하는, 금속 배선이 포함된 유연성 필름 기판을 포함하고,
    상기 반도체 칩은 상기 반도체 칩 및 상기 금속 배선에 접속되는 제1 연결부재를 통해 상기 필름 기판과 전기적으로 연결되고,
    상기 필름 기판은 상기 금속 배선 및 상기 리드 프레임에 접속되는 제2 연결부재를 통해 상기 리드 프레임과 전기적으로 연결되는 반도체 패키지.
  2. 제1항에 있어서,
    상기 필름 기판은 상기 금속 배선을 피복하는 유연한 폴리머로 포함하여 자유롭게 구부러지는 반도체 패키지.
  3. 제2항에 있어서,
    상기 필름 기판은 상기 다이 패드와 상기 반도체 칩 사이에 배치되는 반도체 패키지.
  4. 제1항에 있어서,
    상기 반도체 칩은 활성면은 위를 향하고 그 반대면인 비활성면은 상기 다이 패드를 향하도록 상기 다이 패드 상에 페이스 업되어 실장되고,
    상기 제1 연결부재는 상기 활성면과 상기 금속 배선의 일단에 접속되는 제1 본딩 와이어를 포함하고, 상기 제2 연결부재는 상기 금속 배선의 타단과 상기 리드 프레임에 접속되는 제2 본딩 와이어 혹은 상기 금속 배선의 타단과 상기 리드 프레임 사이에 배치된 전도성 필름막을 포함하는 반도체 패키지.
  5. 제1항에 있어서,
    상기 반도체 칩은 비활성면은 위를 향하고 그 반대면인 활성면은 상기 다이 패드를 향하도록 상기 다이 패드 상에 페이스 다운되어 실장되고,
    상기 제1 연결부재는 상기 활성면과 상기 금속 배선의 일단에 접속되는 솔더볼을 포함하고, 상기 제2 연결부재는 상기 금속 배선의 타단과 상기 리드 프레임에 접속되는 본딩 와이어 혹은 상기 금속 배선의 타단과 상기 리드 프레임 사이에 배치된 전도성 필름막을 포함하는 반도체 패키지.
  6. 제1항에 있어서,
    상기 반도체 칩은 상기 제1 연결부재가 각각 접속되는 복수개의 칩 패드들을 포함하고, 상기 복수개의 칩 패드들에 접속된 복수개의 제1 연결부재들 중 동일한 전기적 신호의 전달 경로를 제공하는 적어도 2개 이상의 칩 패드들에 접속된 적어도 2개 이상의 제1 연결부재들은 하나의 리드 프레임에 공통으로 접속하는 반도체 패키지.
  7. 제1항에 있어서,
    상기 제1 연결부재는 상기 반도체 칩을 수직 관통하여 상기 금속 배선의 일단과 접속하는 관통전극을 포함하고, 상기 제2 연결부재는 상기 금속 배선의 타단과 상기 리드 프레임에 접속되는 본딩 와이어 혹은 상기 금속 배선의 타단과 상기 리드 프레임 사이에 배치된 전도성 필름막을 포함하는 반도체 패키지.
  8. 제1항에 있어서,
    상기 필름 기판은 상기 다이 패드를 노출시키는 관통홀을 더 포함하고, 상기 관통홀을 통해 상기 반도체 칩과 상기 다이 패드를 전기적으로 연결하는 제3 연결부재를 더 포함하는 반도체 패키지.
  9. 제8항에 있어서,
    상기 반도체 칩은 활성면은 위를 향하고 그 반대면인 비활성면은 상기 다이 패드를 향하도록 상기 다이 패드 상에 페이스 업되어 실장되고,
    상기 제3 연결부재는 상기 관통홀 내로 연장되어 상기 활성면과 상기 다이 패드의 상면에 접속되는 본딩 와이어를 포함하는 반도체 패키지.
  10. 제8항에 있어서,
    상기 반도체 칩은 비활성면은 위를 향하고 그 반대면인 활성면은 상기 다이 패드를 향하도록 상기 다이 패드 상에 페이스 다운되어 실장되고,
    상기 제3 연결부재는 상기 관통홀 내로 연장되어 상기 활성면과 상기 다이 패드의 상면에 접속되는 솔더볼을 포함하는 반도체 패키지.
KR1020100139993A 2010-12-31 2010-12-31 반도체 패키지 KR101737053B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100139993A KR101737053B1 (ko) 2010-12-31 2010-12-31 반도체 패키지
US13/244,326 US8823185B2 (en) 2010-12-31 2011-09-24 Semiconductor packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100139993A KR101737053B1 (ko) 2010-12-31 2010-12-31 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20120077877A true KR20120077877A (ko) 2012-07-10
KR101737053B1 KR101737053B1 (ko) 2017-05-18

Family

ID=46380033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100139993A KR101737053B1 (ko) 2010-12-31 2010-12-31 반도체 패키지

Country Status (2)

Country Link
US (1) US8823185B2 (ko)
KR (1) KR101737053B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120281113A1 (en) * 2011-05-06 2012-11-08 Raytheon Company USING A MULTI-CHIP SYSTEM IN A PACKAGE (MCSiP) IN IMAGING APPLICATIONS TO YIELD A LOW COST, SMALL SIZE CAMERA ON A CHIP
US9230890B2 (en) 2012-04-27 2016-01-05 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US10204842B2 (en) 2017-02-15 2019-02-12 Texas Instruments Incorporated Semiconductor package with a wire bond mesh
KR20220007444A (ko) 2020-07-10 2022-01-18 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
US11652029B2 (en) * 2021-06-28 2023-05-16 Monolithic Power Systems, Inc. 3-D package structure for isolated power module and the method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365409A (en) * 1993-02-20 1994-11-15 Vlsi Technology, Inc. Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe
JP2917868B2 (ja) * 1995-07-31 1999-07-12 日本電気株式会社 半導体装置およびその製造方法
KR20050079325A (ko) 2004-02-05 2005-08-10 주식회사 하이닉스반도체 반도체 패키지
KR20060006397A (ko) 2004-07-16 2006-01-19 주식회사 하이닉스반도체 반도체 패키지
JP4268607B2 (ja) * 2005-09-30 2009-05-27 富士通マイクロエレクトロニクス株式会社 半導体装置に配設される中継部材及び半導体装置
JP2007241999A (ja) * 2006-02-08 2007-09-20 Semiconductor Energy Lab Co Ltd 半導体装置
JP2008192660A (ja) * 2007-02-01 2008-08-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR101737053B1 (ko) 2017-05-18
US20120168918A1 (en) 2012-07-05
US8823185B2 (en) 2014-09-02

Similar Documents

Publication Publication Date Title
US8026584B2 (en) Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof
JP5320611B2 (ja) スタックダイパッケージ
KR101623880B1 (ko) 반도체 패키지
US7719094B2 (en) Semiconductor package and manufacturing method thereof
US8384200B2 (en) Semiconductor device assemblies including face-to-face semiconductor dice and systems including such assemblies
KR20120110451A (ko) 반도체 패키지
US8193637B2 (en) Semiconductor package and multi-chip package using the same
KR20120001340A (ko) 임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지
KR20110083969A (ko) 반도체 패키지 및 그 제조 방법
KR101563630B1 (ko) 반도체 패키지
US20080157302A1 (en) Stacked-package quad flat null lead package
KR100702970B1 (ko) 이원 접속 방식을 가지는 반도체 패키지 및 그 제조 방법
US9082686B2 (en) Semiconductor package
KR101737053B1 (ko) 반도체 패키지
US9373574B2 (en) Semiconductor packages and methods of forming the same
US20190198411A1 (en) Semiconductor device
TW201622092A (zh) 包含複數個堆疊晶片之半導體封裝
US7977779B2 (en) Mountable integrated circuit package-in-package system
KR20080067891A (ko) 멀티 칩 패키지
CN209766418U (zh) 一种高性能弹性计算的封装芯片
KR20080020372A (ko) 듀얼 다이 패키지
KR20110105161A (ko) 반도체 패키지
US20220352110A1 (en) Semiconductor package structure having interposer substrate, and stacked semiconductor package structure including the same
JP2001085604A (ja) 半導体装置
US20100264540A1 (en) IC Package Reducing Wiring Layers on Substrate and Its Carrier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant