KR20120036948A - 광전 변환 장치 - Google Patents

광전 변환 장치 Download PDF

Info

Publication number
KR20120036948A
KR20120036948A KR1020127000342A KR20127000342A KR20120036948A KR 20120036948 A KR20120036948 A KR 20120036948A KR 1020127000342 A KR1020127000342 A KR 1020127000342A KR 20127000342 A KR20127000342 A KR 20127000342A KR 20120036948 A KR20120036948 A KR 20120036948A
Authority
KR
South Korea
Prior art keywords
layer
photoelectric conversion
electrode layer
gas
type semiconductor
Prior art date
Application number
KR1020127000342A
Other languages
English (en)
Other versions
KR101286904B1 (ko
Inventor
다다히로 오미
Original Assignee
고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 filed Critical 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠
Publication of KR20120036948A publication Critical patent/KR20120036948A/ko
Application granted granted Critical
Publication of KR101286904B1 publication Critical patent/KR101286904B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/052—Cooling means directly associated or integrated with the PV cell, e.g. integrated Peltier elements for active cooling or heat sinks directly associated with the PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 과제는, 방열 기구를 형성한 구조에 적합한 패시베이션층을 갖는 광전 변환 장치를 제공하는 것에 있는, 본 발명의 광전 변환 장치 (1) 는, 제 1 전극층 (20), a-Si (비정질 실리콘) 에 의해 형성된 닙 구조를 구비한 단일 발전 적층체 (22), 및, 당해 발전 적층체 (22) 상에, 니켈층 (24) 을 개재하여 성막된 Al 의 제 2 전극층 (26) 을 갖고 있다. 제 2 전극층 (26) 상에는 SiCN 을 함유하는 재료로 구성된 패시베이션층 (28) 이 형성된다. 패시베이션층 (28) 상에는, 접착제층 (29) 을 개재하여 히트 싱크 (30) (예를 들어 Al 에 의해 형성) 가 장착되어 있다.

Description

광전 변환 장치{PHOTOELECTRIC CONVERSION DEVICE}
본 발명은 광전 변환 장치에 관한 것이다.
최근, 화력 혹은 수력의 대체 에너지로서 태양광 에너지를 사용하는 것이 제창되고 있다. 이 때문에, 태양광 에너지를 전기 에너지로 변환하는 광전 변환 소자에 의해 구성된 태양 전지에 대한 기대는, 매우 커졌다.
이와 같은 상황하에, 실리콘계, 화합물계, 및 유기물계인 것 등, 여러 가지의 태양 전지 혹은 광전 변환 소자가 제안되어 있다.
또한, 이 종류의 태양 전지 중에서도, 실리콘계의 태양 전지는, 지구상의 자원으로서 대량으로 존재하고 있는 실리콘을 원료로 하고 있기 때문에, 다른 화합물계 및 유기물계 태양 전지와 비교하여, 자원 고갈 등의 문제는 생기지 않을 것이라고 생각된다.
또, 실리콘계 태양 전지 중, 비정질형 실리콘 태양 전지는, 비정질 실리콘 (a-Si) 막의 막두께를 다른 단결정형 및 다결정형 실리콘 태양 전지와 비교하여 1/100 이하로 할 수 있기 때문에, 대전력 및 대면적의 태양 전지를 현실적으로 저비용으로 제조하는 데에 적합하다.
그러나, 비정질형 실리콘 태양 전지의 에너지 변환 효율은 6 ％ 정도이고, 20 ％ 정도의 에너지 변환 효율을 갖는 단결정형 및 다결정형 실리콘 태양 전지와 비교하여 현저히 낮고, 또한 비정질형 실리콘 태양 전지의 에너지 변환 효율은, 대면적이 될수록 저하된다는 결점이 지적되고 있다.
본 발명자들은, 먼저, 특허문헌 1 에 있어서, 6 ％ 를 초과하는 에너지 변환 효율을 갖는 비정질형 실리콘 태양 전지 혹은 광전 변환 소자를 제안하였다. 제안된 비정질형 실리콘 태양 전지 혹은 광전 변환 소자는, 투명 전극에 의해 형성된 제 1 전극층, 제 2 전극층, 제 1 전극층과 제 2 전극층 사이에 형성된 1 개 또는 복수의 발전 적층체를 포함하고, 발전 적층체는, 제 1 전극층에 접촉하여 형성된 n 형 비정질 반도체층 (특히, n 형 비정질 실리콘층), 제 2 전극층에 접촉하여 형성된 p 형 비정질 반도체층 (특히, p 형 비정질 실리콘층), 및, n 형 비정질 반도체층과 p 형 반도체층 사이에 형성된 i 형 반도체층 (i 형 실리콘층) 을 구비한 소위 닙 (nip) 구조를 갖고 있다.
변환 효율을 높이기 위해서, 실리콘 소비량이 비교적 적은 미결정 실리콘 (μC-Si) 에 의한 닙 구조의 발광 적층체를 사용하는 것도 제안되어 있다 (특허문헌 2).
또한, 특허문헌 1 에 기재된 비정질형 태양 전지 혹은 광전 변환 소자는, n 형 비정질 반도체층인 n 형 비정질 실리콘층과 접촉하는 제 1 전극층으로서 에너지 장벽이 낮은 n+ 형 ZnO 를 사용한 투명 전극을 채용하고 있다.
일본 특허출원 2008-315888호 일본 공개특허공보 2003-142712호
특허문헌 1 에 개시된 비정질형 태양 전지 혹은 광전 변환 소자는, 양산성이 풍부함과 함께, 10 ％ 이상의 에너지 변환 효율을 달성할 수 있다. 또한, 자원적으로 고갈 등의 문제가 없는 실리콘 및 아연 재료에 의해 구성되어 있기 때문에, 향후, 태양 전지를 대규모로 또한 대량으로 생산할 수도 있다고 기대되고 있다. 이하에서는, 설명의 간략화를 위해서, 태양 전지 및/또는 광전 변환 소자를 함유하는 발전 구조를 집합적으로 광전 변환 장치로 총칭하는 것으로 한다.
여기서, 광전 변환 장치는, 일반적으로 온도가 높아질수록 발전 효율이 낮아진다는 특성을 갖고 있다. 1 ℃ 온도가 오르면, 예를 들어 a-Si 태양 전지에서는 효율이 0.22 ％ 감소하고, 단결정 Si 태양 전지에서는 0.45 ％ 효율이 감소한다.
그 때문에, 광전 변환 장치는 일방의 전극층측에 금속제의 히트 싱크 등의 방열 기구를 형성하는 경우가 있다.
이 때, 전극층에는, 전극층의 산화, 반도체층으로부터의 원소의 확산, 히트 싱크 등의 다른 부재와의 도통 등을 방지하기 위해서, 패시베이션층 (보호층) 을 형성할 필요가 있는데, 패시베이션층에는 이들을 방지할 뿐만 아니라, 그 자체의 강도가 요구되고, 또, 방열의 방해가 되지 않는 물성도 요구된다.
본 발명은, 이러한 점을 감안하여 이루어진 것으로, 그 기술적 과제는, 방열 기구를 형성한 구조에 적절한 패시베이션층을 갖는 광전 변환 장치를 제공하는 것에 있다.
상기한 과제를 해결하기 위해서, 본 발명의 제 1 양태에 의하면, 입사광의 에너지를 전기 에너지로 변환하는 광전 변환 소자와, 상기 광전 변환 소자에 형성된 방열부를 갖고, 상기 광전 변환 소자는, 상기 방열부와 접촉하는 부분에 형성되고, SiCN 을 함유하는 재료로 구성된 패시베이션층을 갖는 것을 특징으로 하는 광전 변환 장치가 얻어진다.
본 발명의 제 2 양태에 의하면, 상기 광전 변환 소자는, 제 1 전극층과, 제 2 전극층과, 상기 제 1 및 제 2 전극층 사이에 형성된 1 개 또는 복수의 발전 적층체를 포함하고, 상기 발전 적층체는, p 형 반도체층과, 당해 p 형 반도체층에 접촉하여 형성된 i 형 반도체층과, 상기 i 형 반도체층에 접촉하여 형성된 n 형 반도체층을 포함하고, 상기 패시베이션층은 상기 제 2 전극층에 형성되어 있는 것을 특징으로 하는 제 1 양태에 기재된 광전 변환 장치가 얻어진다.
본 발명의 제 3 양태에 의하면, 상기 제 1 전극층은 투명 전극인 것을 특징으로 하는 제 2 양태에 기재된 광전 변환 장치가 얻어진다.
본 발명의 제 4 양태에 의하면, 상기 발전 적층체의 상기 i 형 반도체층은, 결정 실리콘, 미결정 비정질 실리콘, 및, 비정질 실리콘 중 어느 것에 의해 형성되어 있는 것을 특징으로 하는 제 1 ? 3 중 어느 하나의 양태에 기재된 광전 변환 장치가 얻어진다.
본 발명의 제 5 양태에 의하면, 상기 제 1 전극층은 상기 n 형 반도체층이 접촉하는 부분이 n 형의 ZnO 를 함유하고, 상기 제 1 전극층에 접촉하는 상기 n 형 반도체층은 비정질 실리콘에 의해 형성되어 있는 것을 특징으로 하는 제 1 ? 4 중 어느 하나의 양태에 기재된 광전 변환 장치가 얻어진다.
본 발명의 제 6 양태에 의하면, 상기 제 2 전극층에 접촉하는 상기 p 형 반도체층은 비정질 실리콘에 의해 형성되어 있고, 상기 제 2 전극층 중 적어도 상기 p 형 반도체층이 접촉하는 부분에는, 니켈 (Ni) 을 함유하는 층이 형성되어 있는 것을 특징으로 하는 제 1 ? 5 중 어느 하나의 양태에 기재된 광전 변환 장치가 얻어진다.
본 발명의 제 7 양태에 의하면, 상기 방열부는, Al 을 함유하는 재료로 구성된 히트 싱크인 것을 특징으로 하는 제 1 ? 6 중 어느 하나의 양태에 기재된 광전 변환 장치가 얻어진다.
본 발명의 제 8 양태에 의하면, 상기 SiCN 은, 질화규소 (Si3N4) 에 C 를 2 원자％ ? 40 원자％ 첨가시킨 조성을 갖는 것을 특징으로 하는 제 1 ? 7 중 어느 하나의 양태에 기재된 광전 변환 장치가 얻어진다.
본 발명에 있어서는, 방열 기구를 형성한 구조에 적합한 패시베이션층을 갖는 광전 변환 장치를 제공할 수 있다.
도 1 은 광전 변환 장치 (1) 의 단면도이다.
도 2a 는 광전 변환 소자 (10) 의 제조 방법을 설명하는 도면이다.
도 2b 는 광전 변환 소자 (10) 의 제조 방법을 설명하는 도면이다.
도 2c 는 광전 변환 소자 (10) 의 제조 방법을 설명하는 도면이다.
도 2d 는 광전 변환 소자 (10) 의 제조 방법을 설명하는 도면이다.
도 2e 는 광전 변환 소자 (10) 의 제조 방법을 설명하는 도면이다.
도 2f 는 광전 변환 소자 (10) 의 제조 방법을 설명하는 도면이다.
도 2g 는 광전 변환 소자 (10) 의 제조 방법을 설명하는 도면이다.
도 2h 는 광전 변환 소자 (10) 의 제조 방법을 설명하는 도면이다.
도 3 은 패시베이션층 (28) 을 형성할 때의 조건과 형성된 패시베이션층 (28) 의 물성의 관계를 나타내는 도면이다.
도 1 을 참조하여, 본 발명의 실시형태에 관련된 광전 변환 장치를 설명한다. 도시된 광전 변환 장치 (1) 는, 복수의 광전 변환 소자 (10) 와, 광전 변환 소자 (10) 에 형성된 방열부로서의 히트 싱크 (30) 를 포함하고, 복수의 광전 변환 소자 (10) 를 접속시킴으로써 태양 전지를 구성하고 있다. 도시된 광전 변환 소자 (10) 는, 가드 유리 (12), 당해 가드 유리 (12) 상에 설치되는 유리 기판 (14), 및 유리 기판 (14) 상에 형성된 나트륨 배리어층 (16) 을 포함하는 기체 (100) 상에 형성되어 있다.
이 예에서는, 유리 기판 (14) 은 Na 를 함유하는 염가의 소다 유리에 의해 형성되어 있고, 이 소다 유리로부터 Na 가 확산되어 소자를 오염시키는 것을 방지할 목적으로, 유리 기판 (14) 상에는, 나트륨 배리어층 (16) 이 형성되어 있다. 나트륨 배리어층 (16) 은, 예를 들어, 표면 평탄화 도포액을 도포하여 건조?소결함으로써 형성된다. 또, 도면으로부터도 명백한 바와 같이, 단위 셀이 되는 광전 변환 소자 (10) 는, 기체 (100) 상에 있어서, 인접하는 다른 광전 변환 소자 (셀) 와 전기적으로 직렬로 접속되어 있다.
구체적으로 설명하면, 본 발명의 일 실시형태에 관련된 광전 변환 소자 (10) 는 제 1 전극층 (20), a-Si (비정질 실리콘) 에 의해 형성된 닙 구조를 구비한 단일 발전 적층체 (22), 당해 발전 적층체 (22) 상에, 니켈층 (24) (Ni 를 함유하는 층) 을 개재하여 성막되고, Al 을 함유하는 재료로 구성된 제 2 전극층 (26), 및, SiCN 을 함유하는 재료로 구성된 패시베이션층 (28) 을 갖고 있다.
광전 변환 소자 (10) 를 구성하는 제 1 전극층 (20) 은, 투명 도전체 전극 (Transparent Conductive Oxide (TCO) 층) 이고, 여기서는, 1 ㎛ 의 막두께를 갖는 ZnO 층에 의해 형성되어 있다 (적어도 n 형 반도체층이 접촉하는 부분은 n 형의 ZnO 를 포함한다). 이 제 1 전극층 (20) (ZnO 층) 은 Ga 가 도핑된 n+ 형 ZnO 층이다. 또, 제 1 전극층 (20) 을 구성하는 n+ 형 ZnO 층에는, 소정의 간격마다 절연층 (201) (여기서는, SiCN 을 함유하는 재료) 이 형성되고, 셀 단위로 구획, 구분되어 있다.
당해 제 1 전극층 (20) 상에는, 발전 적층체 (22) 의 일부를 구성하는 n+ 형 a-Si 층 (221) 이 형성되고, n+ 형 a-Si 층 (221) 은 제 1 전극층 (20) 을 구성하는 투명 전극과 접촉하고 있다. 도시된 n+ 형 a-Si 층 (221) 은 10 ㎚ 의 막두께를 갖고 있다. n+ 형 a-Si 층 (221) 상에는, 발전 적층체 (22) 를 형성하는 i 형 a-Si 층 (222) 및 p+ 형 a-Si 층 (223) 이 순차 형성되어 있다. 도시된 i 형 a-Si 층 (222) 및 p+ 형 a-Si 층 (223) 의 막두께는 각각 480 ㎚ 및 10 ㎚ 의 막두께를 갖고 있다.
이 예에서는, 발전 적층체 (22) 를 구성하는 n+ 형 a-Si 층 (221), i 형 a-Si 층 (222), 및 p+ 형 a-Si 층 (223) 에는, 제 1 전극층 (20) 의 절연층 (201) 의 위치와는 상이한 위치에, 비어홀 (224) 이 형성되어 있고, 당해 비어홀 (224) 의 내벽에는 SiO2 층 (224a) 이 형성되어 있다.
닙 구조의 발전 적층체 (22) 는 전체로 500 ㎚ 의 두께를 갖고 있고, 단결정 또는 다결정 실리콘에 의해 형성된 광전 변환 소자와 비교하여, 100 분의 1 이하의 두께를 갖고 있다.
다음으로, p+ 형 a-Si 층 (223) 상에는, 니켈층 (24) 을 개재하여 제 2 전극층 (26) 이 형성되어 있다 (제 2 전극층 (26) 중 적어도 p+ 형 a-Si 층 (223) 이 접촉하는 부분에 니켈층 (24) 이 형성되어 있다).
제 2 전극층 (26) 은 발전 적층체 (22) 의 비어홀 (224) (내벽은 SiO2 층 (224a) 으로 절연되어 있다) 내에도 형성되어 있다. 비어홀 (224) 내의 제 2 전극층 (26) 은, 인접하는 광전 변환 소자의 제 1 전극층 (20) 과 전기적으로 접속되어 있다.
또한, 제 2 전극층 (26) 상에는 SiCN 으로 구성된 패시베이션층 (28) 이 형성되어 있다. 패시베이션층 (28) 을 형성하는 절연 재료 (여기서는, SiCN) 는, 제 2 전극층 (26), 니켈층 (24), p+ 형 a-Si 층 (223) 을 거쳐 i 형 a-Si 층 (222) 에 이르는 구멍 (225) 내에도 매설되어 있다. 패시베이션층 (28) 상에는, 열전도성이 양호한 재료에 의해 형성된 접착제층 (29) 을 개재하여 히트 싱크 (30) (예를 들어 Al 을 함유하는 재료에 의해 형성) 가 장착되어 있다.
또한, 제 1 전극층 (20) 을 형성하는 n+ZnO 층은, Ga 대신에 Al, In 등을 도프함으로써도 형성할 수 있다.
여기서, 패시베이션층 (28) 의 구성 재료인 SiCN 은, 예를 들어 SiO2 등의 다른 패시베이션층과 비교하여 열전도성이 우수하다는 특징이 있다. 종래 패시베이션층에 사용되고 있는 SiO2 에서는 열전도율이 1.4 W/m/케르빈인 것에 반해, SiCN 은 70 W/m/케르빈으로 압도적으로 크고, 고열 전도율의 접착제층 (29) (본 실시예에서는, 열전도율이 양호한 플라스틱에 카본 나노 튜브를 혼합함으로써, 25 W/m/케르빈이라는 고열 전도율을 갖는다) 을 개재하여 열을 히트 싱크 (30) 에 효율적으로 전달할 수 있고, 태양 전지의 열이 높아져 발전 효율이 떨어지는 것을 방지할 수 있다.
또, SiCN 은, 예를 들어 SiO2 등의 다른 패시베이션층과 비교하여, 수소를 통과시키기 어렵기 때문에, 발전 적층체 (22) 를 구성하는 실리콘 (통상, 수소 종단되어 있다) 으로부터 수소가 탈락하여 태양 전지의 특성이 열화되는 것을 방지할 수 있다. 특히 a-Si 막을 사용한 경우, a-Si 층 표면의 댕글링 본드를 종단하는 수소는 300 ℃ 정도에서 탈락하기 때문에, 수소의 방출을 억제할 수 있는 SiCN 의 효과는 크다.
또한, SiCN 은 후술하는 바와 같이, 성막 조건을 조정함으로써, 내부 응력을 실질적으로 0 으로 할 수 있기 때문에, 패시베이션층에서 기인되는 벗겨짐이나, 소자에 대한 열응력에 의한 전기적 특성의 열화를 방지할 수 있다.
광전 변환 소자 (10) 는, 당해 광전 변환 소자 (10) 의 셀 단체로 약 20 ％ 의 에너지 변환 효율이 얻어졌다. 또, 이들 광전 변환 소자 (10) 를 접속하여 1.15 m×1.40 m 의 태양 전지 모듈을 구성한 경우, 307 W 의 전력이 얻어지고, 모듈에 있어서의 에너지 변환 효율은 18.9 ％ 였다.
이하, 도 2a ? 도 2h 를 참조하여, 도 1 에 도시된 광전 변환 소자 (10) 및 광전 변환 장치 (1) 의 제조 방법에 대해 설명한다. 이 예에서는, 본 발명자들이 먼저 출원한 일본 특허출원 2008-153379호 명세서에 의해 제안한 MSEP (Metal Surface-wave Excited Plasma) 형 플라즈마 처리 장치 (하단 가스 노즐 또는 하단 가스 샤워 플레이트를 구비한 것 및 구비하지 않은 것 중 어느 것) 를 제 1 ? 제 8 플라즈마 처리 장치로서 사용하고, 이들 플라즈마 처리 장치를 클러스터형으로 배치한 시스템을 사용한 경우에 대해 설명한다.
도 2a 에 나타내는 바와 같이, 먼저, 소다 유리에 의해 형성된 유리 기판 (14) 상에, 5 Torr 정도의 저압 분위기에서 두께 0.2 ㎛ 의 나트륨 배리어층 (16) 을 형성한다.
다음으로, 도 2b 에 나타내는 바와 같이, 나트륨 배리어층 (16) 이 형성된 유리 기판 (14) 을, 하단 가스 노즐 또는 하단 가스 샤워 플레이트를 구비한 제 1 플라즈마 처리 장치에 유도하고, 제 1 전극층 (20) 으로서 두께 1 ㎛ 의 투명 전극 (TCO 층) 을 형성한다. 제 1 플라즈마 처리 장치에서는, Ga 를 도프함으로써 n+ 형 ZnO 층을 형성하고 있다. Ga 도프의 n+ 형 ZnO 층은, 제 1 플라즈마 처리 장치에 있어서, 상단 가스 노즐로부터 Kr 및 O2 의 혼합 가스를 챔버에 공급하여 플라즈마를 발생시키고, 하단 가스 노즐 또는 하단 가스 샤워 플레이트로부터 Ar, Zn(CH3)2 및 Ga(CH3)3 의 혼합 가스를, Kr 및 산소를 함유하는 분위기에서 생성된 플라즈마 중에 분출시킴으로써, 나트륨 배리어층 (16) 상에, n+ 형 ZnO 층을 플라즈마 CVD 성막하였다.
계속해서, n+ 형 ZnO 층 (제 1 전극층 (20)) 상에, 포토레지스트를 도포한 후, 포토리소그래피 기술을 사용하여, 포토레지스트를 패터닝한다. 포토레지스트를 패터닝한 후, 하단 가스 노즐 또는 하단 가스 샤워 플레이트를 구비한 제 2 플라즈마 처리 장치에 유도한다. 제 2 플라즈마 처리 장치에서는, 패터닝된 포토레지스트를 마스크로 하여 n+ 형 ZnO 층을 선택적으로 에칭하고, 도 2c 에 나타내는 바와 같이, 제 1 전극층 (20) 을 구성하는 n+ 형 ZnO 층에 나트륨 배리어층 (16) 에 이르는 개구부를 형성한다. 제 2 플라즈마 처리 장치에 있어서의 에칭은, 챔버에 상단 가스 노즐로부터 Ar 가스를 공급하고, 그 Ar 분위기에서 생성된 플라즈마 중에, 하단 가스 노즐 또는 하단 가스 샤워 플레이트로부터 Ar, Cl2, HBr 의 혼합 가스를 챔버에 공급함으로써 실시하였다.
개구부를 갖는 n+ 형 ZnO 층 및 당해 n+ 형 ZnO 층 상에 포토레지스트를 도포한 상태의 유리 기판 (14) 은 하단 가스 노즐 또는 하단 가스 샤워 플레이트를 구비하지 않은 제 3 플라즈마 처리 장치에 수송되고, 제 3 플라즈마 처리 장치에 있어서, Kr/O2 플라즈마 분위기에서 포토레지스트를 에싱 제거하였다.
포토레지스트 제거 후, 개구부가 형성된 n+ 형 ZnO 층 (제 1 전극층 (20)) 을 피착한 유리 기판 (14) 은 하단 가스 노즐 또는 하단 가스 샤워 플레이트를 구비한 제 4 플라즈마 처리 장치에 도입된다. 제 4 플라즈마 처리 장치에서는, 먼저, 개구부 내 및 n+ 형 ZnO 층 (제 1 전극층 (20)) 의 표면에, SiCN 이 절연층 (201) 으로서 플라즈마 CVD 에 의해 형성된 후, n+ 형 ZnO 층 (제 1 전극층 (20)) 표면의 SiCN 이 동일한 제 4 플라즈마 처리 장치 내에서 에칭 제거된다. 이 결과, n+ZnO 층 (제 1 전극층 (20)) 의 개구부 내에만 절연층 (201) 이 매설된다. 제 4 플라즈마 처리 장치 내에서의 SiCN 의 성막은, 상단 가스 노즐로부터 Xe 및 NH3 가스를 챔버에 공급하여 플라즈마를 발생시키고, 하단 가스 노즐 또는 하단 가스 샤워 플레이트로부터 Ar, SiH4, SiH(CH3)3 의 혼합 가스를 챔버에 도입하여 CVD 성막함으로써 실시하고, 이어서 동일한 챔버에서 도입 가스를 전환하고, 상단 가스 노즐로부터는 Ar 가스를 챔버에 공급하여 플라즈마를 발생시키고, 하단 가스 노즐 또는 하단 가스 샤워 플레이트로부터는 Ar 과 CF4 의 혼합 가스를 챔버에 도입하여 n+ 형 ZnO 층 (제 1 전극층 (20)) 표면의 SiCN 을 에칭 제거한다.
계속해서, 동일한 제 4 플라즈마 처리 장치 내에서, 도입 가스를 순차 전환함으로써, 닙 구조를 갖는 발전 적층체 (22) 및 니켈층 (24) 이 연속 CVD 에 의해 형성된다. 도 2d 에 나타내는 바와 같이, 제 4 플라즈마 처리 장치 내에서는, n+ 형 a-Si 층 (221), i 형 a-Si 층 (222), p+ 형 a-Si 층 (223), 및 니켈층 (24) 이 순차 성막된다. 구체적으로 설명하면, 제 4 플라즈마 처리 장치에서, 상단 가스 노즐로부터는 Ar 및 H2 의 혼합 가스를 챔버에 공급하여 플라즈마를 발생시키고, 하단 가스 노즐 또는 하단 가스 샤워 플레이트로부터는 Ar, SiH4, 및 PH3 의 혼합 가스를 챔버에 도입하여 n+ 형 a-Si 층 (221) 을 플라즈마 CVD 성막하고, 다음으로, 상단 가스 노즐로부터는 계속하여 Ar 및 H2 의 혼합 가스를 챔버에 공급하여 플라즈마를 발생시키면서, 하단 가스 노즐 또는 하단 가스 샤워 플레이트로부터의 가스를 Ar, SiH4, PH3 가스에서 Ar+SiH4 가스로 전환하여 도입함으로써, i 형 a-Si 층 (222) 을 성막하고, 또한 상단 가스 노즐로부터는 계속하여 Ar 및 H2 의 혼합 가스를 챔버에 공급하여 플라즈마를 발생시키면서, 하단 가스 노즐 또는 하단 가스 샤워 플레이트로부터의 가스를 Ar, SiH4 가스에서 Ar+SiH4 +B2H6 가스로 치환함으로써, p+ 형 a-Si 층 (223) 을 성막하고, 다음으로, 상단 가스 노즐로부터는 계속하여 Ar 및 H2 의 혼합 가스를 챔버에 공급하여 플라즈마를 발생시키면서, 하단 가스 노즐 또는 하단 가스 샤워 플레이트로부터의 가스를 Ar, SiH4, B2H6 가스에서, Ar 과 Ni 를 함유하는 가스의 혼합 가스로 치환함으로써, 니켈층 (24) 을 CVD 성막한다. 이와 같이 동일한 MSEP 형 플라즈마 처리 장치에 있어서, 도입 가스를 순차 전환함으로써, 6 층의 성막?에칭이 실시되므로, 결함이 적은 우수한 막을 형성할 수 있고, 동시에 제조 비용을 대폭 인하하는 것이 가능해졌다.
니켈층 (24) 및 발전 적층체 (22) 를 탑재한 유리 기판 (14) 은 제 4 플라즈마 처리 장치로부터 포토레지스트 코터 (슬릿?코터) 에 유도되고, 포토레지스트가 도포된 후, 포토리소그래피 기술에 의해 포토레지스트에 패터닝이 실시된다.
포토레지스트의 패터닝 후, 니켈층 (24) 및 발전 적층체 (22) 를 탑재한 유리 기판 (14) 은, 패터닝된 포토레지스트와 함께, 하단 가스 노즐 또는 하단 가스 샤워 플레이트를 구비한 제 5 플라즈마 처리 장치에 유도된다. 제 5 플라즈마 처리 장치에서는, 포토레지스트를 마스크로 하여 니켈층 (24) 및 발전 적층체 (22) 가 선택적으로 에칭되고, 도 2e 에 나타내는 바와 같이, 제 1 전극층 (20) 에 이르는 비어홀 (224) 이 형성된다. 즉, 제 5 플라즈마 처리 장치에서는, 4 층이 연속적으로 에칭된다.
구체적으로 설명하면, 니켈층 (24) 의 에칭은 상단 가스 노즐로부터 Ar 및 H2 의 혼합 가스를 챔버에 공급하여 플라즈마를 발생시키면서, 하단 가스 노즐 또는 하단 가스 샤워 플레이트에서 플라즈마 내에, Ar, CH4 의 혼합 가스를 분출시킴으로써 실시되고, 이어서, 상단 가스 노즐로부터는 계속하여 Ar 을 챔버에 공급하여 플라즈마를 발생시키면서, 하단 가스 노즐 또는 하단 가스 샤워 플레이트로부터는 Ar+HBr 가스를 분출시킴으로써, 닙의 3 층으로 이루어지는 발전 적층체 (22) 의 에칭을 실시한다.
제 5 플라즈마 처리 장치 내에 있어서의 에칭에 의해, 니켈층 (24) 에서 n+ 형 ZnO 층 (제 1 전극층 (20)) 까지를 관통하여 제 1 전극층 (20) 에 이르는 비어홀 (224) 이 형성된 유리 기판 (14) 은, 제 5 플라즈마 처리 장치로부터 전술한 하단 가스 노즐 또는 하단 가스 샤워 플레이트를 구비하지 않는 제 3 플라즈마 처리 장치에 이동되고, 상단 가스 노즐로부터 챔버에 도입된 Kr/O2 가스의 분위기에서 생성된 플라즈마 내에서 포토레지스트가 에싱 제거된다.
포토레지스트 제거 후의 유리 기판 (14) 은 하단 가스 노즐 또는 하단 가스 샤워 플레이트를 구비한 제 6 플라즈마 처리 장치에 옮겨지고, 도 2f 에 나타내는 바와 같이, 니켈층 (24) 상에 제 2 전극층 (26) 으로서, 1 ㎛ 의 두께를 갖는 Al 층이 성막된다. Al 층은 비어홀 (224) 내에도 성막된다. 이 Al 층의 성막은, 상단 가스 노즐로부터 Ar 및 H2 의 혼합 가스를 챔버에 공급하여 플라즈마를 발생시키면서, 하단 가스 노즐 또는 하단 가스 샤워 플레이트로부터, Ar/H2 분위기에서 생성된 플라즈마 중에 Ar+Al(CH3)3 가스를 분출시킴으로써 실시된다.
계속해서, 제 2 전극층 (26) 의 Al 층 상에, 포토레지스트가 도포된 후, 패터닝되고, 하단 가스 노즐 또는 하단 가스 샤워 플레이트를 구비한 제 7 플라즈마 처리 장치 내에 유도된다.
제 7 플라즈마 처리 장치에서는, 상단 가스 노즐로부터 Ar 가스를 챔버에 공급하여 플라즈마를 발생시키면서, 하단 가스 노즐 또는 하단 가스 샤워 플레이트로부터, Ar 분위기에서 생성된 플라즈마 내에, Ar+Cl2 가스를 분출시킴으로써, Al 층의 에칭이 실시되고, 계속해서, 상단 가스 노즐로부터 Ar 및 H2 의 혼합 가스를 챔버에 공급하여 플라즈마를 발생시키면서, 하단 가스 노즐 또는 하단 가스 샤워 플레이트로부터, Ar/H2 분위기에서 생성된 플라즈마 내에, Ar+CH4 가스를 도입함으로써 니켈층 (24) 의 에칭이 실시되고, 이어서, 상단 가스 노즐로부터 Ar 가스를 챔버에 공급하여 플라즈마를 발생시키면서, 하단 가스 노즐 또는 하단 가스 샤워 플레이트로부터의 가스를 Ar+HBr 가스로 전환하고, p+ 형 a-Si 층 (223) 과, i 형 a-Si 층 (222) 의 도중까지를 에칭한다. 이 결과, 도 2g 에 나타내는 바와 같이, Al 층 (제 2 전극층 (26)) 표면으로부터 i 형 a-Si 층 (222) 의 도중에까지 이르는 구멍 (225) 이 형성된다. 이 공정도, 동일한 MSEP 형 플라즈마 처리 장치를 사용하여 가스를 순차 전환함으로써 4 층 연속 에칭이 실시되고, 처리 시간과 비용의 대폭 저감이 이루어진다.
이어서, 도 2g 에 나타내는 소자를 탑재한 유리 기판 (14) 은 전술한 하단 가스 노즐 또는 하단 가스 샤워 플레이트를 구비하지 않는 제 3 플라즈마 처리 장치로 이동되고, 상단 가스 노즐로부터 챔버에 도입된 Kr/O2 가스의 분위기에서 생성된 플라즈마에 의해 포토레지스트가 에싱 제거된다.
포토레지스트가 제거된 Al 층을 제 2 전극층 (26) 으로서 포함하는 유리 기판 (14) 은 하단 가스 노즐 또는 하단 가스 샤워 플레이트를 구비한 제 8 플라즈마 처리 장치에 도입되고, SiCN 막을 CVD 에 의해 형성함으로써, Al 층 (제 2 전극층 (26)) 상 및 구멍 (225) 내에 패시베이션층 (28) 이 성막되고, 도 2h 에 나타내는 바와 같이, 원하는 광전 변환 소자 (10) 가 완성된다. SiCN 의 성막은, 상단 가스 노즐로부터 Xe 및 NH3 가스를 챔버에 공급하여 플라즈마를 발생시키고, 하단 가스 노즐 또는 하단 가스 샤워 플레이트에서 Ar, SiH4, SiH(CH3)3 가스를 분출시킴으로써 실시된다.
여기서, SiCN 막의 내부 응력은, 도 3 에 나타내는 바와 같이, 예를 들어 SiH(CH3)3 가스의 농도를 조절함으로써 (즉, 막 중의 C 함유량을 조절함으로써), 실질적으로 0 으로 하는 것이 가능하다. 여기서, SiCN 의 조성으로는, 질화규소 Si3N4 에 C 를 10 원자％약(弱) 함유 (첨가) 시킨 것이 가장 바람직한데, 2 원자％ ? 40 원자％ 첨가시켜도 된다.
또한, 가드 유리 (12) 상에 유리 기판 (14) 을 고정시키고, 패시베이션층 (28) 상에 앞에 서술한 접착제층 (29) 을 개재하여 히트 싱크 (30) 를 장착함으로써, 광전 변환 장치 (1) 가 완성된다.
이와 같이, 본 실시형태에 의하면, 광전 변환 장치 (1) 는, 히트 싱크 (30)측의 제 2 전극층 (26) 상에, SiCN 을 함유하는 재료로 구성된 패시베이션층 (28) 을 형성하고 있다.
즉, 광전 변환 장치 (1) 는 방열 기구를 형성한 구조에 적절한 패시베이션층을 가지고 있어, 보다 발전 효율의 향상이나 내후성에 기여한다.
산업상 이용가능성
상기에 서술한 실시형태에서는, 닙 구조의 발전 적층체 (22) 의 전부를 a-Si 층에 의해 형성하는 경우에 대해서만 설명했는데, i 형 a-Si 층은, 결정 실리콘 또는 미결정 비정질 실리콘에 의해 형성되어도 되고, 단결정 Si 층에 의해 형성되어도 된다. 또, 하나 더 또는 그 이상의 발전 적층체를 발전 적층체 (22) 상에 퇴적해도 된다.
1 : 광전 변환 장치
10 : 광전 변환 소자
12 : 가드 유리
14 : 유리 기판
16 : 나트륨 배리어층
20 : 제 1 전극층 (n+ 형 ZnO 층)
22 : 발전 적층체
100 : 기체
221 : n+ 형 a-Si 층
222 : i 형 a-Si 층
223 : p+ 형 a-Si 층
24 : 니켈층 (Ni 층)
26 : 제 2 전극층 (Al 층)
28 : 패시베이션층 (SiCN 층)
201 : 절연층 (SiCN 층)
224 : 비어홀
224a : SiO2 층
30 : 히트 싱크

Claims (8)

  1. 입사광의 에너지를 전기 에너지로 변환하는 광전 변환 소자와,
    상기 광전 변환 소자에 형성된 방열부를 갖고,
    상기 광전 변환 소자는,
    상기 방열부와 접촉하는 부분에 형성되고, SiCN 을 함유하는 재료로 구성된 패시베이션층을 갖는 것을 특징으로 하는 광전 변환 장치.
  2. 제 1 항에 있어서,
    상기 광전 변환 소자는, 제 1 전극층과, 제 2 전극층과, 상기 제 1 및 제 2 전극층 사이에 형성된 1 개 또는 복수의 발전 적층체를 포함하고,
    상기 발전 적층체는, p 형 반도체층과, 당해 p 형 반도체층에 접촉하여 형성된 i 형 반도체층과, 상기 i 형 반도체층에 접촉하여 형성된 n 형 반도체층을 포함하고,
    상기 패시베이션층은 상기 제 2 전극층에 형성되어 있는 것을 특징으로 하는 광전 변환 장치.
  3. 제 2 항에 있어서,
    상기 제 1 전극층은 투명 전극인 것을 특징으로 하는 광전 변환 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 발전 적층체의 상기 i 형 반도체층은, 결정 실리콘, 미결정 비정질 실리콘, 및, 비정질 실리콘 중 어느 것에 의해 형성되어 있는 것을 특징으로 하는 광전 변환 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 전극층은 상기 n 형 반도체층이 접촉하는 부분이 n 형의 ZnO 를 함유하고, 상기 제 1 전극층에 접촉하는 상기 n 형 반도체층은 비정질 실리콘에 의해 형성되어 있는 것을 특징으로 하는 광전 변환 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 2 전극층에 접촉하는 상기 p 형 반도체층은 비정질 실리콘에 의해 형성되어 있고, 상기 제 2 전극층 중 적어도 상기 p 형 반도체층이 접촉하는 부분에는, 니켈 (Ni) 을 함유하는 층이 형성되어 있는 것을 특징으로 하는 광전 변환 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 방열부는, Al 을 함유하는 재료로 구성된 히트 싱크인 것을 특징으로 하는 광전 변환 장치.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 SiCN 은, 질화규소 (Si3N4) 에 C 를 2 원자％ ? 40 원자％ 첨가시킨 조성을 갖는 것을 특징으로 하는 광전 변환 장치.
KR1020127000342A 2009-07-31 2010-07-26 광전 변환 장치 KR101286904B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-179181 2009-07-31
JP2009179181A JP5224470B2 (ja) 2009-07-31 2009-07-31 光電変換部材
PCT/JP2010/062488 WO2011013599A1 (ja) 2009-07-31 2010-07-26 光電変換装置

Publications (2)

Publication Number Publication Date
KR20120036948A true KR20120036948A (ko) 2012-04-18
KR101286904B1 KR101286904B1 (ko) 2013-07-16

Family

ID=43529254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127000342A KR101286904B1 (ko) 2009-07-31 2010-07-26 광전 변환 장치

Country Status (7)

Country Link
US (1) US8941005B2 (ko)
JP (1) JP5224470B2 (ko)
KR (1) KR101286904B1 (ko)
CN (1) CN102473754A (ko)
DE (1) DE112010003152T5 (ko)
TW (1) TWI499068B (ko)
WO (1) WO2011013599A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5540431B2 (ja) * 2010-07-30 2014-07-02 国立大学法人東北大学 光電変換部材
KR101223020B1 (ko) 2011-07-13 2013-01-17 박충권 박막형 실리콘 태양전지 모듈
CN114914321B (zh) * 2022-06-13 2024-02-06 南通市乐能电力有限公司 一种光伏电板用n型电池片

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636429B2 (ja) * 1982-06-08 1994-05-11 鐘淵化学工業株式会社 ヘテロ接合光電素子及びヘテロ接合光電装置
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
AU651486B2 (en) 1991-08-30 1994-07-21 Canon Kabushiki Kaisha Photoelectric conversion element and fabrication method thereof
US5391896A (en) * 1992-09-02 1995-02-21 Midwest Research Institute Monolithic multi-color light emission/detection device
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
US5736431A (en) * 1995-02-28 1998-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for producing thin film solar battery
JPH1140834A (ja) * 1997-07-23 1999-02-12 Tdk Corp 光電変換装置およびその製造方法
US5935705A (en) * 1997-10-15 1999-08-10 National Science Council Of Republic Of China Crystalline Six Cy Nz with a direct optical band gap of 3.8 eV
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
DE19958878B4 (de) * 1999-12-07 2012-01-19 Saint-Gobain Glass Deutschland Gmbh Dünnschicht-Solarzelle
JP2003069070A (ja) * 2001-08-29 2003-03-07 Canon Inc 太陽電池モジュール
JP3697199B2 (ja) * 2001-11-06 2005-09-21 三菱重工業株式会社 太陽電池の製造方法および太陽電池
JP2004311965A (ja) * 2003-03-26 2004-11-04 Canon Inc 光起電力素子の製造方法
US7135357B2 (en) * 2003-10-06 2006-11-14 E. I. Du Pont De Nemours And Company Process for making an organic electronic device having a roughened surface heat sink
WO2006015430A1 (en) * 2004-08-09 2006-02-16 The Australian National University Solar cell (sliver) sub-module formation
US20080223429A1 (en) 2004-08-09 2008-09-18 The Australian National University Solar Cell (Sliver) Sub-Module Formation
NO20063098L (no) 2006-07-04 2008-01-07 Norsk Solkraft As Solcelleanordning
US7656010B2 (en) * 2006-09-20 2010-02-02 Panasonic Corporation Semiconductor device
JP4909032B2 (ja) * 2006-11-30 2012-04-04 三洋電機株式会社 太陽電池モジュール
JP2008153379A (ja) 2006-12-15 2008-07-03 Sharp Corp 波長検出装置および波長検出方法
US7732898B2 (en) * 2007-02-02 2010-06-08 Infineon Technologies Ag Electrical fuse and associated methods
TW200905903A (en) 2007-07-27 2009-02-01 Atomic Energy Council Improved heat dissipation structure of solar cell
JP2009152265A (ja) * 2007-12-19 2009-07-09 Tohoku Univ 光電変換素子製造装置及び方法、並びに光電変換素子
CN100540730C (zh) * 2008-03-18 2009-09-16 浙江理工大学 一种碳氮化硅薄膜的制备方法
JP5470633B2 (ja) * 2008-12-11 2014-04-16 国立大学法人東北大学 光電変換素子及び太陽電池
CN102455444B (zh) 2010-10-28 2014-08-27 洁利来（福建）感应设备有限公司 红外双束定距离的感应器及其感应方法

Also Published As

Publication number Publication date
JP2011035123A (ja) 2011-02-17
TWI499068B (zh) 2015-09-01
JP5224470B2 (ja) 2013-07-03
CN102473754A (zh) 2012-05-23
DE112010003152T5 (de) 2012-07-05
KR101286904B1 (ko) 2013-07-16
TW201133902A (en) 2011-10-01
US8941005B2 (en) 2015-01-27
WO2011013599A1 (ja) 2011-02-03
US20120111394A1 (en) 2012-05-10

Similar Documents

Publication Publication Date Title
JP5383792B2 (ja) 太陽電池
US9231130B2 (en) Photoelectric conversion element and solar cell
US20160111582A1 (en) Modular interdigitated back contact photovoltaic cell structure on opaque substrate and fabrication process
US7670638B2 (en) Protection layer for fabricating a solar cell
KR101072472B1 (ko) 광기전력 장치의 제조 방법
US20140014169A1 (en) Nanostring mats, multi-junction devices, and methods for making same
KR101286904B1 (ko) 광전 변환 장치
US20140166091A1 (en) Photovoltaic device with double-junction
KR101106480B1 (ko) 광기전력 장치의 제조 방법
WO2016021267A1 (ja) 光電変換素子
KR101079027B1 (ko) 광기전력 장치의 제조 방법
JP5446022B2 (ja) 光電変換部材
WO2010125906A1 (ja) 電子装置及びその製造方法
KR101100109B1 (ko) 광기전력 장치의 제조 방법
WO2016076299A1 (ja) 光電変換装置
JP2013251582A (ja) 電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160711

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee