KR20120035757A - 광 인쇄회로기판 및 그의 제조 방법 - Google Patents

광 인쇄회로기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20120035757A
KR20120035757A KR1020100097472A KR20100097472A KR20120035757A KR 20120035757 A KR20120035757 A KR 20120035757A KR 1020100097472 A KR1020100097472 A KR 1020100097472A KR 20100097472 A KR20100097472 A KR 20100097472A KR 20120035757 A KR20120035757 A KR 20120035757A
Authority
KR
South Korea
Prior art keywords
insulating layer
optical waveguide
optical
light emitting
light receiving
Prior art date
Application number
KR1020100097472A
Other languages
English (en)
Other versions
KR101251732B1 (ko
Inventor
김재범
전기도
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100097472A priority Critical patent/KR101251732B1/ko
Priority to PCT/KR2011/007378 priority patent/WO2012047024A2/en
Priority to US13/878,326 priority patent/US9459391B2/en
Priority to JP2013532726A priority patent/JP6050235B2/ja
Publication of KR20120035757A publication Critical patent/KR20120035757A/ko
Application granted granted Critical
Publication of KR101251732B1 publication Critical patent/KR101251732B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0005Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being of the fibre type
    • G02B6/0008Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being of the fibre type the light being emitted at the end of the fibre
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/46Processes or apparatus adapted for installing or repairing optical fibres or optical cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

본 발명의 실시 예에 따른 광 인쇄회로기판은 절연 기판과, 상기 절연 기판 위에 형성되며, 복수의 캐비티를 가지는 절연층과, 상기 복수의 캐비티 사이의 상기 절연층 내에 매립되는 광 도파로와, 상기 복수의 캐비티 내에 실장되는 광 소자를 포함한다. 따라서, 본 발명에 따른 광 인쇄회로기판 및 그의 제조 방법에 의하면, 캐비티 내에 광 소자를 실장하고, 광 소자와 광 도파로 간을 가상의 직선 상에 배치함으로써, 광 손실을 최소화하여 광 전송률을 높일 수 있다. 또한, 광 도파로 형성 시 별도의 추가 구조가 필요하지 않음으로써 제조 공정을 간단하게 할 수 있어 경제적인 광 인쇄회로기판을 제공할 수 있다.

Description

광 인쇄회로기판 및 그의 제조 방법 {OPTICAL PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 광 인쇄회로기판 및 그의 제조 방법에 관한 것이다.
인쇄회로기판(Printed Circuit Board, PCB)은 배선이 집적되어 다양한 소자들이 실장 되거나 소자 간의 전기적 연결이 가능하도록 구성되는 부품이다. 기술의 발전에 따라 다양한 형태와 다양한 기능을 갖는 인쇄회로기판이 제조되고 있으며, 이들의 일 예로서 램(Ram), 메인보드, 랜 카드 등을 들 수 있다.
최근, 정보통신의 급속한 발전으로 휴대 단말기, 노트북 컴퓨터 등의 전자기기에서 신호의 전달속도가 중요한 파라미터가 되었다. 이에 따라, 인쇄회로기판에 있어서의 부품과 배선 간의 임피던스의 정합이 중요하게 고려되고 있다.
일반적으로 인쇄회로기판은 절연 부재에 도전층이 적층된 구조를 갖는 동박 적층판에 의해 제조된다. 인쇄회로기판은 동박 적층판에 회로 패턴을 형성함으로써 제조될 수 있으며, 이를 전기 인쇄회로기판이라 한다. 전기 인쇄회로기판은 신호의 전달 매체로서 구리 등의 도전성 금속을 전기 배선으로 이용하기 때문에 초고속, 대용량의 데이터를 전송하는데 한계가 있다.
이를 극복하기 위한 방법으로서, 최근 절연부재 상에 광 도파로를 형성시키는 광 인쇄회로기판 기술이 개발되었다. 이러한 광 인쇄회로기판에서 빛이 통과하는 광 도파로를 구현하기 위하여 고분자 중합체(Polymer)와 유리 섬유(Glass fiber) 등을 이용한 광 파이버(optical fiber)가 적용되고 있다.
최근에는 전자기기의 소형화, 경량화에 따라, 광 인쇄회로기판을 보다 슬림화하고, 손실 없이 효율적으로 광을 전송할 수 있는 새로운 구조에 대한 연구가 이루어지고 있는 실정이다.
실시 예는 새로운 구조의 인쇄회로기판 및 그의 제조 방법을 제공한다.
실시 예는 광 전송률이 양호하면서도 경제적인 광 인쇄회로기판 및 그의 제조 방법을 제공한다.
본 발명의 실시 예에 따른 광 인쇄회로기판은 절연 기판과, 상기 절연 기판 위에 형성되며, 복수의 캐비티를 가지는 절연층과, 상기 복수의 캐비티 사이의 상기 절연층 내에 매립되는 광 도파로와, 상기 복수의 캐비티 내에 실장되는 광 소자를 포함한다.
또한, 본 발명의 실시 예에 따른 광 인쇄회로기판의 제조 방법은 절연 기판을 준비하는 단계와, 상기 절연 기판 위에 일정 간격을 두고, 발광 소자 및 수광 소자를 실장하는 단계와, 상기 절연 기판 위에 상기 발광 소자 및 수광 소자를 노출시키는 제 1 절연층을 형성하는 단계와, 상기 발광 소자 및 수광 소자 사이에 형성된 제 1 절연층 위에 광 도파로를 형성하는 단계를 포함한다.
또한, 본 발명의 실시 예에 따른 광 인쇄회로기판의 제조 방법은 절연 기판을 준비하는 단계와, 상기 절연 기판 위에 제 1 절연 층을 형성하는 단계와, 상기 형성된 제 1 절연층을 식각하여, 복수의 캐비티를 형성하는 단계와, 상기 형성된 복수의 캐비티에 발광 소자 및 수광 소자를 각각 실장하는 단계와, 상기 발광 소자 및 수광 소자 사이에 형성된 제 1 절연층 위에 광 도파로를 형성하는 단계를 포함한다.
본 발명에 따르면, 캐비티 내에 광 소자를 실장하고, 광 소자와 광 도파로 간을 가상의 직선상에 배치함으로써, 광 손실을 최소화하여 광 전송률을 높일 수 있다.
또한, 광 도파로 형성 시 별도의 추가 구조가 필요하지 않음으로써 제조 공정을 간단하게 할 수 있어 경제적인 광 인쇄회로기판을 제공할 수 있다.
도 1은 본 발명의 제 1 실시 예에 따른 광 인쇄회로기판의 단면도이다.
도 2 내지 도 6은 본 발명의 제 1 실시 예에 따른 광 인쇄회로기판의 제조 방법을 공정 순서대로 나타낸 단면도이다.
도 7은 본 발명의 제 2 실시 예에 따른 인쇄회로기판을 나타낸 단면도이다.
도 8은 본 발명의 제 3 실시 예에 따른 인쇄회로기판을 나타낸 단면도이다.
도 9 내지 도 11은 본 발명의 제 3 실시 예에 따른 광 인쇄회로기판의 제조 방법을 공정 순서대로 나타낸 단면도이다.
도 12는 본 발명의 제 4 실시 예에 따른 광 인쇄회로기판을 나타낸 단면도이다.
도 13 내지 도 17은 본 발명의 제 5 실시 예에 따른 광 인쇄회로기판의 제조 방법을 공정 순서대로 나타낸 단면도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1은 본 발명의 제 1 실시 예에 따른 광 인쇄회로기판의 단면도이다.
도 1을 참조하면, 광 인쇄회로기판(100)은 절연 기판(110), 상기 절연 기판(110) 위에 실장된 발광 소자(120) 및 수광 소자(125)와, 상기 절연 기판(110) 위에 형성된 제 1 절연층(130)과, 상기 발광 소자(120)와 수광 소자(120) 사이에 형성된 제 1 절연층(130) 위에 형성되는 광 도파로(140)와, 상기 광 도파로(140)가 형성된 영역을 제외한 상기 제 1 절연층(130) 위에 형성되는 제 2 절연층(150)과, 상기 제 2 절연층(150) 및 광 도파로(140) 위에 형성되는 제 3 절연층(160)과, 상기 제 3 절연층(160) 위에 형성되는 드라이버 집적회로(170) 및 리시버 집적회로(175)를 포함한다.
상기 절연 기판(110)은 광 인쇄회로기판의 외관을 형성하며, 광 인쇄회로기판에 내구력을 제공하는 기초 부재로서의 기능을 한다. 상기 절연 기판(110)은 단일 회로 패턴이 형성되는 인쇄회로기판의 지지기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판 중 한 회로 패턴(도시하지 않음)이 형성되어 있는 절연층 영역을 의미할 수도 있다.
상기 절연 기판(110)이 복수의 적층 구조 중 한 절연층을 의미하는 경우, 상기 절연 기판(110)의 상부 또는 하부에 복수의 회로 패턴(도시하지 않음)이 연속적으로 형성될 수 있다. 또한, 상기 절연 기판(110)에는 도전 비아(도시하지 않음)가 형성될 수 있다.
상기 절연 기판(110)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
발광 소자(120) 및 수광 소자(125)는 상기 절연 기판(110) 위에서 일정 간격을 두고 배치된다. 이때, 상기 발광 소자(120)와 수광 소자(125)의 배치 간격은 추후 형성되는 광 도파로(140)의 길이에 의해 결정될 수 있다. 보다 바람직하게, 상기 발광 소자(120)와 수광 소자(125)는 상기 광 도파로(140)의 길이와 동일한 간격을 두고 상기 절연 기판(110) 위에 배치될 수 있다.
상기 발광 소자(120)는 광 신호를 생성하여 출력하는 것으로, 드라이버 집적 회로(170)에 의해 구동된다.
이때, 상기 발광 소자(120)는 광 시그널을 조사하는 광원 소자인 VCSEL(Vertical-Cavity Surface-Emitting Laser)를 포함할 수 있다. 상기 VCSEL은 레이저 빔을 수직으로 조사하는 방식으로 광원 시그널을 전송하거나 증폭시키는 광원 소자이다.
상기 수광 소자(125)는 상기 발광 소자(120)로부터 발생된 광을 수신하는 것으로, 리시버 집적 회로(175)에 의해 구동된다. 상기 수광 소자(125)는 광 시그널을 검출하는 소자인 PD(Photo detector)를 포함할 수 있다.
제 1 절연층(130)은 상기 발광 소자(120) 및 수광 소자(125)가 실장될 캐비티를 제공한다. 이에 따라, 상기 제 1 절연층(130)은 상기 발광 소자(120) 및 수광 소자(125)가 실장될 복수의 캐비티를 형성한다.
또한, 상기 제 1 절연층(130)의 두께는 상기 실장된 발광 소자(120)와 수광 소자(125)의 높이에 의해 결정될 수 있다.
즉, 상기 제 1 절연층(130)은 상기 실장된 발광 소자(120)와 수광 소자(125)를 연결하는 가상을 직선상에 광 도파로(140)를 형성시키기 위한 단차를 제공한다. 상기 단차는 상기 발광 소자(120)와 광 도파로(140)를 정렬시킴과 동시에 상기 수광 소자(125)와 광 도파로(140)를 정렬시키기 위해 형성된다.
상기 제 1 절연층(130)이 형성됨으로써, 상기 광 도파로(140)는 상기 발광 소자(120)와 수광 소자(125) 사이를 직진하는 형상으로 형성될 수 있다.
광 도파로(140)는 상기 제 1 절연층(130) 위에 형성된다. 바람직하게, 상기 광 도파로(140)는 상기 발광 소자(120)와 수광 소자(125) 사이에 형성된 제 1 절연층(130) 위에 형성되어 상기 발광 소자(120)에 의해 발생된 광이 상기 수광 소자(125)를 통해 수신되도록 광 전송 경로를 제공한다.
상기 광 도파로(140)는 광 섬유를 포함할 수 있으며, 상기 광 섬유 이외에도 폴리머 (polymer waveguide) 또는 리본형 파이버(ribbon type fiber)를 포함할 수도 있다.
본 발명의 실시 예에 따른 광 도파로(140)는 휨 구조가 아닌 선형 구조(liner)로 이루어진다.
즉, 상기 광 도파로(140)는 제 1 절연층(130)에 의해 형성된 캐비티내에 실장되어 있는 발광 소자(120) 및 수광 소자(125) 사이에 형성됨으로써, 휨 구조가 아닌 선형 구조로 형성될 수 있다. 이에 따라, 상기 광 도파로(140)는 상기 발광 소자(120)로부터 발생된 광의 손실 없이 광 전송 기능을 수행할 수 있으며, 최단 거리로 상기 광을 전송할 수 있다.
상기 광 도파로(140)의 선형 구조에 의해 형성된 광 인쇄회로기판은 광 전송률을 향상시킬 수 있음과 동시에 두께를 슬림화할 수 있다.
상기 제 1 절연층(130) 위에는 제 2 절연층(150)이 형성된다.
상기 제 2 절연층(150)은 상기 광 도파로(140)가 형성된 영역을 제외한 나머지 영역의 제 1 절연층(130) 위에 형성된다. 이때, 상기 제 2 절연층(150)은 상기 형성된 광 도파로(140)의 두께와 동일한 두께로 형성될 수 있다.
상기 제 2 절연층(150) 위에는 제 3 절연층(160)이 형성된다.
상기 제 3 절연층(160)은 상기 형성된 광 도파로(140)를 매립하여, 외부 충격 등의 위험 상황으로부터 상기 광 도파로(140)를 보호한다. 한편, 상기 광 도파로(140)에 적층되는 제 3 절연층(160)은 광 투과성 물질을 포함하는 재질로 이루어질 수 있다.
이와 같이, 본 발명에 따른 실시 예에서는 절연 기판(110) 위에 제 1 절연층(130)을 적층하여 복수의 캐비티를 형성하고, 상기 형성된 캐비티내에 발광 소자(120)와 수광 소자(125)를 실장시키고, 상기 발광 소자(120)와 수광 소자(125) 사이에 선형 구조의 광 도파로(140)를 형성시킴으로써, 기존에 상기 광 도파로(140) 형성 시 필요했던 구성요소(미러 등)가 불필요할 뿐만 아니라, 광 도파로(140) 형성 시 필요했던 공정(식각 공정)이 필요 없게 된다.
도 2 내지 도 6은 본 발명의 제 1 실시 예에 따른 광 인쇄회로기판의 제조 방법을 공정 순서대로 나타낸 단면도이다.
도 2 내지 도 6을 참조하여, 도 1의 광 인쇄회로기판(100)의 제조 방법을 설명한다.
먼저, 도 2와 같이 절연 기판(110)을 준비하고, 상기 절연 기판(110) 위에 발광 소자(120) 및 수광 소자(125)를 실장시킨다. 이때, 상기 절연 기판(110)이 도전층(도시하지 않음)이 적층된 절연층인 경우, 절연층과 도전층의 적층 구조는 통상적인 CCL(Copper Clad Laminate)일 수 있다.
또한, 상기 절연 기판(110)에는 상기 도전층을 식각하여 형성한 패드(도시 하지 않음)나 회로 패턴(도시하지 않음)이 형성되어 있을 수 있다.
또한, 상기 발광 소자(120) 및 수광 소자(125)는 상기 절연 기판(110) 위에서 일정한 간격을 두고 실장된다. 이때, 상기 발광 소자(120)와 수광 소자(125)의 배치 간격은 추후 형성될 광 도파로(140)의 길이에 대응하여 결정될 수 있다.
상기 발광 소자(120) 및 수광 소자(125)가 실장되면, 도 3과 같이 상기 실장된 발광 소자(120)와 수광 소자(125)를 노출하는 제 1 홀(132) 및 제 2 홀(134)이 형성된 제 1 절연층(130)을 상기 절연 기판(110) 위에 적층한다.
이때, 상기 제 1 홀(132) 및 제 2 홀(134)은 평판 형태의 절연 부재를 식각 함으로써 형성될 수 있다.
또한, 상기 제 1 홀(132) 및 제 2 홀(134)의 위치는 상기 제 1 절연 기판(110) 위에 실장된 발광 소자(120) 및 수광 소자(125)의 위치에 의해 결정될 수 있다. 상기와 같이 형성된 제 1 홀(132) 및 제 2 홀(134)은 실질적으로 상기 발광 소자(120) 및 수광 소자(125)가 장착되는 캐비티로 사용된다.
상기 제 1 절연층(130)은 절연 기판(110) 위에서 상기 발광 소자(120) 및 수광 소자(125)가 실장된 영역을 제외한 나머지 영역에 형성된다.
또한, 상기 제 1 절연층(130)의 두께는 상기 실장된 발광 소자(120) 및 수광 소자(125)의 높이에 의해 결정된다.
즉, 상기 제 1 절연층(130)은 상기 발광 소자(120)와 이후 형성될 광 도파로(140)를 정렬시키기 위해 형성된다. 또한, 상기 제 1 절연층(130)은 상기 수광 소자(125)와 상기 광 도파로(140)를 정렬시키기 위해 형성된다. 이에 따라, 상기 제 1 절연층(130)은 상기 실장된 발광 소자(120)와 수광 소자(125)를 연결하는 가상의 직선 상에 상기 광 도파로(140)가 형성되도록 하기 위한 소정의 두께로 형성된다.
도 4를 참조하면, 상기 제 1 절연층(130)이 적층되면, 상기 적층된 제 1 절연층(130) 위에 광 도파로(140)를 형성한다.
이때, 상기 광 도파로(140)는 상기 발광 소자(120) 및 수광 소자(125) 사이에 형성된 제 1 절연층(130) 위에 선형 구조로 형성된다. 다시 말해서, 상기 광 도파로(140)는 상기 발광 소자(120) 및 수광 소자(125) 사이를 직진하는 구조로 형성된다.
도 5를 참조하면, 상기 광 도파로(140)가 형성되면, 상기 제 1 절연층(130) 및 상기 광 도파로(140) 위에 제 2 절연층(150) 및 제 3 절연층(160)을 순차적으로 적층한다.
상기 제 2 절연층(150) 및 제 3 절연층(160)은 가압 성형에 의해 적층된다. 즉, 상기 제 2 절연층(150) 및 제 3 절연층(160)을 구성하는 절연 부재는 열과 압력이 가해짐에 따라 점착성 재질로 용융된 상태가 된다. 그리고, 상기 절연 부재가 냉각됨에 따라 상기 절연 부재는 다시 경화하게 되어, 제 1 절연층(130) 위에 적층된 제 2 절연층(150) 및 상기 제 2 절연층(150)과 광 도파로(140) 위에 적층된 제 3 절연층(160)이 형성된다.
상기 제 3 절연층(160)은 상기 제 1 절연층(130) 사이에서 상기 형성된 광 도파로(140)를 매립하여 상기 광 도파로(140)를 보호한다.
한편, 상기 제 2 절연층(150)은 상기 형성된 광 도파로(140)와 동일한 두께로 형성된다. 즉, 상기 제 2 절연층(150)은 광 도파로(140)가 형성된 영역을 제외한 나머지 제 1 절연층 위에 형성되기 때문에, 두께 균일을 위해 상기 제 1 절연층 위에 상기 광 도파로(140)와 동일한 두께로 형성된다.
상기 제 2 절연층(150) 및 제 3 절연층(160)이 적층되면, 도 6에 도시된 바와 같이 상기 제 3 절연층(160) 위에 드라이버 집적회로(170) 및 리시버 집적회로(175)를 장착한다.
이때, 상기 드라이버 집적회로(170) 및 리시버 집적회로(175)는 와이어 본딩에 의해 전기적으로 발광 소자(120) 및 수광 소자(125)와 각각 연결된다. 또한, 상기 드라이버 집적회로(170) 및 리시버 집적회로(175)는 와이어 본딩에 의해 기판과 전기적으로 연결될 수 있다. 또한, 상기 드라이버 집적회로(170) 및 리시버 집적회로(175)가 범프를 구비한 경우, 상기 제 3 절연층(160) 위에 플립칩 본딩하여 형성될 수 있다.
상기 설명한 바와 같이, 캐비티 내에 발광 소자 및 수광 소자를 실장시키고, 상기 발광 소자 및 수광 소자를 연결하는 가상의 직선상에 광 도파로를 형성시킴으로써, 광 전송 시 발생하는 손실을 효율적으로 방지할 수 있다.
도 7은 본 발명의 제 2 실시 예에 따른 인쇄회로기판을 나타낸 단면도이다.
도 7에 도시된 인쇄회로기판(200)의 전반적인 특징은 상기 제 1 실시 예에 따른 인쇄회로기판(100)과 동일하며, 캐비티 내에 실장되는 소자에 대해서만 상이하다. 설명의 편의를 위해 상기 제 2 실시 예에 따른 인쇄회로기판(200)의 설명 중 실질적으로 상기 제 1 실시 예에 따른 인쇄회로기판(100)과 동일한 부분에 대해서는 생략하기로 한다.
도 7을 참조하면, 광 인쇄회로기판(200)은 절연 기판(210), 상기 절연 기판(210) 위에 실장된 광 송신 모듈(220) 및 광 수신 모듈(225)와, 상기 절연 기판(210) 위에 형성된 제 1 절연층(230)과, 상기 광 송신 모듈(220))과 광 수신 모듈(220) 사이에 형성된 제 1 절연층(230) 위에 형성되는 광 도파로(240)와, 상기 광 도파로(240)가 형성된 영역을 제외한 나머지 영역의 제 1 절연층(230) 위에 형성되는 제 2 절연층(250)과, 상기 제 2 절연층(250) 및 광 도파로(240) 위에 형성되는 제 3 절연층(260)을 포함한다.
상기 광 인쇄회로기판(200)은 광 소자 및 집적회로가 하나의 패키지로 구성되어, 상기 제 1 절연층(230)에 의해 형성된 캐비티 내에 장착된다.
즉, 상기 제 1 절연층(230)에 의해 형성된 캐비티에는 발광 소자와 드라이버 집적회로를 패키징한 광 송신 모듈(220) 및 수광 소자와 리시버 집적회로를 패키징한 광 수신 모듈(225)이 장착된다.
이와 같이, 본 발명의 제 2 실시 예에 따른 광 인쇄회로기판(200)에 의하면 복수의 캐비티 내에 발광 소자와 드라이버 집적회로를 패키징한 광 송신 모듈(220) 및 수광 소자와 리시버 집적회로를 패키징한 광 수신 모듈(225)을 장착하기 때문에, 상기 기판 두께를 슬림화할 수 있을 뿐만 아니라 드라이버 집적회로 및 리시버 집적회로를 별도 장착하는 공정을 없앨 수 있다.
도 8은 본 발명의 제 3 실시 예에 따른 인쇄회로기판을 나타낸 단면도이다.
도 8을 참조하면, 광 인쇄회로기판(300)은 절연 기판(310), 상기 절연 기판(310) 위에 실장된 발광 소자(320) 및 수광 소자(325)와, 상기 절연 기판(310) 위에 형성된 제 1 절연층(330)과, 상기 발광 소자(320)와 수광 소자(320) 사이에 형성된 제 1 절연층(330) 위에 형성되는 광 도파로(340)와, 상기 제 1 절연층(330) 및 상기 광 도파로(340) 위에 형성되는 제 2 절연층(350)과, 상기 제 2 절연층(350) 위에 형성되는 드라이버 집적회로(360) 및 리시버 집적회로(365)를 포함한다.
상기 광 인쇄회로기판(300)의 전반적인 구조는 본 발명의 제 1 실시 예에 따른 광 인쇄회로기판(100)와 동일하다. 다만, 상기 제 1 실시 예에 따른 광 인쇄회로기판(100)은 광 도파로(140) 형성 이후에 제 2 절연층(150) 및 제 3 절연층(160)을 순차적으로 적층하지만, 제 3 실시 예에 따른 광 인쇄회로기판(100)은 광 도파로(340) 형성 이후에 제 2 절연층(350)을 적층하는 점이 상이하다.
상기 광 인쇄회로기판(300)은 광 도파로(340)가 형성된 이후에 상기 광 도파로(340)가 형성된 영역과, 상기 광 도파로(340)가 형성되지 않은 제 1 절연층(330) 영역에 제 2 절연층(360)을 적층한다.
상기 제 2 절연층(360)은 평판 부재의 절연 부재를 식각하여 형성될 수 있다.
즉, 평판 부재의 절연 부재로부터 상기 형성된 광 도파로(340)에 대응되는 영역을 하프 에칭하고, 상기 하프 에칭된 절연 부재를 상기 광 도파로(340) 및 제 1 절연층(330) 위에 선택적으로 적층할 수 있다.
또한, 상기 평판 부재의 절연 부재를 상기 제 1 절연층(330) 및 광 도파로(340) 위에 적층하여 제 2 절연층(350)을 형성하고, 상기 광 도파로(340) 부분에 형성된 제 2 절연층(350)을 디스미어 처리하여, 도 8과 같은 제 2 절연층(350)을 형성시킬 수 있다.
도 9 내지 도 11은 본 발명의 제 3 실시 예에 따른 광 인쇄회로기판의 제조 방법을 공정 순서대로 나타낸 단면도이다.
도 9를 참조하면, 제 3 실시 예에 따른 광 인쇄회로기판의 제조 방법은 제 1실시 예에 따른 광 인쇄회로기판의 제조 방법과 마찬가지로 절연 기판(310)을 준비하고, 상기 절연 기판(310) 위에 발광 소자(320) 및 수광 소자(325)를 장착한다. 이때, 상기 발광 소자(320)와 수광 소자(325)는 광 도파로(340)의 길이를 고려하여 일정 간격을 두고 장착된다.
상기 발광 소자(320)와 수광 소자(325)가 장착되면, 상기 절연 기판(310) 위에 상기 발광 소자(320)와 수광 소자(325)를 노출하는 제 1 절연층(330)을 형성한다.
상기 제 1 절연층(330)이 형성된 이후에는 상기 발광 소자(320)와 수광 소자(325)의 사이에 형성된 제 1 절연층(330) 위에 광 도파로(340)를 형성한다. 이때, 상기 광 도파로(340)는 상기 발광 소자(320) 및 수광 소자(325)와 정렬되어 형성된다. 다시 말해서, 상기 광 도파로(340)는 상기 발광 소자(320)와 수광 소자(325)를 연결하는 가상의 직선상에서 선형 구조로 형성된다.
도 10을 참조하면, 상기 광 도파로(340)가 형성된 이후에는 상기 제 1 절연층(330) 및 광 도파로(340) 위에 상기 광 도파로(340) 보호를 위한 제 2 절연층(350)을 적층한다. 이때, 상기 제 2 절연층(350)은 상기 광 도파로(340)의 형상에 대응되게 식각된 절연 부재에 의해 형성될 수 있으며, 평판 부재의 절연 부재에 의해 형성될 수 도 있다. 상기 제 2 절연층(350)이 평판 부재의 절연 부재에 의해 형성되는 경우에는 디스미어 처리를 통해 불필요한 부분에 형성된 제 2 절연층(350)을 제거한다.
도 11을 참조하면, 상기 제 2 절연층(350)이 형성되면, 상기 형성된 제 2 절연층(350) 위에 드라이버 집적회로(360) 및 리시버 집적회로(365)를 장착한다.
도 12는 본 발명의 제 4 실시 예에 따른 광 인쇄회로기판을 나타낸 단면도이다.
상기 제 4 실시 예에 따른 광 인쇄회로기판(400)은 제 2 실시 예에 따른 광인쇄회로기판(200)과 마찬가지로 상기 제 3 실시 예에 따른 광 인쇄회로기판(300) 대비 캐비티 내에 실장되는 소자에 대해서만 상이하다.
즉, 상기 광 인쇄회로기판(400)은 광 소자 및 집적회로가 하나의 패키지로 구성되어, 제 1 절연층(430)에 의해 형성된 캐비티 내에 장착된다. 상기 제 1 절연층(430)에 의해 형성된 캐비티에는 발광 소자와 드라이버 집적회로를 패키징한 광 송신 모듈(420) 및 수광 소자와 리시버 집적회로를 패키징한 광 수신 모듈(425)이 장착된다.
도 13 내지 도 17은 본 발명의 제 5 실시 예에 따른 광 인쇄회로기판의 제조 방법을 공정 순서대로 나타낸 단면도이다.
이때, 상기 제 5 실시 예에 따른 광 인쇄회로기판의 제조 방법에 의해 제조된 광 인쇄회로기판(500)은 상기 제 1 실시 예에 따른 광 인쇄회로기판(100)과 동일한 구조로 형성된다.
도 13을 참조하면, 먼저 절연 기판(510)을 준비하고, 상기 절연 기판(510) 위에 제 1 절연층(520)을 적층한다. 상기 제 2 절연층(520)은 열압착에 의해 상기 절연 기판(510) 위에 형성될 수 있다.
도 14를 참조하면, 상기 절연 기판(510) 위에 적층된 제 1 절연층(520)을 식각하여, 광 소자들을 장착하기 위한 복수의 캐비티(522), (524)를 형성한다. 이때, 상기 복수의 캐비티는 제 1 캐비티(522) 및 제 2 캐비티(524)를 포함하며, 상기 제 1 캐비티(522)는 발광 소자의 장착 공간으로 사용되고, 상기 제 2 캐비티(524)는 수광 소자의 장착 공간으로 사용된다.
상기 복수의 캐비티(522), (524)는 일반적인 드라이 필름 적층, 노광, 현상, 식각 및 박리 공정에 의해 형성될 수 있다. 이때, 상기 복수의 캐비티(522), (524)는 추후 형성될 광 도파로(540)의 길이를 고려하여 형성될 수 있다. 즉, 제 1 캐비티(522)와 제 2 캐비티(524)의 이격 거리는 상기 광 도파로(540)의 길이에 대응되게 형성할 수 있다.
상기 제 1 절연층(520) 내에 복수의 캐비티가 형성되면, 도 15에 도시된 바와 같이 제 1 캐비티(522) 내에 발광 소자(530)를 장착하고, 제 2 캐비티(524) 내에 수광 소자(535)를 장착한다.
상기 발광 소자(530) 및 수광 소자(535)가 장착되면, 도 16에 도시된 바와 같이 상기 발광 소자(530) 및 수광 소자(535) 사이에 형성된 제 1 절연층(520) 위에 광 도파로(540)를 형성한다.
이후에는 도 17에 도시된 바와 같이, 상기 광 도파로(540)가 형성된 영역을 제외한 나머지 제 1 절연층(520) 위에 제 2 절연층(550)을 적층하고, 상기 적층한 제 2 절연층(550) 및 광 도파로(540) 위에 제 3 절연층(560)을 적층한다. 그리고, 상기 제 3 절연층(560) 위에 드라이버 집적회로(570) 및 리시버 집적회로(575)를 장착한다.
상기 설명한 바와 같이, 본 발명의 실시 예에 따른 광 인쇄회로기판은 캐비티 내에 광 소자가 실장되고, 광 소자와 광 도파로 간을 가상의 직선 상에 배치함으로써, 광 전송 시 발생하는 손실을 최소화하여 광 전송률을 높일 수 있다.
또한, 광 도파로 형성 시 별도의 추가 구조가 필요하지 않음으로써 제조 공정을 간단하게 할 수 있어 경제적인 광 인쇄회로기판을 제공할 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 광 인쇄회로기판
110: 절연 기판
120: 발광 소자
125: 수광 소자
130: 제 1 절연층
140: 광 도파로
150: 제 2 절연층
160: 제 3 절연층
170: 드라이버 집적회로
175: 리시버 집적회로

Claims (15)

  1. 절연 기판;
    상기 절연 기판 위에 형성되며, 복수의 캐비티를 가지는 절연층;
    상기 복수의 캐비티 사이의 상기 절연층 내에 매립되는 광 도파로; 및
    상기 복수의 캐비티 내에 실장되는 광 소자를 포함하는 광 인쇄회로기판.
  2. 제 1항에 있어서,
    상기 복수의 캐비티는 제 1 캐비티 및 제 2 캐비티를 포함하며,
    상기 광 소자는 상기 제 1 캐비티에 실장되는 발광 소자 및 상기 제 2 캐비티에 실장되는 수광 소자를 포함하는 광 인쇄회로기판.
  3. 제 1항에 있어서,
    상기 광 도파로의 양단부는 상기 복수의 캐비티 측면에 노출되는 것을 특징으로 하는 광 인쇄회로기판.
  4. 제 1항에 있어서,
    상기 절연층은
    상기 절연 기판 위에 상기 광 소자를 노출시키며, 상기 광 소자와 광 도파로를 정렬시키기 위한 제 1 절연층과,
    상기 제 1 절연층 위에 형성되는 제 2 절연층을 포함하는 광 인쇄회로기판.
  5. 제 4항에 있어서,
    상기 광 도파로는 상기 제 2 절연층 내에 매립되는 것을 특징으로 하는 광 인쇄회로기판.
  6. 제 2항에 있어서,
    상기 광 도파로는 상기 절연층 내에서 상기 발광 소자와 수광 소자를 연결하는 가상의 직선상에 형성되는 광 인쇄회로기판.
  7. 제 1항에 있어서,
    상기 복수의 캐비티 내에 실장되는 집적회로를 더 포함하는 광 인쇄회로기판.
  8. 절연 기판을 준비하는 단계;
    상기 절연 기판 위에 일정 간격을 두고, 발광 소자 및 수광 소자를 실장하는 단계;
    상기 절연 기판 위에 상기 발광 소자 및 수광 소자를 노출시키는 제 1 절연층을 형성하는 단계; 및
    상기 발광 소자 및 수광 소자 사이에 형성된 제 1 절연층 위에 광 도파로를 형성하는 단계를 포함하여 이루어지는 광 인쇄회로기판의 제조 방법.
  9. 제 8항에 있어서,
    상기 광 도파로를 형성하는 단계는
    상기 발광 소자와 수광 소자를 연결하는 가상의 직선 상에 상기 광 도파로를 형성하는 단계인 것을 특징으로 하는 광 인쇄회로기판의 제조 방법.
  10. 제 8항에 있어서,
    상기 광 도파로가 형성된 부분을 제외한 제 1 절연층 위에 제 2 절연층을 형성하는 단계; 및
    상기 제 2 절연층 및 광 도파로 위에 제 3 절연층을 형성하는 단계가 더 포함되는 광 인쇄회로기판의 제조 방법.
  11. 제 10항에 있어서,
    상기 제 2 절연층은 상기 형성된 광 도파로와 동일한 두께를 갖는 광 인쇄회로기판의 제조 방법.
  12. 제 8항에 있어서,
    상기 제 1 절연층 및 광 도파로 위에 제 2 절연층을 형성하는 단계; 및,
    상기 형성된 제 2 절연층을 디스미어 처리하는 단계가 더 포함되는 광 인쇄회로기판의 제조 방법.
  13. 절연 기판을 준비하는 단계;
    상기 절연 기판 위에 제 1 절연 층을 형성하는 단계;
    상기 형성된 제 1 절연층을 식각하여, 복수의 캐비티를 형성하는 단계;
    상기 형성된 복수의 캐비티에 발광 소자 및 수광 소자를 각각 실장하는 단계; 및
    상기 발광 소자 및 수광 소자 사이에 형성된 제 1 절연층 위에 광 도파로를 형성하는 단계가 포함되는 광 인쇄회로기판의 제조 방법.
  14. 제 13항에 있어서,
    상기 형성되는 제 1 절연층의 두께는 상기 실장되는 발광 소자 및 수광 소자의 높이에 의해 결정되는 광 인쇄회로기판의 제조 방법.
  15. 제 13항에 있어서,
    상기 제 1 절연층 및 광 도파로 위에 상기 형성된 광 도파로를 보호하는 제 2 절연층을 형성하는 단계가 더 포함되는 광 인쇄회로기판의 제조 방법.
KR1020100097472A 2010-10-06 2010-10-06 광 인쇄회로기판 및 그의 제조 방법 KR101251732B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100097472A KR101251732B1 (ko) 2010-10-06 2010-10-06 광 인쇄회로기판 및 그의 제조 방법
PCT/KR2011/007378 WO2012047024A2 (en) 2010-10-06 2011-10-05 Optical printed circuit board and method for manufacturing the same
US13/878,326 US9459391B2 (en) 2010-10-06 2011-10-05 Optical printed circuit board and method for manufacturing the same
JP2013532726A JP6050235B2 (ja) 2010-10-06 2011-10-05 光印刷回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100097472A KR101251732B1 (ko) 2010-10-06 2010-10-06 광 인쇄회로기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120035757A true KR20120035757A (ko) 2012-04-16
KR101251732B1 KR101251732B1 (ko) 2013-04-05

Family

ID=45928225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100097472A KR101251732B1 (ko) 2010-10-06 2010-10-06 광 인쇄회로기판 및 그의 제조 방법

Country Status (4)

Country Link
US (1) US9459391B2 (ko)
JP (1) JP6050235B2 (ko)
KR (1) KR101251732B1 (ko)
WO (1) WO2012047024A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023114260A1 (en) * 2021-12-14 2023-06-22 Aayuna Inc. Glass-based optical-to-optical coupling arrangement in high density interconnection configurations

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9857544B2 (en) * 2015-10-09 2018-01-02 Te Connectivity Nederland B.V. Carrier having ablation-susceptible and ablation-insusceptible materials
CN109073203A (zh) * 2016-04-13 2018-12-21 塔科图特科有限责任公司 具有嵌入的区域光源的照明的多层结构
WO2018152647A1 (en) * 2017-02-24 2018-08-30 Reflex Photonics Inc. Wirebonding for side-packaged optical engine
US11071199B2 (en) 2018-10-09 2021-07-20 City University Of Hong Kong Optical printed circuit board and its fabrication method
US20230083222A1 (en) * 2021-09-15 2023-03-16 Intel Corporation Photonic interconnect and components in glass
US11899255B2 (en) 2022-06-17 2024-02-13 City University Of Hong Kong Optical printed circuit board and its fabricating method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08110446A (ja) * 1994-10-12 1996-04-30 Hitachi Ltd 光伝送モジュール
JP2000081524A (ja) 1998-09-07 2000-03-21 Sony Corp 光送受信システム
JP2002071963A (ja) * 2000-08-31 2002-03-12 Kyocera Corp ファイバスタブ型光デバイス及びそれを用いた光モジュール
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
US20050063637A1 (en) 2003-09-22 2005-03-24 Mershon Jayne L. Connecting a component with an embedded optical fiber
KR100770853B1 (ko) * 2006-02-09 2007-10-26 삼성전자주식회사 광 모듈
WO2007114384A1 (ja) * 2006-04-03 2007-10-11 The University Of Tokyo 信号伝送機器
KR100810665B1 (ko) 2007-03-30 2008-03-07 전자부품연구원 광전변환모듈 및 그 제조방법
JP2009003096A (ja) 2007-06-20 2009-01-08 Sumitomo Bakelite Co Ltd 光導波路モジュール、光導波路モジュールの製造方法
JP2009086238A (ja) 2007-09-28 2009-04-23 Nec Corp 平面光波回路及びその製造方法並びに光導波路デバイス
KR101012757B1 (ko) * 2009-05-14 2011-02-08 전자부품연구원 인쇄 회로 기판에 형성되는 광전 변환 모듈 및 이를 포함하는 lsi 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023114260A1 (en) * 2021-12-14 2023-06-22 Aayuna Inc. Glass-based optical-to-optical coupling arrangement in high density interconnection configurations

Also Published As

Publication number Publication date
WO2012047024A3 (en) 2012-06-21
WO2012047024A2 (en) 2012-04-12
US20130286676A1 (en) 2013-10-31
JP6050235B2 (ja) 2016-12-21
KR101251732B1 (ko) 2013-04-05
US9459391B2 (en) 2016-10-04
JP2013539082A (ja) 2013-10-17

Similar Documents

Publication Publication Date Title
KR101251732B1 (ko) 광 인쇄회로기판 및 그의 제조 방법
US8705905B2 (en) Printed circuit board element and method for the production thereof
US8275223B2 (en) Opto-electrical hybrid wiring board and method for manufacturing the same
US9025913B2 (en) Interposer for optical module, optical module using the same, method for manufacturing the same
EP3582593B1 (en) Method of manufacturing a component carrier with a stepped cavity and a stepped component assembly being embedded within the stepped cavity
JP3807385B2 (ja) 光モジュール及びその製造方法、光通信装置、電子機器
WO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
WO2015002188A1 (ja) 光モジュール用部材、光モジュールおよび電子機器
JP2009229962A5 (ko)
JP6084027B2 (ja) 光導波路装置及びその製造方法
KR101131289B1 (ko) 전자부품 내장형 리지드-플렉시블 기판 및 그 제조방법
KR101349490B1 (ko) 광 인쇄회로기판 및 이의 제조 방법
KR100736641B1 (ko) 전기 광 회로기판 및 그 제조방법
JP2004327516A (ja) 多層光電気混載基板およびその製造方法
JP2018163186A (ja) 光回路基板
KR100913676B1 (ko) 가이드 돌기를 이용한 광전 회로 정렬 방법
KR101349597B1 (ko) 광 인쇄회로기판 및 이의 제조 방법
JP5136142B2 (ja) 光基板の製造方法
JP2019029389A (ja) 光回路基板
KR101405611B1 (ko) 광 인쇄회로기판 및 이의 제조 방법
KR101130608B1 (ko) 반도체 패키지 및 그 제조방법
US20230333337A1 (en) Component Carrier and Method of Manufacturing the Same
JP7027091B2 (ja) 光導波路および光回路基板
KR20130064647A (ko) 광 인쇄회로기판 및 이의 제조 방법
KR101090996B1 (ko) 연성 광기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E801 Decision on dismissal of amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170307

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee