KR100913676B1 - 가이드 돌기를 이용한 광전 회로 정렬 방법 - Google Patents

가이드 돌기를 이용한 광전 회로 정렬 방법 Download PDF

Info

Publication number
KR100913676B1
KR100913676B1 KR1020070113128A KR20070113128A KR100913676B1 KR 100913676 B1 KR100913676 B1 KR 100913676B1 KR 1020070113128 A KR1020070113128 A KR 1020070113128A KR 20070113128 A KR20070113128 A KR 20070113128A KR 100913676 B1 KR100913676 B1 KR 100913676B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
guide
optical waveguide
forming
Prior art date
Application number
KR1020070113128A
Other languages
English (en)
Other versions
KR20090047112A (ko
Inventor
차경순
Original Assignee
주식회사 뉴프렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 뉴프렉스 filed Critical 주식회사 뉴프렉스
Priority to KR1020070113128A priority Critical patent/KR100913676B1/ko
Publication of KR20090047112A publication Critical patent/KR20090047112A/ko
Application granted granted Critical
Publication of KR100913676B1 publication Critical patent/KR100913676B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4219Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236Fixing or mounting methods of the aligned elements
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/255Splicing of light guides, e.g. by fusion or bonding
    • G02B6/2552Splicing of light guides, e.g. by fusion or bonding reshaping or reforming of light guides for coupling using thermal heating, e.g. tapering, forming of a lens on light guide ends
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/10Auxiliary devices for switching or interrupting
    • H01P1/15Auxiliary devices for switching or interrupting by semiconductor devices
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 정렬 오차를 최소화할 수 있도록 하는 가이드 돌기를 이용한 광전 회로 정렬 방법을 개시한다. 본 발명은 가이드 돌기를 이용한 광전 회로 정렬 방법에 관한 것으로, 연성동박적층판(FCCL) 또는 동박적층판(CCL)을 재단 후 포토 레지스트를 형성하고 노광, 에칭 등을 통하여 회로패턴을 구비한 적어도 하나의 인쇄회로기판을 형성하는 제1단계; 상기 인쇄회로기판의 판면에 소정의 높이를 갖는 가이드돌기를 형성하는 제2단계; 상기 가이드돌기가 형성된 상기 인쇄회로기판의 판면에 접착층을 형성하는 제3단계; 상기 적어도 하나의 인쇄회로기판의 일측 판면에 가이드홀이 형성되어 있는 광도파로를 적층하거나 혹은 상기 인쇄회로기판과 상기 인쇄회로기판 사이에 가이드홀이 형성되어 있는 광도파로를 개재하여 상기 가이드돌기와 상기 가이드홀을 체결하는 제4단계; 적층된 상기 인쇄회로기판과 상기 광도파로를 열압착하는 제5단계를 순차적으로 진행함으로써, 다층 인쇄회로기판의 전기신호층과 광신호층을 정확하게 정렬함으로써 전기신호층과 광신호층의 정렬 오차를 극소화하여 제품의 신뢰성을 제고할 수 있다.
인쇄회로기판, 광도파로, 가이드돌기, 정렬

Description

가이드 돌기를 이용한 광전 회로 정렬 방법{OPTO-ELECTRICAL ALIGNMENT BY GUIDE BUTTON IN PRINTED CIRCUIT BOARD}
본 발명은 가이드 돌기를 이용한 광전 회로 정렬 방법에 관한 것으로, 더욱 상세하게는, 다층 인쇄회로기판의 전기신호층과 광신호층을 정확하게 정렬함으로써 전기신호층과 광신호층의 정렬 오차를 극소화하여 제품의 신뢰성을 제고할 수 있는 가이드 돌기를 이용한 광전 회로 정렬 방법에 관한 것이다.
통상적으로 인쇄회로기판(PCB)은 에폭시 수지, 폴리미드 수지, 페놀 수지 등의 플라스틱 베이스에 동(copper)으로 회로패턴(circuit pattern)을 형성하고 반도체나 저항, 콘덴서 등 전자부품을 탑재한다. 그런데 현재 생산 및 개발되고 있는 마이크로 프로세서는 수 GHz의 빠른 클록 속도를 갖고 있는데, 동으로 회로 패턴이 형성되어 있는 인쇄회로기판으로는 전기적 배선으로 인한 RC 지연, 높은 전력소모, 전자기 간섭 등에 의해 Gbps 이상의 칩간 데이터 전송속도를 얻기 어려워, 시스템 전체의 데이터 처리 속도를 제한하는 병목구간이 되고 있다.
이러한 문제들은 전기적 연결 구조가 아닌 광연결 구조로서 해결될 수 있는데, 광연결은 데이터 전송의 대역폭이 넓고, 전자기 간섭이 적고, 장거리 전송시 소비전력이 낮으며, 신호간 간섭이 적기 때문에 배선밀도를 증가시킬 수 있는 장점이 있 다. 이러한 광연결 구조의 장점들을 인쇄회로기판에 적용하기 위해서는 종래의 적층 공정을 그대로 이용하여 한 층 이상의 광도파로층을 인쇄회로기판과 함께 적층할 수 있는 기술과 능동광전소자와 광도파로층간의 광접속 기술이 중요한 고려점이다.
인쇄회로기판 상에서 반도체간의 광학적 신호 송수신을 위해 종래에는 광신호를 출광하거나 광신호가 입사되는 능동광전소자(active optoelectronic components)들을 기판표면에 실장하고, 능동광전소자 표면 위로 렌즈 및 프리즘을 이용하여 폴리머 광도파로나 실리카 또는 폴리머 광섬유 리본 등과 접속하는 기술을 이용하였다. 이러한 기술은 인쇄회로기판을 제작한 후, 별도의 공정을 통해 기판 표면에 실장된 능동광전소자 위로 렌즈와 프리즘, 광신호가 전달되는 경로인 광도파로 등의 수동광소자를 정렬하여 부착하는 과정이 요구되어 경제적이지 못하다. 또한 수동광소자들이 기판 외부에 노출되어 있어, 기판을 취급하는 하는 동안에 수동광소자들의 정렬이 틀어지거나, 손상 받는 경우가 발생할 수있다는 문제점이 있다.
이러한 문제점을 해결하고자 통상의 인쇄회로기판을 구성하는 동박, 절연기판 및 본딩시트(bonding sheet) 등과 함께 광도파로층을 적층하여 제작된 EOCB(Electro-Optical Circuit Board)를 이용하여 광신호를 인쇄회로기판내부를 통해 전달하는 기술이 제안되었다. 이 기술은 전기적 신호를 광신호로 전환하고 반대로 전기적 신호를 광신호로 전환하는데 필요한 능동광전소자들을 EOCB 상에 실장하며, 능동광전소자의 개구부와 광도파로층간의 광연결을 위해 광연결봉 또는 미러 등을 사용하거나, 능동광전소자들을 기판내부로 삽입하여 광도파로층에 직접 접속시키는 방식 등 을 이용한다.
그런데, 이러한 기술로 제조된 폴리머 광도파로를 인쇄회로기판 내에 적층하 기 위해서는 폴리머 광도파로층을 폴리머 광도파로의 제조상에 필요했던 기판(substrate) 또는 몰드(mold)와 분리하여 필름형태로 만든 후, 별도의 정렬 과정을 거쳐 인쇄회로기판에 부착하고 적층공정을 거쳐야하는 공정상의 어려움이 있다. 특히 통상의 인쇄회로기판 제조방식의 적층공정을 이용하여 광도파로층을 인쇄회로 기판 내에 적층하기 위해서는 고압 고온이 필수적인데, 이로 인해 적층공정 중에 광도파로의 정렬이 어긋나는 문제점이 있다.
상기와 같은 점을 감안하여 안출한 본 발명의 목적은, 다층 인쇄회로기판의 전기신호층과 광신호층을 정확하게 정렬함으로써 전기신호층과 광신호층의 정렬 오차를 극소화하여 제품의 신뢰성을 제고할 수 있는 가이드 돌기를 이용한 광전 회로 정렬 방법을 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위한 가이드 돌기를 이용한 광전 회로 정렬 방법은, 연성동박적층판(FCCL) 또는 동박적층판(CCL)을 재단 후 포토 레지스트를 형성하고 노광, 에칭 등을 통하여 회로패턴을 구비한 적어도 하나의 인쇄회로기판을 형성하는 제1단계; 상기 회로패턴이 형성된 상기 인쇄회로기판의 판면에 소정의 높이를 갖는 가이드돌기를 형성하는 제2단계; 상기 가이드돌기가 형성된 상기 인쇄회로기판의 판면에 접착층을 형성하는 제3단계; 상기 적어도 하나의 인쇄회로기판의 일측 판면에 가이드홀이 형성되어 있는 광도파로를 적층하거나 혹은 상기 인쇄회로기판과 상기 인쇄회로기판 사이에 가이드홀이 형성되어 있는 광도파로를 개재하여 상기 가이드돌기와 상기 가이드홀을 체결하는 제4단계; 적층된 상기 인쇄회로기판과 상기 광도파로를 열압착하는 제5단계를 순차적으로 진행하는 것을 특징으로 한다.
이상에서 살펴본 바와 같이 본 발명에 의한 가이드 돌기를 이용한 광전 회로 정렬 방법은, 다층 인쇄회로기판의 전기신호층과 광신호층을 정확하게 정렬함으로써 전기신호층과 광신호층의 정렬 오차를 극소화하여 제품의 신뢰성을 제고할 수 있는 효과가 있다.
이하, 본 발명의 일 실시예에 따른 가이드 돌기를 이용한 광전 회로 정렬 방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판에 회로가 형성된 구조를 개략적으로 도시한 평면도이고, 도 2는 인쇄회로기판에 가이드돌기가 형성된 구조를 개략적으로 도시한 평면도이며, 도 3은 인쇄회로기판의 가이드돌기가 형성된 판면에 접착층이 형성된 구조를 개략적으로 도시한 평면도이고, 도 4는 인쇄회로기판과 인쇄회로기판 사이에 광도파로가 개재된 구조를 개략적으로 도시한 평면도이며, 도 5는 적층된 인쇄회로기판과 광도파로층이 접합된 구조를 개략적으로 도시한 평면도이 고, 도 6은 본 발명의 일 실시예에 따른 인쇄회로기판의 가공이 완료된 구조를 개략적으로 도시한 평면도이며, 도 7은 본 발명의 다른 실시예에 따른 인쇄회로기판의 일측 판면에 광도파로가 적층되어 접합된 구조를 개략적으로 도시한 평면도이고, 도 8은 본 발명의 일 실시예에 따른 가이드 돌기와 가이드홀을 이용한 광전 회로 정렬 방법을 순차적으로 기재한 흐름도이다.
이들 도면에 도시한 바와 같이, 본 발명의 일 실시예에 따른 가이드 돌기를 이용한 광전 회로 정렬 방법은, 연성동박적층판(FCCL) 또는 동박적층판(CCL)을 재단 후 포토 레지스트를 형성하고 노광, 에칭 등을 통하여 회로패턴(11)을 구비한 적어도 하나의 인쇄회로기판(20)을 형성하는 제1단계(S1)와, 인쇄회로기판(20)의 판면에 소정의 높이를 갖는 가이드돌기(12, 22)를 형성하는 제2단계(S2)와, 가이드돌기(12, 22)가 형성된 인쇄회로기판(10)의 판면에 접착층(13, 23)을 형성하는 제3단계(S3)와, 상기 적어도 하나의 인쇄회로기판의 일측 판면에 가이드홀(31)이 형성되어 있는 광도파로(30)를 적층하거나 혹은 인쇄회로기판(10)과 인쇄회로기판(10) 사이에 가이드홀(31)이 형성되어 있는 광도파로(30)를 개재하여 가이드돌기(12, 22)와 가이드홀(31)을 체결하는 제4단계, 적층된 인쇄회로기판(10)과 광도파로(30)를 열압착하는 제5단계(S5)를 순차적으로 진행하여 인쇄회로기판을 적층한다.
인쇄회로기판(10)의 일측 판면에는 식각 작업을 통하여 다양한 패턴으로 설계되는 회로패턴(11)이 형성되어 있고, 회로패턴(11)이 형성된 제1인쇄회로기판(10) 판면의 반대면에는 인쇄회로기판(10)의 두께 방향을 따라 소정의 높이를 갖는 가이드돌기(12)가 돌출 형성되어 있으며, 가이드돌기(12)가 형성된 부분을 제외한 나머지의 판면에는 접착층(13)이 형성되어 있다.
복수의 인쇄회로기판 사이에 개재되는 광도파로(30)의 중심에는 인쇄회로기판(10)에 형성된 가이드돌기(12, 22)가 삽입 체결되는 가이드홀(31)이 형성되어 있으며, 광도파로의 측면에는 광도파로와 인쇄회로기판이 적층되어 열압착될 때 공백이 발생하는 것을 방지하기 위하여 접착층(32)이 형성되어 있다.
이러한 구성을 갖는 본 발명의 일 실시예에 따른 가이드 돌기를 이용한 광전 회로 정렬 방법은 다음과 같다.
우선, 판면에 다수의 회로패턴(11, 21)이 구비된 인쇄회로기판(20)을 형성한 후, 회로패턴(11, 21)이 형성된 판면 또는 그 반대면에 소정의 높이를 갖는 가이드돌기(12, 22)를 형성한다.
가이드돌기(12, 22)가 형성된 인쇄회로기판의 판면에 접착층(13, 23)을 형성한 후, 가이드돌기(12, 22)가 삽입되어 체결되는 가이드홀(31)이 그 중심에 관통 형성된 광도파로(30)를 복수의 인쇄회로기판 사이에 개재한다.
가이드돌기(12, 22)를 광도파로(30)의 가이드홀(31)에 삽입하게 되면 전기신호층의 역할을 하는 인쇄회로기판(20)과 광신호층의 역할을 하는 광도파로(30)는 정렬 오차가 발생하지 않고 정확하게 정렬된다.
마지막으로 위에서부터 광도파로(30), 인쇄회로기판(20) 순서로 적층된 인쇄회로기판을 열압착하면 접착층에 의하여 광도파로(30), 인쇄회로기판(20)은 접합되어 광도파로(30)를 구비한 인쇄회로기판의 제작이 완료되며, 원하는 위치에 관통공(40)을 형성하여 상층과 하층을 전기적으로 접속시키거나 다른 전자부품들을 회로패턴 과 연결시킬 수 있게 된다.
도 7은 본 발명의 다른 실시예에 따른 인쇄회로기판의 일측 판면에 광도파로가 적층되어 접합된 구조를 개략적으로 도시한 평면도로서, 전기신호층 역할을 하는 단일개의 인쇄회로기판(20)과 광신호층 역할을 하는 단일개의 광도파로(30)가 상호 접합된 구조를 갖으며, 본 발명의 일 실시예에 따른 인쇄회로기판과 인쇄회로기판 사이에 광도파로가 개재된 구조와 동일한 구성에 대해서는 동일한 참조부호를 부여하였으며, 그에 따른 상세한 설명은 생략하기로 한다.
본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위내에 있게 된다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판에 회로가 형성된 구조를 개략적으로 도시한 평면도이고,
도 2는 인쇄회로기판에 가이드돌기가 형성된 구조를 개략적으로 도시한 평면도이며,
도 3은 인쇄회로기판의 가이드돌기가 형성된 판면에 접착층이 형성된 구조를 개략적으로 도시한 평면도이고,
도 4는 인쇄회로기판과 인쇄회로기판 사이에 광도파로가 개재된 구조를 개략적으로 도시한 평면도이며,
도 5는 적층된 인쇄회로기판과 광도파로층이 접합된 구조를 개략적으로 도시한 평면도이고,
도 6은 본 발명의 일 실시예에 따른 인쇄회로기판의 가공이 완료된 구조를 개략적으로 도시한 평면도이며,
도 7은 본 발명의 다른 실시예에 따른 인쇄회로기판의 일측 판면에 광도파로가 적층되어 접합된 구조를 개략적으로 도시한 평면도이고,
도 8은 본 발명의 일 실시예에 따른 가이드 돌기와 가이드홀을 이용한 광전 회로 정렬 방법을 순차적으로 기재한 흐름도이다.
**도면의 주요 부분에 대한 부호의 설명**
10 : 제1인쇄회로기판 11 : 회로패턴
12 : 가이드돌기 13 : 접착층
20 : 제2인쇄회로기판 21 : 회로패턴
22 : 가이드돌기 23 : 접착층
30 : 광도파로 31 : 가이드홀
32 : 접착층 40 : 접속홀

Claims (1)

  1. 연성동박적층판(FCCL) 또는 동박적층판(CCL)을 재단 후 포토 레지스트를 형성하고 노광, 에칭 등을 통하여 회로패턴을 구비한 적어도 하나의 인쇄회로기판을 형성하는 제1단계;
    상기 인쇄회로기판의 판면에 소정의 높이를 갖는 가이드돌기를 형성하는 제2단계;
    상기 가이드돌기가 형성된 상기 인쇄회로기판의 판면에 접착층을 형성하는 제3단계;
    상기 적어도 하나의 인쇄회로기판의 일측 판면에 가이드홀이 형성되어 있는 광도파로를 적층하거나 혹은 상기 인쇄회로기판과 상기 인쇄회로기판 사이에 가이드홀이 형성되어 있는 광도파로를 개재하여 상기 가이드돌기와 상기 가이드홀을 체결하는 제4단계;
    적층된 상기 인쇄회로기판과 상기 광도파로를 열압착하는 제5단계를 순차적으로 진행하는 것을 특징으로 하는 가이드 돌기를 이용한 광전 회로 정렬 방법.
KR1020070113128A 2007-11-07 2007-11-07 가이드 돌기를 이용한 광전 회로 정렬 방법 KR100913676B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070113128A KR100913676B1 (ko) 2007-11-07 2007-11-07 가이드 돌기를 이용한 광전 회로 정렬 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070113128A KR100913676B1 (ko) 2007-11-07 2007-11-07 가이드 돌기를 이용한 광전 회로 정렬 방법

Publications (2)

Publication Number Publication Date
KR20090047112A KR20090047112A (ko) 2009-05-12
KR100913676B1 true KR100913676B1 (ko) 2009-08-24

Family

ID=40856654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070113128A KR100913676B1 (ko) 2007-11-07 2007-11-07 가이드 돌기를 이용한 광전 회로 정렬 방법

Country Status (1)

Country Link
KR (1) KR100913676B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102088999B1 (ko) * 2018-01-22 2020-03-13 한국전자통신연구원 적층된 복수의 레이어를 포함하는 광 도파로 블록을 이용하여 광 신호들을 다중화하는 광 다중화기
US10511400B2 (en) 2018-01-22 2019-12-17 Electronics And Telecommunications Research Institute Optical multiplexer for multiplexing optical signals using optical waveguide block including laminated layers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144998A (ja) 1996-11-05 1998-05-29 Nec Corp 光素子の実装構造
KR19980050914A (ko) * 1996-12-21 1998-09-15 양승택 광소자와 광섬유의 광결합 장치
KR20030037285A (ko) * 2001-11-01 2003-05-14 삼성전자주식회사 응력 집중을 최소화한 광섬유 블럭용 글래스 커버 및 이를채용한 접합 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144998A (ja) 1996-11-05 1998-05-29 Nec Corp 光素子の実装構造
KR19980050914A (ko) * 1996-12-21 1998-09-15 양승택 광소자와 광섬유의 광결합 장치
KR20030037285A (ko) * 2001-11-01 2003-05-14 삼성전자주식회사 응력 집중을 최소화한 광섬유 블럭용 글래스 커버 및 이를채용한 접합 장치

Also Published As

Publication number Publication date
KR20090047112A (ko) 2009-05-12

Similar Documents

Publication Publication Date Title
US8275223B2 (en) Opto-electrical hybrid wiring board and method for manufacturing the same
US8826526B2 (en) Method of manufacturing multilayer wiring substrate
KR20110045098A (ko) 전자 부품 내장 배선판 및 그의 제조 방법
US8837873B2 (en) Opto-electric hybrid board and manufacturing method therefor
US20210014965A1 (en) Hybrid carrier board and manufacturing method, assembly, and optical module thereof
US10168495B1 (en) Optical waveguide and optical circuit board
US20140318834A1 (en) Wiring board and method for manufacturing the same
US7801399B2 (en) Method of forming optical waveguide
KR101251732B1 (ko) 광 인쇄회로기판 및 그의 제조 방법
US20050089264A1 (en) Passive alignment of VCSELs to waveguides in opto-electronic cards and printed circuit boards
JP2010170150A (ja) 印刷回路基板の製造方法
JP6084027B2 (ja) 光導波路装置及びその製造方法
US20200273785A1 (en) Ultra-Thin Component Carrier Having High Stiffness and Method of Manufacturing the Same
KR100913676B1 (ko) 가이드 돌기를 이용한 광전 회로 정렬 방법
KR101079867B1 (ko) 광기판 및 그 제조방법
KR101091462B1 (ko) 광 모듈, 광 인쇄회로기판 및 그 제조방법
TW201417640A (zh) 電路板及其製作方法
KR100736641B1 (ko) 전기 광 회로기판 및 그 제조방법
TW201946513A (zh) 中介層以及具有該中介層的印刷電路板
JP7305234B2 (ja) フレキシブル多層基板の製造方法
JP7551790B2 (ja) 光回路基板およびそれを用いた電子部品実装構造体
KR20140032674A (ko) 리지드 플렉시블 기판 제조방법
KR100632576B1 (ko) 광신호 전송용 자유공간이 형성된 관통홀을 구비한인쇄회로기판 및 그 제조 방법
KR100775377B1 (ko) 전기 광 회로기판 및 그 제조방법
KR100823945B1 (ko) 광섬유를 내장한 연성 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120810

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130812

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140812

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150810

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160810

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190812

Year of fee payment: 11