KR20120027390A - 스핀 편극을 갖는 자기 메모리 장치 및 이 장치의 사용 방법 - Google Patents

스핀 편극을 갖는 자기 메모리 장치 및 이 장치의 사용 방법 Download PDF

Info

Publication number
KR20120027390A
KR20120027390A KR1020117030915A KR20117030915A KR20120027390A KR 20120027390 A KR20120027390 A KR 20120027390A KR 1020117030915 A KR1020117030915 A KR 1020117030915A KR 20117030915 A KR20117030915 A KR 20117030915A KR 20120027390 A KR20120027390 A KR 20120027390A
Authority
KR
South Korea
Prior art keywords
layer
magnetization
layers
magnetic
current
Prior art date
Application number
KR1020117030915A
Other languages
English (en)
Inventor
베르나르드 디에니
크리스티안 파푸소이
우르술라 에벨스
디미트리 하우스사메드다인
릴리아나 부다-프레즈베아누
리카르도 소우사
Original Assignee
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 filed Critical 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Publication of KR20120027390A publication Critical patent/KR20120027390A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/12—Measuring magnetic properties of articles or specimens of solids or fluids
    • G01R33/1284—Spin resolved measurements; Influencing spins during measurements, e.g. in spintronics devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Record Carriers (AREA)

Abstract

본 발명은 자기 장치(200)에 관한 것으로서, 상기 자기 장치는 기준층(201)의 평면에 있거나 또는 기준층(201)의 평면에 직교하여 위치된 고정된 자화 방향을 갖는 자기 기준층(201), 가변 자화 방향을 갖는 제 2 자기 저장층(203), 상기 기준층(201)과 상기 저장층(203)을 분리하는 비-자기 스페이서(202), 및 상기 기준층의 자화와 직교한 자화를 갖고 기준층의 자화가 기준층의 평면에 향한다면 편광층의 평면을 벗어나 위치하거나 또는 기준층의 자화가 기준층의 평면에 직교하여 향한다면 편광층의 평면에 위치한 스핀 편극화 전자의 제 3 자기층(205)을 포함하고, 기준층(201)과 저장층(203) 사이의 스핀 전달 계수가 스핀 편광층(205)과 저장층(203) 사이의 스핀 전달 계수보다 더 크다.

Description

스핀 편극을 갖는 자기 메모리 장치 및 이 장치의 사용 방법{MAGNETIC MEMORY DEVICE WITH SPIN POLARISATION, AND METHOD FOR USING SAME}
본 발명은 스핀 편극화 자기 장치에 관한 것이다. 본 발명은 전자공학 분야, 특히 메모리 포인트(memory point) 및 MRAM(Magnetic Random Access Memory) 타입 메모리의 제조에 적용가능하다.
본 발명의 배경은 자기 터널 접합부(또한 자기저항성 스택이라고도 함)에 기초한 MRAM에 관한 것이며, 더욱 상세하게는 라이팅(writing) 작동이 스핀 전달로 행해지는 MRAM에 관한 것이다. 도 1은 개략적으로 부재 번호가 1인 접합부의 구조 및 작용을 나타낸 도면이다. 공지된 방식에 있어서, 자기 터널 접합부(또는 자기저항성 스택, 1)는 전형적으로 알루미늄이나 또는 마그네슘 산화물로 만들어진 터널 배리어를 형성하는 산화물층(4)에 의해 분리된 2개의 자기층(2 및 3)으로 이루어진다. 저장층(2개의 실질적으로 반대 방향에 따라 재방향설정 가능한 자화층)인 자기층(2) 중 하나의 층의 자화가 기준층인 제 2 층(3)의 자화와 관련하여 상이한 방향을 향할 수 있으며, 상기 기준층의 자화는 고정된 방향으로 고정된다. 이러한 고정은 일반적으로 미도시된 인접한 반강자성층과의 상호작용에 의해 행해진다(교환 이방성 메카니즘). 터널 접합부의 상이한 레벨의 저항이 2개의 저장층 및 기준층의 자화 사이의 각도에 따라 만들어질 수 있다. 따라서, 저장층(2)과 기준층(3)의 평행하거나 또는 역평행(anti-parallel)한 자기 구성의 자화에 의해, 정보가 자기 부재에 저장된다. 자기 구성에 따른 저항 변화가 메모리 셀에 라이트 된 정보를 판독하도록 이후 사용된다. 자기층(2 및 3)의 자화가 역평행할 때, 접합부(1)의 저항이 증가되고; 자화가 평행할 때, 저항이 감소된다. 이들 2개의 상태 사이의 저항 변화가 재료의 적당한 선택으로 100% 초과할 수 있다. 각각의 터널 접합부(1)는 메모리 포인트로 구성된다.
직교한 자기장을 통한 라이팅으로 MRAM에 대한 가장 통상적인 접근법에 있어서, 터널 접합부(1)는 평행한 라인(비트 라인(5) 및 워드 라인(6))의 2개의 직교한 네트워크 사이에 삽입된 사각형 네트워크에 위치되며, 이들 2개의 네트워크 중 하나의 네트워크는 터널 접합부(1)의 평면 위에 다른 하나의 네트워크 아래에 위치된다. 접합부(1)가 트랜지스터(7)와 비트 라인(5) 사이에 위치된다. 이러한 비트 라인(5)을 통과하는 전류가 자기장을 만든다. 비트 라인(5)에 수직한, 워드 라인(6)을 통과하는 전류가 제 2 자기장을 만든다. 라이팅 시, 트랜지스터(7)가 차단되고 전류 펄스가 워드 라인(6) 및 비트 라인(5)을 통해 동시에 송출되고, 상기 기재된 메모리 포인트(1)의 레벨에서 서로 교차한다. 이들 2개의 장의 조합은 상기 기재된 메모리 포인트(1)의 저장층으로부터 다른 메모리 포인트의 자화에 영향을 미치지 않으면서 필요한 방향으로 스위치되는 자화를 가능하게 한다. "리딩" 모드에 있어서, 트랜지스터(7)가 포화된다. 비트 라인(5)만을 통해 보내진 전류가 개방 트랜지스터를 갖는 메모리 포인트를 단지 교차한다. 이러한 전류에 의해 접합부 저항이 측정될 수 있다. 기준 메모리 포인트와 비교하여, 메모리 포인트 ("0" 또는 "1")의 2진의 상태가 따라서 판정될 수 있다.
그러나, 상기 기재된 라이팅 메카니즘은 여러 어려움을 나타난다.
제 1 문제점은 선택도에 관한 문제이다. 접합부의 저장층의 자화의 역전 처리가 외부 장의 영향 하에서 발생함에 따라 그리고 역전 장이 통계적으로 분포됨에 따라, 수개의 이웃하는 접합부가 어드레스 라인을 따라 만들어진 자기장으로부터의 영향에 따라 간단히 예기치 못하게 역전될 수 있다. 고 밀도 메모리에 대해, 메모리 포인트의 크기가 명확하게 초미세하므로, 어드레스 에러의 수가 증가한다. 이러한 선택도 문제가 미국 특허 제6545906호에 기재된 "토글(toggle)" 기술과 같은 기술을 도입함으로써 향상될 수 있지만, 그러나 전기 소비가 증대된다.
더욱이, 라이팅에 필요한 자기장을 만들기 위해 비트 라인과 워드 라인을 통과하는데 요구되는 전류가 수 mA(전형적으로 5 내지 7　mA)이다. 메모리 또는 로직 회로의 밀도의 증가를 살펴볼 때, 이들 전도 라인의 단면이 반드시 감소되는 반면, 자기장 펄스를 발생시키는데 필요한 전류가 대략 동일한 크기로 유지되거나 크기가 증가한다. 따라서, 이는 빠르게 대략 107A/㎠의 전류 밀도에 도달하는 이들 라인에서 일렉트로마이그레이션 한계(electromigration limit)에 접근한다. 4　mA의 전류에 대해, 이러한 일렉트로마이그레이션 한계는 예를 들면, 200　nm*200　nm와 실질적으로 동일한 단면을 갖는 컨덕터에 도달된다.
보다 최근 수년 동안, 여러 타입의 자기 장치가 상기 기재된 문제점을 해결하기 위해 개발되고 있다. 이러한 장치에 있어서, 자화의 역전이 외측 자기장에 의해, 그러나 터널 접합부의 저장층에 진입하는 스핀 편극화 전류에 의해 나타난 작용을 사용함으로써 만들어지지는 않는다. 실제로, 스핀 편극화 전류가 자기 나노구조로 주입될 때, 이러한 전류는 나노구조 자화에 작용할 수 있고 필요한 방향으로 다시 나아가게 할 수 있는, 스핀 전달 토오크나 또는 스핀 토오크인 토오크를 나노구조 자화에 가하는 것을 JC. Slonczewski 및 L. Berger(Journ.magn.Magn.Mater.159, L1 (1996) 및 Phys. Rev.B.54, 9353 (1996))가 예측하고, 수년이 지난 후 J. Katine 등 (Phys. Rev. Lett.84, 3149 (2000)) 실험적으로 관찰하였다. 스핀 전달에 의한 이러한 자기 스위칭 현상은 타입 Co 20　nm/Cu 4　nm/Co 3　nm의 Co 및 Cu의 교호의 층으로 형성된, 모든 금속 시스템에서 먼저 관찰된다(Phys. Rev. Lett.84, 3149 (2000)). 수년 이후에, 스핀 전달에 의한 동일한 자기 스위칭 현상이 저 저항 자기 터널 접합부에서 관찰되었다(Appl. Phys. Lett.84, 3118 (2004)). 따라서, 이러한 스핀 전달 현상은 로직 성분(logic component)이나 또는 MRAM-타입 장치에서의 새로운 수단의 라이팅 정보로 사용될 수 있다. JC. Slonczewski는 이러한 스핀 전달 토오크가 자기 시스템에서의 자화 기동(dynamic)을 결정하는 란다우 라이프쉬츠 길버트(Landau Lifshitz Gilbert) 방정식에서의 새로운 항의 형태를 갖는다는 것을 나타낸다. 국부 자화 시 스핀 전류에 의해 가해진 토오크(T)의 이러한 새로운 항은 T=aJ Mx(MxP)이며, 여기서 전인자(prefactor, aJ)(이후 스핀 전달 계수라고 함)는 나노구조를 교차하는 전류 밀도와 이러한 현재의(courant) 편광에 비례하며, 상기 항에서 M은 스핀 편극화 전류로 교차된 나노구조의 자화를 나타낸 벡터이고, P는 현재의 편광 방향이고 "x" 표시는 벡터 곱을 나타낸다. 스핀 전달 항의 전인자가 나노구조를 통해 교차하는 전류 밀도에 비례함에 따라, 전류 밀도가 자기 나노구조의 자화 스위칭 한계를 결정하고 자기장에 의한 라이팅을 포함한 접근법에 대한 총 전류를 결정하지 않는다. 예를 들면, 두께(d)의 평면의 자화를 갖는 자기 나노구조에 대해, 거대스핀 근사치(macrospin approximation)로 처리될 수 있도록 충분히 작은 치수(전형적으로 100　nm 이하)로, 스핀 전달 항의 전인자가
Figure pct00001
의 값에 도달할 때, 나노구조 자화가 평면에 직교한 이러한 나노구조를 통해 교차하는 스핀 편극화 전류의 영향 하에서 스위칭될 수 있다는 것을 나타내고 있으며, 상기 식에서 a는 길버트 댐핑 상수이고, Ms는 나노구조의 자연 자화이며, HK는 이방성의 장이다. 전인자(aJ)의 이러한 임계값은 자기 스위칭을 야기시키는 상기 전류의 밀도의 임계값을 결정하며, 2개의 크기가
Figure pct00002
와 관련되어 제시되며, 이 식에서 (대략적으로 2인) g은 란데 인자(Lande factor)이고, mB는 보어 마그네톤(Bohr magneton)이고, e는 전하(electron charge)이고, P는 전류 편광이고, 그리고 J는 전류 밀도이다(Sun, Phys. Rev.B. 62, 570 (2000)). 국부 자화 시 스핀 전류에 의해 나타난 토오크(T=aJ Mx(MxP))의 새로운 항의 표현이 특히 스핀 밸브 구성에 보다 적용될 수 있다는 것을 알 수 있을 것이다. 자기 터널 접합부 구성에 대해, 국부 자화시 스핀 전류에 의해 나타난 토오크(T)의 새로운 항이 T=aJ　Mx(MxP)+bJ　MxP으로 라이트될 수 있다. 이는 두 번째 항(bJ　MxP)이 부가되는 첫 번째 항(aJ　Mx(MxP))을 포함하며, 여기서 전인자(bJ)는 전류 유도된 유효장의 계수이다. 스핀 밸브의 실시예와는 달리, 자기 터널 접합부에 있어서, 유효장의 항이 무시되어서는 안된다.
따라서, 메모리 부재 또는 로직 성분의 측방향 치수가 감소될 때, 필요한 전류가 또한 부재의 단면에 따라 감소되며, 상기 전류가 부재의 단면과 곱해진 전류 밀도의 곱과 동일하다. 따라서, 스핀 전달에 의한 이러한 라이팅 접근법은 전도 라인을 통하는 전류 펄스에 의해 발생된 자기장 펄스를 포함하는 라이팅 방법에 비해, 이들 부재를 실행하는 메모리 장치나 또는 로직 장치의 특성을 전개하기 위한 개량된 방식을 제공한다.
자기 터널 접합부에 기초한 MRAM에서의 라이팅 수단으로서 스핀 전달을 사용을 살펴보면, 스위칭이 발생하는 전류 밀도가 매우 중요한 인자이다. 이러한 전류 밀도는 아래 기재된 2개의 이유로 충분히 매우 낮아야 한다:
그 첫 번째 이유는 임의의 전기 손상을 야기시키지 않는 터널 배리어를 통과하는 이러한 전류 밀도에 대한 가능성에 관한 것이다. 실제로, 전류 밀도(j)가 영역(A)과 곱해진 이러한 저항(R)의 곱(RA)을 갖는 터널 배리어를 교차할 때, 전압(V=RA*j)이 2개의 접합부 전극 사이에 만들어진다. 그러나, 전압이 각각의 절연 파괴(전형적으로 터널 배리어의 두께에 따른 0.7V와 1.5V 사이의 값)로 한정되고 자기저항이 10　Ω㎛2보다 더 낮은 곱(RA)에 대해 빠르게 감소하는 경향이 있다. 이는 상당한 레벨의 자기저항을 갖는 터널 배리어 상에 과도한 전기 스트레스를 발생시키지 않는데 필요한 최대 스위칭 전류 밀도가 반드시 대략적으로 106 A/㎠ 또는 6.105　A/㎠이라는 것을 의미한다.
그 두 번째 이유는 터널 접합부와 직렬로 연결된 선택 트랜지스터의 크기가 상기 트랜지스터를 교차하는 총 전류에 직접적으로 따른다는 것이다. 이러한 전류는 전형적으로 트랜지스터 도관의 마이크론의 폭 마다 동일하게 700　mA이다. 트랜지스터의 크기가 MRAM 셀의 크기의 최소화를 제한하지 않도록, 이러한 트랜지스터의 크기가 반드시 접합부의 크기와 대략 동일한 크기이어야 한다. 트랜지스터 폭(L)이 터널 접합부의 직경과 동일하게 주어져, 라이팅 전류 밀도(j라이팅 ( writing ))가 얻어지고 곱(J라이팅L2)이 반드시 대략적으로 0.7　mA/㎛*L와 동일해야 하며; 즉, J라이 팅은 대략적으로 0.7　mA/㎛/L와 동일해야 한다. 대략적으로 50　nm의 접합부 크기(L)가 대략적으로 7.105　A/㎠의 밀도(j라이팅)를 제공한다. 따라서, 대략적으로 동일한 필요한 크기가 상기 단락에서 강조된 첫 번째 이유로 얻어진 바와 같이 스위칭 전류 밀도에 대해 관찰된다.
그러나, 기술의 전류 상태에 따라, MgO 기 및 평면의 자화를 갖는 터널 접합부에 대해, 관찰된 임계 전류 밀도는 (저자가 Y. Huai 등인, Appl. Phys. Lett.87, 222510 (2005)의 문헌을 참조) 지속하는 스위치에 대해 대략적으로 7.106　A/㎠이다. 이러한 전류 밀도는 즉, 106　A/㎠ 이하의 값으로 달성되는 값에 대해 매우 높게 유지된다.
임계 전류를 낮추기 위한 하나의 제 1의 알려진 해결책은 프랑스 특허 신청(request) 제2832542호 개시되어 있다. 이러한 해결책은 평균 두께가 대략적으로 3　nm 내지 5　nm인 금속 스페이서에 의해 연질층과 분리되고("이중" 구성과 같은 구성) 터널 접합부의 제 1 고정층의 면과 마주하여, 제 2 고정된 자화층을 터널 배리어와 마주한 연질층의 면에 부가하는 단계로 이루어진다. 이러한 평균 두께는 반드시 자기 분리 공정이 제 2 고정층과 연질층(전형적으로 2nm 이상) 사이에서 발생할 수 있도록 충분히 커야만 한다. 그러나, 이러한 두께는 또한 반드시 스핀 확산 길이와 관련해 충분히 작아야 하므로, 전자가 제 2 고정층으로부터 연질층까지의 통로에서 그 스핀의 메모리를 유지한다. 이러한 스택에 있어서, 터널 배리어 저항이 스택의 전기 저항에 대한 주된 요인이므로, 구조체의 모든 자기저항이 제 1 고정층/터널 배리어/연질층으로 형성된 터널 접합부로부터 발생한다. 그러나, 스핀 전달의 시점으로부터, 2개의 고정층 중 각각의 층에 의해 가해진 2개의 스핀 전달 토오크로부터의 누적 효과가 있다. 이는 프랑스 특허 제2832542호에 기재되어 있고 저자가 L. Berger인 Journ. Appl. Phys.93(2003)7693의 문헌의 이론에서 이후 실험되었고, 저자가 Y. Huai 등인 Appl. Phys. Lett.87, 222510 (2005)의 문헌에서 실험적으로 확인되었다. 따라서, Y. Huai의 문헌에 있어서, 터널 접합부의 제 1 고정층의 자화층과 반대인 제 2 고정된 자화층의 부가는 대략적으로 7.106　A/㎠으로부터 2.2 106　A/㎠까지의 임계 밀도 스위칭 전류를 낮추도록 나타나 있다. 임계 전류는 이러한 이중 구성에 따라 3의 인자만큼 저하되지만, 그러나 이러한 값은 여전히 매우 높다. 더욱이, 이러한 구성은 역전 또는 스위칭 시간에 확률적인 변동의 문제점을 해결하지 못한다.
실제로, 공지된 방식에 있어서, 기준층이나 또는 고정층의 고정 방향이 저장층의 자화와 평행하거나 또는 역평행한다. 이러한 구성은 자기저항의 크기를 최대화한다. 어찌 되었건, 이러한 구성은 연질층의 자화에 초기에 평행하거나 또는 역평행한 상기 연질층의 자화 시 스핀 전달을 나타내는 전류의 편광이 필요하다. 그러나, 스핀 전달 토오크가 전류 편광과 자화 사이의 사인 각도로 변함으로서, 토오크는 스위칭의 개시가 어렵다는 결과로 초기에 0이다. 따라서, 본 출원인은, 랜덤 열 변동의 영향 하에서, 작은 각도가 전류의 편광 방향과 연질층의 자화 사이에서 나타나, 스핀 전달 토오크가 증가하고 자화 역전을 기동시킬 때까지 반드시 대기해야 한다. 따라서, 이후 전류 펄스의 개시와 100　ps로부터 수 10　ns까지 변하는 자화 역전 사이에 대기 시간이 있다. 이는 T. Devolder 등(Phys. Rev. Lett.100, 057206 (2008))에 의한 출판물에 실험적으로 나타나 있다. 하나의 메모리나 또는 로직 성분 모드의 작동에 있어서, 이러한 대기 시간은 메모리나 또는 성분의 작동 속도를 제한하므로 특히 불리하다.
임계 스위칭 전류 밀도를 낮추는 제 2 해결책은 프랑스 특허 신청 제2832542호에 또한 기재되어 있다. 이러한 해결책은 층의 평면에 직교한 자화 재료를 사용하는 단계로 이루어진다. 실제로, 평면의 편광 전류가 평면의 자화 나노구조로 주입될 때, 임계 전류 밀도가
Figure pct00003
로 구해지며, 이 식에서 e는 전하이고,
Figure pct00004
는 플랭크 상수이며, tF는 나노구조 두께이고, a는 길버트 댐핑 상수이고, P는 전류 편광이고, J는 전류 밀도이고, m0는 진공 투자율이고, Ms는 나노구조의 자화이며 K는 그 이방성이다(Sun, Phys. Rev. B. 62, 570 (2000)). 이러한 식에 있어서,
Figure pct00005
의 항은 나노구조의 이방성 에너지보다 일반적으로 매우 많이 높은(전형적으로 대략 1 내지 2의 크기만큼) 소자된 장(demagnetising field)의 에너지이다. 상기 항은, 자화를 역전시킬 때, 상기 자화가 평면을 빠져나오면 반드시 전진한다는 사실과 관련되어 있으며, 이러한 자화는 소자된 장으로부터의 이러한 에너지에 의한 것이다. 이는 평면의 자화를 갖는 간단한 터널 접합부에 대해 대략적으로 7.106A/㎠의 상기 기재된 전류 밀도를 야기시킨다. 그러나, 직교한 자화 나노구조가 사용된다면, 이 경우 직교한 편광 스핀 전류가 주입되어, 스위칭 전류 밀도는
Figure pct00006
이며, 이 식에서 Keff는 나노구조의 유효 이방성을 나타낸다. 이러한 유효 이방성은 층의 평면에서의 자화를 당기는 경향이 있는 형상 이방성(즉, 소자된 장 이방성)과 함께 (최초 볼륨 또는 계면의) 직교한 이방성을 그룹화하여, 평면을 벗어난 자화를 당기는 경향이 있다. 따라서 이후 이러한 유효 이방성(Keff)이 평면의 실시예에서의 임계 전류를 결정하는
Figure pct00007
항보다 일반적으로 매우 더 적다. 결론적으로, 보다 작은 임계 전류가 평면의 자화 재료에 대해서 보다 직교한 이방성에서 얻어지는 것으로 예상된다. 최근 실험 결과(Yoda 등, Intermag 2008, Madrid FA04에서 구두 발표됨)가 TbCo/CoFeB2nm/MgO/CoFeB1nm/GdCo 타입 직교한 자화 구조체에서 3.106　A/㎠의 임계 전류를 갖는 것으로 나타난다. 그러나, 이러한 결과는 너무 높게 유지되는 것을 조장하며, a/P 비가 "통상의(normal)" 평면의 자화 재료보다 이들 면외 자화 재료에서 보다 크다는 것을 나타낸다. 따라서, 직교한 자화 재료가 반드시 저 길버트 댐핑 상수 및 고 스핀 편광으로 알려져 있고 큰 크기의 자기저항을 제공한다(상기 기재된 논문에서는 단지 10%). 더욱이, 이러한 구성은 자화 역전 시간에서의 확률적인 변동의 문제점을 해결하지 못한다.
프랑스 특허 제2817998호에서 제시된 바와 같은 다른 한 접근법이 평면의 자화 자기층의 스위칭을 일으키기 위하여, 스핀 편극화 전류를 층의 평면에 직교한 편광 방향을 갖는 이러한 층으로 주입하는 것을 포함한다. 이러한 자기 장치(30)가 도 2에 도시되어 있다. 도시된 장치(30)는 반강자성층(10)과, 비-자기 전도층(122)으로 분리된, 역평행한 평면의 자화를 갖는 2개의 자기층(121 및 123)으로 이루어진 3-층 스택(12)을 포함한다. 이러한 스택은 고정층을 포함한다. 장치(30)는 또한 절연층(14) 및 무(free) 자기층(16)을 포함한다. 층(12, 14 및 16)을 포함한 그룹에 자기 터널 접합부(15)가 포함된다. 장치(30)가 층의 평면에 직교한 자화를 갖는 자기 편광층(20) 및 비-자기 전도 분리층(18)으로 보완된다. 이러한 층(20)은 예를 들면, Fe/Pt, Fe/Pd, Co/Pt, Co/Pd 또는 Co/Au 등으로 만들어지거나 또는 이들 질서 합금(ordered alloy)으로 만들어진 층의 스택으로 이루어진다. 편광층이 컨덕터 기판(22) 상에 놓인다. 이러한 모든 스택이 전류 공급부(24)와 전류 스위칭 트랜지스터(26) 사이에 삽입된다. 층(20)을 통과하거나 또는 상기 층에 의해 반사되어 전도된 전자에 대해, 스핀 방향은 이러한 층의 자화에 평행하게, 즉 접합부(15)의 다양한 층의 평면, 특히 무 자기층(16)의 평면에 직교하여 나아간다고 알려졌다. 편극화 전자의 이러한 면외 전류의 영향을 받는 이러한 층의 자화는, 자화를 층의 평면 내에서 유지하려는 경향이 있는 소자된 장에 의해 스핀 방향으로 정렬되지 않으면서, 층의 평면에 직교한 축선을 갖는 큰 각도의 콘에 따라 회전할 것이다. 도 3은 상징적으로 전류의 양의 방향을 갖는 이러한 회전을 나타낸 도면이다. Oxyz 3개의 직사각형 삼면체(trirectangular trihedron)는 상이한 방향을 위치될 수 있으며, 상기 Oz 축선은 층의 평면에 직교한다. 이러한 프랑스 특허 제2817998호에 있어서, 면외 자화층(20)은 기준층(123) 보다 매우 상당히 중요한 방식으로 층(16)의 자화의 기동에 영향을 미친다고 여겨진다. 즉, 층(20)은, 임계 전진 전류보다 고 레벨의 강도를 갖는 전류가 구조체를 통과할 때, 층(16)의 전진 이동에 대해 책임이 있는 반면, 층(123)이 단지 비대칭이 되게 하여 완만하게 이러한 전진 이동 방해하여, 전류가 양이라면 층(123 및 16)의 자화의 평행 정렬을 촉진하고 전류가 음이라면 역평행한 정렬을 촉진한다. 도 3에 도시된 실시예에 있어서, 전류가 양이어서, 이에 따라 평행한 상태가 촉진된다. 이는 도 4에서 (t2의 간격) 보다 짧은 자화(My) 최대와 (t1의 간격) 보다 긴 자화(My) 최소를 갖는 층(16)의 자화(My)에서의 교호의 변화로 나타나 있다. 따라서, 이러한 특허문헌에 있어서, 층(16 및 123)의 자화의 평행한 상태(예를 들면, "0") 또는 자화의 역평행한 상태(예를 들면, "1")가 전류 방향 중 어느 한 방향으로 라이트될 수 있지만, 그러나 전류 펄스의 간격이 반드시 정확하게 제어되어 저 평탄역("0", plateau)에서 멈춰지거나 또는 고 평탄역("1")에서 멈춰야 한다.
이러한 형상(geometry)에 따라, 스핀 전달로부터의 효과에 의해 자화가 층의 평면에 직교한 축선 주위 콘(cone)에서 전진하게 된다. 따라서, 연속의 전류가 구조체를 교차할 때, 무 자기층(16)의 자화가 연속 방식으로 전진한다(즉 자화(My)를 동일하게 하는 유지된 진동과 이에 따라 접합부의 저항으로 연속 방식으로 상기 자기층 상에서 회전한다). 자화가 전진하는 연질층(16)과 직교한 편광기(20)로만 장치(30)가 이루어지면, 상기 연질층과 상기 직교한 편광기의 자화 사이의 각도가 전진 이동을 통해 일정함에 따라, 스택의 저항 변화가 이러한 전진 이동과 관련하여 발생하지 않는다는 것을 알 수 있을 것이다. MRAM 경우나 또는 라디오주파수 오실레이터에서 사용될 수 있는 자기저항 효과를 얻기 위하여, 평면의 자화를 갖는 고정된 기준층(123)이 반드시 부가되어, 비-자기 스페이서에 의해 연질층(16)과 분리되어야 한다. 가장 근접한 교번에 직교한 편광기에 의해 발생된 전진 이동의 기간을 제어함으로써, 상기 전진 이동이 2개의 반대쪽 방향 사이에서의 평면의 자화층(16)의 자화를 스위치하도록 사용될 수 있다. 이러한 접근법의 장점은 스위치가 대체로 매우 빠르고(대략적으로 0.3　ns) 확률적인 변동에 매우 민감하지 않다는 것이다. 어찌 되었건, 포함된 전진 주파수는 전형적으로 수 GHz와 동일하다. 이는, 평면의 층의 자화에 전진 교번을 실행하기 위하여, 이러한 층을 교차하는 전류 펄스의 기간은 대략적으로 0.1　ns의 정확도의 레벨로 반드시 제어되어야 한다는 것을 의미한다. 메모리 칩-타입의 전자 장치에 있어서, 상기 전자 장치는 전도 라인 내에서의 전류 펄스의 분포 동안에 발생된 유도성(inductive) 및 용량성(capacitive) 영향에 의해 딜레이 및 커진 펄스가 야기됨에 따라 달성되기 매우 어렵다. 전기 신호의 이들 변형은 메모리 장치에서의 이러한 전진적인 스위치의 실행의 취소(redhibitory)이다.
이러한 관계에 있어서, 본 발명의 목적은 상승된 전진 주파수와 연관된 장치를 교차하는 전류 펄스 동안과 관련된 상기 기재된 요건이 극복되면서 자화 역전을 위한 임계 전류 밀도 및 자화 역전 시간에서의 확률적인 변동을 감소시키는 자기 장치를 제공하는 것이다.
결국, 본 발명은 자기 장치에 관한 것으로서, 상기 자기 장치는:
- 상기 기준층의 평면이나 또는 상기 기준층의 평면에 직교하여 위치된 고정된 자화 방향을 갖는 제 1 자기층;
- 저장층이며, 가변 자화 방향을 갖는 제 2 자기층;
- 스페이서이며, 상기 기준층 및 상기 저장층을 분리시키는 비-자기층;
- 상기 기준층의 자화와 직교한 자화를 갖고 상기 기준층의 자화가 상기 기준층의 평면에 향한다면 편광층의 평면을 벗어나 위치하거나 또는 상기 기준층의 자화가 상기 기준층의 평면에 직교하여 향한다면 편광층의 평면에 위치한 스핀 편극화 전자의 층인 제 3 자기층;
- 전류를 층에 직교하여 통과시키는 수단;을 포함하고,
상기 자기 장치는, 상기 가변 자화 방향이 상기 고정된 상기 기준층의 자화 방향으로 형성된 축선에 따라 실질적으로 평형상태의 2개의 위치를 가지며, 전류가 존재시,
- 상기 스핀 편광층과 상기 저장층 사이의 스핀 전달이 상기 기준층의 자화 방향에 평행하거나 또는 역평행한 평형상태의 제 1 위치로부터 상기 저장층의 자화 방향을 이동시키고, 그리고,
- 상기 기준층과 상기 저장층 사이의 스핀 전달이 전류의 방향에 따라 야기되고;
o 전류의 방향이 제 1 방향이라면 평형상태의 상기 제 1 위치에서의 상기 저장층의 자화 방향에 반대인 상기 저장층의 자화 방향에 대응하는 평형상태의 제 2 위치 쪽으로의 상기 저장층의 자화 방향의 스위칭이나;
o 또는 전류의 방향이 상기 제 1 방향과 반대 방향에 있다면, 평형상태의 상기 제 1 위치에 있는 자화 방향 쪽으로의 상기 저장층의 자화 방향의 역전을 야기시키는 방식으로,
상기 기준층과 상기 저장층 사이의 스핀 전달 계수가 상기 스핀 편광층과 상기 저장층 사이의 스핀 전달 계수보다 더 큰 것을 특징으로 하고 있다.
일반적인 방식으로서, 스핀 전달 계수(aj)가
Figure pct00008
의 방정식으로 주어진 국부 자화시 스핀 전류에 의해 가해진 토오크(T)를 통해 정의되며, 이 식에서, P는 스핀 편극화 전류의 방향을 향하는 단위 벡터이고, M은 저장층의 자화 벡터이다.
사용에 따라, 비-강자성 간격 층(금속 또는 절연)에 의해 분리된 하나의 연질의 강자성층과 하나 이상의 경질의 강자성층을 포함한 자기저항성 부재가 "자기저항성 스택" 또는 "자기 터널 접합부"이다. 이러한 부재는 이후 "자기저항성 스택"이라 한다.
본 발명에 따른 장치는 2개의 실질적으로 반대쪽 평면 내 또는 면외 방향 사이에서 다시 나아가게 될 수 있는 자화를 갖는 자기 저장층을 포함하고, 고정된 자화를 갖는 2개의 자기층 사이에서 샌드위치 된, 2개의 자기층 중 하나의 자기층은 층의 평면을 향하고, 다른 하나의 층은 층의 평면에 직교한다. 2진 정보는 기준층의 자화 방향과 관련된 저장층의 자화 방향으로 엔코드 된다. 기준층은 자기층의 평면에 직교하여 전류를 전도시키는 수단을 포함한 층의 스택에 삽입된다. 본 발명에 따른 장치는 자기저항성 특성을 가지며, 이는 즉 2개의 안정된 자기 상태가 장치의 2개의 상이한 전기 저항값에 의해 특징지워진다는 것이다. 스택은 자기저항성 스택, 금속 구조체, 고 레벨의 자기저항의 형성된 전류 경로, 또는 자기 산화물 배리어를 포함한 스핀 필터인 구조체일 수 있다. 하나의 자기 상태로부터 다른 하나의 자기 상태로의 스위치가 스핀 전달, 즉 저장층을 교차하는 스핀 편극화 전류의 사용에 의해 만들어진다.
기준층과 저장층 사이의 스핀 전달 계수(또는 전인자)는 스핀 편광층과 저장층 사이의 스핀 전달 계수보다 더 크다. 즉, 제 1 고정층(기준층)에 의한 스핀 전달으로부터의 영향이 제 2 고정층(스핀 편광층)에 의한 스핀 전달으로부터의 영향보다 더 크다.
상기 기재된 프랑스 특허 신청 제2817998호에 있어서, 기준층 만이 도 4에 도시된 바와 같은 평탄역 비대칭을 유도시킴으로써 직교한 편광기에 의해 발생된 전진 이동을 약간 방해한다. 이러한 프랑스 특허 신청 제2817998호에 있어서, 직교한 편광기로부터 발생하는 스핀 전달 계수는 기준층으로부터 발생하는 스핀 전달 계수보다 더 많이 크다. 이러한 기준층은 자기저항성 시그널을 만드는 단계로 이루어진 주요 목적을 갖는 주요한 방식으로 직교한 편광기로 발생된 자화 기동을 방해하지 않는다. 다른 한편으로, 본 발명에 따라, 기준층에 의해 가해진 스핀 전달은 직교한 편광기에 의해 가해진 스핀 전달과 관련해 주요한 역할을 하고; 편광층이 임계 스위칭 전류 감소에만 도움이 되는 상태에서, 자화 기동에 주요한 역할을 하는 것은 기준층이다.
자기저항성 구조체가 단독이라면, 즉 직교한 자화 편광기 층 내에서, 당업자가 따라서 스핀 전달 효과에 의해 저장층의 자화를 스위치할 수 있는데, 이는 즉, 구조체를 통과하는 스핀 편극화 전류를 만든다는 것이다. 실제로, 전자가 자기 기준층을 교차할 때, 편극화되고 자기 토오크를 저장층의 자화에 가한다. 이러한 토오크가 충분히 강할 때, 저장층의 자화가 스위치될 수 있다. 전자가 기준층으로부터 저장층 쪽으로 통과하면, 이는 자화의 평행 정렬을 촉진시킨다고 알려졌다. 다른 한편으로, 전자가 저장층으로부터 기준층으로 통과하면, 이는 자화의 역팽항한 정렬을 촉진시킨다고 알려졌다. 직교한 편광기는 이후 이러한 공지된 쌍-안정 자기저항성 부재에 부가된다. 이렇게 함에 있어서, 제 2 스핀 전달 기여도는 직교한 편광기에 의해 유도된 전류의 편광으로부터 발생하는 단계가 부가된다. 그러나, 저장층에 가해진 이러한 제 2 스핀 전달 기여도는 기준층에 의해 제공된 기여도보다 더 낮게 설계된다. 따라서, 저장층이 직교한 편광기의 존재에도 불구하고, 쌍-안정 성분을 유지한다. 즉, 프랑스 특허 신청 제2817998호에서의 자기 장치와 달리 그리고 이들 조건 하에서, 저장층의 자화는 유지된 전진 이동에 포함되지 않지만, 그러나 자기저항성 부재 만의 실시예에서와 같이 기준층의 자화와 관련하여, 즉 전자가 기준층으로부터 저장층까지 통과하면 평행한 상태로 그리고 전자가 저장층으로부터 기준층까지 통과하면 역평행한 상태로 계속 스위치한다. 스핀 전달시 기준층 보다 작은 영향을 갖는 직교한 편광층을 부가함으로써 얻어지는 이익은 그럼에도 불구하고 아래 기재된 바와 같은 2개의 주된 장점을 갖는다:
- 임계 스위칭 전류 밀도가 상당히 (전형적으로 2 내지 10의 인자만큼) 감소될 수 있게 된다. 직교한 편광기로부터 발생하는 스핀 전달은 기준층에 의해 제공된 토오크에 부가된 저장층의 자화에 부가적인 토오크를 제공하고 이에 따라 스위칭 저장층의 자화를 돕는다. 따라서, 저장층은 직교한 편광기가 존재하지 않는 상황에서 더 낮은 전류 밀도로 스위치될 수 있다. 본 발명에서 직교한 편광기 만이 스위치하는데 충분하지 않고 더욱이 저장층의 자화를 전진시킨다는 것이 강조되고;
- 부가적인 편광층의 존재는 저장층의 자화 스위칭 시간에서의 확률적인 변동을 감소시킨다. 실제로, 이러한 부가적인 편광기 없이, 저장층 및 기준층의 자화가 초기에 평행하거나 또는 역평행한다. 이 결과, 이러한 토오크가 기준층의 자화와 저장층의 자화 사이의 사인 각도(자화가 평행하거나 또는 역평행할 때, 0에 가까운 사인)로 변함에 따라, 스위치의 초기 개시시에 가해진 스핀 전달 토오크가 매우 약하다. 따라서, 열 변동이 저장층의 자화를 그 평형 방향에서 일탈할 때, 자화 스위칭이 랜덤 방식으로 기동된다. 이는 라이팅 MRAM 셀에 대한 이러한 현상의 사용과 관련하여 불리한, 자화에 필요한 시간 동안의 불안정성을 스위치 하는 것이다. 그러나, 부가적인 편광층의 존재 시, 상태가 동일하지 않다. 실제로, 편광층의 자화가 저장층의 자화에 실질적으로 직교한다. 따라서, 스핀 전달 토오크는, 라이팅 전류 펄스가 바로 개시될 때, 최대이다. 결론적으로, 직교한 편광기로부터의 이러한 토오크가 자화만을 스위치하는데 매우 약할지라도, 그럼에도 불구하고 자화가 충분히 강해 대략적으로 50　ps의 매우 짧은 시간에 평형의 위치를 벗어나게 하는 펄스화 된다. 이 결과, 이는 기준층으로부터의 스핀 전달이 매우 빠르게 대신될 수 있게 하고 저장층의 자화가 스위치될 수 있게 한다. 따라서, 편광층으로, 역전은 랜덤 열 변동에 의해 더 이상 기동되지 않지만 전류 펄스에 의해 자기 부재 자체를 교차한다. 이는 스위칭 처리를 보다 빠르게 하고 이 동안에 변동이 보다 많이 적게 한다.
시간상 어느 순간에서도, 연속의 전류가 존재 시에, 저장층의 자화가 전진하고, 이에 따라 연속 방식으로 진동한다. 일단 자화가 스위치 되면, 이러한 새로운 상태를 유지하고 계속 회전하지 않는다.
본 발명에 따른 자기 장치는 또한 개별적인 또는 기술적으로 임의로 조합되어 여겨질 수 있는 아래 기재된 하나의 특성이나 또는 수개의 특성을 가질 수 있으며:
- 상기 저장층은 상기 기준층의 자화 방향과 실질적으로 평행한 자화의 자화용이축을 갖는 단일축의 이방성을 구비하고;
- 상기 저장층은 타원형상과 같은 연장된 형상을 갖고;
- 본 발명에 따른 장치는 제 2 스페이서인, 상기 저장층과 스핀 편극화 전자의 상기 층을 분리하는 층을 포함하고;
- 상기 기준층, 상기 제 1 스페이서 및 상기 저장층으로 형성된 스택의 전기 저항이 상기 제 2 스페이서와 상기 스핀 편극화 전자의 상기 층으로 형성된 스택의 전기 저항보다 더 크고;
- 상기 제 1 스페이서의 표면 영역과 곱해진 저항의 곱은 상기 제 2 스페이서의 표면 영역과 곱해진 저항의 곱보다 더 크고;
- 상기 제 1 스페이서는 터널 배리어이고, 상기 제 2 스페이서는
o 터널 배리어;
o 형성된 전류 경로 배리어;
o 비-자기 금속층;과 같은 부재 중에서 선택되고,
- 상기 제 1 스페이서는 형성된 전류 경로 배리어이고, 상기 제 2 스페이서는
o 형성된 전류 경로 배리어;
o 비-자기 금속층;과 같은 부재 중에서 선택되고,
- 상기 제 2 스페이서는 상기 제 1 스페이서 보다 더 큰 직경을 갖는 부가적인 금속 경로 및/또는 자기 경로를 갖는 형성된 전류 경로 배리어이고;
- 상기 제 1 및 제 2 스페이서는 비-자기, 금속층이고;
- 상기 스핀 편극화 전자의 상기 층은 상기 저장층과 직접적으로 연결되고;
- 상기 기준층은 상기 기준층의 평면에 위치된 고정된 자화 방향을 갖고, 상기 스핀 편극화 전자의 상기 층은 상기 기준층의 자화에 직교하고 상기 편광층의 평면을 벗어나 위치된 자화를 갖고;
- 스핀 편극화 전자의 상기 층은
o (Pt/Co), (Pd/Co) 또는 (Pt/Co/Pt/Ni) 주기적 다층;
o Co 및 Ni의 초박막층을 교호로 함으로써 형성된 다층;
o 자기 전이 금속/산화물을 교호로 함으로써 형성된 다층;
o FePt 또는 FePd 질서 합금;
o 85　at.%와 50　at.% 사이의 Co 농도를 갖는 CoPt 또는 CoPd 합금;
o 층의 평면에 직교한 c-축선을 갖는 6각형 구조체를 구비한 CoCr 합금;
o 희토류/전이 금속 합금;과 같은 레이아웃 중 하나의 레이아웃에 따라 만들어지고,
- 상기 저장층은
o 특히 B, Cr, Pt, Pd, Zr 및 Nb와 같은 첨가제를 포함하는 Co, Fe, Ni 기를 갖는 합금;
o 호이슬러 합금;과 같은 재료 중 하나로 만들어지고,
- 상기 기준층은
o 특히 B, Cr, Pt, Pd, Zr 및 Nb와 같은 첨가제를 포함한 Co, Fe Ni 기를 갖는 합금;
o 특히 호이슬러 합금의 패밀리와 같은 반-금속 재료;와 같은 재료 중 하나로 만들어지고,
- 상기 기준층은 상기 기준층의 평면에 직교한 고정된 자화 방향을 갖고, 상기 스핀 편극화 전자의 상기 층은 상기 기준층의 방향과 직교하고 편광층의 평면에 위치된 자화 방향을 갖고;
- 스핀 편극화 전자의 상기 층은
o 특히 B, Cr, Pt, Pd, Zr 및 Nb와 같은 첨가제를 포함하는 Co, Fe, Ni 기를 갖는 합금;
o 얇은 Cu 또는 Ni 삽입부를 포함한 Co 다층;
o 특히 호이슬러 합금의 패밀리와 같은 반-금속 재료;와 같은 재료 중 하나로부터 만들어지고,
- 상기 저장층 및/또는 상기 기준층은
o (Pt/Co), (Pd/Co) 또는 (Pt/Co/Pt/Ni) 주기적 다층;
o Co 및 Ni의 층을 교호로 함으로써 형성된 다층;
o 자기 전이 금속과 산화물을 교호로 함으로서 형성된 다층;
o FePt 또는 FePd 질서 합금;
o 85　at.%와 50　at.% 사이의 Co 농도를 갖는 CoPt 또는 CoPd 합금;
o 층의 평면에 직교한 c-축선을 갖는 6각형 구조체를 구비한 CoCr 합금;
o 희토류/전이 금속 합금;과 같은 레이아웃이나 재료 중 하나에 따라 만들어지고,
- 하나 이상의 상기 기준층, 저장층 또는 스핀 편극화 전자의 층은 고정된 자화의 2개의 층으로 형성된 통합 반강자성층이며, 상기 고정된 자화는 평면의 외측을 향하고 강자성층 사이에 연결된 반강자성을 유도할 수 있는 층과 역평행한 방향으로 연결된다.
- 하나 이상의 상기 기준층이나 또는 스핀 편극화 전자의 층은 상호작용을 통해 반강자성 고정층과 고정된 자화를 갖는다.
본 발명의 목적은 또한 본 발명에 따른 장치에서의 정보를 라이팅/리딩(reading)하는 방법을 포함하며, 상기 정보를 라이팅/리딩하는 방법은, 정보의 라이팅이 층의 평면에 직교하여, 전류를 장치에 통과시킴으로써 행해지고, 평형상태의 제 2 위치 쪽으로의 상기 저장층의 자화 방향의 스위칭이 전류를 제 1 방향으로 주입함으로써 실행되고 평형상태의 제 1 위치쪽으로의 상기 저장층의 자화 방향의 스위칭이 전류를 전류의 상기 제 1 방향에 반대인 제 2 방향으로 주입함으로써 실행됨으로 특징지워진다.
유리하게도, 정보의 리딩은 전류를 층의 평면에 직교한 장치에 통과시키는 것과 상기 장치의 저항을 측정하는 것으로 이루어지며, 리딩 전류의 강도는 라이팅 전류의 강도보다 더 낮다.
본 발명의 여러 특징 및 장점은 첨부한 도면을 참조하여, 아래에서 예시적으로 개시된 설명으로부터 보다 명확하게 파악될 수 있을 것이다.
- 도 1은 자기 터널 접합부의 구조와 작동을 개략적으로 나타낸 도면이고;
- 도 2는 기술 상태에 따른 자기 장치를 도시한 도면이고;
- 도 3은 도 2의 장치에 대해 양의 방향의 전류 순환에 따른 상이한 층에서의 자화 방향을 나타낸 도면이고;
- 도 4는 도 3에 도시된 스택을 통과하는 전류의 방향에 따른 층의 평면에 평행한 Oy 축선에 따른 자화 성분에서의 변화를 나타낸 도면이고;
- 도 5는 본 발명에 따른 장치를 개략적으로 나타낸 도면이고;
- 도 6은 도 5의 장치에 사용된 저장층의 평면도를 나타낸 도면이고;
- 도 7a 및 도 7b는 도 5의 장치의 층의 평면과 평행한 Oy 축선에 따른 자화 성분(My)에서의 변화를 나타낸 그래프이고;
- 도 8은 본 발명에 따른 장치의 안정화 도표(전류-장)의 실시예를 도시한 도면이고;
- 도 9는 본 발명의 제 1 모드의 실시예를 도시한 도면이고;
- 도 10은 본 발명의 제 2 모드의 실시예를 도시한 도면이고;
- 도 11은 본 발명의 제 3 모드의 실시예를 도시한 도면이고;
- 도 12는 본 발명의 제 4 모드의 실시예를 도시한 도면이고;
- 도 13은 본 발명의 제 5 모드의 실시예를 도시한 도면이다.
도 1 내지 도 4는 기술 상태와 관련하여 이미 기재되어 있다.
Oxyz 3개의 직사각형 삼면체가 상이한 방향으로 위치될 수 있고, Oz 축선은 층의 평면에 직교한다.
도 5는 본 발명에 따른 자기 장치(200)를 개략적으로 나타낸 도면이다.
자기 장치(200)는
- 고정된 자화 방향(기준층의 평면에 위치된 경우)을 갖는 자기 기준층(201);
- 제 1 비-자기 스페이서(202);
- 2개의 방향의 실질적으로 반대 상태(상기 기준층(201)의 고정된 자화 방향에 의해 형성된 축선을 실질적으로 따르는 평형상태의 2개의 위치)에 따라 다시 나아갈 수 있는 자화를 갖는 자기 저장층(203);
- 제 2 스페이서(204);
- 편광층의 평면 외측에 위치하고 상기 기준층(200)의 자화의 방향과 직교한 방향의 자화를 구비한 스핀 편극화 전자의 자기층(205)을 포함한다.
상기 기재한 세트의 층으로 형성된 이러한 스택은 전류 공급부(206)와 전류 스위칭(207) 수단 사이에 삽입되며, 본 실시예에 있어서, 전류가 자기층의 스택의 평면에 직교하여 이동하게 하는 트랜지스터이다.
스택은 자기저항성 특성을 갖는데, 이는 즉 2개의 안정된 자기 상태가 구조체의 2개의 상이한 전기 저항값으로 특징지워진다. 스택은 자기저항성 스택, 금속 구조체, 고 레벨의 자기저항을 갖는 형성된 전류 경로 구조체, 또는 자기 산화물 배리어를 포함한 스핀 필터인 구조체일 수 있다. 하나의 자기 상태로부터 다른 하나의 자기 상태로의 스위치가 스핀 전달, 즉 저장층(203)을 가로지르는 스핀 편극화 전류의 사용에 의해 만들어진다.
제 2 스페이서(204)의 저항은 제 1 비-자기 스페이서(202)에 의해 분리된 저장층(203) 및 기준층(201)으로 형성된 자기저항성 부재의 저항보다 낮다. 제 2 스페이서(204)의 전기 저항은 실제로 장치(200)의 자기저항 효과가 스페이서(2)의 직렬 저항에 의해 충분히 많이 감소되지 않는 자기저항성 부재의 저항과 관련하여 충분히 낮을 필요가 반드시 있다. 제 2 스페이서(204)가 자기저항성 부재의 반대쪽 면에서 저장층(203)과 접촉한다.
스핀 편극화 전자의 자기층(205)은 제 2 스페이서(204)와 접촉한다.
스핀 편극화 전자의 자기층(205)과 기준층(201)은, 상기 기준층(201)과 저장층(203) 사이의 스핀 전달 계수가 상기 스핀 편광층(205)과 저장층(203) 사이의 스핀 전달 계수보다 더 크도록, 선택된다.
저장층(203)은 바람직하게 구조체가 연장된 타원 형상으로 생성될 수 있게 하는 단일축의 이방성을 갖는다. 이러한 단일축의 이방성은 기준층의 자화(201)에 역평행하고 실질적으로 평행한 2개의 안정된 자화 상태를 저장층(203)의 자화에 제공한다. 도 6은 타원 형상의 저장층(203)의 개괄적인 도면이다.
제 1 비-자기 스페이서(202)에 의해 분리된 기준층(210) 및 저장층(203)으로 형성된 자기저항성 부재가 단독이라면, 즉 제 2 스페이서(204) 및 직교한 편광층(205) 없이, 저장층의 자화(203)가 스핀 전달 효과에 의해, 즉 스핀 편극화 전류를 구조체에 통과시킴으로써 스위치될 수 있다. 실제로, 전자가 자기 기준층(201)을 교차할 때 편극화되고 자기 토오크를 저장층의 자화(203)에 가한다. 이러한 토오크가 충분히 강할 때, 저장층의 자화(203)가 스위치될 수 있다. 전자가 기준층(201)으로부터 저장층(203) 쪽으로 통과하면, 이는 자화의 평행한 정렬을 촉진한다. 다른 한편으로, 전자가 저장층(203)으로부터 기준층(201) 쪽으로 통과하면, 이는 자화의 역팽행한 정렬을 촉진한다. 이는 예를 들면, 저자가 Y. Huai 등인 (Applied Physics Letters 84, 3118 (2004))의 문헌에 기재되어 있다. 이러한 실시예에 있어서, 준정적(quasistatic) 임계 스위칭 전류 밀도는 대략적으로 1 나노세컨드의 간격을 갖는 전류 펄스 스위칭에 대해 전형적으로 대략 5.106A/㎠이거나, 대략 2.107A/㎠이다. 이들 전류 밀도는 MRAM-관련 분야에서 사용될 때보다 높다. 이들이 자기저항성 부재의 크기보다 매우 많이 더 크도록 상기 자기저항성 부재와 직렬로 연결된 선택 트랜지스터(207)의 크기를 필요로 한다. 더욱이, 자기저항성 부재가 대략적으로 5Ω.㎛2(100 % 이상의 자기저항의 레벨이 MgO 기(base)를 갖는 자기저항성 스택에 대해 얻어질 수 있게 하는 값)의 전형적인 곱(RA)(표면 영역(A)과 곱해진 저항(R))의 자기저항성 스택인 실시예에 있어서, 전류 밀도 펄스(j=107A/㎠)는 이들 자기저항성 스택의 절연 파괴 전압과 매우 근사한, 1V의 전압 펄스(V=RA.j)를 의미한다. 따라서, 스위칭 전류 밀도는 라이팅 사이클 동안에 자기저항성 스택에 대한 파손 위험을 낮추기 위해 감소될 수 있다. 이는 편광층(205)을 부가하기 위함이다. 따라서, 제 2 스페이서(204) 및 직교한 자화 편광층(205)은 상기 기재된 쌍-안정 자기저항성 부재에 부가된다. 이렇게 함에 있어서, 제 2 스핀 전달 기여도가 부가되며, 직교한 편광층(205)에 의해 유도된 전류의 편광으로부터 발생한다. 그러나, 저장층(203)에 가해진 이러한 제 2 스핀 전달 기여도는 기준층(201)에 의해 제공된 기여도보다 더 낮게 설계된다. 따라서, 저장층(203)은 직교한 편광층(205)의 존재에도 불구하고, 쌍-안정 성분을 유지한다. 이들 조건 하에서, 저장층(203)의 자화가 유지된 전진 이동에 포함되지 않지만, 자기저항성 부재 만의 실시예에 대해서 처럼, 즉, 전자가 기준층으로부터 저장층으로 통과하면 평행한 상태쪽으로 그리고 전자가 저장층으로부터 기준층으로 통과하면 역평행한 상태쪽으로, 기준층의 자화와 관련하여 계속 스위치 된다. 이러한 현상은 도 7a 및 도 7b에 도시되어 있으며, 이들 도면은 층이 양이나 또는 음의 연속의 전류 (J>0 또는 J<0)로 교차하는 시간에 따른 층의 평면에 평행한 Oy 축선에 따른 자화 성분(My)에서의 변화를 나타낸다. 초기 상태(P 및 AP)는 기준층(201)의 자화 방향과 저장층(203)의 자화 방향 사이에서, 초기 평행한 상태나 또는 역평행한 상태를 각각 의미한다. 쌍-안정 작용이 관찰된다. 평행한 상태가 전자를 기준층(201)으로부터 저장층(203)으로 통과시킴으로써 촉진되고(도 7a): 즉, 초기 상태가 AP 상태라면, 전류를 통과하는 작용(J>0)은 상태(P)로의 전이가 야기되고; 초기 상태가 P 상태 라면, 상태(P)는 전류 J>0가 통과될 때 유지된다. 이와 달리, 역평행한 상태가 전자를 저장층으로부터 기준층까지 통과시킴으로써 촉진된다(도 7b). 일단 자화가 스위치되면, 이러한 새로운 상태를 유지하고 종래 기술(및 특히 프랑스 특허 신청 제2817998호에 있어서)의 문헌에서와 같이 계속 회전하지 않는다. 이는 그 경계면에 직교한 연속의 전류에 의해 교차될 때, 직교한 편광기를 구비한 종래 기술의 구조체가 자화(My)의 유지된 진동(oscillation), 즉 저항을 포함한다. 그러나, 본 발명에 따른 장치가 도 7a 및 도 7b의 그래프에 도시된 바와 같은 초기 자기 상태 및 전류 방향에 따른 실질적으로 불변의 또는 실질적으로 단차의 저항을 갖는다.
직교한 자화 편광층(205)을 부가함으로서 얻어진 2개의 주된 장점은 다음과 같다:
- 임계 스위칭 전류 밀도가 감소될 수 있게 한다(전형적으로 2 내지 10의 인자만큼). 편광층(205)으로부터 발생하는 스핀 전달은 부가적인 토오크를 기준층(201)에 의해 제공된 토오크에 부가된 저장층의 자화(203)에 제공하고 이에 따라 스위칭 저장층의 자화(203)를 돕는다. 따라서, 저장층(203)은 편광층(205)이 존재하지 않는 상황에서보다 더 낮은 전류 밀도로 스위치될 수 있다. 편광층(205) 만이 스위치하는데 충분하지 않고 더욱이 저장층의 자화(203)가 전진한다는 것을 알 수 있을 것이고;
- 편광층(205)의 존재는 저장층의 자화 스위칭 시간(205)에서의 확률적인 변동을 감소시킨다. 실제로, 이러한 편광층(205) 없이, 저장층 및 기준층의 자화가 초기에 평행하거나 또는 역평행한다. 이 결과, 이러한 토오크가 기준층의 자화와 저장층의 자화 사이의 사인(sine) 각도(사인은 상태가 평행하거나 또는 역평행할 때 0과 같음)로 변함에 따라, 스위치의 바로 개시시에 가해진 스핀 전달 토오크가 매우 약하다. 따라서, 편광층(205) 없이, 자화 스위칭은, 열 변동이 저장층의 자화를 그 평형 방향으로부터 일탈시킬 때, 랜덤 방식으로 기동된다. 그러나, 편광층(205)이 존재하여, 상태가 동일하지 않다. 실제로, 편광층의 자화(205)가 저장층(203)의 자화에 실질적으로 직교한다. 따라서, 스핀 전달 토오크는 라이팅 전류 펄스의 주입이 바로 개시될 때 최대이다. 결론적으로, 편광층(205)으로부터의 이러한 토오크가 자화만을 스위치하는데 매우 약할지라도, 그럼에도 불구하고 자화를 대략적으로 50　ps의 매우 짧은 시간에 평형 위치로부터 전환하는 펄스화 할 만큼 충분히 강하다. 이 결과, 기준층(201)으로부터의 스핀 전달이 매우 빠르게 대신하게 되고 저장층의 자화(203)가 스위치 된다. 따라서, 편광층(205)으로, 역전이 랜덤 열 변동에 의해 더 이상 기동되지 않지만, 전류 펄스에 의해 자기 부재 자체를 교차한다. 이는 스위칭 처리를 보다 빠르게 하고, 그 기간 동안 변동이 보다 작게 한다.
도 11을 살펴보면, 제 2 스페이서(204)가 생략되어, 편광층의 평면을 벗어난 자화와 기준층(201)의 방향과 직교한 방향을 갖는 스핀 편극화 전자의 자기층(205)이 이에 따라 저장층(203)과 직접적으로 연결될 수 있음을 알 수 있을 것이다.
저장층(203)은 간단한 자기층이거나(예를 들면, CoFeB로 이루어짐) 또는 다중 연결된 자기층으로 이루어질 수 있다(예를 들면, CoFe/CoFeB). 또한, 저장층(203)은 예를 들면, 두께가 0.6　nm와 0.8　nm 사이인 루테늄으로 이루어진 얇은 역평행한 연결층을 통과하는 역평행한 방향으로 연결된 2개의 강자성층으로 이루어진 즉, 통합 반강자성층일 수 있다. 이러한 구조체의 장점은 열적 자화 변동과 관련된 열 안정성을 향상시킨다는 것이다.
기준층(201)이 반강자성층에 의해 고정된 간단한 층일 수 있다. 기준층은 첨가제, 특히 B, Cr, Pt, Pd, Zr 및 Nb를 포함하는 Co, Fe, Ni 기를 구비한 합금일 수 있다. 기준층은 또한 반-금속 재료, 특히 Ni2MnAl, Ni2MnIn, Ni2MnSn, Ni2MnSb, Co2MnAl, Co2MnSi, Co2MnGa 및 Co2MnGe와 같은 호이슬러 합금의 패밀리로부터 만들어질 수 있다. bcc MgO 기를 갖는 자기저항성 스택의 실시예에 있어서, 이러한 층은 바람직하게, 경계면에 가까운 체심 입방 구조체를 또한 반드시 구비해야만 한다. bcc Co, Fe 및 Ni 기를 포함한 합금이나 또는 비결정질의 CoFeB 합금이 이후 어닐링 처리될 것이다. 상기 기재된 호이슬러 합금이 또한 이에 충족된다. 기준층은 또한, 유리하게도, 통합 반강자성층일 수 있으며, 상기 반강자성층은 두께가 0.6　nm와 0.8　nm 사이인 루테늄으로 이루어진 얇은 역평행한 연결층을 통하는 역평행한 방향으로 연결된 2개의 강자성층으로 이루어진다. 이러한 통합 반강자성층 자체는 반강자성층과의 상호작용에 의해 고정될 수 있다. 고정된 통합 층을 사용하는 장점은 저장층 위 기준층으로 방사된 정자기장을 감소시킬 수 있고 이에 따라 상기 저장층의 하나의 자화 방향을 다른 하나의 자화 방향에 대해 향상시킬 수 있다.
스핀 편극화 전자의 자기층(205)은 또한 통합 반강자성층일 수 있다. 또한 반강자성층에 의해 고정될 수 있다.
스핀 편극화 전자의 자기층(205)에 대해, 저장층의 자화(203)에 직교한, 저장층(203)과 기준층(201)과 면외 자화층에 대한 평면의 자화층을 사용하는 대신에, 이들 모든 자화가 90°만큼 회전될 수 있는데, 이는 즉 면외 자화층이 스핀 편극화 전자의 자기층(205)용 평면의 자화층과 기준층(201)과 저장층(203)에 대해 사용될 수 있다는 것이다.
본 발명에 따른 장치의 안정화 도면(전류-장)이 전류와 관련된 저항의 전개를 나타낸 곡선 R(I)를 나타낸 도 8에 도시되어 있다.
- 저장층의 자화(203)의 평행한 상태에 대응하는 제 1 후방 영역(P);
- 저장층의 자화(203)의 쌍안정에 대응하는 제 2 짙은 회색 영역(BS);
- 저장층의 자화(203)의 역평행한 상태에 대응하는 제 3 옅은 회색 영역;
- 저장층의 자화(203)의 제 4 및 제 5 OPP 영역(면외 전진)과 같은 5개의 영역이 명확하게 관찰된다.
따라서, 평행한(P)/역평행한(AP) 쌍안정의 중앙 영역(BS)이 협폭의 전류 구역으로 끝나는 "아몬드" 형상으로 관찰되며, 여기서 상태(P)로부터 상태(AP)로의 스위치가 비교적 저 전류 변화로 용이하게 달성될 수 있다. 특히 자화 기동에 주된 역할을 하는 기준층(201)과 부차적인 역할을 하는 직교한 편광층(205)의 결합에 의해 얻어진 상태도(phase diagram)의 이러한 형태에 의해, 기술 상태의 것보다 많이 낮은 스핀 전달에 의해 임계 스위칭 전류 밀도와 관련하여, 쌍-안정 특성이 얻어질 수 있다.
도 8에 나타난 상태도의 쌍안정의 구역이 (이러한 실시예에 있어서 173Oe와 동일한) 0이 아닌 장의 값 주위에 집중됨을 알 수 있을 것이다. 이러한 장은 실제로 기준층(201)에 의해 저장층(203) 상에 방사된 정자기장에 대응한다. 이러한 장은 전형적으로 두께가 대략적으로 0.6　nm인 루테늄 층을 통해 서로 역평행한 방향으로 연결된 실질적으로 동일한 자기 모우멘트를 갖는 2개의 층으로 형성된, 통합 반강자성층인 기준층(201)을 사용해 상쇄될 수 있다. 따라서, 저장층의 레벨로 이들 2개의 층에 의해 방사된 장은 서로 보완되어, 쌍안정의 구역이 0의 장 주변에 집중되게 한다.
도 8의 오른쪽 위 코너에 나타난 히스테리시스 루프 R(I)가 대략적으로 2.106A/㎠의 전류 밀도에 대응하는 스위칭 전류, 즉 직교한 편광층이 없는 동일한 장치 아래에서 대략적인 크기를 갖는다. 이러한 사이클은 안정화 도면에서 179Oe의 장에 대응하는 수평 라인을 이동할 때 장치(200)를 교차하는 전류에 따른 장치(200)의 저항값에 대응하며 이로써 2개의 안정된 저항값이 상태(P 및 AP)에 대응하는 쌍안정 영역(BS)에서 관찰될 수 있다.
본 발명에 따르면, 기준층(201)과 저장층(203) 사이의 스핀 전달 계수는 스핀 편광층(205)과 저장층(203) 사이의 스핀 전달 계수보다 반드시 더 커야 한다. 이를 달성하기 위하여, 아래와 같은 여러 해결책이 가능하다:
- 자기 부재의 형상이 변경될 수 있고 보다 일반적으로 그 단일축의 이방성이 변경될 수 있다. 저장층(203)이 자화의 자화용이축을 갖는 단일축의 이방성으로 주어지며 실질적으로 상기 자화용이축은 기준층의 자화 방향과 평행하다. 상기 설명된 바와 같이, 이러한 단일축의 이방성은 부재가 연장된 형상(타원형, 직사각형, 연장된 6각형, 등)이 되게 하여 얻어진 형상 이방성일 수 있다. 이는 또한 층이 기준층(201)에 따른 자화용이축으로 에피택시(epitaxy) 되거나 또는 다결정질의 그러나 기준층의 자화(201)에 실질적으로 평행한 단일축의 이방성을 제공하는 결정형 구조(grainy texture)로 에피택시 된다면 자기결정 이방성이라 할 수 있다. 단일축의 이방성이 또한 예를 들면, 명칭이 "Influence of deposition angle on the properties of NiO spin-valves"인 (M. Cartier, S. Auffret, P. Bayle-Guillemaud, F. Ernult, F. Fettar 및 B. Dieny, Journal-of-Applied-Physics. vol.91, no.3; 2002년 2월 1일; p.1436-43)인 문헌에 기재된 바와 같은 경사 입사에서 증착되어 유도될 수 있다.
- 직교한 편광층(205)으로부터 발생하는 전류 편광이 또한 수정될 수 있다. 전류 편광은, 스핀 이동(flip)을 발생시키는 것으로 알려진, 편광층 내의 Pt나 또는 Mn의 층을 도입함으로써 감소될 수 있으며, 이는 저장층에서의 직교한 편광층의 스핀 전달의 영향을 감소시키는데 기여할 수 있다. 그러나, 이러한 기여도는 직교한 편광층의 장점이 유지되는 정도로 매우 많이 반드시 낮춰질 필요는 없다.
- 기준층(201)에 의해 저장층(203)에 가해진 스핀 전달의 역할이 또한 증가될 수 있다. 이를 달성하기 위하여, 기준층(201) 및/또는 비-자기 터널 배리어 층(202)의 사용은 바람직하게 터널 전자의 강한 스핀 편광을 제공한다. Co, CoFe 또는 CoFeB 전극과 관련된 MgO 터널 배리어는 이러한 현저한 편광을 제공하는 것으로 알려졌다. 기준 전극이 또한 호이슬러 합금과 같은 반-금속 재료에 기초하여 사용될 수 있다.
간략하게 하기 위한 목적으로서, 전류가 자기층의 스택의 평면에 직교하여 통과할 수 있게 하는 전류 공급부와 전류 스위칭이 도 9 내지 도 13에 관한 아래 기재된 부분에서 의도적으로 생략되어 있다.
도 9는 본 발명에 따른 제 1 모드의 실시예의 자기 장치(300)를 나타낸 도면이다.
자기 장치(300)는
- 보호층(308);
- 반강자성 고정층(307);
- 고정된 자화 방향(기준층의 평면에 위치된 이러한 경우)을 갖는 자기 기준층(301);
- 제 1 비-자기 스페이서(302);
- 2개의 방향의 실질적으로 반대 상태(상기 기준층(301)의 고정된 자화 방향에 의해 형성된 축선을 따르는 실질적으로 평형상태의 2개의 위치)에 따라 다시 나아갈 수 있는 자화를 갖는 자기 저장층(303);
- 제 2 스페이서(304);
- 편광층의 평면을 벗어난 자화와 기준층(3010의 방향에 직교한 방향을 갖는 스핀 편극화 전자의 층(305);
- 버퍼 층(306)으로 형성된 스택을 포함한다.
이러한 실시예에 있어서, 기준층(301)은 통합 반강자성층이며, 상기 통합 반강자성층은 예를 들면, 두께가 0.6　nm와 0.8　nm 사이인 루테늄 층으로 이루어진, 얇은 역평행한 연결층(310)을 통해 역평행한 방향으로 연결된 2개의 강자성층(311 및 309)으로 이루어진다. 제 1 비-자기 스페이서(302)가 MgO 터널 배리어인 경우에 있어서, 이러한 통합 반강자성 기준층(301)은 MgO 배리어(302)와 접촉하고 1.5nm와 4nm 사이의 두께를 갖는 CoFeB의 층(311), 두께가 0.6nm와 0.9nm 사이인 루테늄 층(310), 및 두께가 전형적으로 2nm와 4nm 사이인 CoFe의 층(309)을 포함한다. 이러한 실시예에 있어서, 이러한 최종 자기층(309)은 예를 들면, 두께가 7nm인 Ir20Mn80이나 또는 두께가 20 nm인 PtMn으로 만들어진 반강자성층(307)에 의해 고정된다.
반강자성 고정층(307)은 보호층(308)으로 덮히며, 상기 보호층은 제조 공정 시 공기에 노출되는 동안 상기 고정층이 산화되는 것을 방지하도록 사용되고 또한 스택의 상부 전극과 전기 접촉하도록 사용된다.
저장층(303)은 기준층(301)의 고정된 자화 방향에 의해 형성된 축선을 실질적으로 따르는 평형상태의 2개의 위치와 가변 자화 방향을 갖는 층의 평면에서의 자화를 갖는 층이며, 자화 방향이 기준층(301)의 평면에 고정된다. 저장층(303)이 열적으로 충분하게 반드시 안정적이어서 자화가 10년의 기간 동안 고정된 방향을 유지할 수 있다. 이는 KV>50kBT와 같은 단일축의 이방성(K)을 요구하며, 여기서 V는 상기 층의 볼륨이고, kB는 볼츠만(Boltzmann) 상수이고, T는 온도이다. 단일축의 이방성은 최초 다양하며: 이는 자기 부재가 연장된 형상(예를 들면, 전형적으로 1.5와 2.5 사이의 형상비를 갖는 타원형이나 또는 연장된 육각형이나 또는 직사각형의 형상)이 되게 함으로써 얻어진 형상 이방성일 수 있다. 이는 또한, c-축선이 평면에서 나아가는, 예를 들면, 6각형 구조체 재료를 사용한(CoCr-타입), 평면에서의 특히 구조(texture)를 유도함으로써 얻어진, 최소 자기결정의 이방성일 수 있다. 이는 또한 예를 들면, Journal-of-Applied-Physics. vol.91, no.3; 2002년 2월 1일; p.1436-43에서 저자가 M. Cartier, S. Auffret, P. Bayle-Guillemaud, F. Ernult, F. Fettar 및 B. Dieny인 "Influence of deposition angle on the properties of NiO spin-valves"의 문헌에 기재된 바와 같은 경사 입사에서 증착을 실행함으로써 얻어진 한정과 관련된 이방성일 수 있다. 일반적으로, 이러한 저장층(303)은 특히 B, Cr, Pt, Pd, Zr 및 Nb를 포함하는 Co, Fe, Ni 기를 갖는 합금으로부터 만들어질 수 있다. 또한 저장층(303)이 반-금속 재료, 특히 Ni2MnAl, Ni2MnIn, Ni2MnSn, Ni2MnSb, Co2MnAl, Co2MnSi, Co2MnGa 및 Co2MnGe와 같은 호이슬러 합금의 패밀리로 만들어질 수 있다. bcc MgO 기를 갖는 자기저항성 스택의 실시예에 있어서, 이러한 저장층(303)은 또한, 바람직하게, 경계면에 가까운 bcc 구조체를 구비해야만 한다. 따라서 bcc Co, Fe 및 Ni 기를 갖는 합금이 선택되거나, 또는 비결정질의 CoFeB 합금이 이후 어닐링 처리될 것이다. 상기 기재된 호이슬러 합금이 또한 이에 충족된다.
스핀 편극화 전자의 층(305)이 편광층의 평면을 벗어나고 기준층(301)의 방향에 직교한 방향의 자화를 갖는다.
이러한 층(305)이 아래 기재된 바와 같은 상이한 타입의 재료로 이루어질 수 있다:
- 저자가 G. Srivinas 등인 (thin Solid Film) 301 (1997) 211)에 기재된 바와 같은 (Pt/Co), (Pd/Co) 또는 (Pt/Co/Pt/Ni) 주기적 다층;
- Co 및 Ni의 초박막층, 예를 들면, 주기적 다층(Co 0.2　nm/Ni 0.4　nm)을 교호로 함으로써 형성된 다층(저자가 F. den Broeder등 인, Appl. Phys. Lett.61, 1468 (1992)를 참조);
- 250℃에 이르는 온도에 견딜 수 있는 상당한 면외 이방성을 나타내는 CoFe/Alumina와 같은 자기 전이 금속/산화물을 교호로 하여 형성된 수개의 다층. 이는 프랑스 특허 신청 제2910716호에 상세하게 기재되어 있음;
- 대략적으로 700K의 온도를 갖고 250℃에 이를 때까지 면외 이방성을 유지하는 FePt 또는 FePd 질서 합금;
- 저자가 J. Ariake 등인 (Journ. Magn.Magn.Mater.287 (2005) 229)의 문헌에 기재된 바와 같은, 85 at.%와 50 at.% 사이의 Co 농도를 갖는 CoPt 또는 CoPd 합금;
- 직교한 자기 기록을 위한 매체에서 사용된 Co80Cr20와 근사한 조성을 갖는 합금과 같은, 6각형 구조체 및 층의 평면에 직교한 c-축선을 갖는 CoCr 합금;
- 250℃에 이르는 온도에서 유지될 수 있는 면외 이방성을 갖는, TbFeCo와 같은 여러 희토류/전이 금속 합금. 면외 자화를 갖고 이러한 합금에 기초한 자기저항성 스택의 일 실시예의 제조가 저자가 N. Nishimura 등인 (Journ. Appl. Phys.91, 5246 (2002)) 문헌에 제시되어 있다.
선택적으로, 상이한 개량이 면외를 향한 고정된 자화를 갖는 편극화 스핀 전자의 이러한 층(305)의 구성에 제공될 수 있다. 이는 아래 기재되어 있음:
- 하나의 장점이 이러한 고정된 자화 층(305)을 저장층(303)과 분리시키는, 또한 고정된 자화층과의 교환 연결에 의한 면외 자화를 갖는, 이러한 고정된 자화 층(305)과 제 2 스페이서(304) 사이의 자기 재료의 얇은 층(도시 생략)을 부가할 수 있다. 이러한 부가적인 자화층의 목적은 이러한 부가적인 편광기로부터 발생하는, 저장층으로 주입되는 전류의 편광을 제어하거나 보강하는 것이다. 실제로, 상기 설명된 바와 같이, 면외 자화(직교한 편광기)에 의한 스핀 편극화 전자의 층(305)으로부터 발생하는 스핀 전달의 기여도가 기준층(311)으로부터의 스핀 전달의 기여도 보다 더 낮도록 반드시 만들어져야 한다. 일 실시예는 두께가 1 내지 2　nm인 Co의 얇은 층으로 이루어진 이러한 부가적인 층을 포함하며, 이는 다른 한 금속의 하나의 초박막층을 포함하거나 또는 2개의 초박막층을 포함한다. 이러한 다른 금속이 면외 자화로써 스핀 편극화 전자의 층(305)으로부터 발생하는 스핀 전류의 편광이 증가된다면 0.3nm의 두께를 갖는 Cu일 수 있거나, 다른 한편으로, 이러한 다른 금속이 이러한 층이 감소된다면 Pt 또는 Mn일 수 있다.
- 다른 한 장점은 면외, 고정된 자화를 갖는 스핀 편극화 전자의 층(305)을, 예를 들면, 0.5 nm 내지 0.9 nm의 두께를 갖는 루테늄의 얇은 층과 같은, 인접한 강자성층 사이의 반강자성 연결을 유도할 수 있는 층을 갖는 면외를 향하고 역평행한 방향으로 연결된 고정된 자화의 2개의 층으로 이루어진 통합 반강자성층인 층으로 대체하는 것을 포함할 수 있다는 것이다. 예를 들면, 고정된 자화의 층이 (Co　0.25　nm/Ni　0.4　nm)6/Ru　0.6　nm/(Co　0.25　nm/Ni　0.4　nm)4로 이루어져 만들어 질 수 있다. 단지 고정된 자화층을 이러한 통합 반강자성 구조체로 대체하는 장점은 고정된 자화층의 자화를 더욱 고정하는 것이며 이에 따라 자기 교란에 견딜 수 있게 하는 것이다.
- 동일한 사상에 따라, 면외 고정된 자화를 갖는 스핀 편극화 전자의 층(305)의 고정을 강화하기 위하여, 이러한 간단한 또는 통합 반강자성 자화층이 반강자성층, 예를 들면, 전형적으로 두께가 12 nm 내지 20　nm인 PtMn과 연결되거나 또는 전형적으로 두께가 6 nm 내지 10　nm인 IrMn과 연결될 수 있다. 반강자성층과 인접한 강자성층 사이의 교환 상호작용은 인접한 강자성층의 자화를 고정한다는 효과를 갖는다. 이러한 기술은 특히 "Pinned synthetic ferrimagnets with perpendicular anisotropy and tuneable exchange bias" (J. Sort, B. Rodmacq, S. Auffret, 및 B. Dieny, Appl. Phys. Lett. 83, 1800 (2003))에 기재된 바와 같이, 특히 스핀 밸브나 또는 자기저항성 스택에 대해 사용되고 또한 층의 평면에 직교한 이방성으로 작동한다.
버퍼 층(306)의 목적은 전체 구조의 증가를 촉진하고 하부 전극과의 전기 접촉을 만드는 것이다. 이는 CuN, Ta, NiFeCr, Ru, Pt, Cu의 층이나 또는 다층(Cu/Ta)을 포함할 수 있다. 이들 다층에 있어서, 교호의 구리층 및 탄탈층의 목적은 이들 구리 결정(grain)이 매우 크게 되는 것을 방지하기 위해 상기 구리 결정의 크기 증가를 멈추게 하는 것이다. 실제로, 큰 결정의 구리의 형성이 이러한 층(306)의 표면의 상당한 레벨의 거칠기에 의해 종종 달성된다. 이러한 층(306)의 두께는 1 nm로부터 수백 nm까지 변할 수 있다.
상기 기재한 바와 같이, 본 발명에 따른 장치에 있어서, 기준층(301)/제 1 스페이서(302)/저장층(303)으로 이루어진 스택의 전기 저항은 편광층(305)/제 2 스페이서(304)로 이루어진 스택의 전기 저항보다 더 크게 설계된다.
이를 달성하기 위하여, 기준층(301)/제 1 스페이서(302)/저장층(303)으로 이루어진 스택이 자기저항성 스택인 것이 유리하다. 이러한 스택을 달성하기 위하여, 제 1 스페이서(302)가 MgO, AlOx, TiOx, SrTiO3, HfOx나 또는 TaOx 기를 갖는 터널 배리어일 수 있다. 이러한 자기저항성 스택은 전형적으로 대략적으로 0.5 내지 30　Ohm.micron2인 표면 영역(A)과 곱해진 저항(R)의 곱(RA)으로 특징지워질 것이다.
이러한 실시예에 있어서, 제 2 스페이서(304)는 예를 들면, 제 1 스페이서(302)를 이루는 것보다 더 작은 곱(RA)을 갖는 터널 배리어이다. 이는 제 1 스페이서(302)와 동일한 재료(예를 들면, MgO 또는 AlOx)로 이루어질 수 있지만, 그러나 두께가 보다 얇거나 또는 상이한 재료로도 이루어질 수 있으며, 바람직하게는 배리어 높이가 낮아, 그 전기 저항이 제 1 스페이서(302)의 전기 저항보다 더 낮다.
선택적인 방식으로서, 이러한 제 2 스페이서(304)가 형성된 전류 경로 층일 수 있다. 이러한 층이 전형적으로 직경이 1 나노미터 내지 수 나노미터인 경로를 전도하여 구멍이 형성된 절연층으로 이루어진다. 이러한 층이 예를 들면, Al99Cu1 합금의 산화에 의해 형성될 수 있다. 산화 공정 동안에, 알루미늄이 AlOx로 산화되는 한편으로, 알루미늄보다 용이하게 산화되지 않는 구리가 전도 경로를 형성하는 작은 클러스터로 합쳐진다. 전도 경로의 크기 및 밀도를 변경시킴으로써, 곱(RA)이 필요한 값으로 조정될 수 있다.
본 발명에 따라, 제 2 스페이서(304)의 곱(RA)은 바람직하게 제 1 스페이서(302)의 곱(RA) 보다 적어도 2배 더 적어서, 제 1 스페이서(302)를 포함한 자기저항성 스택의 터널 자기저항은 제 2 스페이서(304)의 직렬 저항에 의해 매우 저하되지 않는다.
특히 제 2 스페이서(304)가 형성된 전류 경로 구조체인 실시예에 있어서, 절연층을 통하는 전류 경로를 형성하는 금속의 부재(precipitates)는 예를 들면, Co로 이루어진 자석일 수 있다.
제 1 스페이서(302)가 터널 배리어라면, 이에 따라 제 2 스페이서(304)가 예를 들면, 구리나 금으로 이루어진, 금속의 비-자기 스페이서일 수 있다. 이러한 제 2 스페이서(304)가 반드시 수직 자화를 갖는 편광층으로부터 저장층(303)으로 전자를 전도할 수 있는 한편, 전자의 스핀 편광을 보전한다. 적당한 길이가 전형적으로 구리의 경우에 20　nm인 스핀 확산의 길이이다. 이에 따라 제 2 스페이서(304)의 두께가 이러한 길이 보다 반드시 더 적어야 한다. 3　nm 내지 5　nm의 두께가 전형적으로 사용될 것이다.
제 1 스페이서(302)가 또한 제 2 스페이서(304)에 대해 이전 기재된 바와 같은 형성된 전류 경로층일 수 있음을 알 수 있을 것이다. 그러나, 이러한 실시예에 있어서, 제 2 스페이서(304)의 저항이 제 1 스페이서(302)의 저항보다 더 낮게 되는 것을 보장하기 위하여, 제 2 스페이서(304)가 반드시 제 1 스페이서(302) 보다 (보다 많은 및/또는 보다 큰) 금속의 경로를 갖는 형성된 전류 경로 층이어야 하거나 또는 제 2 스페이서(304)가 반드시 예를 들어 구리와 같은, 전도 전자의 스핀 편광을 가능하게 하는 금속의 비-자기층이어야 한다.
2개의 스페이서(302 및 304)가 결국에는 2개의 금속층일 수 있으며, 이에 따라 기준층(301)/스페이서(302)/저장층(303) 구조체가 고 자기저항성 구조체이다. 그러나, 이러한 상태는, 연역적으로, 스택의 총 저항이 트랜지스터나 또는 직렬로 연결될 다른 선택 장치의 저항과 관련하여 작아짐에 따라 메모리-타입의 사용에 가장 적합한 것은 아니다.
이러한 모드의 실시예의 기재가 통합 기준층(301)에 기초하지만, 기준층이 또한 첨가제, 특히 B, Cr, Pt, Pd, Zr 및 Nb를 포함하는 Co, Fe, Ni 기를 갖는 합금층으로 이루어질 수 있음을 알 수 있을 것이다. 기준층(301)이 또한 반-금속 재료, Ni2MnAl, Ni2MnIn, Ni2MnSn, Ni2MnSb, Co2MnAl, Co2MnSi, Co2MnGa 및 Co2MnGe와 같은 호이슬러 합금의 패밀리로부터 만들어질 수 있다. bcc MgO 기와의 접합부의 실시예에 있어서, 이러한 기준층(301)은 또한, 바람직하게, 경계면에 가까운 bcc 구조체를 반드시 구비한다. bcc Co, Fe 및 Ni 기를 갖는 합금이 선택되거나 또는 비결정질의 CoFeB 합금이 이후 어닐링 처리될 것이다.
저장층(303)의 열 안정성을 증가시키기 위하여, 통합 저장층이 유리하게 사용될 수 있음을 알 수 있을 것이다. 이러한 구조체가 본 발명의 실시예의 제 2 모드에 따른 자기 장치(400)를 나타낸 도 10에 도시되어 있다. 자기 장치(400)의 상이한 층이 상기 기재된 자기 장치(300)의 층과 동일하고 동일한 관계(reference) 및 특성을 갖는데, 유일한 차이점은 즉, 두께가 0.6 nm 내지 0.8　nm 인 루테늄과 같은 역평행한 연결층(410)을 통해 역평행한 방향으로 연결된 2개의 강자성층(409 및 411)으로 이루어진 통합 저장층(303)을 사용하여 이루어진다는 것이다. 이렇게 함에 있어서, 저장층(310)의 볼륨이 증가되고 그 내부 장이 보다 일정하게 된다. 이 결과, 스핀 전달에 의한 자화 스위치가 보다 일관된 방식으로 만들어져, 임계 역전 전류가 낮춰질 수 있다. 제 1 스페이서(302)가 MgO 터널 배리어라면, 통합 저장층(303)의 구성은 CoFe/Ru/CoFeB-타입의 층일 수 있다. 1.5 nm 내지 4 nm의 전형적인 두께를 갖는 CoFeb의 층(409)이 유리하게도 MgO 터널 배리어(302)와 접촉하여 고 레벨의 터널 자기저항을 구조체에 제공할 것이다. Ru의 층(410)의 두께가 0.6 nm 내지 0.9 nm이므로, 인접한 강자성층(409 및 410) 사이에 역평행한 연결을 제공한다.
도 11은 본 발명에 따른 자기 장치(500)의 제 3 모드의 실시예를 나타낸 도면이다. 자기 장치(500)의 상이한 층이 장치(300)와 관련하여 상기 기재한 층과 동일하고 동일한 부재 번호 및 특징을 갖는 반면, 유일한 차이점은 제 2 스페이서(304)가 없다는 것이다. 제 2 스페이서(304)가 생략된 실시예에 있어서, 편광층의 평면을 벗어난 자화와 기준층(301)의 방향에 직교한 방향을 갖는 스핀 편극화 전자의 층(305)이 저장층(303)과 직접적으로 연결된다. 이들 2개의 층(303 및 305)의 자화가 반드시 직교함에 따라, 자기 벽부(501)가 교환 에너지의 비용을 최소화하기 위해 이러한 복(bi)-층의 두께로 형성될 것이다. 스페이서(302)에 이웃하는 저장층(303)의 자화가 기준층(301)의 자화와 반드시 평행하거나 또는 역평행하여, 기준층(301)/스페이서(302)/저장층(303) 스택의 임의 진폭의 자기저항 효과로부터 유리하게 된다. 이는 벽부(501)의 두께가 저장층(303)의 두께보다 실질적으로 반드시 얇다는 것을 의미한다. 이를 달성하기 위하여, 편광층(305)과 저장층(303) 사이의 교환 상호작용은 이러한 조건을 만족하도록 반드시 조정되어야 한다. 실제로, 두께에 형성된 벽부(501)의 폭이 대략적으로 블로호 벽(Bloch wall), 즉 (A/K)1/2의 폭이며, 여기서 A는 교환 강성 상수이고, K는 이방성이다. 이방성이 면외 자화(전형적으로 대략적으로 수 106 내지 107　erg/㎤ 사이)를 갖는 재료에서 크며, 교환 강성 상수가 대략적으로 10-7 erg/cm일 수 있어, 대략적으로 1　nm의 벽부 폭을 초래하는데, 이는 필요한 대략적인 크기이다. 저장층(303)의 두께가 전형적으로 대략 2 nm 내지 4 nm라면, 벽부 폭의 두께는 1　nm가 적당하다.
평면의 자화를 갖는 저장층(303)이 사용될 때, 저장층(303)과 직교한 자화 편광층의 직접적인 연결은 상당한 장점을 나타낸다. 실제로, 평면 내 편극화된 전자가 주입되는 평면의 자화층에 대해(기준층(301)으로부터 발생하는 전자의 실시예에 있어서), 스핀 전달로써 스위칭에 대한 임계 전류 밀도는 방정식
Figure pct00009
으로 주어진다. 상기 식에 있어서, J가 전류 밀도이고, P가 전류 편광이고, μ0 가 자기 유전율(4π10-7SI)이고, e가 전하이며, Ms는 저장층의 자연 자화이고, d는 그 두께이고, K는 단일축의 이방성이며, a는 길버트 댐핑 상수이다. 임계 스위칭 전류의 방정식에 있어서, 주된 항은
Figure pct00010
이다. 이러한 항은 저장층의 자화(303)가 자화의 스위칭 처리를 수반하는 전진 이동 동안에 평면을 벗어나 빠져나오는 것이 어렵다는 것을 나타낸다. 저장층의 자화(303)가 자기 장치(500)의 실시예에서와 같이 직교한 편광층과 직접적으로 현재 연결된다면, 이는 평면을 벗어나 나타나는 특성을 완화시킬 것이다. 실제로, 평면의 자화를 갖는 저장층(303)이 편광층(305)과의 교환 상호작용에 의해 평면을 벗어나는 경향이 있다. 소자된 장
Figure pct00011
의 에너지가 전형적으로 이러한 상호작용 때문에 2나 2 이상의 인자만큼 감소되어, 임계 스위칭 전류 밀도가 동등하게 감소될 수 있다.
상기 기재한 바와 같이, 저장층 및 기준층에 대한 평면의 자화층과 부가적인 편광층에 대한 면외 자화층을 사용하는 대신에, 이들 모든 자화가 90°만큼 회전될 수 있는데, 이는 즉, 면외 자화층이 저장층 및 기준층, 그리고 부가적인 편광층에 대한 평면의 자화층에 사용될 수 있다는 것이다. 자화의 이러한 90° 회전은 도 12 및 도 13의 2개의 모드의 실시예를 참조하여 아래 기재되어 있다. 각각의 이들 도면에 있어서, 기준층은 상기 기준층의 평면에 직교하여 위치된 고정된 자화 방향을 가지며; 저장층은 상기 기준층의 고정된 자화 방향에 의해 형성된 축선을 실질적으로 따르는 2개의 평형 위치를 갖는 가변 자화 방향을 가지며; 스핀 편극화 전자의 층은 상기 기준층의 자화에 직교하고, 편광층의 평면에 위치된 자화를 갖는다.
도 12는 본 발명에 따른 자기 장치(600)의 제 4 모드의 실시예를 나타낸 도면이다.
자기 장치(600)는:
- 보호층(608);
- 제 1 반강자성 고정 층(607);
- 고정된 자화 방향을 갖는 자기 기준층(601)(기준층의 평면에 직교하여 위치된 경우);
- 제 1 비-자기 스페이서(602);
- 2개의 실질적인 반대 상태(기준층(601)의 고정된 자화 방향으로 형성된 축선을 실질적으로 따르는 평형한 2개의 위치)에 따라 다시 나아가게 될 수 있는 자화를 갖는 자기 저장층(603);
- 제 2 스페이서(604);
- 편광층의 평면에 위치한 자화를 갖고 기준층(601)의 방향에 직교한 방향을 갖는 스핀 편극화 전자의 층(605);
- 제 2 반강자성 고정 층(612);
- 버퍼층(606)으로 이루어진 스택을 포함한다.
버퍼층(606)의 목적은 총 구조의 증가를 촉진하고 하부 전극과 전기 접촉하게 하는 것이다. 이는 CuN, Ta, NiFeCr, Ru, Pt, Cu 또는 다층(Cu/Ta)의 층을 포함할 수 있다. 이들 다층에 있어서, 교호의 구리층 및 탄탈 층의 목적은 구리 결정이 크게 되는 것을 방지하기 위하여 이들 구리 결정의 크기의 증가를 멈추게 하는 것이다. 실제로, 큰 결정의 구리의 형성이 종종 이러한 버퍼층(606)의 상당한 레벨의 표면 거칠기로 달성된다. 이러한 버퍼층(606)의 두께가 1 nm로부터 수백 nm까지 변할 수 있다.
이러한 실시예에 있어서, 기준층(601)이 예를 들면, 두께가 0.6　nm와 0.8　nm 사이의 루테늄으로 이루어진, 얇은 역평행한 연결층(610)을 통해 역평행한 방향으로 연결된 2개의 강자성층(611 및 609)으로 이루어진 통합 반강자성층이다. 기준층(601)이 예를 들면, (Co　0.25　nm/Ni　0.4　nm)6/Ru　0.6　nm/(Co　0.25　nm/Ni　0.4　nm)8로 이루어진 통합 반강자성층이다. 통합 기준층의 사용 장점은 저장층의 자화 시 이러한 층에 의해 가해진 정자기장을 감소시키는 것이다. 이러한 방사된 장은 저장층(603)의 2개의 자화 상태("상향" 상태 및 "하향" 상태)를 과도하게 이중대칭(disymmetry)하지 않도록 낮추는게 중요하다. 통합 기준층(601) 자체가 예를 들면, 두께가 7　nm인 IrMn으로 만들어진 제 1 반강자성 고정 층(607)과 상호작용함으로써 고정된다.
반강자성 고정 층(607)은 보호층(608)으로 덮히며, 상기 보호층은 제조 공정 중 공기에 노출될 때, 상기 고정 층이 산화되는 것을 방지하고, 또한 스택의 상부 전극과 전기 접촉하는 작용을 한다.
이러한 모드의 실시예에 있어서, 저장층(603)이 면외 자화를 갖는다. 이러한 저장층은:
- (Pt/Co), (Pd/Co) 또는 (Pt/Co/Pt/Ni) 주기적 다층(저자가 G. Srivinas 등인 thin Solid Films 301 (1997) 211의 문헌에 개시됨);
- 예를 들면, 주기적 다층(Co 0.2　nm/Ni 0.4　nm)과 같은 Co 및 Ni의 초박막층을 교호로 함으로써 형성된 다층(저자가 F. den Broeder 등인, Appl. Phys. Lett.61, 1468 (1992)의 문헌에 개시됨);
- CoFe/Alumina와 같은 수개의 자기 전이 금속/산화물 다층은 또한 250℃에 이르는 온도에 대해 견디는 상당한 면외 이방성을 나타낸다. 이는 프랑스 특허 신청 제2910716호에 보다 상세하게 기재되어 있다;
- FePt 또는 FePd 질서 합금;
- 저자가 J. Ariake 등인 Journ.Magn.Magn.Mater.287 (2005) 229의 문헌에 개시된 바와 같은 85 at.%와 50 at.% 사이의 Co 농도를 갖는 CoPt 또는 CoPd 합금;
- 직교한 자기의 기록을 위해 미디어에 사용된 Co80Cr20에 가까운 조성을 갖는 합금과 같은, 층의 평면에 직교한 c-축선과 6각형 구조체를 갖는 CoCr 합금;
- 또한 면외 이방성을 갖는, TbFeCo와 같은 여러 희토류/전이 금속 합금;
과 같은 상이한 재료로 만들어질 수 있다.
이러한 합금에 기초한 면외 자화를 갖는 자기 저항성 스택의 일 실시예가 저자가 N. Nishimura 등인 (Journ. Appl. Phys.91, 5246 (2002))의 문헌에 나타나 있다.
이러한 모드의 실시예의 기재가 통합 기준층(601)에 기초할지라도, 상기 기준층이 또한 저장층(603)에 대해 상기 기재된 것과 동일한 재료로 이루어질 수 있음을 알 수 있을 것이다. 저장층(603)과 관련하여, 상기 저장층(603)/제 1 스페이서(602)/기준층(601) 스택의 자기 저항의 크기를 최대화하기 위하여, 상기 저장층(603)의 잔여부와의 교환 상호작용에 의해 평면을 벗어나게 된 자화를 갖는 자기 재료로 만들어진 부가적인 층이 유리하게도 상기 제 1 스페이서(602)와 상기 기준층(601) 사이의 경계면에서 도입될 수 있다. 제 1 스페이서(602)가 MgO 기를 갖는 터널 배리어인 경우에, 이러한 부가적인 자기층은 CoFeB로 만들어지는 것이 유리할 것이다.
유리하게도, 제 2 스페이서(604)와 접촉하는 저장층(603)의 경계면은 평면의 자화를 갖는 편광층(605)으로부터의 스핀 전달이 저장층(603)에 가해지는 방식으로 자기화된다. (Co/Pt) 또는 (Co/Pd) 다층의 경우에, 제 2 스페이서(604) 위 스택이 예를 들면, Co로 만들어진 자기층과 반드시 개시해야 한다. 이와 유사하게 제 1 스페이서(602)를 갖는 경계면이 반드시 자기화되어야 하며, 이는 저장층(603)으로 이루어진 스택이 예를 들면, Co, CoFe 또는 CoFeB로 만들어진 자기층과 반드시 끝나야 한다는 것을 의미한다(제 1 스페이서(602)가 MgO로 만들어진 터널 배리어라면 CoFeB로 만들어지는게 바람직함).
도 5, 도 9, 도 10 및 도 11과 관련하여 상기 기재한 바와 같이, 본 발명에 따른 장치에 있어서, 기준층(601)/제 1 스페이서(602)/저장층(603)으로 이루어진 스택의 전기 저항은 편광층(605)/제 2 스페이서(604)로 이루어진 스택의 전기 저항보다 더 크게 설계된다.
이를 달성하기 위하여, 기준층(601)/제 1 스페이서(602)/저장층(603)으로 이루어진 스택은 유리하게도 자기저항성 스택이다. 이를 달성하기 위하여, 제 1 스페이서(602)가 MgO, AlOx, TiOx, SrTiO3, HfOx 또는 TaOx 기를 갖는 터널 배리어일 수 있다. 이러한 자기저항성 스택은 그 표면 영역(A)과 곱해진 저항(R)의 곱(RA)으로 특징지워질 것이다.
이러한 실시예에 있어서, 제 2 스페이서(604)가 예를 들면, 제 1 스페이서(602)를 이루는 곱보다 더 낮은 곱(RA)을 갖는 터널 배리어이다. 이는 제 1 스페이서(602)와 동일한 재료(예를 들면, MgO 또는 AlOx)로 이루어질 수 있으나, 그러나 두께가 보다 얇게 이루어지거나 또는 상이한 재료로 이루어질 수 있으며, 바람직하게 배리어 높이가 낮아 그 전기 저항이 제 1 스페이서(602)의 전기 저항보다 작다.
선택적인 방식으로서, 이러한 제 2 스페이서(604)가 형성된 전류 경로 층일 수 있다. 이러한 층은 전형적으로 1 나노미터 내지 수 나노미터의 직경을 갖는 전도 경로로 구멍이 뚫린 절연층으로 이루어진다. 전도 경로의 크기와 밀도를 변경시킴으로써, 곱(RA)이 필요한 값으로 조정될 수 있다.
본 발명에 따르면, 제 2 스페이서(604)의 곱(RA)은 바람직하게 제 1 스페이서(602)의 곱(RA) 보다 적어도 2배 작아, 제 1 스페이서(602)를 이루는 자기저항성 스택의 터널 자기저항의 레벨이 제 2 스페이서(604)의 직렬 저항의 레벨로 매우 저감되지 않는다.
특히 제 2 스페이서(604)가 형성된 전류 경로 구조체인 실시예에 있어서, 절연층을 통과하는 전류 경로를 형성하는 금속의 부재는 예를 들면, Co로 이루어진 자석일 수 있다.
제 1 스페이서(602)가 터널 배리어라면, 이에 따라 제 2 스페이서(604)가 예를 들면, 구리나 또는 금으로 만들어진 금속의, 비-자기 스페이서일 수 있다. 이러한 제 2 스페이서(604)는 전자의 스핀 편광 동안에, 평면의 자화를 갖는 편광층으로부터 저장층(603)으로 전자를 반드시 전도할 수 있다. 적당한 길이가 전형적으로 구리의 경우에 20　nm인 스핀 확산의 길이이다. 따라서, 제 2 스페이서(604)의 두께가 이러한 길이보다 반드시 작아야 한다.
제 1 스페이서(602)가 또한 제 2 스페이서(604)에 대해 상기 기재된 바와 같이 형성된 전류 경로 층일 수 있다는 것을 알 수 있을 것이다. 그러나, 이러한 실시예에 있어서, 제 2 스페이서(602)의 저항이 제 1 스페이서(604)의 저항보다 낮게 되는 것을 보장하기 위하여, 상기 제 2 스페이서(602)는 반드시 상기 제 1 스페이서(604)에서 보다 많은 금속 경로(보다 많은 및/또는 보다 큰)를 갖는 형성된 전류 경로 층이거나 또는 상기 제 2 스페이서(304)는 예를 들면, 구리와 같은 전자의 스핀 편광을 반드시 전도할 수 있는 금속의 비-자기층이다.
편광층의 평면에서 자화를 갖는 스핀 편극화 전자의 층(605)은 첨가제, 특히 B, Cr, Pt, Pd, Zr 및 Nb를 포함하는 Co, Fe, Ni 기를 갖는 합금일 수 있다. 전형적인 두께의 이러한 층은 대략적으로 2 nm 내지 5 nm이다. 이러한 층(605)은 또한 전형적으로 두께가 0.2nm와 0.4nm 사이이고, Ni로 만들어진 얇은 Cu 삽입부를 포함하는 Co로 만들어진 다층으로 이루어질 수 있다. 편광층(605)이 또한 반-금속 재료, 특히 Ni2MnAl, Ni2MnIn, Ni2MnSn, Ni2MnSb, Co2MnAl, Co2MnSi, Co2MnGa 및 Co2MnGe와 같은 호이슬러 합금의 패밀리로 만들어질 수 있다.
도 13은 본 발명에 따른 제 5 모드의 실시예의 자기 장치(700)를 도시한 도면이다. 자기 장치(700)의 상이한 층이 상기 장치(700)와 관련하여 상기 기재된 층과 동일하고 동일한 부재 번호 및 특징을 갖는데, 유일한 차이점은 통합 편광층(605)을 사용한다는 것이다. 따라서, 평면의 자화를 갖는 이러한 편광층(605)이 즉, 두께가 0.6 nm 내지 0.9 nm인 루테늄의 얇은 층(703)을 통해 서로 역평행한 방향으로 나아가는 2개의 자기층(701 및 702)으로 형성된 통합 반강자성층이다. 2개의 자기층(701 및 702)이 동일한 재료로 이루어지거나 또는 상이한 재료로 이루어질 수 있다. 이러한 통합 반강자성층 자체가 예를 들면, 버퍼층(606)에 위치된 PtMn 20　nm 또는 IrMn 7　nm으로 만들어진 반강자성 고정 서브-층(612)과의 상호작용에 의해 고정된다.
다른 한 장점이 면외 스위치가능한 자화를 갖는 저장층(605)을, 도 12 및 도 13에 나타난 바와 같이, 예를 들면, 두께가 0.5nm 내지 0.9nm인 얇은 층의 루테늄과 같은, 면외 방향을 갖고 인접한 강자성층 사이의 반강자성 연결을 유도할 수 있는 층으로 역평행한 방향으로 연결된 고정된 자화의 2개의 층으로 이루어진 통합 반강자성층으로 대체하는 단계를 포함할 수 있다는 것을 알 수 있을 것이다. 예를 들면, 스위치가능한 자화의 층이 (Co　0.25　nm/Ni　0.4　nm)6/Ru　0.6　nm/(Co　0.25　nm/Ni　0.4　nm)4으로 이루어져 만들어질 수 있다. 스위치가능한 자화층 만을 이러한 통합 반강자성 구조체와 교체하는 장점은 볼륨을 증가시킴으로써 열 안정성을 증가시키는 것이다.

Claims (22)

  1. - 기준층으로서, 기준층(201, 301)의 평면에 위치하거나 또는 기준층(601)의 평면에 직교하여 위치된 고정된 자화 방향을 갖는 제 1 자기층(201, 301, 601);
    - 저장층으로서, 가변 자화 방향을 갖는 제 2 자기층(203, 303, 603);
    - 스페이서로서, 상기 기준층(201, 301, 601) 및 상기 저장층(203, 303, 603)을 분리시키는 비-자기층(202, 302, 602);
    - 스핀 편극화 전자의 층으로서, 상기 기준층(201, 301)의 자화가 상기 기준층의 평면(201, 301)을 향한다면 편광층의 평면(205, 3056)을 벗어나 위치되거나 또는 상기 기준층(201, 301)의 자화가 상기 기준층(601)의 평면에 직교하여 향한다면 편광층(605)의 평면에 위치되고 상기 기준층(201, 301, 601)의 방향에 직교하는 방향을 갖는 제 3 자기층(205, 305, 604);
    - 전류를 상기 층에 직교로 통과시키는 수단(206, 207);을 포함하는 자기 장치(200, 300, 400, 500, 600, 700)에 있어서,
    상기 가변 자화 방향은 상기 기준층(201, 301, 601)의 상기 고정된 자화 방향에 의해 형성된 축을 실질적으로 따르는 평형상태의 2개의 위치를 구비하고, 전류가 존재할 때,
    - 상기 스핀 편광층(205, 305, 605)과 상기 저장층(203, 303, 603) 사이의 스핀 전달이 상기 저장층(203, 303, 603)의 자화 방향을 상기 기준층(201, 301, 601)의 자화 방향에 평행하거나 또는 역평행한 평형상태의 제 1 위치로부터 멀리 이동시키고, 그리고,
    - 상기 기준층(201, 301, 601)과 상기 저장층(203, 303, 603) 사이의 스핀 전달이, 전류 방향에 따라,
    o 전류의 방향이 제 1 방향에 있다면 평형상태의 상기 제 1 위치에서의 상기 저장층(203, 303, 603)의 자화 방향에 반대인 상기 저장층(203, 303, 603)의 자화 방향에 대응하는 평형상태의 제 2 위치 쪽의 상기 저장층(203, 303, 603)의 자화 방향의 스위칭이나; 또는
    o 전류의 방향이 상기 제 1 방향과 반대 방향에 있다면 평형상태의 상기 제 1 위치에서의 자화 방향 쪽의 상기 저장층(203, 303, 603)의 자화 방향의 역전을 야기시키는 방식으로,
    상기 기준층(201, 301, 601)과 상기 저장층(203, 303, 603) 사이의 상기 스핀 전달 계수는 상기 스핀 편광층(205, 305, 605)과 상기 저장층(203, 303, 603) 사이의 스핀 전달 계수보다 더 큰 것을 특징으로 하는 자기 장치.
  2. 청구항 1에 있어서,
    상기 저장층(203, 303, 603)은 상기 기준층(201, 301, 601)의 상기 자화 방향과 실질적으로 평행한 자화의 자화용이축을 갖는 단일축의 이방성을 구비하는 것을 특징으로 하는 자기 장치(200, 300, 400, 500, 600, 700).
  3. 청구항 2에 있어서,
    상기 저장층(203, 303, 603)은 타원 형상과 같은 연장된 형상을 갖는 것을 특징으로 하는 자기 장치(200, 300, 400, 500, 600, 700).
  4. 청구항 1 내지 3 중 어느 한 항에 있어서,
    상기 저장층(203, 303, 603)과 상기 스핀 편극화 전자(205, 305, 605)의 상기 층을 분리시키는 제 2 스페이서(204, 304, 604)의 층이 포함되는 것을 특징으로 하는 자기 장(200, 300, 400, 600, 700)치.
  5. 청구항 4에 있어서,
    상기 기준층(201, 301, 601), 상기 제 1 스페이서(202, 302, 602) 및 상기 저장층(203, 303, 603)으로 형성된 스택의 전기 저항은 상기 스핀 편극화 전자(205, 305, 605)의 상기 층과 상기 제 2 스페이서(204, 304, 604)로 형성된 스택의 전기 저항보다 더 큰 것을 특징으로 하는 자기 장치(200, 300, 400, 600, 700).
  6. 청구항 4 또는 5에 있어서,
    상기 제 1 스페이서(202, 302, 602)의 표면 영역으로 곱해진 저항의 곱이 상기 제 2 스페이서의 표면 영역(204, 304, 604)으로 곱해진 저항의 곱보다 더 큰 것을 특징으로 하는 자기 장치(200, 300, 400, 600, 700).
  7. 청구항 4 내지 6 중 어느 한 항에 있어서,
    상기 제 1 스페이서(202, 302, 602)는 터널 배리어이고 상기 제 2 스페이서(204, 304, 604)는
    - 터널 배리어;
    - 형성된 전류 경로 배리어;
    - 비-자기 금속층과 같은 부재 중에서 선택되는 것을 특징으로 하는 자기 장치(200, 300, 400, 600, 700).
  8. 청구항 4 내지 6 중 어느 한 항에 있어서,
    상기 제 1 스페이서(202, 302, 602)는 형성된 전류 경로 배리어이고 상기 제 2 스페이서(204, 304, 604)는
    - 형성된 전류 경로 배리어;
    - 비-자기 금속층과 같은 부재 중에서 선택되는 것을 특징으로 하는 자기 장치(200, 300, 400, 600, 700).
  9. 청구항 8에 있어서,
    상기 제 2 스페이서(204, 304, 604)는 상기 제 1 스페이서(202, 302, 602)의 직경보다 더 큰 부가적인 금속 경로 및/또는 자기 경로를 구비한 형성된 전류 경로 배리어인 것을 특징으로 하는 자기 장치(200, 300, 400, 600, 700).
  10. 청구항 4 내지 6 중 어느 한 항에 있어서,
    상기 제 1 스페이서(202, 302, 602) 및 상기 제 2 스페이서(204, 304, 604)는 비-자기, 금속층인 것을 특징으로 하는 자기 장치(200, 300, 400, 600, 700).
  11. 청구항 1 내지 3 중 어느 한 항에 있어서,
    상기 스핀 편극화 전자의 상기 층(305)은 상기 저장층(303)과 직접적으로 연결되는 것을 특징으로 하는 자기 장치(500).
  12. 청구항 1 내지 11 중 어느 한 항에 있어서,
    상기 기준층(201, 301)은 상기 기준층(201, 301)의 평면에 위치된 고정된 자화 방향을 갖고, 상기 스핀 편극화 전자의 상기 층(205, 305)은 상기 기준층(201, 301)의 자화와 직교하고 상기 편광층(205, 305)의 평면 외측에 위치한 자화를 갖는 것을 특징으로 하는 자기 장치(200, 300, 400, 500).
  13. 청구항 12에 있어서,
    상기 스핀 편극화 전자의 상기 층(205, 305)은
    - (Pt/Co), (Pd/Co) 또는 (Pt/Co/Pt/Ni) 주기적 다층;
    - Co 및 Ni의 초박막층을 교호로 하여 형성된 다층;
    - 자기 전이 금속/산화물을 교호로 하여 형성된 다층;
    - FePt 또는 FePd 질서 합금;
    - 85　at.%와 50　at.% 사이의 Co 농도를 갖는 CoPt 또는 CoPd 합금;
    - 상기 층의 평면에 직교한 c-축선을 갖는 6각형 구조체의 CoCr 합금;
    - 희토류/전이 금속 합금;과 같은 레이아웃 중 하나의 레이아웃에 따라 만들어지는 것을 특징으로 하는 자기 장치(200, 300, 400, 500).
  14. 청구항 12 또는 13에 있어서,
    상기 저장층(203, 303)은
    - 첨가제, 특히 B, Cr, Pt, Pd, Zr 및 Nb를 포함하는 Co, Fe, Ni 기를 갖는 합금;
    - 호이슬러 합금과 같은 재료 중 하나의 재료로 만들어지는 것을 특징으로 하는 자기 장치(200, 300, 500).
  15. 청구항 12 내지 14 중 어느 한 항에 있어서,
    상기 기준층(201)은
    - 첨가제, 특히 B, Cr, Pt, Pd, Zr 및 Nb를 포함하는 Co, Fe, Ni 기를 갖는 합금;
    - 특히 호이슬러 합금의 패밀리와 같은 반-금속 재료
    과 같은 재료 중 하나의 재료에 따라 만들어지는 것을 특징으로 하는 자기 장치(200).
  16. 청구항 1 내지 11 중 어느 한 항에 있어서,
    상기 기준층(601)은 상기 기준층(601)의 평면에 직교한 고정된 자화 방향을 갖고, 상기 스핀 편극화 전자(605)의 상기 층은 상기 기준층(601)의 방향에 직교한 자화 방향을 가지며 상기 편광층(605)의 평면에 위치되는 것을 특징으로 하는 자기 장치(600, 700).
  17. 청구항 16에 있어서,
    상기 스핀 편극화 전자의 상기 층(605)은
    - 첨가제, 특히 B, Cr, Pt, Pd, Zr 및 Nb을 포함하는 Co, Fe, Ni 기를 갖는 합금;
    - 얇은 Cu 삽입부나 또는 Ni 삽입부를 포함한 Co 다층;
    - 특히 호이슬러 합금의 패밀리와 같은 반-금속 재료;와 같은 재료 중 하나의 재료로 만들어지는 것을 특징으로 하는 자기 장치(600).
  18. 청구항 16 또는 17에 있어서,
    상기 저장층(603) 및/또는 상기 기준층(601)은
    - (Pt/Co), (Pd/Co) 또는 (Pt/Co/Pt/Ni) 주기적 다층;
    - Co 및 Ni의 층을 교호로 하여 형성된 다층;
    - 자기 전이 금속과 산화물을 교호로 하여 형성된 다층;
    - FePt 또는 FePd 질서 합금;
    - 85　at.%와 50　at.% 사이의 Co 농도를 갖는 CoPt 또는 CoPd 합금;
    - 상기 층의 평면에 직교한 c-축선을 갖는 6각형 구조체의 CoCr 합금;
    - 희토류/전이 금속 합금;과 같은 레이아웃이나 재료 중 하나의 레이아웃이나 재료에 따라 만들어지는 것을 특징으로 하는 자기 장치(600, 700).
  19. 청구항 1 내지 11 중 어느 한 항에 있어서,
    하나 이상의 상기 기준층(301, 601), 상기 저장층 또는 상기 스핀 편극화 전자의 층은 고정된 자화의 2개의 층(309, 311, 609, 611)으로 형성된 통합 반강자성층이며, 상기 고정된 자화는 평면의 외측면을 향하고 강자성층 사이의 반강자성 연결을 유도할 수 있는 층(310, 610)과 역평행한 방향으로 연결되는 것을 특징으로 하는 자기 장치(300, 400, 500, 600, 700).
  20. 청구항 1 내지 11 중 어느 한 항 중 어느 한 항이나 또는 청구항 19에 있어서,
    하나 이상의 상기 기준층(301, 601) 또는 상기 스핀 편극화 전자의 층이 반강자성 고정 층(307, 607)과의 상호작용을 통해 고정된 자화를 갖는 것을 특징으로 하는 자기 장치(300, 400, 500, 600, 700).
  21. 청구항 1 내지 20 중 어느 한 항에 따른 장치에 정보를 라이팅/리딩하는 방법으로서,
    정보의 라이팅은 전류를 상기 장치를 통해, 층의 평면에 직교해 통과시키는 것으로 이루어지고, 평형상태의 제 2 위치 쪽의 상기 저장층의 자화 방향의 스위칭이 전류를 제 1 방향으로 주입시킴으로써 행해지고, 평형상태의 제 1 위치 쪽의 상기 저장층의 자화 방향의 스위칭이 전류를 상기 전류의 상기 제 1 방향과 반대인 제 2 방향으로 주입시킴으로써 행해지는 것을 특징으로 하는 장치에 정보를 라이팅/리딩하는 방법.
  22. 청구항 21에 있어서,
    상기 정보의 리딩은 전류를 층의 평면에 직교해 통과시키는 것과 상기 자기 장치의 저항을 측정하는 것으로 이루어지고, 리딩 전류의 강도는 라이팅 전류의 강도 보다 더 낮은 것을 특징으로 하는 장치에 정보를 라이팅/리딩하는 방법.
KR1020117030915A 2009-05-27 2010-05-27 스핀 편극을 갖는 자기 메모리 장치 및 이 장치의 사용 방법 KR20120027390A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0953512 2009-05-27
FR0953512A FR2946183B1 (fr) 2009-05-27 2009-05-27 Dispositif magnetique a polarisation de spin.

Publications (1)

Publication Number Publication Date
KR20120027390A true KR20120027390A (ko) 2012-03-21

Family

ID=41478809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117030915A KR20120027390A (ko) 2009-05-27 2010-05-27 스핀 편극을 갖는 자기 메모리 장치 및 이 장치의 사용 방법

Country Status (5)

Country Link
US (1) US8279666B2 (ko)
EP (1) EP2436035B1 (ko)
KR (1) KR20120027390A (ko)
FR (1) FR2946183B1 (ko)
WO (1) WO2010136527A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200078667A (ko) * 2018-12-06 2020-07-01 샌디스크 테크놀로지스 엘엘씨 보조 층들을 갖는 스핀 전달 토크 mram 및 이를 동작시키는 방법들
US11309487B2 (en) 2018-12-06 2022-04-19 Sandisk Technologies Llc Spin transfer torque MRAM with a spin torque oscillator stack and methods of making the same
US11476409B2 (en) 2018-12-06 2022-10-18 Sandisk Technologies Llc Spin-transfer torque MRAM with a negative magnetic anisotropy assist layer and methods of operating the same

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
JP5072120B2 (ja) * 2009-09-25 2012-11-14 株式会社東芝 磁気抵抗素子及び磁気メモリ
KR101684915B1 (ko) 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
US8519496B2 (en) * 2010-10-08 2013-08-27 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory with multi-layered storage layer
US8492860B2 (en) * 2011-02-25 2013-07-23 Avalanche Technology, Inc. Magnetic random access memory with switching assist layer
US8981506B1 (en) * 2010-10-08 2015-03-17 Avalanche Technology, Inc. Magnetic random access memory with switchable switching assist layer
US8482967B2 (en) * 2010-11-03 2013-07-09 Seagate Technology Llc Magnetic memory element with multi-domain storage layer
CN202083786U (zh) * 2011-01-07 2011-12-21 江苏多维科技有限公司 薄膜磁电阻传感元件、多个传感元件的组合及与该组合耦合的电子装置
JP2012182217A (ja) 2011-02-28 2012-09-20 Toshiba Corp 半導体記憶装置
FR2973163B1 (fr) * 2011-03-23 2013-10-25 Thales Sa Dispositif constitue de différentes couches minces et utilisation d'un tel dispositif
JP5214765B2 (ja) * 2011-03-25 2013-06-19 株式会社東芝 磁気抵抗素子および磁気メモリ
US8946837B2 (en) 2011-07-04 2015-02-03 Kabushiki Kaisha Toshiba Semiconductor storage device with magnetoresistive element
JP5722140B2 (ja) 2011-07-04 2015-05-20 株式会社東芝 磁気抵抗素子及び磁気メモリ
US9245608B2 (en) * 2011-09-22 2016-01-26 Qualcomm Incorporated Thermally tolerant perpendicular magnetic anisotropy coupled elements for spin-transfer torque switching device
JP5987302B2 (ja) * 2011-11-30 2016-09-07 ソニー株式会社 記憶素子、記憶装置
US9728238B2 (en) * 2011-12-19 2017-08-08 Intel Corporation Spin transfer torque memory (STTM) device with half-metal and method to write and read the device
DE112012005566T8 (de) * 2012-01-04 2014-11-13 National Institute For Materials Science Seltenerdnanoverbundmagnet
US8871365B2 (en) * 2012-02-28 2014-10-28 Headway Technologies, Inc. High thermal stability reference structure with out-of-plane aniotropy to magnetic device applications
US8946834B2 (en) * 2012-03-01 2015-02-03 Headway Technologies, Inc. High thermal stability free layer with high out-of-plane anisotropy for magnetic device applications
EP2847296A4 (en) 2012-05-07 2016-08-31 Empire Technology Dev Llc CARBON CANNON WITH EMBEDDED BORQUETTE
JP2014072393A (ja) * 2012-09-28 2014-04-21 Sony Corp 記憶素子、記憶装置、磁気ヘッド
US8773821B2 (en) * 2012-10-05 2014-07-08 Nve Corporation Magnetoresistive-based mixed anisotropy high field sensor
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US20140151770A1 (en) * 2012-11-30 2014-06-05 International Business Machines Corporation Thin film deposition and logic device
WO2014155335A2 (en) 2013-03-28 2014-10-02 Empire Technology Development Llc Methods and compositions for producing polarized light
JP6195974B2 (ja) 2013-03-28 2017-09-13 インテル・コーポレーション 高安定スピントロニクスメモリ
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
EP2860543B1 (en) 2013-10-11 2016-04-20 Crocus Technology S.A. Magnetic sensor cell for measuring three-dimensional magnetic fields
TWI479171B (zh) * 2013-11-29 2015-04-01 Ching Ray Chang 磁場感測裝置及方法
US9529060B2 (en) 2014-01-09 2016-12-27 Allegro Microsystems, Llc Magnetoresistance element with improved response to magnetic fields
EP2958108B1 (en) * 2014-06-17 2019-08-28 CROCUS Technology Self-referenced multibit MRAM cell having a synthetic antiferromagnetic storage layer
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US20170200767A1 (en) * 2014-09-11 2017-07-13 Agency For Science, Technology And Research Magnetic element and method of fabrication thereof
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
FR3029354B1 (fr) * 2014-11-27 2017-12-29 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
EP3300534B1 (en) 2015-06-05 2020-11-11 Allegro MicroSystems, LLC Spin valve magnetoresistance element with improved response to magnetic fields
KR102466342B1 (ko) * 2015-06-11 2022-11-15 삼성전자주식회사 자기 메모리 소자
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
EP3314676A4 (en) * 2015-06-26 2019-02-20 Intel Corporation PERPENDICULAR MAGNETIC MEMORY HAVING SYMMETRIC FIXED LAYERS
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9852782B2 (en) * 2015-08-31 2017-12-26 Western Digital Technologies, Inc. Tilted synthetic antiferromagnet polarizer/reference layer for STT-MRAM bits
US10109676B2 (en) 2015-10-15 2018-10-23 Samsung Electronics Co., Ltd. MTJ structures including magnetism induction pattern and magnetoresistive random access memory devices including the same
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US9911483B1 (en) * 2017-03-21 2018-03-06 International Business Machines Corporation Thermally-assisted spin transfer torque memory with improved bit error rate performance
US10998490B2 (en) * 2017-04-28 2021-05-04 National Institute Of Advanced Industrial Science And Technology Magnetic element
US11022661B2 (en) 2017-05-19 2021-06-01 Allegro Microsystems, Llc Magnetoresistance element with increased operational range
US10620279B2 (en) 2017-05-19 2020-04-14 Allegro Microsystems, Llc Magnetoresistance element with increased operational range
JP2018206856A (ja) * 2017-05-31 2018-12-27 Tdk株式会社 積層構造体及びスピン変調素子
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296228A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US11283010B2 (en) * 2018-09-07 2022-03-22 Integrated Silicon Solution, (Cayman) Inc. Precessional spin current structure for magnetic random access memory with novel capping materials
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US10726892B2 (en) 2018-12-06 2020-07-28 Sandisk Technologies Llc Metallic magnetic memory devices for cryogenic operation and methods of operating the same
US10862022B2 (en) 2018-12-06 2020-12-08 Sandisk Technologies Llc Spin-transfer torque MRAM with magnetically coupled assist layers and methods of operating the same
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US11049538B2 (en) 2019-01-17 2021-06-29 Western Digital Technologies, Inc. Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
US10788547B2 (en) * 2019-01-17 2020-09-29 Sandisk Technologies Llc Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
CN112186099B (zh) * 2019-07-02 2022-09-20 中电海康集团有限公司 磁性隧道结
WO2021188134A1 (en) * 2020-03-20 2021-09-23 Western Digital Technologies, Inc. Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
US11925124B2 (en) 2021-01-12 2024-03-05 Samsung Electronics Co., Ltd. Insertion layers for perpendicularly magnetized Heusler layers with reduced magnetic damping
US11719771B1 (en) 2022-06-02 2023-08-08 Allegro Microsystems, Llc Magnetoresistive sensor having seed layer hysteresis suppression

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2817998B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
FR2832542B1 (fr) 2001-11-16 2005-05-06 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
FR2914482B1 (fr) * 2007-03-29 2009-05-29 Commissariat Energie Atomique Memoire magnetique a jonction tunnel magnetique
JP4874884B2 (ja) * 2007-07-11 2012-02-15 株式会社東芝 磁気記録素子及び磁気記録装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200078667A (ko) * 2018-12-06 2020-07-01 샌디스크 테크놀로지스 엘엘씨 보조 층들을 갖는 스핀 전달 토크 mram 및 이를 동작시키는 방법들
US11309487B2 (en) 2018-12-06 2022-04-19 Sandisk Technologies Llc Spin transfer torque MRAM with a spin torque oscillator stack and methods of making the same
US11476409B2 (en) 2018-12-06 2022-10-18 Sandisk Technologies Llc Spin-transfer torque MRAM with a negative magnetic anisotropy assist layer and methods of operating the same

Also Published As

Publication number Publication date
US20110007560A1 (en) 2011-01-13
EP2436035A1 (fr) 2012-04-04
WO2010136527A1 (fr) 2010-12-02
US8279666B2 (en) 2012-10-02
FR2946183A1 (fr) 2010-12-03
EP2436035B1 (fr) 2020-05-06
FR2946183B1 (fr) 2011-12-23

Similar Documents

Publication Publication Date Title
KR20120027390A (ko) 스핀 편극을 갖는 자기 메모리 장치 및 이 장치의 사용 방법
US9515254B2 (en) Storage element, memory and electronic apparatus
US9343658B2 (en) Magnetic memory bits with perpendicular magnetization switched by current-induced spin-orbit torques
JP4873338B2 (ja) スピン注入デバイス及びこれを用いた磁気装置
TWI360123B (en) Storage element for memory
JP4682998B2 (ja) 記憶素子及びメモリ
US8208295B2 (en) Heat assisted magnetic write element
JP2012059906A (ja) 記憶素子、メモリ装置
KR20140037284A (ko) 전류-유도 스핀-모멘텀 전달에 기초한 고속 저전력 자기 장치
JP2012059808A (ja) 記憶素子、メモリ装置
TWI482152B (zh) Memory device, memory device
JP2007287923A (ja) 記憶素子及びメモリ
JP2012064623A (ja) 記憶素子、メモリ装置
JP2012160681A (ja) 記憶素子、メモリ装置
JP2012059878A (ja) 記憶素子、メモリ装置
JP5034317B2 (ja) 記憶素子及びメモリ
JP5742142B2 (ja) 記憶素子、メモリ装置
JP2012064624A (ja) 記憶素子、メモリ装置
JP2012064611A (ja) 記憶素子、メモリ装置
JP5803079B2 (ja) 記憶素子、メモリ装置
JP2007027197A (ja) 記憶素子
JP2012059809A (ja) 記憶素子、メモリ装置
JP5424178B2 (ja) スピン注入デバイス及びこれを用いた磁気装置
JP2012059807A (ja) 記憶素子、メモリ装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid