KR20200078667A - 보조 층들을 갖는 스핀 전달 토크 mram 및 이를 동작시키는 방법들 - Google Patents

보조 층들을 갖는 스핀 전달 토크 mram 및 이를 동작시키는 방법들 Download PDF

Info

Publication number
KR20200078667A
KR20200078667A KR1020207017405A KR20207017405A KR20200078667A KR 20200078667 A KR20200078667 A KR 20200078667A KR 1020207017405 A KR1020207017405 A KR 1020207017405A KR 20207017405 A KR20207017405 A KR 20207017405A KR 20200078667 A KR20200078667 A KR 20200078667A
Authority
KR
South Korea
Prior art keywords
layer
magnetization
magnetic
spin
cobalt
Prior art date
Application number
KR1020207017405A
Other languages
English (en)
Other versions
KR102214264B1 (ko
Inventor
꽝 레
잔지에 리
주강 바이
파울 밴더헤이젠
미카엘 호
Original Assignee
샌디스크 테크놀로지스 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/212,257 external-priority patent/US10797227B2/en
Priority claimed from US16/212,420 external-priority patent/US10811596B2/en
Priority claimed from US16/212,342 external-priority patent/US10862022B2/en
Application filed by 샌디스크 테크놀로지스 엘엘씨 filed Critical 샌디스크 테크놀로지스 엘엘씨
Publication of KR20200078667A publication Critical patent/KR20200078667A/ko
Application granted granted Critical
Publication of KR102214264B1 publication Critical patent/KR102214264B1/ko

Links

Images

Classifications

    • H01L43/08—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H01L27/222—
    • H01L43/10—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

MRAM 디바이스는 고정된 자화 방향을 갖는 기준 층, 자유 층, 및 기준 층과 자유 층 사이에 위치된 비자기 터널 장벽 층을 포함하는 자기 터널 접합, 하나 이상의 보조 층, 및 자유 층과 하나 이상의 보조 층들 사이에 위치된 제1 비자기 스페이서 층을 포함한다.

Description

보조 층들을 갖는 스핀 전달 토크 MRAM 및 이를 동작시키는 방법들
관련 출원
본 출원은 모두 2018년 12월 6일자로 출원된, 미국 정규 출원 제16/212,257호, 제16/212,342호 및 제16/212,420호에 대한 우선권을 주장하며, 상기 출원들의 전체 내용은 본 명세서에 전체적으로 참조로서 포함된다.
기술분야
본 개시내용은 일반적으로 자기 메모리 디바이스들의 분야에 관한 것으로, 구체적으로는 보조 층들을 갖는 스핀 전달 토크(spin-transfer torque, STT) 자기저항성 랜덤 액세스 메모리(MRAM) 디바이스 및 그 동작 방법들에 관한 것이다.
스핀 전달 토크(STT)는 자기 터널 접합 또는 스핀 밸브 내의 자기 층의 배향이 스핀 분극 전류에 의해 수정되는 효과를 지칭한다. 일반적으로, 전류는 랜덤 스핀 배향을 갖는 전자에 의해 비편광된다. 스핀 편광 전류는 우선적인 스핀 배향 분포로 인해 전자가 비-제로(non-zero) 순 스핀을 갖는 전류이다. 스핀 편광 전류는 자기 편광기 층을 통해 전류를 통과시킴으로써 발생될 수 있다. 스핀 편광 전류가 자기 터널 접합 또는 스핀 밸브의 자유 층을 통해 흐르면, 스핀 편광 전류 내의 전자들은 그들의 각도 운동량의 적어도 일부를 자유 층으로 전달하여, 자유 층을 자화시키기 위한 토크를 생성할 수 있다. 충분한 양의 스핀 편광 전류가 자유 층을 통과할 때, 스핀 전달 토크가 자유 층에서 스핀의 배향을 플립(flip)하기 위해(예를 들어, 자화를 변경시키기 위해) 채용될 수 있다. 자유 층의 상이한 자화 상태들 사이의 자기 터널 접합의 저항 차이는, 자유 층의 자화가 기준 층의 자화에 평행하거나 역평행한지에 따라 자기저항성 랜덤 액세스 메모리(MRAM) 셀 내에 데이터를 저장하기 위해 채용될 수 있다.
본 개시내용의 일 태양에 따르면, MRAM 디바이스는 고정된 자화 방향을 갖는 기준 층, 자유 층, 및 기준 층과 자유 층 사이에 위치된 비자기 터널 장벽 층을 포함하는 자기 터널 접합, 고정된 자화 방향에 수직인 평면 내에서 평면 내 자화를 제공하는 음의 자기 이방성(negative magnetic anisotropy)을 갖는 음의 자기 이방성 보조 층, 및 자유 층과 음의 자기 이방성 보조 층 사이에 위치된 제1 비자기 스페이서 층을 포함한다.
본 개시내용의 다른 태양에 따르면, MRAM 디바이스는 고정된 자화 방향을 갖는 기준 층, 자유 층, 및 기준 층과 자유 층 사이에 위치된 비자기 터널 장벽 층을 포함하는 자기 터널 접합, 제1 자기 보조 층, 제2 자기 보조 층, 제1 자기 보조 층과 제2 자기 보조 층 사이에 위치된 반강자성(antiferromagnetic) 결합 스페이서 층, 및 자유 층과 제1 자기 보조 층 사이에 위치된 제1 비자기 스페이서 층을 포함한다. 반강자성 결합 스페이서 층은 제1 자기 보조 층의 제1 자화 방향과 제2 자기 보조 층의 제2 자화 방향 사이의 반강자성 결합을 제공하도록 구성된다.
본 개시내용의 다른 태양에 따르면, MRAM 셀은 고정된 자화 방향을 갖는 기준 층, 자유 층, 및 기준 층과 자유 층 사이에 위치된 비자기 터널 장벽 층을 포함하는 자기 터널 접합, 스핀 토크 오실레이터 스택, 및 자유 층과 스핀 토크 오실레이터 스택 사이에 위치된 제1 비자기 스페이서 층을 포함한다.
도 1은 본 개시내용의 저항성 메모리 셀들을 어레이 구성으로 포함하는 메모리 디바이스의 개략도이다.
도 2는 본 개시내용의 제1 실시예에 따른 예시적인 STT MRAM 셀의 제1 구성을 예시한다.
도 3은 본 개시내용의 제1 실시예에 따른 예시적인 STT MRAM 셀의 제2 구성을 예시한다.
도 4는 본 개시내용의 제1 실시예에 따른 예시적인 STT MRAM 셀의 제3 구성을 예시한다.
도 5는 본 개시내용의 제1 실시예에 따른 예시적인 STT MRAM 셀의 제4 구성을 예시한다.
도 6a는 자유 층의 업(up) 상태로부터 다운(down) 상태로의 스핀의 전이 동안의 예시적인 세차운동(precession) 패턴을 예시한다.
도 6b는 자유 층의 다운 상태로부터 업 상태로의 스핀의 전이 동안의 예시적인 세차운동 패턴을 예시한다.
도 7은 본 개시내용의 제2 실시예에 따른 예시적인 STT MRAM 셀의 제1 구성을 예시한다.
도 8은 본 개시내용의 제2 실시예에 따른 예시적인 STT MRAM 셀의 제2 구성을 예시한다.
도 9는 본 개시내용의 제2 실시예에 따른 예시적인 STT MRAM 셀의 제3 구성을 예시한다.
도 10은 본 개시내용의 제2 실시예에 따른 예시적인 STT MRAM 셀의 제4 구성을 예시한다.
도 11은 비교예의 STT MRAM 셀을 예시한다.
도 12는 비교예의 STT MRAM 셀을 통한 전류 밀도의 함수로서의 전이 확률을 예시하는 그래프이다.
도 13은 본 개시내용의 제2 실시예의 예시적인 STT MRAM 셀을 통한 전류 밀도의 함수로서의 전이 확률을 예시하는 그래프이다.
도 14는 본 개시내용의 제3 실시예에 따른 예시적인 STT MRAM 셀의 제1 구성을 예시한다.
도 15는 제1 결합 모드에서 예시적인 스핀 전달 토크 MRAM 셀 내의 스핀 토크 층과 스핀 편광 층의 자화 사이의 반강자성 결합을 예시한다.
도 16은 제2 결합 모드에서 예시적인 스핀 전달 토크 MRAM 셀 내의 스핀 토크 층과 스핀 편광 층의 자화 사이의 반강자성 결합을 예시한다.
도 17은 제3 결합 모드에서 예시적인 스핀 전달 토크 MRAM 셀 내의 스핀 토크 층과 스핀 편광 층의 자화 사이의 반강자성 결합을 예시한다.
도 18은 제4 결합 모드에서 예시적인 스핀 전달 토크 MRAM 셀 내의 스핀 토크 층과 스핀 편광 층의 자화 사이의 반강자성 결합을 예시한다.
도 19는 본 개시내용의 제3 실시예에 따른 예시적인 MRAM 셀의 제2 구성을 예시한다.
도 20은 본 개시내용의 제3 실시예에 따른 예시적인 MRAM 셀의 제3 구성을 예시한다.
도 21은 본 개시내용의 제3 실시예에 따른 예시적인 MRAM 셀의 제4 구성을 예시한다.
위에서 논의된 바와 같이, 본 개시내용은 보조 층들을 갖는 스핀 전달 토크(STT) MRAM 디바이스 및 그 동작 방법들에 관한 것이며, 그 다양한 태양들이 후술된다.
도면은 축척대로 도시되지 않는다. 요소들의 중복의 부재가 명백히 기술되거나 명확하게 달리 지시되지 않는 한, 요소의 단일 인스턴스가 도시되는 경우 요소의 다수의 인스턴스들이 중복될 수 있다. 동일한 도면 부호는 동일한 요소 또는 유사한 요소를 지칭한다. 동일한 도면 부호를 갖는 요소들은 명확하게 달리 언급되지 않는 한 동일한 재료 조성을 갖는 것으로 추정된다. "제1", "제2", 및 "제3"과 같은 서수들은 단지 유사한 요소들을 식별하는 데에 채용되며, 상이한 서수들이 본 개시내용의 명세서 및 청구범위에 전반에 걸쳐 채용될 수 있다. 본 명세서에 사용되는 바와 같이, 제2 요소 "상에" 위치된 제1 요소는 제2 요소의 표면의 외부 면 상에 또는 제2 요소의 내부 면 상에 위치될 수 있다. 본 명세서에 사용되는 바와 같이, 제1 요소의 표면과 제2 요소의 표면 사이에 물리적 접촉이 존재하는 경우, 제1 요소는 제2 요소 "상에 직접" 위치된다. 본 명세서에 사용되는 바와 같이, "공정 중(in-process)" 구조물 또는 "일시적" 구조물은 후속적으로 변형되는 구조물을 지칭한다.
본 명세서에 사용되는 바와 같이, "층"은 두께를 갖는 영역을 포함하는 재료 부분을 지칭한다. 층은 아래에 놓인(underlying) 또는 위에 놓인(overlying) 구조물의 전체에 걸쳐 연장될 수 있거나, 아래에 놓인 또는 위에 놓인 구조물의 범위보다 작은 범위를 가질 수 있다. 또한, 층은 연속적인 구조물의 두께보다 작은 두께를 갖는 균질한 또는 불균질한 연속적인 구조물의 영역일 수 있다. 예를 들어, 층은 연속적인 구조물의 상부 표면과 저부 표면에 있는 또는 그들 사이에 있는 임의의 쌍의 수평 평면들 사이에 위치될 수 있다. 층은 수평으로, 수직으로, 그리고/또는 테이퍼진 표면을 따라 연장될 수 있다. 기판은 하나의 층일 수 있거나, 그 내부에 하나 이상의 층들을 포함할 수 있고/있거나, 그 상에, 그 위에, 그리고/또는 그 아래에 하나 이상의 층들을 가질 수 있다.
본 명세서에 사용되는 바와 같이, "층 스택"은 층들의 스택을 지칭한다. 본 명세서에 사용되는 바와 같이, "선" 또는 "선 구조물"은 우세한 연장 방향, 즉 층이 가장 많이 연장되는 방향을 갖는 층을 지칭한다.
도 1을 참조하면, 본 개시내용의 실시예의 메모리 셀들(180)을 어레이 구성으로 포함하는 자기 메모리 디바이스에 대한 개략도가 도시되어 있다. 자기 메모리 디바이스는 MRAM 셀들(180)을 포함하는 MRAM 디바이스(500)로서 구성될 수 있다. 본 명세서에 사용되는 바와 같이, "MRAM 디바이스"는 선택된 메모리 셀의 콘텐츠들을 판독하기 위한 명령 시에 랜덤 액세스, 예를 들어 임의의 선택된 메모리 셀에 대한 액세스를 허용하는 셀들을 포함하는 메모리 디바이스를 지칭한다.
본 개시내용의 실시예의 MRAM 디바이스(500)는 각자의 워드 라인들(예시된 바와 같이 전기 전도성 라인들(30)을 포함하거나 대안의 구성에서 제2 전기 전도성 라인들(90)로서 포함할 수 있음) 및 비트 라인들(예시된 바와 같이 제2 전기 전도성 라인들(90)을 포함하거나 대안의 구성에서 제1 전기 전도성 라인들(30)로서 포함할 수 있음)의 교차부에 위치된 각자의 MRAM 셀들(180)의 어레이를 포함하는 메모리 어레이 영역(550)을 포함한다. MRAM 디바이스(500)는 또한 워드 라인들에 접속된 로우 디코더(row decoder)(560), 비트 라인들에 접속된 감지 회로부(570)(예를 들어, 감지 증폭기 및 다른 비트 라인 제어 회로부), 비트 라인들에 접속된 컬럼 디코더(column decoder)(580) 및 감지 회로부에 접속된 데이터 버퍼(590)를 포함할 수 있다. MRAM 셀들(180)의 다수의 인스턴스들은 MRAM 디바이스(500)를 형성하는 어레이 구성으로 제공된다. 이와 같이, MRAM 셀들(180) 각각은 각자의 제1 전극 및 각자의 제2 전극을 포함하는 2-단자 디바이스일 수 있다. 요소들의 위치 및 상호접속이 개략적이고 요소들은 상이한 구성으로 배열될 수도 있다는 것에 유의하여야 한다. 또한, MRAM 셀(180)은 별개의 디바이스, 즉 단일 격리된 디바이스로서 제조될 수 있다.
각각의 MRAM 셀(180)은 상이한 자기 재료 층들의 자화의 정렬에 따라 적어도 2개의 상이한 저항 상태들을 갖는 자기 터널 접합 또는 스핀 밸브를 포함한다. 자기 터널 접합 또는 스핀 밸브는 각각의 MRAM 셀(180) 내의 제1 전극과 제2 전극 사이에 제공된다. MRAM 셀들(180)의 구성들은 후속 섹션들에서 상세히 설명된다.
도 2를 참조하면, 제1 실시예의 예시적인 STT MRAM 셀(180)의 제1 구성이 개략적으로 예시된다. STT MRAM 셀(180)은 자기 터널 접합(MTJ)(140)을 포함한다. 자기 터널 접합(140)은 고정된 수직 자화를 갖는 기준 층(132), 기준 층(132)과 자유 층(136) 사이에 위치된 비자기 터널 장벽 층(134)을 포함한다. 하나의 실시예에서, 기준 층(132)은 비자기 터널 장벽 층(134) 아래에 위치되는 한편, 자유 층(136)은 비자기 터널 장벽 층(134) 위에 위치된다. 그러나, 다른 실시예들에서, 기준 층(132)은 비자기 터널 장벽 층(134) 위에 위치되는 한편, 자유 층(136)은 비자기 터널 장벽 층(134) 아래에 위치되거나, 기준 층(132) 및 자유 층(136)은 비자기 터널 장벽 층(134) 대향하는 측방향 측면들 상에 위치될 수 있다. 하나의 실시예에서, 기준 층(132) 및 자유 층(136)은 각자의 양의 일축 자기 이방성(positive uniaxial magnetic anisotropy)을 갖는다.
일반적으로, 자기 박막은 자기 박막의 자기 재료의 자화의 배향에 의존하는 단위 체적당 자기 에너지를 갖는다. 단위 체적당 자기 에너지는 자화의 방향과 자기 박막의 평면(예컨대, 자기 박막의 상부 표면 또는 하부 표면)에 수직인 수직축 사이의 각도(θ)(또는 sin2θ) 및 자화의 방향과 자기 박막의 평면에 수직인 고정된 수직면 사이의 방위각(φ)의 다항식에 의해 근사화될 수 있다. sin2θ의 함수로서의 단위 체적당 자기 에너지에 대한 일차항 및 이차항은 K1sin2θ + K2sin4θ를 포함한다. K1이 음수이고 K2가 -K1/2 미만일 때, 함수 K1sin2θ + K2sin4θ는 θ가 π/2일 때 최소값을 갖는다. θ의 함수로서의 자기 이방성 에너지가 θ가 π/2일 때에만 최소값을 갖는 경우, 자기 막의 자화는 막의 평면 내에 완전히 머무르는 것을 선호하고, 막은 "음의 자기 이방성"을 갖는다고 한다. θ의 함수로서의 자기 이방성 에너지가 θ가 0 또는 π일 때에만 최소값을 갖는 경우, 자기 막의 자화는 막의 평면에 수직이고, 막은 "양의 자기 이방성"을 갖는다고 한다. 양의 자기 이방성을 갖는 얇은 결정성 자기 막은 얇은 결정성 자기 막의 평면에 대해 직각으로, 즉, 얇은 결정성 자기 막이 측방향으로 연장되는 2개의 방향들에 대해 직각으로 자화가 유지되는 경향이 있다. 음의 자기 이방성을 갖는 얇은 결정성 자기 막은 얇은 결정성 자기 막의 평면 내에 자화를 갖지만, 막 평면 내에서 자화는 바람직한 배향을 갖지 않는다.
기준 층(132) 및 자유 층(136)이 각자의 양의 일축 자기 이방성을 갖는 구성은 자유 층(136)에 대해 쌍안정(bistable) 자화 상태를 제공한다. 쌍안정 자화 상태는 자유 층(136)이 기준 층(132)의 고정된 수직 자화(예를 들어, 자화 방향)에 평행한 자화(예를 들어, 자화 방향)를 갖는 평행 상태, 및 자유 층(136)이 기준 층(132)의 고정된 수직 자화(예를 들어, 자화 방향)에 역평행한 자화(예를 들어, 자화 방향)를 갖는 역평행 상태를 포함한다.
기준 층(132)은 Co/Ni 또는 Co/Pt 다층 구조를 포함할 수 있다. 기준 층(132)은 0.2 nm 내지 0.5 nm의 두께를 갖는 탄탈륨으로 구성된 얇은 비자기 층 및 얇은 CoFeB 층(0.5 nm 내지 3 nm의 범위의 두께를 가짐)을 더 포함할 수 있다. 비자기 터널 장벽 층(134)은 전기 절연 재료, 예를 들어 산화마그네슘과 같은 임의의 터널링 장벽 재료를 포함할 수 있다. 비자기 터널 장벽 층(134)의 두께는 0.7 nm 내지 1.3 nm, 예컨대 약 1 nm 일 수 있다. 자유 층(136)은 양의 일축 자기 이방성을 제공하는 조성물에서 Fe, Co, 및/또는 Ni 중 하나 이상의 합금, 예컨대 CoFeB를 포함할 수 있다.
하나의 실시예에서, 기준 층(132)은 합성형 반강자성 구조물(synthetic antiferromagnetic structure)(SAF 구조물)(120) 내의 컴포넌트로서 제공될 수 있다. SAF 구조물(120)은 기준 층(132), 고정된 수직 자화에 역평행한 자화를 갖는 고정된 강자성 층(112), 및 기준 층(132)과 고정된 강자성 층(112) 사이에 위치된 반강자성 결합 층(114)을 포함할 수 있으며, 반강자성 결합 층은 비자기 터널 장벽 층(134)을 향하는 기준 층(132)의 제2 측면의 반대편에 있는 기준 층(132)의 제1 측면을 향한다. 반강자성 결합 층(114)은 기준 층(132)과 고정된 강자성 층(112) 사이에 반강자성 결합을 유도하는 두께를 갖는다. 다시 말하면, 반강자성 결합 층(114)은 기준 층(132)의 자화들과 고정된 강자성 층(112)의 자화를 제자리에 고정시키도록 기준 층(132)의 자화와 고정된 강자성 층(112)의 자화 사이에 반강자성 정렬을 고정시킬 수 있다. 하나의 실시예에서, 반강자성 결합 층은 루테늄을 포함할 수 있고, 0.3 nm 내지 1 nm 범위의 두께를 가질 수 있다.
제1 비자기 스페이서 층(150)은 비자기 터널 장벽 층(134)을 향하는 자유 층(136)의 제1 측면의 반대편인 자유 층(136)의 제2 측면 위에 제공된다. 제1 비자기 스페이서 층(150)은 탄탈륨, 루테늄, 질화탄탈륨, 구리, 질화구리, 또는 산화마그네슘과 같은 비자기 재료를 포함한다. 하나의 실시예에서, 제1 비자기 스페이서 층(150)은 전기 전도성 금속 재료를 포함할 수 있다. 대안적으로, 제1 비자기 스페이서 층(150)은 산화마그네슘과 같은 터널링 유전체 재료를 포함할 수 있다. 제1 비자기 스페이서 층(150)의 두께는 0.2 nm 내지 2 nm의 범위일 수 있지만, 더 작거나 더 큰 두께도 또한 채용될 수 있다.
음의 자기 이방성 보조 층(160)은 제1 비자기 스페이서 층(150) 위에, 그리고 자유 층(136)의 제2 측면 위에 제공될 수 있다. 음의 자기 이방성 보조 층(160)은 음의 자기 이방성 보조 층(160)에 대한 평면 내 자화를 제공하기에 충분한 음의 K1 값을 갖는 음의 자기 이방성을 가질 수 있다. 평면 내 자화는 기준 층(132)의 고정된 수직 자화에 수직인 도 2의 수평 평면 내에 위치된 자화이다.
하나의 실시예에서, 자화 곤란 축(hard magnetization axis)은 음의 자기 이방성 보조 층(160)의 주 표면에 수직인 방향에 평행한 반면(즉, 축은 층(160)의 평면에 수직하고, 기준 층(132)의 고정된 수직 자화에 평행함), 자화 용이 평면(easy magnetization plane)은 음의 자기 이방성 보조 층(160)의 평면에 평행하다(즉, 자화 용이 평면은 도 2의 기준 층(132)의 고정된 수직 자화에 수직임). 하나의 실시예에서, 음의 자기 이방성 보조 층(160)의 평면(즉, 자화 용이 평면) 내에는 용이 축 방향(easy axis direction)이 없다. 음의 자기 이방성 보조 층(160)은 제1 비자기 스페이서 층(150)을 통해 자유 층(136)과 스핀-결합된다.
하나의 실시예에서, 음의 자기 이방성 보조 층(160)의 자기 이방성의 방위각-종속적 성분은 실온에서의 열 에너지, 즉 kBT(kB는 볼츠만 상수(Boltzmann constant)이고 T는 297.15 켈빈(Kelvin)임(즉 실온))에 비해 제로(0)일 수 있거나 또는 미미할 수 있다. 예를 들어, 기준 층(132)의 고정된 수직 자화에 평행한 수직축 주위의 단위 체적당 자기 이방성의 최대 변동은 실온에서의 열 에너지의 1/2배 미만일 수 있다. 그러한 경우들에서, 음의 자기 이방성 보조 층(160)의 자화는 음의 자기 이방성 보조 층(160)을 통한 전류의 인가 시에 제1 비자기 스페이서 층(150)과 음의 자기 이방성 보조 층(160) 사이의 계면에 평행한 수평 평면 내에서 자유롭게 세차운동한다. 하나의 실시예에서, 음의 자기 이방성 보조 층(160)의 자기 에너지는 수평 평면 내에서의 음의 자기 이방성 보조 층(160)의 자화의 회전 하에서 불변일 수 있다.
하나의 실시예에서, 음의 자기 이방성 보조 층(160)은 균질한 음의 자기 이방성 재료를 포함한다. 본 명세서에 사용되는 바와 같이, "균질한" 재료는 전체에 걸쳐 균일한 재료 조성을 갖는 재료를 지칭한다. 하나의 실시예에서, 음의 자기 이방성 보조 층(160)은 코발트-이리듐 합금을 포함하고/하거나 이로 본질적으로 이루어진다. 코발트-이리듐 합금의 재료 조성은 음의 자기 이방성을 제공하도록 선택될 수 있다. 하나의 실시예에서, 코발트-이리듐 합금은 60% 내지 98%, 예컨대 70% 내지 90%의 범위, 예를 들어 80%의 원자 농도의 코발트 원자, 및 40% 내지 2%, 예컨대 30% 내지 10%의 범위, 예를 들어 20%의 원자 농도의 이리듐 원자를 포함할 수 있다. 하나의 실시예에서, 코발트-이리듐 합금은 단지 코발트, 이리듐 및 피할 수 없는 불순물 만을 함유한다. 다른 실시예에서, 최대 5 원자%의 코발트 및 이리듐 이외의 원소들이 합금에 첨가될 수 있다. 예시적인 예에서, Co0.8Ir0.2의 조성을 갖는 코발트-이리듐 합금은 약 -0.6 × 106 J/㎥의 K1 값을 갖는다. 다른 실시예에서, 음의 자기 이방성 보조 층(160)은 코발트-철 합금을 포함하고/하거나 이로 본질적으로 이루어진다. 코발트-철 합금의 재료 조성은 음의 자기 이방성을 제공하도록 선택될 수 있다. 하나의 실시예에서, 코발트-철 합금은 80% 내지 99.8%, 예컨대 90% 내지 99.5%의 범위, 예를 들어 99%의 원자 농도의 코발트 원자, 및 20% 내지 0.2%, 예컨대 10% 내지 0.5%의 범위, 예를 들어 1%의 원자 농도의 철 원자를 포함할 수 있다. 예시적인 예에서, Co0.9Fe0.1의 조성을 갖는 코발트-철 합금은 약 -0.99 × 106 J/㎥의 K1 값을 갖는다. 음의 자기 이방성 보조 층(160)의 두께는 1 nm 내지 10 nm, 예컨대 1.5 nm 내지 6 nm의 범위일 수 있지만, 더 작거나 더 큰 두께도 또한 채용될 수 있다.
하나의 실시예에서, 비자기 캡핑 층(170)이 음의 자기 이방성 보조 층(160) 위에 위치될 수 있다. 비자기 캡핑 층(170)은 W, Ti, Ta, WN, TiN, TaN, Ru, 및 Cu와 같은 비자기 전기 전도성 재료를 포함할 수 있다. 비자기 캡핑 층(170)의 두께는 1 nm 내지 20 nm의 범위일 수 있지만, 더 작거나 더 큰 두께도 또한 채용될 수 있다.
SAF 구조물(120)로부터 비자기 캡핑 층(170)으로의 재료 층들을 포함하는 층 스택은 상향 또는 하향으로, 즉 SAF 구조물(120)로부터 비자기 캡핑 층(170)을 향해 또는 비자기 캡핑 층(170)으로부터 SAF 구조물(120)를 향해 침착될 수 있다. 층 스택은 계속되는 층들의 스택으로서 형성될 수 있고, 후속적으로 각각의 MRAM 셀(180)에 대해 별개의 패턴화된 층 스택들로 패턴화될 수 있다.
MRAM 셀(180)은 비트 라인(90)(도 1에 도시됨)의 일부분에 전기적으로 접속되거나 또는 그 일부분을 포함하는 제1 단자(92) 및 워드 라인(30)(도 1에 도시됨)의 일부분에 전기적으로 접속되거나 또는 그 일부분을 포함하는 제2 단자(32)를 포함할 수 있다. 제1 및 제2 단자들의 위치는 제1 단자가 SAF 구조물(120)에 전기적으로 접속되고 제2 단자가 캡핑 층(170)에 전기적으로 접속되도록 스위칭될 수 있다.
선택적으로, 각각의 MRAM 셀(180)은 스티어링 디바이스로의 적합한 전압의 인가 시에 각자의 별개의 패턴화된 층 스택(120, 140, 150, 160, 170)을 활성화시키도록 구성된 액세스 트랜지스터 또는 다이오드와 같은 전용 스티어링 디바이스를 포함할 수 있다. 스티어링 디바이스는 패턴화된 층 스택과 각자의 MRAM 셀(180)의 각자의 워드 라인들(30) 또는 비트 라인들(90) 중 하나 사이에 전기적으로 접속될 수 있다.
하나의 실시예에서, 제1 단자(92)에 인가되는 전압의 극성은 자유 층(136) 내에 프로그래밍될 자화 상태의 극성에 따라 변경될 수 있다. 예를 들어, 제1 극성의 전압은 역평행 상태로부터 평행 상태로의 전이 동안 (제2 단자(32)에 대해) 제1 단자(92)에 인가될 수 있고, 제2 극성(제1 극성의 반대임)의 전압은 평행 상태로부터 역평행 상태로의 전이 동안 제1 단자(92)에 인가될 수 있다. 또한, 별개의 패턴화된 층 스택(120, 140, 150, 160, 170)을 활성화시키기 위한 회로부의 변형들이 또한 본 명세서에서 고려된다.
자유 층(136)의 자화 방향은 별개의 패턴화된 층 스택(120, 140, 150, 160, 170)을 통해 전류를 흐르게 함으로써, (즉, 상향으로부터 하향으로 또는 그 반대로) 플립될 수 있다. 자유 층(136)의 자화는 프로그래밍 프로세스 동안 자화의 방향이 180도만큼 플립될 때까지 - 이 시점에서 전류의 흐름이 정지됨 - 수직 방향(즉, 전류의 흐름의 방향)을 중심으로 세차운동할 수 있다. 하나의 실시예에서, 음의 자기 이방성 보조 층(160)의 자화는 전류가 별개의 패턴화된 층 스택(120, 140, 150, 160, 170)을 통해 흐르는 동안 기준 층(132)의 고정된 자화 방향에 평행한 수직축을 중심으로 자유롭게 회전할 수 있다. 이러한 구성은 MRAM 셀(180)을 통한 전류의 흐름의 개시 시에, 기준 층(132)의 고정된 수직 자화에 평행한 수직축을 중심으로 하는 자유 층(136)의 자화의 세차운동의 초기 단계 동안, 음의 자기 이방성 보조 층(160)이 자유 층(136)의 자화에 초기 비수직(non-vertical) 토크를 제공할 수 있게 한다.
하나의 실시예에서, MRAM 셀(180)은 기준 층(132)의 고정된 수직 자화에 평행한 수직축을 중심으로 하는 자유 층(136)의 자화의 세차운동 동안 음의 자기 이방성 보조 층(160)의 평면 내 자화와 자유 층(136)의 자화 사이의 결합을 제공하고, 전류가 MRAM 셀(180)을 통해 흐르는 동안 음의 자기 이방성 보조 층(160)의 평면 내 자화 및 자유 층(136)의 자화의 동기화된 세차운동을 제공하도록 구성될 수 있다.
음의 자기 이방성 보조 층(160)의 음의 자기 이방성으로 인해, 하나의 실시예에서, 음의 자기 이방성 보조 층(160)의 평면 내 자화는 자유 층(136)의 스위칭의 개시를 용이하게 하기 위해 자유 층에 초기 토크를 제공할 수 있다. 일단 자유 층(136) 세차운동이 시작되면, 자유 층(136)은 음의 자기 이방성 보조 층(160)에 스핀 토크를 제공하여 음의 자기 이방성 보조 층(160) 자화가 또한 세차운동하도록 할 수 있다. 이러한 음의 자기 이방성 보조 층(160) 세차운동은 이어서 자유 층(136)의 스위칭을 더 도울 수 있다. 평면 내 자화 용이 평면을 갖지만, 고정된 용이 축 방향이 없는 실시예의 음의 자기 이방성 보조 층(160)은 보조 층의 자화 방향(예를 들어, 용이 축)이 고정되는 종래 기술의 보조 층보다 더 효율적이다.
도 3을 참조하면, 예시적인 스핀 전달 토크 MRAM 셀(180)의 제2 구성은, 균질한 재료 조성을 갖는 음의 자기 이방성 보조 층(160)을 다층 스택(262, 264)을 포함하는 음의 자기 이방성 보조 층(260)으로 대체함으로써, 도 2의 예시적인 스핀 전달 토크 MRAM 셀(180)의 제1 구성으로부터 도출될 수 있다. 다층 스택(262, 264)은 제1 자기 재료 층(262) 및 제2 자기 재료 층(264)의 다수의 반복들을 포함할 수 있다. 제1 자기 재료 층(262)은 제1 자기 재료를 포함할 수 있고/있거나, 본질적으로 그것으로 이루어질 수 있다. 제2 자기 재료 층(264)은 제2 자기 재료를 포함할 수 있고/있거나, 본질적으로 그것으로 이루어질 수 있다.
각각의 제1 자기 재료 층(262)의 조성 및 두께, 및 각각의 제2 자기 재료 층(264)의 조성 및 두께는 다층 스택(262, 264)이 평면 내 자화를 제공하도록, 즉 기준 층(132)의 고정된 자화 방향에 수직인 자화(즉, 자화 용이 축이 없는 기준 층(132)의 고정된 자화 방향에 수직인 자화 용이 평면)를 제공하도록 선택될 수 있다. 음의 자기 이방성 보조 층(260)은 음의 자기 이방성 보조 층(260)에 대한 평면 내 자화를 제공하기에 충분한 음의 K1 값을 갖는 음의 자기 이방성을 가질 수 있다.
하나의 실시예에서, 음의 자기 이방성 보조 층(260)의 자기 이방성의 방위각-종속적 성분은 실온에서의 열 에너지에 비해 제로(0)일 수 있거나 또는 미미할 수 있다. 예를 들어, 기준 층(132)의 고정된 수직 자화에 평행한 수직축 주위의 단위 체적당 자기 이방성의 최대 변동은 실온에서의 열 에너지의 1/2배 미만일 수 있다. 그러한 경우들에서, 음의 자기 이방성 보조 층(260)의 자화는 음의 자기 이방성 보조 층(260)을 통한 전류의 인가 시에 제1 비자기 스페이서 층(150)과 음의 자기 이방성 보조 층(260) 사이의 계면에 평행한 평면 내에서 자유롭게 세차운동한다. 하나의 실시예에서, 음의 자기 이방성 보조 층(260)의 자기 에너지는 수평 평면 내에서의 음의 자기 이방성 보조 층(260)의 자화의 회전 하에서 불변일 수 있다.
하나의 실시예에서, 제1 자기 재료 층들(262)은 코발트를 포함하고, 제2 자기 재료 층들(264)은 철을 포함한다. 하나의 실시예에서, 제1 자기 재료 층들(262)은 본질적으로 코발트로 이루어지고, 제2 자기 재료 층들(264)은 본질적으로 철로 이루어진다. 각각의 제1 자기 재료 층(262)의 두께는 0.3 nm 내지 1 nm의 범위일 수 있고, 각각의 제2 자기 재료 층(264)의 두께는 0.3 nm 내지 1 nm의 범위일 수 있다. 음의 자기 이방성 보조 층(260) 내의 반복들의 총 개수(즉, 제1 자기 재료 층(262) 및 제2 자기 재료 층(264)의 쌍들의 총 개수)는 2 내지 20, 예컨대 4 내지 10의 범위일 수 있다. 하나의 실시예에서, 다층 스택(262, 264)은 제1 자기 재료 층(262) 및 제2 자기 재료 층(264)을 포함하는 단위 층 스택의 주기적인 반복을 포함한다. 예시적인 예에서, 동일한 두께를 갖는 코발트 층 및 철 층으로 이루어진 단위 층 스택의 반복들을 포함하는 코발트-철 다층 스택은 약 -1.1 × 106 J/㎥의 K1 값을 가질 수 있다.
도 4를 참조하면, 예시적인 스핀 전달 토크 MRAM 셀(180)의 제3 구성은 음의 자기 이방성 보조 층(160)과 비자기 캡핑 층(170) 사이에 제2 비자기 스페이서 층(190) 및 피닝된(pinned) 자화 층(192)을 삽입함으로써 도 2의 예시적인 스핀 전달 토크 MRAM 셀(180)의 제1 구성으로부터 도출될 수 있다.
제2 비자기 스페이서 층(190)은 제1 비자기 스페이서 층(150)으로부터 반대편의 음의 자기 이방성 보조 층(160) 상에 위치될 수 있다. 제2 비자기 스페이서 층(190)은 탄탈륨, 루테늄, 질화탄탈륨, 구리, 질화구리, 또는 산화마그네슘과 같은 비자기 재료를 포함한다. 하나의 실시예에서, 제2 비자기 스페이서 층(190)은 전기 전도성 재료를 포함할 수 있다. 대안적으로, 제2 비자기 스페이서 층(190)은 산화마그네슘과 같은 유전체 재료를 포함할 수 있다. 제2 비자기 스페이서 층(190)의 두께는 0.2 nm 내지 2 nm의 범위일 수 있지만, 더 작거나 더 큰 두께도 또한 채용될 수 있다. 제2 비자기 스페이서 층(190)은 제1 비자기 스페이서 층(150)의 재료와 동일한 재료를 포함할 수 있거나, 그와 상이한 재료를 포함할 수 있다.
피닝된 자화 층(192)은 양의 일축 자기 이방성을 갖는 자기 층이다. 다시 말해, K1의 값은 양수이고, 항 K1sin2θ는 피닝된 자화 층(192)의 재료에 대한 체적당 자기 이방성 에너지에서 다른 모든 고차항들 및 sin(nφ) (또는 cos(nφ))에 의존하는 항들을 지배한다. 피닝된 자화 층(192)의 양의 일축 자기 이방성은 기준 층(132)의 고정된 수직 자화에 평행하거나 역평행한 자화를 제공한다. 하나의 실시예에서, 피닝된 자화 층(192)에 대한 K1의 값은, MRAM 셀(180)의 프로그래밍 동안, 피닝된 자화 층(192)의 자화가 수직 방향, 즉, 별개의 패턴화된 층 스택(120, 140, 150, 160, 190, 192, 170)의 다양한 층들 사이의 계면들에 수직인 방향을 따라 피닝된 상태로 유지되도록, 자유 층(136)에 대한 K1의 값보다 클 수 있다. 피닝된 자화 층(192)의 자화는 기준 층(132)의 자화에 평행하게, 또는 그에 역평행하게 유지될 수 있다.
하나의 실시예에서, 피닝된 자화 층(192)은 Co/Ni 또는 Co/Pt 다층 구조물을 포함할 수 있다. 피닝된 자화 층(192)은 0.2 nm 내지 0.5 nm의 두께를 갖는 탄탈륨으로 구성된 얇은 비자기 층 및 얇은 CoFeB 층(0.5 nm 내지 3 nm의 범위의 두께를 가짐)을 더 포함할 수 있다. 피닝된 자화 층(192)은 음의 자기 이방성 보조 층(160)의 평면 내 자화를 진동하게 할 수 있다. 음의 자기 이방성 보조 층(160)의 평면 내 자화의 진동은 프로그래밍 동안 자유 층(136)의 자화에 대해 회전 스핀 토크를 생성할 수 있고, 따라서 별개의 패턴화된 층 스택(120, 140, 150, 160, 190, 192, 170)을 통하는 더 낮은 전류로 자유 층(136)의 자화의 스위칭을 도울 수 있다. 하나의 실시예에서, 피닝된 자화 층(192)과 음의 자기 이방성 보조 층(160)의 자화의 조합은 비수평 및 비수직 자기장(즉, 기준 층(132)의 자화의 방향에 평행하지도 않고 수직하지도 않는 자기장)을 자유 층(136)의 자화에 대해 인가하여 자유 층(136)의 자화의 스위칭 동안 별개의 패턴화된 층 스택(120, 140, 150, 160, 190, 192, 170)을 통하는 요구되는 전류의 크기를 감소시킨다.
도 5를 참조하면, 예시적인 스핀 전달 토크 MRAM 셀(180)의 제4 구성은, 균질한 재료 조성을 갖는 음의 자기 이방성 보조 층(160)을, 도 3에 관하여 위에 기술된 제1 자기 재료 층(262) 및 제2 자기 재료 층(264)의 다수의 반복들을 포함하는 다층 스택(262, 264)을 포함하는 음의 자기 이방성 보조 층(260)으로 대체함으로써, 도 4의 예시적인 스핀 전달 토크 MRAM 셀(180)의 제3 구성으로부터 도출될 수 있다.
도 1 내지 도 5에 예시된 예시적인 스핀 전달 토크 MRAM 셀(180)의 모든 구성들을 참조하면, 예시적인 스핀 전달 토크 MRAM 셀(180)은 개별적으로 프로그래밍되고 판독될 수 있다. 자유 층(136)의 자화 상태를 판독, 즉 감지하는 것은 선택된 별개의 패턴화된 층 스택 {120, 140, 150, (160 또는 260), 170} 또는 {120, 140, 150, (160 또는 260), (190, 192), 170}의 제1 단자(92) 및 제2 단자(32)를 가로질러 판독 바이어스 전압을 인가함으로써 수행될 수 있다. 자유 층(136)과 기준 층(132)의 자화 사이의 평행 또는 역평행 정렬은 각각의 MRAM 셀(180) 내의 선택된 별개의 패턴화된 층 스택의 전기 저항을 결정하고, 따라서, 제1 단자(92)와 제2 단자(32) 사이에서 흐르는 전류의 크기를 결정한다. 전류의 크기는 자유 층(136)의 자화 상태 및 검출된 자화 상태에 의해 인코딩된 데이터를 결정하기 위해 감지될 수 있다.
자유 층(136)에 대한 반대의 자화 상태로의 예시적인 스핀 전달 토크 MRAM 셀(180)의 프로그래밍은 선택된 별개의 패턴화된 층 스택{120, 140, 150, (160 or 260), 170} 또는 {120, 140, 150, (160 또는 260), (190, 192), 170}을 통해 전류를 흐르게 함으로써, 그리고 자유 층(136)의 자화의 방향의 플립, 즉 스위칭을 유도함으로써 수행될 수 있다. 구체적으로, 전류는 자기 터널 접합(140), 제1 비자기 스페이서 층(150), 및 음의 자기 이방성 보조 층(160 또는 260)을 포함하는 선택된 별개의 패턴화된 층 스택을 통해 흐를 수 있다. 음의 자기 이방성 보조 층(160 또는 260)의 평면 내 자화는 자기 터널 접합(140), 제1 비자기 스페이서 층(150), 및 음의 자기 이방성 보조 층(160 또는 260)을 통한 전류의 흐름의 개시 시에, 기준 층(132)의 고정된 수직 자화에 평행한 수직축을 중심으로 하는 자유 층(136)의 자화의 세차운동의 초기 단계 동안, 초기 비수직 토크를 자유 층(136)의 자화에 제공한다.
하나의 실시예에서, 음의 자기 이방성 보조 층(160 또는 260)의 평면 내 자화는 기준 층(132)의 고정된 수직 자화에 평행한 수직축(VA)을 중심으로 하는 자유 층(136)의 자화의 세차운동 동안 자유 층(136)의 자화와 결합하여, 도 6a 및 도 6b에 예시된 바와 같이 MRAM 셀(180)을 통해 전류가 흐르는 동안, 음의 자기 이방성 보조 층(160 또는 260)의 평면 내 자화(M2) 및 자유 층(136)의 자화(M1)의 동기화된 세차운동을 제공한다. 도 6a는 "업" 상태로부터 "다운" 상태로의 자유 층(136)의 자화(M1)의 전이를 예시하고, 도 6b는 "다운" 상태로부터 "업" 상태로의 자유 층(136)의 자화(M1)의 전이를 예시한다. 하나의 실시예에서, 음의 자기 이방성 보조 층(160 또는 260)의 평면 내 자화(M2) 및 자유 층(136)의 자화(M1)는 자유 층(136)의 자화의 스위칭 동안 동일한 회전 수직 평면 내에 유지될 수 있다. 자유 층(136)의 자화(M1)의 수평(평면 내) 성분과 음의 자기 이방성 보조 층(160 또는 260)의 평면 내 자화(M2) 사이의 결합은 반강자성 또는 강자성일 수 있다. 도 6a 및 도 6b는 자유 층(136)의 자화(M1)의 수평(평면 내) 성분과, 음의 자기 이방성 보조 층(160 또는 260)의 평면 내 자화(M2) 사이의 결합이 자유 층(136)의 자화의 스위칭 동안 반강자성인 예를 예시한다.
도 7은 제2 실시예에 따른 STT MRAM 셀(180)을 예시한다. 제2 실시예의 STT MRAM 셀(180)의 층들(112, 114, 132, 134, 136, 150)은 도 2에 예시된 제1 실시예의 STT MRAM 셀(180)의 각자의 층들(112, 114, 132, 134, 136, 150)과 동일할 수 있고, 따라서 제1 실시예에 관하여 위에 기술된다. 제1 자기 보조 층(162)은 제1 비자기 스페이서 층(150) 상에 제공될 수 있다. 제1 자기 보조 층(162)은 제1 자기 이방성을 갖는 제1 자기 재료를 포함한다. 하나의 실시예에서, 제1 자기 보조 층(162)은 제1 자기 보조 층(162)에 대한 제1 평면 내 자화를 제공하기에 충분한 음의 K1 값을 갖는 제1 음의 자기 이방성을 가질 수 있다. 평면 내 자화는 기준 층(132)의 고정된 수직 자화 방향에 수직인 수평 평면 내에 위치된 자화이다.
하나의 실시예에서, 제1 자기 보조 층(162)의 제1 자기 이방성의 방위각-종속적 성분은 실온에서의 열 에너지, 즉 kBT(kB는 볼츠만 상수이고 T는 297.15 켈빈임(즉 실온))에 비해 제로(0)일 수 있거나 또는 미미할 수 있다. 예를 들어, 기준 층(132)의 고정된 수직 자화에 평행한 수직축 주위의 단위 체적당 자기 이방성 에너지의 최대 변동은 실온에서의 열 에너지의 1/2배 미만일 수 있다. 그러한 경우들에서, 제1 자기 보조 층(162)의 자화는 제1 자기 보조 층(162)을 통한 전류의 인가 시에 제1 비자기 스페이서 층(150)과 제1 자기 보조 층(162) 사이의 계면에 평행한 수평 평면 내에서 자유롭게 세차운동한다. 하나의 실시예에서, 제1 자기 보조 층(162)의 자기 에너지는 수평 평면 내에서의 제1 자기 보조 층(162)의 자화의 회전 하에서 불변일 수 있다.
하나의 실시예에서, 제1 자기 보조 층(162)과 같은 음의 자기 이방성을 갖는 재료는 층의 주 표면에 수직인 방향에 평행한 자화 곤란 축을 갖는 반면(즉, 축은 층의 평면에 수직이고, 기준 층(132)의 고정된 수직 자화 방향에 평행함), 자화 용이 평면은 층의 평면에 평행하다(즉, 자화 용이 평면은 도 7의 기준 층(132)의 고정된 수직 자화 방향에 수직임). 하나의 실시예에서, 자화 용이 평면 내에는 용이 축 방향이 없다.
하나의 실시예에서, 제1 자기 보조 층(162)은 균질한 음의 자기 이방성 재료를 포함한다. 본 명세서에 사용되는 바와 같이, "균질한" 재료는 전체에 걸쳐 균일한 재료 조성을 갖는 재료를 지칭한다. 하나의 실시예에서, 제1 자기 보조 층(162)은 코발트-이리듐 합금을 포함하고/하거나, 이로 본질적으로 이루어진다. 코발트-이리듐 합금의 재료 조성은 음의 자기 이방성을 제공하도록 선택될 수 있다. 하나의 실시예에서, 코발트-이리듐 합금은 60% 내지 98%, 예컨대 70% 내지 90%의 범위, 예를 들어 80%의 원자 농도의 코발트 원자, 및 40% 내지 2%, 예컨대 30% 내지 10%의 범위, 예를 들어 20%의 원자 농도의 이리듐 원자를 포함할 수 있다. 하나의 실시예에서, 코발트-이리듐 합금은 단지 코발트, 이리듐 및 피할 수 없는 불순물 만을 함유한다. 다른 실시예에서, 최대 5 원자%의 코발트 및 이리듐 이외의 원소들이 합금에 첨가될 수 있다. 예시적인 예에서, Co0.8Ir0.2의 조성을 갖는 코발트-이리듐 합금은 약 -0.6 × 106 J/㎥의 K1 값을 갖는다. 다른 실시예에서, 제1 자기 보조 층(162)은 육방정계 결정 구조를 갖는 코발트-철 합금을 포함하고/하거나, 이로 본질적으로 이루어진다. 코발트-철 합금의 재료 조성은 음의 자기 이방성을 제공하도록 선택될 수 있다. 하나의 실시예에서, 코발트-철 합금은 80% 내지 99.8%, 예컨대 90% 내지 99.5%의 범위, 예를 들어 99%의 원자 농도의 코발트 원자, 및 20% 내지 0.2%, 예컨대 10% 내지 0.5%의 범위, 예를 들어 1%의 원자 농도의 철 원자를 포함할 수 있다. 예시적인 예에서, Co0.9Fe0.1의 조성을 갖는 코발트-철 합금은 약 -0.99 × 106 J/㎥의 K1 값을 갖는다. 제1 자기 보조 층(162)의 두께는 1 nm 내지 10 nm, 예컨대 1.5 nm 내지 6 nm의 범위일 수 있지만, 더 작거나 더 큰 두께도 또한 채용될 수 있다.
다른 실시예에서, 제1 자기 보조 층(162)은 제1 자기 재료 층 및 제2 자기 재료 층의 다수의 반복들을 포함하는 다층 스택을 포함한다. 제1 자기 재료 층은 제1 자기 재료를 포함할 수 있고/있거나, 본질적으로 그것으로 이루어질 수 있다. 제2 자기 재료 층은 제2 자기 재료를 포함할 수 있고/있거나, 본질적으로 그것으로 이루어질 수 있다. 각각의 제1 자기 재료 층의 조성 및 두께, 및 각각의 제2 자기 재료 층의 조성 및 두께는 다층 스택이 평면 내 자화를 제공하도록, 즉 기준 층(132)의 고정된 자화 방향에 수직인 자화를 제공하도록 선택될 수 있다. 제1 자기 보조 층(162)은 제1 자기 보조 층(162)에 대한 제1 평면 내 자화를 제공하기에 충분한 음의 K1 값을 갖는 음의 자기 이방성을 가질 수 있다.
하나의 실시예에서, 제1 자기 재료 층들은 코발트를 포함하고, 제2 자기 재료 층들은 철을 포함한다. 하나의 실시예에서, 제1 자기 재료 층들은 본질적으로 코발트로 이루어지고, 제2 자기 재료 층들은 본질적으로 철로 이루어진다. 각각의 제1 자기 재료 층의 두께는 0.3 nm 내지 1 nm의 범위일 수 있고, 각각의 제2 자기 재료 층의 두께는 0.3 nm 내지 1 nm의 범위일 수 있다. 제1 자기 보조 층(162) 내의 반복들의 총 개수(즉, 제1 자기 재료 층 및 제2 자기 재료 층의 쌍들의 총 개수)는 2 내지 20, 예컨대 4 내지 10의 범위일 수 있다. 하나의 실시예에서, 다층 스택은 제1 자기 재료 층 및 제2 자기 재료 층을 포함하는 단위 층 스택의 주기적인 반복을 포함한다.
반강자성 결합 스페이서 층(164)은 제1 자기 보조 층과 제2 자기 보조 층 사이에, 예컨대 제1 자기 보조 층(162) 상에 자유 층(136)과 제1 자기 보조 층(162) 사이에 위치된 제1 비자기 스페이서 층(150)의 반대편에 위치될 수 있다. 반강자성 결합 스페이서 층(164)은 제1 자기 보조 층(152)과 하나의 실시예에서 반강자성 결합 스페이서 층(164) 상에 위치된 제2 자기 보조 층(166) 사이의 루더만―키텔―가스야―요시다(Ruderman-Kittel-Kasuya-Yosida)(RKKY) 결합 상호작용을 유도하는 금속 재료를 포함한다. RKKY 결합 상호작용에서, 강자성 금속 층의 자화 방향을 정의하는 국소화된 내부 d-쉘 또는 f-쉘 전자 스핀은 개재된 비자기 재료 층 내의 전도 전자들을 통해 상호작용하여 다른 강자성 금속층에서 바람직한 자화 방향의 방향을 정의한다. 반강자성 결합 스페이서 층(164)의 두께는 제2 자기 보조 층(166)의 제2 평면 내 자화 방향이 제1 자기 보조 층(162)의 제1 평면 내 자화 방향에 역평행하도록 선택될 수 있다. 다시 말하면, 반강자성 결합 스페이서 층(164)은 제1 자기 보조 층(162)의 제1 자화 방향과 제2 자기 보조 층(166)의 제2 자화 방향 사이의 반강자성 결합을 제공하는 범위 내의 두께를 가질 수 있다. 하나의 실시예에서, 반강자성 결합 스페이서 층(164)은 루테늄을 포함하거나, 이로 본질적으로 이루어지고, 0.1 nm 내지 1.0 nm 범위 내의 두께를 갖는다.
제2 자기 보조 층(166)이 반강자성 결합 스페이서 층(164) 상에 제공될 수 있다. 제2 자기 보조 층(166)은 제1 자기 보조 층(162)의 재료와 동일하거나 상이할 수 있는, 제2 자기 이방성을 갖는 제2 자기 재료를 포함한다. 하나의 실시예에서, 제2 자기 보조 층(166)은 제2 자기 보조 층(166)에 대한 제2 평면 내 자화 방향을 제공하기에 충분한 음의 K1 값을 갖는 제2 음의 자기 이방성을 가질 수 있다. 평면 내 자화 방향은 기준 층(132)의 고정된 수직 자화 방향에 수직인 수평 평면 내에 위치하는 자화 방향이다.
하나의 실시예에서, 제2 자기 보조 층(166)의 자기 이방성의 방위각-종속적 성분은 실온에서의 열 에너지, 즉 kBT(kB는 볼츠만 상수이고 T는 297.15 켈빈임(즉 실온))에 비해 제로(0)일 수 있거나 또는 미미할 수 있다. 예를 들어, 기준 층(132)의 고정된 수직 자화에 평행한 수직축 주위의 단위 체적당 자기 이방성의 최대 변동은 실온에서의 열 에너지의 1/2배 미만일 수 있다. 그러한 경우들에, 제2 자기 보조 층(166)의 자화는 제2 자기 보조 층(166)을 통한 전류의 인가 시에 반강자성 결합 스페이서 층(164)과 제2 자기 보조 층(166) 사이의 계면에 평행한 수평 평면 내에서 자유롭게 세차운동한다. 하나의 실시예에서, 제2 자기 보조 층(166)의 자기 에너지는 수평 평면 내에서의 제2 자기 보조 층(166)의 자화의 회전 하에서 불변일 수 있다.
하나의 실시예에서, 제2 자기 보조 층(166)은 균질한 음의 자기 이방성 재료를 포함한다. 하나의 실시예에서, 제2 자기 보조 층(166)은 제1 자기 보조 층(162)에 대해 기술된 코발트-이리듐 합금 또는 코발트-철 합금을 포함하고/하거나, 이로 본질적으로 이루어진다. 코발트-이리듐 합금의 재료 조성은 음의 자기 이방성을 제공하도록 선택될 수 있다. 하나의 실시예에서, 코발트-이리듐 합금은 20% 내지 80% 범위의 원자 농도의 코발트 원자 및 잔부의 원자 농도의 이리듐 원자를 포함할 수 있다. 제2 자기 보조 층(166)의 두께는 1 nm 내지 10 nm, 예컨대 1.5 nm 내지 6 nm의 범위일 수 있지만, 더 작거나 더 큰 두께도 또한 채용될 수 있다.
다른 실시예에서, 제2 자기 보조 층(166)은 제1 자기 재료 층 및 제2 자기 재료 층의 다수의 반복들을 포함하는 다층 스택을 포함한다. 제1 자기 재료 층은 제1 자기 재료를 포함할 수 있고/있거나, 본질적으로 그것으로 이루어질 수 있다. 제2 자기 재료 층은 제2 자기 재료를 포함할 수 있고/있거나, 본질적으로 그것으로 이루어질 수 있다. 각각의 제1 자기 재료 층의 조성 및 두께, 및 각각의 제2 자기 재료 층의 조성 및 두께는 다층 스택이 평면 내 자화를 제공하도록, 즉 기준 층(132)의 고정된 자화 방향에 수직인 자화를 제공하도록 선택될 수 있다. 제2 자기 보조 층(166)은 제2 자기 보조 층(166)에 대한 제2 평면 내 자화를 제공하기에 충분한 음의 K1 값을 갖는 음의 자기 이방성을 가질 수 있다.
하나의 실시예에서, 제1 자기 재료 층들은 코발트를 포함하고, 제2 자기 재료 층들은 철을 포함한다. 하나의 실시예에서, 제1 자기 재료 층들은 본질적으로 코발트로 이루어지고, 제2 자기 재료 층들은 본질적으로 철로 이루어진다. 각각의 제1 자기 재료 층의 두께는 0.3 nm 내지 1 nm의 범위일 수 있고, 각각의 제2 자기 재료 층의 두께는 0.3 nm 내지 1 nm의 범위일 수 있다. 제2 자기 보조 층(166) 내의 반복들의 총 개수(즉, 제1 자기 재료 층 및 제2 자기 재료 층의 쌍들의 총 개수)는 2 내지 20, 예컨대 4 내지 10의 범위일 수 있다. 하나의 실시예에서, 다층 스택은 제1 자기 재료 층 및 제2 자기 재료 층을 포함하는 단위 층 스택의 주기적인 반복을 포함한다.
일반적으로, 제1 자기 보조 층(162) 및 제2 자기 보조 층(166) 각각은 균질한 음의 자기 이방성 재료, 및 제1 자기 재료 층 및 제2 자기 재료 층의 다수의 반복들을 포함하는 다층 스택으로부터 독립적으로 선택될 수 있다. 하나의 실시예에서, 제1 자기 보조 층(162) 및 제2 자기 보조 층(166) 각각은 코발트-이리듐 합금, 육방정계 결정 구조 및 낮은 철 함량을 갖는 코발트-철 합금, 또는 코발트 층 및 철 층의 단위 스택의 다수의 반복들을 포함하는 다층 스택으로부터 독립적으로 선택될 수 있다. 하나의 실시예에서, 제1 자기 보조 층(162) 및 제2 자기 보조 층(166) 중 적어도 하나는 단위 층 스택의 주기적인 반복을 포함하는 다층 스택을 포함하고, 단위 층 스택은 제1 자기 재료 층 및 제2 자기 재료를 포함한다.
하나의 실시예에서, 비자기 캡핑 층(170)은 제2 자기 보조 층(166) 위에 위치될 수 있다. 비자기 캡핑 층(170)은 W, Ti, Ta, WN, TiN, TaN, Ru, 및 Cu와 같은 비자기 전기 전도성 재료를 포함할 수 있다. 비자기 캡핑 층(170)의 두께는 1 nm 내지 20 nm의 범위일 수 있지만, 더 작거나 더 큰 두께도 또한 채용될 수 있다.
SAF 구조물(120)로부터 비자기 캡핑 층(170)으로의 재료 층들을 포함하는 층 스택은 상향 또는 하향으로, 즉 SAF 구조물(120)로부터 비자기 캡핑 층(170)을 향해 또는 비자기 캡핑 층(170)으로부터 SAF 구조물(120)를 향해 침착될 수 있다. 층 스택은 계속되는 층들의 스택으로서 형성될 수 있고, 후속적으로 각각의 MRAM 셀(180)에 대해 별개의 패턴화된 층 스택들로 패턴화될 수 있다.
MRAM 셀(180)은 비트 라인(90)(도 1에 도시됨)의 일부분에 전기적으로 접속되거나 또는 그 일부분을 포함하는 제1 단자(92) 및 워드 라인(30)(도 1에 도시됨)의 일부분에 전기적으로 접속되거나 또는 그 일부분을 포함하는 제2 단자(32)를 포함할 수 있다. 제1 및 제2 단자들의 위치는 제1 단자가 SAF 구조물(120)에 전기적으로 접속되고 제2 단자가 캡핑 층(170)에 전기적으로 접속되도록 스위칭될 수 있다.
선택적으로, 각각의 MRAM 셀(180)은 스티어링 디바이스로의 적합한 전압의 인가 시에 각자의 별개의 패턴화된 층 스택(120, 140, 150, 162, 164, 166, 170)을 활성화시키도록 구성된 액세스 트랜지스터 또는 다이오드와 같은 전용 스티어링 디바이스를 포함할 수 있다. 스티어링 디바이스는 패턴화된 층 스택과 각자의 MRAM 셀(180)의 각자의 워드 라인들(30) 또는 비트 라인들(90) 중 하나 사이에 전기적으로 접속될 수 있다.
하나의 실시예에서, 제1 단자(92)에 인가되는 전압의 극성은 자유 층(136) 내에 프로그래밍될 자화 상태의 극성에 따라 변경될 수 있다. 예를 들어, 제1 극성의 전압은 역평행 상태로부터 평행 상태로의 전이 동안 (제2 단자(32)에 대해) 제1 단자(92)에 인가될 수 있고, 제2 극성(제1 극성의 반대임)의 전압은 평행 상태로부터 역평행 상태로의 전이 동안 제1 단자(92)에 인가될 수 있다. 또한, 별개의 패턴화된 층 스택(120, 140, 150, 162, 164, 166, 170)을 활성화시키기 위한 회로부의 변형들이 또한 본 명세서에서 고려된다.
자유 층(136)의 자화 방향은 별개의 패턴화된 층 스택(120, 140, 150, 162, 164, 166, 170)을 통해 전류를 흐르게 함으로써, (즉, 상향으로부터 하향으로 또는 그 반대로) 플립될 수 있다. 자유 층(136)의 자화 방향은 프로그래밍 프로세스 동안 자화의 방향이 180도만큼 플립될 때까지 - 이 시점에서 전류의 흐름이 정지됨 - 수직 방향(즉, 전류의 흐름의 방향)을 중심으로 세차운동할 수 있다.
제1 자기 보조 층(162)의 제1 자화 방향 및 제2 자기 보조 층(166)의 제2 자화 방향은, 예를 들어, 프로그래밍 동안, 제1 자기 보조 층(162), 반강자성 결합 스페이서 층(164) 및 제2 자기 보조 층(166)을 통한 전류의 인가 시에, 그들 사이의 반강자성 정렬을 유지하면서 기준 층(132)의 고정된 수직 자화 방향에 평행한 수직축을 중심으로 자유롭게 세차운동한다. 기준 층(132)의 고정된 수직 자화 방향은 기준 층(132)을 통한 전류의 인가 시에 동일한 배향을 유지한다.
자기 메모리 디바이스의 동작 동안, 전류는 자기 터널 접합(140), 제1 비자기 스페이서 층(150), 제1 자기 보조 층(162), 반강자성 결합 스페이서 층(164), 및 제2 자기 보조 층(166)을 통해 흐를 수 있다.
하나의 실시예에서, 제1 자기 보조 층(162), 반강자성 결합 스페이서 층(164), 및 제2 자기 보조 층(166)은 평면 외로 전자 스핀을 기울이는 스핀 토크를 상쇄시키기 위해 평면 내에 더 많은 자유 층의 전자 스핀을 유지하는 것을 돕는다. 반강자성 결합으로 인해, 제1 자기 보조 층(162), 반강자성 결합 스페이서 층(164), 및 제2 자기 보조 층(166)의 조합을 포함하는 반강자성 결합 보조 막은 각각의 층 내의 단일 도메인들을 더 용이하게(favor) 하여 자유 층(136) 스위칭을 보조하는 프로세스 동안 더 일관된 자화를 유지하며, 이는 더 바람직하다. 이러한 실시예의 한 가지 추가적인 이점은 3층 보조 막 내의 자속 폐쇄가 자유 층(136) 상의 반강자성 결합 보조 막으로부터의 표유 자기장(stray field)을 최소화할 수 있다는 것인데, 이는 MRAM 셀(180)의 열 안정성 및 데이터 보유를 개선하는 것을 도울 것이다.
하나의 실시예에서, 제1 자기 보조 층(162), 반강자성 결합 스페이서 층(164), 제2 자기 보조 층(166)의 조합은 MRAM 셀(180)을 통한 전류의 흐름의 개시 시에, 기준 층(132)의 고정된 수직 자화 방향에 평행한 수직축을 중심으로 하는 자유 층(136)의 자화의 세차운동의 초기 단계 동안, 초기 비수직 토크를 자유 층(136)의 자화에 제공하도록 구성된다. MRAM 셀(180)은 기준 층(132)의 고정된 수직 자화 방향에 평행한 수직축을 중심으로 하는 자유 층(136)의 자화 방향의 세차운동 동안 자유 층(136)의 자화 방향과 제1 자기 보조 층(162)의 제1 자화 방향 사이의 자기 결합을 제공하고, 전류가 MRAM 셀(180)을 통해 흐르는 동안 제1 자기 보조 층(162)의 제1 자화 방향과 자유 층(136)의 자화 방향의 동기화된 세차운동을 제공하도록 구성된다.
도 8을 참조하면, 예시적인 스핀 전달 토크 MRAM 셀(180)의 제2 구성은, 제1 평면 내 자화를 갖는 제1 자기 보조 층(162)을 일축 자기 이방성을 갖지 않는 제1 강자성 재료를 포함하는 제1 자기 보조 층(263)으로 대체하고, 제2 평면 내 자화를 갖는 제2 자기 보조 층(166)을 일축 자기 이방성을 갖지 않는 제2 강자성 재료를 포함하는 제2 자기 보조 층(266)으로 대체함으로써, 도 7에 예시된 예시적인 스핀 전달 토크 자기 메모리 디바이스의 제1 구성으로부터 도출될 수 있다. 하나의 실시예에서, 제1 자기 보조 층 및 제2 자기 보조 층(263, 266)은 비일축 자기 이방성(non-uniaxial magnetic anisotropy)을 가질 수 있다. 본 명세서에 사용되는 바와 같이, "비일축 자기 이방성"은 체적당 자기 이방성 에너지의 최소값이 φ의 모든 값에 대해 θ = 0, θ = π, 또는 θ = π/2의 방향으로 일어나지 않는 자기 이방성을 지칭한다. 다시 말하면, 비일축 자기 이방성을 갖는 자기 막에서의 자화의 배향은 자기 막의 평면 또는 모든 평면 내 방향들의 세트에 수직인 수직 방향이 아니다.
반강자성 결합 스페이서 층(164)의 두께는 제1 자기 보조 층(263)의 제1 자화와 제2 자기 보조 층(266)과의 제2 자화 사이의 반강자성 결합을 제공하도록 선택된다. 따라서, 제1 자기 보조 층(263)의 제1 자화 및 제2 자기 보조 층(266)의 제2 자화는 반강자성적으로 결합될 수 있다. 또한, (서로 역평행하게 유지되는) 제1 자화 및 제2 자화의 공간적 배향들의 함수로서의 체적당 자기 이방성 에너지의 변동들은 실온에서의 열 에너지, 즉 kBT(T는 293.15 켈빈임)와 동등하거나 그 미만일 수 있다.
제1 자기 보조 층(263) 및 제2 자기 보조 층(266) 각각은 동일하거나 상이할 수 있는, 일축 자기 이방성을 갖지 않는 각자의 연자성 재료를 포함한다. 하나의 실시예에서, 제1 자기 보조 층(263) 및 제2 자기 보조 층(266) 각각은 40 원자% 초과의 철을 갖는 CoFe 합금, 예컨대 45 내지 70 원자%의 철 및 잔부의 코발트, 또는 NiFe 합금으로부터 선택되는 각자의 재료를 포함하고/하거나, 이로 본질적으로 이루어진다.
자유 층(136)의 자화 방향은 별개의 패턴화된 층 스택(120, 140, 150, 263, 164, 266, 170)을 통해 전류를 흐르게 함으로써, (즉, 상향으로부터 하향으로 또는 그 반대로) 플립될 수 있다. 자유 층(136)의 자화 방향은 프로그래밍 프로세스 동안 자화 방향의 방향이 180도만큼 플립될 때까지 - 이 시점에서 전류의 흐름이 정지됨 - 수직 방향(즉, 전류의 흐름의 방향)을 중심으로 세차운동할 수 있다.
자유 층(136)의 자화 방향은 별개의 패턴화된 층 스택(120, 140, 150, 263, 164, 266, 170)을 통해, 예를 들어 기준 층(132)의 고정된 수직 자화 방향에 평행한 평행 상태로부터 기준 층(132)의 고정된 자화 방향에 역평행한 역평행 상태로 또는 그 반대로 전류를 흐르게 함으로써 프로그래밍될 수 있다. 제1 자기 보조 층(263)의 제1 자화 방향 및 제2 자기 보조 층(266)의 제2 자화 방향은, 예를 들어, 프로그래밍 동안, 제1 자기 보조 층(263), 반강자성 결합 스페이서 층(164) 및 제2 자기 보조 층(266)을 통한 전류의 인가 시에, 그들 사이의 반강자성 정렬을 유지하면서 수직축에 대해 0도 내지 180도의 각도로 기준 층(132)의 고정된 수직 자화 방향에 평행한 수직축을 중심으로 자유롭게 세차운동한다. 프로그래밍 동안 제1 자기 보조 층(263)의 제1 자화 방향과 제2 자기 보조 층(266)의 제2 자화 방향의 경사각들은, MRAM 셀(180)의 프로그래밍 동안, 경사각이 수직축에 대해 0도에서 180도로, 또는 180도에서 0도로 변함에 따라 자유 층(136)의 자화 방향의 경사각과 동기화된다. 기준 층(132)의 고정된 수직 자화 방향은 기준 층(132)을 통한 전류의 인가 시에 동일한 배향을 유지한다.
자기 메모리 디바이스의 동작 동안, 전류는 자기 터널 접합(140), 제1 비자기 스페이서 층(150), 제1 자기 보조 층(263), 반강자성 결합 스페이서 층(164), 및 제2 자기 보조 층(266)을 통해 흐를 수 있다. 제1 자기 보조 층(263), 반강자성 결합 스페이서 층(164), 제2 자기 보조 층(266)의 조합은 MRAM 셀(180)을 통한 전류의 흐름의 개시 시에, 기준 층(132)의 고정된 수직 자화 방향에 평행한 수직축을 중심으로 하는 자유 층(136)의 자화 방향의 세차운동의 초기 단계 동안, 초기 비수직 토크를 자유 층(136)의 자화 방향에 제공하도록 구성된다. MRAM 셀(180)은 기준 층(132)의 고정된 수직 자화 방향에 평행한 수직축을 중심으로 하는 자유 층(136)의 자화 방향의 세차운동 동안 자유 층(136)의 자화 방향과 제1 자기 보조 층(263)의 제1 자화 방향 사이의 자기 결합을 제공하고, 전류가 MRAM 셀(180)을 통해 흐르는 동안 제1 자기 보조 층(263)의 제1 자화 방향과 자유 층(136)의 자화 방향의 동기화된 세차운동을 제공하도록 구성된다.
도 9를 참조하면, 예시적인 스핀 전달 토크 MRAM 셀(180)의 제3 구성은 제2 자기 보조 층(166)과 비자기 캡핑 층(170) 사이에 제2 비자기 스페이서 층(190) 및 피닝된 자화 층(192)을 삽입함으로써 도 7의 예시적인 스핀 전달 토크 MRAM 셀(180)의 제1 구성으로부터 도출될 수 있다.
제2 비자기 스페이서 층(190)은 반강자성 결합 스페이서 층(164)의 반대편의 제2 자기 보조 층(166) 상에 위치될 수 있다. 제2 비자기 스페이서 층(190)은 탄탈륨, 루테늄, 질화탄탈륨, 구리, 질화구리, 또는 산화마그네슘과 같은 비자기 재료를 포함한다. 하나의 실시예에서, 제2 비자기 스페이서 층(190)은 전기 전도성 재료를 포함할 수 있다. 대안적으로, 제2 비자기 스페이서 층(190)은 산화마그네슘과 같은 터널링 유전체 재료를 포함할 수 있다. 제2 비자기 스페이서 층(190)의 두께는 0.2 nm 내지 2 nm의 범위일 수 있지만, 더 작거나 더 큰 두께도 또한 채용될 수 있다. 제2 비자기 스페이서 층(190)은 제1 비자기 스페이서 층(150)의 재료와 동일한 재료를 포함할 수 있거나, 그와 상이한 재료를 포함할 수 있다.
피닝된 자화 층(192)은 양의 일축 자기 이방성을 갖는 자기 층이다. 다시 말해, K1의 값은 양수이고, 항 K1sin2θ는 피닝된 자화 층(192)의 재료에 대한 체적당 자기 이방성 에너지에서 다른 모든 고차항들 및 sin(nφ) (또는 cos(nφ))에 의존하는 항들을 지배한다. 피닝된 자화 층(192)의 양의 일축 자기 이방성은 기준 층(132)의 고정된 수직 자화에 평행하거나 역평행한 자화를 제공한다. 하나의 실시예에서, 피닝된 자화 층(192)에 대한 K1의 값은, MRAM 셀(180)의 프로그래밍 동안, 피닝된 자화 층(192)의 자화가 수직 방향, 즉, 별개의 패턴화된 층 스택(120, 140, 150, 162, 164, 166, 190, 192, 170)의 다양한 층들 사이의 계면들에 수직인 방향을 따라 피닝된 상태로 유지되도록, 자유 층(136)에 대한 K1의 값보다 클 수 있다. 피닝된 자화 층(192)의 자화는 기준 층(132)의 자화에 평행하게, 또는 그에 역평행하게 유지될 수 있다.
하나의 실시예에서, 피닝된 자화 층(192)은 Co/Ni 또는 Co/Pt 다층 구조물을 포함할 수 있다. 피닝된 자화 층(192)은 0.2 nm 내지 0.5 nm의 두께를 갖는 탄탈륨으로 구성된 얇은 비자기 층 및 얇은 CoFeB 층(0.5 nm 내지 3 nm의 범위의 두께를 가짐)을 더 포함할 수 있다. 피닝된 자화 층(192)은 제2 자기 보조 층(166)의 평면 내 자화가 진동하게 할 수 있다. 제2 자기 보조 층(166)의 자화의 평면 외 진동은 프로그래밍 동안 자유 층(136)의 자화에 대해 회전 스핀 토크를 생성할 수 있고, 따라서, 별개의 패턴화된 층 스택(120, 140, 150, 162, 164, 166, 190, 192, 170)을 통하는 더 적은 전류로 자유 층(136)의 자화의 스위칭을 도울 수 있다. 하나의 실시예에서, 피닝된 자화 층(192), 제1 자기 보조 층(162), 및 제2 자기 보조 층(166)의 자화의 조합은 비수평 비수직 자기장(즉, 기준 층(132)의 고정된 자화 방향에 평행하지도 않고 수직하지도 않는 자기장)을 자유 층(136)의 자화에 대해 인가하여 자유 층(136)의 자화의 스위칭 동안 별개의 패턴화된 층 스택(120, 140, 150, 162, 164, 166, 190, 192, 170)을 통하는 요구되는 전류의 크기를 감소시킨다.
도 10을 참조하면, 예시적인 스핀 전달 토크 MRAM 셀(180)의 제4 구성은, 제1 평면 내 자화를 갖는 제1 자기 보조 층(162)을 일축 자기 이방성을 갖지 않는 제1 강자성 재료를 포함하는 제1 자기 보조 층(263)으로 대체하고, 제2 평면 내 자화를 갖는 제2 자기 보조 층(166)을 일축 자기 이방성을 갖지 않는 제2 강자성 재료를 포함하는 제2 자기 보조 층(266)으로 대체함으로써, 도 9에 예시된 예시적인 스핀 전달 토크 자기 메모리 디바이스의 제3 구성으로부터 도출될 수 있다.
반강자성 결합 스페이서 층(164)의 두께는 제1 자기 보조 층(263)의 제1 자화와 제2 자기 보조 층(266)과의 제2 자화 사이의 반강자성 결합을 제공하도록 선택된다. 따라서, 제1 자기 보조 층(263)의 제1 자화 및 제2 자기 보조 층(266)의 제2 자화는 반강자성적으로 결합될 수 있다. 또한, (서로 역평행하게 유지되는) 제1 자화 및 제2 자화의 공간적 배향들의 함수로서의 체적당 자기 이방성 에너지의 변동들은 실온에서의 열 에너지, 즉 kBT(T는 293.15 켈빈임)와 동등하거나 그 미만일 수 있다.
도 1 및 도 7 내지 도 10에 예시된 예시적인 스핀 전달 토크 MRAM 셀(180)의 모든 구성들을 참조하면, 예시적인 스핀 전달 토크 MRAM 셀(180)은 개별적으로 프로그래밍되고 판독될 수 있다. 자유 층(136)의 자화 상태를 판독, 즉 감지하는 것은 선택된 별개의 패턴화된 층 스택 {120, 140, 150, (162 또는 263), 164, (166 또는 266), 170} 또는 {120, 140, 150, (162 또는 263), 164, (166 또는 266), (190, 192), 170}의 제1 단자(92) 및 제2 단자(32)를 가로질러 판독 바이어스 전압을 인가함으로써 수행될 수 있다. 자유 층(136)과 기준 층(132)의 자화 사이의 평행 또는 역평행 정렬은 각각의 MRAM 셀(180) 내의 선택된 별개의 패턴화된 층 스택의 전기 저항을 결정하고, 따라서, 제1 단자(92)와 제2 단자(32) 사이에서 흐르는 전류의 크기를 결정한다. 전류의 크기는 자유 층(136)의 자화 상태 및 검출된 자화 상태에 의해 인코딩된 데이터를 결정하기 위해 감지될 수 있다.
도 11은 모든 자기 보조 층(162, 166, 263, 266), 반강자성 결합 스페이서 층(164), 제2 비자기 스페이서 층(190), 및 피닝된 자화 층(192)을 생략함으로써 예시적인 스핀 전달 토크 MRAM 셀 (180)로부터 도출될 수 있는 비교예의 스핀 전달 토크 MRAM 셀(280)을 예시한다. 따라서, 자유 층(136)의 자화의 세차운동 동안의 보조 특징부들은 비교예의 스핀 전달 토크 MRAM 셀(280)에 없다. 예시적인 스핀 전달 토크 MRAM 셀(180)의 제1 구성에서의 제1 및 제2 자기 보조 층(162, 166) 및 반강자성 결합 스페이서 층(164)의 효과들이 도 12 및 도 13에 예시되어 있다.
도 12는 도 11의 비교예의 스핀 전달 토크 자기 메모리 디바이스를 통한 전류 밀도의 함수로서의 전이 확률을 예시하는 그래프이다. 도 13은 도 7에 예시된 예시적인 스핀 전달 토크 자기 메모리 디바이스의 제1 구성을 통한 전류 밀도의 함수로서의 전이 확률을 예시하는 그래프이다. 도 12 및 도 13의 디바이스들의 영역들은 실질적으로 동일하다.
도 12는, 도 11의 비교예의 스핀 전달 토크 MRAM 셀(280)에 대해, 자유 층(136)의 자화에 대한 평행 상태로부터 역평행 상태로 5 나노초 내에 전이를 유도하기 위해 약 3.9 × 1010 A/m2의 전류 밀도가 필요하고, 자유 층(136)의 자화에 대한 역평행 상태로부터 평행 상태로 5 나노초 내의 전이를 유도하기 위해 약 -2.1 × 1010 A/m2의 전류 밀도가 필요함을 도시한다. 도 13은, 도 7의 예시적인 스핀 전달 토크 MRAM 셀(180)에 대해, 자유 층(136)의 자화에 대한 평행 상태로부터 역평행 상태로 5 나노초 내에 전이를 유도하기 위해 약 2.5 × 1010 A/m2의 전류 밀도가 필요하고, 자유 층(136)의 자화에 대한 역평행 상태로부터 평행 상태로 5 나노초 내의 전이를 유도하기 위해 약 -1.68 × 1010 A/m2의 전류 밀도가 필요하다는 것을 도시한다. 따라서, 도 12 및 도 13은, 예시적인 스핀 전달 토크 MRAM 셀(180)의 제1 구성에서의 제1 및 제2 자기 보조 층(162, 166) 및 반강자성 결합 스페이서 층(164)의 존재가, 예시적인 스핀 전달 토크 MRAM 셀(180)의 제1 구성에 대해, 평행으로부터 역평행으로의 전이를 위해 요구되는 전류 밀도(즉, 스위칭 전류의 크기) 및 역평행으로부터 평행으로의 전이를 위한 전류 밀도를 20 내지 30% 만큼 감소시키는 것을 예시한다. 따라서, 실시예의 MRAM 셀(180)의 스위칭 전류의 크기는 제1 자기 보조 층, 반강자성 결합 스페이서 층, 및 제2 자기 보조 층이 없는 동일한 MRAM 셀(280)에 비해 적어도 20% 만큼 감소된다.
도 14는 제3 실시예에 따른 STT MRAM 셀(180)을 예시한다. 제2 실시예의 STT MRAM 셀(180)의 층들(112, 114, 132, 134, 136)은 도 2에 예시된 제1 실시예의 STT MRAM 셀(180)의 각자의 층들(112, 114, 132, 134, 136)과 동일할 수 있고, 따라서 제1 실시예에 관하여 위에서 기술된다. 제1 비자기 스페이서 층(150)은 비자기 터널 장벽 층(134)을 향하는 자유 층(136)의 제1 측면의 반대편인 자유 층(136)의 제2 측면 위에 제공된다. 제1 비자기 스페이서 층(150)은 비자기 재료를 포함한다. 제1 비자기 스페이서 층(150)은 산화마그네슘과 같은 전기 절연(즉, 유전체 재료)을 포함할 수 있다. 대안적으로, 제1 비자기 스페이서 층(150)은 탄탈륨, 루테늄, 질화탄탈륨, 구리, 또는 질화구리와 같은 전기 전도성 금속 재료를 포함할 수 있다. 제1 비자기 스페이서 층(150)의 두께는 0.2 nm 내지 2 nm의 범위일 수 있지만, 더 작거나 더 큰 두께도 또한 채용될 수 있다.
스핀 토크 층(362)이 제1 비자기 스페이서 층(150) 상에 제공될 수 있다. 도 14에 도시된 제1 실시예에서, 스핀 토크 층(362)은 기준 층(132)의 고정된 수직 자화(예를 들어, 자화 방향)에 평행한 수직 방향에 대한 제1 원추형 자화(예를 들어, 자화 방향)를 갖는 제1 자기 재료를 포함한다. 본 명세서에 사용되는 바와 같이, "원추형 자화"는 기준 층(132)의 고정된 수직 자화(예를 들어, 자화 방향)에 평행한 축에 대해 0 초과 90도 미만, 예컨대, 10 내지 80도, 예를 들어, 30 내지 60도의 각도를 갖는 회전 자화(예를 들어, 자화 방향)를 지칭한다.
체적당 자기 이방성 에너지에 대한 다양한 대칭 유형들에 대해 원추형 자화가 제공될 수 있다. 예를 들어, 강자성 막의 평면에 수직인 수직축을 중심으로 6회 회전 대칭(sixfold rotational symmetry)의 축을 갖는 체적당 자기 이방성 에너지를 갖는 강자성 막은 수직축으로부터의 경사각(θ) 및 방위각(φ)에 대해 다음의 형태의 함수 종속성을 가질 수 있다: E/V = K1sin2θ + K2sin4θ+K3sin6θcos(6φ). K1이 음수이고 K2가 K1/2보다 큰 경우, 강자성 막은 2개의 q 값에서 자화 용이 방향의 양방향 원추를 갖는다. 자화 용이 방향의 양방향 원추에 대한 원추각들(θc1 및 θc2)은 θc2 = π ― θc1에 의해 관련된다.
상이한 자기 이방성 대칭을 갖는 강자성 막들은 유사한 방식으로 원추형 자화를 제공할 수 있다. 예를 들어, 사면체 대칭을 갖는 체적당 자기 이방성 에너지를 갖는 강자성 막은 수직축으로부터의 경사각(θ) 및 방위각(φ)에 대해 다음의 형태의 함수 종속성을 가질 수 있다: E/V = K1sin2θ + K2sin4θ+K3sin4θsin(2φ). 사방면체 대칭을 갖는 체적당 자기 이방성 에너지를 갖는 강자성 막은 수직축으로부터의 경사각(θ) 및 방위각(φ)에 대해 다음의 형태의 함수 종속성을 가질 수 있다: E/V = K1sin2θ + K2sin4θ+K3cosθsin3θcos(3φ). 체적당 자기 이방성 에너지에서 1/2 kBT(kB는 볼츠만 상수이고 T는 실온의 켈빈, 즉 293.15임)에 비해 K3의 값이 제로(0) 또는 미미한 경우, 원추형 자화는 수직축을 중심으로 자유롭게 회전한다(예를 들어, 고주파로 진동함).
하나의 실시예에서, 스핀 토크 층(362)의 자기 이방성의 방위각-종속적 성분은 실온에서의 열 에너지, 즉 kBT(kB는 볼츠만 상수이고 T는 297.15 켈빈임(즉 실온))에 비해 제로(0)일 수 있거나 또는 미미할 수 있다. 예를 들어, 기준 층(132)의 고정된 수직 자화에 평행한 수직축 주위의 단위 체적당 자기 이방성 에너지의 최대 변동은 실온에서의 열 에너지의 1/2배 미만일 수 있다. 그러한 경우들에서, 스핀 토크 층(362)의 원추형 자화는 스핀 토크 층(362)을 통한 전류의 인가 시에 제1 비자기 스페이서 층(150)과 스핀 토크 층(362) 사이의 계면에 평행한 수평 평면 내에서 자유롭게 세차운동한다. 하나의 실시예에서, 스핀 토크 층(362)의 자기 에너지는 수평 평면 내에서의 스핀 토크 층(362)의 자화의 회전 하에서 불변일 수 있다.
스핀 토크 층(362)은 원추형 자화를 제공하는 임의의 강자성 막을 포함할 수 있다. 예를 들어, 스핀 토크 층 (362)은 네오디뮴, 에르븀과 같은 희토류 원소들, 또는 적어도 하나의 희토류 자기 원소와 철, 붕소, 코발트, 구리 및/또는 지르코늄과 같은 비희토류 원소의 합금들과 같은 원추형 자화 재료를 포함할 수 있다. 하나의 실시예에서, 스핀 토크 층(362)은 균질한 원추형 자화 재료, 즉 원추형 자화를 제공하는 균질한 재료를 포함할 수 있다. 본 명세서에 사용되는 바와 같이, "균질한" 재료는 전체에 걸쳐 균일한 재료 조성을 갖는 재료를 지칭한다. 스핀 토크 층(362)의 두께는 0.6 nm 내지 10 nm, 예컨대 1.2 nm 내지 5 nm의 범위일 수 있지만, 더 작거나 더 큰 두께도 또한 채용될 수 있다.
제2 비자기 스페이서 층(364)은 제1 비자기 스페이서 층(150)의 반대편의 스핀 토크 층(362) 상에 위치될 수 있다. 하나의 실시예에서, 제2 비자기 스페이서 층(364)은 0.2 nm 내지 2 nm의 두께를 갖는, 산화마그네슘과 같은 전기 절연 층을 포함한다.
스핀 편광 층(366)이 제2 비자기 스페이서 층(364) 상에 제공될 수 있다. 다른 실시예에서, 스핀 토크 층(362)과 스핀 편광 층(366)의 형성 순서는 스핀 편광 층(366)이 스핀 토크 층(362)보다 자유 층(136)에 더 가깝게 위치되도록 역전될 수 있다. 일반적으로, 스핀 토크 오실레이터 스택(예를 들어, 보조 층 스택)(370)은 스핀 토크 층(362)과 스핀 편광 층(366) 사이에 위치된 제2 비자기 스페이서 층(364)을 포함한다.
스핀 편광 층(366)은 본 명세서에서 제2 원추형 자화로 지칭되는 원추형 자화를 갖는다. 스핀 편광 층(366)은 단일 자기 재료 층 또는 복수의 자기 재료 층들을 포함할 수 있다. 스핀 편광 층(366)의 제2 원추형 자화는 제2 원추형 자화를 갖는 단일 자기 재료 층에 의해 제공될 수 있거나, 또는 평면 내 자화 및 수직(즉, 수직 또는 축방향) 자화를 갖는 강자성 재료 층들의 세트에 의해 제공될 수 있다. 제2 자기 재료는 기준 층(132)의 고정된 수직 자화(예를 들어, 자화 방향)에 수직인 평면 내 자화 성분을 갖는다. 제2 자기 재료의 평면 내 자화 성분은 제1 원추형 자화의 평면 내 성분에 반강자성적으로 결합된다.
도 14는 스핀 편광 층(366)이 기준 층(132)의 고정된 수직 자화에 평행한 수직 방향에 대해 제2 원추형 자화를 갖는 단일 강자성 재료 층으로 이루어지는 실시예를 예시한다. 하나의 실시예에서, 스핀 편광 층(366)의 자기 이방성의 방위각-종속적 성분은 실온에서의 열 에너지, 즉 kBT(kB는 볼츠만 상수이고 T는 297.15 켈빈임(즉 실온))에 비해 제로(0)일 수 있거나 또는 미미할 수 있다. 예를 들어, 기준 층(132)의 고정된 수직 자화에 평행한 수직축 주위의 단위 체적당 자기 이방성 에너지의 최대 변동은 실온에서의 열 에너지의 1/2배 미만일 수 있다. 그러한 경우들에서, 스핀 편광 층(366)의 원추형 자화는 스핀 편광 층(366)을 통한 전류의 인가 시에 제1 비자기 스페이서 층(150)과 스핀 토크 층(362) 사이의 계면에 평행한 수평 평면 내에서 자유롭게 세차운동한다. 하나의 실시예에서, 스핀 편광 층(366)의 자기 에너지는 수평 평면 내에서의 스핀 편광 층(366)의 자화의 회전 하에서 불변일 수 있다.
하나의 실시예에서, 스핀 편광 층(366)은 원추형 자화를 제공하는 임의의 강자성 막을 포함할 수 있다. 예를 들어, 스핀 편광 층 (366)은 네오디뮴, 에르븀과 같은 희토류 원소들, 또는 적어도 하나의 희토류 자기 원소와 철, 붕소, 코발트, 구리 및/또는 지르코늄과 같은 비희토류 원소의 합금들과 같은 원추형 자화 재료를 포함할 수 있다. 하나의 실시예에서, 스핀 편광 층(366)은 균질한 원추형 자화 재료, 즉 원추형 자화를 제공하는 균질한 재료를 포함할 수 있다. 스핀 토크 층(362) 및 스핀 편광 층(366)의 강자성 재료들은 동일하거나 상이할 수 있다. 스핀 편광 층(366)의 두께는 0.6 nm 내지 10 nm, 예컨대 1.2 nm 내지 5 nm의 범위일 수 있지만, 더 작거나 더 큰 두께도 또한 채용될 수 있다.
스핀 편광 층(366)의 자화가 원추형 자화, 즉 제2 원추형 자화인 경우에, 스핀 편광 층(366)의 제2 원추형 자화는 다양한 모드들에서 스핀 토크 층(362)의 제1 원추형 자화와 결합될 수 있다.
도 15는 예시적인 스핀 전달 토크 MRAM 셀(180) 내에서 스핀 토크 층(362)의 제1 원추형 자화(MT)와 스핀 편광 층(366)의 제2 원추형 자화(MP) 사이의 반강자성 결합의 제1 모드를 예시한다. 도 15는 세차운동 동안 일정 순간에서의 스핀 토크 층(362)의 제1 원추형 자화(MT)와 스핀 편광 층(366)의 제2 원추형 자화(MP) 사이의 상대적 정렬을 예시한다. 제1 모드에서, 스핀 토크 층(362)의 제1 원추형 자화(MT)의 수직 성분과 스핀 편광 층(366)의 제2 원추형 자화(MP)의 수직 성분은 서로에 대해 역평행할 수 있다.
이러한 모드에서, 스핀 토크 층(362)의 제1 원추형 자화의 평면 내 성분과 스핀 편광 층(366)의 자화(제2 원추형 자화일 수 있음)의 평면 내 자화 성분은 반강자성적으로 정렬될 수 있다. 이러한 모드에서, 스핀 토크 층(362)의 제1 원추형 자화의 평면 내 성분 및 스핀 편광 층(366)의 자화의 평면 내 자화 성분은, 스핀 토크 층(362), 제2 비자기 스페이서 층(364), 및 스핀 편광 층(366)을 통한 전류의 인가 시에 반강자성 정렬을 유지하면서, 수직 방향(즉, 기준 층(132)의 고정된 수직 자화(예를 들어, 자화 방향)에 평행하고, 층 스택(120, 140, 150, 370, 170)의 다양한 계면들에 수직인 방향)에 평행한 수직축을 중심으로 자유롭게 세차운동한다. 기준 층(132)의 고정된 수직 자화는 기준 층(132)을 통한 전류의 인가 시에 동일한 배향을 유지한다.
도 15에서, 스핀 토크 층(362)의 자화(MT)는 (도 21에 예시된 아래의 제4 실시예에 관하여 더욱 상세히 기술되는 바와 같이) 수평 평면 내에 있을 수 있거나, 스핀 토크 층(362)의 자화(MT)는 원추형일 수 있고, 그의 원추각(즉, 다양한 재료 층들 사이의 계면들에 수직인 수직 방향과 제1 원추형 자화(MT)의 방향을 나타내는 벡터 사이의 각도)과 스핀 편광 층(366)의 제2 원추형 자화(MP)의 원추각은, 자유 층(136)의 자화의 프로그래밍 동안(즉, 자유 층(136)의 수직 자화의 평행 상태로부터 역평행 상태로의 플립 또는 그 반대의 플립 동안) 발생하는 스핀 토크 층(362)의 제1 원추형 자화(MT) 및 스핀 편광 층(366)의 제2 원추형 자화(MP)의 세차운동 시에 동일하게 유지될 수 있다. 하나의 실시예에서, 스핀 편광 층(366)의 총 자화(즉, 제2 원추형 자화)와 스핀 토크 층(362)의 제1 원추형 자화 사이의 상대 각도는, 스핀 토크 층(362), 제2 비자기 스페이서 층(364), 및 스핀 편광 층(366)을 통한 전류의 인가 시에 90도 초과 내지 180도 이하의 범위 내에서 선택된 값으로 고정된 상태로 유지된다.
도 16은 예시적인 스핀 전달 토크 MRAM 셀(180) 내에서 스핀 토크 층(362)의 제1 원추형 자화(MT)와 스핀 편광 층(366)의 제2 원추형 자화(MP) 사이의 반강자성 결합의 제2 모드를 예시한다. 도 16은 세차운동 동안 일정 순간에서의 스핀 토크 층(362)의 제1 원추형 자화(MT)와 스핀 편광 층(366)의 제2 원추형 자화(MP) 사이의 상대적 정렬을 예시한다. 제2 모드에서, 스핀 토크 층(362)의 제1 원추형 자화(MT)의 수직 성분과 스핀 편광 층(366)의 제2 원추형 자화(MP)의 수직 성분은 서로 평행할 수 있는데, 즉 둘 모두가 상향으로 지향될 수 있거나 둘 모두가 하향으로 지향될 수 있다.
스핀 토크 층(362)의 제1 원추형 자화(MT)의 원추각(즉, 다양한 재료 층들 사이의 계면들에 수직인 수직 방향과 제1 원추형 자화(MT)의 방향을 나타내는 벡터 사이의 각도) 및 스핀 편광 층(366)의 제2의 원추형 자화(MP)의 원추각은 스핀 토크 층(362)의 제1 원추형 자화(MT) 및 스핀 편광 층(366)의 제2 원추형 자화(MP)의 세차운동 동안 변할 수 있다. 하나의 실시예에서, 스핀 편광 층(366)의 총 자화(예를 들어, 제2 원추형 자화)와 스핀 토크 층(362)의 제1 원추형 자화 사이의 상대 각도는, 스핀 토크 층(362), 제2 비자기 스페이서 층(364), 및 스핀 편광 층(366)을 통한 전류의 인가 시에 90도 초과 내지 180도 이하의 범위 내에서 변한다.
도 17은 예시적인 스핀 전달 토크 MRAM 셀(180) 내에서 스핀 토크 층(362)의 제1 원추형 자화(MT)와 스핀 편광 층(366)의 제2 원추형 자화(MP) 사이의 반강자성 결합의 제3 모드를 예시한다. 도 17은 세차운동 동안 일정 순간에서의 스핀 토크 층(362)의 제1 원추형 자화(MT)와 스핀 편광 층(366)의 제2 원추형 자화(MP) 사이의 상대적 정렬을 예시한다. 제3 모드에서, 스핀 토크 층(362)의 제1 원추형 자화(MT)의 수직 성분과 스핀 편광 층(366)의 제2 원추형 자화(MP)의 수직 성분은 서로에 대해 역평행할 수 있는데, 즉 하나가 상향으로 지향되고, 다른 하나가 하향으로 지향한다.
스핀 토크 층(362)의 제1 원추형 자화(MT)의 원추각(즉, 다양한 재료 층들 사이의 계면들에 수직인 수직 방향과 제1 원추형 자화(MT)의 방향을 나타내는 벡터 사이의 각도) 및 스핀 편광 층(366)의 제2의 원추형 자화(MP)의 원추각은 스핀 토크 층(362)의 제1 원추형 자화(MT) 및 스핀 편광 층(366)의 제2 원추형 자화(MP)의 세차운동 동안 변할 수 있다. 하나의 실시예에서, 스핀 편광 층(366)의 총 자화(예를 들어, 제2 원추형 자화)와 스핀 토크 층(362)의 제1 원추형 자화 사이의 상대 각도는, 스핀 토크 층(362), 제2 비자기 스페이서 층(364), 및 스핀 편광 층(366)을 통한 전류의 인가 시에 90도 초과 내지 180도 이하의 범위 내에서 변한다.
도 18은 예시적인 스핀 전달 토크 MRAM 셀(180) 내에서 스핀 토크 층(362)의 제1 원추형 자화(MT)와 스핀 편광 층(366)의 제2 원추형 자화(MP) 사이의 반강자성 결합의 제4 모드를 예시한다. 도 18은 세차운동 동안 일정 순간에서의 스핀 토크 층(362)의 제1 원추형 자화(MT)와 스핀 편광 층(366)의 제2 원추형 자화(MP) 사이의 상대적 정렬을 예시한다. 제4 모드에서, 스핀 토크 층(362)의 제1 원추형 자화(MT)의 수직 성분과 스핀 편광 층(366)의 제2 원추형 자화(MP)의 수직 성분은 서로 역평행할 수 있고, 제1 및 제2 자화의 주파수는 제1 및 제2 자화 방향 벡터들이 반대 방향들로 지향하도록(예를 들어, 하나가 좌측을 지향하면, 다른 하나는 우측을 지향하고, 그 반대도 마찬가지임) 동일하다. 따라서, 제1 및 제2 자화 방향들은 제4 모드에서 수직 및 수평 방향들 둘 모두에서 역평행이다(예를 들어, 제1 및 제2 원추형 자화 방향들의 수직 및 수평 성분들 둘 모두는 역평행임).
이러한 제4 모드는 많은 양의 잡음을 야기하고, 제1 모드, 제2 모드 및 제3 모드에 비해 바람직하지 않다. 따라서, 제1 및 제2 자화 방향들은 바람직하게는 수직 방향 및 수평 방향 둘 모두에서 역평행한 것은 아니다.
다시 도 14를 참조하면, 스핀 편광 층(366)은 균질한 조성을 갖는 단일 스핀 편광 층으로서 제공될 수 있고, 수직 방향에 대해 제2 원추형 자화를 가질 수 있다. 일반적으로, 단일 스핀 편광 층은 스핀 토크 층(362)의 제1 원추형 자화의 축방향 자화 성분에 평행하거나 역평행한 축방향 자화 성분을 가질 수 있다. 일부 실시예들에서, 스핀 편광 층(366)은 스핀 토크 층(362)의 원추형 자화의 축방향 성분에 역평행한 축방향 자화 성분(즉, 수직 자화 성분)을 가질 수 있다. 일부 실시예들에서, 스핀 편광 층(366)은 스핀 토크 층(362)의 원추형 자화의 축방향 성분에 평행한 축방향 자화 성분(즉, 수직 자화 성분)을 가질 수 있다.
하나의 실시예에서, 비자기 캡핑 층(170)은 스핀 편광 층(366) 위에 위치될 수 있다. 비자기 캡핑 층(170)은 W, Ti, Ta, WN, TiN, TaN, Ru, 및 Cu와 같은 비자기 전기 전도성 재료를 포함할 수 있다. 비자기 캡핑 층(170)의 두께는 1 nm 내지 20 nm의 범위일 수 있지만, 더 작거나 더 큰 두께도 또한 채용될 수 있다.
SAF 구조물(120)로부터 비자기 캡핑 층(170)으로의 재료 층들을 포함하는 층 스택은 상향 또는 하향으로, 즉 SAF 구조물(120)로부터 비자기 캡핑 층(170)을 향해 또는 비자기 캡핑 층(170)으로부터 SAF 구조물(120)를 향해 침착될 수 있다. 층 스택은 계속되는 층들의 스택으로서 형성될 수 있고, 후속적으로 각각의 MRAM 셀(180)에 대해 별개의 패턴화된 층 스택들로 패턴화될 수 있다.
MRAM 셀(180)은 비트 라인(90)(도 1에 도시됨)의 일부분에 전기적으로 접속되거나 또는 그 일부분을 포함하는 제1 단자(92) 및 워드 라인(30)(도 1에 도시됨)의 일부분에 전기적으로 접속되거나 또는 그 일부분을 포함하는 제2 단자(32)를 포함할 수 있다. 제1 및 제2 단자들의 위치는 제1 단자가 SAF 구조물(120)에 전기적으로 접속되고 제2 단자가 캡핑 층(170)에 전기적으로 접속되도록 스위칭될 수 있다.
선택적으로, 각각의 MRAM 셀(180)은 스티어링 디바이스로의 적합한 전압의 인가 시에 각자의 별개의 패턴화된 층 스택(120, 140, 150, 162, 164, 166, 170)을 활성화시키도록 구성된 액세스 트랜지스터 또는 다이오드와 같은 전용 스티어링 디바이스를 포함할 수 있다. 스티어링 디바이스는 패턴화된 층 스택과 각자의 MRAM 셀(180)의 각자의 워드 라인들(30) 또는 비트 라인들(90) 중 하나 사이에 전기적으로 접속될 수 있다.
하나의 실시예에서, 제1 단자(92)에 인가되는 전압의 극성은 자유 층(136) 내에 프로그래밍될 자화 상태의 극성에 따라 변경될 수 있다. 예를 들어, 제1 극성의 전압은 역평행 상태로부터 평행 상태로의 전이 동안 (제2 단자(32)에 대해) 제1 단자(92)에 인가될 수 있고, 제2 극성(제1 극성의 반대임)의 전압은 평행 상태로부터 역평행 상태로의 전이 동안 제1 단자(92)에 인가될 수 있다. 또한, 별개의 패턴화된 층 스택(120, 140, 150, 162, 164, 166, 170)을 활성화시키기 위한 회로부의 변형들이 또한 본 명세서에서 고려된다.
자유 층(136)의 자화 방향은 별개의 패턴화된 층 스택(120, 140, 150, 362, 364, 366, 170)을 통해 전류를 흐르게 함으로써, (즉, 상향으로부터 하향으로 또는 그 반대로) 플립될 수 있다. 자유 층(136)의 자화 방향은 프로그래밍 프로세스 동안 자화의 방향이 180도만큼 플립될 때까지 - 이 시점에서 전류의 흐름이 정지됨 - 수직 방향(즉, 전류의 흐름의 방향)을 중심으로 세차운동할 수 있다.
스핀 토크 층(362)의 제1 원추형 자화 및 스핀 편광 층(366)의 제2 원추형 자화는, 예를 들어, 프로그래밍 동안, 스핀 토크 층(362), 제2 비자기 스페이서 층(364) 및 스핀 편광 층(366)을 통한 전류의 인가 시에, 기준 층(132)의 고정된 수직 자화에 평행한 수직축을 중심으로 자유롭게 세차운동한다. 기준 층(132)의 고정된 수직 자화는 기준 층(132)을 통한 전류의 인가 시에 동일한 배향을 유지한다.
MRAM 셀의 동작 동안, 전류는 자기 터널 접합(140), 제1 비자기 스페이서 층(150), 스핀 토크 층(362), 제2 비자기 스페이서 층(364), 및 스핀 편광 층(366)을 통해 흐를 수 있다. 스핀 토크 층(362), 제2 비자기 스페이서 층(364), 및 스핀 편광 층(366)의 조합을 포함하는 스핀 토크 오실레이터 스택(370)은, MRAM 셀(180)을 통한 전류의 흐름의 개시 시에, 기준 층(132)의 고정된 수직 자화에 평행한 수직축을 중심으로 하는 자유 층(136)의 자화의 세차운동의 초기 단계 동안, 초기 비수직 토크를 자유 층(136)의 자화에 제공하도록 구성된다. MRAM 셀(180)은 기준 층(132)의 고정된 수직 자화에 평행한 수직축을 중심으로 하는 자유 층(136)의 자화의 세차운동 동안 자유 층(136)의 자화와 스핀 토크 층(362)의 제1 자화 사이에 자기 결합을 제공하고, 전류가 MRAM 셀(180)을 통해 흐르는 동안 스핀 토크 층(362)의 제1 자화 및 자유 층(136)의 자화의 동기화된 세차운동을 제공하도록 구성된다.
도 19를 참조하면, 예시적인 스핀 전달 토크 MRAM 셀(180)의 제2 구성이 예시되어 있다. 스핀 편광 층(366)은 상이한 재료 조성들을 갖는 다수의 층들(3662, 3664, 3666)의 층 스택을 포함한다. 스핀 편광 층(366)은 제2 원추형 자화의 평면 내 자화 성분과 동일한 자화를 갖는 제1 스핀 편광 성분 층(3662)의 층 스택을 포함한다. 제1 스핀 편광 성분 층(3662)은 제1 스핀 편광 성분 층(3662)의 자화가 MRAM 셀(180)의 다양한 층들 사이의 계면들에 평행하도록 제로(0)인 자기 이방성 또는 음의 일축 자기 이방성을 가질 수 있다.
하나의 실시예에서, 제1 스핀 편광 성분 층(3662)은 코발트-이리듐 합금을 포함하고/하거나 이로 본질적으로 이루어진다. 코발트-이리듐 합금의 재료 조성은 음의 일축 자기 이방성을 제공하도록 선택될 수 있다. 하나의 실시예에서, 코발트-이리듐 합금은 60% 내지 98%, 예컨대 70% 내지 90% 범위의 원자 농도의 코발트 원자, 및 잔부의 원자 농도의 이리듐 원자를 포함할 수 있다. 예시적인 예에서, Co0.8Ir0.2의 조성을 갖는 코발트-이리듐 합금은 약 -0.6 × 106 J/㎥의 K1 값을 갖는다. 다른 실시예에서, 제1 스핀 편광 성분 층(3662)은 코발트-철 합금을 포함하고/하거나 이로 본질적으로 이루어진다. 코발트-철 합금의 재료 조성은 음의 일축 자기 이방성을 제공하도록 선택될 수 있다. 하나의 실시예에서, 코발트-철 합금은 80% 내지 99.8%, 예컨대 90% 내지 99.5% 범위의 원자 농도의 코발트 원자, 및 잔부의 원자 농도의 철 원자를 포함할 수 있다. 예시적인 예에서, Co0.9Ir0.1의 조성을 갖는 코발트-철 합금은 약 -0.99 × 106 J/㎥의 K1 값을 갖는다. 다른 실시예에서, 제1 스핀 편광 성분 층(3662)은 코발트-철-붕소(CoFeB) 합금을 포함하고/하거나 이로 본질적으로 이루어진다. 제1 스핀 편광 성분 층(3662)의 두께는 1 nm 내지 10 nm, 예컨대 1.5 nm 내지 6 nm의 범위일 수 있지만, 더 작거나 더 큰 두께도 또한 채용될 수 있다.
다른 실시예에서, 제1 스핀 편광 성분 층(3662)은 제1 자기 재료 층 및 제2 자기 재료 층의 다수의 반복들을 포함하는 다층 스택을 포함한다. 제1 자기 재료 층은 제1 자기 재료를 포함할 수 있고/있거나, 본질적으로 그것으로 이루어질 수 있다. 제2 자기 재료 층은 제2 자기 재료를 포함할 수 있고/있거나, 본질적으로 그것으로 이루어질 수 있다.
하나의 실시예에서, 제1 자기 재료 층들은 코발트를 포함하고, 제2 자기 재료 층들은 철을 포함한다. 하나의 실시예에서, 제1 자기 재료 층들은 본질적으로 코발트로 이루어지고, 제2 자기 재료 층들은 본질적으로 철로 이루어진다. 각각의 제1 자기 재료 층의 두께는 0.3 nm 내지 1 nm의 범위일 수 있고, 각각의 제2 자기 재료 층의 두께는 0.3 nm 내지 1 nm의 범위일 수 있다. 제1 스핀 편광 성분 층(3662) 내의 반복들의 총 개수(즉, 제1 자기 재료 층 및 제2 자기 재료 층의 쌍들의 총 개수)는 2 내지 20, 예컨대 4 내지 10의 범위일 수 있다. 하나의 실시예에서, 다층 스택은 제1 자기 재료 층 및 제2 자기 재료 층을 포함하는 단위 층 스택의 주기적인 반복을 포함한다. 예시적인 예에서, 동일한 두께를 갖는 코발트 층 및 철 층으로 이루어진 단위 층 스택의 반복들을 포함하는 인터레이싱된(interlaced) 코발트-철 다층 스택은 약 -1.1 × 106 J/㎥의 K1 값을 가질 수 있다.
스핀 편광 층(366)은 기준 층(132)의 수직 방향에 평행하거나 역평행한 축방향 자화를 갖는 제2 스핀 편광 성분 층(3666)을 더 포함한다. 하나의 실시예에서, 제2 스핀 편광 성분 층(3666)은 백금 층 또는 팔라듐 층 중 어느 하나 및 코발트 층들의 다층 스택을 포함한다. 제2 스핀 편광 성분 층(3666)은 제2 스핀 편광 성분 층(3666)의 자화가 축방향이도록, 즉 MRAM 셀(180)의 다양한 층들 사이의 계면들에 수직이도록 양의 일축 자기 이방성을 가질 수 있다. 제2 스핀 편광 성분 층(3666)의 축방향 자화는 기준 층(132)의 자화의 고정된 수직 방향에 평행하거나 역평행할 수 있다.
하나의 실시예에서, 제2 스핀 편광 성분 층(3666)은 선택적인 제3 비자기 스페이서 층(3664)에 의해 제1 스핀 편광 성분 층(3662)으로부터 수직으로 이격될 수 있다. 제3 비자기 스페이서 층(3664)은 MgO, Cu, Ag, AgSn, Cr, 또는 Ge와 같은 비자기 재료를 포함할 수 있다. 하나의 실시예에서, 제1 스핀 편광 성분 층(3662)은 제2 비자기 스페이서 층(364)과 접촉할 수 있다.
이 경우에, 제1 스핀 편광 성분 층(3662) 및 제2 스핀 편광 성분 층(3666)의 조합된 자화는 MRAM 셀(180)의 프로그래밍 동안 수직축을 중심으로 자유롭게 회전(예를 들어, 진동)하는 제2 원추형 자화를 제공한다. 이 경우에, 제1 스핀 편광 성분 층(3662) 및 제2 스핀 편광 성분 층(3666)의 조합된 자화는 스핀 토크 층(362)의 제1 원추형 자화에 결합되는 추가의 원추형 자화(즉, 제2 원추형 자화)를 제공한다. 프로그래밍 동안, 제2 원추형 자화 및 제1 원추형 자화는, 스핀 토크 층(362), 제2 비자기 스페이서 층(364) 및 스핀 편광 층(366)을 통한 전류의 인가 시에, 기준 층(132)의 자화의 수직 방향에 평행한 수직축을 중심으로 세차운동한다. 제1 원추형 자화와 제2 원추형 자화 사이의 결합 모드는 바람직하게는 도 15 내지 도 17에 예시된 제1, 제2 또는 제3 모드들 중 임의의 모드이다.
도 20을 참조하면, 본 개시내용의 일 실시예에 따른 예시적인 스핀 전달 토크 MRAM 셀(180)의 제3 구성은 제1 스핀 편광 성분 층(3662)과 제2 스핀 편광 성분 층(3666)의 위치들을 교환함으로써 예시적인 스핀 전달 토크 MRAM 셀(180)의 제2 구성으로부터 도출될 수 있다. 이 경우에, 제2 스핀 편광 성분 층(3666)은 제2 비자기 스페이서 층(364)과 접촉할 수 있다. 제3 구성에서의 예시적인 스핀 전달 토크 MRAM 셀(180)은 제1 및 제2 구성들에서의 예시적인 스핀 전달 토크 MRAM 셀들(180)과 동일한 방식으로 동작할 수 있다.
도 21은 본 개시내용의 일 실시예에 따른 예시적인 스핀 전달 토크 MRAM 셀(180)의 제4 구성을 예시한다. 예시적인 스핀 전달 토크 MRAM 셀(180)의 제4 구성은, 제1 원추형 자화를 갖는 스핀 토크 층(362) 대신에, 평면 내 자화를 갖는(즉, 음의 일축 자기 이방성을 갖는) 스핀 토크 층(462)을 대용함으로써, 예시적인 스핀 전달 토크 MRAM 셀(180)의 제1, 제2 및 제3 구성으로부터 도출될 수 있다. 다시 말하면, 스핀 토크 층(462)의 자화의 축방향 성분은 제로(0)일 수 있고, 스핀 토크 층(462)의 자화(예를 들어, 자화 방향)는 평면 내 성분으로 이루어질 수 있다. 이러한 경우에, 스핀 토크 층(462)의 총 자화는 스핀 토크 층(462)의 평면 내 자화 성분과 동일하다.
하나의 실시예에서, 스핀 토크 층(462)은 균질한 음의 일축 자기 이방성 재료를 포함한다. 본 명세서에 사용되는 바와 같이, "균질한" 재료는 전체에 걸쳐 균일한 재료 조성을 갖는 재료를 지칭한다. 하나의 실시예에서, 스핀 토크 층(462)은 코발트-이리듐 합금을 포함하고/하거나, 이로 본질적으로 이루어진다. 코발트-이리듐 합금의 재료 조성은 음의 일축 자기 이방성을 제공하도록 선택될 수 있다. 하나의 실시예에서, 코발트-이리듐 합금은 60% 내지 98%, 예컨대 70% 내지 90% 범위의 원자 농도의 코발트 원자, 및 잔부의 원자 농도의 이리듐 원자를 포함할 수 있다. 예시적인 예에서, Co0.8Ir0.2의 조성을 갖는 코발트-이리듐 합금은 약 -0.6 × 106 J/㎥의 K1 값을 갖는다. 다른 실시예에서, 스핀 토크 층(462)은 코발트-철 합금을 포함하고/하거나, 이로 본질적으로 이루어진다. 코발트-철 합금의 재료 조성은 음의 일축 자기 이방성을 제공하도록 선택될 수 있다. 하나의 실시예에서, 코발트-철 합금은 80% 내지 99.8%, 예컨대 90% 내지 99.5% 범위의 원자 농도의 코발트 원자, 및 잔부의 원자 농도의 철 원자를 포함할 수 있다. 예시적인 예에서, Co0.9Ir0.1의 조성을 갖는 코발트-철 합금은 약 -0.99 × 106 J/㎥의 K1 값을 갖는다. 다른 실시예에서, 스핀 토크 층(462)은 코발트-철-붕소(CoFeB) 합금을 포함하고/하거나, 이로 본질적으로 이루어진다. 스핀 토크 층(462)의 두께는 1 nm 내지 10 nm, 예컨대 1.5 nm 내지 6 nm의 범위일 수 있지만, 더 작거나 더 큰 두께도 또한 채용될 수 있다.
다른 실시예에서, 스핀 토크 층(462)은 제1 자기 재료 층 및 제2 자기 재료 층의 다수의 반복들을 포함하는 다층 스택을 포함한다. 제1 자기 재료 층은 제1 자기 재료를 포함할 수 있고/있거나, 본질적으로 그것으로 이루어질 수 있다. 제2 자기 재료 층은 제2 자기 재료를 포함할 수 있고/있거나, 본질적으로 그것으로 이루어질 수 있다.
하나의 실시예에서, 제1 자기 재료 층들은 코발트를 포함하고, 제2 자기 재료 층들은 철을 포함한다. 하나의 실시예에서, 제1 자기 재료 층들은 본질적으로 코발트로 이루어지고, 제2 자기 재료 층들은 본질적으로 철로 이루어진다. 각각의 제1 자기 재료 층의 두께는 0.3 nm 내지 1 nm의 범위일 수 있고, 각각의 제2 자기 재료 층의 두께는 0.3 nm 내지 1 nm의 범위일 수 있다. 스핀 토크 층(462) 내의 반복들의 총 개수(즉, 제1 자기 재료 층 및 제2 자기 재료 층의 쌍들의 총 개수)는 2 내지 20, 예컨대 4 내지 10의 범위일 수 있다. 하나의 실시예에서, 다층 스택은 제1 자기 재료 층 및 제2 자기 재료 층을 포함하는 단위 층 스택의 주기적인 반복을 포함한다. 예시적인 예에서, 동일한 두께를 갖는 코발트 층 및 철 층으로 이루어진 단위 층 스택의 반복들을 포함하는 인터레이싱된 코발트-철 다층 스택은 약 -1.1 × 106 J/㎥의 K1 값을 가질 수 있다. 스핀 토크 층(462)은 제1 내지 제3 실시예들에 관하여 위에 기술된 스핀 편광 층들(366) 중 임의의 것과 함께 사용될 수 있다.
스핀 토크 층(362 또는 462)과 스핀 편광 층(366)의 다양한 실시예의 조합들은, MRAM 셀(180)을 통한 전류의 흐름의 개시 시에, 기준 층(132)의 고정된 수직 자화에 평행한 수직축을 중심으로 하는 자유 층(136)의 자화의 세차운동의 초기 단계 동안, 초기 비수직 토크를 자유 층(136)의 자화에 제공함으로써, 평행으로부터 역평행으로의 전이를 위한 전류 밀도 및 역평행으로부터 평행으로의 전이를 위한 전류 밀도의 감소의 이점을 제공한다.
구체적으로, 도 14 내지 도 18에 도시된 바와 같이, 전류가 MRAM 셀(180)의 스택을 가로질러 흐르는 기록 프로세스 동안, 스핀 토크 층 및 스핀 편광 층 둘 모두의 자화는 0 내지 90도의 원추각(자화와 스택 층 계면들의 법선 축 사이의 각도)으로 고주파로 진동하고 있다. 스핀 토크 층의 진동 자화는 자유 층(136)에 대한 더 낮은 스위칭 전류로 이어지는 하기의 비제한된 이점들 중 하나 이상을 가질 수 있다. 첫째, 자유 층(136)의 초기 자화에 직교하는 스핀 토크 층(362) 자화의 평면 내 성분은 자유 층(136) 상에 큰 스핀 토크를 생성하여 그의 초기 세차운동을 도울 수 있다. 둘째, 스핀 토크 층(362)의 진동 자화는 전술한 토크의 회전으로 이어질 수 있으며, 이는 자유 층(136)의 세차운동 스위칭 프로세스 전체에 걸쳐 보조 효과를 최대화하는 것을 돕는다. 셋째, 자유 층(136)에서의 스핀 토크 층(362) 자화에 의해 생성되는 직접 자기장은 대체로 평면 내 AC 자기장일 수 있으며, 이 또한 자유 층의 초기 자화 방향에 직교한다. 따라서, 이는 또한 자유 층(136) 스위칭을 보조하기 위해 회전 토크를 제공하는 것을 돕는다.
전술한 내용이 특정 바람직한 실시예들을 언급하지만, 본 개시내용이 그렇게 제한되지 않는다는 것이 이해될 것이다. 다양한 수정들이 개시된 실시예들에 대해 이루어질 수 있고 그러한 수정들은 본 개시내용의 범주 내에 있도록 의도된다는 것이 당업자에게 떠오를 것이다. 특정 구조 및/또는 구성을 채용하는 실시예가 본 개시내용에 예시되어 있는 경우, 본 개시내용은, 그러한 치환이 명백히 금지되거나 달리 당업자에게 불가능하다고 알려져 있지 않다면, 기능적으로 등가인 임의의 다른 호환가능한 구조들 및/또는 구성들로 실시될 수 있음이 이해된다. 본 명세서에 인용된 모든 간행물, 특허 출원 및 특허는 전체적으로 본 명세서에 참고로 포함된다.

Claims (60)

  1. MRAM 디바이스로서,
    고정된 자화 방향을 갖는 기준 층, 자유 층, 및 상기 기준 층과 상기 자유 층 사이에 위치된 비자기 터널 장벽 층을 포함하는 자기 터널 접합;
    상기 고정된 자화 방향에 수직인 평면 내에서 평면 내 자화를 제공하는 음의 자기 이방성(negative magnetic anisotropy)을 갖는 음의 자기 이방성 보조 층; 및
    상기 자유 층과 상기 음의 자기 이방성 보조 층 사이에 위치된 제1 비자기 스페이서 층을 포함하는, MRAM 디바이스.
  2. 제1항에 있어서,
    상기 음의 자기 이방성 보조 층은 상기 기준 층의 상기 고정된 자화에 수직인 자화 용이 평면(easy magnetization plane)을 가지며,
    상기 음의 자기 이방성 보조 층은 상기 자화 용이 평면 내에서 용이 축 방향(easy axis direction)을 갖지 않는, MRAM 디바이스.
  3. 제1항에 있어서,
    상기 자유 층은 상기 고정된 수직 자화에 평행한 자화를 갖는 평행 상태 및 상기 고정된 수직 자화에 역평행한 자화를 갖는 역평행 상태를 포함하는 쌍안정(bistable) 자화 상태들을 제공하기 위해 양의 자기 이방성(positive magnetic anisotropy)을 가지며,
    상기 음의 자기 이방성 보조 층의 자기 에너지는 수평 평면 내에서의 상기 음의 자기 이방성 보조 층의 상기 자화의 회전 하에서 불변인, MRAM 디바이스.
  4. 제1항에 있어서, 상기 음의 자기 이방성 보조 층은 균질한 음의 자기 이방성 재료를 포함하는, MRAM 디바이스.
  5. 제4항에 있어서, 상기 음의 자기 이방성 보조 층은 코발트-이리듐 합금 또는 코발트-철 합금을 포함하는, MRAM 디바이스.
  6. 제5항에 있어서, 상기 음의 자기 이방성 보조 층은 70 내지 90 원자%의 코발트 및 10 내지 30 원자%의 이리듐을 포함하는 상기 코발트-이리듐 합금을 포함하는, MRAM 디바이스.
  7. 제5항에 있어서, 상기 음의 자기 이방성 보조 층은 90 내지 99.5 원자%의 코발트 및 0.5 내지 10 원자%의 철을 포함하는 상기 코발트-철 합금을 포함하는, MRAM 디바이스.
  8. 제1항에 있어서, 상기 음의 자기 이방성 보조 층은 제1 자기 재료 층 및 제2 자기 재료 층의 다수의 반복들을 포함하는 다층 스택을 포함하는, MRAM 디바이스.
  9. 제8항에 있어서,
    상기 제1 자기 재료 층은 코발트를 포함하고,
    상기 제2 자기 재료 층은 철을 포함하는, MRAM 디바이스.
  10. 제1항에 있어서, 상기 기준 층, 상기 기준 층의 상기 고정된 자화 방향에 역평행한 자화를 갖는 고정된 강자성 층, 및 상기 기준 층과 상기 고정된 강자성 층 사이에 위치된 반강자성 결합 층을 포함하는 합성형 반강자성 구조물(synthetic antiferromagnetic structure)을 더 포함하는, MRAM 디바이스.
  11. 제1항에 있어서,
    상기 기준 층의 상기 고정된 자화 방향에 평행하거나 역평행한 자화 방향을 제공하는 양의 일축(uniaxial) 자기 이방성을 갖는 피닝된(pinned) 자화 층; 및
    상기 음의 자기 이방성 보조 층과 상기 피닝된 자화 층 사이에 위치된 제2 비자기 스페이서 층을 더 포함하는, MRAM 디바이스.
  12. 제11항에 있어서, 상기 피닝된 자화 층의 상기 자화 및 상기 음의 자기 이방성 보조 층의 상기 자화의 조합은 상기 기준 층의 상기 고정된 자화 방향에 평행하지 않고 수직하지 않은 자기장을 상기 자유 층의 자화에 대해 인가하는, MRAM 디바이스.
  13. 제1항에 있어서, 상기 음의 자기 이방성 보조 층 위에 위치된 비자기 캡핑 층을 더 포함하는, MRAM 디바이스.
  14. MRAM 디바이스를 동작시키는 방법으로서,
    제1항의 상기 MRAM 디바이스를 제공하는 단계; 및
    상기 자기 터널 접합, 상기 제1 비자기 스페이서 층, 및 상기 음의 자기 이방성 보조 층을 통해 전류를 흐르게 하는 단계를 포함하는, 방법.
  15. 제14항에 있어서, 상기 음의 자기 이방성 보조 층은, 상기 MRAM 디바이스를 통한 상기 전류의 흐름의 개시 시에, 상기 기준 층의 상기 고정된 자화 방향에 평행한 수직축을 중심으로 하는 상기 자유 층의 자화의 세차운동(precession)의 초기 단계 동안, 상기 자유 층의 상기 자화에 초기 토크를 제공하는, 방법.
  16. 제15항에 있어서,
    상기 기준 층의 상기 고정된 자화 방향에 평행한 수직축을 중심으로 하는 상기 자유 층의 상기 자화의 세차운동 동안 상기 음의 자기 이방성 보조 층의 평면 내 자화와 상기 자유 층의 상기 자화 사이에 결합이 일어나고,
    상기 MRAM 디바이스를 통한 상기 전류의 흐름이 계속되는 동안 상기 음의 자기 이방성 보조 층의 상기 평면 내 자화와 상기 자유 층의 상기 자화의 동기화된 세차운동이 발생하는, MRAM 디바이스.
  17. 제14항에 있어서,
    상기 음의 자기 이방성 보조 층은 상기 기준 층의 상기 고정된 자화에 수직인 자화 용이 평면을 가지며,
    상기 음의 자기 이방성 보조 층은 상기 자화 용이 평면 내에서 용이 축 방향을 갖지 않는, 방법.
  18. 제14항에 있어서, 상기 음의 자기 이방성 보조 층은 코발트-이리듐 합금 또는 코발트-철 합금을 포함하는, 방법.
  19. 제14항에 있어서, 상기 음의 자기 이방성 보조 층은 제1 자기 재료 층 및 제2 자기 재료 층의 다수의 반복들을 포함하는 다층 스택을 포함하는, 방법.
  20. 제19항에 있어서,
    상기 제1 자기 재료 층은 코발트로 본질적으로 이루어지고,
    상기 제2 자기 재료 층은 철로 본질적으로 이루어지는, 방법.
  21. MRAM 디바이스로서,
    고정된 자화 방향을 갖는 기준 층, 자유 층, 및 상기 기준 층과 상기 자유 층 사이에 위치된 비자기 터널 장벽 층을 포함하는 자기 터널 접합;
    제1 자기 보조 층;
    제2 자기 보조 층;
    상기 제1 자기 보조 층과 상기 제2 자기 보조 층 사이에 위치된 반강자성 결합 스페이서 층 - 상기 반강자성 결합 스페이서 층은 상기 제1 자기 보조 층의 제1 자화 방향과 상기 제2 자기 보조 층의 제2 자화 방향 사이의 반강자성 결합을 제공하도록 구성됨 -; 및
    상기 자유 층과 상기 제1 자기 보조 층 사이에 위치된 제1 비자기 스페이서 층을 포함하는, MRAM 디바이스.
  22. 제21항에 있어서, 상기 제1 자화 방향 및 상기 제2 자화 방향은, 상기 제1 자기 보조 층, 상기 반강자성 결합 스페이서 층, 및 상기 제2 자기 보조 층을 통한 전류의 인가 시에, 그들 사이의 반강자성 정렬을 유지하면서 상기 기준 층의 상기 고정된 자화 방향에 평행한 수직축을 중심으로 세차운동하도록 구성되는, MRAM 셀.
  23. 제22항에 있어서,
    상기 자유 층은 상기 고정된 수직 자화에 평행한 자화를 갖는 평행 상태 및 상기 고정된 수직 자화에 역평행한 자화를 갖는 역평행 상태를 포함하는 쌍안정 자화 상태들을 제공하기 위해 양의 자기 이방성을 가지며,
    상기 기준 층의 상기 고정된 자화 방향은 상기 기준 층을 통한 상기 전류의 인가 시에 동일한 배향을 유지하는, MRAM 셀.
  24. 제21항에 있어서,
    상기 제1 자화 방향은 상기 기준 층의 상기 고정된 자화 방향에 수직인 제1 평면 내 자화이고,
    상기 제2 자화 방향은 상기 기준 층의 상기 고정된 자화 방향에 수직인 제2 평면 내 자화인, MRAM 셀.
  25. 제21항에 있어서,
    상기 제1 자기 보조 층은 제1 음의 자기 이방성을 갖는 제1 자기 재료를 포함하고,
    상기 제2 자기 보조 층은 제2 음의 자기 이방성을 갖는 제2 자기 재료를 포함하는, MRAM 셀.
  26. 제25항에 있어서, 상기 제1 자기 보조 층 및 상기 제2 자기 보조 층 각각은,
    균질한 음의 자기 이방성 재료; 및
    제1 자기 재료 층 및 제2 자기 재료 층의 다수의 반복들을 포함하는 다층 스택으로부터 선택되는, MRAM 셀.
  27. 제26항에 있어서, 상기 제1 자기 보조 층 및 상기 제2 자기 보조 층 각각은 70 내지 90 원자%의 코발트 및 10 내지 30 원자%의 이리듐을 포함하는 코발트-이리듐 합금을 포함하는, MRAM 셀.
  28. 제26항에 있어서, 상기 제1 자기 보조 층 및 상기 제2 자기 보조 층 각각은 90 내지 99.5 원자%의 코발트 및 0.5 내지 10 원자%의 철을 포함하는 코발트-철 합금을 포함하는, MRAM 디바이스.
  29. 제25항에 있어서,
    상기 제1 자기 보조 층 및 상기 제2 자기 보조 층 중 적어도 하나는 단위 층 스택의 주기적인 반복을 포함하는 다층 스택을 포함하고,
    상기 단위 층 스택은 제1 자기 재료 층 및 제2 자기 재료 층을 포함하는, MRAM 셀.
  30. 제21항에 있어서, 상기 제1 자기 보조 층 및 상기 제2 자기 보조 층 각각은 일축 자기 이방성을 갖지 않는 각자의 자기 재료를 포함하는, MRAM 셀.
  31. 제30항에 있어서, 상기 제1 자기 보조 층 및 상기 제2 자기 보조 층 각각은 40 원자% 초과의 철을 갖는 CoFe 합금 또는 NiFe 합금으로부터 선택된 각자의 재료를 포함하는, MRAM 셀.
  32. 제2항에 있어서, 상기 반강자성 결합 스페이서 층은 상기 제1 자기 보조 층과 상기 제2 자기 보조 층 사이의 루더만―키텔―가스야―요시다(Ruderman-Kittel-Kasuya-Yosida)(RKKY) 결합 상호작용을 유도하는 금속 재료를 포함하는, MRAM 셀.
  33. 제32항에 있어서, 상기 반강자성 결합 스페이서 층은 루테늄을 포함하고 0.1 nm 내지 1.0 nm의 범위 내의 두께를 갖는, MRAM 셀.
  34. 제2항에 있어서, 상기 기준 층, 상기 기준 층의 상기 고정된 자화 방향에 역평행한 자화를 갖는 고정된 강자성 층, 및 상기 기준 층과 상기 고정된 강자성 층 사이에 위치된 반강자성 결합 층을 포함하는 합성형 반강자성 구조물을 더 포함하는, MRAM 셀.
  35. 제21항에 있어서,
    상기 기준 층의 상기 고정된 자화 방향에 평행하거나 역평행한 자화 방향을 제공하는 양의 일축 자기 이방성을 갖는 피닝된 자화 층; 및
    음의 자기 이방성 보조 층과 상기 피닝된 자화 층 사이에 위치된 제2 비자기 스페이서 층을 더 포함하는, MRAM 셀.
  36. 제21항에 있어서, 상기 제2 자기 보조 층 위에 위치된 비자기 캡핑 층을 더 포함하는, MRAM 셀.
  37. 제21항에 있어서, 상기 제1 자기 보조 층, 상기 반강자성 결합 스페이서 층, 및 상기 제2 자기 보조 층의 조합은
    상기 제1 자기 보조 층, 상기 반강자성 결합 스페이서 층, 및 상기 제2 자기 보조 층이 없는 동일한 MRAM 셀에 비해 스위칭 전류 크기를 적어도 20% 만큼 감소시키도록 구성되는, MRAM 셀.
  38. 제21항에 있어서, 상기 MRAM 셀은, 상기 기준 층의 상기 고정된 자화 방향에 평행한 수직축을 중심으로 하는 상기 자유 층의 자화의 세차운동 동안 상기 자유 층의 상기 자화와 상기 제1 자기 보조 층의 상기 제1 자화 사이의 자기 결합을 제공하고, 전류가 상기 MRAM 셀을 통해 흐르는 동안 상기 제1 자기 보조 층의 상기 제1 자화와 상기 자유 층의 상기 자화의 동기화된 세차운동을 제공하도록 구성되는, MRAM 셀.
  39. MRAM 셀을 동작시키는 방법으로서,
    제21항의 상기 MRAM 디바이스를 제공하는 단계; 및
    상기 자유 층의 스핀 상태를 스위칭하기 위해 상기 자기 터널 접합, 상기 제1 비자기 스페이서 층, 및 음의 자기 이방성 보조 층을 통해 스위칭 전류를 흐르게 하는 단계를 포함하는, 방법.
  40. 제39항에 있어서, 상기 스위칭 전류의 크기는 상기 제1 자기 보조 층, 상기 반강자성 결합 스페이서 층, 및 상기 제2 자기 보조 층이 없는 동일한 MRAM 셀에 비해 적어도 20% 만큼 감소되는, 방법.
  41. MRAM 셀로서,
    고정된 자화 방향을 갖는 기준 층, 자유 층, 및 상기 기준 층과 상기 자유 층 사이에 위치된 비자기 터널 장벽 층을 포함하는 자기 터널 접합;
    스핀 토크 오실레이터 스택; 및
    상기 자유 층과 상기 스핀 토크 오실레이터 스택 사이에 위치된 제1 비자기 스페이서 층을 포함하는, MRAM 셀.
  42. 제41항에 있어서, 상기 스핀 토크 오실레이터 스택은 스핀 토크 층, 스핀 편광 층, 및 상기 스핀 토크 층과 상기 스핀 편광 층 사이에 위치된 제2 비자기 스페이서를 포함하는, MRAM 셀.
  43. 제42항에 있어서, 상기 스핀 토크 층은 상기 제1 비자기 스페이서 층 상에 위치되고, 상기 제2 비자기 스페이서 층은 상기 스핀 토크 층 상에 위치되고, 상기 스핀 편광 층은 상기 제2 비자기 스페이서 층 상에 위치되는, MRAM 셀.
  44. 제42항에 있어서,
    상기 스핀 토크 층은 상기 기준 층의 상기 고정된 수직 자화 방향에 평행한 수직축에 대해 제1 원추형 자화를 갖는 제1 자기 재료를 포함하고,
    상기 스핀 편광 층은 상기 기준 층의 상기 고정된 수직 자화 방향에 평행한 상기 수직축에 대해 제2 원추형 자화를 갖는 제2 자기 재료를 포함하는, MRAM 셀.
  45. 제44항에 있어서, 상기 제1 원추형 자화의 평면 내 성분 및 상기 제2 원추형 자화의 평면 내 성분은 상기 스핀 토크 층, 상기 제2 비자기 스페이서 층, 및 상기 스핀 편광 층을 통한 전류의 인가 시에 상기 수직축을 중심으로 자유롭게 세차운동하는, MRAM 셀.
  46. 제45항에 있어서, 상기 기준 층의 상기 고정된 수직 자화 방향은 상기 기준 층을 통한 전류의 인가 시에 동일한 배향을 유지하는, MRAM 셀.
  47. 제44항에 있어서, 상기 스핀 편광 층은 상기 수직축에 대해 상기 제2 원추형 자화를 갖는 강자성 재료를 포함하는, MRAM 셀.
  48. 제47항에 있어서, 상기 강자성 재료는 상기 스핀 토크 층의 상기 제1 원추형 자화의 축방향 자화 성분에 평행하거나 역평행한 축방향 자화 성분을 갖는, MRAM 셀.
  49. 제44항에 있어서, 상기 스핀 편광 층은,
    제로(0) 또는 음의 자화를 갖는 제1 스핀 편광 성분 층; 및
    상기 수직축에 평행하거나 역평행한 축방향 자화를 갖는 제2 스핀 편광 성분 층을 포함하는, MRAM 셀.
  50. 제49항에 있어서, 상기 제2 스핀 편광 성분은 제3 비자기 스페이서 층에 의해 상기 제1 스핀 편광 성분 층으로부터 수직으로 이격되는, MRAM 셀.
  51. 제49항에 있어서, 상기 제2 스핀 편광 성분은 백금 층 또는 팔라듐 층 중 적어도 하나 및 코발트 층들의 다층 스택을 포함하는, MRAM 셀.
  52. 제51항에 있어서, 상기 제1 스핀 편광 성분은 70 내지 90 원자%의 코발트 및 10 내지 30 원자%의 이리듐을 포함하는 코발트-이리듐 합금을 포함하는, MRAM 셀.
  53. 제51항에 있어서, 상기 제1 스핀 편광 성분은 90 내지 99.5 원자%의 코발트 및 0.5 내지 10 원자%의 철을 포함하는 코발트-철 합금을 포함하는, MRAM 디바이스.
  54. 제51항에 있어서, 상기 제1 스핀 편광 성분은 코발트-철-붕소 합금을 포함하는, MRAM 디바이스.
  55. 제51항에 있어서, 상기 제1 스핀 편광 성분은 코발트 층들 및 철 층들의 다층 스택을 포함하는, MRAM 디바이스.
  56. 제51항에 있어서, 상기 제1 스핀 편광 성분 층 및 상기 제2 스핀 편광 성분 층의 조합된 자화는 상기 스핀 토크 층의 상기 제1 원추형 자화에 결합되는 상기 제2 원추형 자화를 제공하는, MRAM 셀.
  57. 제42항에 있어서,
    상기 스핀 토크 층은 음의 자화를 갖는 제1 자기 재료를 포함하고,
    상기 스핀 편광 층은 상기 기준 층의 상기 고정된 수직 자화 방향에 평행한 수직축에 대해 제2 원추형 자화를 갖는 제2 자기 재료를 포함하는, MRAM 셀.
  58. 제57항에 있어서, 상기 제1 자기 재료는 70 내지 90 원자%의 코발트 및 10 내지 30 원자%의 이리듐을 포함하는 코발트-이리듐 합금, 90 내지 99.5 원자%의 코발트 및 0.5 내지 10 원자%의 철을 포함하는 코발트-철 합금, 코발트-철-붕소 합금, 또는 코발트 층들 및 철 층들의 다층 스택을 포함하는, MRAM 셀.
  59. 제41항에 있어서, 스핀 편광 층 위에 위치되고 금속 재료를 포함하는 비자기 캡핑 층을 더 포함하는, MRAM 셀.
  60. 제41항에 있어서, 상기 스핀 토크 오실레이터 스택은, 상기 MRAM 셀을 통한 전류의 흐름의 개시 시에, 상기 기준 층의 상기 고정된 수직 자화 방향에 평행한 수직축을 중심으로 하는 상기 자유 층의 자화의 세차운동의 초기 단계 동안, 상기 자유 층의 상기 자화에 초기 비수직(non-vertical) 토크를 제공하도록 구성되는, MRAM 셀.
KR1020207017405A 2018-12-06 2019-08-30 보조 층들을 갖는 스핀 전달 토크 mram 및 이를 동작시키는 방법들 KR102214264B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US16/212,257 US10797227B2 (en) 2018-12-06 2018-12-06 Spin-transfer torque MRAM with a negative magnetic anisotropy assist layer and methods of operating the same
US16/212,420 US10811596B2 (en) 2018-12-06 2018-12-06 Spin transfer torque MRAM with a spin torque oscillator stack and methods of making the same
US16/212,342 US10862022B2 (en) 2018-12-06 2018-12-06 Spin-transfer torque MRAM with magnetically coupled assist layers and methods of operating the same
US16/212,257 2018-12-06
US16/212,342 2018-12-06
US16/212,420 2018-12-06
PCT/US2019/049189 WO2020117341A1 (en) 2018-12-06 2019-08-30 Spin-transfer torque mram with assist layers and methods of operating the same

Publications (2)

Publication Number Publication Date
KR20200078667A true KR20200078667A (ko) 2020-07-01
KR102214264B1 KR102214264B1 (ko) 2021-02-09

Family

ID=70974702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207017405A KR102214264B1 (ko) 2018-12-06 2019-08-30 보조 층들을 갖는 스핀 전달 토크 mram 및 이를 동작시키는 방법들

Country Status (4)

Country Link
EP (1) EP3710398A4 (ko)
KR (1) KR102214264B1 (ko)
CN (3) CN117279479A (ko)
WO (1) WO2020117341A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10720570B2 (en) * 2017-06-12 2020-07-21 Western Digital Technologies, Inc. Magnetic sensor using spin hall effect
CN115768238A (zh) * 2021-09-03 2023-03-07 浙江驰拓科技有限公司 一种磁存储器件和存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120027390A (ko) * 2009-05-27 2012-03-21 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 스핀 편극을 갖는 자기 메모리 장치 및 이 장치의 사용 방법
JP2015176926A (ja) * 2014-03-13 2015-10-05 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
KR20180018779A (ko) * 2015-06-16 2018-02-21 스핀 트랜스퍼 테크놀로지스, 인크. Mram용 세차 운동 스핀 전류 구조체

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2817998B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
US6473279B2 (en) * 2001-01-04 2002-10-29 International Business Machines Corporation In-stack single-domain stabilization of free layers for CIP and CPP spin-valve or tunnel-valve read heads
US7110287B2 (en) * 2004-02-13 2006-09-19 Grandis, Inc. Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7199984B2 (en) * 2004-03-16 2007-04-03 Hitachi Global Storage Technologies Netherlands B.V. Current-perpendicular-to-plane magnetoresistive sensor with free layer stabilized by in-stack orthogonal magnetic coupling
US7057921B2 (en) * 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
US7826258B2 (en) * 2008-03-24 2010-11-02 Carnegie Mellon University Crossbar diode-switched magnetoresistive random access memory system
US8686520B2 (en) * 2009-05-29 2014-04-01 International Business Machines Corporation Spin-torque magnetoresistive structures
US8421171B2 (en) * 2010-04-02 2013-04-16 Industrial Technology Research Institute Magnetic random access memory
US8786039B2 (en) * 2012-12-20 2014-07-22 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having engineered perpendicular magnetic anisotropy
US9076954B2 (en) * 2013-08-08 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing magnetic memories switchable using spin accumulation and selectable using magnetoelectric devices
US9472750B2 (en) * 2015-01-05 2016-10-18 Samsung Electronics Co., Ltd. Method and system for providing a bottom pinned layer in a perpendicular magnetic junction usable in spin transfer torque magnetic random access memory applications
US9966901B2 (en) * 2015-11-19 2018-05-08 Samsung Electronics Co., Ltd. Spin-torque oscillator based on easy-cone anisotropy
US10672976B2 (en) * 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120027390A (ko) * 2009-05-27 2012-03-21 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 스핀 편극을 갖는 자기 메모리 장치 및 이 장치의 사용 방법
JP2015176926A (ja) * 2014-03-13 2015-10-05 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
KR20180018779A (ko) * 2015-06-16 2018-02-21 스핀 트랜스퍼 테크놀로지스, 인크. Mram용 세차 운동 스핀 전류 구조체

Also Published As

Publication number Publication date
CN111542489A (zh) 2020-08-14
EP3710398A1 (en) 2020-09-23
EP3710398A4 (en) 2021-10-20
WO2020117341A1 (en) 2020-06-11
CN117279478A (zh) 2023-12-22
KR102214264B1 (ko) 2021-02-09
CN111542489B (zh) 2023-09-19
CN117279479A (zh) 2023-12-22

Similar Documents

Publication Publication Date Title
US11309487B2 (en) Spin transfer torque MRAM with a spin torque oscillator stack and methods of making the same
US10862022B2 (en) Spin-transfer torque MRAM with magnetically coupled assist layers and methods of operating the same
US11476409B2 (en) Spin-transfer torque MRAM with a negative magnetic anisotropy assist layer and methods of operating the same
US10916284B2 (en) Metallic magnetic memory devices for cryogenic operation and methods of operating the same
US10236047B1 (en) Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
JP6717735B2 (ja) 改善された切り換え効率のためのスピン軌道トルクビット設計
US10236048B1 (en) AC current write-assist in orthogonal STT-MRAM
US10270027B1 (en) Self-generating AC current assist in orthogonal STT-MRAM
KR101086911B1 (ko) 자기저항 효과 소자와 자기 랜덤 액세스 메모리
JP5002193B2 (ja) 積層されたトグルメモリセルが反対に方向付けられた容易軸バイアスを有する磁気ランダムアクセスメモリ
JP5514059B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP5441881B2 (ja) 磁気トンネル接合を備えた磁気メモリ
JP2008526046A (ja) スピン伝送を切り換えるように構成された高スピン偏極層を有するｍｔｊ素子、及び該磁気素子を用いたスピントロニクス・デバイス
JP2012064625A (ja) 記憶素子、メモリ装置
JP2012059906A (ja) 記憶素子、メモリ装置
JP2012109554A (ja) 面外磁気トンネル接合セルの強磁性自由層の磁化方向を切換える方法、磁気メモリシステムおよびデータを電子的に記憶する方法
JP2012064623A (ja) 記憶素子、メモリ装置
KR102214264B1 (ko) 보조 층들을 갖는 스핀 전달 토크 mram 및 이를 동작시키는 방법들
JP2012059878A (ja) 記憶素子、メモリ装置
JP2012059879A (ja) 記憶素子、メモリ装置
JP2012059809A (ja) 記憶素子、メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant