KR20120023744A - 동박 및 그 제조 방법 - Google Patents

동박 및 그 제조 방법 Download PDF

Info

Publication number
KR20120023744A
KR20120023744A KR1020117028940A KR20117028940A KR20120023744A KR 20120023744 A KR20120023744 A KR 20120023744A KR 1020117028940 A KR1020117028940 A KR 1020117028940A KR 20117028940 A KR20117028940 A KR 20117028940A KR 20120023744 A KR20120023744 A KR 20120023744A
Authority
KR
South Korea
Prior art keywords
zinc
copper foil
nickel
amount
plating
Prior art date
Application number
KR1020117028940A
Other languages
English (en)
Other versions
KR101343667B1 (ko
Inventor
겐고 가미나가
Original Assignee
제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 filed Critical 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Publication of KR20120023744A publication Critical patent/KR20120023744A/ko
Application granted granted Critical
Publication of KR101343667B1 publication Critical patent/KR101343667B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/01Layered products comprising a layer of metal all layers being exclusively metallic
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C25D5/14Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium two or more layers being of nickel or chromium, e.g. duplex or triplex layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • C25D5/50After-treatment of electroplated surfaces by heat-treatment
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12556Organic component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12785Group IIB metal-base component
    • Y10T428/12792Zn-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12806Refractory [Group IVB, VB, or VIB] metal-base component
    • Y10T428/12826Group VIB metal-base component
    • Y10T428/12847Cr-base component
    • Y10T428/12854Next to Co-, Fe-, or Ni-base component

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

전해 동박 또는 압연 동박으로 이루어지는 동박 위에, 니켈과 아연을 함유하는 도금층 및 당해 니켈과 아연을 함유하는 도금층 위에 크롬 도금층을 구비한 동박으로서, 니켈과 아연을 함유하는 도금층에 있어서의 아연은 아연 산화물과 금속 아연으로 이루어지고, 당해 아연 산화물과 금속 아연 중의 금속 아연의 비율이 50 % 이하인 것을 특징으로 하는 동박. 폴리이미드계 수지층을 형성하는 플렉시블 프린트 기판용 동박에 관한 것으로, 특히 동박과 폴리이미드계 수지층 사이의 접착 강도가 우수하고, 내산성 및 내주석 도금액성을 가짐과 함께, 또 필 강도가 높고, 양호한 에칭성과 광택도를 구비하고, 또한 배선의 파인 패턴화가 가능한 플렉시블 프린트 기판에 바람직한 동박을 제공한다.

Description

동박 및 그 제조 방법 {COPPER FOIL AND A METHOD FOR PRODUCING SAME}
본 발명은, 동박 위에 폴리이미드계 수지층을 형성하는 플렉시블 프린트 기판용 동박에 관한 것으로, 특히 동박과 폴리이미드계 수지층의 접착성 (상태 (常態) 필 강도, 내열 필 강도) 이 우수하고, 내주석 도금액성을 갖고, 또한 배선의 파인 패턴화가 가능한 플렉시블 프린트 기판에 바람직한 동박에 관한 것이다.
최근, 반도체 장치나 각종 전자 칩 부품 등의, 탑재 부품의 소형 집적화 기술의 발달에 수반하여, 이들을 탑재하기 위한 플렉시블 프린트 기판으로부터 가공 되는 프린트 배선판에 대해, 배선의 추가적인 파인 패턴화가 요구되고 있다.
종래, 조화 (粗化) 처리하여 수지와의 접착성을 향상시킨 전해 동박이 사용되고 있었지만, 이 조화 처리 때문에 동박의 에칭성이 현저하게 저해되어 고애스펙트비에서의 에칭이 곤란해져, 충분한 파인 패턴화가 불가능하다는 문제가 발생하였다.
이 때문에, 파인 패턴화의 요구에 대응하기 위해서, 전해 동박의 조화 처리를 보다 경도로 하는, 즉 로우 프로파일화 (거침도의 저감화) 하는 것이 제안되었다.
그러나, 전해 동박의 로우 프로파일화는 전해 동박과 절연성의 폴리이미드층 사이의 밀착 강도를 저하시킨다는 문제가 있다. 이 때문에, 높은 수준의 파인 패턴화의 요구는 있지만, 일방에서는 소기의 접착 강도를 유지할 수 없어, 배선이 폴리이미드층으로부터 가공 단계에서 박리되거나 하는 문제가 발생하였다.
동박의 고도의 파인 패턴화를 위해서 요구되는 특성으로는, 이와 같은 수지와의 접착성만의 문제는 아니다. 예를 들어, 내산성, 내주석 도금액성 등도 우수한 것이 요구된다.
최근의 경향으로서, 폴리이미드계 수지층과의 밀착성에 큰 관심이 모이고 있고, 그 특허문헌도 다수 있다 (특허문헌 3, 4, 5 참조).
이들은, 내주석 도금액성에 대해서는, 양산성을 가미한 면내의 편차에 대해 충분히 고려되어 있지 않다. 그러나, 내주석 도금액성에 대해 본 발명자가 상세하게 조사한 결과, 이들 특허문헌에 나타내는 기술에서는, 예를 들어 시판되는 주석 도금액인 롬 앤드 하스 제조의 LT-34 에서의 평가에 있어서 표면 처리가 부분적으로 침식되어, 도금액이 수지와 동박 사이에 스며들어, 밀착성이 저하된다는 문제가 있는 것을 알아내었다.
이와 같이, 동박 위에 폴리이미드계 수지층을 형성하는 플렉시블 프린트 기판용 동박에 대해, 상기의 주석 도금액이 스며드는 문제를 포함하여 종합적으로 문제를 해결하지 않는 한, 양호한 특성을 갖는 동박을 얻고 있다고는 할 수 없다.
일본 공개특허공보 2002-217507호 일본 공개특허공보 소56-155592호 일본 공개특허공보 2005-344174호 일본 공개특허공보 2007-165674호 일본 공개특허공보 2007-7937호
본 발명은 상기와 같은 문제점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 동박과 폴리이미드계 수지층의 접착성 (상태 필 강도, 내열 필 강도) 이 우수하고, 내주석 도금액성을 갖고, 또한 배선의 파인 패턴화가 가능한 플렉시블 프린트 기판에 바람직한 동박을 제공하는 것에 있다.
이상으로부터, 본 발명은
1. 전해 동박 또는 압연 동박으로 이루어지는 동박 위에, 니켈과 아연을 함유하는 도금층 및 당해 니켈과 아연을 함유하는 도금층 위에 크롬 도금층을 구비한 동박으로서, 니켈과 아연을 함유하는 도금층에 있어서의 아연은 0 가의 금속 상태와 2 가의 산화 상태로 이루어지고, 총 아연 중의 금속 아연의 비율이 50 % 이하인 것을 특징으로 하는 동박
2. 니켈과 아연을 함유하는 도금층이, 니켈 및 아연의 합계로 50?1500 ㎍/d㎡ 인 것을 특징으로 하는 상기 1 에 기재된 동박
3. 니켈과 아연을 함유하는 도금층이, 니켈 및 아연의 합계로 100?1000 ㎍/d㎡ 인 것을 특징으로 하는 상기 1 에 기재된 동박
4. 니켈과 아연을 함유하는 도금층 중의 니켈비{니켈량/(니켈량+아연량)}이, 40?80 wt% 인 것을 특징으로 하는 상기 1?3 중 어느 한 항에 기재된 동박
5. 크롬 도금층을 갖는 최표층 위에 추가로 아미노계 알콕시실란 및 테트라알콕시실란의 혼합계 실란 커플링제층을 구비하는 상기 1?4 중 어느 한 항에 기재된 동박
6. XPS 로 측정한 최표층의 아연량이 검출 한계 이하, 혹은 2 at% 이하이고, 동 (同) 최표층의 크롬량이 5?30 at% 인 것을 특징으로 하는 상기 1?5 중 어느 한 항에 기재된 동박
7. XPS 로 측정한 최표층의 아연량이 검출 한계 이하, 혹은 1 at% 이하이고, 동 최표층의 크롬량이 8?30 at% 인 것을 특징으로 하는 상기 1?5 중 어느 한 항에 기재된 동박을 제공한다.
본 발명은, 동박과 폴리이미드계 수지층의 접착성 (상태 필 강도, 내열 필 강도) 이 우수하고, 내주석 도금액성을 갖고, 또한 배선의 파인 패턴화가 가능한 동박을 제공할 수 있다는 우수한 효과를 갖는다.
일반적으로, 전해 동박은, 회전하는 금속제 음극 드럼과, 그 음극 드럼의 거의 하방 절반의 위치에 배치한 그 음극 드럼의 주위를 둘러싸는 불용성 금속 애노드 (양극) 를 사용하고, 상기 음극 드럼과 애노드 사이에 구리 전해액을 유동시키고 또한 이들 사이에 전위를 부여하여 음극 드럼 상에 구리를 전착시켜 소정 두께가 된 상황에서, 그 음극 드럼으로부터 전착시킨 구리를 박리하여 연속적으로 동박이 제조되고 있다.
또, 압연 동박은, 용해 주조한 잉곳을, 여러 번의 압연과 소둔을 반복하여 제조하는 것이다. 이들 전해 동박 또는 압연 동박은, 플렉시블 프린트 기판용 동박으로서 이미 알려진 재료이고, 본원 발명은 이들에 모두 적용할 수 있다.
본원 발명은, 전해 동박 또는 압연 동박으로 이루어지는 동박 위에, 니켈과 아연을 함유하는 도금층 (이하, 「니켈-아연 도금층」이라고 한다) 및 당해 니켈-아연 도금층 위에 크롬 도금층을 구비한 동박이다. 상기와 같이, 이들 피복층을 구비한 동박은 이미 알려져 있다. 그러나, 문제는, 이와 같이 이미 알려진 동박에 대해, 주석 도금을 실시한 경우에, 주석 도금액이 폴리이미드계 수지층과 동박 사이에 스며들어, 동박의 필 강도를 저하시키는 것이다.
주석 도금액이 갖는 높은 침식성에 의해, 표면 처리가 부분적으로라도 침식을 받으면, 회로 박리로 이어질 가능성이 있어, 매우 큰 문제이다.
종래, 이와 같은 현상이 있는 것, 또 이 원인이 어디에 있는가 하는 것에 신경쓴 경우는 없었다. 따라서, 이것을 해결하는 수단을 강구하는 경우도 없었던 것이다. 일반적으로, 전해 동박 또는 압연 동박으로 이루어지는 동박 위에, 니켈-아연 도금층을 형성하는 것이 실시되지만, 본 발명자는, 상기의 문제, 즉 주석 도금액이 스며드는 것이 동박의 표면에 피복한 니켈-아연 도금층에 원인이 있는 것을 알아내었다.
이 니켈-아연 도금층은, 단순한 합금 도금층은 아니다. 니켈-아연 도금층에 있어서의 아연의 화학 상태를 조사하면, 니켈-아연 도금층은, 아연 산화물 및/또는 아연 수산화물과 금속 아연으로 구성되는 것을 알 수 있었다.
이 아연 산화물 및/또는 아연 수산화물과 금속 아연의 비율은, 니켈-아연 도금의 조건을 바꿈으로써 달성할 수 있는 것이다. 하기에 니켈-아연 도금의 조건을 나타내는데, 제시하는 범위이면, 당업자가 실시할 수 있는 것이다. 그러나, 아연 산화물 및/또는 아연 수산화물과 금속 아연의 비율을 조절한다는 의도가 없으면, 정상적으로 달성할 수 없는 것은 말할 필요도 없다. 그것은, 0 가의 금속 상태와 2 가의 산화 상태로 구성되는 총 아연 중의 0 가의 금속 아연의 비율이 주석 도금액이 스며드는 것이 발생하는 직접적인 원인인 것을 지견한다는 것이다.
본 발명자는, 니켈-아연 도금층에 있어서의 아연의 화학 상태, 즉 총 아연 중의 금속 아연의 비율을 50 % 이하로 함으로써, 주석 도금액의 스며듬 발생을 억제할 수 있는 것을 알 수 있었다. 특히, 강산 중에서 니켈-아연 도금함으로써, 도금층 중의 금속 아연비를 낮출 수 있다.
하기의 실시예에 있어서, 구체적으로 설명하는데, 금속 아연의 비율이 50 % 를 초과하면, 주석 도금액의 스며듬 발생을 억제하기 어려워진다. 따라서, 금속 아연의 비율을 50 % 이하로 하는 것이다.
이 경우, 용이하게 이해할 수 있는 것인데, 니켈-아연 도금층에 있어서의 아연 산화물로서 존재하는 것이, 주석 도금액의 스며듬 발생 방지를 위해서는, 바람직한 것을 의미한다. 니켈-아연 도금의 모든 아연의 화학 상태를 아연 산화물로 하는 것은 어렵지만, 금속 아연을 최대한 저감시켜, 10 % 정도, 나아가서는 5 % 정도로까지 저감시키는 것은 가능하다.
그러나, 하기의 실시예에 나타내는 바와 같이, 금속 아연을 최대한 저감시키는 것에 의해 주석 도금액의 스며듬 발생을 억제한다는 효과는, 극한까지 저감시킬 필요는 없는 것을 알아야 한다. 따라서, 니켈-아연 도금의 조건은, 정상 조건의 범위에서, 아연 산화물 및/또는 아연 수산화물과 금속 아연 중의 금속 아연의 비율을 50 % 이하로 하는 조건으로 조절함으로써, 본원 발명의 아연의 화학 상태를 달성할 수 있다.
본원 발명은, 추가로 니켈-아연 도금층이, 니켈 및 아연의 합계로 50?1500 ㎍/d㎡ 인 것, 나아가서는, 니켈-아연 도금층이, 니켈 및 아연의 합계로 100?1000 ㎍/d㎡ 인 것이 바람직하다. 본원 발명에 있어서는, 니켈-아연 도금층이 존재하는 것이 필수의 요건이다.
니켈-아연 도금층은, 통상적인 양이어도 되지만, 이 도금층의 양이 50 ㎍/d㎡ 미만이면 전체량으로서의 도금의 효과가 없어져, 필연적으로 니켈-아연 도금층이 갖는 상태 필 강도, 내열 필 강도, 내약품성, 또한 내주석 도금성이 열등한 결과가 되기 때문이다.
또, 과잉으로 존재할 필요도 없다. 과잉으로 존재해도 효과가 포화되어, 비용이 높아질 뿐이다. 이 의미로부터, 1500 ㎍/d㎡ 를 상한으로 하는 것이 바람직하다고 할 수 있다.
또한 본원 발명은, 니켈-아연 도금층 중의 니켈비를 40?80 wt% 로 하는 것이 바람직하다. 니켈비가 40 wt% 미만에서는, 내약품성 및 내열성이 저하되고, 또 니켈비가 80 wt% 를 초과하면, 회로를 형성할 때에, 에칭성 (파인 에칭성) 이 나빠지므로, 상한을 80 wt% 로 하는 것이 바람직하다고 할 수 있다.
또한, 니켈비가 90 wt% 를 초과하게 되면, 내열성도 저하된다. 이것은, 니켈비가 증가하면, 상대적으로 아연량이 감소하여, 아연이 갖는 내열성을 저하시킨다는 것에서 기인하는 것으로 생각된다. 따라서, 이들의 점을 감안하여, 니켈 비율을 결정하는 것이 바람직하다.
또한 본원 발명은, 전해 동박 또는 압연 동박으로 이루어지는 동박 위에, 니켈과 아연을 함유하는 도금층 및 당해 니켈과 아연을 함유하는 도금층 위에 크롬 도금층을 구비하고, 추가로 상기 크롬 도금층을 갖는 최표층 위에, 추가로 아미노계 알콕시실란 및 테트라알콕시실란의 혼합계 실란 커플링제층을 형성한 동박을 제공한다.
이 아미노계 알콕시실란 및 테트라알콕시실란의 혼합계 실란 커플링제층에 의해 여러가지 폴리이미드계 수지에 대한 밀착성을 얻는 것이 가능해진다.
또한 본원 발명은, XPS 로 측정한 최표층의 금속 아연량이 2 at% 이하이고, 동 최표층의 크롬량이 5?30 at% 인 것, 나아가서는 XPS 로 측정한 최표층의 금속 아연량이 1 at% 이하이고, 동 최표층의 크롬량이 8?30 at% 인 동박을 제공한다. 아연량은, 2 at% 를 초과하면, 상태 필 강도가 저하되므로, 상기의 수치를 상한으로 하는 것이 바람직하다.
또, 내주석 도금액성을 위해서는, 최표층의 금속 아연량은 가능한 한 적은 것이 바람직하다. 가능하면 0 % 인 것이 좋지만, 실제상 0.01 at% 정도로 약간의 존재한다. 최표층의 금속 아연량이면, 내주석 도금액성에 유효하다.
크롬 도금층을 형성한 최표층에는, 당연히 크롬이 많이 존재하는 것이지만, 이외에도, 산소, 탄소, 질소, 니켈, 구리, 아연이 존재한다. 적당한 크롬량과 아연량은, 상태 필 강도의 향상에 효과가 있다. 상기 범위는, 그 양을 나타내는 것이다.
상기와 같이, 크롬량은, 상태 필 강도의 향상에 효과가 있고, 특별히 상한은 없지만, 제작상 40 % 가 한도이다. 통상 크롬량을 5?30 at% 로 하는 것이 바람직하다고 할 수 있다. 또, 크롬의 존재는, 니켈-아연 도금층만큼의 효과를 갖는 것은 아니지만, 내주석 도금액성에도 유효하다.
크롬 도금층을 형성한 최표층은, 그 크롬 도금층의 정도에 따라서도 상이하지만, XPS 에 의한 측정 깊이에서는, 수 ㎚ (2?3 ㎚) 정도이다. 이와 같이 막 두께가 매우 얇기 때문에, 막 두께 측정은 매우 어렵지만, 이 막은 반드시 균일한 막이라고는 할 수 없고, 다수의 미소한 구멍이 존재하는 것으로 상정된다.
따라서, 최표층은, 반드시 크롬만이 존재하는 것만이 아니라, 그 하지 (下地) 가 되는 니켈-아연 도금층의 성분이, 구멍을 통해 노출되어 있는 상태인 것으로 생각된다. 따라서, 최표층은, 크롬, 아연, 니켈, 구리, 이들의 산화물이 존재하는 상태인 것으로 예상된다.
일반적으로, 표면 거침도 10 점 평균 거침도 (Rz) 가 2.5 ㎛ 이하인 전해 동박을 사용하는 것이 바람직하지만, 특히 이 조건에 제한될 필요는 없다. 미소한 요철이 있는 조면 (粗面) (매트면) 또는 광택면 모두 본 발명의 동박에 적용할 수 있다. 또, 압연 동박은 제조 공정의 특징으로부터 평활성이 우수한 표면을 가지므로, 본 발명에 동일하게 적용할 수 있다.
일반적으로, 동박의 표면 거침도를 1.5 ㎛ 이하로, 나아가서는 1.0 ㎛ 이하로 함으로써, 높은 에칭 정밀도를 얻을 수 있다. 즉 에칭 정밀도를 높이기 위해서는, 원 동박의 표면 거침도를 보다 작게 하는 것이 바람직하다고 할 수 있다. 통상, 조화 처리는 불필요하다.
이와 같은 관점에서, 압연 동박 또는 전해 동박의 광택면이 바람직하다. 그러나, 상기와 같이 전해 동박의 조면을 상기 조건, 즉 표면 거침도를 1.5 ㎛ 이하로 할 수도 있고, 따라서, 조면을 사용할 수도 있다.
전해 동박 및 압연 동박은 연속적으로 제조되어 코일에 감겨지지만, 상기와 같이 하여 얻은 동박은, 그 후 추가로 본 발명의 전기 화학적 혹은 화학적 또는 수지 등의 표면 처리 또는 피복 처리 (코팅) 를 실시하여 프린트 배선판 등에 사용할 수 있다.
동박의 두께는 고밀도 배선으로서 사용하기 위해서, 18 ㎛ 이하, 나아가서는 3?12 ㎛ 의 두께인 것이 요구되고 있지만, 본 발명의 동박 처리는, 이와 같은 두께에 제한없이 적용할 수 있고, 또한 극박박 또는 두꺼운 동박에 있어서도 동일하게 적용할 수 있다.
또, 본 발명에서는 니켈-아연 도금을 내열층으로 했지만, 아연의 화학 상태가 제어된 피막 중에 코발트나 몰리브덴, 인, 붕소, 텅스텐 등을 첨가하여 이들 비율을 제어함으로써도 본 발명과 동일한 효과가 얻어질 것으로 기대된다. 이들은, 프린트 배선 기판의 동박의 용도에 따라 적절히 선택되는 것이며, 본 발명은 이들을 모두 포함한다.
폴리이미드 수지층을 형성하는 수단으로는, 특별히 제한되는 것은 아니지만, 예를 들어 원료로서 폴리아믹산 바니시 (방향족 디아민류와 방향족 산2무수물을 용액 상태로 부가 중합시켜 얻어지는 폴리아믹산을 함유하는 혼합물) 를 사용할 수 있다.
이 폴리아믹산 바니시를, 본 발명의 전해 동박 또는 압연 동박 위에 도포하고, 추가로 건조시켜 폴리이미드 전구체층으로서의 폴리아믹산층을 형성한다. 얻어진 폴리아믹산층을, 질소 등의 불활성 분위기하에서 300 ℃?400 ℃ 로 가열하여 이미드화하여, 폴리이미드계 수지층을 형성한다.
폴리이미드계 수지층의 두께는 특별히 한정되지 않지만, 통상 10?50 ㎛ 로 한다. 또, 폴리아믹산 바니시에는, 필요에 따라 종래 공지된 첨가제를 배합해도 된다. 이와 같이 하여 얻어지는 플렉시블 프린트 기판에 있어서는, 본 발명의 전해 동박 또는 압연 동박과 폴리이미드계 수지층의 접착 강도가 양호한 것이 된다.
전해 동박 및 압연 동박을 사용하고, 이들 전해 동박 또는 압연 동박 위에, 본 발명의 니켈-아연 도금층과 크롬 도금층을 형성한다. 전기 화학적 처리액의 예를 나타내면, 다음과 같다.
(니켈-아연 도금액 조성과 도금 조건 1)
Ni:10?40 g/ℓ
Zn: 0.5?7 g/ℓ
H2SO4:2?20 g/ℓ
욕 온도:상온?65 ℃
전류 밀도 Dk:10?50 A/d㎡
도금 시간:1?4 초
(니켈-아연 도금액 조성과 도금 조건 2)
Ni:10?40 g/ℓ
Zn:0.5?20 g/ℓ
pH:3.0?4.0
욕 온도:상온?65 ℃
전류 밀도 Dk:1?15 A/d㎡
도금 시간:1?4 초
(코발트-몰리브덴 도금액 조성과 도금 조건)
Co:10?40 g/ℓ
Mo:10?40 g/ℓ
pH:4.0?5.0
욕 온도:상온?40 ℃
전류 밀도 Dk:1?15 A/d㎡
도금 시간:1~10 초
(크롬 도금액 조성과 도금 조건)
CrO3:200?250 g/ℓ(실시예?비교예에서는 250 g/ℓ)
H2SO4:2?3 g/ℓ(실시예?비교예에서는 2.5 g/ℓ)
욕 온도:50?60 ℃ (실시예?비교예에서는 55 ℃)
도금액에는 필요에 따라, 종래 공지된 첨가제 중크롬산 나트륨이나 중크롬산 칼륨, 3 가의 크롬염, 규불화 나트륨 등을 배합해도 된다.
(커플링제 조성)
아미노계 실란 커플링제:0.2?1.2 vol%
예를 들어, γ-아미노프로필트리에톡시실란이나 N-β(아미노에틸)γ-아미노 프로필트리메톡시실란 등.
테트라알콕시실란:0.2?0.6 vol%
예를 들어, TEOS (테트라에톡시실란) 등.
[시험 방법]
(수지 조성)
폴리이미드:우베 코산 제조 (U 바니시 A, 수지 두께:30 ㎛)
(필 강도 시험)
상태 필 강도:폭 3 ㎜, 막 두께 9 ㎛ 동박의 180°박리 시험
에이징 후의 필 강도:150 ℃, 7 일간의 에이징 후, 필 강도 측정
(주석 도금액 스며듬성 시험)
주석 도금액:롬 앤드 하스 제조 LT-34
70 ℃, 5 분 침지 후, 침식량을 측정
(XPS 해석)
Kratos 제조 AXIS-HS 에 의해 측정하였다. 재료를 스퍼터링하여 계속 파나가면서 XPS 측정했는데, 본 발명에서는 스퍼터링하기 전의 최표면의 측정값에 주목하였다.
실시예
다음으로, 실시예에 기초하여 설명한다. 또한, 본 실시예는 바람직한 일례를 나타내는 것으로, 본 발명은 이들 실시예에 한정되는 것은 아니다. 따라서, 본 발명의 기술 사상에 포함되는 변형, 다른 실시예 또는 양태는 모두 본 발명에 포함된다.
또한, 본 발명과의 대비를 위해서, 비교예를 게재하였다.
(실시예 1)
동박으로서 표면 거침도 Rz 0.7 ㎛ 인 18 ㎛ 의 압연 동박을 사용하였다. 이 압연 동박을, 탈지 및 수세 처리, 계속해서 산세?수세 처리한 후, 상기 니켈-아연 도금의 조건에서 도금을 실시하였다. 상기에 나타낸 Ni-Zn 도금 1 의 조건에서 니켈-아연 도금을 실시하고, 추가로 상기의 조건에서 크롬 도금층을 형성하여, 추가로 아미노계 및 TEOS 의 혼합계 실란 커플링제층을 형성하였다. 그 결과, Ni 량:65 ㎍/d㎡, Zn 량:60 ㎍/d㎡, 니켈-아연 도금층에 있어서의 총 아연 중의 금속 아연의 비율:45 %, 니켈-아연 도금층에 있어서의 Ni 비:52 wt%, XPS 로 측정한 최표층의 아연량:1 at%, 동 최표층의 크롬량:8 at% 가 되었다.
이와 같이 하여 제조한 동박을, 상기의 조건에서, 상태 필 강도의 측정, 에이징 후의 필 강도 유지율, 및 주석 도금액이 스며드는 양을 측정하였다. 이 결과를 표 1 에 나타낸다.
Figure pct00001
상기 표 1 에 나타내는 바와 같이, 상태 필 강도는 0.9 kN/m, 에이징 후의 필 강도 유지율은 >80 %, 주석 도금액이 스며드는 양은 <1 ㎛ 였다.
본 실시예 1 에 있어서의 상기의 시험 결과에서는, 폴리이미드계 수지층과의 접착성 (상태 필 강도, 내열 필 강도), 내주석 도금액성이 모두 우수하였다. 또, 표에는 나타내지 않지만, 에칭성도 우수하였다.
(실시예 2)
동박으로서 표면 거침도 Rz 0.7 ㎛ 인 18 ㎛ 의 압연 동박을 사용하였다. 이 압연 동박을, 탈지 및 수세 처리, 계속해서 산세?수세 처리한 후, 상기 니켈-아연 도금의 조건에서 도금을 실시하였다. 상기에 나타낸 Ni-Zn 도금 1 의 조건에서 니켈-아연 도금을 실시하고, 추가로 상기의 조건에서 크롬 도금층을 형성하고, 추가로 아미노계 및 TEOS 의 혼합계 실란 커플링제층을 형성하였다. 그 결과, Ni 량: 80 ㎍/d㎡, Zn 량:65 ㎍/d㎡, 니켈-아연 도금층에 있어서의 총 아연 중의 금속 아연의 비율:40 %, 니켈-아연 도금층에 있어서의 Ni 비:55 wt%, XPS 로 측정한 최표층의 아연량:1.2 at%, 동 최표층의 크롬량:9 at% 가 되었다.
이와 같이 하여 제조한 동박을, 상기의 조건에서, 상태 필 강도의 측정, 에이징 후의 필 강도 유지율, 및 주석 도금액이 스며드는 양을 측정하였다. 이 결과를 표 1 에 나타낸다.
상기 표 1 에 나타내는 바와 같이, 상태 필 강도는 0.9 kN/m, 에이징 후의 필 강도 유지율은 >80 %, 주석 도금액이 스며드는 양은 <1 ㎛ 였다.
본 실시예 2 에 있어서의 상기의 시험 결과에서는, 폴리이미드계 수지층과의 접착성 (상태 필 강도, 내열 필 강도), 내주석 도금액성이 모두 우수하였다. 또, 표에는 나타내지 않지만, 에칭성도 우수하였다.
(실시예 3)
동박으로서 표면 거침도 Rz 0.7 ㎛ 인 18 ㎛ 의 전해 동박을 사용하였다. 이 전해 동박을, 탈지 및 수세 처리, 계속해서 산세?수세 처리한 후, 상기 니켈-아연 도금의 조건에서 도금을 실시하였다. 상기에 나타낸 Ni-Zn 도금 1 의 조건에서 니켈-아연 도금을 실시하고, 추가로 상기의 조건에서 크롬 도금층을 형성하고, 추가로 아미노계 및 TEOS 의 혼합계 실란 커플링제층을 형성하였다. 그 결과, Ni 량:55 ㎍/d㎡, Zn 량:80 ㎍/d㎡, 니켈-아연 도금층에 있어서의 총 아연 중의 금속 아연의 비율:35 %, 니켈-아연 도금층에 있어서의 Ni 비:41 wt%, XPS 로 측정한 최표층의 아연량:1.2 at%, 동 최표층의 크롬량:8 at% 가 되었다.
이 니켈-아연 도금한 동박에, 상기의 조건에서 크롬 도금층을 형성하고, 추가로 아미노계 및 TEOS 의 혼합계 실란 커플링제층을 형성하였다.
이와 같이 하여 제조한 동박을, 상기의 조건에서, 상태 필 강도의 측정, 에이징 후의 필 강도 유지율, 및 주석 도금액이 스며드는 양을 측정하였다. 이 결과를 표 1 에 나타낸다.
상기 표 1 에 나타내는 바와 같이, 상태 필 강도는 0.8 kN/m, 에이징 후의 필 강도 유지율은 >80 %, 주석 도금액이 스며드는 양은 <1 ㎛ 였다.
본 실시예 3 에 있어서의 상기의 시험 결과에서는, 폴리이미드계 수지층과의 접착성 (상태 필 강도, 내열 필 강도), 내주석 도금액성이 모두 우수하였다. 또, 표에는 나타내지 않지만, 에칭성도 우수하였다.
(실시예 4)
동박으로서 표면 거침도 Rz 0.7 ㎛ 인 18 ㎛ 의 압연 동박을 사용하였다. 이 압연 동박을, 탈지 및 수세 처리, 계속해서 산세?수세 처리한 후, 상기 니켈-아연 도금의 조건에서 도금을 실시하였다. 상기에 나타낸 Ni-Zn 도금 1 의 조건에서 니켈-아연 도금을 실시하고, 추가로 상기의 조건에서 크롬 도금층을 형성하고, 추가로 아미노계 및 TEOS 의 혼합계 실란 커플링제층을 형성하였다. 그 결과, Ni 량:220 ㎍/d㎡, Zn 량:300 ㎍/d㎡, 니켈-아연 도금층에 있어서의 총 아연 중의 금속 아연의 비율:12 %, 니켈-아연 도금층에 있어서의 Ni 비:42 wt%, XPS 로 측정한 최표층의 아연량:1.9 at%, 동 최표층의 크롬량:8 at% 가 되었다.
이와 같이 하여 제조한 동박을, 상기의 조건에서, 상태 필 강도의 측정, 에이징 후의 필 강도 유지율, 및 주석 도금액이 스며드는 양을 측정하였다. 이 결과를 표 1 에 나타낸다.
상기 표 1 에 나타내는 바와 같이, 상태 필 강도는 0.7 kN/m, 에이징 후의 필 강도 유지율은 >80 %, 주석 도금액이 스며드는 양은 <1 ㎛ 였다.
본 실시예 4 에 있어서의 상기의 시험 결과에서는, 폴리이미드계 수지층과의 접착성 (상태 필 강도, 내열 필 강도), 내주석 도금액성이 모두 우수하였다. 또, 표에는 나타내지 않지만, 에칭성도 우수하였다.
(실시예 5)
동박으로서 표면 거침도 Rz 0.7 ㎛ 인 18 ㎛ 의 압연 동박을 사용하였다. 이 압연 동박을, 탈지 및 수세 처리, 계속해서 산세?수세 처리한 후, 상기 니켈-아연 도금의 조건에서 도금을 실시하였다. 상기에 나타낸 Ni-Zn 도금 1 조건에서 니켈-아연 도금을 실시하고, 추가로 상기의 조건에서 크롬 도금층을 형성하고, 추가로 아미노계 및 TEOS 의 혼합계 실란 커플링제층을 형성하였다. 그 결과, Ni 량:300 ㎍/d㎡, Zn 량:80 ㎍/d㎡, 니켈-아연 도금층에 있어서의 총 아연 중의 금속 아연의 비율:45 %, 니켈-아연 도금층에 있어서의 Ni 비:79 wt%, XPS 로 측정한 최표층의 아연량:0.8 at%, 동 최표층의 크롬량:10 at% 가 되었다.
이와 같이 하여 제조한 동박을, 상기의 조건에서, 상태 필 강도의 측정, 에이징 후의 필 강도 유지율, 및 주석 도금액이 스며드는 양을 측정하였다. 이 결과를 표 1 에 나타낸다.
상기 표 1 에 나타내는 바와 같이, 상태 필 강도는 0.9 kN/m, 에이징 후의 필 강도 유지율은 >80 %, 주석 도금액이 스며드는 양은 <1 ㎛ 였다.
본 실시예 5 에 있어서의 상기의 시험 결과에서는, 폴리이미드계 수지층과의 접착성 (상태 필 강도, 내열 필 강도), 내주석 도금액성이 모두 우수하였다. 또, 표에는 나타내지 않지만, 에칭성도 우수하였다.
(실시예 6)
동박으로서 표면 거침도 Rz 0.7 ㎛ 인 18 ㎛ 의 압연 동박을 사용하였다. 이 압연 동박을, 탈지 및 수세 처리, 계속해서 산세?수세 처리한 후, 상기 니켈-아연 도금의 조건에서 도금을 실시하였다. 상기에 나타낸 Ni-Zn 도금 1 의 조건에서 니켈-아연 도금을 실시하고, 추가로 상기의 조건에서 크롬 도금층을 형성하고, 추가로 아미노계 및 TEOS 의 혼합계 실란 커플링제층을 형성하였다. 그 결과, Ni 량:110 ㎍/d㎡, Zn 량:110 ㎍/d㎡, 니켈-아연 도금층에 있어서의 총 아연 중의 금속 아연의 비율:40 %, 니켈-아연 도금층에 있어서의 Ni 비:50 wt%, XPS 로 측정한 최표층의 아연량:0.1 at%, 동 최표층의 크롬량:23 at% 가 되었다.
이와 같이 하여 제조한 동박을, 상기의 조건에서, 상태 필 강도의 측정, 에이징 후의 필 강도 유지율, 및 주석 도금액이 스며드는 양을 측정하였다. 이 결과를 표 1 에 나타낸다.
상기 표 1 에 나타내는 바와 같이, 상태 필 강도는 1.3 kN/m, 에이징 후의 필 강도 유지율은 >80 %, 주석 도금액이 스며드는 양은 <1 ㎛ 였다.
본 실시예 6 에 있어서의 상기의 시험 결과에서는, 폴리이미드계 수지층과의 접착성 (상태 필 강도, 내열 필 강도), 내주석 도금액성이 모두 우수하였다. 또, 표에는 나타내지 않지만, 에칭성도 우수하였다.
(실시예 7)
동박으로서 표면 거침도 Rz 0.7 ㎛ 인 18 ㎛ 의 압연 동박을 사용하였다. 이 압연 동박을, 탈지 및 수세 처리, 계속해서 산세?수세 처리한 후, 상기 니켈-아연 도금의 조건에서 도금을 실시하였다. 상기에 나타낸 Ni-Zn 도금 1 의 조건에서 니켈-아연 도금을 실시하고, 추가로 상기의 조건에서 크롬 도금층을 형성하고, 추가로 아미노계 및 TEOS 의 혼합계 실란 커플링제층을 형성하였다. 그 결과, Ni 량:700 ㎍/d㎡, Zn 량:300 ㎍/d㎡, 니켈-아연 도금층에 있어서의 총 아연 중의 금속 아연의 비율:30 %, 니켈-아연 도금층에 있어서의 Ni 비:70 wt%, XPS 로 측정한 최표층의 아연량:0.2 at%, 동 최표층의 크롬량:20 at% 가 되었다.
이와 같이 하여 제조한 동박을, 상기의 조건에서, 상태 필 강도의 측정, 에이징 후의 필 강도 유지율, 및 주석 도금액이 스며드는 양을 측정하였다.
이 결과를 표 1 에 나타낸다.
상기 표 1 에 나타내는 바와 같이, 상태 필 강도는 1.2 kN/m, 에이징 후의 필 강도 유지율은 >80 %, 주석 도금액이 스며드는 양은 <1 ㎛ 였다.
본 실시예 7 에 있어서의 상기의 시험 결과에서는, 폴리이미드계 수지층과의 접착성 (상태 필 강도, 내열 필 강도), 내주석 도금액성이 모두 우수하였다. 또, 표에는 나타내지 않지만, 에칭성도 우수하였다.
(실시예 8)
동박으로서 표면 거침도 Rz 0.7 ㎛ 인 18 ㎛ 의 전해 동박을 사용하였다. 이 전해 동박을, 탈지 및 수세 처리, 계속해서 산세?수세 처리한 후, 상기 니켈-아연 도금의 조건에서 도금을 실시하였다. 상기에 나타낸 Ni-Zn 도금 1 의 조건에서 니켈-아연 도금을 실시하고, 추가로 상기의 조건에서 크롬 도금층을 형성하고, 추가로 아미노계 및 TEOS 의 혼합계 실란 커플링제층을 형성하였다. 그 결과, Ni 량:650 ㎍/d㎡, Zn 량:350 ㎍/d㎡, 니켈-아연 도금층에 있어서의 총 아연 중의 금속 아연의 비율:20 %, 니켈-아연 도금층에 있어서의 Ni 비:65 wt%, XPS 로 측정한 최표층의 아연량:1 at%, 동 최표층의 크롬량:20 at% 가 되었다.
이와 같이 하여 제조한 동박을, 상기의 조건에서, 상태 필 강도의 측정, 에이징 후의 필 강도 유지율, 및 주석 도금액이 스며드는 양을 측정하였다. 이 결과를 표 1 에 나타낸다.
상기 표 1 에 나타내는 바와 같이, 상태 필 강도는 1.2 kN/m, 에이징 후의 필 강도 유지율은 >80 %, 주석 도금액이 스며드는 양은 <1 ㎛ 였다.
본 실시예 8 에 있어서의 상기의 시험 결과에서는, 폴리이미드계 수지층과의 접착성 (상태 필 강도, 내열 필 강도), 내주석 도금액성이 모두 우수하였다. 또, 표에는 나타내지 않지만, 에칭성도 우수하였다.
(비교예 1)
동박으로서 표면 거침도 Rz 0.7 ㎛ 인 18 ㎛ 의 압연 동박을 사용하였다. 이 압연 동박을, 탈지 및 수세 처리, 계속해서 산세?수세 처리한 후, 상기 니켈-아연 도금의 조건에서 도금을 실시하였다. 상기에 나타낸 Ni-Zn 도금 2 의 조건에서 니켈-아연 도금을 실시하고, 추가로 상기의 조건에서 크롬 도금층을 형성하고, 추가로 아미노계 및 TEOS 의 혼합계 실란 커플링제층을 형성하였다. 그 결과, Ni 량:200 ㎍/d㎡, Zn 량:200 ㎍/d㎡, 니켈-아연 도금층에 있어서의 총 아연 중의 금속 아연의 비율:80 %, 니켈-아연 도금층에 있어서의 Ni 비:50 wt%, XPS 로 측정한 최표층의 아연량:6 at%, 동 최표층의 크롬량:2 at% 가 되었다.
이와 같이 하여 제조한 동박을, 상기의 조건에서, 상태 필 강도의 측정, 에이징 후의 필 강도 유지율, 및 주석 도금액이 스며드는 양을 측정하였다. 이 결과를 표 2 에 나타낸다.
상기 표 2 에 나타내는 바와 같이, 상태 필 강도는 0.2 kN/m, 에이징 후의 필 강도 유지율은 >80 %, 주석 도금액이 스며드는 양은 >2 ㎛ 였다.
비교예 1 에 있어서의 상기의 시험 결과에서는, 폴리이미드계 수지층과의 접착성 (상태 필 강도, 내열 필 강도) 이 나쁘고, 내주석 도금액성이 모두 나빴다.
Figure pct00002
(비교예 2)
동박으로서 표면 거침도 Rz 0.7 ㎛ 인 18 ㎛ 의 압연 동박을 사용하였다. 이 압연 동박을, 탈지 및 수세 처리, 계속해서 산세?수세 처리한 후, 상기 니켈-아연 도금의 조건에서 도금을 실시하였다. 상기에 나타낸 Ni-Zn 도금 2 의 조건에서 니켈-아연 도금을 실시하고, 추가로 상기의 조건에서 크롬 도금층을 형성하고, 추가로 아미노계 및 TEOS 의 혼합계 실란 커플링제층을 형성하였다. 그 결과, Ni 량:200 ㎍/d㎡, Zn 량:0 ㎍/d㎡, 니켈-아연 도금층에 있어서의 총 아연 중의 금속 아연의 비율:-%, 니켈-아연 도금층에 있어서의 Ni 비:100 wt%, XPS 로 측정한 최표층의 아연량:0 at%, 동 최표층의 크롬량:3 at% 가 되었다.
이와 같이 하여 제조한 동박을, 상기의 조건에서, 상태 필 강도의 측정, 에이징 후의 필 강도 유지율, 및 주석 도금액이 스며드는 양을 측정하였다. 이 결과를 표 2 에 나타낸다.
상기 표 2 에 나타내는 바와 같이, 상태 필 강도는 0.7 kN/m, 에이징 후의 필 강도 유지율은 40 %, 주석 도금액이 스며드는 양은 <1 ㎛ 였다.
비교예 2 에 있어서의 상기의 시험 결과에서는, 폴리이미드계 수지층과의 접착성 (내열 필 강도) 이 나빴다.
(비교예 3)
동박으로서 표면 거침도 Rz 0.7 ㎛ 인 18 ㎛ 의 전해 동박을 사용하였다. 이 전해 동박을, 탈지 및 수세 처리, 계속해서 산세?수세 처리한 후, 상기 니켈-아연 도금의 조건에서 도금을 실시하였다. 상기에 나타낸 Ni-Zn 도금 2 의 조건에서 니켈-아연 도금을 실시하고, 추가로 상기의 조건에서 크롬 도금층을 형성하고, 추가로 아미노계 및 TEOS 의 혼합계 실란 커플링제층을 형성하였다. 그 결과, Ni 량:370 ㎍/d㎡, Zn 량:80 ㎍/d㎡, 니켈-아연 도금층에 있어서의 총 아연 중의 금속 아연의 비율:90 %, 니켈-아연 도금층에 있어서의 Ni 비:82 wt%, XPS 로 측정한 최표층의 아연량:0.6 at%, 동 최표층의 크롬량:4 at% 가 되었다.
이와 같이 하여 제조한 동박을, 상기의 조건에서, 상태 필 강도의 측정, 에이징 후의 필 강도 유지율, 및 주석 도금액이 스며드는 양을 측정하였다. 이 결과를 표 2 에 나타낸다.
상기 표 2 에 나타내는 바와 같이, 상태 필 강도는 0.5 kN/m, 에이징 후의 필 강도 유지율은 >80 %, 주석 도금액이 스며드는 양은 >2 ㎛ 였다.
비교예 3 에 있어서의 상기의 시험 결과에서는, 폴리이미드계 수지층과의 접착성 (상태 필 강도, 내열 필 강도) 이 나쁘고, 내주석 도금액성이 모두 나빴다.
(비교예 4)
동박으로서 표면 거침도 Rz 0.7 ㎛ 인 18 ㎛ 의 전해 동박을 사용하였다. 이 전해 동박을, 탈지 및 수세 처리, 계속해서 산세?수세 처리한 후, 상기 니켈-아연 도금의 조건에서 도금을 실시하였다. 상기에 나타낸 Ni-Zn 도금 2 의 조건에서 니켈-아연 도금을 실시하고, 추가로 상기의 조건에서 크롬 도금층을 형성하고, 추가로 아미노계 및 TEOS 의 혼합계 실란 커플링제층을 형성하였다. 그 결과, Ni 량:200 ㎍/d㎡, Zn 량:20 ㎍/d㎡, 니켈-아연 도금층에 있어서의 총 아연 중의 금속 아연의 비율:70 %, 니켈-아연 도금층에 있어서의 Ni 비:91 wt%, XPS 로 측정한 최표층의 아연량:0.3 at%, 동 최표층의 크롬량:3 at% 가 되었다.
이와 같이 하여 제조한 동박을, 상기의 조건에서, 상태 필 강도의 측정, 에이징 후의 필 강도 유지율, 및 주석 도금액이 스며드는 양을 측정하였다. 이 결과를 표 2 에 나타낸다.
상기 표 2 에 나타내는 바와 같이, 상태 필 강도는 0.3 kN/m, 에이징 후의 필 강도 유지율은 >80 %, 주석 도금액이 스며드는 양은 >2 ㎛ 였다.
비교예 4 에 있어서의 상기의 시험 결과에서는, 폴리이미드계 수지층과의 접착성 (상태 필 강도, 내열 필 강도) 이 나쁘고, 내주석 도금액성이 모두 나빴다.
(비교예 5)
동박으로서 표면 거침도 Rz 0.7 ㎛ 인 18 ㎛ 의 전해 동박을 사용하였다. 이 전해 동박을, 탈지 및 수세 처리, 계속해서 산세?수세 처리한 후, 코발트-몰리브덴 합금 도금을 실시하였다. 상기에 나타낸 Co-Mo 도금의 조건에서, 코발트-몰리브덴 합금 도금을 실시하고, 추가로 상기의 조건에서 크롬 도금층을 형성하고, 추가로 아미노계 및 TEOS 의 혼합계 실란 커플링제층을 형성하였다. 그 결과, Co 량:440 ㎍/d㎡, Mo 량:290 ㎍/d㎡, XPS 로 측정한 최표층의 크롬량:1 at% 가 되었다.
이와 같이 하여 제조한 동박을, 상기의 조건에서, 상태 필 강도의 측정, 에이징 후의 필 강도 유지율, 및 주석 도금액이 스며드는 양을 측정하였다. 이 결과를 표 2 에 나타낸다.
상기 표 2 에 나타내는 바와 같이, 상태 필 강도는 0.4 kN/m, 에이징 후의 필 강도 유지율은 >80 %, 주석 도금액이 스며드는 양은 >2 ㎛ 였다.
비교예 5 에 있어서의 상기의 시험 결과에서는, 폴리이미드계 수지층과의 접착성 (상태 필 강도, 내열 필 강도) 이 나쁘고, 내주석 도금액성이 모두 나빴다.
산업상 이용가능성
본 발명은, 동박과 폴리이미드계 수지층의 접착성 (상태 필 강도, 내열 필 강도) 이 우수하고, 내주석 도금액성을 갖고, 또한 배선의 파인 패턴화가 가능한 동박을 제공할 수 있고, 폴리이미드계 수지층을 형성하는 플렉시블 프린트 기판용 동박으로서 유용하다.

Claims (7)

  1. 전해 동박 또는 압연 동박으로 이루어지는 동박 위에, 니켈과 아연을 함유하는 도금층 및 당해 니켈과 아연을 함유하는 도금층 위에 크롬 도금층을 구비한 동박으로서, 니켈과 아연을 함유하는 도금층에 있어서의 아연은 0 가의 금속 상태와 2 가의 산화 상태로 이루어지고, 총 아연 중의 0 가의 금속 상태의 아연의 비율이 50 % 이하인 것을 특징으로 하는 동박.
  2. 제 1 항에 있어서,
    니켈과 아연을 함유하는 도금층이, 니켈 및 아연의 합계로 50?1500 ㎍/d㎡ 인 것을 특징으로 하는 동박.
  3. 제 1 항에 있어서,
    니켈과 아연을 함유하는 도금층이, 니켈 및 아연의 합계로 100?1000 ㎍/d㎡ 인 것을 특징으로 하는 동박.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    니켈과 아연을 함유하는 도금층 중의 니켈비{니켈량/(니켈량+아연량)}이, 40?80 wt% 인 것을 특징으로 하는 동박.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    크롬 도금층을 갖는 최표층 위에 추가로 아미노계 알콕시실란 및 테트라알콕시실란의 혼합계 실란 커플링제층을 구비하는 동박.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    XPS 로 측정한 최표층의 아연량이 검출 한계 이하, 혹은 2 at% 이하이고, 동 최표층의 크롬량이 5?30 at% 인 것을 특징으로 하는 동박.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    XPS 로 측정한 최표층의 아연량이 검출 한계 이하, 혹은 1 at% 이하이고, 동 최표층의 크롬량이 8?30 at% 인 것을 특징으로 하는 동박.
KR1020117028940A 2009-06-19 2010-06-07 동박 및 그 제조 방법 KR101343667B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009146046 2009-06-19
JPJP-P-2009-146046 2009-06-19
PCT/JP2010/059602 WO2010147013A1 (ja) 2009-06-19 2010-06-07 銅箔及びその製造方法

Publications (2)

Publication Number Publication Date
KR20120023744A true KR20120023744A (ko) 2012-03-13
KR101343667B1 KR101343667B1 (ko) 2013-12-20

Family

ID=43356334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117028940A KR101343667B1 (ko) 2009-06-19 2010-06-07 동박 및 그 제조 방법

Country Status (8)

Country Link
US (1) US20120135266A1 (ko)
EP (1) EP2444530A4 (ko)
JP (1) JP5399489B2 (ko)
KR (1) KR101343667B1 (ko)
CN (1) CN102803575B (ko)
MY (1) MY159142A (ko)
TW (1) TWI484072B (ko)
WO (1) WO2010147013A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200144135A (ko) * 2018-04-27 2020-12-28 제이엑스금속주식회사 표면 처리 구리박, 동장 적층판 및 프린트 배선판

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4955105B2 (ja) 2008-12-26 2012-06-20 Jx日鉱日石金属株式会社 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法
KR101328235B1 (ko) 2010-05-07 2013-11-14 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 인쇄 회로용 동박
CN106028638B (zh) 2010-09-27 2019-09-03 吉坤日矿日石金属株式会社 印刷电路板用铜箔、其制造方法以及印刷电路板
WO2012132576A1 (ja) 2011-03-25 2012-10-04 Jx日鉱日石金属株式会社 粗化処理面を備えた圧延銅又は銅合金箔
TWI631049B (zh) 2013-05-07 2018-08-01 康寧公司 製造3d玻璃蓋的方法以及用於估計3d玻璃蓋的形狀之電腦實施方法
JP5470487B1 (ja) * 2013-05-29 2014-04-16 Jx日鉱日石金属株式会社 銅箔、それを用いた半導体パッケージ用銅張積層体、プリント配線板、プリント回路板、樹脂基材、回路の形成方法、セミアディティブ工法、半導体パッケージ用回路形成基板及び半導体パッケージ
EP3112502B1 (en) * 2015-06-30 2018-08-01 Vazzoler, Evio Method for plating metallic wire or tape and product obtained with said method
JP6687409B2 (ja) * 2016-02-09 2020-04-22 福田金属箔粉工業株式会社 高彩度処理銅箔及び該処理銅箔を用いた銅張積層板並びに該処理銅箔の製造方法
CN106604538A (zh) * 2016-12-13 2017-04-26 苏州城邦达力材料科技有限公司 一种柔性线路板及其制备方法
JP7033905B2 (ja) * 2017-02-07 2022-03-11 Jx金属株式会社 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP7457645B2 (ja) * 2018-03-09 2024-03-28 株式会社有沢製作所 積層体及びその製造方法
JP6827083B2 (ja) * 2019-03-29 2021-02-10 古河電気工業株式会社 表面処理銅箔、銅張積層板、及びプリント配線板
CN111757607B (zh) * 2019-03-29 2023-11-07 古河电气工业株式会社 表面处理铜箔、覆铜层叠板及印制布线板
TWI738082B (zh) * 2019-10-09 2021-09-01 才將科技股份有限公司 一種連接金屬和樹脂之接著劑、接著層及其應用
CN114108042B (zh) * 2021-12-27 2023-05-26 山东金宝电子有限公司 一种提高铜箔表面耐电化学腐蚀性能的稀土表面处理剂及表面处理工艺

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56155592A (en) 1980-04-03 1981-12-01 Furukawa Circuit Foil Copper foil for printed circuit and method of manufacturing same
JP2849059B2 (ja) * 1995-09-28 1999-01-20 日鉱グールド・フォイル株式会社 印刷回路用銅箔の処理方法
JP3142259B2 (ja) * 1998-11-30 2001-03-07 三井金属鉱業株式会社 耐薬品性および耐熱性に優れたプリント配線板用銅箔およびその製造方法
JP3032514B1 (ja) * 1998-12-14 2000-04-17 株式会社日鉱マテリアルズ 光沢面の耐酸化性に優れた銅箔及びその製造方法
JP3768104B2 (ja) * 2001-01-22 2006-04-19 ソニーケミカル株式会社 フレキシブルプリント基板
US6984456B2 (en) * 2002-05-13 2006-01-10 Mitsui Mining & Smelting Co., Ltd. Flexible printed wiring board for chip-on flexibles
TW200424359A (en) * 2003-02-04 2004-11-16 Furukawa Circuit Foil Copper foil for high frequency circuit, method of production and apparatus for production of same, and high frequency circuit using copper foil
JP2005344174A (ja) * 2004-06-03 2005-12-15 Mitsui Mining & Smelting Co Ltd 表面処理銅箔及びその表面処理銅箔を用いて製造したフレキシブル銅張積層板並びにフィルムキャリアテープ
JP4429979B2 (ja) * 2005-06-29 2010-03-10 古河電気工業株式会社 キャリア付き極薄銅箔及びキャリア付き極薄銅箔の製造方法
JP4660819B2 (ja) * 2005-12-15 2011-03-30 福田金属箔粉工業株式会社 Cof用フレキシブルプリント配線板用銅箔
JP5512273B2 (ja) * 2007-09-28 2014-06-04 Jx日鉱日石金属株式会社 印刷回路用銅箔及び銅張積層板
KR101188147B1 (ko) * 2008-06-17 2012-10-05 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 인쇄 회로 기판용 구리박 및 인쇄 회로 기판용 동장 적층판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200144135A (ko) * 2018-04-27 2020-12-28 제이엑스금속주식회사 표면 처리 구리박, 동장 적층판 및 프린트 배선판

Also Published As

Publication number Publication date
KR101343667B1 (ko) 2013-12-20
JPWO2010147013A1 (ja) 2012-12-06
EP2444530A4 (en) 2013-01-02
TWI484072B (zh) 2015-05-11
JP5399489B2 (ja) 2014-01-29
CN102803575B (zh) 2016-02-03
MY159142A (en) 2016-12-15
US20120135266A1 (en) 2012-05-31
WO2010147013A1 (ja) 2010-12-23
TW201105826A (en) 2011-02-16
CN102803575A (zh) 2012-11-28
EP2444530A1 (en) 2012-04-25

Similar Documents

Publication Publication Date Title
KR101343667B1 (ko) 동박 및 그 제조 방법
JP5512567B2 (ja) プリント配線板用銅箔の製造方法
JP5406278B2 (ja) プリント配線板用銅箔及びその製造方法
US7108923B1 (en) Copper foil for printed circuit board with taking environmental conservation into consideration
KR101853519B1 (ko) 액정 폴리머 구리 피복 적층판 및 당해 적층판에 사용하는 구리박
JP6029590B2 (ja) 樹脂との密着性に優れた銅箔及びその製造方法並びに該電解銅箔を用いたプリント配線板又は電池用負極材
JP6479254B2 (ja) 銅箔およびこれを有する銅張積層板
KR102655111B1 (ko) 표면처리 전해동박, 이의 제조방법, 및 이의 용도
US20130189538A1 (en) Method of manufacturing copper foil for printed wiring board, and copper foil printed wiring board
JP4615226B2 (ja) 基板用複合材及びそれを用いた回路基板
JP2012087388A (ja) 表面処理銅箔及び銅張積層板
JP5254491B2 (ja) 印刷回路基板用銅箔及び印刷回路基板用銅張積層板
JP4698957B2 (ja) 電解銅箔及び電解銅箔光沢面の電解研磨方法
JP5443157B2 (ja) 高周波用銅箔及びそれを用いた銅張積層板とその製造方法
LU501394B1 (en) Surface-treated copper foil for high-frequency circuit and method for producing the same
JP2010047842A (ja) 電解銅箔及び電解銅箔光沢面の電解研磨方法
KR101315364B1 (ko) 내열성이 개선된 표면 처리 동박 및 그 제조방법
CN116905056A (zh) 一种铜箔表面耐热阻挡层处理液及应用
JP2010059547A (ja) 電解銅箔及び電解銅箔光沢面の電解研磨方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181115

Year of fee payment: 6