KR20120007932A - Insert for test handler - Google Patents

Insert for test handler Download PDF

Info

Publication number
KR20120007932A
KR20120007932A KR1020100068728A KR20100068728A KR20120007932A KR 20120007932 A KR20120007932 A KR 20120007932A KR 1020100068728 A KR1020100068728 A KR 1020100068728A KR 20100068728 A KR20100068728 A KR 20100068728A KR 20120007932 A KR20120007932 A KR 20120007932A
Authority
KR
South Korea
Prior art keywords
semiconductor device
terminals
insert
loading groove
guide
Prior art date
Application number
KR1020100068728A
Other languages
Korean (ko)
Other versions
KR101556324B1 (en
Inventor
구태흥
황정우
Original Assignee
(주)테크윙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)테크윙 filed Critical (주)테크윙
Priority to KR1020100068728A priority Critical patent/KR101556324B1/en
Priority to CN201110199150.6A priority patent/CN102338849B/en
Priority to TW100124802A priority patent/TWI429930B/en
Publication of KR20120007932A publication Critical patent/KR20120007932A/en
Application granted granted Critical
Publication of KR101556324B1 publication Critical patent/KR101556324B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R33/00—Coupling devices specially adapted for supporting apparatus and having one part acting as a holder providing support and electrical connection via a counterpart which is structurally associated with the apparatus, e.g. lamp holders; Separate parts thereof
    • H01R33/74—Devices having four or more poles, e.g. holders for compact fluorescent lamps
    • H01R33/76—Holders with sockets, clips, or analogous contacts adapted for axially-sliding engagement with parallely-arranged pins, blades, or analogous contacts on counterpart, e.g. electronic tube socket

Abstract

PURPOSE: An insert for a test handler is provided to facilitate a manufacturing process and reduce manufacturing costs by minimizing a guide unit. CONSTITUTION: An insert(100) includes a main body(110) and a pair of holding devices(121,122). The main body includes a loading groove(111) and a support protrusion(112). A semiconductor device is loaded on the loading groove. The support protrusion prevents the semiconductor device from being downwardly separated from the loading groove. The support protrusion includes a guide unit(112a,112b,112c,112d) and guides the semiconductor device to square edges of an exposure hole(113).

Description

테스트핸들러용 인서트{INSERT FOR TEST HANDLER}Inserts for test handlers {INSERT FOR TEST HANDLER}

본 발명은 테스트핸들러에 관한 것으로, 특히, 볼(Ball)형 반도체소자를 적재시킬 수 있는 인서트에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test handler, and more particularly, to an insert capable of loading a ball type semiconductor device.

반도체소자는 전기적 접촉 단자들의 형태에 따라 리드선형(TSOP, SOP, TQFP, QFP) 반도체소자와 볼(ball)형(BGA, FBGA) 반도체소자가 있는데, 본 발명은 볼형 반도체소자가 적재되는 인서트에 관한 것이다.The semiconductor device includes lead linear (TSOP, SOP, TQFP, QFP) semiconductor devices and ball type (BGA, FBGA) semiconductor devices according to the shape of the electrical contact terminals. It is about.

볼형 반도체소자는 그 저면에 볼 형태의 단자(이하 '단자'라 약칭 함)들이 행렬형태로 배열되어 있는데, 이러한 볼형 반도체소자가 적재될 수 있는 인서트에 관하여 공개특허 10-2005-0009066호(발명의 명칭 : 반도체 소자 테스트 핸들러용 캐리어모듈)로 제안된 기술(이하 '종래기술'이라 함)이 있다. The ball-type semiconductor device has a ball-shaped terminals (hereinafter referred to as 'terminals') arranged in a matrix form on the bottom thereof, and related to inserts in which such ball-type semiconductor devices can be loaded. The name of the device is a carrier module for semiconductor device test handlers (hereinafter referred to as 'prior art').

종래기술은 반도체소자들 각 가장자리 외측과 연접하여 가이드돌기들을 형성시킨 것이다.The prior art is to form guide protrusions in contact with the outer edge of each semiconductor element.

한편, 웨이퍼(Wafer) 상태의 반도체소자의 크기는 공정기술 및 설계기술의 발달로 점점 작아지기 시작하였다. 그러나 웨이퍼 상태의 반도체소자의 크기가 작아져도 패키지(Package)된 반도체소자의 크기는 비례하여 작아지지 못하고 있다. 그 이유는 단자의 크기와 단자 간 간격을 줄이는 데 한계가 있기 때문이다. 그러한 한계 중 하나가 패키지된 반도체소자를 테스트하고자 할 때 요구되는 단자와 테스터 간에 정밀한 전기적 연결이다.On the other hand, the size of the semiconductor device in the wafer (Wafer) state has become smaller and smaller due to the development of process technology and design technology. However, even if the size of the semiconductor device in the wafer state is small, the size of the packaged semiconductor device does not proportionally decrease. This is because there is a limit in reducing the size of the terminals and the spacing between the terminals. One such limitation is the precise electrical connection between the terminal and the tester required when testing a packaged semiconductor device.

현재 사용되고 있는 1Gb DRAM 패키지는 지름 0.45mm 단자 78개가 0.8mm 간격으로 배열되어 있는데, 만일 테스트장비들의 정밀성이 향상된다면, 패키지된 반도체소자의 크기도 더 작아질 수 있을 것으로 기대된다.In the current 1Gb DRAM package, 78 0.45mm diameter terminals are arranged at 0.8mm intervals. If the precision of test equipment is improved, the size of the packaged semiconductor device may be smaller.

그러나 종래기술은 반도체소자의 각 가장자리 외측과 연접하여 가이드돌기들이 연이어 형성되어 있어서, 단자의 크기가 더 작아지거나 단자 간의 간격이 더 좁아질 경우에 각 가이드돌기들에 대한 가공정밀성이 매우 엄격하게 요구될 뿐만 아니라 인서트 제작과정에서 발생되는 제작공차, 반도체소자의 단자들의 제작 공차와 단자 간의 간격 공차 등에 따른 여유 설계치가 부족하게 되어 불량 발생의 개연성이 매우 크다.However, in the prior art, the guide protrusions are formed in series with each other outside the edge of the semiconductor device, so that when the terminal size is smaller or the spacing between the terminals becomes smaller, the processing precision for each guide protrusion is very strictly required. In addition, there is a high possibility of defects due to lack of a design value due to manufacturing tolerances generated in the manufacturing process of the insert, manufacturing tolerances of the terminals of the semiconductor device, and gaps between the terminals.

또한 종래기술은 반도체소자를 인서트에 적재시킬 때 발생하는 공정 공차에 의해 반도체소자들 각 가장자리 외측과 연접하여 형성된 가이드돌기들 사이로 최외곽 단자들이 모두 정확하게 삽입되기가 매우 어려울 수밖에는 없다.
In addition, in the prior art, it is very difficult to accurately insert the outermost terminals between the guide protrusions formed in contact with the outer edges of the semiconductor elements due to process tolerances generated when the semiconductor element is loaded on the insert.

본 발명의 목적은 반도체소자의 하방향 이탈을 방지하기 위한 지지턱에 최소한의 안내부만 구성시키는 기술을 제공하는 것이다.
SUMMARY OF THE INVENTION An object of the present invention is to provide a technique for configuring only a minimum guide portion on a support jaw for preventing the downward movement of the semiconductor device.

위와 같은 목적을 달성하기 위한 본 발명에 따른 테스트핸들러용 인서트는, 바닥에 볼형태의 단자(이하 '단자'라 약칭 함)들을 가지는 볼(Ball)형 반도체소자(이하 '반도체소자'라 약칭 함)가 안착될 수 있는 적재홈을 가지는 본체; 및 상기 본체의 적재홈에 안착된 반도체소자를 홀딩시킬 수 있는 홀딩장치; 를 포함하고, 상기 적재홈의 바닥에는 상기 적재홈에 안착된 반도체소자가 하방으로 이탈되지 않게 반도체소자의 가장자리를 지지할 수 있는 지지턱이 형성되어 있으며, 상기 지지턱은 반도체소자의 안착 위치를 안내할 수 있는 복수의 안내부와 각각의 안내부와 안내부 사이에 직선구간들을 가지되, 상기 직선구간들의 길이의 합은 상기 복수의 안내부에 의해 안내되는 반도체소자의 단자들의 개수보다 직선구간의 길이에 대응되는 반도체소자의 단자들의 개수가 더 많도록 확보된다.Insert for a test handler according to the present invention for achieving the above object, a ball-type semiconductor device (hereinafter referred to as 'semiconductor device') having a ball-shaped terminal (hereinafter referred to as 'terminal') on the bottom Body having a loading groove that can be seated; And a holding device capable of holding the semiconductor device seated in the loading groove of the main body. And a support jaw formed at a bottom of the loading groove to support the edge of the semiconductor device such that the semiconductor device seated in the loading groove does not deviate downward, and the support jaw defines a seating position of the semiconductor device. A plurality of guides that can be guided and a straight section between each guide and the guide, the sum of the length of the straight section is a straight section than the number of terminals of the semiconductor device guided by the plurality of guides The number of terminals of the semiconductor element corresponding to the length of the is ensured to be larger.

상기 복수의 안내부는 각각 상기 지지턱의 내측 가장자리에 의해 형성되는 노출홀(이 노출홀에 의해 적재홈에 안착된 반도체소자의 단자들이 하방으로 노출됨)의 사각 모서리부분에 위치하는 것이 바람직하다.Each of the plurality of guide parts may be disposed at a rectangular corner portion of an exposure hole (the terminals of the semiconductor element seated in the loading groove are exposed downward) formed by the inner edge of the support jaw, respectively.

반도체소자의 단자들 간의 간격에 따라서는 상기 안내돌기들 중 적어도 하나는 나머지 안내돌기들보다 내측으로 더 돌출될 수 있다.Depending on the spacing between the terminals of the semiconductor device, at least one of the guide protrusions may protrude further inward than the other guide protrusions.

상기 안내부는 반도체소자의 바닥에 사각 형태로 배열된 단자들 중 제1 간격을 가지며 인접하는 단자들 간의 제1 간격보다 더 넓은 제2 간격을 가지며 인접하는 단자들 사이에 삽입될 수 있는 안내돌기를 가질 수 있다.
The guide portion has a first spacing among the terminals arranged in a square shape on the bottom of the semiconductor device and has a second spacing wider than the first spacing between adjacent terminals, and guide guides which can be inserted between adjacent terminals. Can have

위와 같은 본 발명에 따르면 다음과 같은 효과가 있다.According to the present invention as described above has the following effects.

첫째, 안내부를 최소화시켜 정밀성을 요구하는 부분을 줄임으로써 인서트 제작이 수월해지고 그 제작 단가가 절감될 수 있다.First, by minimizing the guide portion to reduce the part requiring precision, the insert manufacturing can be facilitated and the manufacturing cost can be reduced.

둘째, 안내부만 정밀하면 되기 때문에, 그 외의 부분에서는 인서트 제작과정에서 발생되는 제작공차, 반도체소자의 단자들의 제작 공차와 단자 간의 간격 공차가 보상될 뿐만 아니라, 반도체소자를 인서트에 적재시킬 때 발생하는 공정 공차도 보상될 수 있어서 적재불량을 줄일 수 있다.Secondly, since only the guide portion needs to be precise, the manufacturing tolerances generated during the insert manufacturing process, the manufacturing tolerances of the terminals of the semiconductor device, and the gap between the terminals are compensated for, and are generated when the semiconductor element is loaded on the insert. Process tolerances can also be compensated for, thereby reducing loading defects.

따라서 궁극적으로 패키지된 반도체소자의 단자들의 크기를 더 줄이거나 단자들 간의 간격을 더 좁게 할 수 있도록 지원함으로써 패키지된 반도체소자의 크기를 줄일 수 있도록 한다.
Therefore, ultimately, the size of the packaged semiconductor device may be reduced by supporting further reducing the size of the terminals of the packaged semiconductor device or narrowing the space between the terminals.

도1은 본 발명에 따른 테스트핸들러용 인서트에 적재된 반도체소자의 저면도이다.
도2는 본 발명의 제1 실시예에 따른 테스트핸들러용 인서트에 대한 평면도이다.
도3은, 반도체소자가 적재된 상태가 개념적으로 도시된, 도2의 인서트의 주요부분을 확대한 확대도이다.
도4는, 반도체소자가 적재된 상태가 개념적으로 도시된, 본 발명의 제2 실시예에 따른 인서트의 주요부분을 확대한 확대도이다.1 is a bottom view of a semiconductor device mounted on a test handler insert according to the present invention.
2 is a plan view of an insert for a test handler according to a first embodiment of the present invention.
FIG. 3 is an enlarged enlarged view of a main part of the insert of FIG. 2, conceptually showing a state where a semiconductor element is loaded.
Fig. 4 is an enlarged enlarged view of the main part of the insert according to the second embodiment of the present invention, in which the state in which the semiconductor element is loaded is conceptually shown.

이하 상기한 바와 같은 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 설명하되, 설명의 간결함을 위해 중복되는 설명은 가급적 생략하거나 압축한다.
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. For simplicity of description, redundant description is omitted or compressed as much as possible.

<반도체소자에 대한 설명><Description of Semiconductor Device>

도1은 본 발명에 따른 인서트에 적재될 수 있는 반도체소자(D)에 대한 저면도이다.1 is a bottom view of a semiconductor device D that can be loaded into an insert according to the present invention.

도1에서 참조되는 바와 같이, 반도체소자(D)에 배열된 단자들의 크기는 직경이 A이고, 서로 인접하는 단자들(예를 들어 b3 및 b4의 단자들)은 주로 제1 간격(B, B > A)을 유지하고 있되, 부호 b1 및 b2의 단자 간에는 제1 간격보다 더 넓은 제2 간격(C, C > B)을 유지하고 있다. 물론, 실시하기에 따라서는 반도체소자의 단자들 간의 간격이 제2 간격 없이 제1 간격으로만 구성될 수도 있다.As shown in FIG. 1, the sizes of the terminals arranged in the semiconductor device D have a diameter A, and terminals adjacent to each other (for example, terminals of b 3 and b 4 ) mainly have a first spacing (B). , B> A), but the second interval C, C> B, which is wider than the first interval, is maintained between the terminals b 1 and b 2 . Of course, according to the implementation, the interval between the terminals of the semiconductor device may be configured only at the first interval without the second interval.

실 예로서 단자의 직경 A가 0.325mm일 경우에는 단자들이 제1 간격인 0.5mm로 등간격으로 배열되고, 단자의 직경 A가 0.25mm일 경우에는 단자들이 제1 간격은 0.4mm이고 제2 간격은 0.52mm로 배열된다.
For example, when the diameter A of the terminal is 0.325 mm, the terminals are arranged at equal intervals at 0.5 mm, which is the first interval. When the diameter A of the terminal is 0.25 mm, the terminals have the first interval of 0.4 mm and the second interval. Are arranged at 0.52 mm.

<인서트에 대한 제1 실시예><First embodiment of insert>

도2는 본 발명의 제1 실시예에 따른 인서트(100)에 대한 평면도이다.2 is a plan view of the insert 100 according to the first embodiment of the present invention.

도2에서 참조되는 바와 같이, 인서트(100)는 본체(110) 및 한 쌍의 홀딩장치(121, 122)를 포함하여 구성된다.As shown in FIG. 2, the insert 100 includes a main body 110 and a pair of holding devices 121 and 122.

본체(110)에는 적재홈(111) 및 지지턱(112)이 형성되어 있다.The main body 110 is provided with a loading groove 111 and the support jaw 112.

적재홈(111)에는 반도체소자가 적재되며, 지지턱(112)은 적재홈(111)에 안착된 반도체소자가 하방향으로 이탈되는 것을 방지하기 위해 반도체소자의 가장자리 둘레를 지지한다.The semiconductor device is loaded in the loading groove 111, and the support jaw 112 supports the circumference of the semiconductor device to prevent the semiconductor device seated in the loading groove 111 from falling downward.

또한, 지지턱(112)은 상기 지지턱(112)의 내측 가장자리에 의해 형성되는 노출홀(113)의 사각 모서리부분 측으로 반도체소자의 안착 위치를 안내할 수 있는 안내부(112a, 112b, 112c, 112d)를 구비한다. 여기서 노출홀(113)은 적재홈(111)에 안착된 반도체소자의 단자들이 하방향으로 노출될 수 있게 한다.In addition, the support jaw 112 is a guide portion 112a, 112b, 112c for guiding the seating position of the semiconductor device toward the square corner portion of the exposure hole 113 formed by the inner edge of the support jaw 112, 112d). Here, the exposure hole 113 allows terminals of the semiconductor device seated in the loading groove 111 to be exposed downward.

한편 도3은 도2의 인서트(100)에 반도체소자(D)가 적재된 상태를 개념적으로 도시하고 있다.3 conceptually illustrates a state in which the semiconductor device D is loaded in the insert 100 of FIG. 2.

안내부(112a, 편의상 부호 112a의 안내부에 대한 설명으로 나머지 112b, 112c 및 112d의 안내부에 대한 설명을 대체함)는, 도3에서 참조되는 바와 같이, 다수의 안내돌기들(112a-1, 112a-2, 112a-3, 112a-4, 112a-5)을 가지며, 이러한 안내돌기들(112a-1, 112a-2, 112a-3, 112a-4, 112a-5)에 의해 형성되는 삽입홈(부호 생략)에 반도체소자(D)의 바닥에 사각 형태로 배열된 단자(b)들 중 사각 형태의 모서리부분이면서 외곽에 위치하는 단자(b)들이 삽입된다.The guide portion 112a (a description of the guide portion 112a for convenience, replaces the description of the remaining guide portions 112b, 112c and 112d), as referred to in FIG. 3, the plurality of guide protrusions 112a-1. , 112a-2, 112a-3, 112a-4, 112a-5, and are formed by these guide protrusions 112a-1, 112a-2, 112a-3, 112a-4, 112a-5 Of the terminals b arranged in a square shape at the bottom of the semiconductor device D, the terminals b which are positioned at the outer corners of the square shape are inserted into the grooves (not shown).

본 예에서는 모서리부분에 안내돌기들(112a-1, 112a-2, 112a-3, 112a-4, 112a-5)을 형성시키고 있지만, 경우에 따라서는 모서리부분 이외의 부분에 안내돌기들을 형성시켜도 무방하다.In the present example, the guide protrusions 112a-1, 112a-2, 112a-3, 112a-4, and 112a-5 are formed at the corners. However, in some cases, the guide protrusions may be formed at portions other than the corners. It's okay.

그리고 일 측 안내부와 인접한 타 측 안내부 사이(예를 들어, 부호 112a의 안내부와 부호 112b의 안내부 사이, 부호 112b의 안내부와 부호 112d의 안내부 사이)에는 직선구간(L1, L2)을 가진다. 이러한 직선구간(L1, L2)의 설계는 인서트(100)의 설계 및 제작을 수월하게 하고, 수월한 만큼의 제작 단가 하락을 가져다준다. 본 실시예에서는 직선구간(L1, L2)에 15개 또는 8개의 단자(B)들이 배치(단자 중심을 기준으로 함)되고 있지만, 실시하기에 따라서는 직선구간(L1, L2)의 길이가 적어도 제1 간격(B, 적어도 인접하는 두 개의 단자들 간의 간격)보다 길기만 하다면 본 발명은 바람직하게 구현될 수 있다.And between the one side guide portion and the other guide portion adjacent (for example, between the guide portion 112a and the guide portion 112b, between the guide portion 112b and the guide portion 112d) a straight line (L 1 , L 2 ). The design of the straight sections (L 1 , L 2 ) facilitates the design and manufacture of the insert 100, and brings down the cost of manufacturing as much as easy. In this embodiment 15, or of eight terminals on a straight portion (L 1, L 2) (B) are arranged according to the following embodiments (based on the terminal center) and, although the straight portion (L 1, L 2) The present invention may be preferably implemented as long as the length of is longer than at least the first interval (B, at least between two adjacent terminals).

물론, 직선구간들(L1, L2 및 나머지 두 개의 직선구간 포함)의 길이의 합은 복수의 안내부(112a, 112b, 112c, 112d)에 의해 안내되는 반도체소자(D)의 단자(b)들의 개수보다 직선구간(L1, L2 및 나머지 두 개의 직선구간 포함)에 대응되는 반도체소자(D)의 단자(b)들의 개수가 더 많도록 확보되는 것이 바람직하다. 즉, 반도체소자(D)가 인서트(100)에 적절히 안착되는 것에 문제가 되지 않는다면, 복수의 안내부(112a, 112b, 112c, 112d)에 의해 지지되는 반도체소자(D)의 단자(b)의 개수를 최소화시키는 것이 좋다.Of course, the sum of the lengths of the straight sections L 1 , L 2 and the remaining two straight sections is the terminal b of the semiconductor device D guided by the plurality of guide parts 112a, 112b, 112c, and 112d. The number of terminals (b) of the semiconductor device (D) corresponding to the straight section (L 1 , L 2 and the remaining two straight section) is preferably secured more than the number of). In other words, if it is not a problem for the semiconductor device D to be properly seated on the insert 100, the terminal b of the semiconductor device D supported by the plurality of guide parts 112a, 112b, 112c, and 112d may be used. Minimize the number.

이러한 직선구간들(L1, L2 및 나머지 두 개의 직선구간 포함)은 도3에서 보여 지는 바와 같이, 반도체소자(D)의 단자(b)의 외곽 부분에 존재한다.These straight sections (including L 1 , L 2 and the remaining two straight sections) are present in the outer portion of the terminal b of the semiconductor device D, as shown in FIG. 3.

또한, 다수의 안내돌기들(112a-1, 112a-2, 112a-3, 112a-4, 112a-5) 중 부호 112a-1의 안내돌기는 나머지 안내돌기들(112a-2, 112a-3, 112a-4, 112a-5)보다 내측 방향[적재홈(111)을 균등하게 분할하며 적재홈(111)의 중심(O)을 지나는 직선(Z1, Z2)으로 향하는 방향]으로 t만큼 더 돌출되어 있음을 알 수 있다. 이러한 부호 112a-1의 안내돌기는 부호 b1 및 b2 간의 제2 간격에 대응되는 위치에 형성된 것으로서 제2 간격이 제1 간격보다 넓게 되어 있는 점을 고려한 것이다. 이렇듯 어느 일부의 단자(b)들 간의 간격만 좀 더 넓게 반도체소자(D)를 표준화한다면, 해당 부분에 대응되는 안내돌기(112a-1)의 크기를 좀 더 크게 구성시켜 반도체소자(D)의 안내를 명확히 함으로써 테스트 장비의 정밀성을 향상시킬 수 있기 때문에, 단자(b)의 크기나 단자(b) 간의 간격을 줄이는 데 크게 도움이 될 수 있다.
In addition, the guide protrusion 112a-1 of the plurality of guide protrusions 112a-1, 112a-2, 112a-3, 112a-4, 112a-5 has the remaining guide protrusions 112a-2, 112a-3, 112a-4, 112a-5) inward direction (dividing the loading groove 111 evenly and the direction toward the straight line (Z 1 , Z 2 ) passing through the center O of the loading groove 111) by t more It can be seen that it protrudes. The guide projection of 112a-1 is formed at a position corresponding to the second interval between the symbols b 1 and b 2 and takes into account that the second interval is wider than the first interval. As such, when the semiconductor device D is standardized to have a wider spacing between some of the terminals b, the size of the guide protrusion 112a-1 corresponding to the corresponding portion is configured to be larger. By clarifying the guidance, it is possible to improve the precision of the test equipment, which can greatly help to reduce the size of the terminal (b) or the distance between the terminals (b).

<인서트에 대한 제2 실시예><Second Embodiment for Insert>

도4는 반도체소자(D)가 적재된 상태에 있는 본 발명의 제2 실시예에 따른 인서트(200)의 주요부분에 대한 평면도이다.4 is a plan view of the main part of the insert 200 according to the second embodiment of the present invention in which the semiconductor element D is loaded.

도4에서 참조되는 바와 같이, 제1 실시예에 따른 인서트(200)는 지지턱(212)이 제1 간격보다 더 넓은 제2 간격으로 유지되는 단자들(예를 들어 부호 b1 및 b2의 단자들) 사이에 삽입되는 안내돌기들(211a-1, 211a-2, 211a-3, 211a-4)만을 가짐으로써 인서트(200) 제작에 대한 수월성과 그로 인한 생산단가 절감을 더욱 꾀하고 있다.As shown in FIG. 4, the insert 200 according to the first embodiment includes terminals (eg, symbols b 1 and b 2 ) in which the support jaw 212 is maintained at a second interval wider than the first interval. By having only guide protrusions 211a-1, 211a-2, 211a-3, and 211a-4 inserted between the terminals), it is more intended to facilitate the manufacture of the insert 200 and thereby reduce the production cost.

물론, 안내돌기들(211a-1, 211a-2, 211a-3, 211a-4) 사이는 직선구간(L3)으로 구성한다.
Of course, the guide protrusions 211a-1, 211a-2, 211a-3, and 211a-4 constitute a straight line section L 3 .

따라서 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어져야 할 것이다.
Therefore, although the detailed description of the present invention has been made by the embodiments with reference to the accompanying drawings, it is understood that the present invention is limited only to the above embodiments, since the above embodiments have only been described with reference to preferred examples of the present invention. It should not be understood that the scope of the invention should be understood by the claims and equivalent concepts described below.

100 : 인서트
110 : 본체
111 : 적재홈
112 : 지지턱
112a 내지 112d : 안내부
112a-1 내지 112a-5, 211a-1 : 안내돌기
113 : 노출홈
121, 122 : 홀딩장치100: Insert
110:
111: loading groove
112: support jaw
112a to 112d: guide portion
112a-1 to 112a-5, 211a-1: guide protrusions
113: exposed groove
121, 122: holding device

Claims (4)

바닥에 볼형태의 단자(이하 '단자'라 약칭 함)들을 가지는 볼(Ball)형 반도체소자(이하 '반도체소자'라 약칭 함)가 안착될 수 있는 적재홈을 가지는 본체; 및
상기 본체의 적재홈에 안착된 반도체소자를 홀딩시킬 수 있는 홀딩장치; 를 포함하고,
상기 적재홈의 바닥에는 상기 적재홈에 안착된 반도체소자가 하방으로 이탈되지 않게 반도체소자의 가장자리를 지지할 수 있는 지지턱이 형성되어 있으며,
상기 지지턱은 반도체소자의 안착 위치를 안내할 수 있는 복수의 안내부와 각각의 안내부와 안내부 사이에 직선구간들을 가지되, 상기 직선구간들의 길이의 합은 상기 복수의 안내부에 의해 안내되는 반도체소자의 단자들의 개수보다 직선구간의 길이에 대응되는 반도체소자의 단자들의 개수가 더 많도록 확보된 것을 특징으로 하는
테스트핸들러용 인서트.A main body having a loading groove on which a ball-type semiconductor device (hereinafter, referred to as a 'semiconductor device') having a ball-shaped terminal (hereinafter, referred to as 'terminal') at the bottom may be seated; And
A holding device capable of holding a semiconductor device seated in a loading groove of the main body; Including,
At the bottom of the loading groove, a support jaw is formed to support the edge of the semiconductor device so that the semiconductor device seated in the loading groove does not deviate downward.
The support jaw has a plurality of guides capable of guiding a seating position of the semiconductor device and linear sections between the guides and the guides, and the sum of the lengths of the straight sections is guided by the plurality of guides. Characterized in that the number of the terminals of the semiconductor device corresponding to the length of the straight section than the number of terminals of the semiconductor device to be more secured
Insert for test handler. 제1항에 있어서,
상기 복수의 안내부는 각각 상기 지지턱의 내측 가장자리에 의해 형성되는 노출홀(이 노출홀에 의해 적재홈에 안착된 반도체소자의 단자들이 하방으로 노출됨)의 사각 모서리부분에 위치하는 것을 특징으로 하는
테스트핸들러용 인서트.The method of claim 1,
Each of the plurality of guide parts may be located at a rectangular corner of an exposure hole (the terminals of the semiconductor element seated in the loading groove are exposed downward) formed by the inner edge of the support jaw, respectively.
Insert for test handler. 제1항에 있어서,
상기 안내돌기들 중 적어도 하나는 나머지 안내돌기들보다 내측으로 더 돌출된 것을 특징으로 하는
테스트핸들러용 인서트.The method of claim 1,
At least one of the guide protrusions, characterized in that more protrude inward than the other guide protrusions
Insert for test handler. 제1항에 있어서,
상기 안내부는 반도체소자의 바닥에 사각 형태로 배열된 단자들 중 제1 간격을 가지며 인접하는 단자들 간의 제1 간격보다 더 넓은 제2 간격을 가지며 인접하는 단자들 사이에 삽입될 수 있는 안내돌기를 가지는 것을 특징으로 하는
테스트핸들러용 인서트.The method of claim 1,
The guide portion has a first spacing among the terminals arranged in a square shape on the bottom of the semiconductor device and has a second spacing wider than the first spacing between adjacent terminals, and guide guides which can be inserted between adjacent terminals. Characterized by having
Insert for test handler.
KR1020100068728A 2010-07-15 2010-07-15 Insert for test handler KR101556324B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100068728A KR101556324B1 (en) 2010-07-15 2010-07-15 Insert for test handler
CN201110199150.6A CN102338849B (en) 2010-07-15 2011-07-12 Insert for test handler
TW100124802A TWI429930B (en) 2010-07-15 2011-07-13 Insert for test handler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100068728A KR101556324B1 (en) 2010-07-15 2010-07-15 Insert for test handler

Publications (2)

Publication Number Publication Date
KR20120007932A true KR20120007932A (en) 2012-01-25
KR101556324B1 KR101556324B1 (en) 2015-09-30

Family

ID=45514679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100068728A KR101556324B1 (en) 2010-07-15 2010-07-15 Insert for test handler

Country Status (3)

Country Link
KR (1) KR101556324B1 (en)
CN (1) CN102338849B (en)
TW (1) TWI429930B (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102836829A (en) * 2012-09-19 2012-12-26 无锡红光微电子有限公司 Maintenance block structure for TO251/252 sorting machine feeding zone
KR20140043235A (en) * 2012-09-27 2014-04-08 (주)테크윙 Insert for test handler
KR101469218B1 (en) * 2013-05-02 2014-12-10 주식회사 오킨스전자 Insert for loading semiconductor device
KR20160149045A (en) * 2015-06-17 2016-12-27 (주)테크윙 Insert for test handler
US20170062653A1 (en) * 2015-09-02 2017-03-02 Genesis Photonics Inc. Light emitting diode and manufacture method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101955194B1 (en) * 2012-10-26 2019-03-08 (주)테크윙 Insert for test handler

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3736404B2 (en) * 2001-09-21 2006-01-18 ティアック株式会社 Optical disk device
KR20050009066A (en) * 2003-07-15 2005-01-24 미래산업 주식회사 Carrier Module for Semiconductor Test Handler
CN100418275C (en) * 2004-03-15 2008-09-10 未来产业株式会社 Transducer assembly for semiconductor device testing processors

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102836829A (en) * 2012-09-19 2012-12-26 无锡红光微电子有限公司 Maintenance block structure for TO251/252 sorting machine feeding zone
KR20140043235A (en) * 2012-09-27 2014-04-08 (주)테크윙 Insert for test handler
KR101469218B1 (en) * 2013-05-02 2014-12-10 주식회사 오킨스전자 Insert for loading semiconductor device
KR20160149045A (en) * 2015-06-17 2016-12-27 (주)테크윙 Insert for test handler
US20170062653A1 (en) * 2015-09-02 2017-03-02 Genesis Photonics Inc. Light emitting diode and manufacture method thereof

Also Published As

Publication number Publication date
KR101556324B1 (en) 2015-09-30
TW201202723A (en) 2012-01-16
CN102338849B (en) 2014-10-29
CN102338849A (en) 2012-02-01
TWI429930B (en) 2014-03-11

Similar Documents

Publication Publication Date Title
KR20120007932A (en) Insert for test handler
US5872458A (en) Method for electrically contacting semiconductor devices in trays and test contactor useful therefor
US7652467B2 (en) Carrier tray for use with prober
US9201093B2 (en) Inspection apparatus for semiconductor device
US6764272B1 (en) Adjustable coarse alignment tooling for packaged semiconductor devices
US9638746B2 (en) Probe card and inspection device
TWI605254B (en) Test device
TWI787250B (en) Carriers for electronic component testing devices
KR101957961B1 (en) Socket board assembly
KR20140003763A (en) Insert assembly
KR102430477B1 (en) Size free buffer tray for storaging device
KR20100034142A (en) Probe
US10935570B2 (en) Intermediate connection member and inspection apparatus
KR20210035745A (en) Control method for inspection device and inspection device
KR20200122469A (en) Insert and test tray of handler for testing electronic components
KR200445198Y1 (en) Insert for test tray of test handler
US6433564B1 (en) BGA device positioner kit
JP2020017713A (en) Intermediate connecting member and inspection device
KR20230030222A (en) Buffer tray
KR20180024840A (en) Apparatus for testing semiconductor devices
KR20170132755A (en) Semiconductor inspection device
KR20040025191A (en) Tray of test handler
US20070072448A1 (en) Apparatus and method for loading a socket or adapter device with a semiconductor component
KR101397269B1 (en) Holder unit of semiconductor device and apparatus for testing the same
KR101003041B1 (en) Interface fin protector

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190902

Year of fee payment: 5