KR20110118956A - 코어-쉘 나노입자를 이용한 표면 플라즈몬 공명-기반 발광 다이오드 - Google Patents

코어-쉘 나노입자를 이용한 표면 플라즈몬 공명-기반 발광 다이오드 Download PDF

Info

Publication number
KR20110118956A
KR20110118956A KR1020100038380A KR20100038380A KR20110118956A KR 20110118956 A KR20110118956 A KR 20110118956A KR 1020100038380 A KR1020100038380 A KR 1020100038380A KR 20100038380 A KR20100038380 A KR 20100038380A KR 20110118956 A KR20110118956 A KR 20110118956A
Authority
KR
South Korea
Prior art keywords
region
active layer
layer
type semiconductor
conductivity type
Prior art date
Application number
KR1020100038380A
Other languages
English (en)
Other versions
KR101134191B1 (ko
Inventor
이인환
장이운
유주완
조동섭
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to KR1020100038380A priority Critical patent/KR101134191B1/ko
Publication of KR20110118956A publication Critical patent/KR20110118956A/ko
Application granted granted Critical
Publication of KR101134191B1 publication Critical patent/KR101134191B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0058Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 LED 구조 내 활성층과 금속 코어-절연체 쉘 구조를 갖는 나노입자 간의 표면 플라즈몬 공명에 의하여 개선된 발광 효율을 구현할 수 있는 발광 다이오드에 관한 것이다.

Description

코어-쉘 나노입자를 이용한 표면 플라즈몬 공명-기반 발광 다이오드{Surface Plasmon Resonance-based Light Emitting Diode Using Core-Shell Nanoparticles}
본 발명은 코어-쉘 나노입자를 이용한 표면 플라즈몬 공명-기반 발광 다이오드(light emitting diode; LED)에 관한 것이다. 보다 구체적으로, 본 발명은 LED 구조 내 활성층과 금속 코어-절연체 쉘 구조를 갖는 나노입자 간의 표면 플라즈몬 공명에 의하여 개선된 발광 효율을 구현할 수 있는 발광 다이오드에 관한 것이다.
반도체 발광 소자로서 화합물 반도체의 특성을 이용하여 백라이트 광원, 표시 광원, 일반광원과 풀 칼라 디스플레이 등에 응용되는 LED가 널리 각광받고 있다. 이러한 LED의 재료로서 대표적으로 GaN(Gallium Nitride), AlN(Aluminum Nitride), InN(Indium Nitride) 등와 같은 Ⅲ-V족 질화물 반도체가 알려져 있는 바, 상기 재료는 직접 천이형의 큰 에너지 밴드 갭(band gap)을 가지고 있어 질화물의 조성에 따라 거의 전파장 영역의 빛을 얻을 수 있다. 또한, ZnO 역시 LED 재료로서 주목받고 있는 바, 60 meV의 높은 엑시톤(exciton) 결합 에너지를 갖고 있어 실온에서도 엑시톤의 재결합을 이용하여 고효율 발광소자를 제조할 수 있기 때문이다.
한편, GaN를 기반으로 하는 질화물 반도체는 (0001) 면 위에 소자 구조를 제작할 경우 성장 방향 [0001]으로 자발 분극(spontaneous polarization)이 형성된다. 특히, 대표적인 InGaN/GaN의 양자우물 구조를 갖는 LED는 (0001)면에 구조를 성장할 경우 양자우물구조에 격자 부정합 등에 기인하는 내부 스트레인(strain)이 발생하고 이에 따른 압전기장(piezoelectric fields)에 의하여 양자 구속된 스타크 효과(quantum-confined Stark effect; QCSE)가 야기되므로 내부 양자 효율을 높이는데 한계가 존재한다.
이에 대하여, 최근에는 빛과 금속 간의 상호 작용에 의한 표면 플라즈몬 공명(surface plasmon resonance)을 이용하여 내부양자효율을 개선하려는 시도가 이루어지고 있다. 표면 플라즈몬은 금속 박막의 표면에서 일어나는 전자들의 집단적 진동(collective charge density oscillation)으로서, 금속과 유전체(공기 또는 반도체 등)의 경계, 즉 두 물질의 경계면인 아주 작은 영역에 국한되어 그 경계면을 따라 진행하는 표면 전자기파로 알려져 있다.
이와 같이 발생된 표면 전자기파는 금속 종류에 따라 공명을 일으키는 에너지가 다르며, LED 내부에 존재하는 활성층과 충분히 가깝고 표면 전자기파의 에너지가 매칭(matching)될 때 에너지 커플링이 일어난다. 이때 활성층에서 일어나는 발광 재결합 에너지뿐만 아니라 비발광 재결합 에너지까지 에너지 커플링이 일어나 표면 플라즈몬에 의하여 발광하므로 내부양자효율이 증가하는 것이다. 일반적으로, UV 발광 영역에서는 Pd과 Al, 가시광 영역에서는 Ag, Pt, Cu, Au 등과 같은 금속들이 주로 사용되고 있다.
이처럼, 금속에 존재하는 자유전자의 집단진동에 따라 형성되는 표면 플라즈몬과 활성층 간의 상호결합을 통하여 LED 내부에 존재하는 운반자들의 재결합 속도를 향상시킨다. 현재, 표면 플라즈몬 공명 현상을 이용한 LED 소자의 경우, 효과적인 활성층-표면 플라즈몬 결합을 위하여는 기판 상에 n-형 GaN층(또는 p-형 GaN층), 활성층(다중 양자 우물 구조) 및 특정 두께의 p-형 GaN 층(또는 n-형 GaN층)을 순차적층하고, 금속층이 상기 p-형 GaN 층(또는 n-형 GaN층) 위에 부착되는 방식으로 제작되고 있다.
예를 들면, 국내특허공개번호 제2008-74474호는 제1 및 제2 도전형 반도체층과, 상기 제1 및 제2 도전형 반도체층 사이에 형성된 활성층 및 상기 제2 도전형 반도체층의 노출면 상에 형성되고, 상기 활성층에서 방출된 광에 의해 상기 제2 도전형 반도체층과의 계면에 존재하는 표면 플라즈몬이 여기되도록 상기 활성층으로부터 소정 거리 이격되어 배치되며, 상기 여기된 표면 플라즈몬이 상기 활성층 방향으로 방출되도록 상기 계면에 형성된 주기적인 요철구조를 갖는 금속층을 포함하는 표면 플라즈몬 공명을 이용한 반도체 발광소자를 개시하고 있다.
상술한 바와 같이, 표면 플라즈몬 공명을 이용한 종래의 LED 소자 대부분의 경우, 박막 형태의 금속층을 LED 소자 내 상부 도전형 반도체 층의 상면에만 형성시켜야 하는 제한이 있으며, 더 나아가 활성층과 금속층의 표면 플라즈몬이 공명을 일으키기 위하여는 상부 도전형 반도체 층의 두께를 작게 유지해야 한다. 따라서, LED 소자 구성의 유연성 및 전기적 성능 개선에 있어서 한계가 존재한다.
이와 다른 구조로서, 단일 또는 다중 양자 우물 구조의 활성층의 상측면 또는 하측면 상에 박막 형태의 금속층을 구비함으로써, 상기 금속층의 표면 플라즈몬이 상기 활성층의 우물층과 공명을 일으키는 LED 소자의 구성도 알려져 있다.
그러나, 하부 도전형 반도체 층과 활성층 사이, 또는 상부 도전형 반도체 층과 활성층 사이에 금속 박막층을 형성할 경우에는 이후 활성층 및/또는 상부 도전형 반도체 층의 고온 성장 조건 하에서 금속이 손실되는 현상이 발생된다. 또한, 금속을 활성층 영역 내에 위치하거나 이와 직접 접촉하는 경우에는 금속 누설(leakage) 현상 역시 발생할 수 있다.
더 나아가, 박막 형태의 금속층을 도입하는 방식을 채택하는 종래기술은 그 구성의 경직성으로 인하여 다양한 파장 영역에 걸친 표면 플라즈몬 공명 효과를 달성하기가 용이하지 않다.
따라서, 종래에 알려진 표면 플라즈몬 공명-기반 LED 소자가 갖는 기술적 한계를 해소하는 방안이 요구되고 있다.
따라서, 본 발명은 종래 기술의 문제점을 극복하고, 보다 향상된 표면 플라즈몬 공명 효과를 달성할 수 있는 LED 소자를 제공하고자 한다.
본 발명의 제1 면(aspect)에 따르면,
제1 도전형 반도체 영역;
제2 도전형 반도체 영역;
상기 제1 도전형 반도체 영역과 제2 도전형 반도체 영역 사이에 형성된 활성층 영역; 및
금속 코어-절연체 쉘 구조의 나노입자 함유 영역;
을 포함하고,
상기 나노입자의 금속 코어와 상기 활성층 영역 간에 표면 플라즈몬 공명이 일어나는 것을 특징으로 하는 LED 소자가 제공된다.
본 발명의 제2 면에 따르면,
아래로부터 제1 도전형 반도체 영역;
활성층 영역; 및
제2 도전형 반도체 영역;
을 포함하고,
(i) 상기 제2 도전형 반도체 영역 위, (ii) 상기 제1 도전형 반도체 영역과 상기 활성층 영역 사이, 또는 (iii) 상기 활성층 영역과 상기 제2 도전형 반도체 영역 사이에 형성된 금속 코어-절연체 쉘 구조의 나노입자 함유 영역을 포함하며,
상기 나노입자의 금속 코어와 상기 활성층 영역 간에 표면 플라즈몬 공명이 일어나는 것을 특징으로 하는 LED 소자가 제공된다.
본 발명의 제3 면에 따르면,
상호 이격되어 배열되고, 아래로부터 순차적으로 제1 도전형 반도체 영역, 활성층 영역 및 제2 도전형 반도체 영역을 포함하는 복수의 로드 구조;
상기 복수의 로드 사이 또는 로드 상에 형성된 금속 코어-절연체 쉘 구조의 나노입자 함유 영역을 포함하고,
상기 나노입자의 금속 코어와 상기 활성층 영역 간에 표면 플라즈몬 공명이 일어나는 것을 특징으로 하는 LED 소자가 제공된다.
본 발명에 따른 발광 다이오드(LED) 소자는 금속 코어(metal core)-절연체 쉘(insulator shell) 구조의 나노입자(특히, 금속 코어)를 이용하여 LED 구조 내의 활성층과 표면 플라즈몬 공명 현상을 유발시킴으로써 개선된 양자효율을 나타낼 수 있다. 구체적으로, (i) 절연체 쉘에 의하여 표면 플라즈몬 공명 현상에 참여하는 금속 코어를 외부 자극 또는 외부 환경에 의한 산화로부터 보호할 수 있고; (ii) 활성층, 특히 양자우물에 금속이 직접 접촉할 경우에 야기될 수 있는 금속 누설을 방지할 수 있으며; (iii) 절연체 쉘로 인하여 고온 성장시 금속이 증발되거나 손실되는 현상을 억제할 수 있고; 그리고 (iv) 금속 코어와 절연체 쉘의 형태와 크기에 따라 흡수 그래프가 파장대에 따라 변하므로, 이를 이용하면 가시광 영역의 단파장 영역에서 장파장 영역까지 표면 플라즈몬 공명(에너지 커플링) 효과를 응용할 수 있다.
따라서, 향후 광범위한 상용화가 기대된다.
도 1은 본 발명의 일 구체예에 따른 표면 플라즈몬 공명-기반 LED 소자의 제작 과정을 도시하는 도면이고;
도 2는 본 발명의 다른 구체예에 따른 표면 플라즈몬 공명-기반 LED 소자의 제작 과정을 도시하는 도면이고;
도 3은 도 2에 도시된 구체예에서 나노로드 구조를 형성하는 공정을 순차적으로 도시하는 도면이고;
도 4는 본 발명의 또 다른 구체예에 따른 표면 플라즈몬 공명-기반 LED 소자의 제작 과정을 도시하는 도면이고;
도 5는 임베디드 방식의 표면 플라즈몬 공명-기반 LED 소자의 다른 구체예를 도시하는 도면이고;
도 6a는 실시예 2에 따라 나노입자(Ag/SiO2 코어-쉘 나노입자)가 도입된 LED 소자와 상기 나노입자가 도입되지 않은 대조군(Ref)에 대한 PL(photoluminescence) 그래프이고(후면);
도 6b는 실시예 2에 따라 제작된 LED 소자와 대조군(Ref)에 대한 시분해발광(time resolved photoluminescence; TRPL) 측정 결과를 나타내는 그래프이고(후면);
도 7a는 나노입자가 도입되지 않거나(Ref), 은 입자가 도입된 나노로드 구조의 LED 소자에 대한 PL 그래프이고; 그리고
도 7b는 나노입자가 도입된 나노로드 구조의 LED 소자 및 나노입자가 도입되지 않은 대조군(Ref)에 대한 PL 및 흡수 스펙트럼이다.
본 발명은 첨부된 도면을 참고로 하여 하기의 설명에 의하여 모두 달성될 수 있다. 하기의 설명은 본 발명의 바람직한 구체예를 기술하는 것으로 이해되어야 하며, 본 발명이 반드시 이에 한정되는 것은 아님을 이해해야 한다. 또한, 첨부된 도면은 이해를 돕기 위하여 실제 층의 두께(또는 높이) 또는 다른 층과의 비율에 비하여 다소 과장되게 표현된 것일 수 있으며, 그 의미는 후술하는 관련 기재의 구체적 취지에 비추어 바르게 이해될 수 있다.
본 명세서에서 언급된 적층 구조는 예시적인 의미로 이해되어야 하며, 본 발명이 이러한 특정 적층 구조로 한정되는 것은 아니다.
본 명세서에 있어서, "상에" 또는 "위에"라는 표현은 상대적인 위치 개념을 언급하기 위하여 사용될 수 있는 바, 언급된 영역에 다른 구성 요소 또는 층이 직접적으로 존재하는 경우뿐만 아니라, 그 사이에 다른 영역(중간층) 또는 구성 요소가 개재되거나 존재할 수 있고, 또한 언급된 영역과의 관계에서 상부에 존재하기는 하나 언급된 영역의 표면을 완전히 덮지 않은 경우도 포함할 수 있다. 따라서, 별도로 "직접적으로"라는 표현을 사용하지 않는 한, 상술한 바와 같이 상대적 개념으로 이해될 수 있다. 이와 유사하게, "하측에", "하부에" 및 "아래에"라는 표현 역시 위치에 대한 상대적 개념으로 이해될 수 있을 것이다. "사이에"라는 표현 역시 전술한 바와 같이 상대적으로 이해될 수 있는 바, 언급된 2가지 영역 사이 중 어느 한 쪽 또는 양쪽 영역에 임베디드된(embedded) 형태를 포함할 수 있으며, 또한 종적 또는 횡적 위치 개념으로 파악될 수 있다.
본 명세서에 있어서, "제1 도전형 반도체" 및 "제2 도전형 반도체" 각각은 "n-형" 또는 "p-형"을 의미할 수 있으며, 전형적으로는 상호 반대되는 도전 특성을 갖는다. 이때, 제1 도전형 반도체로서 의도하지 않은 도핑이 된(unintentionally doped) GaN와 같은 반도체도 가능하다. 예를 들면, 상기 제1 도전형 반도체가 상대적으로 하측에 위치하는 경우(즉, 하부 도전형 반도체 영역인 경우)에는 p-형(또는 n-형) 반도체일 수 있는 한편, 상기 제2 도전형 반도체(즉, 상부 도전형 반도체 영역)는 n-형(또는 p-형) 반도체일 수 있다.
또한, "영역"이라는 용어는 넓은 의미로 이해될 수 있는 바, 예를 들면 "연속적인 층" 구조뿐만 아니라, 다양한 입체 구조물(로드 형상 등) 또는 이의 구성 부위를 전체적으로 통칭하는 의미로 이해될 수 있으며, 더 나아가 특정 성분 또는 입자가 함유되어 있거나 특정 성분 또는 입자가 규칙적/불규칙적, 그리고 연속적/불연속적으로 분포 또는 형성되어 있는 경우도 포함할 수 있다.
본 발명에 따르면, 표면 플라즈몬 공명에 의한 LED 소자의 내부 양자 효율 증대를 위하여 금속 코어-절연체 쉘 구조를 갖는 나노입자가 도입된다. 이러한 코어-쉘 구조 입자 자체는 종래에 알려져 있기는 하나, 주로 항박테리아 특성을 확보하기 위한 것일 뿐, 본 발명에서와 같이 LED 소자에 적용되지 않았다.
본 발명에 있어서, "나노입자"는 나노 스케일(예를 들면, 약 1,000 nm 이하)의 사이즈(직경)를 갖는 입자를 의미할 수 있다.
한편, 상기 LED 소자는 기본적으로 제1 도전형 반도체 영역, 제2 도전형 반도체 영역, 및 상기 제1 도전형 반도체 영역과 제2 도전형 반도체 영역 사이에 형성된 활성층 영역을 포함한다. 이때, 상기 활성층에서 방출된 광에 의하여 금속 코어-절연체 쉘 구조의 나노입자(구체적으로, 금속 코어)에 존재하는 표면 플라즈몬이 활성층 영역(특히, 양자우물구조의 활성층)과 상호 작용하여 활성층에서 전자와 정공의 결합을 촉진할 수 있다. 이처럼, 금속과 활성층 간의 표면 플라즈몬 공명 효과를 얻기 위하여는 다양한 인자(예를 들면, 입사광의 파장, 금속과 접촉하는 물질의 굴절률 등)가 고려될 수 있으나, 활성층과 금속 코어 간의 거리를 일정 거리 이내로 유지하는 것이 중요하다.
본 발명의 바람직한 구체예에 따르면, 상기 금속 코어(즉, 금속 코어의 표면)와 활성층 영역 간의 거리는 전형적으로 약 5 내지 300 nm, 보다 전형적으로는 약 30 내지 80 nm 범위일 수 있다. 다만, 금속의 종류를 고려하여 거리를 조절하는 것이 바람직한 바, 예를 들면 코어 재질이 Ag의 경우에는 약 42 내지 50 nm, Al의 경우에는 약 70 내지 80 nm, 그리고 Au의 경우에는 약 30 내지 35 nm 범위에서 바람직한 표면 플라즈몬 효과를 얻을 수 있다.
상기 나노입자의 코어를 구성하는 금속으로서 활성층의 양자 우물과 결합(coupling)하여 표면 플라즈몬 공명을 발생하는데 적합한 금속을 사용할 수 있는 바, 표면 플라즈몬 에너지 커플링 효율을 고려하여, 예를 들면 팔라듐(Pd), 알루미늄(Al), 은(Ag), 백금(Pt), 구리(Cu), 금(Au), 크롬(Cr) 등을 단독으로 또는 조합하여 사용할 수 있다. 바람직하게는, 은(Ag) 또는 금(Au), 가장 바람직하게는 은(Ag)을 사용할 수 있다. 상기 나열된 금속은 예시적 목적을 위한 것으로, 본 발명이 반드시 이에 한정되는 것은 아님은 명백하다.
또한, 경우에 따라서는 서로 다른 금속을 복수의 층으로 구성할 수도 있다. 상기 금속 코어의 사이즈(직경)는 특별히 한정되는 것은 아니나, 나노입자의 흡수율(absorbance)을 고려하면, 전형적으로 약 10 내지 300 nm, 보다 전형적으로는 약 30 내지 100 nm 범위일 수 있다.
한편, 상기 나노입자의 쉘을 구성하는 절연체(insulator 또는 non-conductive material)는 전형적으로 코어를 구성하는 금속 및 반도체보다는 높은 에너지 밴드갭, 예를 들면 적어도 약 3 eV의 에너지 밴드갭을 갖는 것이 바람직하다. 또한, 절연체는 코어를 형성하는 금속보다 높은 융점을 갖는 것이 바람직하다.
상술한 절연체로서, 예를 들면 실리카(SiO2), 산화주석(SnO2), 티타니아(TiO2), 지르코니아(ZrO2), 알루미나(Al2O3) 등을 단독으로 또는 조합하여 사용할 수 있다. 바람직하게는 실리카 또는 산화주석, 보다 바람직하게는 실리카를 사용할 수 있다. 또한, 쉘 층은 내면에 존재하는 금속 코어가 활성층과 표면 플라즈몬 공명을 발생시키는데 적합한 치수(dimension)를 갖는 것이 바람직하다. 상기의 점을 고려할 때, 쉘 층의 두께는 전형적으로 약 5 내지 300 nm, 보다 전형적으로는 약 10 내지 60 nm의 범위일 수 있는 바, 상기 수치는 예시적인 의미로 이해된다.
본 발명에 따르면, 상기 금속 코어-절연체 쉘 구조의 나노입자의 제조방법은 당업계에서 알려진 나노입자 형성 방법을 이용할 수 있다. 예를 들면, 금속 코어의 경우, 환원제를 이용하여 금속 전구체를 액상에서 환원시켜 제조하는 방법을 예시할 수 있고, 이와 같이 얻어진 금속 나노입자(통상적으로 콜로이드) 상에 절연체 쉘을 형성할 수 있는 바, 상기 절연체 쉘 형성 과정에서 졸-겔 공정(실리카 쉘의 경우, 예를 들면 TEOS와 같은 실리카 전구체의 가수분해-축합 반응)이나 분무 열분해법 등이 이용될 수 있다. 본 발명에서 사용되는 코어-쉘 구조의 나노입자가 상술한 특정 방식으로 제한되는 것은 아니지만, 바람직하게는 금속 코어는 액상환원법, 그리고 절연체 쉘은 졸-겔 공정에 의하여 제조될 수 있다. 예를 들면, Ag 코어-실리카 쉘 구조의 나노입자의 제조의 경우, 은 전구체로서는 질산은, 실버 포스파이트(silver phosphite) 등을 사용할 수 있으며, 실리카 전구체로서 테트라에틸오르소실리케이트(TEOS), 아미노프로플리트리메틸옥시실레인(APS), 소듐실리케이트 등을 사용할 수 있다. 이때, 환원제로는 전형적으로 아스코르브산, 포름알데히드 등, 그리고 보호제(protective agent)로서 세틸트리메틸암모늄 브로마이드(CTAB), 양성자성 비이온성 고분자인 폴리비닐피롤리돈 등을 사용할 수 있다.
또한, 코어-쉘 나노입자의 형상은 특별히 제한되는 것은 아니며, 구(sphere), 로드(rod), 와이어(wire), 피라미드(pyramid) 등 다양한 형상을 가질 수 있다. 다만, 구 형상을 갖는 것이 바람직하다.
본 발명의 일 구체예에 있어서, 상기 제1 도전형 반도체, 그리고 활성층 및 제2 도전형 반도체는 특별한 제한 없이 당업계에서 LED 제조용으로 알려진 다양한 반도체 물질(III-V, II-VI 등), 예를 들면 GaN, InN, AlN, InP, InS, GaAs, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, AlxGa1-xN, InxxGa1-xN, InxGa1-xAs, ZnxCd1-xS 등을 사용할 수 있고, 이들을 단독 또는 조합하여 사용할 수 있다(상기에서, 0<x<1). 또한, 제1 도전형 반도체와 제2 도전형 반도체의 종류를 달리할 수도 있다. 상술한 도전형 반도체의 선정에 대하여는 필요시 별도로 언급하기로 한다.
본 발명의 일 구체예에 따르면, LED 소자는 기판 상에서 형성할 수 있는 바, 제1 도전형 반도체 영역을 하부 도전형 반도체 영역이라 할 때, 기판과 제1 도전형 반도체 영역 간의 격자 상수 부정합을 완화하고 2차원적 성장을 유도하기 위하여 선택적으로 완충층(buffer layer)이 그 사이에 형성될 수 있다. 이와 같이 완충층 상에 반도체층을 성장시킬 경우, 이종 기판 상에 직접 성장시킬 경우에 비하여 계면 에너지가 감소하기 때문에 높은 밀도의 핵 생성이 가능하게 되고, 또한 측면 성장(lateral growth)의 촉진으로 인하여 평면성장을 촉진하는 장점이 있어, 격자 부정합을 일정 정도 완화시킬 수 있다.
이때, 기판은 당업계에서 LED 제조용으로 알려진 기판, 전형적으로는 반도체 단결정 성장용 기판으로서, 예를 들면, 사파이어, 실리콘 카바이드(SiC), 갈륨비소(GaAs), 질화갈륨(GaN), 실리콘(Si), 갈륨인(GaP), 인듐인(InP), 산화아연(ZnO), MgAl2O4 MgO, LiAlO2, LiGaO2 등과 같이 GaN와 같은 반도체를 적층(epitaxially) 성장시킬 수 있는 기판으로부터 선택할 수 있는 바, 보다 전형적으로는 사파이어 기판을 사용할 수 있다. 또한, 기판의 두께는 이하의 기재에서 별도로 언급하지 않는 한, 전형적으로는 약 100 내지 500 ㎛, 보다 전형적으로는 약 250 내지 450 ㎛ 범위일 수 있으나, 이는 예시적인 의미로 이해되어야 한다.
또한, 본 명세서에서 별도의 언급이 없는 한, 도전형 반도체 영역(및 완충층), 활성층 영역의 형성은 통상적인 LED 제조 과정에서 수반되는 층 형성 또는 성장 방식이 특별한 제한 없이 적용될 수 있는 바, 유기금속화학증착법(MOCVD), 분자빔성장법(MBE), 하이드라이드 기상성장법(HVPE) 등을 예시할 수 있으며, 일정 경우에는 스퍼터링법도 이용될 수 있다.
이하에서는, 본 발명의 다양한 구체예에 따른 표면 플라즈몬 공명-기반 LED 소자를 구체적으로 기술한다.
도 1은 본 발명의 일 구체예에 따른 표면 플라즈몬 공명-기반 LED 소자의 제작 과정을 도시하는 도면이다.
기판(101) 상에 제1 도전형 반도체 층(102)을 형성하는데, 이때 제1 도전형 반도체 층(102)은 바람직하게는 p-형 반도체 층일 수 있다. 상기 제1 도전형 반도체 층의 두께는 전형적으로 약 50 nm 내지 10㎛, 보다 전형적으로 약 100 내지 500 nm 범위일 수 있는 바, 본 발명이 반드시 상기 특정 수치 범위로 한정되는 것은 아니다. 또한. 제1 도전형 반도체 층(102)의 형성에 앞서 완충층(도시되지 않음)이 형성될 수 있음은 전술한 바와 같다.
그 다음, 제1 도전형 반도체 층(102) 상에 활성층(103)을 형성하는데, 본 발명의 바람직한 구체예에 따르면, 상기 활성층은 GaN, AlN, InN, InGaN, AlGaN, InAlGaN 등으로부터 선택되는 적어도 2가지 재질로 이루어질 수 있다. 이 중 에너지 밴드 갭이 작은 물질을 양자우물(quantum well)로 하고, 에너지 밴드 갭이 큰 물질을 양자 배리어(quantum barrier)로 구성할 수 있으며, 단일 또는 다중양자우물구조 모두 가능하다.
상기 활성층(103)은 앞서 언급된 층 형성 방식을 이용하여 단일양자우물 구조의 경우에는 약 1 내지 10 ㎚, 그리고 다중양자우물(예를 들면, 5쌍의 활성층)의 경우에는 약 40 내지 80 ㎚의 두께로 형성될 수 있다. 상기 수치 범위는 예시적 의미로서 본 발명이 반드시 이에 한정되지 않는다.
본 발명의 바람직한 구체예에 따르면, 활성층(103) 상에 제2 도전형 반도체층(104)을 형성함으로써 LED 구조에 p-n 접합(junction)을 제공한다. 상기 제2 도전형 반도체층(104)은 후술하는 코어-쉘 구조의 나노입자의 금속 코어와 활성층(103)이 상호 작용하여 표면 플라즈몬 공명이 일어나는데 적합한 거리를 제공할 수 있는 두께로 형성된다. 이를 위하여, 전형적으로는 약 5 내지 250 nm, 보다 전형적으로는 약 10 내지 60 nm 범위로 구성할 수 있는 바, 이는 예시적인 의미로 해석되어야 한다.
그 다음, 상기 제2 도전형 반도체층(104) 상에 금속 코어-절연체 쉘 구조의 나노입자층(105)이 형성되는데, 상기 나노입자는 구 형상을 갖는 것이 바람직하다. 상기 도면에 있어서, 상기 제2 도전형 반도체 층(104)의 두께와 상기 나노입자 층의 쉘 두께가 금속 코어 표면과 활성층(103) 간의 거리에 상당한다. 상기 구체예에 있어서, 제2 도전형 반도체 층(104)의 전기적 특성을 최대한 확보하면서, 양호한 표면 플라즈몬 공명 확보, 파장 대역 등을 고려하여 제2 도전형 반도체층의 두께와 쉘 두께의 합, 그리고 양자 간의 비율을 적절히 조절할 수 있다. 예를 들면, 제2 도전형 반도체 층의 두께를 약 10 nm라고 할 때, 쉘의 두께는 약 10 내지 60 nm로 설정할 수 있는 바, 이는 예시적인 것으로 본 발명이 상기 수치 범위로 한정되는 것은 아니다.
상기 코어-쉘 나노입자층(105)은 다양한 방식으로 형성될 수 있다. 예를 들면, 나노입자의 분산물(콜로이드)을 액적(droplet) 방식으로 제2 도전형 반도체 층(104) 상에 떨어뜨린 후, 바람직하게는 약 50 내지 300 ℃, 보다 바람직하게는 약 70 내지 150 ℃에서 건조시킨다. 택일적으로, 나노입자 분산물을 사용한 스핀 코팅 방식으로 형성할 수 있다.
상기 코어-쉘 나노입자층(105)의 두께는 전형적으로 약 20 내지 300 nm 범위일 수 있는데, 지나치게 두꺼운 경우에는 상부 측에 존재하는 나노입자가 표면 플라즈몬 공명에 참여하지 못하거나 발광하는 빛을 흡수할 수 있고 전기적 특성에도 영향을 미치기 때문에 바람직하다고 볼 수 없다.
상기 도시된 구체예에 있어서, 활성층(103), 특히 양자 우물과 제2 도전형 반도체 층(104)의 상면에 형성된 나노입자 층(105) 중 금속 코어의 표면 플라즈몬 간에 공명이 발생하게 된다.
상기와 같이 형성된 코어-쉘 구조의 나노입자 층(105) 상에 통상적인 전극 형성 절차가 수행될 수 있는 바, 도 1f 내지 도 1h에 예시되어 있다. 이러한 전극 형성 방식은 예시적인 것으로서, 본 발명에 따른 구체예의 본질을 변경하지 않는 한, 다양한 변형 실시가 가능하다.
상기 도 1f에 따르면, 나노입자층(105) 상에, 바람직하게는 투명 전도성 층 또는 영역(106)이 일종의 전극으로서 형성될 수 있다. 상기 투명성 층 또는 영역의 재질로서, 예를 들면 투명 전도성 산화물(transparent conductive oxide; TCO), 바람직하게는 산화인듐주석(indium tin oxide), 산화인듐아연(indium zinc oxide), 산화갈륨아연(gallium zinc oxide), 산화알루미늄 아연(aluminum zinc oxide) 또는 이들의 조합을 사용할 수 있다. 상기 투명성 전극을 형성하는 방법은 특별히 제한되는 것이 아니며, 종래에 알려진 화학증착법(CVD), 스퍼터링법(sputtering), 반응성 증착법(reactive evaporation), 플라즈마 화학증착(PECVD) 등을 이용할 수 있다.
택일적으로, 투명 전도성 층 또는 영역 대신에 제2 도전형 반도체 층과 동일한 타입의 반도체층 또는 영역을 형성할 수 있는 바, 상기 경우에는 스퍼터링과 같이 저온에서 층 형성이 가능한 반도체 물질, 예를 들면 ZnO를 사용할 수 있을 것이다. 이 경우, 하측의 제2 도전형 반도체는 일종의 스페이서(spacer)로 기능할 수 있다.
그 다음, 포토레지스트 패턴화-에칭과 같은 통상의 방식에 따라 제1 도전형 반도체 층(102)의 일부까지 상기 LED 구조물을 부분적으로 제거한 다음(1g), 도 1h에 도시된 바와 같이, 오믹 접합을 위하여 패턴화된 금속 전극(107, 108)을 선택적으로 더 형성할 수 있다. 이때, 금속 전극으로서 백금(Pt), 금(Au), 팔라듐(Pd), 니켈/금(Ni/Au) 등을 단독으로 조합하여 사용할 수 있다. 이외에도, 금속 전극(107, 108)을 형성하기에 앞서, 전류 확산층을 선택적으로 도입할 수도 있다.
도 2는 본 발명의 다른 구체예에 따른 표면 플라즈몬 공명-기반 LED 소자의 제작 과정을 도시하는 도면이다.
상기 구체예는 LED 소자 내에 로드(rod), 바람직하게는 나노로드 구조를 형성한 것으로서, 종래의 평면형(planar) 구조에서 야기되는 양자효율 저하 요인의 영향을 상당 수준 완화시킬 수 있으며, 더 나아가 표면 플라즈몬 현상에 의하여 광추출 효율의 개선 효과를 달성할 수 있다. 본 구체예에 따라 로드 구조가 형성된 표면 플라즈몬 공명-기반 LED 소자의 제조방법은 하기와 같다.
먼저, 도 2a에 도시된 바와 같이, 기판(201) 상에 아래로부터 제1 도전형 반도체층(202), 활성층(203) 및 제2 도전형 반도체층(204)을 순차적으로 형성한 적층 구조를 포함하는 LED 구조물이 제공된다. 상기 LED 구조물을 구성하는 각각의 층의 치수(dimension)에 대한 예시는 하기 표 1과 같다.
제1 도전형 반도체층 활성층(우물:배리어) 제2 도전형 반도체층
두께 약 50 nm 내지 10 ㎛, 바람직하게는 약 100∼500nm - 우물
약 1∼4 nm, 바람직하게는 약 2.5∼3 nm

- 배리어
약 4∼20 nm, 바람직하게는 약 7∼15 nm
약 5∼500 nm,
바람직하게는 약 10∼300 nm
그 다음, 2b에 도시된 바와 같이, 바람직하게는 LED 구조물을 제1 도전형 반도체층의 일부 두께까지 선택적으로 제거함으로써 복수의 로드, 바람직하게는 나노로드를 형성하는 공정이 수행된다. 본 명세서에 있어서, "나노로드(nanorod)"는 직경이 1,000 nm 이하, 전형적으로는 수 나노미터 내지 수백 나노미터 범위인 막대 형상을 의미할 수 있다.
LED 구조물의 선택적 제거를 위하여 대표적으로 나노 패터닝 기술을 이용한 선택적 에칭 공정이 적용될 수 있다. 이러한 선택적 에칭 공정을 위하여, 전자빔 (electron-beam) 리소그래피(lithography), 집속이온빔(focused ion beam, FIB) 리소그래피, 나노 임프린트법(nano-imprint), SiO2 나노 파티클을 이용한 마스크 형성법, 자기 응집성 금속 마스크법(self-assembled metal mask) 등의 마스크 패턴화 방법이 적용 가능하다. 또한, 마스크 형성 후 에칭 방법으로는 건식 에칭법, 예를 들면 반응성 이온 에칭법(reactive ion etching; RIE), 유도 결합 플라즈마 반응성 이온 에칭(inductively coupled plasma reactive ion etching; ICP-RIE), 화학적 이온 빔 에칭(chemically assisted ion beam etching; CAIBE) 등을 이용할 수 있다.
도 3은 도 2에 도시된 구체예에서 나노로드 구조를 형성하는 공정을 순차적으로 도시하는 도면이다.
도 3a에 도시된 바와 같이, 제2 도전형 반도체층(204) 상에 중간층(interlayer; 221) 및 금속층(222)을 순차 형성한다. 상기 중간층(221)은 바람직하게는 하부층으로 영향을 주지 않고, 후속 열처리 과정에서 그 위에 금속 나노 도트(nanodot) 패턴을 용이하게 형성하며, 그리고 추후 쉽게 제거할 수 있는 실리카(SiO2), 질화규소(Si3N4) 등으로 구성할 수 있으며, 보다 바람직하게는 실리카 층이다. 상기 층은 공지의 방법, 예를 들면 플라즈마 화학기상증착법(plasma enhanced chemical vapor deposition; PECVD)에 의하여 형성할 수 있다. 이때, 상기 중간층(221)은 바람직하게는 약 10 내지 1,000 ㎚, 보다 바람직하게는 약 50 내지 100 ㎚ 범위의 두께로 형성할 수 있다.
상기 금속층(222)은 바람직하게는 금(Au), 은(Ag), 니켈(Ni), 코발트(Co), 철(Fe), 구리(Cu), 백금(Pt), 팔라듐(Pd), 알루미늄(Al) 또는 이들의 조합, 보다 바람직하게는 니켈(Ni)을 사용하여, 바람직하게는 약 5 내지 100 ㎚, 보다 바람직하게는 약 5 내지 15 ㎚ 두께의 박막(thin film) 형태로 형성할 수 있다. 이때, 금속층의 형성을 위하여 전자-빔 증발 시스템(electron-beam evaporation system), 예를 들면 전자-빔 코터(e-beam coater)을 이용할 수 있다.
도 3b에 도시된 바와 같이, 중간층(221) 및 금속층(222)이 형성된 후에는 중간층(221) 상에 복수의 금속 나노 도트(nanodot; 222')가 분포된 패턴을 형성한다. 즉, 열처리를 하게 되면, 박막 형태로 존재하는 금속층이 용융되어 상기 중간층(221) 상에 나노 사이즈의 자기 응집성 덩어리, 즉 금속 나노 도트(222')를 형성하는 원리를 이용한 것이다. 이러한 열처리 과정은 어닐링(annealing), 보다 전형적으로는 RTA(rapid thermal annealing) 과정으로서, 상기 금속층(222)을 구성하는 금속의 융점 등을 고려하여, 바람직하게는 약 500 내지 1000 ℃, 보다 바람직하게는 약 700 내지 900 ℃의 온도, 질소 분위기 및 약 1 내지 6 분의 시간 조건 하에서 선정하여 수행될 수 있다.
상기와 같이 형성된 복수의 금속 나노 도트(222')는 바람직하게는 약 10 내지 900 nm, 보다 바람직하게는 약 50 내지 300 nm, 더욱 바람직하게는 약 100 내지 200 nm의 폭(직경)을 가지면서 상기 중간층 상에 분포 형성된다. 또한, 각각의 금속 나노 도트(222') 간의 간격은 전형적으로 약 50 내지 500 nm, 보다 전형적으로는 약 100 내지 250 nm 범위이다.
도 3c에 도시된 바와 같이, 금속 나노 도트를 일종의 마스크로 하여 앞서 언급된 방식을 통하여 수직으로 에칭을 수행한다. 예를 들면, ICP-RIE를 이용하는 경우에는 선택비(selectivity), 식각률(etch rate) 등의 공정 파라미터를 적절히 조절하여 금속 나노 도트(222')의 에칭을 억제하면서 LED 구조물의 구성층을 에칭하는 것이 바람직하다. 예를 들면, 중간층(221)의 에칭의 경우, ICP-F를 사용하여 약 70 내지 120초 동안 수행될 수 있으며, 하부의 제2 도전형 반도체층(204), 활성층(203) 및 제1 도전형 반도체(202)의 경우 ICP-CL을 이용하여 약 200 내지 400초 동안 수행될 수 있다. 이러한 공정 조건은 예시적인 의미로서, 본 발명이 이에 한정되는 것은 아님이 명백하다.
한편, 에칭되는 깊이에 따라 로드의 길이가 정하여지는데, 이때 기판(201) 위의 제1 도전형 반도체층(202)의 일부 깊이까지만 에칭하는 것이 바람직하다. 이와 같이, 기판(201) 상에서 제1 도전형 반도체 층(202)의 선택적 에칭 처리되지 않은 잔여층의 두께는 소자의 요구 특성을 고려하여 조절할 수 있으며, 예를 들면 약 40 내지 9,500 nm, 바람직하게는 약 100 내지 2,000 nm 범위일 수 있다.
상기 과정을 통하여, 개별 금속 나노 도트(222')의 마스크에 대응하는 사이즈를 갖는 로드가 형성되는데, 이와 같이 서로 이격하면서 배열된 복수의 로드의 하측 면이 선택적 제거(에칭) 처리되지 않은 상기 제1 도전형 반도체층의 잔여층과 일체화되어 있는 로드 구조를 갖게 된다. 구체적으로, 로드는 아래로부터 제1 도전형 반도체 영역(202'), 활성층 영역(203') 및 제2 도전형 반도체 영역(204')을 포함하며, 이론상으로는 상기 금속 나노 도트의 폭(직경)에 상당하는 폭을 갖게 된다. 또한, 개별 금속 나노 도트(222') 사이의 거리는 로드 사이의 간격에 상당할 것이다. 또한, 상술한 자기 응집성 금속 마스크 패턴이 형성되지 않은 영역은 상술한 에칭에 의하여 식각되어 추후 오믹 접합용 전극 형성을 위한 영역을 형성할 수 있다.
도 3d에 도시된 바와 같이, 선택적 제거(또는 에칭) 공정이 수행된 후에는 마스크 형성에 관여된 층, 즉 중간층(221') 및 금속 나노 도트(222')를 제거하는 과정이 수행된다. 이를 위하여, 당업계에서 알려진 리프트-오프(lift-off) 방식 등을 이용할 수 있는 바, 예를 들면, HF, 버퍼 산화에칭(Buffered Oxide Etchant, HF+NH4F 혼합물; BOE) 등을 사용하여 중간층(221')을 제거함으로써 마스크 영역을 제거할 수 있다.
상기와 같이 형성된 로드의 치수(dimension)는 사용된 LED 구조물을 구성하는 개별층의 두께, 에칭 공정, 리프트-오프 조건 등에 따라 변할 수 있으며, 예를 들면, 바람직하게는 약 10 내지 900 nm, 보다 바람직하게는 약 50 내지 300 nm의 직경(폭)을 갖고 약 20 nm 내지 5 ㎛ 범위의 길이를 갖는 로드를 제작할 수 있다. 이때, 면 비(로드의 폭에 대한 길이의 비)는 약 1 내지 100의 범위일 수 있다. 이러한 로드의 치수 범위는 예시적인 의미로서 본 발명이 이에 한정되지 않음은 명백하다.
그 다음, 상기 로드 구조에, 구체적으로 개별 로드 사이의 공간(영역) 또는 로드의 상면에 코어-쉘 구조의 나노입자 영역(205)을 형성할 수 있다. 상기 나노입자 영역(205)은 대표적으로 나노입자의 분산물(콜로이드)을 사용한 액적(droplet) 방식에 의하여 형성될 수 있다.
상술한 액적 방식의 경우, 구체적으로 로드 구조에 상기 나노입자의 분산물을 떨어뜨린 후, 바람직하게는 약 50 내지 300℃, 보다 바람직하게는 약 70 내지 150 ℃에서 건조시킨다. 택일적으로, 나노입자 분산물을 사용한 스핀 코팅 방식을 이용할 수도 있다.
상기 구체예에 따르면, 나노입자(205)는 개별 로드 사이의 공간에 충진된(또는 로드의 측면에 부착된) 상태로 존재할 수 있으며, 특히 활성층 영역(203')과 직접 접촉하는 형태로 존재할 수 있다. 이와 관련하여, 액적 방식을 이용할 경우에는 나노입자(205)의 일부가 로드 상면에 존재할 수도 있는데, 이와 같이 로드 상면에 존재하는 나노입자를 제거하는 것이 바람직할 경우에는 예를 들면 테이핑 수단으로 제거할 수 있다.
상기 구체예에 있어서, 바람직하게는, 상기 나노입자 영역(205)은 전체적으로 로드의 상면보다 낮은 높이, 예를 들면 로드의 상면보다 약 1 내지 300 nm 범위 정도로 낮게 조절할 수 있다. 경우에 따라서는 나노입자 영역이 로드 상면보다 다소 높을 수도 있는 바, 이 역시 본 발명의 범위에 포함될 것이다.
상술한 나노입자의 도입 방식은 예시적인 목적으로 제공되며, 본 발명이 반드시 이에 한정되는 것은 아니다.
이때, 절연체 쉘의 개재없이 금속 입자가 활성층에 직접 접촉할 경우에는 금속의 누설(leakage) 현상이 발생하며, 이는 발광 특성의 저하를 야기할 수 있다. 그러나, 본 발명에서와 같이 절연체 쉘이 금속 코어를 둘러쌀 경우에는 상술한 문제점이 방지될 수 있을 뿐만 아니라, 활성층과 접촉하는 부위에서도 표면 플라즈몬 공명 현상이 유발되어 최종 제작된 LED 소자의 내부 양자 효율이 더욱 향상될 수 있는 것이다.
이후, 로드 구조 상에 투명 전도성 층 또는 영역(206)이 일종의 전극으로서 형성되어 개별 로드에 p-n 접합을 위한 전류 주입을 가능하게 한다. 본 발명에서 개별 로드마다 독립적인 전극이 형성되는 것을 배제하는 것은 아니지만, 도시된 바와 같이, 투명 전도성 층 또는 영역(206)은 로드 구조의 상측 면, 즉 로드의 제2 도전형 반도체 영역(204') 상에서 횡으로 연장 형성되도록 구성하는 것이 바람직하다. 그 결과, 제2 도전형 반도체 영역(204') 각각은 투명성 전도성 층 또는 영역(206)과 전기적으로 연결될 것이다. 상기 투명 전도성 층 또는 영역의 두께(즉, 로드 상면과 전극 상면 간의 거리)는 전형적으로 약 100 내지 300㎚ 범위 내에서 사용하는 전극 재질을 고려하여 결정할 수 있다. 상기 두께 범위는 예시적 의미로 이해되어야 하며, 최종 나노로드 LED가 적용되는 구체적인 기술 분야의 특성 등을 고려하여 변경될 수도 있다.
택일적으로, 상기 투명 전도성 층 또는 영역 대신에 제2 도전형 반도체 층과 동일한 타입의 반도체층 또는 영역을 형성할 수 있는 바, 상기 경우에는 스퍼터링과 같이 저온에서 층 형성이 가능한 반도체 물질, 예를 들면 ZnO를 사용할 수 있을 것이다.
한편, 본 발명의 다른 구체예에 따르면, 상기 로드 사이에 효과적으로 나노입자를 효과적으로 고정시키고, 로드 사이의 빈 공간을 충진하거나 평탄화하기 위하여, 예를 들면 SOG(spin-on-coating) 테크닉을 선택적으로 이용할 수 있다. SOG는 액상(바람직하게는 투명액체)으로 도포되어 실리카(SiO2)와 유사한 특성을 갖는 글래스 층을 형성하도록 경화될 수 있는 글래스 타입을 의미하며, 통상 반도체 분야에서 유전 물질로 사용되고 있다.
상기 구체예에 있어서, SOG 용액은 통상의 SOG 테크닉을 통하여 나노로드 사이에 적용될 수 있다. 예를 들면, 포토레지스트와 동일한 방식으로 SOG를 도포하고(전형적으로, 약 2,500 내지 3,500 rpm에서 스핀 코팅), 베이킹한다. 이때, 베이킹 단계는 전형적으로 약 130 내지 160℃에서 약 0.5 내지 1.5분 동안, 보다 전형적으로는 약 150℃에서 약 1분 동안 수행될 수 있다. 베이킹 단계가 종료되면, 예를 들면 질소 분위기 하에서 경화시킬 수 있다. 상기 경우, 나노입자 영역은 나노입자 및 SOG를 포함할 것이다.
요약하면, 상술한 바와 같이 로드 구조를 형성한 구체예의 경우, 로드 사이에 위치하는 나노입자 함유 영역의 금속 코어가 활성층(203')과 상호 작용하여 표면 플라즈몬 공명 또는 에너지 커플링을 유발할 수 있는 것이다.
도 4는 본 발명의 또 다른 구체예에 따른 표면 플라즈몬 공명-기반 LED 소자의 제작 과정을 도시하는 도면이다.
도 4a 내지 도 4c에 도시된, 기판(301), 제1 도전형 반도체 층(302) 및 활성층(303)의 적층 방식은 전술한 바와 같고, 별도의 설명은 생략하기로 한다.
그 다음, 도 4d에 도시된 상기 활성층(303) 상에 나노입자층(305)을 형성하는데, 상기 나노입자층은 전술한 액적 방식 또는 스핀코팅 방식을 이용하여 형성할 수 있다. 이때, 나노입자층의 두께는, 전술한 바와 같이, 예를 들면 약 20 내지 300 nm 범위일 수 있다.
다음 단계로서, 도 4f에 도시된 바와 같이, 제2 도전형 반도체 층(304)을 형성하는데, 재질에 따라 앞서 언급된 다양한 성장 또는 형성 방식이 이용될 수 있다. 상기 구체예에 있어서, 활성층(303)의 상면에 분포된 나노입자 사이에 제2 도전형 반도체가 충진되고, 따라서 제2 도전형 반도체 층(304) 하측에 복수의 나노입자가 임베디드된(embedded) 형태를 갖게 된다. 이때, 상기 나노입자의 코어-쉘 구조로 인하여, 제2 도전형 반도체 층(304)을 MOCVD와 같은 고온 성장 방식을 이용할 수 있을 뿐만 아니라, 하측의 활성층과 직접 접촉한다 해도 금속의 누설 등의 문제점은 발생하지 않는다.
상기 제2 도전형 반도체 층의 두께(구체적으로, 나노입자층의 상면에서부터 제2 도전형 반도체층의 상면까지의 거리)는 특별히 한정되는 것은 아니나, 예를 들면 약 80 내지 300 nm일 수 있다.
그 이후의 패턴화된 전극(307, 308)의 형성 등과 같은 후속절차에 관한 세부 사항은 앞서 설명된 바와 동일하므로 생략하기로 한다.
도 5는 임베디드 방식의 표면 플라즈몬 공명-기반 LED 소자의 다른 구체예를 도시하는 도면이다.
이하에서, 별도로 언급하지 않는 한, 사용 재질 또는 치수는 앞서 설명된 바와 동일하다.
상기 도면에 있어서, 기판(401) 상에 제1 도전형 반도체를 일정 두께로 성장 또는 형성한다. 그 다음, 나노입자층(405)을 형성한 후, 다시 제1 도전형 반도체를 재성장시켜 분포된 나노입자 사이의 간격을 채움으로써 제1 도전형 반도체 층(402)을 형성한다. 그 결과, 복수의 나노입자는 제1 도전형 반도체 층의 상측에 임베디드된 형태로 분포된다.
후속적으로, 활성층(403) 및 제2 도전형 반도체 층(404)을 순차 성장시키고, 패턴화된 전극(407, 408)을 형성한다.
상기 구체예에서, 상기 임베디드된 나노 입자층(405)은 반드시 활성층(403)과 직접 접촉될 필요는 없으며, 표면 플라즈몬 공명 효과를 얻을 수 있는 한, 재성장되는 제1 도전형 반도체 물질이 개별 나노 입자의 적어도 일부를 덮을 수도 있다.
한편, 상기 제1 도전형 반도체층(402)의 두께(임베디드된 나노입자층의 하면으로부터 제1 도전형 반도체층의 하면까지의 거리)는, 예를 들면 약 10 내지 300 nm 범위일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
이하, 본 발명의 이해를 돕기 위해 바람직한 실시예를 제시하지만, 하기의 실시예는 본 발명을 보다 쉽게 이해하기 위하여 제공되는 것일 뿐 본 발명이 이에 한정되는 것은 아니다.
실시예 1
코어-쉘 구조의 나노입자의 제조
500ml 비이커 내에 마그네틱 교반 하에서 CTAB(cetyltrimethylammonium bromide; Aldrich사) 0.145g을 함유하는 수용액을 채웠다. 그 다음, 새롭게 제조된 질산은 수용액(0.1몰, 10 ml)를 상기 혼합 수용액에 첨가하였다. 5분 후에 20 ml의 아스코르브산 수용액을 환원제로 하여 상기 혼합 용액에 첨가하였다. 상기 혼합물을 추가적으로 약 10분 동안 교반시킨 후, 수산화나트륨(0.1M)을 첨가하여 반응 속도를 높였으며, 이때 혼합 용액의 pH는 약 5이었다. 후속적으로, 50 ml의 에탄올 및 1 ml의 TEOS를 상기 은 콜로이드에 각각 첨가하였고, 추가 3시간 동안 상온에서 교반하였다.
이와 같이 제조된 콜로이드의 입자를 TEM으로 관찰하였으며, UV-흡수 스펙트럼을 이용하여 흡수도(absorbance)를 측정하였다. 상기 결과를 도 5a 및 도 5b에 각각 나타내었다.
도 5a에 따르면, 제조된 나노입자의 크기는 대략 30 내지 70 nm 범위이었는 바, 실리카가 은 입자를 둘러싸고 있는 코어-쉘 구조를 갖고 있음을 확인할 수 있다. 또한, 도 5b에 따르면, 약 443 nm에서 흡수가 가장 높으며, 이 영역이 쉽게 에너지 커플링이 일어나는 영역임을 의미한다.
실시예 2
코어-쉘 나노입자가 도입된 LED의 제작 및 평가
도 1에 도시된 절차에 따라 LED 소자를 제작하였다(MOCVD). 이때, 기판으로 사파이어 기판을 사용하였고, 제1 도전형 반도체 층으로서 p-형 GaN층(400 nm),, 활성층으로서 3 ㎚ 두께의 InGaN 우물과 7 nm 두께의 GaN 배리어의 5개의 쌍(pair)로 이루어지는 다중양자우물층을 형성하였다. 그리고, 활성층 상에 10nm의 n-형 GaN층(제2 도전형 반도체 층)을 형성한 다음, 실시예 1에서 제조된 나노입자 콜로이드 10㎕를 액적 방식으로 상기 제2 도전형 반도체 층 상에 도포하고, 100 ℃에서 건조시켰다(두께: 30 nm).
상기와 같이 제작된 LED 소자에 대한 PL(photoluminescence)을 도 6a에 나타내었다(후면). 이때, "Ref"는 나노입자를 도입하지 않는 경우를 나타낸다. 상기 도 6a에 따르면, 나노입자를 도입할 경우, 약 151%의 PL 증가를 얻을 수 있음을 확인하였다.
상술한 PL 증가가 표면 플라즈몬 공명에 의한 것인지 여부를 확인하기 위하여, 시분해발광(time resolved photoluminescence; TRPL) 측정을 수행하였으며, 그 결과를 도 6b에 나타내었다(후면). 이때, Ref 및 본 실시예에 따른 LED에 대하여 측정된 life time은 각각 139ns 및 104ns이었다(F p : 1.34). 이와 같이 단축된 life time은 표면 플라즈몬 공명에 의한 것임을 의미한다. 결국, 본 실시예 2에 의하여 제작된 LED의 경우, 나노입자의 도입으로 인하여 내부양자효율이 10% 이상 증가하였음을 확인하였다.
실시예 3
코어-쉘 나노입자가 도입된 나노로드 구조의 LED의 제작 및 평가
도 3에 도시된 바와 같이, 나노로드가 형성된 LED 구조를 제작하였다.
이때, 개별 나노로드는 n-형 GaN 영역(2.5 ㎛), 활성층(QW 5쌍, 총 50 nm), 및 p-형 GaN 영역(150 nm)이 형성된 것이며, SiO2 100 nm를 PECVD에 의하여 증착한 다음, Ni 10 nm를 e-beam evaporator로 증착하였다. 그 다음, 850℃에서 5분 동안 어닐링을 수행하였고(N2, RTA), 마스크 패턴에 따라 SiO2를 100초 동안 에칭하였으며(ICP-F), 그리고 LED 구조물 역시 300초 동안 에칭하였다(ICP-CL). 그 결과, 직경이 약 150 내지 200 nm이고, 높이가 약 700 nm인 나노로드가 형성되었다.
이후, 실시예 1에서 제조된 코어-쉘 나노입자 콜로이드(10 ㎕)를 상기 나노로드에 액적 방식으로 주입하고 열판(hot plate)을 이용하여 약 175℃에서 건조하였다.
나노입자가 도입되지 않거나 은 입자 콜로이드(10 ㎕)로 도입된 LED 소자에 대한 PL 특성, 그리고 본 실시예에서 제작된 LED 소자에 대한 PL 특성 및 흡수 스펙트럼을 각각 평가하였으며, 그 결과를 도 7a 및 7b에 나타내었다.
도 7a에 따르면, 은 입자만을 도입한 경우, 도입하지 않은 경우(Ref)에 비하여 PL이 상당히 감소하였는 바, 이는 금속(Ag)이 활성층과 직접 접촉하여 누설되는 현상이 발생되었기 때문으로 판단된다.
한편, 도 7b에 따르면, 나노입자를 도입한 경우가 도입하지 않은 경우(Ref)에 비하여 상당한 PL 강도 증가가 이루어짐을 알 수 있다. 이는 코어-쉘 구조의 나노입자 도입에 의하여 표면 플라즈몬 공명이 일어나고, 절연체 쉘에 의하여 금속 코어의 누설이 방지되어 개선된 발광특성을 얻을 수 있음을 의미한다.
이상에서 살펴본 바와 같이, 금속 코어-절연체 쉘 구조의 나노입자를 LED 구조 내에 도입할 경우, 표면 플라즈몬 공명 효과는 물론, 금속의 누설 또는 손실이 효과적으로 방지됨으로써 보다 개선된 성능의 LED 소자를 구현할 수 있음을 알 수 있다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로, 본 발명의 구체적인 보호범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
101, 201, 301, 401: 기판
102, 202, 302, 402: 제1 도전형 반도체 층 또는 영역
103, 203, 303, 403: 활성층 또는 활성층 영역
104, 204, 304, 404: 제2 도전형 반도체 층 또는 영역
105, 205, 305, 405: 코어-쉘 나노입자 층 또는 영역
106, 206: 투명 전도성 층 또는 영역
107, 108, 207, 208, 307, 308, 407, 408 패턴화된 전극
202': 제1 도전형 반도체 영역
203': 활성층 영역
204': 제2 도전형 반도체 영역
221: 중간층
222: 금속층
222': 금속 나노 도트

Claims (14)

  1. 제1 도전형 반도체 영역;
    제2 도전형 반도체 영역;
    상기 제1 도전형 반도체 영역과 제2 도전형 반도체 영역 사이에 형성된 활성층 영역; 및
    금속 코어-절연체 쉘 구조의 나노입자 함유 영역;
    을 포함하고,
    상기 나노입자의 금속 코어와 상기 활성층 영역 간에 표면 플라즈몬 공명이 일어나는 것을 특징으로 하는 LED 소자.
  2. 아래로부터 제1 도전형 반도체 영역;
    활성층 영역; 및
    제2 도전형 반도체 영역;
    을 포함하고,
    (i) 상기 제2 도전형 반도체 영역 위, (ii) 상기 제1 도전형 반도체 영역과 상기 활성층 영역 사이, 또는 (iii) 상기 활성층 영역과 상기 제2 도전형 반도체 영역 사이에 형성된 금속 코어-절연체 쉘 구조의 나노입자 함유 영역을 포함하고,
    상기 나노입자의 금속 코어와 상기 활성층 영역 간에 표면 플라즈몬 공명이 일어나는 것을 특징으로 하는 LED 소자.
  3. 상호 이격되어 배열되고, 아래로부터 순차적으로 제1 도전형 반도체 영역, 활성층 영역 및 제2 도전형 반도체 영역을 포함하는 복수의 로드 구조;
    상기 복수의 로드 사이 또는 로드 상에 형성된 금속 코어-절연체 쉘 구조의 나노입자 함유 영역을 포함하고,
    상기 나노입자의 금속 코어와 상기 활성층 영역 간에 표면 플라즈몬 공명이 일어나는 것을 특징으로 하는 LED 소자.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 도전형 반도체 및 상기 제2 도전형 반도체는 각각 n-형 또는 p-형 반도체이고, 상호 반대되는 도전 특성을 갖는 것을 특징으로 하는 LED 소자.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 금속은 팔라듐(Pd), 알루미늄(Al), 은(Ag), 백금(Pt), 구리(Cu), 금(Au), 크롬(Cr) 또는 이의 조합인 것을 특징으로 하는 LED 소자.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 금속 코어의 직경이 10 내지 300 nm 범위인 것을 특징으로 하는 LED 소자.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 절연체는 실리카(SiO2), 산화주석(SnO2), 티타니아(TiO2), 지르코니아(ZrO2), 알루미나(Al2O3) 또는 이의 조합인 것을 특징으로 하는 LED 소자.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 절연체 쉘의 두께가 5 내지 300 nm 범위인 것을 특징으로 하는 LED 소자.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 금속 코어와 상기 활성층 영역 간의 거리가 5 내지 300 nm의 범위인 것을 특징으로 하는 LED 소자.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 활성층 영역은 다중양자우물 또는 단일양자우물 구조를 갖는 것을 특징으로 하는 LED 소자.
  11. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 도전형 반도체 영역이 하부 도전형 반도체 영역으로서, 그 하측에 기판을 더 포함하는 것을 특징으로 하는 LED 소자.
  12. 제11항에 있어서,
    상기 기판은 사파이어, 실리콘 카바이드(SiC), 갈륨비소(GaAs), 질화갈륨(GaN), 실리콘(Si), 갈륨인(GaP), 인듐인(InP), 산화아연(ZnO), MgAl2O4 MgO, LiAlO2, 또는 LiGaO2인 것을 특징으로 하는 LED 소자.
  13. 제2항에 있어서,
    상기 제2 도전형 반도체 영역 위에 금속 코어-절연체 쉘 구조의 나노입자 함유 영역이 형성된 경우, 상기 나노입자 함유 영역 상에 투명 전도성 영역을 더 포함하는 것을 특징으로 하는 LED 소자.
  14. 제3항에 있어서,
    상기 복수의 로드 구조 상에 투명 전도성 영역을 더 포함하는 것을 특징으로 하는 LED 소자.
KR1020100038380A 2010-04-26 2010-04-26 코어-쉘 나노입자를 이용한 표면 플라즈몬 공명-기반 발광 다이오드 KR101134191B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100038380A KR101134191B1 (ko) 2010-04-26 2010-04-26 코어-쉘 나노입자를 이용한 표면 플라즈몬 공명-기반 발광 다이오드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100038380A KR101134191B1 (ko) 2010-04-26 2010-04-26 코어-쉘 나노입자를 이용한 표면 플라즈몬 공명-기반 발광 다이오드

Publications (2)

Publication Number Publication Date
KR20110118956A true KR20110118956A (ko) 2011-11-02
KR101134191B1 KR101134191B1 (ko) 2012-04-09

Family

ID=45390595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100038380A KR101134191B1 (ko) 2010-04-26 2010-04-26 코어-쉘 나노입자를 이용한 표면 플라즈몬 공명-기반 발광 다이오드

Country Status (1)

Country Link
KR (1) KR101134191B1 (ko)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683506A (zh) * 2011-03-10 2012-09-19 中国科学院物理研究所 一种用于GaN基LED外延片的纳米结构层及其制备方法
CN102800771A (zh) * 2012-09-07 2012-11-28 电子科技大学 发光二极管表面金属亚波长嵌入式光栅结构及制备方法
KR101251340B1 (ko) * 2011-11-08 2013-04-05 고려대학교 산학협력단 반도체 발광 소자 및 그 제조 방법
KR101283538B1 (ko) * 2011-11-07 2013-07-15 삼성전자주식회사 표면 플라즈몬 공명을 이용하여 발광 특성이 향상된 발광소자
US20140008676A1 (en) * 2012-07-03 2014-01-09 Invensas Corporation Optical enhancement of light emitting devices
KR101358738B1 (ko) * 2012-04-12 2014-02-10 인하대학교 산학협력단 금속 나노 입자가 결합된 형광체 및 이를 이용한 발광다이오드
CN103681996A (zh) * 2013-10-17 2014-03-26 武汉光电工业技术研究院有限公司 一种紫外发光二极管及其制备方法
WO2014189188A1 (ko) * 2013-05-23 2014-11-27 삼성토탈 주식회사 이방성 금속 나노입자를 이용한 발광효율이 증대된 광변환 발광소자
US9054234B2 (en) 2013-11-05 2015-06-09 Samsung Electronics Co., Ltd. Method of manufacturing nitride semiconductor device
CN105845802A (zh) * 2014-10-24 2016-08-10 李德财 高光萃取率的发光二极管、导电膜,及导电膜的制作方法
CN108615797A (zh) * 2018-04-28 2018-10-02 南京大学 具有表面等离激元圆台纳米阵列的AlGaN基紫外LED器件及其制备方法
CN110148657A (zh) * 2019-05-29 2019-08-20 福建兆元光电有限公司 带有纳米颗粒涂层的led芯片及制造方法
WO2023157992A1 (ko) * 2021-02-19 2023-08-24 고려대학교 산학협력단 금속 나노입자가 적용된 나노홀을 포함하는 발광소자 및 이의 제조 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373398B1 (ko) * 2012-04-18 2014-04-29 서울바이오시스 주식회사 고효율 발광다이오드 제조방법
KR101548420B1 (ko) 2012-07-24 2015-08-28 주식회사 엘지화학 금속입자층 형성 방법 및 이를 이용하여 제조된 발광소자
WO2014017793A1 (ko) * 2012-07-24 2014-01-30 주식회사 엘지화학 금속입자층 형성 방법 및 이를 이용하여 제조된 발광소자
KR101397829B1 (ko) 2012-10-26 2014-05-20 제주대학교 산학협력단 광전자 소자 및 그 제조방법
KR101420941B1 (ko) 2012-12-18 2014-07-21 한양대학교 산학협력단 광 추출 효율이 향상된 질화갈륨계 발광소자
KR101636140B1 (ko) * 2014-08-22 2016-07-07 한양대학교 산학협력단 발광 소자 및 그 제조 방법
KR102164022B1 (ko) * 2018-11-23 2020-10-12 경희대학교 산학협력단 인-시튜 졸-겔 ?칭 영역이 통합된 미세액적 기반의 미세유체 디바이스를 이용한 나노입자의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945989B1 (ko) 2007-02-09 2010-03-09 삼성전기주식회사 표면 플라즈몬 공명을 이용한 반도체 발광 소자
US7714339B2 (en) 2007-05-29 2010-05-11 Neoton Optoelectronics Corp. Light emitting diode
KR101101780B1 (ko) * 2008-09-08 2012-01-05 서울대학교산학협력단 질화물 박막 구조 및 그 형성 방법

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683506A (zh) * 2011-03-10 2012-09-19 中国科学院物理研究所 一种用于GaN基LED外延片的纳米结构层及其制备方法
KR101283538B1 (ko) * 2011-11-07 2013-07-15 삼성전자주식회사 표면 플라즈몬 공명을 이용하여 발광 특성이 향상된 발광소자
KR101251340B1 (ko) * 2011-11-08 2013-04-05 고려대학교 산학협력단 반도체 발광 소자 및 그 제조 방법
KR101358738B1 (ko) * 2012-04-12 2014-02-10 인하대학교 산학협력단 금속 나노 입자가 결합된 형광체 및 이를 이용한 발광다이오드
US20140008676A1 (en) * 2012-07-03 2014-01-09 Invensas Corporation Optical enhancement of light emitting devices
WO2014008418A1 (en) * 2012-07-03 2014-01-09 Invensas Corporation Optical enhancement of light emitting devices
CN102800771A (zh) * 2012-09-07 2012-11-28 电子科技大学 发光二极管表面金属亚波长嵌入式光栅结构及制备方法
WO2014189188A1 (ko) * 2013-05-23 2014-11-27 삼성토탈 주식회사 이방성 금속 나노입자를 이용한 발광효율이 증대된 광변환 발광소자
GB2517883A (en) * 2013-05-23 2015-03-04 Samsung Total Petrochemicals Light conversion light-emitting device with enhanced luminescence efficiency using anisotropic metal nanoparticles
US9343635B2 (en) 2013-05-23 2016-05-17 Hanwha Total Petrochemical Co., Ltd. Light conversion light-emitting device with enhanced luminescence efficiency using anisotropic metal nanoparticles
GB2517883B (en) * 2013-05-23 2018-10-10 Hanwha Total Petrochemical Co Ltd Light conversion light-emitting device with enhanced luminescence efficiency using anisotropic metal nanoparticles
CN103681996A (zh) * 2013-10-17 2014-03-26 武汉光电工业技术研究院有限公司 一种紫外发光二极管及其制备方法
US9054234B2 (en) 2013-11-05 2015-06-09 Samsung Electronics Co., Ltd. Method of manufacturing nitride semiconductor device
CN105845802A (zh) * 2014-10-24 2016-08-10 李德财 高光萃取率的发光二极管、导电膜,及导电膜的制作方法
CN108615797A (zh) * 2018-04-28 2018-10-02 南京大学 具有表面等离激元圆台纳米阵列的AlGaN基紫外LED器件及其制备方法
CN108615797B (zh) * 2018-04-28 2019-07-02 南京大学 具有表面等离激元圆台纳米阵列的AlGaN基紫外LED器件及其制备方法
CN110148657A (zh) * 2019-05-29 2019-08-20 福建兆元光电有限公司 带有纳米颗粒涂层的led芯片及制造方法
WO2023157992A1 (ko) * 2021-02-19 2023-08-24 고려대학교 산학협력단 금속 나노입자가 적용된 나노홀을 포함하는 발광소자 및 이의 제조 방법

Also Published As

Publication number Publication date
KR101134191B1 (ko) 2012-04-09

Similar Documents

Publication Publication Date Title
KR101134191B1 (ko) 코어-쉘 나노입자를 이용한 표면 플라즈몬 공명-기반 발광 다이오드
US8748864B2 (en) Light emitting device and method of fabricating the same
US10038115B2 (en) Nanowire sized opto-electronic structure and method for modifying selected portions of same
KR101283368B1 (ko) 양자점을 이용한 형광공명에너지전달-기반 발광 다이오드
KR101140096B1 (ko) 나노로드 발광 다이오드 및 이의 제조방법
US20120161185A1 (en) Light emitting diodes
KR20100080094A (ko) 방사형 이종접합 구조의 나노 막대를 이용한 발광 다이오드
KR101643757B1 (ko) 발광소자 및 그 제조방법
CN101924322A (zh) 表面等离子体激元产生装置及其制造方法
TW200421636A (en) Semiconductor light emitting device
WO2022079971A1 (ja) 赤外led素子
KR101481721B1 (ko) 발광소자 및 그 제조방법
WO2015089123A1 (en) Use of dielectric film to reduce resistivity of transparent conductive oxide in nanowire leds
KR101600362B1 (ko) 이종 접합 가지형 나노와이어를 구비한 발광다이오드
CN110838538B (zh) 一种发光二极管元件及其制备方法
KR20110103686A (ko) 질화물 반도체 발광소자 및 그 제조방법
US20220246793A1 (en) Semiconductor device and method for producing semiconductor device
KR101600783B1 (ko) 고효율 발광다이오드의 제조방법
KR20150138890A (ko) 절연막을 이용한 표면 플라즈몬 공명 기반 발광 다이오드 제조방법
KR20190117179A (ko) 그래핀 양자점 광증폭 발광소자 및 그의 제작방법
KR101481722B1 (ko) 발광소자 및 그 제조방법
KR20120085027A (ko) 반도체 발광소자 및 그 제조방법
KR20120046632A (ko) 그래핀층 및 나노결정층을 포함하는 발광 소자
KR20130114987A (ko) 표면 플라즈몬 강화 발광 소자 및 그것을 제조하는 방법
KR102128835B1 (ko) 그래핀 양자점 광증폭 발광소자를 포함하는 자동차 전장 부품

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160317

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180208

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190211

Year of fee payment: 8