KR101481721B1 - 발광소자 및 그 제조방법 - Google Patents

발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR101481721B1
KR101481721B1 KR1020130080442A KR20130080442A KR101481721B1 KR 101481721 B1 KR101481721 B1 KR 101481721B1 KR 1020130080442 A KR1020130080442 A KR 1020130080442A KR 20130080442 A KR20130080442 A KR 20130080442A KR 101481721 B1 KR101481721 B1 KR 101481721B1
Authority
KR
South Korea
Prior art keywords
light emitting
quantum well
layer
well structure
conductivity type
Prior art date
Application number
KR1020130080442A
Other languages
English (en)
Inventor
이철로
라용호
박지현
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to KR1020130080442A priority Critical patent/KR101481721B1/ko
Application granted granted Critical
Publication of KR101481721B1 publication Critical patent/KR101481721B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0058Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 일 실시예에 따른 발광소자는, 기판 상에 형성된 적어도 하나의 수직형 발광 구조체를 구비하는 것으로서, 상기 발광 구조체는, 상기 기판 상에서 성장된 수직형 나노와이어의 형태를 갖는 제1 도전형 반도체; 상기 제1 도전형 반도체의 원주 방향으로 성장된 다중 양자우물 구조 층; 상기 다중 양자우물 구조 층 내에 형성되는 것으로서, 드롭렛 형태를 갖는 양자점; 상기 다중 양자우물 구조 층 상에 형성되는 것으로서, 드롭렛 형태를 갖는 나노 메탈; 및 상기 다중 양자우물 구조 층 상에 형성되는 제2 도전형 반도체를 포함한다.
본 발명에 따르면, 나노와이어 형태의 LED나 LD와 같은 발광소자의 발광면적이 증가되고, 내부 양자효율 및 외부 양자효율이 증가 됨으로써 발광 효율이 향상될 수 있다.

Description

발광소자 및 그 제조방법{Light-emitting device and method for manufacturing the same}
본 발명은 발광소자 및 그 제조방법에 관한 것으로서, 구체적으로 양자우물 구조 내에서 전자와 홀의 결합력을 높이고 내부에서 발광하는 빛을 표면 플라즈몬 효과를 통해 효과적으로 추출함으로써 외부 양자효율 또한 높일 수 있는 구조를 갖는 발광소자 및 그 제조방법에 관한 것이다.
LED(light emitting diode) 또는 LD(laser diode)와 같은 반도체 발광소자는 전기발광(electroluminescence) 현상, 즉, 전류 또는 전압의 인가에 의해 물질(반도체)에서 빛이 방출되는 현상을 이용한다. 상기 반도체 발광소자의 활성층(즉, 발광층)에서 전자와 정공이 결합하면서 상기 활성층의 에너지 밴드갭(band gap)에 해당하는 만큼의 에너지가 빛의 형태로 방출될 수 있다. 따라서 상기 활성층의 에너지 밴드갭(band gap)의 크기에 따라 상기 발광소자에서 발생되는 빛의 파장이 달라질 수 있다.
반도체 발광소자의 성능을 평가하는 지표로는 발광효율, 열적 안정성, 색순도, 색균일도, 수명 등이 있다. 이 중에서 발광효율은 전기적 입력 파워에 대한 발광되는 빛의 세기의 비를 의미한다. 열적 안정성은 온도 변화에 따른 발광 파장의 변화와 관련된다. 최근, 반도체 발광소자가 차세대 광원으로 주목받으면서, 이에 대한 연구가 활발히 이루어지고 있고, 특히, 발광효율을 개선할 수 있는 기술에 대한 요구가 증가하고 있다.
본 발명은 상술한 기술적 요구를 충족시키기 위해 창안된 것으로서, 나노와이어 형태의 LED나 LD와 같은 발광소자를 구현함에 있어서 발광면적의 증가, 내부 양자효율의 증가 및 외부 양자효율의 증가를 통해 발광효율을 증가시키는 것을 일 목적으로 한다.
다만, 본 발명이 이루고자 하는 기술적 과제는 상술한 과제에 제한되지 않으며, 위에서 언급되지 않은 또 다른 기술적 과제들은 아래에 기재된 발명의 설명으로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 기술적 요구를 충족시키기 위한 본 발명의 일 실시예에 따른 발광소자는, 기판 상에 형성된 적어도 하나의 수직형 발광 구조체를 구비하는 것으로서, 상기 발광 구조체는, 상기 기판 상에서 성장된 수직형 나노와이어의 형태를 갖는 제1 도전형 반도체; 상기 제1 도전형 반도체의 원주 방향으로 성장된 다중 양자우물 구조 층; 상기 다중 양자우물 구조 층 내에 형성되는 것으로서, 드롭렛 형태를 갖는 양자점; 상기 다중 양자우물 구조 층 상에 형성되는 것으로서, 드롭렛 형태를 갖는 나노 메탈; 및 상기 다중 양자우물 구조 층 상에 형성되는 제2 도전형 반도체를 포함한다.
상기 기판은 Si로 이루어질 수 있다.
상기 제1 도전형 반도체는, n-타입 GaN으로 이루어질 수 있다.
상기 제1 도전형 반도체는, 성장 방향 단부가 피라미드 형태를 가질 수 있다.
상기 다중 양자우물 구조는, 교호적으로 형성되는 베리어 층 및 웰 층을 포함할 수 있다.
상기 베리어 층은, GaN으로 이루어질 수 있다.
상기 웰 층은, InGaN으로 이루어질 수 있다.
상기 양자점은, InGaN으로 이루어질 수 있다.
상기 나노 메탈은, Ag, Ni, Au, Pt, Cu 및 Fe을 포함하는 그룹으로부터 선택된 금속으로 이루어질 수 있다.
상기 제2 도전형 반도체는, P-타입 GaN으로 이루어질 수 있다.
상기 발광소자는, 상기 제2 도전형 반도체에 접합되는 투명 전극을 더 포함할 수 있다.
상기 투명 전극은, ITO로 이루어질 수 있다.
상기 발광소자는, 상기 투명 전극에 접합되는 제1 금속 콘택트; 및 상기 기판의 하면에 접합되는 제2 금속 콘택트를 더 포함할 수 있다.
상기 제1 금속 콘택트 및 제2 금속 콘택트는, Au 또는 Ni 재질로 이루어질 수 있다.
한편, 상술한 기술적 요구를 충족시키기 위한 본 발명의 일 실시예에 따른 발광소자의 제조방법은, 기판 상에 적어도 하나의 수직형 발광 구조체를 형성하는 단계를 포함하는 것으로서, 상기 수직형 발광구조체를 형성하는 단계는, (a) 상기 기판 상에 수직형 나노와이어의 형태를 갖는 제1 도전형 반도체를 성장시키는 단계; (b) 상기 제1 도전형 반도체의 원주 방향으로 다중 양자우물 구조 층을 성장시키는 단계; (c) 상기 다중 양자우물 구조 층 내에 드롭렛 형태의 양자점을 형성시키는 단계; (d) 상기 다중 양자우물 구조 층 상에 드롭렛 형태의 나노 메탈을 형성시키는 단계; 및 (e) 상기 다중 양자우물 구조 층 상에 제2 도전형 반도체를 성장시키는 단계를 포함한다.
상기 (b)단계는, (b1) 650℃ 내지 780℃의 온도 및 100torr 내지 300torr의 압력 하에서 Ga의 소스인 TMGa와 N의 소스인 NH3를 번갈아 공급하여 GaN 베리어 층을 성장시키는 단계; 및 (b2) 600℃ 내지 750℃의 온도 및 100torr 내지 300torr의 압력 하에서 In의 소스인 TMIn, Ga의 소스인 TMGa, 및 N의 소스인 NH3를 번갈아 공급하여 InGaN 웰 층을 성장시키는 단계를 포함할 수 있다.
상기 (c)단계는, 상기 (b)단계의 진행 중간에 500℃ 내지 700℃의 온도 및 100torr 내지 300torr의 압력 하에서 In의 소스인 TMIn, Ga의 소스인 TMGa, 및 N의 소스인 NH3를 공급하되, TMIn과 TMGa을 동시에 공급하는 경우 NH3의 공급을 중단하고, NH3를 공급하는 경우에는 TMIn과 TMGa의 공급을 중단하는 방식으로 이루어질 수 있다.
상기 (d)단계는, 상기 다중 양자우물 구조 층 상에 상기 나노 메탈을 증착시킨 후 어닐링 하는 단계일 수 있다.
상기 (e)단계는, (e1) 600℃ 내지 800℃의 온도 및 100torr 내지 300torr의 압력 하에서 Ga의 소스인 TMGa와 N의 소스인 NH3를 동시에 공급하여 상기 다중 양자우물 구조 층의 전체 표면 상에 P-타입 GaN 층을 형성하는 단계;를 포함할 수 있다.
상기 (e)단계는, (e2) 상기 (e1)단계 이후에 온도를 800℃ 내지 900℃로 승온시키고 상기 TMGa의 공급량을 증가시킴으로써 상기 발광 구조체 상부에서의 GaN 성장이 증가되어 복수의 상기 발광 구조체 각각에 형성된 GaN이 서로 합쳐지도록 하는 단계; 및 (e3) 상기 (e2)단계 이후에 온도를 900℃ 내지 1100℃로 승온시키고 상기 TMGa의 공급량은 증가시키되 상기 NH3의 공급량은 감소시킴으로써 서로 합쳐진 상기 GaN이 박막 형태로 성장하도록 하는 단계를 더 포함할 수 있다.
상기 발광소자의 제조방법은, 상기 제2 도전형 반도체에 투명 전극을 접합시키는 단계를 더 포함할 수 있다.
상기 발광소자의 제조방법은, 상기 투면 전극에 제1 금속 콘택트를 접합시키는 단계; 및 상기 기판의 하면에 제2 금속 콘택트를 접합시키는 단계를 더 포함할 수 있다.
한편, 본 발명에 따른 상기 발광소자를 구성하는 발광 구조체는, 기판 상에서 성장된 수직형 나노와이어의 형태를 갖는 제1 도전형 반도체; 상기 제1 도전형 반도체의 원주 방향으로 성장된 다중 양자우물 구조 층; 상기 다중 양자우물 구조 층 내에 형성되는 것으로서, 드롭렛 형태를 갖는 양자점; 상기 다중 양자우물 구조 층 상에 형성되는 것으로서, 드롭렛 형태를 갖는 나노 메탈; 및 상기 다중 양자우물 구조 층 상에 형성되는 제2 도전형 반도체를 포함한다.
본 발명에 따르면, 나노와이어 형태의 LED나 LD와 같은 발광소자의 발광면적이 증가되고, 내부 양자효율 및 외부 양자효율이 증가 됨으로써 발광 효율이 향상될 수 있다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술되는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니 된다.
도 1은 본 발명의 일 실시예에 따른 발광소자를 나타내는 도면이다.
도 2 내지 도 4는 기판 상에서 제1 도전형 반도체를 성장시키는 공정을 나타내는 도면이다.
도 5 및 도 6은 GaN 결정의 격자 구조를 통해 제1 도전형 반도체의 성장 방향을 나타내는 도면이다.
도 7은 제1 도전형 반도체 상에서 다중 양자우물 구조 층을 성장시키는 공정을 나타내는 도면이다.
도 8은 GaN 결정의 격자 구조를 통해 다중 양자우물 구조 층의 성장 방향을 나타내기 위한 도면이다.
도 9는 다중 양자우물 구조 층이 성장된 발광 구조체의 구조를 나타내는 TEM 분석 사진이다.
도 10은 다중 양자우물 구조 층 내에 양자점을 형성하는 공정을 나타내는 도면이다.
도 11은 다중 양자우물 구조 층 상에 나노 메탈을 형성하는 공정을 나타내는 도면이다.
도 12는 다중 양자우물 구조 층 상에서 제2 도전형 반도체를 성장시키는 단계를 나타내는 도면이다.
도 13은 투명 전극 및 제1, 제2 금속 콘텍트를 형성함으로써 도 1에 도시된 발광소자를 완성하는 공정을 나타내는 도면이다.
도 14는 본 발명의 다른 실시예에 따른 발광소자를 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일부 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
먼저, 도 1을 참조하여 본 발명의 일 실시예에 따른 발광소자(100)의 개략적인 구조를 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 발광소자를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 발광소자(100)는 기판(10), 기판(10) 상에 형성되는 적어도 하나의 발광 구조체(20), 발광 구조체(20)에 접합되는 투명 전극(30), 투명 전극에 접합되는 제1 금속 콘텍트(40) 및 기판(10)의 하면에 접합되는 제2 금속 콘텍트(50)를 포함한다. 한편, 상기 발광소자(100)는, 발광 구조체(20)의 제2 도전형 반도체(23, 도 12 참조)와 기판(10) 사이의 접촉을 방지하기 위해 기판(10)과 발광 구조체(20) 사이에 형성되는 접촉 방지 층(10a)을 더 포함할 수도 있다.
여기서, 상기 발광 구조체(20)는, 후술할 바와 같이 제1 도전형 반도체(21), 내부에는 양자점(Q)이 형성되고 표면 상에는 나노 메탈(N)이 형성된 다중 양자우물 구조 층(multi quantum well layer)(22), 및 제2 도전형 반도체(23)를 포함하는 하나의 구조체를 의미한다.
상기 발광소자(100)의 구체적인 구조에 대해서는 그 제조공정에 대한 설명과 함께 이하 더욱 상세하게 설명하기로 한다.
먼저, 도 2 내지 도 4를 참조하여 발광 구조체(20)의 기초 골격을 이루는 제1 도전형 반도체(21, 도 4 참조)를 성장시키는 공정에 대해서 설명하기로 한다.
도 2 내지 도 4는 기판 상에서 제1 도전형 반도체를 성장시키는 공정을 나타내는 도면이다.
도 2 내지 도 4를 참조하면, 상기 제1 도전형 반도체(21)를 성장시키는 공정은, 금속 촉매 층(F)을 형성시키는 단계(a1), 나노 드롭렛(D, nano droplet)을 형성시키는 단계(a2) 및 제1 도전형 반도체(21)를 성장시키는 단계(a3)를 포함한다.
도 2를 참조하면, 상기 a1단계는, 예를 들어 GaN으로 이루어지는 나노와이어를 기판(10) 상에서 대략 수직한 방향으로 성장 시키기 위해 금속 촉매법을 이용하고자 하는 경우에 요구되는 준비단계이다. 금속 촉매법의 촉매 금속으로는 Au, Ni, Ag, Pt, Cu, Fe 등 다양한 금속이 이용될 수 있으며, 본 발명에서는 예를 들어 Au를 촉매 금속으로 이용할 수 있다. 이러한 촉매 금속은 DC 스퍼터링에 의해 기판 상에 증착됨으로써 하나의 촉매 금속 층(F)을 이룰 수 있다. 여기서, 이용되는 기판(10)은 Si 기판이 사용될 수 있으며, 결정의 성장 방향과 관련해서는 (111), (100), (110), (112) 등 다양한 기판이 이용될 수 있다.
상기 촉매 금속 층(F)의 증착 두께는 대략 1nm 내지 30nm(증착 시간: 대략 10초 내지 300초)로 다양하게 형성될 수 있다. 이러한 촉매 금속 층(F)의 증착 시간에 따른 두께는 이후에 성장되는 나노 드롭렛(D)의 크기를 결정하게 되고, 이렇게 결정된 나노 드롭렛(D)의 크기는 제1 도전형 반도체(21)의 직경에 큰 영향을 미치게 된다.
도 3을 참조하면, 상기 a2 단계는, 제1 도전형 반도체(21)의 성장을 위한 시드(seed)를 형성시키는 어닐링(annealing) 단계이다. 이 단계에서는, 촉매 금속 층(F)을 어닐링 함으로써 대략 반구 형상의 나노 드롭렛(D)을 형성하게 되고, 어닐링의 온도 조건(대략 400℃ 내지 700℃)에 따라 드롭렛(D)의 크기가 결정된다. 상기 드롭렛(D)의 사이즈를 조절하기 위해 수소 분위기 하에서 대략 650℃의 온도를 대략 10분간 유지하였을 경우, 촉매 금속 층(F)의 두께에 비례하여 드롭렛(D)의 직경이 증가하게 된다. 즉, 이러한 조건을 유지할 때, 상기 촉매 금속 층(F)의 두께가 각각 1nm, 5nm, 10nm, 20nm, 30nm 인 경우 드롭렛(D)의 직경은 각각 10nm, 50nm, 100nm, 200nm, 300nm로 형성된다.
또한, 상기 제1 도전형 반도체(21)를 성장시키기 이전에 기판(10) 상에 NH3와 SiH4를 흘려줌으로써 Si 표면에 SiNx 로 이루어지는 접촉 방지 층(10a)을 더 형성할 수도 있다. 이러한 접촉 방지 층(10a)은, 기판(10)과 추후에 성장되는 제2 도전형 반도체(23) 사이의 접촉을 방지하는 것으로서, 대략 700℃ 내지 900℃의 온도 및 300torr 내지 600torr 의 압력 하에서 약 10분 간 성장되어 대략 100nm의 두께를 가질 수 있다.
한편, 본 발명을 설명함에 있어서, 상기 기판(10)과 제1 도전형 반도체(21)는 n-타입 도전형 반도체의 성질을 가지며, 후술할 제2 도전형 반도체(23)는 P-타입 도전형 반도체의 성질을 갖는 경우를 예로 들어 설명하기로 한다.
도 4를 참조하면, 상기 a3 단계는, a2 단계에서 형성된 나노 드롭렛(D)을 시드로 하여 기판(10)과 대략 수직한 방향으로 제1 도전형 반도체(21)를 성장시키는 단계이다. 여기서, 상기 제1 도전형 반도체(21)는 n-타입 GaN으로 이루어진 경우를 예로 들어 설명하기로 한다. 상기 나노 드롭렛(D)의 성장 단계에 의해 조절된 드롭렛의 사이즈에 따라 두께가 일정하고 성장 길이가 비슷한 수직성을 가진 적어도 하나의 GaN 나노 와이어(21)가 성장될 수 있다.
여기서, n-타입 GaN을 형성하기 위해, SiH4를 이용하여 제1 도전형 반도체(21)의 성장 동안에 Si를 주입할 수 있다. 이 때의 성장 조건은, 온도는 대략 850℃ 내지 980℃이고, 압력은 대략 400torr 내지 600torr 이다. 성장된 제1 도전형 반도체(21)의 두께는 촉매 금속 필름(F)의 두께에 의해 컨트롤 되는 나노 드롭렛(D)의 크기에 의존하게 되고, 그 길이는 성장 시간에 비례하여 증가하게 된다.
한편, 상기 제1 도전형 반도체(21)는, c-plane 방향(도 5 참조)을 따라 성장하다가 그 성장 방향 단부에서는 GaN 나노와이어의 r-plane 방향(도 6 참조)을 따라 성장됨으로써 대략 피라미드 형태를 이룰 수 있다. 이는 분극을 가지는 c-plane 방향으로의 성장을 피하기 위함이다.
다음은, 도 7을 참조하여 수직형 나노 와이어의 형태로 성장된 제1 도전형 반도체(21) 상에서 다중 양자우물 구조 층(22)을 성장시키는 공정에 대해서 설명하기로 한다.
도 7은 제1 도전형 반도체 상에서 다중 양자우물 구조 층을 성장시키는 공정을 나타내는 도면이다.
도 7을 참조하면, 본 공정은 발광소자(100)의 활성 층을 형성하는 공정으로서, 제1 도전형 반도체(21) 상에서 베리어 층(22a, barrier layer) 및 웰 층(22b, well layer)을 교대로 성장시켜 다중 양자우물 구조 층(22, multi quantum well layer)을 형성하는 단계이다.
상기 베리어 층(22a)은, 예를 들어 GaN 으로 이루어질 수 있다. 상기 베리어 층(22a)은, Ga의 소스에 해당하는 TMGa(Trimethylgallium)과 N의 소스에 해당하는 NH3를 펄스(pulse) 방법에 따라 번갈아 공급하되, 대략 650℃ 내지 780℃의 온도 및 100torr 내지 300torr의 압력 하에서 공급하는 저온 성장법에 의해 형성될 수 있다.
또한, 상기 웰 층(22b)은, 예를 들어 InGaN로 이루어질 수 있다. 상기 웰 층(22b)은, In의 소스에 해당하는 TMIn(Trimethylindium), Ga의 소스에 해당하는 TMGa 및 N의 소스인 NH3를 번갈아 공급하되, 대략 600℃ 내지 750℃의 온도 및 100torr 내지 300torr의 압력 하에서 공급하는 저온 성장법에 의해 형성될 수 있다.
상기 다중 양자우물 구조 층(22)은, 높은 속도의 케리어 가스와 낮은 압력 조건 하에서 성장됨으로써 나노 와이어, 즉 제1 도전형 반도체(21)의 원주방향에 해당하는 m-plane 방향으로 성장(도 8 참조)하며, 제1 도전형 반도체(21) 표면의 모든 부분에서 대략 균일한 두께로 성장될 수 있다.
한편, 도 9를 참조하면, 수직형 나노 와이어 형태를 갖는 제1 도전형 반도체(21)의 표면에서 원주 방향으로 다중 양자우물 구조 층(22)을 성장시킴으로써 얻어진 구조체에 대한 TEM 분석 사진이 나타나 있다.
다음은, 도 10을 참조하여 나노 와이어의 원주 방향으로 성장되는 다중 양자 우물구조 층(22) 내에 양자점(quantum dot)(Q)을 형성시키는 공정에 대해 설명하기로 한다.
도 10은 다중 양자우물 구조 층 내에 양자점을 형성하는 공정을 나타내는 도면이다.
도 10을 참조하면, 본 공정은 다중 양자우물 구조 층(22, multi quantum well layer)을 성장시키는 공정의 중간에, 예를 들어 InGaN 으로 이루어지는 양자점을 형성하는 단계이다.
상기 양자점(Q)은 In의 소스에 해당하는 TMIn, Ga의 소스에 해당하는 TMGa, 그리고 N의 소스에 해당하는 NH3를 펄스 방법에 따라 교대로 공급함으로써 형성될 수 있는데, 소스의 공급은 TMIn과 TMGa를 동시에 공급하는 동안에는 NH3의 공급을 중단하고, 반대로 NH3를 공급하는 동안에는 TMIn과 TMGa의 공급을 중단하는 방식으로 이루어질 수 있다. 이처럼, 소스를 번갈아 공급함으로써 박막 형태가 아닌 작은 드롭렛 형태의 양자점 형성을 유도할 수 있다.
상기 양자점(Q) 형성을 위해 소스를 번갈아 주입할 때, 각 소스의 주입 시간은 대략 30초 내지 120초 이며, 온도 조건은 대략 500℃ 내지 700℃이고, 압력 조건은 대략 100torr 내지 300torr 범위일 수 있다. 소스의 주입 시간은 양자점(Q)의 크기에 영향을 미친다.
이처럼, 상기 다중 양자우물 구조 층(22)과 양자점(Q)의 형성 공정을 교대로 반복하는 경우 양자점(Q)이 나노 와이어의 원주 방향으로 성장된 다중 양자우물 구조 층(22) 내에 형성되고, 그 크기와 분포는 온도와 성장 시간에 비례하여 증가하게 된다. 또한, 상기 양자점(Q)의 사이즈는 10nm 내지 200nm로 다양하게 형성될 수 있다.
이처럼, 상기 다중 양자우물 구조 층(22) 내에 형성된 양자점(Q)은 전자와 홀의 결합률을 더욱 높여줌으로써 빛의 발광 효율을 더욱 높여줄 수 있다.
다음은, 도 11을 참조하여 다중 양자우물 구조 층(22) 상에 드롭렛 형태의 나노 메탈(N)을 형성시키는 공정에 대해 설명하기로 한다.
도 11은 다중 양자우물 구조 층 상에 나노 메탈을 형성하는 공정을 나타내는 도면이다.
도 11을 참조하면, 본 공정은 내부에 양자점(Q)이 삽입된 다중 양자우물 구조 층(22)의 표면에 전체적으로 드롭렛 형태의 나노 메탈(N)을 형성시키는 단계이다.
상기 나노 메탈(N)로 사용될 수 있는 금속은 Ag, Ni, Au, Pt, Cu, Fe 등으로 다양하다. 이러한 나노 메탈(N)의 증착 방법으로는 물리적인 증착 방법인 이온 스퍼터링(Ion sputtering)이나 화학적 방법인 금속 콜로이드를 이용하는 방법 등이 이용될 수 있다.
이온 스퍼터링을 이용하는 경우, 대략 2mA 내지 10mA의 전류로 10초 내지 90초 동안 증착을 수행함으로써 나노 메탈(N)의 사이즈를 조절할 수 있으며, 사이즈는 시간과 전류에 비례하여 증가하게 된다.
금속 콜로이드를 이용하는 경우, 나노 메탈(N)로 이용될 금속의 콜로이드를 다중 양자우물 구조 층(22) 상에 도포하거나 반대로 다중 양자우물 구조 층(22)이 형성된 발광 구조체(20)를 금속의 콜로이드에 담금으로써 나노 메탈(N)을 증착시킬 수 있다.
이 때, 다양한 방법에 의해 증착된 나노 메탈(N)을 어닐링 함으로써 나노 드롭렛 형태로 만든다. 이 때의 어닐링 시간과 온도에 따라서 나노 메탈(N)의 크기와 인접한 나노 메탈(N) 사이의 거리가 결정된다(예를 들어, 대략 400℃ 내지 650℃의 온도에서 1분 내지 10분 간 어닐링 할 수 있음). 이와 같은 공정을 통해 형성된 나노 메탈(N)의 사이즈는 대략 1nm 내지 30nm 범위로 다양하게 형성될 수 있다.
상기 다중 양자우물 구조 층(22) 상에 이와 같이 형성된 드롭렛 형태의 나노 메탈(N)은 표면 플라즈몬 효과(surface Plasmon effect)를 통해 발광의 효율성을 더욱 높여줄 수 있다.
다음은, 도 12를 참조하여 표면에 나노 메탈(N)이 형성된 다중 양자우물 구조 층(22) 상에 제2 도전형 반도체(23)를 성장시키는 공정에 대해서 설명하기로 한다.
도 12는 다중 양자우물 구조 층 상에서 제2 도전형 반도체를 성장시키는 단계를 나타내는 도면이다.
도 12를 참조하면, 본 공정은 다중 양자우물 구조 층(22)의 표면에 전체적으로, 예를 들어 p-타입의 GaN 로 이루어지는 제2 도전형 반도체(23)를 성장시키는 단계이다. 이처럼, 상기 제2 도전형 반도체(23)로서 P-타입 GaN을 이용하고자 하는 경우, 다중 양자우물 구조 층(22) 상에서 GaN 층을 성장시키는 동안에 Cp2Mg를 이용하여 Mg를 주입 할 수 있다.
상기 제2 도전형 반도체(23)를 이루는 P-타입 GaN 층은, Ga의 소스에 해당하는 TMGa 및 N의 소스에 해당하는 NH3를 동시에 주입함으로써 다중 양자우물 구조 층(22)의 표면 상에 전체적으로 고르게 분포되어 레이어(layer)를 이루는 방향으로 성장되며, 이 경우 온도는 대략 600℃ 내지 800℃이고 압력은 대략 100torr 내지 300torr 범위로 설정될 수 있다.
다음은, 도 13을 참조하여 투명 전극(30) 및 금속 콘텍트(40,50)를 형성하는 공정에 대해 설명하기로 한다.
도 13은 투명 전극 및 제1, 제2 금속 콘텍트를 형성함으로써 도 1에 도시된 본 발명의 일 실시예에 따른 발광소자를 완성하는 공정을 나타내는 도면이다.
도 13을 참조하면, 본 공정은 기판(10) 상에 형성된 적어도 하나의 발광 구조체(20)의 제2 도전형 반도체(23)에 투명 전극(30)을 접합시키고, 이러한 투명 전극(30)에 제1 금속 콘텍트(40)를 접합시키며, 기판(10)의 하면에는 제2 금속 콘텍트(50)를 접합시키는 단계이다.
상기 투명 전극(30)으로는, 예를 들어 ITO(Indium Tin Oxide) 재질이 이용될 수 있으며, 기판(10) 상에 복수의 발광 구조체(20)가 형성된 경우에 있어서, 이러한 투명 전극(30)은 발광 구조체(20) 사이의 빈 공간을 충진함으로써 제2 도전형 반도체(23)와 접합될 수 있다. 또한, 상기 금속 콘택트(40,50)는, 예를 들어 Au 또는 Ni 재질로 이루어질 수 있다.
다음은, 도 14를 참조하여 본 발명의 다른 실시예에 따른 발광소자(200)의 개략적인 구조를 설명하기로 한다.
도 14는 본 발명의 다른 실시예에 따른 발광소자를 나타내는 도면이다.
본 발명의 다른 실시예에 따른 발광소자(200)는 앞선 실시예에 따른 발광소자(100)와 비교하여 제2 도전형 반도체(24)의 성장 양상에 있어서 차이가 있으며, 그에 따라 제2 도전형 반도체(24)와 투명 전극(30) 사이의 접합 형태에 있어 일부 차이가 있을 뿐 다른 구성요소들은 모두 실질적으로 동일하다. 따라서, 본 발명의 다른 실시예에 따른 발광소자(200)를 설명함에 있어서는 제2 도전형 반도체(24)의 성장 양상 및 제2 도전형 반도체(24)와 투명 전극(30) 사이의 접합 형태에 대해서 중점적으로 설명하기로 하며, 앞서 실시예에서와 중복되는 사항에 대해서는 반복되는 설명을 생략하기로 한다.
도 14를 참조하면, 본 발명의 다른 실시예에 따른 발광소자(200)의 제2 도전형 반도체(24)는 윗 부분에서의 성장 량이 증가함에 따라 상부를 향해 펼쳐진 대략 나팔 형상을 이루며, 그 결과 서로 인접한 발광 구조체(20)의 제2 도전형 반도체(23) 상호 간은 합쳐지게 된다. 이처럼 합쳐진 제2 도전형 반도체(24)는 발광 구조체(20)의 상부에서 성장하여 박막 형태를 갖게 된다. 또한, 이와 같은 제2 도전형 반도체(24)의 형상으로 인해 투명 전극(30)은 제2 도전형 반도체(24)의 상부에 접합된다.
이러한 제2 도전형 반도체(24)의 성장 양상은, 서로 다른 조건을 갖는 3단계의 공정을 통해 얻어질 수 있다.
제1 단계(e1)는, 앞선 실시예에서 형성된 제2 도전형 반도체(23)를 성장시킬 때와 동일한 조건으로, 즉 600℃ 내지 800℃의 온도 및 100torr 내지 300torr의 압력 하에서 Ga의 소스인 TMGa와 N의 소스인 NH3를 동시에 공급하여 다중 양자우물 구조 층(22)의 전체 표면 상에 제2 도전형 반도체(24)를 레이어(layer) 형태로 성장시키는 단계이다.
이어지는 제2 단계(e2)는, 온도를 800℃ 내지 900℃로 승온시키고 TMGa의 공급량을 e1단계에서와 비교하여 대략 2배 정도 증가시킴으로써 발광 구조체 상부에서의 GaN 성장이 증가되어 복수의 발광 구조체 각각에 형성된 GaN이 서로 합쳐지도록 하는 단계이다.
마지막 제3 단계(e3)는, 온도를 900℃ 내지 1100℃로 승온시키고 e2단계와 비교하여 TMGa의 공급량은 대략 2배 이상으로 증가시키되 상기 NH3의 공급량은 대략 절반 정도로 감소시킴으로써 서로 합쳐진 GaN이 박막 형태로 상부 방향으로 성장하도록 하는 단계이다.
이처럼, 본 발명의 다른 실시예에 따른 발광소자(200)는 제2 도전형 반도체(24)의 성장 시에 상이한 조건을 갖는 성장 단계를 거침으로써 앞선 실시예에 따른 발광소자(100)와 상이한 구조를 갖게 되는 것이다.
상술한 바와 같이, 본 발명에 따른 발광소자(100,200)는, 다중 양자우물 구조의 성장 방향을 나노 와이어의 원주 방향인 r-plane과 m-plane 으로 적용함으로써 발광면적이 증가되어 우수한 발광 효율을 가질 수 있다.
또한, 상기 발광소자(100,200)는, 이러한 다중 양자우물 구조의 성장 방향이 원주 방향이 되도록 함으로써 분극 현상이 줄어들거나 제거되어 내부 양자효율이 증대되는 효과를 얻을 수 있고, 다중 양자우물 구조 내에 형성된 양자점을 구비함으로써 전자와 홀의 결합율을 더욱 높일 수 있을 뿐만 아니라, 다중 양자우물 구조 상에 형성된 나노 메탈을 구비함으로써 내부에서 발광하는 빛을 표면 플라즈몬 효과를 통해 더욱 효과적으로 추출함으로써 외부 양자효율 또한 높일 수 있다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
100,200: 발광소자
10: 기판 10a: 접촉 방지 층
20: 발광 구조체 21: 제1 도전형 반도체
22: 다중 양자우물 구조 층 22a: 베리어 층
22b: 웰 층 23,24: 제2 도전형 반도체
Q: 양자점 N: 나노 메탈
30: 투명 전극 40: 제1 금속 콘텍트
50: 제2 금속 콘텍트

Claims (23)

  1. 기판 상에 형성된 적어도 하나의 수직형 발광 구조체를 구비하는 발광소자에 있어서,
    상기 발광 구조체는,
    상기 기판 상에서 성장된 수직형 나노와이어의 형태를 갖는 제1 도전형 반도체;
    상기 제1 도전형 반도체의 원주 방향으로 성장된 다중 양자우물 구조 층;
    상기 다중 양자우물 구조 층 내에 형성되는 것으로서, 드롭렛 형태를 가지며 InGaN으로 이루어져 전자와 홀의 결합률을 높여줌으로써 빛의 발광 효율을 향상시키는 양자점;
    상기 다중 양자우물 구조 층 상에 형성되는 것으로서, 드롭렛 형태를 가지며Ag, Ni, Au, Pt, Cu 및 Fe를 포함하는 그룹으로부터 선택된 금속으로 이루어져 표면 플라즈몬 효과를 통해 발광의 효율성을 높여주는 나노 메탈; 및
    상기 다중 양자우물 구조 층 상에 형성되는 제2 도전형 반도체를 포함하는 것을 특징으로 하는 발광소자.
  2. 제1항에 있어서,
    상기 기판은 Si로 이루어지는 것을 특징으로 하는 발광소자.
  3. 제1항에 있어서,
    상기 제1 도전형 반도체는,
    n-타입 GaN으로 이루어지는 것을 특징으로 하는 발광소자.
  4. 제1항에 있어서,
    상기 제1 도전형 반도체는,
    성장 방향 단부가 피라미드 형태를 갖는 것을 특징으로 하는 발광소자.
  5. 제1항에 있어서
    상기 다중 양자우물 구조는,
    교호적으로 형성되는 베리어 층 및 웰 층을 포함하는 것을 특징으로 하는 발광소자.
  6. 제5항에 있어서,
    상기 베리어 층은,
    GaN으로 이루어지는 것을 특징으로 하는 발광소자.
  7. 제5항에 있어서,
    상기 웰 층은,
    InGaN으로 이루어지는 것을 특징으로 하는 발광소자.
  8. 삭제
  9. 삭제
  10. 제1항에 있어서,
    상기 제2 도전형 반도체는,
    P-타입 GaN으로 이루어지는 것을 특징으로 하는 발광소자.
  11. 제1항에 있어서,
    상기 제2 도전형 반도체에 접합되는 투명 전극을 더 포함하는 것을 특징으로 하는 발광소자.
  12. 제11항에 있어서,
    상기 투명 전극은,
    ITO로 이루어지는 것을 특징으로 하는 발광소자.
  13. 제11항에 있어서,
    상기 투명 전극에 접합되는 제1 금속 콘택트; 및
    상기 기판의 하면에 접합되는 제2 금속 콘택트를 더 포함하는 것을 특징으로 하는 발광소자.
  14. 제13항에 있어서,
    상기 제1 금속 콘택트 및 제2 금속 콘택트는,
    Au 또는 Ni 재질로 이루어지는 것을 특징으로 하는 발광소자.
  15. 기판 상에 적어도 하나의 수직형 발광 구조체를 형성하는 단계를 포함하는 발광소자의 제조방법에 있어서,
    상기 수직형 발광구조체를 형성하는 단계는,
    (a) 상기 기판 상에 수직형 나노와이어의 형태를 갖는 제1 도전형 반도체를 성장시키는 단계;
    (b) 상기 제1 도전형 반도체의 원주 방향으로 다중 양자우물 구조 층을 성장시키는 단계;
    (c) 상기 다중 양자우물 구조 층 내에 드롭렛 형태를 가지며 InGaN으로 이루어져 전자와 홀의 결합률을 높여줌으로써 빛의 발광 효율을 향상시키는 양자점을 형성시키는 단계;
    (d) 상기 다중 양자우물 구조 층 상에 드롭렛 형태를 가지며 Ag, Ni, Au, Pt, Cu 및 Fe를 포함하는 그룹으로부터 선택된 금속으로 이루어져 표면 플라즈몬 효과를 통해 발광의 효율성을 높여주는 나노 메탈을 형성시키는 단계; 및
    (e) 상기 다중 양자우물 구조 층 상에 제2 도전형 반도체를 성장시키는 단계를 포함하는 것을 특징으로 하는 발광소자의 제조방법.
  16. 제15항에 있어서,
    상기 (b)단계는,
    (b1) 650℃ 내지 780℃의 온도 및 100torr 내지 300torr의 압력 하에서 Ga의 소스인 TMGa와 N의 소스인 NH3를 번갈아 공급하여 GaN 베리어 층을 성장시키는 단계; 및
    (b2) 600℃ 내지 750℃의 온도 및 100torr 내지 300torr의 압력 하에서 In의 소스인 TMIn, Ga의 소스인 TMGa, 및 N의 소스인 NH3를 번갈아 공급하여 InGaN 웰 층을 성장시키는 단계를 포함하는 것을 특징으로 하는 발광소자의 제조방법.
  17. 제15항에 있어서,
    상기 (c)단계는,
    상기 (b)단계의 진행 중간에 500℃ 내지 700℃의 온도 및 100torr 내지 300torr의 압력 하에서 In의 소스인 TMIn, Ga의 소스인 TMGa, 및 N의 소스인 NH3를 공급하되, TMIn과 TMGa을 동시에 공급하는 경우 NH3의 공급을 중단하고, NH3를 공급하는 경우에는 TMIn과 TMGa의 공급을 중단하는 방식으로 이루어지는 것을 특징으로 하는 발광소자의 제조방법.
  18. 제15항에 있어서,
    상기 (d)단계는,
    상기 다중 양자우물 구조 층 상에 상기 나노 메탈을 증착시킨 후 어닐링 하는 단계인 것을 특징으로 하는 발광소자의 제조방법.
  19. 제15항에 있어서,
    상기 (e)단계는,
    (e1) 600℃ 내지 800℃의 온도 및 100torr 내지 300torr의 압력 하에서 Ga의 소스인 TMGa와 N의 소스인 NH3를 동시에 공급하여 상기 다중 양자우물 구조 층의 전체 표면 상에 P-타입 GaN 층을 형성하는 단계;를 포함하는 것을 특징으로 하는 발광소자의 제조방법.
  20. 제19항에 있어서,
    상기 (e)단계는,
    (e2) 상기 (e1)단계 이후에 온도를 800℃ 내지 900℃로 승온시키고 상기 TMGa의 공급량을 증가시킴으로써 상기 발광 구조체 상부에서의 GaN 성장이 증가되어 복수의 상기 발광 구조체 각각에 형성된 GaN이 서로 합쳐지도록 하는 단계; 및
    (e3) 상기 (e2)단계 이후에 온도를 900℃ 내지 1100℃로 승온시키고 상기 TMGa의 공급량은 증가시키되 상기 NH3의 공급량은 감소시킴으로써 서로 합쳐진 상기 GaN이 박막 형태로 성장하도록 하는 단계를 더 포함하는 것을 특징으로 하는 발광소자의 제조방법.
  21. 제15항에 있어서,
    상기 제2 도전형 반도체에 투명 전극을 접합시키는 단계를 더 포함하는 것을 특징으로 하는 발광소자의 제조방법.
  22. 제21항에 있어서,
    상기 투명 전극에 제1 금속 콘택트를 접합시키는 단계; 및
    상기 기판의 하면에 제2 금속 콘택트를 접합시키는 단계를 더 포함하는 것을 특징으로 하는 발광소자의 제조 방법.
  23. 기판 상에서 성장된 수직형 나노와이어의 형태를 갖는 제1 도전형 반도체;
    상기 제1 도전형 반도체의 원주 방향으로 성장된 다중 양자우물 구조 층;
    다중 양자우물 구조 층 내에 형성되는 것으로서, 드롭렛 형태를 가지며 InGaN으로 이루어져 전자와 홀의 결합률을 높여줌으로써 빛의 발광 효율을 향상시키는 양자점;
    상기 다중 양자우물 구조 층 상에 형성되는 것으로서, 드롭렛 형태를 가지며 Ag, Ni, Au, Pt, Cu 및 Fe를 포함하는 그룹으로부터 선택된 금속으로 이루어져 표면 플라즈몬 효과를 통해 발광의 효율성을 높여주는 나노 메탈; 및
    상기 다중 양자우물 구조 층 상에 형성되는 제2 도전형 반도체를 포함하는 발광 구조체.
KR1020130080442A 2013-07-09 2013-07-09 발광소자 및 그 제조방법 KR101481721B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130080442A KR101481721B1 (ko) 2013-07-09 2013-07-09 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130080442A KR101481721B1 (ko) 2013-07-09 2013-07-09 발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101481721B1 true KR101481721B1 (ko) 2015-01-12

Family

ID=52588802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130080442A KR101481721B1 (ko) 2013-07-09 2013-07-09 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101481721B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160120572A (ko) * 2015-04-08 2016-10-18 전북대학교산학협력단 그래핀을 이용하여 성장된 나노와이어를 기반으로 하는 광전도 소자 및 그 제조 방법
KR101754249B1 (ko) * 2015-09-23 2017-07-06 전북대학교산학협력단 양자점을 구비하는 나노선 구조체 및 그 제조 방법
KR20190117179A (ko) * 2018-04-06 2019-10-16 상명대학교 천안산학협력단 그래핀 양자점 광증폭 발광소자 및 그의 제작방법
KR20200042277A (ko) * 2018-10-15 2020-04-23 중앙대학교 산학협력단 그래핀 양자점 광증폭 발광소자를 포함하는 자동차 전장 부품

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110099505A (ko) * 2010-03-02 2011-09-08 삼성전자주식회사 발광 소자 및 이의 제조방법
KR20120067157A (ko) * 2010-12-15 2012-06-25 삼성엘이디 주식회사 발광소자 및 그 제조방법
KR20120100340A (ko) * 2011-03-03 2012-09-12 전북대학교산학협력단 Pt촉매를 이용한 GaN 나노와이어의 성장방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110099505A (ko) * 2010-03-02 2011-09-08 삼성전자주식회사 발광 소자 및 이의 제조방법
KR20120067157A (ko) * 2010-12-15 2012-06-25 삼성엘이디 주식회사 발광소자 및 그 제조방법
KR20120100340A (ko) * 2011-03-03 2012-09-12 전북대학교산학협력단 Pt촉매를 이용한 GaN 나노와이어의 성장방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160120572A (ko) * 2015-04-08 2016-10-18 전북대학교산학협력단 그래핀을 이용하여 성장된 나노와이어를 기반으로 하는 광전도 소자 및 그 제조 방법
KR101695922B1 (ko) * 2015-04-08 2017-01-23 전북대학교산학협력단 그래핀을 이용하여 성장된 나노와이어를 기반으로 하는 광전도 소자 및 그 제조 방법
KR101754249B1 (ko) * 2015-09-23 2017-07-06 전북대학교산학협력단 양자점을 구비하는 나노선 구조체 및 그 제조 방법
KR20190117179A (ko) * 2018-04-06 2019-10-16 상명대학교 천안산학협력단 그래핀 양자점 광증폭 발광소자 및 그의 제작방법
KR102170470B1 (ko) 2018-04-06 2020-10-28 상명대학교 천안산학협력단 그래핀 양자점 광증폭 발광소자 및 그의 제작방법
KR20200042277A (ko) * 2018-10-15 2020-04-23 중앙대학교 산학협력단 그래핀 양자점 광증폭 발광소자를 포함하는 자동차 전장 부품
KR102128835B1 (ko) * 2018-10-15 2020-07-01 중앙대학교 산학협력단 그래핀 양자점 광증폭 발광소자를 포함하는 자동차 전장 부품

Similar Documents

Publication Publication Date Title
JP6486519B2 (ja) ナノワイヤサイズの光電構造及びその選択された部分を改質する方法
CN102959740B (zh) 用于光发射的基于纳米线的光电器件
CN100550446C (zh) 以传导纳米棒作为透明电极的发光装置
TWI557937B (zh) 具p型摻雜層之發光裝置
WO2011067872A1 (ja) 発光素子およびその製造方法
TWI415303B (zh) 發光二極體
JP2015532014A (ja) ナノピラミッドサイズ光電構造及びそれを製造するための方法
CN105932121A (zh) 一种三维led外延结构及其制备方法
US20140008609A1 (en) Light emitting device with nanorod therein and the forming method thereof
US10361339B2 (en) Light emitting device and manufacturing method therefor
KR101481721B1 (ko) 발광소자 및 그 제조방법
JP2022553590A (ja) 発光ダイオードを備えたアキシャル型光電子デバイス、及び、これを製造する方法
CN102549782A (zh) Iii族氮化物半导体发光器件
US10535797B2 (en) Light emitting diode apparatus and method of manufacturing the same
KR101481722B1 (ko) 발광소자 및 그 제조방법
CN104103727A (zh) 一种提高量子效率的led芯片及其制备方法
KR100621918B1 (ko) 투명 전도성 나노막대를 전극으로 포함하는 발광소자
KR20130071142A (ko) 발광 소자 및 그 제조 방법
KR101595097B1 (ko) 피라미드 형태의 양자점을 구비하는 나노선 구조체의 제조 방법
KR20190117179A (ko) 그래핀 양자점 광증폭 발광소자 및 그의 제작방법
TW201511334A (zh) 具有經減低漏電之奈米線發光二極體結構及其製造方法
KR20150006942A (ko) 나노 솔라 셀 및 그 제조방법
KR101695922B1 (ko) 그래핀을 이용하여 성장된 나노와이어를 기반으로 하는 광전도 소자 및 그 제조 방법
KR101600783B1 (ko) 고효율 발광다이오드의 제조방법
CN113471340A (zh) 一种基于局域表面等离激元耦合增强的MIS结构的超快micro-LED及其制备方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200122

Year of fee payment: 6