KR20110115622A - 동적 전압 및 주파수 관리 - Google Patents

동적 전압 및 주파수 관리 Download PDF

Info

Publication number
KR20110115622A
KR20110115622A KR1020117023422A KR20117023422A KR20110115622A KR 20110115622 A KR20110115622 A KR 20110115622A KR 1020117023422 A KR1020117023422 A KR 1020117023422A KR 20117023422 A KR20117023422 A KR 20117023422A KR 20110115622 A KR20110115622 A KR 20110115622A
Authority
KR
South Korea
Prior art keywords
supply voltage
integrated circuit
magnitude
test
self
Prior art date
Application number
KR1020117023422A
Other languages
English (en)
Other versions
KR101167477B1 (ko
Inventor
빈센트 알. 본 캐넬
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20110115622A publication Critical patent/KR20110115622A/ko
Application granted granted Critical
Publication of KR101167477B1 publication Critical patent/KR101167477B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

일 실시예에서, 집적 회로는 테스트가 실패할 때까지 더 낮은 공급 전압 크기들에서 개별적으로 집적 회로 내의 로직 회로 상에서 테스트를 반복하도록 구성되는 자가 교정 유닛을 포함한다. 테스트가 통과하는 최저의 공급 전압 크기들은 집적 회로에 대한 요구되는 공급 전압 크기를 생성하기 위해 이용된다. 실시예에서, 집적 회로는 집적 회로의 영역에 걸쳐 물리적으로 분배된 로직 게이트들의 직렬 접속, 및 직렬로의 논리적 천이를 개시하고 직렬의 출력에서 대응하는 천이를 검출하도록 구성되는 측정 유닛을 포함한다. 개시와 검출 사이의 시간량은 집적 회로에 대한 공급 전압 크기를 요구하기 위해 이용된다.

Description

동적 전압 및 주파수 관리{DYNAMIC VOLTAGE AND FREQUENCY MANAGEMENT}
본 발명은 집적 회로들에 관한 것이며, 더 구체적으로는 집적 회로의 동적 전압 및 주파수 관리에 관한 것이다.
단일 집적 회로 "칩" 상에 포함된 트랜지스터들의 수가 증가함에 따라, 그리고 집적 회로들의 동작 주파수가 증가함에 따라, 집적 회로에 의해 소모되는 전력의 관리는 계속 그 중요성이 커지고 있다. 전력 소모가 관리되지 않는 경우, 집적 회로의 열적 요건들을 충족시키는 것(예를 들어, 집적 회로의 열적 한계 내로 유지하기 위해 동작 중에 집적 회로를 적절히 쿨링(cool)하는 데 필요한 컴포넌트들을 제공하는 것)은 고비용이 들거나 심지어 실현불가능할 수 있다. 또한, 배터리 전원공급형 디바이스들과 같은 일부 애플리케이션들에서, 집적 회로의 전력 소모의 관리는 수용가능한 배터리 수명을 제공하기 위한 핵심일 수 있다.
집적 회로의 전력 소모는 집적 회로에 제공되는 공급 전압과 관련된다. 예를 들어, 많은 디지털 로직 회로들은 공급 전압과 접지 전압으로서 바이너리 1 및 바이너리 0으로 나타낸다(또는 그 역도 성립한다). 디지털 로직이 동작 중에 평가하는 경우, 신호들은 종종 한 전압으로부터 다른 전압으로 완전히 천이한다. 따라서, 집적 회로에서 소모되는 전력은 접지 전압에 대한 공급 전압의 크기에 의존적이다. 공급 전압의 감소는 일반적으로 전력 소모를 감소시시킬 뿐만 아니라 디지털 회로들이 동작하는 속도에 영향을 주며, 이에 따라 주어진 동작 주파수(즉, 집적 회로 내의 디지털 로직이 클록되는 주파수)에서 부정확한 동작을 야기시킬 수 있거나, 또는 성능을 감소시킬 수 있다.
또한, 트랜지스터 구조(geometry)에서 그 사이즈가 계속 감소함에 따라, 트랜지스터가 액티브하게 전류를 도전(conducting)시키지 않을 때 발생하는 누설 전류가 집적 회로에서 소모되는 전력 소모의 보다 큰 요소가 되고 있다. 주어진 트랜지스터에서 경험되는 누설 전류의 양은 일반적으로 공급 전압이 증가함에 따라 선형적으로 증가한다. 또한, (트랜지스터 구조가 감소하는) 각각의 새로운 반도체 제조 공정 노드에서, 누설 전류는 활성(ON) 전류보다 더 많이 증가한다. 따라서, 더 개선된 프로세스 노드들이 이용됨에 따라, 누설 전류는 더욱 더 큰 이슈가 된다.
따라서, 집적 회로의 전력 소모는 집적 회로에 대해 공급 전압을 더 낮춤으로써 관리될 수 있지만, 공급 전압이 너무 많이 감소되는 경우 또한 부정확한 동작이 초래될 수 있다. 주어진 동작 주파수에 대해 부정확한 동작이 발생하는 공급 전압의 크기는 주어진 집적 회로 설계에 대해 파트 단위로(part-by-part basis) 달라진다. 예를 들어, 집적 회로를 제조하는데 이용되는 집적 회로 공급 프로세스 및 집적 회로의 동작 온도의 변경들은 모두 부정확한 동작이 발생하는 공급 전압의 크기에 영향을 미칠 수 있다. 따라서, 공급 전압을 통해 전력 소모를 관리하기 위한 시도들은 제조 프로세스 및 모든 허용가능한 동작 온도들에서의 모든 수용가능한 변경들에 대해 주어진 주파수에서의 정확한 동작을 보장하는 전압 크기들을 공급하는 데에 제한되어 왔다. 통상적으로, 주어진 주파수에 대한 공급 전압은 집적 회로의 사양 내에서 정적으로 특정된다.
일 실시예에서, 집적 회로는 로직 회로, 상기 로직 회로에 결합된 로컬 전력 관리자, 및 자가 교정 유닛을 포함한다. 로컬 전력 관리자는 요구되는 공급 전압 크기의 표시를 외부 전원에 전송하도록 구성된다. 자가 교정 유닛은 로직 회로 상에서 테스트를 실행하고, 더 낮은 요구되는 공급 전압 크기에서 개별적으로 상기 테스트를 반복하도록 구성된다. 테스트가 통과하는 최저의 요구되는 공급 전압 크기는 상기 집적 회로의 동작을 위해 상기 요구되는 공급 전압 크기를 생성하기 위해 이용된다.
일 실시예에서, 본 방법은 테스트가 실패할 때까지 로직 회로 및 자가 교정 유닛을 포함하는 집적 회로에 대해 보다 낮게 요구되는 각각의 공급 전압 크기에서 자가 교정 유닛에 의해 로직 회로 상에서의 테스트를 반복하는 단계를 포함한다. 상기 방법은 상기 자가 교정 유닛이 상기 테스트가 통과하는 최저 요구 공급 전압의 크기를 결정하는 단계를 더 포함한다. 상기 방법은 상기 자가 교정 유닛이 상기 집적 회로의 동작을 위해 요구되는 공급 전압의 크기를 생성하기 위해 최저 요구 공급 전압의 크기를 선택하는 단계를 더 포함한다.
일 실시예에서, 집적 회로는 상기 집적 회로의 동작을 구현하는 로직 회로에 의해 점유되는 상기 집적 회로의 영역 상에 물리적으로 분배된 복수의 로직 게이트들을 포함하며, 상기 복수의 로직 게이트들은 직렬로 접속되고, 직렬의 제1 게이트 및 직렬의 마지막 게이트에 측정 유닛이 결합된다. 상기 측정 유닛은 제1 게이트로의 논리적 천이를 개시하고, 대응하는 천이가 마지막 게이트로부터 검출될 때까지의 시간을 측정하도록 구성된다. 상기 측정된 시간은 상기 집적 회로의 공급 전압을 조정하기 위해 미리 정해진 시간과 비교된다. 일부 실시예들에서, 미리 정해진 시간은 자가 교정 과정 중에 결정될 수 있다. 일부 실시예들에서, 미리 정해진 시간은 펄스가 직렬의 모든 게이트들을 통해 이동하는데 걸리는 클록 사이클의 수로서 측정될 수 있다.
일 실시예서, 본 방법은, 집적 회로의 동작을 구현하는 로직 회로에 의해 점유되는 집적 회로의 영역 상에 물리적으로 분배되는 복수의 게이트들의 직렬 연결의 제1 게이트로의 논리적 천이를 측정 유닛이 개시하는 단계; 및 대응하는 천이가 마지막 게이트로부터 검출될 때까지의 시간을 측정 유닛이 측정하는 단계를 포함하고, 상기 측정된 시간은 상기 집적 회로의 공급 전압을 조정하기 위해 미리 정해진 시간과 비교된다.
이후의 상세한 설명은 이하 간략하게 설명되는 첨부 도면들을 참조하여 이루어진다.
도 1은 집적 회로의 일 실시예의 블록 다이어그램이다.
도 2는 도 1에 도시된 집적 회로의 테스트의 일 실시예를 예시하는 흐름도이다.
도 3은 도 1에 도시된 자가 교정 유닛의 일 실시예의 동작을 예시하는 흐름도이다.
도 4는 집적 회로의 동작 주파수를 변경하기 위한 도 1에 도시된 집적 회로의 일 실시예의 동작을 예시하는 흐름도이다.
도 5는, 일 실시예에 대해, 다양한 이벤트들에 응답하는 자가 교정의 수행을 예시하는 흐름도이다.
도 6은 집적 회로의 또 다른 실시예의 블록 다이어그램이다.
도 7은 도 6에 도시된 집적 회로의 테스트의 일 실시예를 예시하는 흐름도이다.
도 8은 공급 전압을 요구하기 위한 집적 회로의 일 실시예의 동작을 예시하는 흐름도이다.
도 9는 집적 회로의 동작 주파수를 변경하기 위해 도 6에 도시된 집적 회로의 일 실시예의 동작을 예시하는 흐름도이다.
도 10은 도 6에 도시된 집적 회로의 테스트의 또 다른 실시예를 예시하는 흐름도이다.
도 11은 도 6에 도시된 속도/온도 보상 유닛의 일 실시예의 동작을 예시하는 흐름도이다.
도 12는 집적 회로를 테스팅하는 일 실시예에 이용될 수 있는 각종 공급 전압 및 테스트 전압에서 동작가능한 부분들의 수의 그래픽적 표현이다.
도 13은 집적 회로를 테스팅하는 또 다른 실시예에 이용될 수 있는 각종 공급 전압 및 테스트 전압에서 동작가능한 부분들의 수의 그래픽적 표현이다.
본 발명이 다양한 수정들 및 대안적인 형태들로 변경가능하지만, 이들의 특정 실시예들이 도면들에서 예시로서 도시되며, 여기서 더 상세하게 설명될 것이다. 그러나, 도면들 및 이에 대한 상세한 설명은 본 발명을 개시된 특정 형태로 제한하도록 의도되지는 않지만, 그 의도는 첨부된 청구항들에 의해 정의된 바와 같은 본 발명의 사상 및 범위 내에 드는 모든 수정들, 등가물들 및 대안물들을 커버하기 위한 것이다. 여기서 이용되는 제목들은 오직 정렬의 목적을 위한 것이며, 설명의 범위를 제한하기 위해 이용되도록 의도되지 않는다. 본 출원 전반에 걸쳐 이용되는 바와 같이, 용어 "~할 수 있다"는 강제적인 의미(즉, ~를 해야한다는 의미)이 아닌, 허가적인 의미(즉, ~할 가능성을 가진다는 의미)로 이용된다. 마찬가지로, 용어들 "포함하다(include, includes, including)"는 제한되는 것이 아닌 포함하는 것을 의미한다.
다양한 유닛들, 회로들 또는 다른 컴포넌트들이 작업 또는 작업들을 수행하도록 "구성되는" 것으로서 설명될 수 있다. 이러한 상황들에서, "~하도록 구성되는"은 동작 중인 작업 또는 작업들을 수행하는 "회로를 갖는"을 일반적으로 의미하는 구조에 대한 광범위한 설명이다. 따라서, 유닛/회로/컴포넌트는 유닛/회로/컴포넌트가 현재 온(on) 상태가 아니라 할지라도 작업을 수행하도록 구성될 수 있다. 일반적으로, "~하도록 구성되는" 에 대응하는 구조를 형성하는 회로는 동작을 구현하도록 실행가능한 프로그램 명령들을 저장하는 메모리 및/또는 하드웨어 회로를 포함할 수 있다. 메모리는 정적 또는 동적 랜덤 액세스 메모리와 같은 휘발성 메모리 및/또는 광학 또는 자기 디스크 저장소, 플래시 메모리, 프로그램가능 판독-전용 메모리들 등과 같은 비휘발성 메모리를 포함할 수 있다. 마찬가지로, 다양한 유닛들/회로들/컴포넌트들은 설명의 편의를 위해 작업 또는 작업들을 수행하는 것으로 설명될 수 있다. 이러한 설명들은 "~하도록 구성되는"이라는 문구를 포함하는 것으로 해석되어야 한다. 하나 이상의 작업들을 수행하도록 구성되는 유닛/회로/컴포넌트의 인용은 해당 유닛/회로/컴포넌트에 대해 35 U.S.C.§112, 6번째 문단의 해석을 거론하지 않는 것으로 명백히 의도된다.
이제 도 1을 참조하면, 외부 전력 관리 유닛(PMU)/전원(12)에 결합된 집적 회로(10)의 일 실시예에 대한 블록 다이어그램이 도시되어 있다. 예시된 실시예에서, 집적 회로(10)는 로직 회로(14), 자가 교정 유닛(self calibration unit)(16), (자가 교정 테이블(20)을 포함할 수 있는) 로컬 전력 관리자(18), 및 주파수/전압(F/V) 테이블(22)을 포함한다. 자가 교정 유닛(16) 및 F/V 테이블(22)은 요구되는 공급 전압 크기(VDD 요구)의 표시를 PMU/전원(12)에 전송하기 위해 결합된 로컬 전력 관리자(18)에 결합된다. PMU/전원(12)은 집적 회로(10)에 요구되는 크기의 공급 전압(VDD)을 제공하기 위해 결합된다. 집적 회로(10) 내에 예시된 컴포넌트들은 단일의 반도체 기판 또는 칩으로 집적된다.
일반적으로, 자가 교정 유닛(16)은 로직 회로(14)에 의해 실행될 테스트와 함께 제어 회로를 포함한다. 테스트는 로직 회로(14) 내의 알려진 "임계(critical)" 타이밍 경로들을 실행(exercise)하도록 의도될 수 있다. 임계 타이밍 경로는 입력 천이로부터 대응하는 출력 천이로의 (다른 타이밍 경로들에 비해) 가장 늦은 지연을 보여줄 것으로 기대되는 회로를 통과하는 경로일 수 있으며, 따라서, 로직 회로(14)가 정확하게 동작할 동작 주파수를 제한하는 경로일 것이다. 테스트의 속성은 로직 회로(14)의 정의에 따라 변할 수 있다. 예를 들어, 로직 회로(14)가 하나 이상의 프로세서 코어들을 포함하는 경우, 테스트는 프로그램으로부터 기대되는 결과(예를 들어, 서명)와 함께, 프로세서 코어(들)에 의해 실행될 소프트웨어 프로그램을 포함할 수 있다. 로직 회로(14)가 고정된-기능의 회로를 포함하는 경우, 테스트는 입력 신호값들 및 기대되는 출력 신호값들을 포함할 수 있다. 신호값들 및 프로그램 명령어들의 결합이 다양한 실시예들에 포함될 수 있다.
자가 교정 유닛(16) 내의 회로는 로직 회로(14) 상에서 테스트를 실행하도록(예를 들어, 실행을 위해 프로세서 코어(들)에 명령어들을 공급하는 것 및/또는 입력 신호 값들에 의해 신호들을 구동하는 것) 구성될 수 있다. 자가 교정 유닛 내의 회로는 기대값에 대한 결과를 체크하도록 구성될 수도 있다. 자가 교정 유닛(16)은 테스트를 반복하고, 반복 동안 부정확한 결과가 검출될 때까지, 각각의 반복에 대해 더 낮은 공급 전압 크기들을 요구하기 위해 로컬 전력 관리자(18)와 통신하도록 구성될 수 있다. 테스트의 정확한 결과가 검출되는 최저의 공급 전압 크기가 요구에 대한 공급 전압 크기으로서 제공될 수 있다(또는 요구되는 크기에 도달하기 위해 일부 마진이 최저의 공급 전압 크기에 더해질 수 있다). 자가 교정 유닛(16)은 각각의 가능한 동작 주파수에 대한 테스트를 반복할 수 있거나, 또는 주어진 동작 주파수가 집적 회로(10)에 대해 (예를 들어, 소프트웨어에 의해) 실제로 요구되는 제1 시간에 응답하여 주어진 동작 주파수에 대한 테스트를 수행할 수 있다.
자가 교정 유닛(20)을 이용함으로써, 일부 실시예들에서, 자가 교정은 내부에 배치될 특정 디바이스에 설치되는 집적 회로(10)에 발생하므로, 더 작은 마진이 이용될 수 있다(따라서, 마진이 고려되어야 하는 일부 인자들, 예를 들어, 전원(12)의 변경, 기판 설계, 집적 회로(10)의 패키지 등은 상대적으로 고정된다). 또한, 일부 실시예들에서, 제조 테스트에서 최저의 가능한 공급 전압에 대한 테스트보다는, 보다 작은 공급 전압 크기들이 해당 시간에 테스트될 수 있고, 따라서, 제조 테스트 시간이 감소될 수 있다. 또한, 일부 실시예들에서, 자가 교정 유닛(16)은 임의의 시간에서 활성화될 수 있고, 따라서, 집적 회로(10) 내에서의 에이징 효과를 위해 자동으로 조정될 수 있다.
일 실시예에서, 로컬 전력 관리자(18)는 자가 교정 테이블(20) 내의 자가 교정 유닛(16)에 의해 제공되는 결과적인 공급 전압 크기들을 저장할 수 있다. 자가 교정 테이블(20)은 랜덤 액세스 메모리, 레지스터들과 같은 클록킹된 저장 디바이스, 또는 임의의 다른 휘발성 메모리일 수 있다. 대안적으로, 비휘발성 메모리, 예를 들어, 프로그램가능 판독 전용 메모리, 플래시 메모리 등이 이용될 수 있다. 그 후, 자가 교정 테이블(20)의 엔트리가 주어진 동작 주파수에 대해 검출되는 경우, 상기 엔트리에 기록된 공급 전압 크기가 로컬 전력 관리자(18)에 의해 요구될 수 있다.
F/V 테이블(22)은 각각이 집적 회로(10)에 대한 개별 동작 주파수 및 해당 주파수에 대한 대응하는 공급 전압 크기를 저장하는 복수의 엔트리들을 포함할 수 있다. 동작 주파수는 로직 회로(14) 내의 클록킹된 저장 디바이스들에 공급되는 클록에 대한 주파수일 수 있다. 집적 회로(10)가 동작할 수 있는 주파수들의 세트가 존재할 수 있다(그리고 상기 세트 내의 주파수들 간의 스위칭이, 예를 들어, 전력 관리, 열적 관리 등을 허용하기 위해, 집적 회로(10)에 의해 지원될 수 있다). F/V 테이블(22)은 (예를 들어, 웨이퍼 테스트와 같은, 집적 회로의 패키징 이전에) 집적 회로(10)의 제조 테스트 동안 기록된 정적 테이블일 수 있다. 다른 실시예들에서, 테스트는 디바이스에 포함하기 위해 집적 회로(10)의 판매에 앞서, 또는 이러한 디바이스 내에 집적 회로(10)를 포함시키기에 앞서 임의의 지점에서 수행될 수 있다. 또 다른 실시예들에서, F/V 테이블(22)은 집적 회로(10)를 포함하는 디바이스를 이용하기에 앞서 최초로 수행될 수 있는 자가 교정 동안 기록될 수 있다. 따라서, F/V 테이블(22) 내의 각각의 주파수에 대해 결정된 공급 전압 크기는, 패키지의 전기적 특성들이 전압 크기를 변경시키는 경우 정확한 동작을 보장하고, 열적 변경을 고려하고(예를 들어, 테스트는 제어된 온도에서 수행될 수 있고, 동작 온도는 해당 온도보다 더 높거나 더 낮을 수 있다), 또는 자신의 기대되는 수명을 넘는 집적 회로에서의 에이징 효과들을 고려하는 것 등을 행하기 위해 그와 연관된 상당한 가드밴딩(guardbanding)을 가질 수 있다.
로컬 전력 관리자(18)는 외부 전원(예를 들어, PMU/전원(12))으로부터 공급 전압 크기를 요구하도록 구성되는 회로를 포함한다. 이전에 언급된 바와 같이, 자가 교정 테이블(20)의 엔트리가 주어진 동작 주파수에 대해 검출되는 경우, 로컬 전력 관리자(18)는 해당 엔트리에 기록된 공급 전압 크기를 요구할 수 있다. 자가 교정 테이블(20)에 어떠한 엔트리도 발견되지 않는 경우, 로컬 전력 관리자(18)는 주어진 동작 주파수에 대한 F/V 테이블(22)을 판독할 수 있고, PMU/전원(12)으로부터 공급 전압 크기를 요구할 수 있다(도 1의 VDD 요구). 상기 요구는 임의의 원하는 방식으로 표현될 수 있다. 예를 들어, 상기 요구는, 각각에 복수의 비트의 서로 다른 인코딩이 할당되는 지원되는 크기 내에서 다양한 공급 전압 크기를 갖는 복수의 비트들을 포함할 수 있다.
로컬 전력 관리자(18)는 또한 동작 주파수들 간의 변경을 제어하도록 구성될 수 있다. 예를 들어, 로컬 전력 관리자(18)는 새로운 동작 주파수를 선택하도록 소프트웨어에 의해 기입될 수 있는 레지스터 또는 다른 설비(facility)를 포함할 수 있다. 로컬 전력 관리자(18)는 기입을 검출할 수 있고, 또한 현재의 동작 주파수로부터 새로이 요구되는 동작 주파수로의 천이를 관리할 수 있다. 천이는 요구되는 공급 전압의 변경, 클록킹 회로의 동작의 변경(예를 들어, 집적 회로(10) 상에서 클록들을 생성하는 위상 고정 루프(PLL)의 재고정(relocking) 등) 등을 포함할 수 있다. 따라서, 일 실시예에서, 천이의 상세 사항은, 단순히 새로운 주파수를 요청하고(예를 들어, 천이가 완료되었는지의 여부를 알아보기 위해 체크하는 것조차 없이) 계속할 수 있는 소프트웨어로부터 요약될 수 있다.
F/V 테이블(22)은 임의의 원하는 방식으로 기입될 수 있다. 예를 들어, 테이블 내의 각각의 엔트리는 (예를 들어, 엔트리 내의 복수의 비트들로서 인코딩되는) 원하는 전압 크기의 엔트리 내에 표시를 영구적으로 저장하기 위해 선택적으로 나갈(blow) 수 있는 퓨즈들을 포함할 수 있다. 다른 실시예들에서, 임의의 다른 비-휘발성 저장소가 이용될 수 있다. F/V 테이블(22)은 집적 회로(10)를 포함하는 디바이스의 펌웨어에 대한 업데이트를 통해 기입될 수 있는 비-휘발성 메모리를 포함할 수 있다.
다른 실시예들에서, 자가 교정 유닛(16)에 의해 실행되는 테스트는 프로그램가능할 수 있으며, 업데이트될 수 있다. 이러한 실시예들은 보다 많은 데이터들이 이용가능해짐에 따라 테스트가 변경되는 것을 허용할 수 있다. 예를 들어, 이전에 식별된 임계 경로들이 아닌 경로는 집적 회로(10)가 정확하게 동작하는 공급 전압에 압도하거나 또는 강하게 영향을 줄 수 있다. 테스트는 새로 발견된 임계 경로를 포함하도록 업데이트될 수 있다. 또한, 일부 실시예들에서, 테스트는 상기 테스트 동안 실행할 더 많이 관련된 프로그램을 포함하도록 업데이트될 수 있다.
로직 회로(14)는 일반적으로 집적 회로(10)가 설계되는 동작을 수행하는 회로를 포함할 수 있다. 예를 들어, 설계가 하나 이상의 프로세서들을 포함하는 경우, 로직 회로(14)는 프로세서 동작(예를 들어, 명령 패치, 디코딩, 실행 및 결과 기입)을 구현하는 회로를 포함할 수 있다. 프로세서들은 다양한 실시예들에서, 범용 프로세서들 및/또는 그래픽 프로세서들을 포함할 수 있다. 설계가 주변 인터페이스에 대한 브리지를 포함하는 경우, 로직 회로(14)는 브리지 동작을 구현하는 회로를 포함할 수 있다. 설계가 패킷 인터페이스들, 네트워크 인터페이스들 등과 같은 다른 통신 피쳐들을 포함하는 경우, 로직 회로(14)는 대응하는 피쳐들을 구현하는 회로를 포함할 수 있다. 집적 회로(10)는 일반적으로 동작들의 임의의 세트를 제공하도록 설계될 수 있다. 일반적으로, 로직 회로(14)는 메모리 어레이들, 조합 로직, 상태 머신들, 플롭들, 레지스터들, 다른 클록킹된 저장 디바이스, 커스텀 로직 회로들 등 중 하나 이상의 임의의 결합을 포함할 수 있다.
PMU/전원(12)은 일반적으로 입력 전압 요구에 의해 표시되는 크기의 공급 전압을 생성할 수 있는 임의의 회로를 포함할 수 있다. 회로는, 예를 들어, 하나 이상의 전압 레귤레이터들 또는 다른 전력 소스들을 포함할 수 있다. PMU/전원(12)은 또한 전체로서 (집적 회로(10)를 포함하는) 시스템에 대한 전력 관리 회로를 포함할 수 있다.
위의 논의가 공급 전압 크기의 요구, 및 요구된 크기의 전압을 공급하는 PMU/전원(12)을 참조하지만, 이 논의가 오직 하나의 요구되는/공급되는 전압이 존재함을 내포하도록 의도되지는 않는다. 임의의 주어진 시점에서 요구되고 공급되는 다수의 공급 전압들이 존재할 수 있다. 예를 들어, 조합 로직 회로에 대한, 그리고 로직 회로(14) 내의 메모리 회로에 대한 별개의 공급 전압들이 존재할 수 있다. 별도로 파워 업 및 파워 다운될 수 있는 집적 회로(10) 내의 다수의 전압 도메인들이 존재할 수 있으며, 각각의 도메인은 별개의 요구를 포함할 수 있다. 로컬 전력 관리자(18)는 로직 회로(14)와는 별도로 전원이 인가될 수 있다. 하나 이상의 공급 전압들의 임의의 세트가 요구되고 공급될 수 있다.
공급 전압의 크기는 위에서 요구되는 것으로서 참조되었으며, 요구된 크기의 공급 전압이 공급된다. 공급 전압의 크기는 기준(예를 들어, 때때로 Vss 라 지칭되는, 집적 회로(10)의 접지)에 대해 측정될 수 있다. 아래에서 설명의 편의를 위해, 전압들은 다른 전압들보다 더 크거나 더 작은 것으로서 참조될 수 있다. 마찬가지로, 전압의 측정이 여기서 참조될 수 있다. 이러한 경우들에서, 다른 전압보다 더 크거나(또는 더 작거나) 측정되는 것은 전압의 크기이다.
이제 도 2를 참조하면, 집적 회로의 패키징 이전에 도 1에 도시된 집적 회로(10)를 테스팅하는 일 실시예를 예시하는 흐름도가 도시되어 있다. 도 2에 도시된 블록들은 집적 회로(10)의 제조 중에 테스트 머신(예를 들어, 웨이퍼 테스터) 상에서 수행될 수 있다.
테스트는, 집적 회로가 상대적으로 빠른지, 상대적으로 느린지 등의 여부를 추정하기 위한 다양한 측정들을 이용하여, 집적 회로(10)의 대략적인(rough) 특성화에 대해 테스트함으로써 시작할 수 있다(블록 30). 예를 들어, 일 실시예에서, 대략적인 특성화는 집적 회로(10)가 휴지상태(quiescent)인 동안 집적 회로(10)로 들어가는 전류를 테스팅하는 것을 포함한다(종종 "Iddq" 테스팅이라고 지칭됨). 보다 큰 Iddq 측정은 보다 큰 누설(예를 들어, "더 빠른" 프로세스)을 나타낼 수 있다. 보다 작은 Iddq 측정은 보다 작은 누설(예를 들어, "더 느린" 프로세스)을 나타낼 수 있다. Iddq 테스팅은, 예를 들어, 집적 회로(10)에 대해 허용가능한 최대값으로 설정된 공급 전압을 가지고 수행될 수 있다. 대략적인 특성화로부터(그리고 집적 회로(10)의 테스팅 예들의 이전 결과들로부터), 상대적으로 작은 테스트 공급 전압들의 세트가 선택될 수 있다. 즉, 유사한 대략적인 특성화들을 갖는 이전 부분들 상에서의 신뢰가능한 동작을 제공하는 공급 전압들에 기반하여, 작은 테스트 전압들의 세트들이 선택될 수 있다(블록 32). 예를 들어, 일 실시예에서, 3개의 테스트 전압들의 세트가 선택될 수 있다. 도 12는 빠른 프로세스로(표 12의 좌측)부터 느린 프로세스(표 12의 우측)까지의 부분들의 분포에 대한 그래픽적 표현이다. 일 예에 대한 테스트 전압들은 도 12에 예시된 바와 같이, V1, V2 및 V3일 수 있다.
테스트 머신은 집적 회로(10)를 (예를 들어, 테스트 전압들 중 가장 높은 전압에 의해) 파워업할 수 있으며, 테스트 주파수를 설정할 수 있다(집적 회로(10)의 동작이 지원되는 주파수들 중 하나 - 블록 34). 테스트 머신은 테스트 전압들의 세트 각각에 대해 집적 회로(10) 상에서 하나 이상의 테스트 패턴들을 실행할 수 있고(블록 36), 테스트 패턴들 모두가 통과하는 최저의 테스트 전압을 선택할 수 있다(즉, 정확한 결과가 각각의 패턴에 대해 달성된다 - 블록 38). 테스트 주파수들이 더 존재하는 경우(예를 들어, 아직 테스트되지 않은 집적 회로(10)에 대해 지원되는 동작 주파수들이 더 존재하는 경우 - 결정 블록(40), "예" 레그), 다음 주파수가 선택되고 테스트될 수 있다(블록 34, 36 및 38). 테스트 전압들의 세트는 각각의 지원되는 동작 주파수에 대해 테스트될 상이한 전압들을 포함할 수 있거나, 또는 적어도 하나의 통과 공급 전압이 각각의 지원되는 동작 주파수에 대해 기대되도록 선택될 수 있다. 테스트 전압들이 소진(exhaust)되면(결정 블록(40), "아니오" 레그), 테스트 머신은 F/V 테이블(22)로 주파수들 및 전압 크기들을 기입할 수 있다(블록 42). 예를 들어, 지원되는 주파수들 및 대응하는 공급 전압 크기들을 표현하기 위해 퓨즈들이 나갈 수 있다.
테스트 전압들의 수가 제한되므로, 테스트 프로세스는 집적 회로(10)의 특정 경우의 정확한 동작을 초래할 최저의 공급 전압을 식별하지 못할 수 있다. 그러나, 테스트 머신 상에서의 시간이 제한될 수 있는데, 이는 일반적으로 중요하며, 집적 회로(10)가 대량으로 생산될 예정인 경우 특히 중요할 수 있다.
이제 도 3을 참조하면, 블록 다이어그램은 자가 교정을 수행하기 위한 자가 교정 유닛(16)(및 로컬 전력 관리자(18))의 일 실시예의 동작을 예시한다. 자가 교정은 아래에 더 상세하게 논의되는 바와 같이 여러번 수행될 수 있다. 이해를 용이하게 하기 위해 블록들이 특정 순서로 도시되지만, 다른 순서들이 이용될 수 있다. 블록들이 자가 교정 유닛(16) 및/또는 로컬 전력 관리자(18) 내의 조합 로직 회로에서 병렬로 수행될 수 있다. 블록들, 블록들의 결합들 및/또는 흐름도 전체가 다수의 클록 사이클들에 대해 파이프라인화될 수 있다.
자가 교정 유닛(16)은 자가 교정 프로세스가 수행되고 있음을 표시하기 위해 로컬 전력 관리자(18)와 통신할 수 있다. 대안적으로, 로컬 전력 관리자(18)는 자가 교정 프로세스를 개시할 수 있고, 따라서 자가 교정이 진행중임을 알 수 있다. 어느 경우든, 로컬 전력 관리자(18)는 테스트 주파수에 대해 F/V 테이블(22)에 제공되는 공급 전압 크기를 요구할 수 있다(블록 50). 집적 회로(10)에 의해 지원되는 각각의 동작 주파수는 예를 들어, 최저의 주파수로 시작하는 테스트 주파수일 수 있다. 로컬 전력 관리자(18)는 테스트 주파수를 설정할 수 있고(블록 52), 테스트 주파수 상에서 집적 회로가 안정화되는 것을 대기할 수 있다(예를 들어, PMU/전원(12)으로부터의 전압에 대한 PLL 고정 시간 및/또는 정정 시간). 자가 교정 유닛(16)은 자가 교정 테스트를 실행하고(블록 54), 로직 회로(14)가 정확한 결과를 생성하는지(통과) 또는 아닌지(실패)의 여부를 결정한다(결정 블록 56). 테스트가 통과하는 경우(결정 블록 56, "예" 레그), 자가 교정 유닛(16)은 다음으로 더 낮은 공급 전압을 요구할 수 있는 로컬 전력 관리자(18)에 통지할 수 있으며(블록 58), 테스트는 다시 수행될 수 있다(블록들 54 및 56). 테스트에 대한 실패 결과가 검출될 때까지 테스트가 반복될 수 있다(블록들 54, 56 및 58). 실패가 검출되는 경우(결정 블록 56, "아니오" 레그), 로컬 전력 관리자(18)는 자가 교정 테이블(20)에 최저의 통과 공급 전압의 크기를 기록할 수 있다(블록 60). 일부 실시예들에서, 자가 교정 테이블에 기록될 전압 크기에 도달하기 위해 최저의 통과 공급 전압에 마진이 더해질 수 있다. 대안적으로, 마진은 공급 전압이 요구될 때 더해질 수 있다. 자가 교정될 테스트 주파수들이 더 존재하는 경우(결정 블록 62, "예" 레그), 자가 교정 프로세스는 다음 주파수를 위해 블록(50)으로 리턴한다. 그렇지 않은 경우(결정 블록(62), "아니오" 레그), 자가 교정 프로세스는 종료한다.
도 4를 참조하면, (예를 들어, 집적 회로(10) 상에서 또는 집적 회로(10)를 포함하는 시스템 내의 다른 곳에서 실행하는 소프트웨어로부터의) 동작 주파수를 변경하기 위한 요구에 응답하여 로컬 전력 관리자(18)의 일 실시예의 동작을 예시하는 흐름도가 도시된다. 이해를 용이하게 하기 위해 블록들이 특정 순서로 도시되지만, 다른 순서들이 이용될 수 있다. 블록들이 로컬 전력 관리자(18) 내의 조합 로직 회로에서 병렬로 수행될 수 있다. 블록들, 블록들의 결합들 및/또는 흐름도 전체가 다수의 클록 사이클들에 대해 파이프라인화될 수 있다.
로컬 전력 관리자(18)는 새로운(요구되는) 동작 주파수에 대응하는 엔트리에 대해 자가 교정 테이블(20)을 체크할 수 있다(결정 블록 70). 엔트리가 발견되는 경우(결정 블록 70, "예" 레그), 로컬 전력 관리자(18)는 자가 교정 테이블(20)에 표시된 크기의 공급 전압을 요구할 수 있다(블록 72). 로컬 전력 관리자(18)는 새로운 동작 주파수를 설정할 수 있고(블록 74), 구현에 따라, 선택적으로 클록킹 회로가 새로운 동작 주파수로 고정하는 것을 대기할 수 있다(블록 76). 반면, 요구된 주파수에 대해 자가 교정 테이블(20) 내에 엔트리가 존재하지 않는 경우(결정 블록 70, "아니오" 레그), 로컬 전력 관리자(18)는 자가 교정이 요구된 주파수에 대해 실행되어야 하는지의 여부를 결정할 수 있다(결정 블록 78). 예를 들어, 도 3의 흐름도는 오직 테스트 주파수로서의 요구된 주파수를 가지고 수행될 수 있다. 주파수 변경 동안 자가 교정을 수행할지 하지 않을지의 여부에 영향을 미칠 수 있는 인자들은 로직 회로(14)의 현재 워크로드, 시스템의 전체 환경(예를 들어, 온도, 잔여 배터리 수명 등)을 포함할 수 있다. 예를 들어, 로직 회로(14)가 다수의 프로세서 코어들을 포함하고, 상기 코어들 중 하나가 유휴상태인 경우, 자가 교정이 유휴상태의 프로세서 코어 상에서 실행될 수 있다. 시스템이 배터리 전력으로 동작중이고, 잔여 배터리 수명이 낮은 경우, 자가 교정의 실행은 원하는 것보다 더 많은 배터리 전력을 소모할 수 있다.
로컬 전력 관리자(18)가 자가 교정이 실행되어야 한다고 결정하는 경우(결정 블록 78, "예" 레그), 로컬 전력 관리자(18)는 자가 교정 유닛(16)을 호출(invoke)하여 자가 교정을 수행할 수 있다(블록 80). 로컬 전력 관리자(18)는 이후 자가 교정 테이블(20)에 표시된 공급 전압을 요구할 수 있고(자가 교정 완료 이후 - 블록 72), 새로운 동작 주파수를 설정하고(블록 74), 선택적으로 고정을 대기할 수 있다(블록 76).
로컬 전력 관리자(18)가 자가 교정이 실행되지 않을 것을 결정하는 경우(결정 블록 78, "아니오" 레그), 로컬 전력 관리자(18)는 공급 전압 크기를 획득하기 위해 F/V 테이블(22)을 판독할 수 있고, 공급 전압 크기를 요구할 수 있다(블록 82). 로컬 전력 관리자(18)는 새로운 주파수를 설정하고, 선택적으로 고정을 대기할 수 있다(블록들 74 및 76).
도 4의 실시예에서, 자가 교정은 자가 교정 테이블(20) 내의 엔트리가 발견되지 않는 요구되는 동작 주파수에 응답하여 수행될 수 있다. 이러한 동작에 추가하여, 또는 이러한 동작 대신, 자가 교정이 (예를 들어, 일 실시예에 대해, 도 5의 흐름도에 도시된 바와 같이) 하나 이상의 다른 시점들에서 호출될 수 있다. 도 5에 도시된 흐름도는 하드웨어로, 소프트웨어로, 그리고/또는 이들의 결합으로 구현될 수 있다.
집적 회로(10)를 포함하는 시스템이 최초로 부팅되고 있는 경우(예를 들어, 시스템을 구매하는 고객에 의해 - 결정 블록 90, "예" 레그), 집적 회로(10)는 자가 교정을 실행할 수 있다(블록 92). 일반적으로, 시스템의 부팅은 시스템에 전력을 인가하고 동작을 시작하도록 시스템을 초기화하는 것을 지칭할 수 있다. 부트가 시스템의 최초 부트라는 결정은 다양한 방식들로 이루어질 수 있다. 예를 들어, 이러한 시스템이 최초로 부팅되고 있는지 아닌지의 여부를 표시할 수 있는 시스템 내의 비-휘발성 메모리에 저장된 플래그가 존재할 수 있다. 플래그는 시스템 내의 부트 코드에 의해 체크될 수 있고, 플래그의 상태는 부트가 최초 부트인 경우 부트 코드의 종단에서 변경될 수 있으므로, 후속하는 부트들이 최초 부트로서 검출되지 않을 수 있다. 예를 들어, 플래그는 초기에는 클리어(clear)한 비트일 수 있고, 최초 부트 이후에 설정된다(또는 그 역도 성립한다). 일부 실시예들에서, 전체 시스템 리셋(예를 들어, 디바이스에 대한 하나 이상의 입력들을 활성화하는 이용자에 의해 개시된 하드 리셋)은 "최초 부트" 플래그를 클리어(clear)할 수 있고, 다음 부트 상에서 자가 교정이 발생하게 할 수 있다. 이러한 동작은, 일부 실시예들에서, 디바이스의 기능성을 개선할 수 있다. 예를 들어, 디바이스가 "정지(frozen)"되거나 고장남으로 인해 이용자가 하드 리셋을 개시한다면, 자가 교정은 에러가 집적 회로(10)의 고장으로 인한 것인 경우(예를 들어, 너무 낮은 자가 교정 공급 전압 크기으로 인한 것인 경우) 상기 에러를 경감시킬 수 있다. 또한, 디바이스가 네트워크(예를 들어, 인터넷)에 접속되는 경우, 업데이트된 교정 프로그램 또는 절차가 디바이스 제조자로부터 자동으로 디바이스에 다운로드될 수 있다. 자가 교정은 업데이트에 응답하여 실행될 수 있다.
대안적으로 또는 부가하여, 시스템은 주어진 워크로드가 최초로 실행되고 있다고 결정할 수 있고(결정 블록 94, "예" 레그), 그 응답으로 자가 교정을 실행할 수 있다(블록 92). 주어진 워크로드가 최초로 실행되고 있다는 결정은 다양한 방식으로(예를 들어, 최초 부트에 관한 전술내용과 마찬가지로, 비-휘발성 저장소 내의 각각의 워크로드에 대한 플래그) 구현될 수 있다. 상이한 워크로드들의 검출은, 예를 들어, 워크로드가 현저하게 달라지는 시스템에서 이용될 수 있다. 예를 들어, 시스템은 모바일 폰, 음악 플레이어, 웹 브라우저로서 기능할 수 있는 모바일 디바이스일 수 있으며, 다양한 다른 컴퓨팅 작업들을 수행할 수 있다. 워크로드들은 실질적으로 변경될 수 있으며, 집적 회로(10)로부터 상이한 양들의 성능을 요구할 수 있다. 따라서, 각각의 워크로드의 자가 교정은 추가적인 전력 절감을 가져올 수도 있다(예를 들어, 더 적은 로드는 더 낮은 동작 온도를 초래할 수 있으며, 이는 더 많은 워크로드들이 허용하는 것보다 더 낮은 공급 전압 크기를 허용할 수 있다).
또 다른 대안으로, 또는 또한, 시스템은 자신이 특정양만큼 에이징되었다고 결정할 수 있고(결정 블록 96, "예" 레그), 그 응답으로 자가 교정을 실행할 수 있다(블록 92). 집적 회로(10)(및/또는 집적 회로(10)를 포함하는 디바이스)의 에이징에 대한 응답으로 자가 교정을 수행하는 것은 칩 프로세스 에이징 영향들 또는 다른 에이징 영향들을 보상하기 위해 집적 회로(10)에 대해 요구되는 공급 전압 크기들을 조정할 수 있다. 이러한 방식으로, 마진은 (집적 회로(10) 에이지(age)를 재계산함으로써 이미 고려되었으므로) 에이징 영향들을 고려하기 위해 요구되는 공급 전압 크기에 더해질 필요가 없다. 집적 회로(10)의 에이지는 다양한 방식들로 측정될 수 있다. 예를 들어, 에이지는 캘린더 시간에 기반하여 최초 부트의 날짜로부터 측정될 수 있다. 에이지는 최초 부트로부터의 동작의 시간의 견지에서 측정될 수 있다. 에이지는 원하는 경우, 시간의 견지에서, 또는 클록 사이클들의 견지에서 측정될 수 있다. 에이지는 또한 다른 실시예들에서, 제조 날짜와 관련하여 측정될 수 있다. 어느 경우든, 자가 교정은 다수의 상이한 에이지들에서(예를 들어, 매 6개월마다 한번, 일년에 한번 등) 수행될 수 있다. 다른 경우들에서, 자가 교정은 시스템이 동작하는 동안 동적으로 수행할 수 있는데, 이는 온도 영향에 대한 보상을 보조할 수 있다. 자가 교정의 임의의 원하는 세트는 다양한 세트는 다양한 실시예들에서 구현될 수 있다.
이제 도 6을 참조하면, 집적 회로(10) 및 PMU/전원(12)의 또 다른 실시예의 블록 다이어그램이 도시된다. 도 1의 실시예와 마찬가지로, 도 6의 집적 회로(10)의 실시예는 로직 회로(14) 및 로컬 전력 관리자(18)를 포함한다. 일부 실시예들에서, 자가 교정 유닛(16) 및 자가 교정 테이블(20)이 포함될 수 있지만, 다른 실시예들은 이들 피쳐들을 포함하지 않을 수 있다. 도 6의 실시예에서, 도 1의 F/V 테이블(22)은 로컬 전력 관리자(18)에 결합된 F/V/N 테이블(102)로 대체된다. F/V/N 테이블(102)은 F/V 테이블(22)와 마찬가지로, 주파수 및 대응하는 공급 전압 크기들을 저장하는 엔트리들을 포함할 수 있다. 또한, 엔트리들은 아래에 더 상세하게 설명되는 지연 측정(N)을 저장할 수 있다. 도 6의 실시예에 추가적으로 설명되는 바와 같이, 집적 회로(10)는 직렬로 결합된 측정 유닛(100) 및 로직 게이트들(104A-104H)을 포함할 수 있다. 로직 게이트(들)(104A)에 대한 입력은 측정 유닛(100)에 결합되고, 로직 게이트(들)(104H)의 출력 역시 측정 유닛(100)에 결합된다. 또한, 플롭(106)은 기대되는 지연 측정(N)을 저장하고, 플롭(108)은 카운터 값(Ctr)을 저장한다. 플롭들(106 및 108) 모두 측정 유닛(100)에 결합된다. 다른 실시예들에서, 플롭들(106 및 108)은 임의의 클록킹된 저장 디바이스들일 수 있다.
측정 유닛(100)은 게이트들(104A-104H)의 직렬 접속을 통해 논리 천이의 전파 지연을 측정하도록 구성될 수 있다. 게이트들(104A-104H)은 로직 회로(14) 내의 다양한 로직 게이트들과 동일한 설계를 가질 수 있다. 따라서, 게이트들(104A-104H)을 통한 전파 지연은 로직 회로(14) 내의 로직 게이트들에 비례적이어야 한다. 전파 지연을 측정하고 이를 미리 정해진 지연과 비교함으로써, 로직 회로(14)의 동작에 대한 다양한 인자들의 영향들이 고려될 수 있다. 예를 들어, 동작 온도, 에이징 등의 영향은 전파 지연을 측정하고 이를 미리 정해진 양과 비교함으로써 검출될 수 있다.
전파 지연은 임의의 원하는 단위들(예를 들어, 나노초, 클록 사이클 등)로 측정될 수 있다. 일 실시예에서, 전파 지연은 로직 회로(14)에 공급되는 클록의 현재 동작 주파수에서의 클록 사이클들의 견지에서 측정된다. 따라서, 측정 유닛(100)은 게이트(104A-104H)의 직렬 접속의 입력(즉, 도 6의 게이트(104A)의 입력)으로의 논리적 천이(예를 들어, 0-1 또는 1-0 천이)을 개시할 수 있고, 대응하는 천이가 직렬 접속의 출력(즉, 도 6의 게이트(104H)의 출력)에서 검출될 때까지 클록 사이클들을 카운트할 수 있다. 일 실시예에서, 2개의 논리적 천이들(예를 들어, 0에서 1로 그리고 다시 0으로)을 포함하는 펄스가 전송될 수 있다. 플롭(108)의 카운터 Ctr는 논리적 천이가 개시될 때 클리어될 수 있고, 대응하는 천이가 검출될 때까지 각각의 클록 사이클에서 증분될 수 있다. 플롭(106)은 공급 전압이 현재 동작 주파수를 지원하는 지연을 공급하고 있는 경우 발생할 것으로 기대되는 미리 정해진 수의 클록 사이클들(N)을 저장할 수 있다. 클록 사이클들의 측정된 수가 미리 정해진 수 N보다 더 큰 경우, 공급 전압은 지연을 낮추기 위해 증가될 수 있다. 클록 사이클들의 측정된 수가 미리 정해진 수 N보다 더 작은 경우, 공급 전압은 지연을 증가시키기 위해(그리고 더 적은 전력을 소모하기 위해) 감소될 수 있다.
직렬 접속 내의 게이트들의 수는 로직 회로(14)에 공급된 클록의 클록 사이클 내에서 평가될 수 있는 게이트 지연들의 수보다 훨씬 더 클 수 있다. 예를 들어, 직렬인 게이트들의 수는 클록 사이클 내의 게이트 지연들의 수의 대략 100배일 수 있다. 따라서, 14개의 게이트 지연들이 클록 사이클 내에서 이용가능한 경우, 약 1400개의 게이트들이 게이트들(104A-104H) 내에서 직렬일 수 있다. 더 많은 수의 게이트들을 이용하는 것은 로직 회로(14)에서 실제로 발생하는 회로 지연에 대한 측정된 지연의 매칭을 개선할 수 있다. 또한, 본 발명의 실시예가 클록 사이클드의 견지에서 지연을 카운트하므로, 많은 수의 게이트들이 클록 사이클 입도(granularity)로 인해 발생하는 측정 에러를 감소시킬 수 있다. 예를 들어, 클록 사이클의 게이트 지연들의 수의 100배에서, 지연의 하나의 완전한 클록 사이클의 에러(최대의 가능한 에러)는 측정의 단지 1%이다. 이 실시예에서 100이 이용되지만, 다른 실시예들은 더 크거나 더 작은 수들(예를 들어, 200, 500, 100, 50, 등)을 이용할 수 있다.
미리 정해진 수 N은 집적 회로의 제조 테스트 동안 측정될 수 있다. 미리 정해진 수 N은 일반적으로 게이트들의 직렬 접속을 생성하기 위해 이용되는 게이트 지연들의 수의 배수(위의 예에서는 100)에 가깝도록 기대되지만, 그 수와는 다소 달라질 수도 있다. 일 실시예에서, 미리 정해진 수 N은 주어진 동작 주피수에서의 정적 공급 전압 크기과 함께 F/V/N 테이블(102)에 저장될 수 있다. 테이블 내에 저장된 하나의 N이 존재할 수 있거나, 또는 다양한 실시예들에서, (해당 동작 주파수에 대응하는 엔트리에서) 각각의 동작 주파수에 대해 하나의 N이 존재할 수 있다.
게이트들(104A-104H)은 로직 회로(14)에 의해 점유되는 집적 회로(10)의 영역에 걸쳐 물리적으로 분배될 수 있다. 따라서, 집적 회로 칩의 표면 영역 상에서 발생할 수 있는 동작 온도 및/또는 프로세스 특성들에서의 변경들은 전파 지연으로 표현될 수 있다. 즉, 하나 이상의 게이트들(104A-140H)의 각각의 세트는 상기 게이트들(104A-140H)이 위치된 물리적 영역에 대해 로컬인 동작 온도 및/또는 프로세스 특성들에 의해 영향을 받을 수 있다. 일 실시예에서, 게이트들(104A-104H)은 집적 회로의 배선층들을 변경시킴으로써 로직 회로(14) 내의 로직 에러들의 보수(repair)를 허용하기 위해 집적 회로(10) 전반에 걸쳐 통상적으로 포함되는 "여분 게이트들"로부터 선택될 수 있다. 즉, 여분 게이트들은 초기에는 로직 회로(14)로 배선되지 않으며, 이용되지 않는다. 로직에서의 에러들이 검출되는 경우, 정확한 로직 함수를 생성하기 위해 여분 게이트들이 로직 회로(14)로 배선될 수 있다. 다양한 상이한 로직 게이트들이 정확한 로직 함수가 생성될 수 있는 확률을 증가시키기 위해 여분 게이트들에 포함될 수 있다. 따라서, 미이용된 여분 게이트들은 다양성을 가질 수 있으며, 로직 회로(14)와 마찬가지로 스케일링될 수 있는 게이트들(104A-104H)의 직렬 접속을 생성하기 위해 함께 배선될 수 있다. 여분 게이트들 중에서 게이트들(104A-104H)을 구현함으로써, 게이트들(104A-104H)은 집적 회로(10)에 의해 소모되는 반도체 영역에 추가되지 않을 수 있다.
또한, 지연을 감지하기 위한 로직 게이트들(104A-104H)의 직렬 접속의 이용은 주로 디지털 회로이다. 따라서, 일부 실시예들에서, 상기 회로의 이용은 아날로그 회로와 비교시, 상대적으로 단순하며 저전력일 수 있다.
측정 유닛(100)은 적어도 천이를 개시하고 전파 지연을 측정하도록 구성되는 회로를 포함한다. 일부 실시예들에서, 측정 유닛(100)은 또한 측정할 시간을 결정하도록 구성되는 회로 및/또는 전파 지연을 기대값과 비교하도록 구성되는 회로를 포함할 수 있다. 대안적으로, 로컬 전력 관리자(18)에서 또는 소프트웨어에서 결정이 이루어질 수 있다.
일반적으로, 로직 게이트는, 하나 이상의 입력들을 수신하고, 하나 이상의 출력들을 제공하기 위해 상기 입력에 대해 로직 함수를 수행하도록 구성되는 회로를 포함한다. 하나 이상의 이러한 게이트들은 게이트들(104A-104H)의 각각의 세트에 포함될 수 있다. 게이트들(104A-104H)이 도식의 편의성을 위해 도 6의 로직 회로(14)의 주변 근처에서 나타나지만, 위에서 언급된 바와 같이, 게이트들은 일반적으로 로직 회로(14) 영역을 통해 배치될 수 있다는 점에 유의한다.
도 6의 전술 내용이 공급 전압 크기의 요구, 및 요구된 크기의 전압을 공급하는 PMU/전원(12)을 참조하지만, 논의는 오직 하나의 요구된/공급된 전압만이 존재한다는 것을 내포하도록 의도되지 않는다. 임의의 시점에서 요구되고 공급되는 다수의 공급 전압들이 존재할 수 있다. 예를 들어, 로직 회로(14) 내의 메모리 회로에 대한 그리고 조합 로직 회로에 대한 별도의 공급 전압들이 존재할 수 있다. 별개로 파워업 및 파워 다운될 수 있으며, 로직 게이트의 직렬 체인들 및 별도의 측정 유닛들을 가질 수 있는, 집적 회로(10) 내의 다수의 전압 도메인들이 존재할 수 있다. 각각의 이러한 도메인은 별도의 요구를 포함할 수 있다. 로컬 전력 관리자(18)는 로직 회로(14)와는 별도로 전원공급될 수 있다. 하나 이상의 공급 전압들의 임의의 세트가 요구되고 공급될 수 있다. 더욱이, 일부 실시예들에서, 게이트들의 둘 이상의 체인이 상이한 타입들의 지연들을 모델링하기 위해 전압 영역 내에서 구현될 수 있다. 예를 들어, 로직 게이트 지연들 및 레지스터 파일 지연들이 개별적으로 모델링될 수 있다.
이제 도 7을 참조하면, 집적 회로의 패키징 이전에 도 6에 도시된 바와 같은 집적 회로(10)의 테스트의 일 실시예를 예시하는 흐름도가 도시된다. 도 7에 도시된 블록들은 집적 회로(10)의 제조 동안 테스트 머신(예를 들어, 웨이퍼 테스터) 상에서 수행된다.
도 2의 실시예와 마찬가지로, 테스트는 Iddq 테스팅과 같은, 집적 회로(10)의 대략적인 특성화에 대해 테스트함으로써 시작할 수 있고(블록 30), 테스트 전압들의 세트가 선택될 수 있다(블록 32). 테스터는 제1 테스트 주파수를 설정할 수 있고(블록 34), 공급 전압으로서 테스트 전압들의 세트 내의 각각의 전압에 대한 테스트 패턴을 실행할 수 있다(블록 36). 이 실시예에서, 테스트는 측정 유닛(100)의 활성화를 포함할 수 있다. 각각의 테스트 전압에 대해, 테스터는 테스트 동안 측정 유닛(100)에 의해 측정된 것으로서 지연의 클록 사이클들의 수 "N"(즉, 카운터 플롭(108)에서의 값)을 판독할 수 있다. 테스터는 각각의 테스트 전압에 대한 측정된 N을 기록할 수 있다(블록 110). 테스터는 이후 테스트가 통과하는 최소 공급 전압 크기, 및 대응하는 "N"을 선택할 수 있다(블록 112).
테스트 주파수들이 더 존재하는 경우(예를 들어, 아직 테스트되지 않은 집적 회로(10)에 대해 지원되는 동작 주파수들이 더 존재하는 경우 - 결정 블록 40, "예" 레그), 다음 주파수가 선택되고 테스트될 수 있다(블록 34, 36, 110, 및 112). 테스트 전압들의 세트는 각각의 지원되는 동작 주파수에 대해 테스트될 상이한 전압들을 포함할 수 있거나, 또는 적어도 하나의 통과 공급 전압이 각각의 지원되는 동작 주파수에 대해 기대되도록 선택될 수 있다. 테스트 주파수들이 소진되면(결정 블록 40, "아니오" 레그), 테스트 머신은 주파수들, 전압 크기들 및 "N"의 값들을 F/V/N 테이블(102)에 기록할 수 있다(블록 114).
일부 실시예들에서, 테이블에 기록될 측정된 "N"에 마진이 더해질 수 있다. 대안적으로, 마진은 플롭(106)에 "N"을 기록하기 위해 테이블로부터 판독된 "N"에 더해질 수 있다. 마찬가지로, 마진은 테이블에 기록된 공급 전압 크기에 더해질 수 있거나 또는 마진은 테이블로부터의 크기의 판독 이후 로컬 전력 관리자(18)에 의해 더해질 수 있다.
이제 도 8을 참조하면, 공급 전압 크기가 조정될 것인지의 여부를 결정하기 위해 도 6에 도시된 바와 같은 집적 회로(10)(그리고 더 구체적으로는 측정 유닛(100) 및 로컬 전력 관리자(18))의 일 실시예의 동작을 예시하는 흐름도가 도시된다. 도 8의 동작은 집적 회로(10)가 동작 중인 동안 주기적으로(예를 들어, 일 실시예에서, 시스템의 열적 관성에 따라 대략 매 10마이크로초 내지 1밀리초마다 한번) 수행될 수 있다. 도 8의 동작은 워크로드의 변경 이후(예를 들어, 폰에서 음악 플레이어 또는 모바일 인터넷 액세스 디바이스로) 수행될 수 있다. 도 8의 동작은 또한 동작 주파수의 변경의 일부분으로서 수행될 수 있다. 블록들이 이해를 용이하게 하기 위해 특정 순서로 도시되지만, 다른 순서들이 이용될 수 있다. 블록들은 측정 유닛(100)/ 로컬 전력 관리자(18) 내의 조합 로직에 의해 병렬로 수행될 수 있다. 블록들, 블록들의 결합들 및/또는 흐름도 전체가 다수의 클록 사이클들에 대해 파이프라인화될 수 있다.
로컬 전력 관리자(18)는 게이트들(104A-104H)의 직렬 접속에서 현재 전파 지연("N")을 감지할 수 있는(블록 120) 측정 유닛(100)을 활성화할 수 있다. 일부 실시예들에서, 로컬 전력 관리자(18) 및/또는 측정 유닛(100)은 결과들을 필터링할 수 있다(블록 122). 구체적으로, 예를 들어, 필터링은 연속적인 측정들 사이에서 N 값의 오실레이션을 검출할 수 있다. 오실레이션은 전파 지연이 클록 사이클들의 정수배에 가깝기 때문에(따라서, 때때로 M개의 클록 사이클들 내에서 캡쳐되고, 다른 시간들에서 M+1개의 클록 사이클들 내에 캡쳐되므로) 발생할 수 있다. 오실레이션은 또한 요구되는 공급 전압이 발진 방식으로 증가되고 감소되고 있으므로 발생할 수 있다.
측정 유닛(100)이 측정된 "N"이 F/V/N 테이블(102)로부터의 "N"보다 더 크다는 것을 검출하는 경우(결정 블록 124, "예" 레그), 로컬 전력 관리자(18)는 PMU/전원(12)에 송신되는 요구된 공급 전압 크기를 증가시킬 수 있다(블록 126). 예를 들어, 다음의 더 높은 공급 전압 크기가 요구될 수 있다. 측정 유닛(100)이 측정된 "N"이 F/V/N 테이블(102)로부터의 "N"보다 더 작다는 것을 검출하는 경우(결정 블록 128, "예" 레그), 로컬 전력 관리자(18)는 PMU/전원(12)에 송신된 요구된 공급 전압 크기를 감소시킬 수 있다(블록 130). 도 8의 동작은 요구된 공급 전압 크기가 도달(settle)할 때까지 반복될 수 있거나, 또는 원하는 경우, 다음 측정 시간에서 반복될 수 있다.
이제 도 9를 참조하면, 집적 회로(10)에서의 주파수들을 변경하기 위한 요구에 응답하여 집적 회로(10)(그리고 더 구체적으로는 로컬 전력 관리자(18) 및 측정 유닛(100))의 일 실시예의 동작을 예시하는 흐름도가 도시된다. 블록들이 이해를 용이하게 하기 위해 특정 순서로 도시되지만, 다른 순서들이 이용될 수 있다. 블록들은 측정 유닛(100)/로컬 전력 관리자(18) 내의 조합 로직에 의해 병렬로 수행될 수 있다. 블록들, 블록들의 결합들 및/또는 흐름도 전체가 다수의 클록 사이클들에 대해 파이프라인화될 수 있다.
주파수들의 변경에 대한 요구가 현재의 동작 주파수로부터의 증가인 경우(결정 블록 140, "예" 레그), 플롭(106) 내의 N의 값은 새로운(요구되는) 주파수와 이전(현재 주파수)에 비에 의해 스케일링될 수 있다(블록 142). 예를 들어, 현재 주파수가 1 GHz이고 새로운 주파수가 1.5 GHz인 경우 N 값은 1.5에 의해 스케일링될 수 있다. 로컬 전력 관리자(18) 및 측정 유닛(100)은 측정 유닛(100)으로부터 측정된 N이 스케일링된 N과 매치할 때까지 도 8의 공급 전압 조정 프로세스를 반복할 수 있다(블록 144). 일부 실시예들에서, 증가된 공급 전압 크기가 새롭게 변경된 주파수를 지원하기에 충분하다는 것을 보장하기 위해 마진이 스케일링된 N에 더해질 수 있다. 스케일링된 N이 만족되는 경우, 로컬 전력 관리자(18)는 새로운 주파수를 설정할 수 있고(블록 146), 클록 생성 회로가 새로운 주파수로 고정되도록 대기할 수 있다(블록 148). 새로운 N은 F/V/N 테이블(102)로부터 판독될 수 있고 플롭(106)에 기록될 수 있다(블록 150).
주파수들의 변경에 대한 요구가 현재 동작 주파수로부터의 감소인 경우(결정 블록 140, "아니오" 레그), 로컬 전력 관리자(18)는 N의 스케일링 및 공급 전압의 조정(블록들 142 및 144) 없이 새로운 주파수를 설정할 수 있다(블록 146). 공급 전압이 더 높은 현재 주파수를 지원할 만큼 이미 충분히 높으므로, 집적 회로(10)는 새로운 동작 주파수에서 올바르게 동작할 것이다. 후속적인 주기적 측정들 및 조정들(예를 들어, 도 8)은 전압을 낮출 수 있다. 다른 실시예들에서, N은 스케일링될 수 있고, 전압 역시 더 낮은 새로운 주파수에 대해 조정될 수 있으며(블록들 142 및 144), 어느 경우든, 공급 전압에 대한 조정은 감소일 것이다.
일부 실시예들에서, 공급 전압 크기의 조정 프로세스(블록 144)는 새로운 주파수에 대해 F/V/N 테이블(102)(또는 자가 교정 테이블(22))로부터 공급 전압 크기를 판독하고 상기 테이블로부터 공급 전압 크기를 요구함에 의해 프로세스를 초기화함으로써 시작할 수 있다.
도 10을 참조하면, 집적 회로를 패키징하기에 앞서 도 6에 도시된 바와 같은 집적 회로(10)의 테스팅의 또 다른 실시예를 예시하는 흐름도가 도시된다. 도 10에 도시된 블록들은 집적 회로(10)의 제조 동안 테스트 머신(예를 들어, 웨이퍼 테스터) 상에서 수행될 수 있다.
도 2의 실시예와 마찬가지로, 테스트는 Iddq 테스팅과 같은 집적 회로(10)의 대략적인 특성화에 대해 테스트함으로써 시작할 수 있다(블록 30). 또한, 측정 유닛(100)은 (집적 회로(10)의 사양에 따라) 최대 가능한 값으로 설정된 공급 전압을 가지고 활성화될 수 있다(블록 160). 최대 가능한 값에서의 N의 측정은 집적 회로(10)의 "속도"의 표시일 수 있고, 테스트 전압들의 세트를 선택하기 위해 이용될 수 있다(블록 162). 이러한 방식으로, 선택된 테스트 전압들은 주어진 주파수에 대한 최적 전압에 더 가까울 수 있는데, 이는 짧은 테스트 시간량 내에서 미세한 눈금의 전압 테스팅 및 집적 회로(10)에 대한 최적 값에 가까운 결과적인 공급 전압 크기를 허용할 수 있다. 따라서, 집적 회로(10)는 공급 전압이 (차선의 테스트 전략들에 비해) 테이블 내의 전압으로 설정될 때 주어진 주파수에서 더 적은 전력을 소모할 수 있다. 또한, 상대적으로 작은 전압들의 세트가 여전히 이용되어 테스트 시간을 감소시킬 수 있다. 예를 들어, 도 13은 빠른 프로세스(도 13의 좌측)로부터 느린 프로세스(도 13의 우측)까지의 부분들의 분배의 그래픽적 표현이다. 최대 전압(최우측의 점선)을 이용하여, N이 측정될 수 있다. 측정된 N에 기반하여, 예상되는 동작점 근처의 작은 테스트 전압들의 세트가 선택될 수 있고, 집적 회로(10)가 이들 전압들(도 13의 최하의 브레이스(brace) 표기된 부분)에서 테스트될 수 있다.
후속적으로, 도 7의 실시예와 마찬가지로, 제1 테스트 주파수를 설정하고(블록 34), 공급 전압으로서 테스트 전압들의 세트 내의 각각의 세트에 대한 테스트 패턴을 실행할 수 있다(블록 36). 테스트는 측정 유닛(100)의 활성화를 포함할 수 있다. 각각의 테스트 전압에 대해, 테스터는 테스트 동안 측정 유닛(100)에 의해 측정된 지연의 클록 사이클들의 수 "N"(즉, 카운터 플롭(108)에서의 값)을 판독할 수 있다. 테스터는 각각의 테스트 전압에 대해 측정된 N을 기록할 수 있다(블록 110). 이후 테스터는 테스트가 통과하는 최저 공급 전압 크기, 및 대응하는 "N"을 선택할 수 있다(블록 112).
테스트 주파수들이 더 존재하는 경우(예를 들어, 아직 테스트되지 않은 집적 회로(10)에 대한 지원되는 동작 주파수들이 더 존재하는 경우 - 결정 블록(40), "예" 레그), 다음 주파수가 선택되고 테스트될 수 있다(블록들 34, 36, 110, 및 112). 테스트 전압들의 세트는 각각의 지원되는 동작 주파수에 대해 테스트될 상이한 전압들을 포함할 수 있거나, 또는 적어도 하나의 통과 공급 전압이 각각의 지원되는 동작 주파수에 대해 기대되도록 선택될 수 있다. 테스트 주파수들이 소진되면(결정 블록 40, "아니오" 레그), 테스트 머신은 주파수들, 전압 크기들 및 "N" 값을 F/V/N 테이블(102)에 기록할 수 있다(블록 114).
일부 실시예들에서, 테이블에 기록될 측정된 "N"에 마진이 더해질 수 있다. 대안적으로 마진은 플롭(106)에 "N"을 기록하기 위해 테이블로부터 판독된 "N"에 더해질 수 있다. 마찬가지로, 마진은 테이블에 기록된 공급 전압 크기에 더해질 수 있거나, 마진은 테이블로부터 크기를 판독한 이후 로컬 전력 관리자(18)에 의해 더해질 수 있다.
도 11을 참조하면, 측정을 수행하기 위한 측정 유닛(100)의 일 실시예의 동작을 예시하는 흐름도가 도시된다. 측정 유닛(100)은, 예를 들어, 로컬 전력 관리자(18)가 측정을 개시하는 것에 응답하여 도 11에 예시된 동작을 수행할 수 있다. 블록들이 이해를 용이하게 하기 위해 특정 순서로 도시되지만, 다른 순서들이 이용될 수 있다. 블록들은 측정 유닛(100) 내의 조합 로직에 의해 병렬로 수행될 수 있다. 블록들, 블록들의 결합들 및/또는 흐름도 전체가 다수의 클록 사이클들에 대해 파이프라인화될 수 있다.
측정 유닛(100)은 플롭(108) 내의 카운터를 클리어할 수 있고(참조 번호 170), 게이트들(104A-104H)의 직렬 접속(또는 "체인")으로의 논리적 천이를 개시할 수 있다(블록 172). 측정 유닛(100)이 체인의 출력에서 대응하는 논리적 천이를 아직 검출하지 못한 경우(결정 블록 174, "아니오" 레그), 측정 유닛(100)은 카운터를 증분시키고(블록 176), 다시 천이를 검출하기 위해 다음 클록 사이클을 대기할 수 있다(블록 178). 측정 유닛(100)이 대응하는 천이를 검출한 경우(결정 블록 174, "예" 레그), 측정 유닛(100)은 카운터를 플롭(106) 내의 N과 비교하고 그 결과들을 로컬 전력 관리자(18)에 보고할 수 있다(블록 180).
상기 개시내용이 완전히 이해되면, 다수의 변경들 및 수정들이 관련 분야에서 통상의 지식을 가진 자에게 명백해질 것이다. 후속하는 청구항들이 모든 이러한 변경들 및 수정들을 포함하도록 해석되어야 함이 의도된다.

Claims (20)

  1. 집적 회로로서,
    로직 회로;
    상기 로직 회로에 결합되며, 요구되는 공급 전압 크기의 표시를 외부 전원에 전송하도록 구성되는 로컬 전력 관리자; 및
    상기 집적 회로 내에 있으며, 상기 로직 회로에 대한 테스트를 실행하도록 구성되는 자가 교정 유닛(self calibration unit) - 상기 자가 교정 유닛은 상기 테스트가 실패할 때까지 보다 낮게 요구되는 공급 전압 크기에서 개별적으로 상기 테스트를 반복하도록 구성되고, 상기 테스트가 통과하는 최저 요구 공급 전압의 크기는 상기 집적 회로의 동작을 위해 상기 요구되는 공급 전압 크기를 생성하는 데 이용되며, 상기 자가 교정 유닛은 상기 테스트를 반복하고, 상이한 워크로드(workload)를 실행하는 상기 로직 회로에 응답하여 상기 최저 요구 공급 전압의 크기를 결정하도록 더 구성됨 -
    을 포함하는 집적 회로.
  2. 제1항에 있어서,
    공급 전압 크기들의 정적 테이블(static table)을 더 포함하고, 상기 정적 테이블의 컨텐츠는 상기 집적 회로의 제조 테스트 중에 결정되고, 상기 로컬 전력 관리자는 상기 정적 테이블로부터 초기 공급 전압의 크기를 판독하도록 구성되는 집적 회로.
  3. 제1항에 있어서,
    상기 집적 회로는 복수의 클록 주파수에서 동작가능하고,
    상기 자가 교정 유닛은 상기 복수의 클록 주파수의 각각에 대한 최저 요구 공급 전압의 크기를 결정하기 위해 상기 복수의 클록 주파수의 각각에 대해 보다 낮은 공급 전압의 크기에서 개별적으로 테스트를 반복하도록 구성되는 집적 회로.
  4. 제1항에 있어서,
    상기 자가 교정 유닛은 상기 집적 회로를 포함하는 디바이스의 초기 부팅에 응답하여 상기 테스트를 반복하도록 구성되는 집적 회로.
  5. 제4항에 있어서,
    상기 자가 교정 유닛은 상기 테스트를 반복하고, 특정량을 초과하는 집적 회로의 에이지(age)에 응답하여 상기 최저 요구 공급 전압의 크기를 결정하도록 구성되는 집적 회로.
  6. 제1항에 있어서,
    상기 로컬 전력 관리자는 자가 교정 전압 크기들의 테이블을 포함하고, 상기 자가 교정 유닛은 상기 최저 요구 공급 전압을 결정하는 것에 응답하여 제1 요구 공급 전압의 크기를 갖는 상기 테이블을 업데이트하도록 구성되는 집적 회로.
  7. 제6항에 있어서,
    상기 로컬 전력 관리자는 상기 테이블로부터 상기 제1 요구 공급 전압의 크기를 판독하도록 구성되고, 상기 로컬 전력 관리자는 상기 테이블로부터 상기 제1 요구 공급 전압의 크기를 판독하는 것에 응답하여 상기 제1 요구 공급 전압의 크기를 요청하도록 구성되는 집적 회로.
  8. 제7항에 있어서,
    공급 전압 크기들의 정적 테이블을 더 포함하고, 상기 정적 테이블의 컨텐츠는 상기 집적 회로의 제조 테스트 중에 결정되고, 상기 로컬 전력 관리자는 상기 자가 교정 크기들의 테이블에서 상기 제1 요구 공급 전압의 크기의 부족(lack)을 검출하는 것에 응답하여 상기 정적 테이블로부터 초기 공급 전압의 크기를 판독하도록 구성되는 집적 회로.
  9. 제1항에 있어서,
    상기 테스트는 상기 자가 교정 유닛에서 프로그래밍될 수 있는 집적 회로.
  10. 로직 회로 및 자가 교정 유닛을 포함하는 집적 회로에 대해 보다 낮게 요구되는 공급 전압 크기에서 개별적으로 자가 교정 유닛에 의해, 로직 회로에 대한 테스트를 상기 테스트가 실패할 때까지 반복하는 단계;
    상기 자가 교정 유닛에 의해, 상기 테스트가 통과하는 최저 요구 공급 전압의 크기를 결정하는 단계; 및
    상기 자가 교정 유닛에 의해, 상기 집적 회로의 동작을 위한 요구 공급 전압 크기를 생성하도록 상기 최저 요구 공급 전압의 크기를 선택하는 단계 - 상기 방법은 상이한 워크로드를 실행하는 상기 로직 회로에 응답하여 수행됨 -
    를 포함하는 방법.
  11. 제10항에 있어서,
    정적 테이블로부터 초기의 요구 공급 전압 크기를 판독하는 단계를 더 포함하고, 상기 정적 테이블의 컨텐츠는 상기 집적 회로의 제조 테스트 중에 결정되는 방법.
  12. 제10항에 있어서,
    상기 집적 회로는 복수의 클록 주파수에서 동작가능하고,
    상기 방법은, 상기 자가 교정 유닛에 의한 상기 반복하는 단계, 상기 결정하는 단계, 및 상기 복수의 클록 주파수의 각각에 대해 선택하는 단계를 반복하는 단계를 더 포함하는 방법.
  13. 제10항에 있어서,
    상기 방법은 상기 집적 회로를 포함하는 디바이스의 초기 부팅에 응답하여 수행되는 방법.
  14. 제13항에 있어서,
    상기 방법은 특정량을 초과하는 상기 집적 회로의 에이지에 응답하여 수행되는 방법.
  15. 제10항에 있어서,
    상기 로컬 전력 관리자는 자가 교정 전압 크기들의 테이블을 포함하고, 상기 방법은 상기 자가 교정 유닛에 의해 상기 최저 요구 공급 전압을 결정하는 것에 응답하여 제1 요구 공급 전압의 크기를 갖는 상기 테이블을 업데이트하는 단계를 더 포함하는 방법.
  16. 제15항에 있어서,
    상기 로컬 전력 관리자에 의해 상기 테이블로부터 상기 제1 요구 공급 전압의 크기를 판독하는 단계; 및
    상기 로컬 전력 관리자에 의해 상기 테이블로부터 상기 제1 요구 공급 전압의 크기를 판독하는 것에 응답하여, 상기 제1 요구 공급 전압의 크기를 요청하는 단계
    를 더 포함하는 방법.
  17. 제16항에 있어서,
    공급 전압 크기들의 정적 테이블을 더 포함하고,
    상기 정적 테이블의 컨텐츠는 상기 집적 회로의 제조 테스트 중에 결정되고, 상기 방법은, 상기 자가 교정 유닛이 상기 자가 교정 전압의 크기들의 테이블을 업데이트하기 전에, 상기 로컬 전력 관리자가 상기 정적 테이블로부터 초기 공급 전압의 크기를 판독하는 단계를 더 포함하고, 상기 전력 관리자는 상기 자가 교정 전압의 크기들의 테이블에서 상기 제1 요구 공급 전압의 크기의 부족을 검출하는 것에 응답하여 초기 공급 전압의 크기를 판독하는 방법.
  18. 제17항에 있어서,
    상기 집적 회로를 복수의 테스트 전압 크기에서 테스트하여, 공급 전압 크기들의 정적 테이블을 결정하는 단계를 더 포함하고, 상기 제1 요구 공급 전압의 크기는 상기 복수의 테스트 전압 크기의 개별 테스트 전압 크기 내에 있는 방법.
  19. 제18항에 있어서,
    상기 집적 회로의 대략적인 특성화(rough characterization)를 수행하여 제조 테스트 중에 상기 복수의 테스트 전압 크기를 선택하는 단계를 더 포함하는 방법.
  20. 제10항에 있어서,
    상기 테스트는 상기 자가 교정 유닛에서 프로그래밍될 수 있으며, 상기 방법은 상기 자가 교정 유닛을 업데이트하여 상기 테스트를 변경하는 단계를 더 포함하는 방법.
KR1020117023422A 2009-01-28 2010-01-22 동적 전압 및 주파수 관리 KR101167477B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/361,405 US7915910B2 (en) 2009-01-28 2009-01-28 Dynamic voltage and frequency management
US12/361,405 2009-01-28
PCT/US2010/021840 WO2010088155A2 (en) 2009-01-28 2010-01-22 Dynamic voltage and frequency management

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020117019203A Division KR101335830B1 (ko) 2009-01-28 2010-01-22 동적 전압 및 주파수 관리

Publications (2)

Publication Number Publication Date
KR20110115622A true KR20110115622A (ko) 2011-10-21
KR101167477B1 KR101167477B1 (ko) 2012-07-27

Family

ID=42109805

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117023422A KR101167477B1 (ko) 2009-01-28 2010-01-22 동적 전압 및 주파수 관리
KR1020117019203A KR101335830B1 (ko) 2009-01-28 2010-01-22 동적 전압 및 주파수 관리

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020117019203A KR101335830B1 (ko) 2009-01-28 2010-01-22 동적 전압 및 주파수 관리

Country Status (10)

Country Link
US (5) US7915910B2 (ko)
EP (2) EP2405324B1 (ko)
JP (2) JP5389190B2 (ko)
KR (2) KR101167477B1 (ko)
CN (2) CN102301308B (ko)
AU (1) AU2010208458B2 (ko)
BR (2) BRPI1007455A2 (ko)
HK (1) HK1165878A1 (ko)
RU (2) RU2488875C2 (ko)
WO (1) WO2010088155A2 (ko)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915910B2 (en) 2009-01-28 2011-03-29 Apple Inc. Dynamic voltage and frequency management
KR101402178B1 (ko) 2009-03-30 2014-05-30 퀄컴 인코포레이티드 적응형 전압 스케일링
US8260708B2 (en) * 2009-04-17 2012-09-04 Empire Technology Development Llc Usage metering based upon hardware aging
US20110099423A1 (en) * 2009-10-27 2011-04-28 Chih-Ang Chen Unified Boot Code with Signature
US8717093B2 (en) * 2010-01-08 2014-05-06 Mindspeed Technologies, Inc. System on chip power management through package configuration
US8549339B2 (en) * 2010-02-26 2013-10-01 Empire Technology Development Llc Processor core communication in multi-core processor
CN102213967A (zh) * 2010-04-12 2011-10-12 辉达公司 具有电压调节功能的gpu芯片及其制作方法
US8572426B2 (en) 2010-05-27 2013-10-29 National Semiconductor Corporation Hardware performance monitor (HPM) with extended resolution for adaptive voltage scaling (AVS) systems
CN102959415B (zh) 2010-07-30 2015-01-07 英派尔科技开发有限公司 基于老化的部件使用度量
US8734006B2 (en) * 2011-03-02 2014-05-27 International Business Machines Corporation Calibration of an on-die thermal sensor
CN102931655B (zh) 2011-08-12 2014-12-10 珠海全志科技股份有限公司 一种动态调节电压和频率的电路控制系统和方法
US8970234B2 (en) 2011-09-26 2015-03-03 Apple Inc. Threshold-based temperature-dependent power/thermal management with temperature sensor calibration
US20130117582A1 (en) * 2011-11-04 2013-05-09 Anand Satyamoorthy Offline communication in a voltage scaling system
US20130311792A1 (en) * 2012-05-18 2013-11-21 Prahallada PONNATHOTA Voltage scaling architecture on system-on-chip platform
CN102759702B (zh) * 2012-06-29 2014-06-18 福州瑞芯微电子有限公司 用于检测芯片内工作电路的电压与频率关系的电路及方法
US20140210503A1 (en) * 2012-08-31 2014-07-31 Apple Inc. Startup boot cycle testing of a mobile device at diminished power supply current
US8766704B2 (en) 2012-09-05 2014-07-01 Apple Inc. Adaptive voltage adjustment based on temperature value
KR101832821B1 (ko) 2012-09-10 2018-02-27 삼성전자주식회사 동적 전압 주파수 스케일링 방법, 어플리케이션 프로세서 및 이를 구비하는 모바일 기기
KR102001414B1 (ko) 2012-09-27 2019-07-18 삼성전자주식회사 데이터 트랜잭션에 따라 전력공급을 제어하는 시스템-온-칩 및 그 동작방법
CN104995841B (zh) 2013-01-06 2018-02-09 英派尔科技开发有限公司 基于老化的泄漏能量减小方法和系统
CN103197717B (zh) * 2013-02-28 2015-11-25 华为技术有限公司 自适应电压调整方法、芯片以及系统
US8988139B2 (en) * 2013-05-28 2015-03-24 International Business Machines Corporation Self-selected variable power integrated circuit
GB2515618B (en) 2013-05-30 2017-10-11 Electronics & Telecommunications Res Inst Method and apparatus for controlling operation voltage of processor core, and processor system including the same
US9195291B2 (en) 2013-06-21 2015-11-24 Apple Inc. Digital power estimator to control processor power consumption
US9304573B2 (en) 2013-06-21 2016-04-05 Apple Inc. Dynamic voltage and frequency management based on active processors
US10145896B2 (en) 2013-08-06 2018-12-04 Global Unichip Corporation Electronic device, performance binning system and method, voltage automatic calibration system
US9500705B2 (en) * 2013-08-28 2016-11-22 Wisconsin Alumni Research Foundation Integrated circuit providing fault prediction
US9432033B2 (en) * 2013-09-27 2016-08-30 Freescale Semiconductor, Inc. System and method for enabling maximum performance operation within an extended ambient temperature range
US9625290B1 (en) * 2013-11-26 2017-04-18 Google Inc. Dynamic calibration of MEMS sensors
FR3017467A1 (fr) * 2014-02-07 2015-08-14 Commissariat Energie Atomique Procede de caracterisation du fonctionnement d’un circuit electronique numerique et circuit electronique numerique
WO2015118145A1 (fr) * 2014-02-07 2015-08-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de caractérisation du fonctionnement d'un circuit électronique numérique et circuit électronique numérique
US9606605B2 (en) * 2014-03-07 2017-03-28 Apple Inc. Dynamic voltage margin recovery
EP3839742A1 (en) * 2014-07-09 2021-06-23 Telefonaktiebolaget LM Ericsson (publ) A method for diagnosing power supply failure in a wireless communication device
KR20160032529A (ko) * 2014-09-16 2016-03-24 삼성전자주식회사 시스템 온 칩과 이의 dvfs 검증 방법
US10114437B2 (en) * 2015-07-29 2018-10-30 Mediatek Inc. Portable device and calibration method thereof
US10001800B1 (en) 2015-09-10 2018-06-19 Apple Inc. Systems and methods for determining temperatures of integrated circuits
US9825620B2 (en) * 2016-01-21 2017-11-21 Apple Inc. Method and apparatus for digital undervoltage detection and control
US10635159B2 (en) * 2016-05-27 2020-04-28 Qualcomm Incorporated Adaptive voltage modulation circuits for adjusting supply voltage to reduce supply voltage droops and minimize power consumption
US10310572B2 (en) 2016-06-10 2019-06-04 Microsoft Technology Licensing, Llc Voltage based thermal control of processing device
US10209726B2 (en) 2016-06-10 2019-02-19 Microsoft Technology Licensing, Llc Secure input voltage adjustment in processing devices
US10338670B2 (en) 2016-06-10 2019-07-02 Microsoft Technology Licensing, Llc Input voltage reduction for processing devices
US10248186B2 (en) * 2016-06-10 2019-04-02 Microsoft Technology Licensing, Llc Processor device voltage characterization
FR3054885B1 (fr) 2016-08-03 2018-09-07 Stmicroelectronics (Crolles 2) Sas Procede d'estimation d'un profil d'exploitation d'un circuit integre d'un systeme sur puce, et systeme sur puce correspondant
FR3054949A1 (fr) * 2016-08-03 2018-02-09 Stmicroelectronics (Crolles 2) Sas Procede de reglage d'au moins un point de fonctionnement d'au moins un circuit integre d'un systeme sur puce, et systeme sur puce correspondant
CN108664066B (zh) * 2017-03-31 2020-05-19 深圳市中兴微电子技术有限公司 一种芯片及其电压调节方法
US10840157B2 (en) * 2017-06-02 2020-11-17 University of Viriginia Patent Foundation Methods for reducing chip testing time using trans-threshold correlations
CN107908509A (zh) * 2017-11-07 2018-04-13 晶晨半导体(上海)股份有限公司 一种针对处理器的自动化测试方法
CN110581743B (zh) * 2018-06-11 2021-01-22 京东方科技集团股份有限公司 电子设备、时间同步系统及时间同步方法
KR20200014094A (ko) * 2018-07-31 2020-02-10 삼성전자주식회사 팩토리 데이터 리셋 기능에 의해 제거된 어플리케이션을 복원하는 장치 및 방법
WO2020051145A1 (en) * 2018-09-03 2020-03-12 Drexel University On-chip voltage assignment through particle swarm optimization
US11693753B2 (en) * 2018-10-15 2023-07-04 Nvidia Corporation Enhanced in-system test coverage based on detecting component degradation
US11543872B2 (en) * 2019-07-02 2023-01-03 Microsoft Technology Licensing, Llc Dynamically adjusting device operating voltage based on device performance
US10948957B1 (en) 2019-09-26 2021-03-16 Apple Inc. Adaptive on-chip digital power estimator
KR102400977B1 (ko) * 2020-05-29 2022-05-25 성균관대학교산학협력단 프로세서를 통한 페이지 폴트 처리 방법
CN111966409B (zh) * 2020-07-30 2021-04-02 深圳比特微电子科技有限公司 矿机快速搜频方法和装置以及矿机

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658929B2 (ja) * 1983-10-13 1994-08-03 セイコーエプソン株式会社 プロセスモニタパターン
JPH0691141B2 (ja) * 1986-11-25 1994-11-14 日本電気株式会社 Ｌｓｉ動作速度制御方式
JPH02199851A (ja) * 1989-01-30 1990-08-08 Hitachi Ltd 半導体装置
JPH058950U (ja) * 1991-07-16 1993-02-05 日本電気株式会社 半導体集積回路
US6078634A (en) 1993-10-08 2000-06-20 Texas Instruments Incorporated Phase-locked loop circuit with a multi-cycle phase detector and multi-current charge pump
FR2717918B1 (fr) 1994-03-25 1996-05-24 Suisse Electronique Microtech Circuit pour contrôler les tensions entre caisson et sources des transistors mos et système d'asservissement du rapport entre les courants dynamique et statique d'un circuit logique mos.
US5440520A (en) 1994-09-16 1995-08-08 Intel Corporation Integrated circuit device that selects its own supply voltage by controlling a power supply
US5712589A (en) 1995-05-30 1998-01-27 Motorola Inc. Apparatus and method for performing adaptive power regulation for an integrated circuit
TW337054B (en) 1995-09-28 1998-07-21 Toshiba Co Ltd Horizontal synchronous signal oscillation circuit
FR2752312B1 (fr) 1996-08-07 1998-10-30 Motorola Semiconducteurs Procede et circuit permettant d'ajuster dynamiquement la tension d'alimentation et, ou bien, la frequence du signal d'horloge dans un circuit numerique
US6154095A (en) 1997-02-27 2000-11-28 Seiko Epson Corporation Phase locked loop clock source provided with a plurality of frequency adjustments
JPH10326867A (ja) * 1997-05-26 1998-12-08 Sony Corp 半導体装置
US5856766A (en) 1997-06-30 1999-01-05 Motorola Inc. Communication device with a frequency compensating synthesizer and method of providing same
JP3928837B2 (ja) * 1999-09-13 2007-06-13 株式会社ルネサステクノロジ 半導体集積回路装置
JP3762856B2 (ja) * 2000-05-30 2006-04-05 株式会社ルネサステクノロジ 半導体集積回路装置
JP3878431B2 (ja) * 2000-06-16 2007-02-07 株式会社ルネサステクノロジ 半導体集積回路装置
US6664775B1 (en) 2000-08-21 2003-12-16 Intel Corporation Apparatus having adjustable operational modes and method therefore
US6874083B2 (en) 2000-12-22 2005-03-29 Intel Corporation Method and apparatus to ensure proper voltage and frequency configuration signals are defined before applying power to processor
US6535735B2 (en) * 2001-03-22 2003-03-18 Skyworks Solutions, Inc. Critical path adaptive power control
DE10127423B4 (de) 2001-06-06 2005-10-06 Infineon Technologies Ag Elektronische Schaltung mit Energiesteuerung
US20030018937A1 (en) 2001-07-18 2003-01-23 Athavale Atul S. Method and apparatus for efficient self-test of voltage and current level testing
US6825785B1 (en) 2002-02-28 2004-11-30 Silicon Laboratories, Inc. Digital expander apparatus and method for generating multiple analog control signals particularly useful for controlling a sub-varactor array of a voltage controlled oscillator
US6809606B2 (en) 2002-05-02 2004-10-26 Intel Corporation Voltage ID based frequency control for clock generating circuit
US6903964B2 (en) 2002-06-28 2005-06-07 Freescale Semiconductor, Inc. MRAM architecture with electrically isolated read and write circuitry
US6762629B2 (en) 2002-07-26 2004-07-13 Intel Corporation VCC adaptive dynamically variable frequency clock system for high performance low power microprocessors
JP2004070805A (ja) 2002-08-08 2004-03-04 Fujitsu Ltd 内部電源電圧が制御される半導体集積回路
KR100471181B1 (ko) * 2002-08-20 2005-03-10 삼성전자주식회사 소모 전력에 따라 동작 성능을 최적화할 수 있는 집적회로 장치
GB2408116B (en) 2003-11-14 2006-09-20 Advanced Risc Mach Ltd Operating voltage determination for an integrated circuit
US7577859B2 (en) 2004-02-20 2009-08-18 International Business Machines Corporation System and method of controlling power consumption in an electronic system by applying a uniquely determined minimum operating voltage to an integrated circuit rather than a predetermined nominal voltage selected for a family of integrated circuits
US7126433B2 (en) 2004-03-16 2006-10-24 Freescale Semiconductor, Inc. Self-calibrating oscillator system
JP4198644B2 (ja) * 2004-06-21 2008-12-17 富士通マイクロエレクトロニクス株式会社 半導体集積回路
US20060259840A1 (en) * 2005-05-12 2006-11-16 International Business Machines Corporation Self-test circuitry to determine minimum operating voltage
US7652494B2 (en) 2005-07-01 2010-01-26 Apple Inc. Operating an integrated circuit at a minimum supply voltage
US7276925B2 (en) 2005-07-01 2007-10-02 P.A. Semi, Inc. Operating an integrated circuit at a minimum supply voltage
US7319358B2 (en) 2005-12-29 2008-01-15 Ati Technologies Inc. Method and apparatus for generating an adaptive power supply voltage
US7523373B2 (en) * 2006-08-30 2009-04-21 Freescale Semiconductor, Inc. Minimum memory operating voltage technique
JP2008099032A (ja) * 2006-10-12 2008-04-24 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US7486096B2 (en) 2006-10-31 2009-02-03 International Business Machines Corporation Method and apparatus for testing to determine minimum operating voltages in electronic devices
WO2008081916A1 (ja) * 2006-12-28 2008-07-10 Nec Corporation 半導体集積回路装置及び電源電圧制御方式
KR100852188B1 (ko) 2007-02-27 2008-08-13 삼성전자주식회사 동적 전압 스케일링 시스템 및 방법
US9134782B2 (en) * 2007-05-07 2015-09-15 Nvidia Corporation Maintaining optimum voltage supply to match performance of an integrated circuit
US8281158B2 (en) * 2007-05-30 2012-10-02 Lapis Semiconductor Co., Ltd. Semiconductor integrated circuit
US7616509B2 (en) * 2007-07-13 2009-11-10 Freescale Semiconductor, Inc. Dynamic voltage adjustment for memory
US7898285B2 (en) * 2008-03-26 2011-03-01 International Business Machines Corporation Optimal local supply voltage determination circuit
US7915910B2 (en) * 2009-01-28 2011-03-29 Apple Inc. Dynamic voltage and frequency management

Also Published As

Publication number Publication date
EP2405324A1 (en) 2012-01-11
RU2011135836A (ru) 2013-03-10
BRPI1007455A2 (pt) 2014-02-04
US9218049B2 (en) 2015-12-22
JP5499123B2 (ja) 2014-05-21
US20100188115A1 (en) 2010-07-29
CN102301308A (zh) 2011-12-28
AU2010208458B2 (en) 2012-02-02
WO2010088155A2 (en) 2010-08-05
US20110140733A1 (en) 2011-06-16
KR20110117177A (ko) 2011-10-26
US20130271179A1 (en) 2013-10-17
US7915910B2 (en) 2011-03-29
BR122012027851A2 (pt) 2015-07-14
EP2391931B1 (en) 2017-11-01
KR101335830B1 (ko) 2013-12-03
KR101167477B1 (ko) 2012-07-27
CN102301308B (zh) 2014-06-04
RU2488875C2 (ru) 2013-07-27
EP2405324B1 (en) 2014-03-05
US9407262B2 (en) 2016-08-02
RU2486574C2 (ru) 2013-06-27
BR122012027851B1 (pt) 2020-11-10
JP5389190B2 (ja) 2014-01-15
AU2010208458A1 (en) 2011-08-04
CN102360245A (zh) 2012-02-22
US8130009B2 (en) 2012-03-06
WO2010088155A3 (en) 2011-07-14
JP2012516650A (ja) 2012-07-19
US8493088B2 (en) 2013-07-23
JP2013031207A (ja) 2013-02-07
HK1165878A1 (en) 2012-10-12
RU2011140312A (ru) 2013-04-10
CN102360245B (zh) 2014-05-07
EP2391931A2 (en) 2011-12-07
US20160072505A1 (en) 2016-03-10
US20120119777A1 (en) 2012-05-17

Similar Documents

Publication Publication Date Title
KR101167477B1 (ko) 동적 전압 및 주파수 관리
US8339190B2 (en) Semiconductor integrated circuit and electronic device
US9939839B2 (en) Low power automatic calibration method for high frequency oscillators
US9021324B2 (en) Calibration arrangement
JP7399358B1 (ja) ミッションモードｖｍｉｎ予測及び較正
US10288496B1 (en) Ring oscillator for temperature or voltage sensing
AU2011226847A1 (en) Dynamic voltage and frequency management
Merentitis et al. Energy optimal on-line Self-Test of microprocessors in WSN nodes
JP2019159734A (ja) シミュレーション実行制御装置、シミュレーション実行制御方法、及び、シミュレーション実行制御プログラム
Fetzer et al. The Challenges of Testing Adaptive Designs
JP2007310831A (ja) 自律調整装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 8