KR20110097851A

KR20110097851A - 용량성 센서 시스템

Info

Publication number: KR20110097851A
Application number: KR1020117014031A
Authority: KR
Inventors: 피터 파스하우어
Original assignee: 아이덴트 테크놀로지 에이지
Priority date: 2008-11-18
Filing date: 2009-11-18
Publication date: 2011-08-31
Also published as: US10003334B2; JP2012509610A; DE102008057823A1; WO2010057625A1; DE112009004269A5; KR101772919B1; EP2359476B1; CN102273075A; TW201032473A; US20110304576A1; TWI530097B; EP2359476A1; JP5529881B2; CN102273075B

Abstract

본 발명은 용량성 센서 시스템에 관한 것으로서, 보다 상세하게는 물체의 접근을 검출하고 제스처 인식을 위한 용량성 센서 시스템에 관한 것이다. 본 발명의 목적은, 적은 구성 요소와 저비용 및 작은 공간 조건으로 구현될 수 있으며 또한 저전력을 소비함으로써 적은 충전 커패시턴스 및/또는 장기간의 사용 시간을 갖고 배터리에 의해 동작하도록 하는 특징을 갖는 용량성으로 동작하는 센서 시스템을 제공하는 것이다. 상기한 바와 같은 목적은, 센서 전극의 환경의 유전 성질의 변화에 기초하여 접근과정과 연관된 출력 신호를 생성하는 회로 구조로서, 관찰 영역과 적어도 부분적으로 나란히 배치된 센서 전극과, 교류 전압을 출력하는 마이크로컨트롤러(μC)와, 마이크로컨트롤러(μC)에서 출력되는 교류 전압의 레벨을 조절하는 전압 분배 회로와, 임피던스 변환기로서 동작하는 전계효과 트랜지스터(FET)를 구비하고, 상기 전계효과 트랜지스터는 상기 전압 분배 회로에 의해 출력되는 전압이 게이트 단자에 존재하고 이와 동시에 센서 전극(E_S)에 존재하도록 회로 구조에 통합 형성된 것을 특징으로 하는 회로 구조에 의해 달성된다.

Description

용량성 센서 시스템{CAPACITIVE SENSOR SYSTEM}

본 발명은 용량성 센서 시스템(capacitive sensor system)에 관한 것으로서, 보다 상세하게는 물체의 접근 검출 및 제스처 검출(getsture detection)을 위한 용량성 센서 시스템에 관한 것이다. 본 발명은 근전기장(electric near-field)에 기초하여 손이나 손가락 등의 접근(approach) 또는 움직임(movement)을 검출하고 이로부터 스위칭 동작의 제어 또는 공간상의 제스처의 인식에 사용될 수 있는 정보를 추론할 수 있는 센서 시스템에 관한 것이다.

제스처 검출(gesture detection) 방법으로서 가시광선 또는 적외선 영역에서의 광학적 처리 과정이 알려져 있다. 또한 전기장(electric field)의 전송(transmission) 또는 교란(disturbance)에 의하여 필요한 정보를 획득하는 용량성 동작 시스템(capacitively acting system) 또한 알려져 있다. 그러나 지금까지는 이러한 종래의 시스템의 구현을 위한 회로 소자의 소비 및 비용이 높다. 종래의 시스템의 또 다른 문제점은 배터리 동작을 필요로 하는 응용 분야에서는 이러한 센서의 전기적 요구 조건이 실제적인 응용가능성에 매우 중요하다는 것이다. 더욱이, 어떤 응용 분야에서는 구성 요소의 비용과 공간적 요구 조건이 중요한데, 이들은 예컨대 완구 산업(toy industry)와 같은 대형의 응용 분야(mass application)에서는 응용 분야를 결정짓는 요인이 될 수 있다.

용량성 센서 시스템(capacitive seonsor system)에서 RC 로우패스 필터 구조(RC low-pass filter structure)의 커패시턴스 변화(capacitance change)를 평가(evaluation)하는 방법이 알려져 있다. 여기 신호(excitation signal)로서 사인곡선 전압(sinusoidal voltage) 또는 구형파 신호(square signal)가 사용된다. 변화에 대한 신호 표시기(signal indicator)로서, 기준 신호(reference signal)에 대한 진폭 또는 위상 또는 시간차(time difference)가 평가된다. 두가지 방식(진폭 또는 위상) 모두에 있어서 중요한 것은 기본 커패시턴스(basic capacitance) C에 대한 커패시턴스 변화의 상대 변화 △C/C인데, 이에 의하여 센서 감도(sensor sensitivity) 또는 센서의 최대 검출 범위(maximum detection range of the sensor)가 결정되기 때문이다. 따라서 최대 감도를 얻기 위해서는 충분히 작은 기본 커패시턴스가 필요하다.

본 발명의 목적은 적은 구성 요소와 저비용 및 작은 공간 조건으로 구현될 수 있으며 또한 저전력을 소비함으로써 적은 충전 커패시턴스 및/또는 장기간의 사용 시간을 갖고 배터리에 의해 동작하도록 하는 특징을 갖는 용량성으로 동작하는 센서 시스템을 제공하는 것이다.

상기한 바와 같은 목적은 청구항 1의 특징을 갖는 회로 구조에 의한 본 발명에 의하여 달성된다.

이러한 시스템을 다수개 사용하여 2 또는 3차원의 위치 검출이 가능하다. 또한, 다수의 센서 전극을 제공하고 이들을 멀티플렉서 장치(multiplexer device)에 의해 회로에 서로 연결하는 것도 가능하다. 이러한 멀티플렉서 장치 회로는 마이크로컨트롤러에 의해 트리거(trigger)될 수 있다.

본 발명에 의한 회로 구조의 유리한 실시예들은 종속항들의 목적이다.

본 발명의 상세 내용 및 특징은 첨부 도면과 함께 이하의 상세한 설명으로부터 이해될 수 있을 것이다.
도 1a는 본 발명에 의한 회로의 구성을 나타낸 회로도이다.
도 1b는 물체가 접근할 때 커패시턴스에 대한 커패시터 장치의 변화를 나타내는 등가 회로이다.
도 2는 전압 전개를 나타내는 차트이다.
도 3은 전압 전개를 나타내는 또 다른 차트이다.
도 4는 본 발명에 의한 회로를 컴퓨터 마우스에 사용한 것을 나타낸 도면이다.
도 5는 복수개의 검출 전극을 구비하는 제스처 검출 시스템을 사용하는 것을 나타낸 도면이다.
도 6은 서로 비교적 가깝게 위치한 검출 전극을 이용하여 본 발명에 의한 제스처 검출 시스템을 구현한 것을 나타낸 2개의 도면이다.

도 1a에는 본 발명에 의한 회로 구조(circuit arrangement)가 도시되어 있다. 상기 회로 구조는 본 발명에 의하여 구성되는 용량성 접근 센서(capacitive proximity sensor)를 구비한다. 상기 회로 구조는 제스처 검출용 센서 시스템으로 확장될 수 있다.

우선 도 1a에 도시된 회로 구조의 동작을 보다 상세히 설명한다. 마이크로컨트롤러(μC)에 의해 바람직하게는 80~120kHz 범위의 구형파 전압(square-wave voltage)이 공급되고, 진폭 u₀ 까지 전압 분배기(votage divider)에 의하여 신호의 레벨 조절(level adjustment)를 거친 후, 전계효과 트랜지스터(field-effect transistor, FET)의 게이트 단자(gate terminal)에서 여기에 작용하는 C1~C5으로 나타낸 복수의 용량성 영향(capacitive influences)에 의하여 도 2에 나타낸 바와 같이 지수 형태의 충전 및 방전(exponetial charge and discharge)이 발생한다.

기생 커패시터(parasitic capacitors)는 회로 구조(C1)의 E_S로 나타낸 신호 전극(signal electrode)와 그라운드 전극(ground electrode)(E_G) 사이에서의 전기장 커플링(field coupling)에 의해 형성되고 또 한편으로는 이들 전극쪽으로 접근하는 손의 커패시터 C2 및 C3의 커플링에 의해 형성된다.

커패시터(C4, C5)는 손 또는 지면에 접지되는 회로의 커플링 커패시터들이다. 우선 C1만이 유효한 접근이 없는 최초 상태에서(C2=C3=C4=0) 충전 및 방전을 고려한다. 미리 정해놓은 임계치(u_S1)까지 도달하는데 걸리는 시간을 t1이라 한다. u_E에 의하여 구형 신호(square signal)의 주기 시간(T)의 반 이후에 방전이 일어나고 다시 시간(t2) 이후에 임계치 u_S2에 도달한다.

따라서,

u_S1 = u₀(1-e^- ^t1 ^/ ^RC1) u_S2 = u₀e^- ^t2 ^/ ^RC1 (1)

를 얻게 된다.

이로부터 스위칭 시간은

t1 = -RC1ln(1-u_S1/u₀) t2= -RC1ln(u_S2/u₀) (2)

가 된다.

C1+△C에 대한 △C의 커패시턴스 변화에 의하여 임계치에 대한 시간차(time difference)는

△t1= -R△Cln(1-u_S1/u₀) △t2= -R△Cln(u_S2/u₀) (3)

가 된다.

총 시간 차는

△t = △t1 + △t2 = R△C[ln(u₀/u_S2)-ln(1-u_S1/u₀)] (4)

가 된다.

상기 수식 (4)는 △t가 커질수록, 임계치 u_S1은 u₀에 가까와지고 u_S2는 u₀에 비해 작아진다는 것을 보여준다. 이는 임계치를 선택함에 있어서 임계치 스위치의 적절한 히스테리시스(hysteresis)가 바람직하다는 것을 의미한다.

u_S1 = u_S2인 경우, 임계치를 u₀ 또는 0에 최대한 가깝게 하는 것이 유리한데 이는 수식 (4)의 두 식 중의 하나가 최대한 커지기 때문이다. 또한, 충전 저항(charging resistance) 및 커패시턴스 변화(△C)가 증가하기 때문에 시간 차(time difference) 및 센서의 감도는 더 커지게 된다. 충전 저항은 전계효과 트랜지스터의 게이트 단자에서 거의 완전한 충전 및 방전이 일어나기 때문에 구형 신호의 반주기(T/2) 동안 때마다 최대로 된다.

R은 가능한 한 커지기 때문에, 이러한 요구조건은 게이트 단자와 그라운드(ground) 사이의 유효 커패시턴스(C1)(도 1a 참조)에 결정적으로 의존하게 된다. 회로 구조에서의 이러한 기본 커패시턴스는 복수개의 기생 커패시턴스(parasitic individual capacitances)들로 구성된다. 일부는 FET의 게이트-소스 커패시턴스에 의해 구성되는데, 이 게이트-소스 커패시턴스의 입력에 대한 영향은 소스 저항(source resistance)에 의한 반대-커플링(counter-coupling)에 의하여 상당히 감소된다. 이러한 방식으로 샘플 회로에서는 약 0.2 pF의 값이 달성된다.

C1에 대한 또 다른 영향은 신호 전극(E_S)와 그라운드에 연결된 전극(E_G) 사이의 커플링 커패시티(coupling capacity)에 의해 이루어진다. 이를 최소화하기 위하여, 이른바 차폐 전극(shield electrode)이 그 사이에 연결될 수 있는데, 즉 소스 팔로워(source follower)의 출력에 연결되어 게이트 단자와 거의 같은 전위를 같게 되고, 이에 의하여 커플링(E_S, E_G)는 현저하게 감소될 수 있다. 이는 FET 단(stage)에서의 또 다른 장점이 된다. FET의 드레인 단자(drain terminal)은, 신호 전극(E_S)을 보다 먼 거리에서 연결하는 경우, 동축 케이블(coaxial cable)의 브레이드(braid)를 구동하여 C1에 대해 영향을 끼칠 수 있는 케이블 커패시턴스를 감소시키는데 사용될 수 있다.

이와 같은 점들은 모두 입력단에서 FET를 소스 팔로워로서 사용하는 것은 상당한 장점들을 가지며 회로 구성 요소의 비용을 최소로 줄일 수 있으며 따라서 전기 회로 요구 조건과 비용을 매우 낮게 유지할 수 있다는 것을 보여준다.

접근시의 충전과 방전 과정의 시간 쉬프트(time shift)의 평가를 위해, 통합 쉬미트 트리거(integrated Schmitt triggers)에 의해 입력이 스위치되는 XOR 게이트 단자(gate terminal)를 사용할 수 있는데, 이에 의하여 임계치 u_S1 및 u_S2를 스위칭하기 위한 별도의 비교기(comparator)가 불필요하게 되고 따라서 추가 구성 요소를 줄일 수 있게 된다. 시간차(time difference)는 XOR 출력에 연결된 로우패스 필터에 의해 획득되는 DC 전압에 의해 나타나게 된다. 공급 전압 u_B에 대해 식 (4)와 유사하게,

u = RC1u_B/T[ln(u₀/u_S2) - ln(1-u_S1/u₀)] (5)

가 된다.

여기에 1/T=f라 하면, 로우패스 필터의 출력에 형성되는 DC 전압은 μC에 의해 전달되는 구형파 신호의 주파수 f에 비례함을 확인할 수 있다. 예컨대 임계치에 있어서 불가피한 허용오차(tolerance)로 인하여, 이 전압은 생성 과정에서 변화될 수 있는데, 허용오차의 보상은 접근이 없는 경우 항상 일정한 출력 전압을 발생시키는 방식으로 μC에 의하여 신호 주파수를 변화시키는 방법에 의해 이루어질 수 있다.

접근 검출의 감도에는 게이트 단자에서의 용량성 변화(capacitive change, △C)가 중요한데, 이는 수식 (4)에 의하여 대응하는 시간 차(△t)를 발생시키고 따라서 로우패스 필터의 출력에서 이에 비례하는 전압 변화 △u~△C를 발생시킨다. 전술한 바와 같이, 이러한 변화는 무엇보다도 접근시의 유효 커플링 커패시턴스(C2~C5)에 달려 있다.

도 1a의 회로 구조의 등가 회로(도 1b)는 이러한 효과를 나타낸 것이다. 우선 센서의 그라운드 연결(ground connection)이 직접 지면에 연결된 경우에 최대 가능 변화가 발생하는데, 이 경우에는 C2와 C4의 병렬연결이 최대 가능이며, 이에 의하여 △C 또한 최대 가능값에 도달한다. 지면과의 그라운드 연결이 없거나 또는 커플링이 거의 없는 경우(C5~0)에는, 전극 E_S 및 E_G에 대한 예컨대 손과 같은 몸체의 일부의 커플링 커패시턴스의 C2와 C3의 직렬 연결이 변화에 중요하게 된다. 따라서 회로 설계에 있어서는 C2 및 C3를 최대한 크게 형성하고 C1을 최대한 작게(예컨대 차폐에 의해) 형성하는 것이 필수적이다.

그라운드 전극(E_G)에 대한 커플링은 반드시 별도의 전극에 의해 발생되어야 하는 것은 아니다. 그러나, 응용예에 따라서 예컨대 배터리와 같은 별도의 커플링에 의해 발생할 수도 있다. 도 1a의 발명에 의한 회로 구조는 특히 전극 형성 및 전극 구성과 관련하여 다양한 응용예 및 설계상의 가능성을 제공하는데, 이하에서 이에 대한 예가 주어질 것이다. 도 1a에서 설명한 발명에 의한 회로 구조는 회로 구성 요소들을 적게 사용할 수 있고 따라서 저비용을 달성할 수 있다는 점과 적은 공간상의 요구조건을 만족시킬 뿐 아니라, 센서에서의 매우 적은 전력 소모-이는 실질적으로 FET의 소스 저항(source resistance)을 통해 흐르는 전류에 의해 달성된다-라는 점에서도 특징이 있다. 이러한 방식에 의하여 상기 FET의 소스 저항값이 수 kOhm 범위인 경우 1mA 훨씬 이하의 전류가 구현될 수 있다. 이러한 회로 구조의 특징은 센서 동작이 특별한 과도 전류 문제 없이 펄스-동작(pulse-operated)된다는 것이다. 이러한 점은 배터리 전력을 사용하는 응용예에서는 필수적인 사항인데 배터리 방전을 수 ㎂ 범위 내에서만 보장하고 따라서 장시간의 사용시간을 보장할 수 있어야 하기 때문이다. 펄스 모드에서 로우패스 필터의 출력에는 DC 전압이 없지만 도 3에 나타낸 바와 같은 충전 및 방전 임펄스(impulse)가 존재한다. 접근시에 펄스 진폭은 △u 값만큼 상승하는데 이는 수식 (5)에 의한 연속 동작에 상응하는 것이다. 따라서 저 펄스/포즈 비(low pulse/pause ratio)를 선택함으로써, 수 ㎂의 μC를 포함하는 전체 전류를 얻을 수 있다.

이하에서 센서 구성의 두가지 응용예를 설명한다.

도 4에 의한 첫번째 예에서는 손이 유효 영역으로 접근해 오는 경우 코드없는 컴퓨터 마우스(cordless computer mouse)가 본 발명에 의한 센서에 의해 스위치됨으로써 배터리 전류를 가능한 최소값으로 제한하게 된다. 이를 위하여 케이스의 상부 쉘의 내면의 일부에 신호 전극(signal electrode)이 장착되는데 이 신호 전극은 띠-형상(striped-shaped)의 그라운드 전극(ground electrode)에 의해 둘러쌓일 수 있다. 구체적인 전극 설계는 케이스의 형태에 따라 다를 수 있으며, 손의 그라운드 커플링이 배터리와 같이 다른 방식으로 충분하게 발생하는 경우에는 마우스의 전자 부품과 각각의 배터리 공급의 설계 구성에 따라 별도의 그라운드 전극은 생략할 수 있다. 예컨대 1:1000 비율의 펄스 모드의 응용예에서는 배터리로부터의 전력 소모는 센서에 의해 1-2 ㎂로 감소할 수 있다.

접근 센서의 또 다른 응용예는 4-전극 시스템에 의한 제스처(gesture)의 검출인데, 이에 대한 원리가 도 5에 상세히 도시되어 있다. 센서 전기 부품을 포함하는 전극 시스템은 작은 공간에 집중된 컴팩트한 형태로 할 수 있으므로 기존의 다양한 형태의 장치에 컴팩트한 방식으로 통합 구성될 수 있다. 이러한 방식에 의하면 앞서 설명한 바와 같은 또 다른 장점을 갖는데 즉, 배터리를 응용하는 예에서의 저-전류 소비 및 경제성 실현이다. 수행할 작업은 센서에 의해 전달되는 정보로부터 전극에 의해 정의되는 평면에 대한 제스처의 x/y 좌표계를 추론하는 것이다.

이를 위하여, 도 5에 의한 시스템에서, 제스처를 수행하는 손가락으로부터의 거리(r₁~r₄)의 개념이 도입되어 있다. 따라서, 원점(origin)으로부터의 전극 질량 중심(electrode mass centers)(a)을 갖는 x,y,z 좌표계에서 다음의 4개의 수식이 얻어진다.

r₁ ² = (x-a)² + y² + z² (6)

r₂ ² = (x+a)² + y² + z² (7)

r₃ ² = x² + (y+a)² + z² (8)

r₄ ² = x² + (y-a)² + z² (9)

상기 수식 (6)과 (7) 또는 (8)과 (9)의 차를 각각 취함으로써 x/y 좌표계를 아래와 같이 얻을 수 있다.

x = (r₁ ² -r₂ ²) / 4a

(10)

y = (r₃ ² - r₄ ²) / 4a

상기 수식 (6) 내지 (10)에서 나타난 바와 같이, x/y 좌표계는 z와는 독립적으로 간편하게 계산될 수 있다. 이를 위하여 4개의 센서(S1~S4)의 출력에 인가되는 신호로부터 거리(r₁~r₄)가 결정되어야 한다. 이들 신호의 차만이 초기 상태와 비교되는 접근시의 결과에 고려된다. 이들 차 신호(differential signals)들은 e1~e4로 나타내며 전술한 바와 같이 전계효과 트랜지스터의 각각의 게이트 단자에서 커패시턴스 변화로부터 추론된다. 이 때 중요한 것은, 각각의 전극에 대한 손가락의 커플링 커패시턴스인데, 이는 전극으로부터 거리가 멀어질수록 작아진다. 전술한 바와 같이 전달되는 신호 차의 진폭은 커패시턴스 변화에 비례하기 때문에 이들 값은 거리가 멀어질수록 감소한다. 이를 위하여 근사화에 의해 전력 법칙은 다음 수식에 의해 가정된다.

e(r) = e₀(r₀/r)^α (11)

지수 α는 실제 전극 구조에 따라 2...3에 해당한다.

상기 수식 (11)의 r에 대한 해는 다음가 같이 된다.

r = r₀(e₀/e) ^1/α

수식 (10)에 의하여 신호 e₁~e₄로부터 좌표계가 계산될 수 있다.

x = [(e₀/e₁)^2/α-(e₀/e₂)^2/α]r₀ ²/4a (13)

y = [(e₀/e₃)^2/α-(e₀/e₄)^2/α]r₀ ²/4a (14)

여기에서 상수 e₀, r₀ 및 a는 전극의 형상과 서로에 대한 전극의 방향에 따라 다르다.

도 6에는 또 다른 전극 구성이 도시되어 있는데 이 구성은 근거리에 있는 전기 부품과 직접 연결되어 수 ㎠에 불과한 크기의 컴팩트한 크기로 되어 다른 시스템에 쉽게 통합 설계되거나 또는 동축 케이블에 의해 보다 먼거리에 위치한 전기 부품과 연결될 수 있다. 동축 케이블에 의해 먼거리에 위치한 전기 부품과 연결되는 경우 케이블 브레이드(cable braid)는 센서의 차폐 출력(FET의 소스 연결)과 연결되어 게이트 단자 연결에서 기본 커패시턴스(C1)을 낮게 유지하도록 하는 것이 바람직하다.

본 회로 구조의 장점

본 발명의 용량성 접근 센서에 의한 구성에 대한 장점들을 요약해서 다시 한 번 강조하면 다음과 같다.

1. 하나의 FET 입력단, 하나의 XOR 게이트 단자 및 약간의 저항기, 하나의 커패시터만을 사용하므로, 회로를 구성하는 부품을 매우 적게 사용할 수 있다. 센서를 다른 시스템에 통합 구성한 경우 신호 생성 및 처리에 필요한 마이크로컨트롤러는 이미 존재하며 또한 필요한 단순 센서 기능에 사용될 수 있다.

2. 소스 팔로워로서 스위치되는 FET는 카운터 커플링에 의하여 매우 적은 센서의 고유 커패시턴스를 전달할 뿐 아니라 차폐 동작을 위해 필요한 출력으로서 기능하게 되므로 센서의 감도를 결정하는 기본 커패시턴스를 감소시키게 된다. 더욱이, 이러한 수단은 센서 기능의 고온에서의 안정성을 제공하며 샘플 분산(sample dispersion)을 감소시킨다.

3. 적은 수의 능동적 구성 요소를 사용하므로 매우 낮은 전력 소비를 달성할 수 있다. 이는 회로 구성의 매우 짧은 과도 전류 처리에 기인하는 것으로 펄스 동작에 의하여 약간의 ㎂까지 전력 소비를 줄일 수 있고 따라서 배터리에 의해 전력을 공급받는 경우 현저한 장점을 가질 수 있게 한다.

4. 전극 구조를 적절히 선택함으로써 지면에 대한 필요 커플링의 접근 기능이 해결될 수 있다. 이는 배터리 전력을 사용하는 응용예에서는 필수적인 것이다.

5. 허용 오차로 인하여 필요한 센서의 자가 측정(self-calibration)은 주파수 조절에 의해 간단한 방법으로 이루어질 수 있다.

6. 게이트 단자에서 충전 저항(charging resistance)을 변화시킴으로써 다른 크기의 전극 크기로 인한 다른 전극 커패시터에 대한 매우 유연한 조절이 이루어질 수 있다. 또한 이러한 방식에 의하여 외부의 교란자(foreign disturbers)에 대한 최적의 주파수 조절이 이루어질 수 있다.

7. 충분히 높은 고주파 신호를 유연성있게 선택함으로써 센서의 반응 시간이 수밀리초 정도로 감소될 수 있다.

8. 제스처 검출시의 센서와 같은 다전극(multielectrode) 구성의 경우 전체 센서는 수 ㎠정도의 크기안에 컴팩트하게 수용될 수 있다.

본 발명에 의한 회로의 특징적인 구성은 매우 단순하다는 것과 따라서 별도의 비교기(comparator) 필요없이 하나의 FET단과 이에 연결되는 하나의 XOR 게이트만을 갖는 접근 센서를 전력 및 비용을 절감하면서 구현할 수 있다는 것이다. 한편, FET단은 소스 팔로워로서 스위치되는 경우 매우 적은 입력 커패시턴스를 전달하고 따라서 감도를 결정하는 높은 직렬 저항(high series resistance)를 가능하게 하는데 이는 종래의 센서의 감도보다 50배(factor of 50)만큼 높은 것이다. 또한, 이와 함께 이러한 구성은 중요한 설치 환경에서 차폐 기능을 제공하여 기본 입력 커패시턴스를 낮게 유지할 수 있도록 하며 따라서 감도 손실이 발생하지 않도록 한다.

종래의 센서와 비교해 볼 때, RC 처리 과정에 의한 본 발명의 보다 적은 숫자의 구성 요소를 갖는 접근 센서의 구성은 보다 높은 동작 효율을 가진다는 것을 보여준다.

본 발명에 의한 개념은, 특히 전력을 매우 적게 소비한다는 점에 특징이 있으며 배터리 응용 분야에 특히 적합하다. 회로 구성의 능동 소자의 갯수와 공간상의 요구 조건에 의해 주로 결정되는 비용은 종래의 개념에 비하여 현저하게 낮다. 본 발명에 의한 회로 개념은 복수개의 센서의 동시 동작에 의한 제스처 응용 분야와 같은 시스템에 특히 유리한 방식으로 적합하다.

Claims

센서 전극(sensor electrode)의 환경의 유전 성질(dielectric properties)의 변화에 기초하여 접근(approach)과 연관된 출력 신호를 생성하는 회로 구조(circuit arrangement)에 있어서,
관찰 영역(observation area)과 적어도 부분적으로 나란히 배치된 센서 전극;
a/c 전압을 출력하는 마이크로컨트롤러(μC);
마이크로컨트롤러(μC)에서 출력되는 a/c 전압의 레벨을 조절하는 전압 분배기(voltage divider); 및
임피던스 변환기(impedance converter)로서 동작하는 전계효과 트랜지스터(field-effect transistor, FET)
를 구비하고,
상기 전계효과 트랜지스터는, 상기 전압 분배기에 의해 출력되는 전압이 게이트 단자(gate terminal)에 인가되고 이와 동시에 센서 전극(E_S)에 인가되도록 회로 구조에 통합 형성된 것을 특징으로 하는 회로 구조.
제1항에 있어서,
상기 전계효과 트랜지스터는, 입력단으로서 소스 팔로워(source follower)로서 회로 구조내에 통합 형성된 것을 특징으로 하는 회로 구조.
제2항에 있어서,
상기 전계효과 트랜지스터의 게이트 단자 커패시턴스, 그라운드에 대한 전극 커패시턴스 및 구조적으로 조절된 회로 커패시터들에 의해 형성되는 기생 커패시터들의 효과가 센서 기능에 대한 커패시터 장치(C1)로서 사용되는 것을 특징으로 하는 회로 구조.
제3항에 있어서,
충전 저항(charging resistance, R)은 커패시터 장치(C1) 및 게이트 단자의 상부쪽(upstream)에 위치하여 존재하는 것을 특징으로 하는 회로 구조.
제1항 내지 제4항 중 어느 한 항에 있어서,
마이크로컨트롤러에 의해 전달되는 구형파 전압(square-wave voltage)은 80~120 kHz 사이의 주파수 범위인 것을 특징으로 하는 회로 구조.
제1항 내지 제5항 중 어느 한 항에 있어서,
상기 커패시터 장치는 미리 설정된 임계치(u_S1)에 도달할 때까지 시간 간격 t1 동안 충전되고 구형파 신호의 주기(T)의 반 이후에 방전되는 것을 특징으로 하는 회로 구조.
제6항에 있어서,
스위칭 시간은 t1 = -RC1ln(1-u_S1/u₀), t2= -RC1ln(u_S2/u₀)의 수식에 따르도록 조절되는 것을 특징으로 하는 회로 구조.
제1항 내지 제7항 중 어느 한 항에 있어서,
시간 차(time difference)에 기초하여 접근이 검출되는 것을 특징으로 하는 회로 구조.
제1항 내지 제8항에 있어서,
충전 저항은 전계효과 트랜지스터의 게이트 단자에서 거의 완전한 충전 및 방전이 발생할 때까지 구형파 신호의 반주기(T/2) 동안마다 최대가 되도록 결정되는 것을 특징으로 하는 회로 구조.
제9항에 있어서,
그라운드(ground)와 연결된 커플링 전극(coupling electrode, E_G)이 제공된 것을 특징으로 하는 회로 구조.
제10항에 있어서,
커플링 전극(E_G)는 E_S와 E_G 사이의 커플링 커패시턴스의 형태로 C1에 추가적인 영향을 제공하는 것을 특징으로 하는 회로 구조.
제11항에 있어서,
신호 전극(signal electrode, E_S)과 그라운드에 연결된 커플링 전극(E_G) 사이에 차폐 전극(shield electrode)이 제공되는 것을 특징으로 하는 회로 구조.
제12항에 있어서,
상기 차폐 전극은 소스 팔로워(source follower)의 출력에 연결되고 게이트 단자와 거의 동일한 전위를 가지며, 이에 의하여 전극(E_S,E_G)의 커플링이 감소되는 것을 특징으로 하는 회로 구조.
제1항 내지 제13항 중 어느 한 항에 있어서,
신호 전극(E_S)의 원거리 연결이 필요한 경우, FET의 드레인 단자(drain terminal)을 이용하여 동축 케이블의 브레이드(braid)를 구동하여 케이블 커패시턴스(cable capacitance)를 감소시키는 것을 특징으로 하는 회로 구조.
제1항 내지 제14항 중 어느 한 항에 있어서,
접근시 충전 및 방전 과정의 시간 쉬프트(time shift)의 평가를 위하여, 통합 쉬미트 트리거(integrated Schmitt triggers)에 의해 입력이 스위치되는 XOR 게이트 단자(gate terminal)가 사용되는 것을 특징으로 하는 회로 구조.
제15항에 있어서,
시간 차(time difference)는 XOR 출력에 연결된 로우패스 필터(low-pass filter)에 의해 획득되는 DC 전압에 의해 표시되는 것을 특징으로 하는 회로 구조.
센서 전극의 변화에 의한 환경의 유전 성질의 접근과 연관된 출력 신호를 생성하기 위한 회로 구조에 있어서,
관찰 영역과 적어도 부분적으로 나란히 배치되는 센서 전극;
a/c 전압을 출력하는 마이크로컨트롤러(μC);
마이크로컨트롤러에서 출력되는 a/c 전압의 레벨을 조절하는 전압 분배기; 및
임피던스 변환기로서 동작하는 전계효과 트랜지스터(FET)
를 구비하고,
상기 회로 구조는, 방전 시간에 대한 충전 시간의 비율의 변화와 연관된 이벤트에 기초하여 접근을 검출하도록 구성된 것을 특징으로 하는 회로 구조.