KR20110095799A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20110095799A
KR20110095799A KR1020100096497A KR20100096497A KR20110095799A KR 20110095799 A KR20110095799 A KR 20110095799A KR 1020100096497 A KR1020100096497 A KR 1020100096497A KR 20100096497 A KR20100096497 A KR 20100096497A KR 20110095799 A KR20110095799 A KR 20110095799A
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor film
layer
film
substrate
Prior art date
Application number
KR1020100096497A
Other languages
English (en)
Inventor
정진하
김중호
황기현
손용훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US13/030,454 priority Critical patent/US8445317B2/en
Publication of KR20110095799A publication Critical patent/KR20110095799A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Abstract

반도체 소자의 제조 방법이 제공된다. 반도체 소자의 제조 방법은 기판 상에 제1 물질막들 및 제2 물질막들을 교대로 그리고 반복적으로 적층시키는 것, 상기 제1 물질막들 및 상기 제2 물질막들을 관통하는 개구부를 형성하는 것, 스핀-온(spin-on) 방법을 사용하여 상기 개구부 내에 반도체 용액을 형성하는 것을 포함한다.

Description

반도체 소자의 제조 방법{Method of fabricating the Semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것이다.
전자 산업이 고도 발전함에 따라, 반도체 메모리 장치의 집적도가 증가되고 있다. 반도체 메모리 장치의 집적도는 제품의 가격을 결정하는 중요한 요인으로 작용되고 있다. 즉, 집적도가 높아질수록 반도체 메모리 장치의 제품 가격이 감소될 수 있다. 이에 따라, 반도체 메모리 장치의 집적도 향상에 대한 요구가 심화되고 있다. 통상적으로, 반도체 메모리 장치의 집적도는 단위 메모리 셀이 점유하는 평면적에 의해 주로 결정되기 때문에, 미세 패턴 형성 기술의 수준에 크게 영향을 받는다. 하지만, 초고가의 장비들 및/또는 반도체 제조 공정의 어려움등에 의하여 패턴의 미세화가 점점 한계에 다다르고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 우수한 신뢰성을 갖는 반도체 소자의 제조 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 고집적화에 최적화된 반도체 소자의 제조 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위해 본 발명은 반도체 소자의 제조 방법을 제공한다. 상기 반도체 소자의 제조 방법은 기판 상에 제1 물질막들 및 제2 물질막들을 교대로 그리고 반복적으로 적층시키는 것, 상기 제1 물질막들 및 상기 제2 물질막들을 관통하는 개구부를 형성하는 것, 스핀-온(spin-on) 방법을 사용하여 상기 개구부 내에 반도체 용액을 형성하는 것 및 상기 반도체 용액을 열처리하는 것을 포함한다.
상기 개구부는 상기 기판의 상부면을 노출시키고, 상기 열처리에 의하여, 상기 반도체 용액은 상기 기판의 상부면과 접촉하는 고체 상태의 반도체 막으로 변환될 수 있다.
상기 고체 상태의 반도체 막은 비정질 상태이고, 상기 반도체 소자의 제조 방법은 상기 반도체 용액을 열처리한 후, 상기 고체 상태의 반도체 막을 결정화시키는 것을 더 포함할 수 있다.
상기 고체 상태의 반도체 막을 결정화시키는 것은, 상기 고체 상태의 반도체 막에 레이저를 조사하는 것 및 상기 고체 상태의 반도체 막에 열을 공급하는 것 중에서 적어도 어느 하나를 포함하되, 상기 결정화의 공정 온도는 상기 반도체 용액을 열처리하는 공정 온도보다 높을 수 있다.
상기 반도체 소자의 제조 방법은 상기 반도체 용액을 형성하기 전, 상기 개구부의 일부를 채우는 보조 반도체막을 형성하는 것을 더 포함할 수 있다.
상기 열처리에 의하여 상기 반도체 용액은 고체 상태의 반도체 막으로 변환되고, 상기 고체 상태의 반도체 막 및 보조 반도체막은 비정질 상태이되, 상기 반도체 소자의 제조 방법은 상기 반도체 용액을 열처리한 후, 상기 보조 반도체막 및 고체 상태의 반도체 막을 결정화시키는 것을 더 포함할 수 있다.
상기 보조 반도체막은 상기 개구부의 측벽 및 바닥면을 따라 콘포말하게 형성되고, 상기 보조 반도체막의 두께는 상기 개구부의 폭의 1/2 보다 작을 수 있다.
상기 보조 반도체막을 형성하는 것은, 상기 개구부 내에 예비 보조 반도체막을 형성하되, 상기 예비 보조 반도체막의 두께는 상기 개구부의 폭의 1/2과 같거나 크게 형성하는 것 및 상기 예비 보조 반도체막을 리세스하여 보조 반도체막을 형성하되, 상기 보조 반도체막의 상면 전체는 상기 개구부의 최상단보다 낮을 수 있다.
상기 보조 반조체막의 상부면의 중앙부는 상기 보조 반도체막의 상기 상부면의 가장자리보다 낮을 수 있다.
상기 개구부 내에 반도체 용액을 형성하는 것은, 상기 개구부를 완전히 채우고, 상기 제1 물질막들 및 상기 제2 물질막들 중 최상부 물질막의 상부면을 덮도록 상기 반도체 용액을 형성하는 것을 포함할 수 있다.
본 발명의 실시 예에 따르면, 교대로 그리고 반복적으로 적층된 제1 물질막들 및 제2 물질막들과 이를 관통하는 개구부가 제공된다. 상기 개구부를 스핀-온(spin-on) 방법을 이용하여 반도체 용액으로 안정적으로 매립할 수 있어, 우수한 신뢰성을 갖는 반도체 소자를 구현할 수 있다.
도 1a 내지 도 1i 는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 사시도들이다.
도 2 는 본 발명의 일 실시 예에 따른 반도체 소자에 포함된 정보 저장막의 제조 방법을 설명하기 위한 것으로, 도 1h 의 A 부분을 확대한 도면이다.
도 3a 내지 도 3c 는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법의 변형 예를 설명하기 위한 사시도들이다.
도 4a 내지 도 4c 는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법의 다른 변형 예를 설명하기 위한 사시도들이다.
도 5 는 본 발명의 일 실시 예에 따른 반도체 소자를 설명하기 위한 사시도이다.
도 6a 내지 도 6g 는 본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 사시도들이다.
도 7 은 본 발명의 다른 실시 예에 따른 반도체 소자에 포함된 정보 저장막의 제조 방법을 설명하기 위한 것으로, 도 6c의 B 부분을 확대한 도면이다.
도 8 은 본 발명의 다른 실시 예에 따른 반도체 소자를 설명하기 위한 사시도이다.
도 9 는 본 발명의 실시 예들에 따른 반도체 소자를 포함하는 전자 시스템을 설명하기 위한 블록도이다.
도 10 은 본 발명의 실시 예에 따른 반도체 소자를 포함하는 메모리 카드를 설명하기 위한 블록도이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 막(또는 층)이 다른 막(또는 층) 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막(또는 층) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막(또는 층)이 개재될 수도 있다 또한, 도면들에 있어서, 구성들의 크기 및 두께 등은 명확성을 위하여 과장된 것이다. 또한, 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들(또는 층들) 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막(또는 층)을 다른 영역 또는 막(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에의 제1막질로 언급된 막질이 다른 실시 예에서는 제2막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 본 명세서에서 '및/또는' 이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법이 설명된다. 도 1a 내지 도 1i 는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 사시도들이다.
도 1a 를 참조하면, 기판(100)이 준비된다. 상기 기판(100)은 반도체 기판일 수 있다. 예를 들어, 상기 기판(100)은 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판 또는 화합물 반도체 기판 등 일 수 있다. 상기 기판(100)은 제1 타입의 도펀트로 도핑될 수 있다.
상기 기판(100) 상에 제1 물질막들 및 상기 제1 물질막들과 다른 물질을 포함하는 제2 물질막들이 교대로 그리고 반복적으로 적층될 수 있다. 상기 제1 물질막들은 희생막들(110L, 110, 110U)일 수 있다. 상기 제2 물질막들은 절연막들(120, 120U)일 수 있다. 상기 희생막들(110L, 110, 110U)은 상기 절연막들(120, 120U)에 대하여 식각 선택비를 갖는 물질로 형성되는 것이 바람직하다. 예를 들어, 상기 절연막들(120, 120U)은 산화물로 형성될 수 있고, 상기 희생막들(110L, 110, 110U)은 질화물 및/또는 산화질화물 등을 포함할 수 있다. 상기 희생막들(110L, 110, 110U)은 서로 동일한 물질로 형성되는 것이 바람직하다. 이와 마찬가지로, 상기 절연막들(120,120U)도 서로 동일한 물질로 형성되는 것이 바람직하다.
상기 희생막들(110L, 110, 110U)은 서로 동일한 두께로 형성될 수 있다. 이와는 다르게, 상기 희생막들(110L, 110, 110U) 중에서 최하부의 희생막(110L) 및 최상부의 희생막(110U)은 상기 최하부 및 최상부의 희생막들(110L, 110U) 사이에 위치한 희생막들(110)에 비하여 두껍게 형성될 수 있다. 이 경우에, 상기 최하부 및 최상부의 희생막들(110L, 110U) 사이의 희생막들(110)은 서로 동일한 두께로 형성될 수 있다. 상기 절연막들(120, 120U) 중에서 최상부의 절연막(120U)은 그 아래의 절연막들(120)에 비하여 두껍게 형성될 수 있다. 상기 최상부의 절연막(120U) 아래의 절연막들(120)은 서로 동일한 두께로 형성될 수 있다.
상기 희생막들(110L, 110, 110U) 및 절연막들(120, 120U)을 형성하기 전에, 상기 기판(100) 상에 버퍼 유전막(105)이 형성될 수 있다. 상기 희생막들(110L, 110, 110U) 및 절연막들(120, 120U)은 상기 버퍼 유전막(105) 상에 형성될 수 있다. 상기 최하부의 희생막(110L)이 상기 버퍼 유전막(105) 바로 위(directly on)에 형성될 수 있다. 상기 버퍼 유전막(105)은 상기 희생막들(110L, 110, 110U)에 대하여 식각선택비를 갖는 유전물질로 형성되는 것이 바람직하다. 예컨대, 상기 버퍼 유전막(105)은 산화물, 특히, 열산화물로 형성될 수 있다.
도 1b 를 참조하면, 상기 버퍼 유전막(105), 상기 절연막들(120U, 120) 및 희생막들(110U, 110, 110L)이 연속적으로 패터닝되어, 상기 기판(100)의 상부면을 노출시키는 채널 개구부들(125)이 형성될 수 있다. 상기 채널 개구부들(125)은 이방성 식각 공정을 이용하여 형성될 수 있다. 상기 채널 개구부들(125)은 홀 형태일 수 있다. 상기 채널 개구부들(125)은 서로 이격될 수 있다. 상기 채널 개구부들(125)은 제1 방향 및 상기 제1 방향에 직교(perpendicular)한 제2 방향을 따라 2차원적으로 배열될 수 있다. 상기 제1 방향 및 제2 방향은 상기 기판(100)의 상기 상부면과 평행하다. 도면에서 x축 방향은 상기 제1 방향에 해당할 수 있으며, y축 방향은 상기 제2 방향에 해당할 수 있다. 상기 채널 개구부(125)는 평면적 관점(in plan view)에서 원형, 타원형 또는 다각형일 수 있다.
도 1c 를 참조하면, 상기 채널 개구부들(125) 내에 반도체 용액(132)이 형성될 수 있다. 상기 반도체 용액(132)은 스핀-온(spin-on) 방법을 사용하여 형성될 수 있다. 상기 반도체 용액(132)은 상기 채널 개구부들(125)을 완전히 채울 수 있다. 상기 반도체 용액(132)은 상기 최상부의 절연막(120U)의 상부면을 충분히 덮도록 형성될 수 있다.
상기 반도체 용액(132)은 반도체 물질을 포함하는 점성을 갖는 액체 상태일 수 있다. 예컨대, 상기 반도체 용액(132)은 반도체 물질을 포함하는 분산질이 액체 상태의 분산매에 분산된 상태일 수 있다. 상기 분산질은 상기 반도체 물질과 결합된 추가 원소를 더 포함할 수 있다. 예를 들어, 상기 반도체 용액(132)은 시클로펜타실란(Cyclopentasilane) 및 톨루엔(toluene)을 포함할 수 있다. 상기 시클로펜타실란(Cyclopentasilane)은 실리콘을 포함하는 분산질에 해당할 수 있고, 상기 톨루엔(toluene)은 분산매에 해당할 수 있고, 상기 시클로펜타실란(Cyclopentasilane)에 포함된 솟는 상기 추가 원소일 수 있다. 점성을 갖는 상기 반도체 용액(132)을 상기 스핀 온(spin-on) 방법으로 형성함으로써, 상기 채널 개구부(125)는 상기 반도체 용액(132)에 의해 보이드 및/또는 심(seam) 없이 채워질 수 있다.
도 1d 를 참조하면, 상기 반도체 용액(132)이 열처리될 수 있다. 상기 열 처리에 의해, 상기 반도체 용액(132)은 고체 상태의 반도체 막(134)으로 변환될 수 있다. 상기 열처리에 의하여 상기 반도체 용액(132) 내 분산매가 증발될 수 있다. 이에 더하여, 상기 열처리에 의하여 상기 분산질 내 상기 추가 원소 및 상기 반도체 물질은 분리될 수 있다. 분리된 추가 원소는 증발될 수 있다. 결과적으로, 상기 반도체 용액(132)은 상기 고체 상태의 반도체막(134)으로 변환될 수 있다.
상기 반도체 막(134)은 비정질 상태일 수 있다. 상기 고체 상태의 반도체 막(134)은 상기 기판(100)의 상부면과 접촉할 수 있다. 상기 열 처리는 상기 반도체 용액(132)에 자외선(ultraviolet)을 조사하는 것을 포함할 수 있다. 상기 분산매들이 증발되어, 상기 최상부의 절연막(120U)의 상부면과 상기 반도체 막(134)의 상부면 사이의 거리는 상기 최상부의 절연막(120U)의 상부면과 상기 반도체 용액(132)의 상부면 사이의 거리보다 작을 수 있다.
도 1e 를 참조하면, 상기 최상부의 절연막(120U)을 식각 정지막으로 사용하여 평탄화 공정이 수행될 수 있다. 상기 평탄화 공정은 에치백 또는 화학적 기계적 연마(CMP) 방법에 의해 수행될 수 있다. 상기 평탄화 공정에 의해, 상기 최상부의 절연막(120u) 상의 반도체 막(134)이 제거될 수 있다. 이로써, 상기 반도체막(134)은 상기 채널 개구부(125) 내에 한정적으로(confined) 배치될 수 있다.
상기 평탄화 공정 후, 상기 반도체 막(134)의 결정화 공정이 수행될 수 있다. 상기 결정화 공정에 의해, 비정질 상태의 상기 반도체 막(134)은 결정 상태의 반도체 기둥(136)으로 변환될 수 있다. 상기 반도체 기둥(136)은 단결정 상태 및/또는 다결정 상태일 수 있다. 상기 반도체 기둥(136)은 상기 기판(100)의 상부면과 접촉될 수 있다. 상기 반도체 막(134)을 결정화시키는 것은, 상기 반도체 막(134)에 레이저를 조사하는 것 및 상기 반도체 막(134)에 열을 공급하는 것 중에서 적어도 어느 하나를 포함할 수 있다. 상기 결정화 공정의 공정 온도는 상기 열처리 공정의 공정 온도보다 높을 수 있다.
도 1f 를 참조하면, 상기 절연막들(120U, 120) 및 희생막들(110U, 110, 110L)을 연속적으로 패터닝하여 트렌치들(140, trench)을 형성한다. 상기 트렌치들(140)은 교대로 그리고 반복적으로 적층된 희생 패턴들(110La, 110a, 110Ua) 및 절연 패턴들(120a,120Ua)을 정의한다. 상기 트렌치(140)를 형성하는 것은 이방성 식각 공정에 의해 수행될 수 있다. 상기 트렌치들(140)은 상기 제2 방향(y축 방향)으로 나란히 연장될 수 있다. 이로써, 상기 희생 패턴들(110La, 110a, 110Ua) 및 절연 패턴들(120a, 120Ua)도 상기 제2 방향(y축 방향)으로 나란히 연장된 라인 형태들일 수 있다.
상기 제1 방향(x축 방향)으로 배열된 반도체 기둥들(136)은 하나의 행을 이루고, 상기 제2 방향(y축 방향)으로 배열된 반도체 기둥들(136)은 하나의 열을 이룬다. 상기 기판(100) 상에 복수의 행들 및 복수의 열들이 배열될 수 있다. 상기 각 트렌치(140)는 인접한 한쌍의 상기 열들 사이에 배치되는 것이 바람직하다. 상기 하나의 열에 포함된 복수의 반도체 기둥들(136)은 교대로 그리고 반복적으로 적층된 희생 패턴들(110La, 110a, 110Ua) 및 절연 패턴들(120a, 120Ua)을 포함하는 하나의 적층 구조를 관통할 수 있다.
상기 트렌치(140)의 측벽에 상기 희생 패턴들(110La, 110a, 110Ua) 및 절연 패턴들(120a, 120Ua)이 노출된다. 상기 트렌치(140)의 바닥에 상기 버퍼 유전막(105)이 노출될 수 있다. 이와는 달리, 상기 트렌치(140)의 형성시에, 상기 버퍼 유전막(105)이 식각되어, 상기 트렌치(140)의 바닥에 상기 기판(100)이 노출될 수도 있다. 이하, 설명의 편의를 위해, 상기 트렌치(140)의 바닥면이 상기 버퍼 유전막(105)이 실시 예를 주로 설명한다.
도 1g 를 참조하면, 선택적 식각 공정을 수행하여, 상기 트렌치(140)에 노출된 희생 패턴들(110La, 110a, 110Ua)을 제거하여, 리세스 영역들(145L, 145, 145U)이 형성될 수 있다. 상기 선택적 식각 공정은 등방성 식각인 것이 바람직하다. 상기 선택적 식각 공정은 습식 식각 및/또는 등방성 건식 식각 등으로 수행될 수 있다. 상기 선택적 식각 공정에 의한 상기 희생 패턴들(110La, 110a, 110Ua)의 식각율은 상기 선택적 식각 공정에 의한 상기 절연 패턴들(120a, 120Ua), 버퍼 유전막(105) 및 반도체 기둥(136)의 식각율들보다 큰 것이 바람직하다. 이에 따라, 상기 선택적 식각 공정을 수행한 후에, 상기 절연 패턴들(120a, 120Ua), 버퍼 유전막(105) 및 반도체 기둥(136)이 잔존될 수 있다.
상기 리세스 영역들(145L, 145, 145U)은 상기 희생 패턴들(110La, 110a, 110Ua)과 접하던 반도체 기둥(136)의 측벽의 일부분들을 각각 노출시키는 것이 바람직하다. 상기 리세스 영역들(145L, 145, 145U) 중에서 최하부의 리세스 영역(145L)은 최하부의 희생 패턴(110La)이 제거되어 형성되고, 최상부의 리세스 영역(145U)은 최상부의 희생 패턴(110Ua)이 제거되어 형성된다. 최하부 및 최상부의 리세스 영역들(145L, 145U) 사이의 리세스 영역들(145)은 상기 최하부 및 최상부의 희생 패턴들(110La, 110Ua) 사이의 희생 패턴들(110a)이 제거되어 형성된다. 상기 최하부의 리세스 영역(145L)의 바닥면은 상기 버퍼 유전막(105)의 일부분으로 이루어질 수 있다. 상기 버퍼 유전막(105)이 생략되는 경우에, 상기 최하부의 리세스 영역(145L)의 바닥면은 상기 기판(100)의 일부분으로 이루어질 수도 있다.
도 1h 를 참조하면, 상기 리세스 영역들(145L, 145, 145U)이 형성된 후, 상기 기판(100) 상에 정보 저장막(150)이 형성될 수 있다. 상기 정보 저장막(150)은 우수한 단차 도포성을 제공할 수 있는 증착 기술(예컨대, 화학기상증착법 또는 원자층 증착법등)을 사용하여 형성될 수 있다. 이로써, 상기 정보 저장막(150)은 콘포말(conformal)하게 형성될 수 있다. 상기 정보 저장막(150)은 상기 리세스 영역들(145L,145,145U)의 내면들을 따라 실질적으로 균일한 두께로 형성될 수 있다. 상기 정보 저장막(150)은 상기 리세스 영역들(145L, 145, 145U)의 일부를 채울 수 있다.
상기 정보 저장막(150)의 형성방법이 설명된다. 도 2 는 본 발명의 일 실시 예에 따른 반도체 소자에 포함된 정보 저장막을 설명하기 위한 것으로 도 1h 의 A 부분을 확대한 도면이다.
정보 저장막(150)을 형성하는 것은, 터널 절연막(151), 전하 저장막(152) 및 블로킹막(153)을 차례로 형성하는 것을 포함할 수 있다.
상기 터널 절연막(151)은 상기 반도체 기둥(136)의 측벽을 덮도록 형성될 수 있다. 상기 터널 유전막(151)은 단일층 또는 다층일 수 있다. 예를 들어, 상기 터널 유전막(151)은 실리콘 산질화막, 실리콘 질화막, 실리콘 산화막 및 금속 산화막 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
상기 전하 저장막(152)은 상기 터널 유전막(151)에 의해 상기 반도체 기둥(136)과 이격될 수 있다. 상기 전하 저장막(152)은 전하를 저장할 수 있는 전하 트랩 사이트(site)들을 포함할 수 있다. 예를 들면, 상기 전하 저장막(152)은 실리콘 질화막, 금속 질화막, 금속 산질화막, 금속 실리콘 산화막, 금속 실리콘 산질화막 및 나노 도트들(nano123ots) 중에서 적어도 어느 하나를 포함할 수 있다.
상기 블로킹막(153)은 상기 전하 저장막(152)을 덮을 수 있다. 상기 블로킹막(153)은 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막 및 고유전막 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 상기 고유전막은 금속 산화막, 금속 질화막 및 금속 산질화막 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 상기 고유전막은 하프늄(Hf), 지르코늄(Zr), 알루미늄(AP), 탄탈륨(Ta), 란탄(Pa), 세륨(Ce), 프라세오디뮴(Pr) 등을 포함할 수 있다. 상기 블로킹막(153)의 유전상수는 상기 터널 절연막(151)의 유전 상수보다 클 수 있다.
다시 도 1h 를 참조하면, 상기 정보 저장막(150)을 형성 한 후, 상기 기판(100) 상에 게이트 도전막(155)이 형성될 수 있다. 상기 게이트 도전막(155)은 상기 리세스 영역들(145L, 145, 145U)을 채울 수 있다. 상기 게이트 도전막(155)은 상기 트렌치(160)의 일부분 또는 전체를 채울 수 있다. 상기 게이트 도전막(155)은 상기 정보 저장막(150)에 의해 상기 반도체 기둥(136) 및 상기 기판(100)으로부터 전기적으로 분리될 수 있다. 상기 게이트 도전막(155)은 화학 기상 증착법, 물리 기상 증착법 또는 원자층 화학 증착법에 의해 형성될 수 있다. 상기 게이트 도전막(155)은 금속, 금속 실리사이드, 도전성 금속 질화물, 및 도핑된 반도체 물질 등에서 선택된 적어도 어느 하나를 포함할 수 있다.
도 1i 를 참조하면, 상기 게이트 도전막(155)의 형성 후, 상기 리세스 영역들(145L, 145, 145U)의 외부에 위치한 상기 게이트 도전막(155)을 제거하여, 상기 리세스 영역들(145L, 145, 145U) 내에 게이트 전극들(157L, 157, 157U)이 형성된다. 상기 리세스 영역들(145L, 145, 145U) 외부의 게이트 도전막(155)은 습식 식각 및/또는 건식 식각 공정 등으로 제거될 수 있다. 상기 기판(100)의 상부면으로부터 상기 제3 방향(z축 방향)으로 다른 층에 위치한 게이트 도전막들(157L, 157, 157U)은 서로 분리될 수 있다.
교대로 적층된 게이트 전극들(157L, 157, 157U) 및 절연 패턴들(120a, 120Ua)은 하나의 적층 구조체로 정의될 수 있다. 상기 제2 방향(y 축 방향)으로 연장된 복수의 적층 구조체들이 상기 제1 방향(x축 방향)으로 서로 이격되어 상기 기판(100) 상에 배치될 수 있다.
상기 게이트 전극들(157L, 157, 157U)은 상기 리세스 영역들(145L, 145, 145U)내에 위치한 상기 게이트 도전막들(155)의 일부분들에 각각 해당한다. 상기 게이트 전극들(157L, 157, 157U) 중에서 최하부의 게이트 전극(157L)은 하부 선택 트랜지스터의 게이트에 해당하고, 최상부의 게이트 전극(157U)은 상부 선택 트랜지스터의 게이트에 해당할 수 있다. 상기 최하부 및 최상부의 게이트 전극들(157L, 157U) 사이의 게이트 전극들(157)은 메모리 셀들의 제어 게이트들에 각각 해당할 수 있다.
상기 트렌치(140)의 바닥면 아래의 상기 기판(100) 내에 공통 소오스 영역(170)이 형성될 수 있다. 공통 소오스 영역(170)은 상기 제2 방향(y축 방향)으로 연장된 라인 형태일 수 있다. 상기 공통 소오스 영역(170)은 제2 타입의 도펀트로 도핑된 영역이다. 상기 공통 소오스 영역(170)은 상기 기판(100)에 제2 타입의 도펀트 이온들을 주입하여 형성될 수 있다. 이때, 상기 최상부의 절연 패턴(120Ua)이 이온 주입 마스크로 사용될 수 있다. 이 경우에, 상기 트렌치(140)의 바닥면 상에 위치한 상기 정보저장막(150) 또는 상기 트렌치(140)의 바닥면 상의 버퍼 유전막(105)/정보저장막(150)이 이온 주입 버퍼막으로 사용될 수 있다.
상기 반도체 기둥(136)의 윗부분 내에 드레인 영역(D)이 형성될 수 있다. 상기 드레인 영역(D)은 상기 제2 타입의 도펀트로 도핑된다. 상기 드레인 영역(D)은 상기 반도체 기둥(136)의 윗부분에 상기 제2 타입의 도펀트들을 제공하여 형성될 수 있다. 드레인 영역(D)의 하면은 상기 최상부의 게이트 전극(157U)의 상면보다 높을 수 있다. 이와는 달리, 상기 드레인 영역(D)의 하면은 상기 최상부의 게이트 전극(157U)의 상면과 근접한 높이일 수 있다. 상기 드레인 영역(D)은 상기 공통 소오스 영역(170)과 동시에 형성될 수 있다. 이와는 달리, 상기 드레인 영역(D)은 상기 공통 소오스 영역(170)을 형성하기 전에 형성될 수 있다. 이 경우에, 상기 드레인 영역(D)은 상기 트렌치(140)를 형성하기 전 및 상기 반도체 기둥(136)을 형성한 후에 형성될 수 있다. 이와는 달리, 상기 드레인 영역(D)은 상기 공통 소오스 영역(170)을 형성한 후에 형성될 수도 있다.
상기 트렌치(140)를 채우는 소자분리 패턴(175)이 형성될 수 있다. 상기 소자분리 패턴(175)을 형성하는 것은, 상기 기판(100) 상에 소자 분리막을 형성하는 것 및 상기 최상부의 절연 패턴(120Ua) 상의 상기 정보 저장막(150)의 상부면을 식각 정지막으로 평탄화 공정을 수행하는 것을 포함할 수 있다. 상기 소자 분리 패턴(175)은 절연성 물질을 포함할 수 있다. 예컨대, 상기 소자분리 패턴(175)은 고밀도 플라즈마 산화막, SOG막(Spin On Glass layer) 및/또는 CVD 산화막 등으로 형성될 수 있다.
상기 소자분리 패턴(175)을 형성한 후에, 노출된 정보 저장막(150)을 식각하여 상기 최상부의 절연 패턴(120Ua)을 노출시킬 수 있다. 이때, 상기 드레인 영역(D)이 노출될 수 있다.
상기 드레인 영역(165)과 전기적으로 접속되는 비트 라인(도 5 의 BL)이 형성될 수 있다. 상기 비트라인(BL)은 상기 제1 방향(x축 방향)으로 연장될 수 있다. 상기 비트라인(도 5 의 BL)은 상기 최상부의 절연 패턴(120Ua) 및 소자분리 패턴(175) 바로 상에 형성될 수 있다. 이와는 달리, 상기 최상부의 절연 패턴(120Ua) 및 소자분리 패턴(175)을 덮는 층간 유전막을 형성하고, 상기 층간 유전막 상에 상기 비트 라인(도 5 의 BL)을 형성할 수 있다. 이 경우에, 상기 비트 라인(도 5 의 BL)은 상기 층간 유전막을 관통하는 콘택 플러그를 경유하여 상기 드레인 영역(D)과 전기적으로 접속될 수 있다.
본 발명의 실시 예에 따르면, 상기 반도체 용액(132)이 보이드 및/또는 심(seam) 없이 상기 채널 개구부(125)를 채우기 때문에, 상기 반도체 기둥(136)은 상기 채널 개구부(135)를 보이드 및/또는 심(seam) 없이 안정적으로 채울 수 있다.
상술된 본 발명의 일 실시 예에 따르면, 상기 반도체 용액(132)이 상기 채널 개구부(125) 전체를 채웠다. 이와는 달리, 상기 반도체 용액(132)은 상기 채널 개구부(125)의 일부만 채울 수 있다. 이를, 도면들을 참조하여 설명한다.
본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법의 변형 예가 설명된다. 도 3a 내지 도 3c 는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법의 변형 예을 설명하기 위한 사시도들이다.
도 3a 를 참조하면, 도 1a 내지 도 1b 를 참조하면 설명된 방법과 같이 기판(100) 상에 교대로 그리고 반복적으로 적층된 희생막들(110L, 110, 110U) 및 절연막들(120L, 120, 120U)을 관통하는 채널 개구부(125)들이 제공될 수 있다. 상기 채널 개구부(125)의 일부를 채우는 보조 반도체막(131)이 제공될 수 있다. 상기 보조 반도체막(131)은 상기 채널 개구부(125)의 바닥면 및 측벽을 콘포말(conformal)하게 덮을 수 있다. 상기 보조 반도체막(131)은 상기 최상부의 절연막(120U)의 상부면을 콘포말(conformal)하게 덮을 수 있다. 상기 보조 반도체막(131)의 두께는 실질적으로 일정할 수 있다. 상기 보조 반도체막(131)의 두께는 상기 채널 개구부(125)의 폭의 1/2 보다 작을 수 있다. 상기 보조 반도체막(131)은 화학 기상 증착법 또는 원자층 증착법 중 어느 하나를 이용하여 증착된 반도체 물질을 포함할 수 있다. 상기 보조 반도체막(131)은 비정질 반도체일 수 있다.
도 3b 를 참조하면, 상기 채널 개구부(125) 내의 상기 보조 반도체막(131) 상에 반도체 용액(132)이 형성될 수 있다. 상기 반도체 용액(132)은 스핀-온(spin-on) 방법을 사용하여 형성될 수 있다. 상기 반도체 용액(132)은 상기 채널 개구부들(125)을 완전히 채울 수 있다. 이 경우, 상기 채널 개구부(125) 내에서 상기 보조 반도체막(131)이 차지하는 부피는 상기 채널 개구부(125) 내에서 상기 반도체 용액(132)이 차지하는 부피보다 클 수 있다. 상기 반도체 용액(132)은 상기 최상부의 절연막(120U) 상의 상기 보조 반도체막(131)의 상부면을 충분히 덮도록 형성될 수 있다. 상기 채널 개구부들(125)은 스핀-온(spin-on) 방법에 의해 상기 반도체 용액(132)으로 보이드 및 결함 없이 채워질 수 있다.
도 3c 를 참조하면, 상기 반도체 용액(132)이 열처리 될 수 있다. 상기 열 처리에 의해, 상기 반도체 용액(132)은 고체 상태의 반도체 막(134)으로 변환될 수 있다. 상기 열처리에 의하여 상기 반도체 용액(132) 내 분산매가 증발될 수 있다. 이에 더하여, 상기 열처리에 의하여 상기 분산질 내 상기 추가 원소 및 상기 반도체 물질은 분리될 수 있다. 분리된 추가 원소는 증발될 수 있다. 결과적으로, 상기 반도체 용액(132)은 상기 고체 상태의 반도체막(134)으로 변환될 수 있다.
상기 반도체막(134)은 비정질 상태일 수 있다. 상기 열 처리는 상기 반도체 용액(132)에 자외선(ultraviolet)을 조사하는 것을 포함할 수 있다. 상기 분산매들이 증발되어, 상기 최상부의 절연막(120U)의 상부면과 상기 반도체 막(134)의 상부면 사이의 거리는 상기 최상부의 절연막(120U)의 상부면과 상기 반도체 용액(132)의 상부면 사이의 거리보다 작을 수 있다.
도 1e 를 다시 참조하면, 상기 열처리 후, 상기 최상부의 절연막(120U)을 식각 정지막으로 평탄화 공정이 수행될 수 있다. 상기 평탄화 공정에 의해, 상기 최상부의 절연막(120U) 상에 배치된 상기 반도체 막(134)의 부분 및 상기 최상부의 절연막(120U) 상에 배치된 상기 보조 반도체막(131)이 제거될 수 있다. 이로써, 상기 반도체막(134)은 상기 채널 개구부(125)에 한정적으로 배치될 수 있다.
상기 평탄화 공정 후, 상기 반도체 막(134) 및 상기 보조 반도체막(131)의 결정화 공정이 수행될 수 있다. 상기 결정화 공정에 의해, 비정질 상태의 상기 반도체 막(134) 및 상기 보조 반도체막(131)은 결정 상태의 반도체 기둥(136)로 변환될 수 있다. 상기 반도체 기둥(136)은 단결정 상태 및/또는 다결정 상태일 수 있다. 상기 반도체 기둥(136)은 상기 기판(100)의 상부면과 접촉할 수 있다. 상기 반도체막(134) 및 보조 반도체막(131)을 결정화시키는 것은, 상기 반도체 막(134) 및 보조 반도체막(131)에 레이저를 조사하는 것, 및 상기 반도체막(134) 및 보조 반도체막(131)에 열을 공급하는 것 중에서 적어도 어느 하나를 포함할 수 있다.
*이후, 도 1f 내지 도 1i를 참조하여 설명된 반도체 소자의 제조 방법이 제공될 수 있다.
본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법의 다른 변형 예가 설명된다. 도 4a 내지 도 4c는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법의 다른 변형 예을 설명하기 위한 사시도들이다.
도 4a 를 참조하면, 도 1a 내지 도 1b 를 참조하면 설명된 방법과 같이 기판(100) 상에 교대로 그리고 반복적으로 적층된 희생막들(110L, 110, 110U) 및 절연막들(120L, 120, 120U)을 관통하는 채널 개구부(125)들이 제공될 수 있다. 상기 채널 개구부(125)들이 제공된 상기 기판(100) 상에 예비 보조 반도체막(131a)이 형성될 수 있다. 상기 예비 보조 반도체막(131a)은 상기 채널 개구부(125)를 완전히 채우고, 최상부의 절연막(120U)의 상부면을 덮을 수 있다. 상기 예비 보조 반도체막(131a)의 두께는 상기 채널 개구부(125)의 폭의 1/2 와 같거나 클 수 있다. 상기 예비 보조 반도체막(131a)은 물리 기상 증착법, 화학 기상 증착법 및 원자층 증착법 중 어느 하나의 방법을 이용하여 증착된 반도체 물질을 포함할 수 있다. 상기 예비 보조 반도체막(131a)은 비정질 반도체일 수 있다.
증착법을 이용하여 상기 예비 보조 반도체막(131a)을 상기 채널 개구부(125) 내에 형성하는 경우, 상기 채널 개구부(125)의 높은 종횡비로 인하여 상기 채널 개구부(125) 내의 상기 예비 보조 반도체막(131a) 내에 보이드(V)가 형성될 수 있다. 이때, 상기 보이드(V)의 수는 상기 채널 개구부(125)의 바닥면으로부터 멀어질수록 증가하고, 상기 바닥면의 가장자리보다 중앙에 더 많을 수 있다.
도 4b 를 참조하면, 상기 예비 보조 반도체막(131a)이 리세스될 수 있다. 예를 들어, 이방성 또는 등방성 식각 공정을 이용하여 상기 예비 보조 반도체막(131a)이 리세스될 수 있다. 상기 최상부의 절연막(120U) 상에 배치된 상기 예비 보조 반도체막(131a)의 부분이 제거되어, 상기 최상부의 절연막(120U)의 상부면이 노출될 수 있다. 상기 채널 개구부(125) 내의 예비 보조 반도체막(131a)의 상부가 제거되어, 보조 반도체막(131b)이 정의될 수 있다. 이때, 상기 예비 보조 반도체막(131a) 내에 보이드가 제거될 때까지, 상기 예비 보조 반도체막(131a)의 상부가 제거될 수 있다. 상기 보조 반도체막(131b)의 상면 전체는 상기 채널 개구부(125)의 최상단보다 낮을 수 있다. 상기 보조 반도체막(131b)은 상기 채널 개구부(125)의 바닥면을 덮고, 상기 채널 개구부(125)의 측벽의 일부를 덮을 수 있다. 상기 채널 개구부(125)의 측벽의 상부는 상기 채널 개구부(125)에 의해 노출될 수 있다.
상기 보조 반도체막(131b)의 상부면의 중앙부는 상기 보조 반도체막(131b)의 상부면의 가장자리보다 낮을 수 있다. 상기 보조 반도체막(131b)의 상부면의 단면은 U자 형태일 수 있다. 이는, 상기 채널 개구부(125) 내의 상기 예비 보조 반도체막(131a)에 존재하는 보이드 및 기타 결함의 수가 상기 채널 개구부(125)의 바닥면의 가장자리보다 중앙에 더 많은 것에서 비롯될 수 있다.
상기 채널 개구부(125) 내의 상기 보조 반도체막(131b) 상에 반도체 용액(132)이 형성될 수 있다. 상기 반도체 용액(132)은 스핀-온(spin-on) 방법을 사용하여 형성될 수 있다. 상기 반도체 용액(132)은 상기 채널 개구부들(125)을 완전히 채울 수 있다. 이 경우, 상기 채널 개구부(125) 내에서 상기 보조 반도체막(131b)이 차지하는 부피는 상기 채널 개구부(125) 내에서 상기 반도체 용액(132)이 차지하는 부피보다 클 수 있다. 상기 반도체 용액(132)은 상기 최상부의 절연막(120U)의 상부면을 충분히 덮도록 형성될 수 있다. 점성을 갖는 상기 반도체 용액(132)을 상기 스핀 온(spin-on) 방법으로 형성함으로써, 상기 채널 개구부(125)는 상기 반도체 용액(132)에 의해 보이드 및/또는 심(seam) 없이 채워질 수 있다.
도 4c 를 참조하면, 상기 반도체 용액(132)이 열처리 될 수 있다. 상기 열 처리에 의해, 상기 반도체 용액(132)은 고체 상태의 반도체 막(134)으로 변환될 수 있다. 상기 열처리에 의하여 상기 반도체 용액(132) 내 분산매가 증발될 수 있다. 이에 더하여, 상기 열처리에 의하여 상기 분산질 내 상기 추가 원소 및 상기 반도체 물질은 분리될 수 있다. 분리된 추가 원소는 증발될 수 있다. 결과적으로, 상기 반도체 용액(132)은 상기 고체 상태의 반도체막(134)으로 변환될 수 있다.
상기 반도체막(134)은 비정질 상태일 수 있다. 상기 열 처리는 도 3c 를 참조하여 설명된 열처리와 동일할 수 있다. 상기 분산매들이 증발되어, 상기 최상부의 절연막(120U)의 상부면과 상기 반도체 막(134)의 상부면 사이의 거리는 상기 최상부의 절연막(120U)의 상부면과 상기 반도체 용액(132)의 상부면 사이의 거리보다 작을 수 있다.
도 1e 를 다시 참조하면, 상기 열처리 후, 상기 최상부의 절연막(120U)을 식각 정지막으로 평탄화 공정이 수행될 수 있다. 상기 평탄화 공정에 의해, 상기 최상부의 절연막(120U) 상에 배치된 상기 반도체 막(134)의 부분이 제거될 수 있다. 이로써, 상기 반도체막(134)은 상기 채널 개구부(125) 내에 한정적으로 배치될 수 있다.
상기 평탄화 공정 후, 상기 반도체 막(134) 및 상기 보조 반도체막(131b)의 결정화 공정이 수행될 수 있다. 상기 결정화 공정에 의해, 비정질 상태의 상기 반도체 막(134) 및 상기 보조 반도체막(131b)은 결정 상태의 반도체 기둥(136)로 변환될 수 있다. 상기 반도체 기둥(136)은 단결정 상태 및/또는 다결정 상태일 수 있다. 상기 결정화 공정은, 상기 반도체막(134) 및 보조 반도체막(131b)에 레이저를 조사하는 것, 및 상기 반도체막(134) 및 보조 반도체막(131b)에 열을 공급하는 것 중에서 어느 하나를 포함할 수 있다.
이후, 도 1f 내지 도 1i를 참조하여 설명된 반도체 소자의 제조 방법이 제공될 수 있다.
본 발명의 일 실시 예에 따른 반도체 소자가 설명된다. 도 5 는 본 발명의 일 실시 예에 따른 반도체 소자를 설명하기 위한 사시도이다.
도 5 를 참조하면, 기판(100)이 제공된다. 상기 기판(100)은 반도체 기판일 수 있다. 상기 기판(100)은 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판 또는 화합물 반도체 기판 일 수 있다. 상기 기판(100)은 제1 타입의 도펀트로 도핑될 수 있다.
상기 기판(100) 상에 게이트 전극들(157L, 157, 157U) 및 절연 패턴들(120a, 120Ua)이 교대로 그리고 반복적으로 적층될 수 있다. 교대로 적층된 게이트 전극들(157L, 157, 157U) 및 절연 패턴들(120a, 120Ua)은 하나의 적층 구조체를 구성할 수 있다. 복수의 적층 구조체들이 상기 기판(100) 상에 배치될 수 있다. 상기 적층 구조체들은 기판(100)의 상면에 평행한 제1 방향으로 서로 이격될 수 있다. 상기 게이트 전극들(157 L,157,157U) 및 절연 패턴들(120a,120Ua)은 상기 기판(100)의 상면에 평행하고 상기 제1 방향에 수직한 제2 방향으로 나란히 연장될 수 있다. 즉, 상기 적층 구조체들은 상기 제2 방향으로 나란히 연장될 수 있다. 상기 제1 방향은 도면의 x축 방향에 해당할 수 있으며, 상기 제2 방향은 도면의 y축 방향에 해당할 수 있다.
상기 절연 패턴들(120a, 120Ua)는 산화물을 포함할 수 있다. 예를 들어, 상기 절연 패턴들(120a, 120Ua)는 실리콘 산화물을 포함할 수 있다. 상기 게이트 전극들(157L, 157, 157U)은 도전물질을 포함할 수 있다. 예를 들어, 상기 게이트 전극들(157L, 157, 157U)은 금속(예를 들어, 텅스텐, 알루미늄, 티타늄, 탄탈륨 등), 도전성 금속 질화물(예를 들어, 질화 티타늄, 질화 탄탈륨 등), 및 도핑된 반도체 물질(예를 들어, 도핑된 실리콘, 도핑된 게르마늄, 도핑된 실리콘 게르마늄 등) 중에서 적어도 어느 하나를 포함할 수 있다.
인접한 상기 적층 구조체들 사이에 소자분리 패턴(175)이 배치될 수 있다. 다시 말해서, 상기 교대로 그리고 반복적으로 적층된 게이트 전극들(157L, 157, 157U) 및 절연 패턴들(120a, 120Ua) 일측의 기판(100) 상에 소자분리 패턴(175)이 배치될 수 있다. 상기 소자 분리 패턴(175)은 실리콘 산화막을 포함할 수 있다.
반도체 기둥(136)이 상기 교대로 그리고 반복적으로 적층된 게이트 전극들(157L, 157, 157U) 및 절연 패턴들(120a, 120Ua)을 관통한다. 상기 반도체 기둥(136)은 상기 제1 및 제2 방향들에 수직한 제3 방향으로 연장될 수 있다. 상기 제3 방향은 상기 기판(100)의 상면에 수직한(vertical) 방향이다. 상기 제3 방향은 도면의 z축 방향에 해당할 수 있다. 상기 반도체 기둥(136)은 상기 기판(100)과 접촉되는 것이 바람직하다. 상기 반도체 기둥(136)은 상기 기판(100) 상에 복수로 제공될 수 있다. 상기 복수의 상기 반도체 기둥들(136)은 상기 제1 방향 및 제2 방향을 따라 2차원적으로 배열될 수 있다. 복수의 상기 반도체 기둥들(236)이 상기 각 적층 구조체를 관통할 수 있다. 상기 각 적층 구조체를 관통하는 반도체 기둥들(136)은 상기 제2 방향으로 서로 이격될 수 있다. 상기 반도체 기둥(136)의 윗부분 내에 드레인 영역(D)이 배치될 수 있다. 상기 드레인 영역(D)은 제2 타입의 도펀트로 도핑된 영역일 수 있다. 상기 반도체 기둥(136)은 단결정 반도체 또는 다결정 반도체 일 수 있다.
상기 반도체 기둥들(136)의 측벽과 상기 게이트 전극들(157L, 157, 157U) 사이에 정보 저장막(150)이 개재된다. 상기 정보 저장막(150)은 도 2 를 참조하여 설명된, 터널 절연막(151), 전하 저장막(152) 및 블로킹막(153)을 포함할 수 있다. 상기 게이트 전극(157) 및 반도체 기둥(136) 사이에 위치한 정보 저장막(150)은 상기 메모리 셀의 데이터 저장 요소에 해당한다. 상기 최하부의 게이트 전극(157L) 및 반도체 기둥(136) 사이의 정보 저장막(150)은 상기 하부 선택 트랜지스터의 게이트 절연막에 포함될 수 있으며, 상기 최상부의 게이트 전극(157U) 및 반도체 기둥(136) 사이의 정보 저장막(150)은 상기 상부 선택 트랜지스터의 게이트 절연막에 포함될 수 있다.
상기 각 반도체 기둥(136), 상기 각 반도체 기둥(136)을 둘러싸는 상기 게이트 전극들(157L, 157, 157U), 및 상기 각 반도체 기둥(136)과 상기 게이트 전극들(157L, 157, 157U) 사이에 개재된 정보 저장막(150)은 하나의 수직형 셀 스트링에 포함된다. 상기 수직형 셀 스트링은 서로 직렬로 연결되고 적층된 하부 선택 트랜지스터, 복수의 메모리 셀들 및 상부 선택 트랜지스터를 포함할 수 있다. 상기 게이트 전극들(157L, 157, 157U) 중에서 최하부의 게이트 전극(157L)은 상기 하부 선택 트랜지스터의 게이트에 해당하고, 최상부의 게이트 전극(157U)은 상기 상부 선택 트랜지스터의 게이트에 해당한다. 상기 최하부 및 최상부의 게이트 전극들(157L, 157U) 사이의 게이트 전극들(157)은 상기 메모리 셀들의 게이트들에 각각 해당한다.
상기 각 적층 구조체에 포함된 상기 최상부의 게이트 전극들(157U)은 서로 전기적으로 분리될 수 있다. 상기 제3 방향으로 상기 기판(100)으로부터 동일한 거리에 위치한 게이트 전극들(157) 서로 전기적으로 연결될 수 있다. 상기 최하부의 게이트 전극들(157L)은 서로 전기적으로 연결될 수 있다.
상기 소자분리 패턴(175) 아래의 기판(100) 내에 공통 소오스 영역(170)이 배치될 수 있다. 상기 공통 소오스 영역(170)은 상기 제2 방향(y축 방향)으로 연장된 라인 형태일 수 있다. 상기 공통 소오스 영역(170)은 상기 제2 타입의 도펀트로 도핑된 영역일 수 있다. 상기 최하부의 게이트 전극들(157L)은 상기 공통 소오스 영역(170)과 상기 반도체 기둥(136)과의 전기적 연결을 제어할 수 있다.
비트 라인(BL)이 상기 드레인 영역(D)과 전기적으로 접속된다. 상기 최상부의 게이트 전극들(157U)은 상기 비트 라인(BL)과 상기 수직형 셀 스트링 사이의 전기적 연결을 제어할 수 있다. 상기 비트 라인(BL)은 상기 제1 방향(x축 방향)으로 연장된다. 즉, 상기 비트 라인(BL)은 상기 게이트 전극들(157L, 157, 157U)을 가로지른다. 상기 기판(100) 상부에 복수의 상기 비트 라인들(BL)이 배치될 수 있다. 상기 비트라인들(BL)은 서로 평행할 수 있다. 하나의 상기 비트 라인(BL)은 상기 제1 방향으로 배열된 하나의 행을 이루는 복수의 반도체 기둥들(136)에 각각 형성된 복수의 상기 드레인 영역들(D)과 전기적으로 각각 접속될 수 있다. 상기 비트 라인(BL)은 상기 드레인 영역(D)과 직접 연결될 수 있다. 이와는 다르게, 상기 비트 라인(BL)은 상기 최상부의 절연 패턴(120Ua) 및 소자분리 패턴(170) 상에 배치된 층간 유전막 상에 배치될 수도 있다. 이 경우에, 상기 비트라인(BL)은 상기 층간 유전막을 관통하는 콘택 플러그를 경유하여 상기 드레인 영역(D)과 전기적으로 접속될 수 있다.
본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법이 설명된다. 도 6a 내지 도 6g 는 본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 사시도이다.
도 6a 를 참조하면, 기판(200)이 준비된다. 상기 기판(200)은 반도체 기판일 수 있다. 예를 들어, 상기 기판(200)은 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판 또는 화합물 반도체 기판 등 일 수 있다. 상기 기판(200)은 제1 타입의 도펀트로 도핑될 수 있다.
상기 기판(200) 상에 버퍼 유전막(205)이 형성될 수 있다. 상기 버퍼 유전막(205)은 산화물, 특히, 열산화물로 형성될 수 있다. 상기 버퍼 유전막(205)을 이온 주입을 위한 마스크로 사용하여, 상기 기판(200) 내에 공통 소오스 영역이 형성될 수 있다. 상기 공통 소오스 영역은 제2 타입의 도펀트로 도핑된 영역일 수 있다.
상기 기판(200) 상에 제1 물질막들 및 상기 제1 물질막들과 다른 물질을 포함하는 제2 물질막들이 교대로 그리고 반복적으로 적층될 수 있다. 상기 제1 물질막들은 게이트 전극들(210L, 210, 210U)일 수 있고, 상기 제2 물질막들은 절연막들(220, 220U)일 수 있다. 상기 게이트 전극들(210L, 210, 210U)은 서로 동일한 물질로 형성될 수 있다. 최하부 및 최상부의 게이트 전극들(210L, 210U)은 상기 최하부 및 최상부의 게이트 전극들(210L, 210U) 사이의 게이트 전극들(210)보다 두껍게 형성될 수 있다. 상기 최하부 및 최상부의 게이트 전극들(210L, 210U) 사이의 게이트 전극들(210)은 동일한 두께로 형성될 수 있다. 상기 절연막들(220, 220U)은 서로 동일한 물질로 형성될 수 있다. 상기 절연막들(220, 220U) 중에서 최상부 절연막(220U)은 그 아래의 절연막들(220)에 비하여 두껍게 형성될 수 있다. 상기 최상부 절연막(220U) 아래의 절연막들(220)은 동일한 두께로 형성될 수 있다.
도 6b 를 참조하면, 상기 버퍼 유전막(205), 상기 절연막들(220, 220U), 및 상기 게이트 전극들(210L, 210, 210U)을 연속적으로 패터닝하여, 상기 기판(200)의 상부면을 노출시키는 채널 개구부들(225)이 형성될 수 있다. 상기 채널 개구부들(225)은 이방성 식각 공정을 이용하여 형성될 수 있다. 상기 채널 개구부들(225)은 홀 형태일 수 있다. 상기 채널 개구부들(225)은 서로 이격될 수 있다. 상기 채널 개구부들(225)은 제1 방향 및 상기 제1 방향에 직교(perpendicular)한 제2 방향을 따라 2차원적으로 배열될 수 있다. 상기 제1 방향 및 제2 방향은 상기 기판(200)의 상기 상부면과 평행하다. 도면에서 x축 방향은 상기 제1 방향에 해당할 수 있으며, y축 방향은 상기 제2 방향에 해당할 수 있다. 상기 채널 개구부(225)는 평면적 관점(in plan view)에서 원형, 타원형 또는 다각형일 수 있다.
도 6c 를 참조하면, 상기 최상부의 절연막(220U)의 상부면, 상기 채널 개구부(225)의 측벽 및 바닥면을 덮는 정보 저장막(230)이 형성될 수 있다. 상기 정보 저장막(230)은 상기 채널 개구부(225)의 상기 측벽 및 바닥면을 콘포말하게 덮을 수 있다. 상기 정보 저장막(230)은 상기 채널 개구부(225)의 일부를 채울 수 있다.
본 발명의 다른 실시 예에 따른 반도체 소자에 포함된 정보 저장막의 제조 방법이 설명된다. 도 7 은 본 발명의 다른 실시 예에 따른 반도체 소자에 포함된 정보 저장막을 설명하기 위한 것으로 도 6c 의 B 부분을 확대한 도면이다.
상기 정보 저장막(230)을 형성하는 것은, 상기 채널 개구부(225)의 측벽 및 바닥면을 덮는 블로킹막(231), 전하 저장막(232) 및 터널 절연막(233)을 차례로 형성하는 것을 포함할 수 있다.
상기 블로킹막(231)은 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막 및 고유전막 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 상기 고유전막은 금속 산화막, 금속 질화막 및 금속 산질화막 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 상기 고유전막은 하프늄(Hf), 지르코늄(Zr), 알루미늄(AP), 탄탈륨(Ta), 란탄(Pa), 세륨(Ce), 프라세오디뮴(Pr) 등을 포함할 수 있다. 상기 블로킹막(231)의 유전상수는 상기 터널 절연막(233)의 유전 상수보다 클 수 있다.
상기 전하 저장막(232)은 전하를 저장할 수 있는 전하 트랩 사이트(site)들을 포함할 수 있다. 예를 들면, 상기 전하 저장막(232)은 실리콘 질화막, 금속 질화막, 금속 산질화막, 금속 실리콘 산화막, 금속 실리콘 산질화막 및 나노 도트들(nanodots) 중에서 적어도 어느 하나를 포함할 수 있다.
상기 터널 유전막(233)은 단일층 또는 다층일 수 있다. 예를 들어, 상기 터널 유전막(233)은 실리콘 산질화막, 실리콘 질화막, 실리콘 산화막 및 금속 산화막 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
*도 6d 를 참조하면, 상기 채널 개구부(225) 내이 스페이서(240)가 형성될 수 있다. 상기 스페이서(240)는 상기 채널 개구부(225)의 측벽을 덮는 정보 저장막(230)을 덮을 수 있다. 상기 스페이서(240)는 상기 채널 개구부(225)의 바닥면을 덮는 정보 저장막(230)의 일부가 상기 채널 개구부(225)에 의해 노출되도록 형성될 수 있다. 상기 스페이서(240)를 형성하는 것은, 상기 기판(200) 상에 스페이서막을 형성하는 것, 및 상기 스페이서막을 이방성으로 식각하는 것을 포함할 수 있다. 상기 스페이서(240)는 비정질 또는 다결정 실리콘으로 형성될 수 있다.
상기 스페이서(240)를 식각 마스크로 사용하여, 노출된 상기 채널 개구부(225)의 바닥면을 덮는 정보 저장막(230)이 식각될 수 있다. 이로 인해, 상기 기판(200)의 상부면이 상기 채널 개구부(225)에 의해 노출될 수 있다. 노출된 상기 채널 개구부(225)의 바닥면을 덮는 정보 저장막(230)이 식각되면서, 상기 최상부의 절연막(220U)의 상부면 상에 배치된 정보 저장막(230)이 식각되어, 상기 최상부의 절연막(220U)의 상기 상부면이 노출될 수 있다.
도 6e 를 참조하면, 상기 채널 개구부들(225) 내에 반도체 용액(242)이 형성될 수 있다. 상기 반도체 용액(242)은 스핀-온(spin-on) 방법을 사용하여 형성될 수 있다. 상기 반도체 용액(242)은 상기 채널 개구부들(225)을 완전히 채울 수 있다. 상기 반도체 용액(242)은 상기 최상부의 절연막(220U)의 상부면을 충분히 덮도록 형성될 수 있다.
상기 반도체 용액(242)은 반도체 물질을 포함하는 점성을 갖는 액체 상태일 수 있다. 예컨대, 상기 반도체 용액(242)은 반도체 물질을 포함하는 분산질이 액체 상태의 분산매에 분산된 상태일 수 있다. 상기 분산질은 상기 반도체 물질과 결합된 추가 원소를 더 포함할 수 있다. 예를 들어, 상기 반도체 용액(242)은 시클로펜타실란(Cyclopentasilane) 및 톨루엔(toluene)을 포함할 수 있다. 상기 시클로펜타실란(Cyclopentasilane)은 실리콘을 포함하는 분산질에 해당할 수 있고, 상기 톨루엔(toluene)은 분산매에 해당할 수 있고, 상기 시클로펜타실란(Cyclopentasilane)에 포함된 솟는 상기 추가 원소일 수 있다. 점성을 갖는 상기 반도체 용액(242)을 상기 스핀 온(spin-on) 방법으로 형성함으로써, 상기 채널 개구부(225)는 상기 반도체 용액(242)에 의해 보이드 및/또는 심(seam) 없이 채워질 수 있다.
도 6f 를 참조하면, 상기 반도체 용액(242)이 열처리될 수 있다. 상기 열 처리에 의해, 상기 반도체 용액(242)은 고체 상태의 반도체 막(244)으로 변환될 수 있다. 상기 고체 상태의 반도체 막(244)은 상기 기판(200)의 상부면과 접촉할 수 있다. 상기 열처리에 의하여, 상기 반도체 용액(132) 내 분산매가 증발될 수 있다. 이에 더하여, 상기 열처리에 의하여 상기 분산질 내 상기 추가 원소 및 상기 반도체 물질은 분리될 수 있다. 분리된 추가 원소는 증발될 수 있다. 결과적으로, 상기 반도체 용액(132)은 상기 고체 상태의 반도체막(134)으로 변환될 수 있다.
상기 반도체막(244)은 비정질 상태일 수 있다. 상기 열 처리는 상기 반도체 용액(242)에 자외선(ultraviolet)을 조사하는 것을 포함할 수 있다. 상기 분산매들이 증발되어, 상기 최상부의 절연막(220U)의 상부면과 상기 반도체 막(244)의 상부면 사이의 거리는 상기 최상부의 절연막(220U)의 상부면과 상기 반도체 용액(242)의 상부면 사이의 거리보다 작을 수 있다.
도 6g 를 참조하면, 상기 최상부의 절연막(220U)을 식각 정지막으로 평탄화 공정이 수행될 수 있다. 상기 평탄화 공정은 에치백 또는 화학적 기계적 연마(CMP) 방법에 의해 수행될 수 있다. 상기 평탄화 공정에 의해, 상기 최상부의 절연막(220u) 상에 위치한 상기 반도체 막(244) 부분이 제거되고, 상기 채널 개구부(225) 내의 상기 반도체막(244)의 부분이 남겨질 수 있다.
상기 평탄화 공정 후, 상기 반도체 막(244) 및 스페이서(240)의 결정화 공정이 수행될 수 있다. 상기 결정화 공정에 의해, 비정질 상태의 상기 반도체 막(244) 및 스페이서(240)은 결정 상태의 반도체 기둥(246)으로 변환될 수 있다. 상기 반도체 기둥(246)은 단결정 상태 및/또는 다결정 상태일 수 있다. 상기 반도체 막(244) 및 스페이서(240)를 결정화시키는 것은, 상기 반도체 막(244) 및 스페이서(240)에 레이저를 조사하는 것 및 상기 반도체 막(244) 및 스페이서(240)에 열을 공급하는 것 중에서 적어도 어느 하나를 포함할 수 있다. 상기 반도체 막(244) 및 스페이서(240)의 결정화 공정의 공정 온도는 상기 반도체 용액(242)의 열처리 공정의 공정 온도보다 높을 수 있다.
이와는 달리, 상기 반도체막(244) 및 스페이서(240)의 결정화 공정이 생략될 수 있다. 이 경우, 상기 평탄화 공정에 의해, 상기 최상부의 절연막(220U) 상에 배치된 상기 반도체막(244)의 부분이 제거된 후, 상기 채널 개구부(225) 내에 남겨진 반도체막(244)의 부분 및 상기 스페이서(240)를 포함하는 반도체 기둥(246)이 정의될 수 있다.
상기 제1 방향(x축 방향)으로 배열된 반도체 기둥들(246)은 하나의 행을 이루고, 상기 제2 방향(y축 방향)으로 배열된 반도체 기둥들(246)은 하나의 열을 이룬다. 상기 기판(200) 상에 복수의 행들 및 복수의 열들이 배열될 수 있다.
계속해서 도 8 을 참조하여, 본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법이 설명된다. 상기 반도체 기둥(246)의 윗부분 내에 드레인 영역(D)이 형성될 수 있다. 상기 드레인 영역(D)은 상기 제2 타입의 도펀트로 도핑된다. 상기 드레인 영역(D)은 상기 반도체 기둥(246)의 윗부분에 상기 제2 타입의 도펀트들을 제공하여 형성될 수 있다. 드레인 영역(D)의 하면은 상기 최상부의 게이트 전극(210U)의 상면보다 높을 수 있다. 이와는 달리, 상기 드레인 영역(D)의 하면은 상기 최상부의 게이트 전극(210U)의 상면과 근접한 높이일 수 있다.
서로 인접한 반도체 기둥들(246)의 행들 사이에 분리 패턴(250)이 형성될 수 있다. 상기 분리 패턴(250)은 최상부의 절연막(210U) 바로 아래의 절연막(220) 상에 형성될 수 있다.
상기 드레인 영역(D)과 전기적으로 접속되는 비트 라인(BL)이 형성될 수 있다. 상기 비트 라인(BL)은 상기 제2 방향(y축 방향)으로 연장될 수 있다. 상기 비트라인(BL)은 상기 최상부의 절연막(220U) 및 분리 패턴(250) 바로 상에 형성될 수 있다. 이와는 달리, 상기 최상부의 절연막(220U) 및 분리 패턴(250)을 덮는 층간 유전막을 형성하고, 상기 층간 유전막 상에 상기 비트 라인(BL)을 형성할 수 있다. 이 경우에, 상기 비트라인(BL)은 상기 층간 유전막을 관통하는 콘택 플러그를 경유하여 상기 드레인 영역(D)과 전기적으로 접속될 수 있다.
본 발명의 다른 실시 예에 따른 반도체 소자가 설명된다. 도 8 은 본 발명의 다른 실시 예에 따른 반도체 소자를 설명하기 위한 것이다.
도 8 을 참조하면, 기판(200)이 제공된다. 상기 기판(200)은 반도체 기판일 수 있다. 상기 기판(200)은 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판 또는 화합물 반도체 기판 일 수 있다. 상기 기판(200)은 제1 타입의 도펀트로 도핑될 수 있다.
상기 기판(200) 상에 게이트 전극들(210L, 210, 210U) 및 절연막들(220, 220U)이 교대로 그리고 반복적으로 적층될 수 있다. 상기 최상부의 절연막(220U) 및 상기 최상부의 게이트 전극(210U)을 제외한 나머지 게이트 전극들(210L, 210) 및 절연막들(220)은 상기 기판(200) 상에 제1 방향(x축 방향) 및 제2 방향(y축 방향)으로 각각 연장되는 평판 형태일 수 있다.
상기 최상부의 절연막(220U) 및 최상부의 게이트 전극(210U)은 상기 제1 방향(x축 방향)으로 연장되는 라인 형태일 수 있다. 상기 제1 방향(x축 방향)으로 연장된 라인 형태의 최상부의 절연막 및 게이트 전극(220U, 210U)은 상기 기판(100) 상에 복수개 제공될 수 있다.
서로 인접하고 제1 방향으로 연장되는 라인 형태의 최상부의 절연막 및 게이트 전극(220U, 210U)들 사이에는 분리 패턴(250)이 제공될 수 있다. 상기 분리 패턴(250)에 의해 서로 인접하고 제1 방향으로 연장되는 라인 형태의 최상부의 게이트 전극(210U)들은 전기적으로 서로 절연될 수 있다. 상기 분리 패턴(250)은 상기 최상부의 게이트 전극(210U) 바로 아래에 위치한 절연막(220) 상에 배치될 수 있다. 상기 분리 패턴(250)은 상기 최상부의 절연막 및 게이트 전극(220U, 210U)을 따라서 상기 제1 방향(x축 방향)으로 연장될 수 있다. 상기 분리 패턴(250)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 분리 패턴(250)은 실리콘 산화물을 포함할 수 있다.
상기 절연막들(220, 220U)는 산화물을 포함할 수 있다. 예를 들어, 상기 절연막들(220, 220U)는 실리콘 산화물을 포함할 수 있다. 상기 게이트 전극들(210L, 210, 210U)은 도전물질을 포함할 수 있다. 예를 들어, 상기 게이트 전극들(210L, 210, 210U)은 금속(예를 들어, 텅스텐, 알루미늄, 티타늄, 탄탈륨 등), 도전성 금속 질화물(예를 들어, 질화 티타늄, 질화 탄탈륨 등), 및 도핑된 반도체 물질(예를 들어, 도핑된 실리콘, 도핑된 게르마늄, 도핑된 실리콘 게르마늄 등) 중에서 적어도 어느 하나를 포함할 수 있다.
교대로 그리고 반복적으로 적층된 게이트 전극들(210L, 210, 210U) 및 절연막들(220, 220U)을 관통하는 반도체 기둥(246)이 제공될 수 있다. 상기 반도체 기중(246)은 상기 최상부의 절연막 및 게이트 전극(220U, 210U)을 관통할 수 있다. 상기 반도체 기둥(246)은 상기 제1 및 제2 방향에 수직한 제3 방향(z축 방향)으로 연장될 수 있다. 상기 제3 방향(z축 방향)은 상기 기판(200)에 수직한 방향일 수 있다. 상기 반도체 기둥(246)의 일단은 상기 기판(200)의 상부면과 접촉할 수 있다. 상기 반도체 기둥(246)의 윗부분 내에 드레인 영역(D)이 배치될 수 있다. 상기 드레인 영역(D)은 제2 타입의 도펀트로 도핑된 영역일 수 있다. 상기 반도체 기둥(246)은 단결정 반도체 또는 다결정 반도체 일 수 있다.
상기 반도체 기둥(246)은 상기 기판(200) 상에 복수로 제공될 수 있다. 상기 반도체 기둥들(246)은 상기 제1 방향 및 제2 방향을 따라 2차원적으로 배열된다. 상기 제2 방향(y축 방향)으로 배열된 상기 반도체 기둥들(246) 사이에 상기 분리 패턴(250)이 제공될 수 있다.
상기 각 반도체 기둥(246), 상기 각 반도체 기둥(246)을 둘러싸는 상기 게이트 전극들(210L, 210, 210U), 및 상기 각 반도체 기둥(246)과 상기 게이트 전극들(210L, 210, 210U) 사이에 개재된 정보 저장막(230)은 하나의 수직형 셀 스트링에 포함된다. 상기 수직형 셀 스트링은 서로 직렬로 연결되고 적층된 하부 선택 트랜지스터, 복수의 메모리 셀들 및 상부 선택 트랜지스터를 포함할 수 있다. 상기 게이트 전극들(210L, 210, 210U) 중에서 최하부의 게이트 전극(210L)은 상기 하부 선택 트랜지스터의 게이트에 해당하고, 최상부의 게이트 전극(210U)은 상기 상부 선택 트랜지스터의 게이트에 해당한다. 상기 최하부 및 최상부의 게이트 전극들(210L, 210U) 사이의 게이트 전극들(210)은 상기 메모리 셀들의 게이트들에 각각 해당한다.
상기 기판(200)은 상부면 아래에 배치된 공통 소오스 영역을 포함할 수 있다. 상기 공통 소오스 영역은 평판 형태일 수 있다. 상기 공통 소오스 영역은 제2 타입의 도펀트로 도핑된 영역일 수 있다. 상기 최하부의 게이트 전극(210L)은 상기 공통 소오스 영역과 상기 반도체 기둥(246) 사이의 전기적 연결을 제어할 수 있다.
비트 라인(BL)이 상기 드레인 영역(D)과 전기적으로 접속된다. 상기 최상부의 게이트 전극들(210U)은 상기 비트 라인(BL)과 상기 수직형 셀 스트링 사이의 전기적 연결을 제어할 수 있다. 상기 비트 라인(BL)은 상기 제2 방향(y축 방향)으로 연장된다. 즉, 상기 비트 라인(BL)은 상기 최상부의 게이트 전극들(210U)을 가로지른다. 상기 기판(200) 상부에 복수의 상기 비트 라인들(BL)이 배치될 수 있다. 상기 비트라인들(BL)은 서로 평행할 수 있다. 하나의 상기 비트 라인(BL)은 상기 제2 방향(y축 방향)으로 배열된 하나의 행을 이루는 복수의 반도체 기둥들(246)에 각각 형성된 복수의 상기 드레인 영역들(D)과 전기적으로 각각 접속될 수 있다. 상기 비트 라인(BL)은 상기 드레인 영역(D)과 직접 연결될 수 있다. 이와는 다르게, 상기 비트 라인(BL)은 상기 최상부의 절연 패턴(220U) 및 분리 패턴(250) 상에 배치된 층간 유전막 상에 배치될 수도 있다. 이 경우에, 상기 비트 라인(BL)은 상기 층간 유전막을 관통하는 콘택 플러그를 경유하여 상기 드레인 영역(D)과 전기적으로 접속될 수 있다.
상기 게이트 전극(210) 및 반도체 기둥(246) 사이에 위치한 정보 저장막(230)은 상기 메모리 셀의 데이터 저장 요소에 해당한다. 상기 최하부의 게이트 전극(210L) 및 반도체 기둥(246) 사이의 정보 저장막(230)은 상기 하부 선택 트랜지스터의 게이트 절연막에 포함될 수 있으며, 상기 최상부의 게이트 전극(210U) 및 반도체 기둥(246) 사이의 정보 저장막(230)은 상기 상부 선택 트랜지스터의 게이트 절연막에 포함될 수 있다.
상기 정보 저장막(230)은 상기 반도체 기둥(246)과 접촉하는 터널 절연막(도 7의 233), 상기 터널 절연막(도 7의 233)과 상기 게이트 전극(210) 사이에 개재된 전하 저장막(도 7의 232), 및 상기 전하 저장막(도 7의 232)과 상기 게이트 전극(210) 사이에 개재된 블로킹막(도 7의 231)을 포함할 수 있다.
상술된 일 및 다른 실시 예들에 따른 반도체 소자들은 다양한 형태들의 반도체 패키지(semiconductor package)에 구현될 수 있다. 예를 들면, 본 발명의 실시 예들에 따른 반도체 소자들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등의 방식으로 패키징될 수 있다. 본 발명의 실시 예들에 따른 반도체 소자들이 실장된 패키지는 상기 반도체 소자를 제어하는 컨트롤러 및/또는 논리 소자등을 더 포함할 수도 있다.
*도 9는 본 발명의 기술적 사상에 기초한 반도체 소자를 포함하는 전자 시스템의 일 예를 간략히 도시한 블록도이다.
도 9 를 참조하면, 본 발명의 실시 예들에 따른 전자 시스템(1100)은 컨트롤러(1110), 입출력 장치(1120, I/O), 기억 장치(1130, memory device), 인터페이스(1140) 및 버스(1150, bus)를 포함할 수 있다. 상기 컨트롤러(1110), 입출력 장치(1120), 기억 장치(1130) 및/또는 인터페이스(1140)는 상기 버스(1150)를 통하여 서로 결합 될 수 있다. 상기 버스(1150)는 데이터들이 이동되는 통로(path)에 해당한다.
상기 컨트롤러(1110)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 상기 입출력 장치(1120)는 키패드(keypad), 키보드 및 디스플레이 장치등을 포함할 수 있다. 상기 기억 장치(1130)는 데이터 및/또는 명령어등을 저장할 수 있다. 상기 기억 장치(1130)는 상술된 일 및 다른 실시 예들에 개시된 반도체 소자들 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 기억 장치(1130)는 다른 형태의 반도체 메모리 장치(ex, 디램 장치 및/또는 에스램 장치등)를 더 포함할 수 있다. 상기 인터페이스(1140)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 상기 인터페이스(1140)는 유선 또는 무선 형태일 수 있다. 예컨대, 상기 인터페이스(1140)는 안테나 또는 유무선 트랜시버등을 포함할 수 있다. 도시하지 않았지만, 상기 전자 시스템(1100)은 상기 컨트롤러(1110)의 동작을 향상시키기 위한 동작 메모리로서, 고속의 디램 및/또는 에스램등을 더 포함할 수도 있다.
상기 전자 시스템(1100)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
도 10 은 본 발명의 기술적 사상에 기초한 반도체 소자를 포함하는 메모리 카드의 일 예를 간략히 도시한 블록도이다.
도 10을 참조하면, 본 발명의 실시 예들에 따른 메모리 카드(1200)는 기억 장치(1210)를 포함한다. 상기 기억 장치(1210)는 상술된 일 및 다른 실시 예들에 개시된 반도체 소자들 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 기억 장치(1210)는 다른 형태의 반도체 메모리 장치(ex, 디램 장치 및/또는 에스램 장치등)를 더 포함할 수 있다. 상기 메모리 카드(1200)는 호스트(Host)와 상기 기억 장치(1210) 간의 데이터 교환을 제어하는 메모리 컨트롤러(1220)를 포함할 수 있다.
상기 메모리 컨트롤러(1220)는 메모리 카드의 전반적인 동작을 제어하는 플로세싱 유닛(1222)을 포함할 수 있다. 또한, 상기 메모리 컨트롤러(1220)는 상기 프로세싱 유닛(1222)의 동작 메모리로써 사용되는 에스램(1221, SRAM)을 포함할 수 있다. 이에 더하여, 상기 메모리 컨트롤러(1220)는 호스트 인터페이스(1223), 메모리 인터페이스(1225)를 더 포함할 수 있다. 상기 호스트 인터페이스(1223)는 메모리 카드(1200)와 호스트(Host)간의 데이터 교환 프로토콜을 구비할 수 있다. 상기 메모리 인터페이스(1225)는 상기 메모리 컨트롤러(1220)와 상기 기억 장치(1210)를 접속시킬 수 있다. 더 나아가서, 상기 메모리 컨트롤러(1220)는 에러 정정 블록(1224, Ecc)를 더 포함할 수 있다. 상기 에러 정정 블록(1224)은 상기 기억 장치(1210)로부터 독출된 데이터의 에러를 검출 및 정정할 수 있다. 도시하지 않았지만, 상기 메모리 카드(1200)는 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 롬 장치(ROM device)를 더 포함할 수도 있다. 상기 메모리 카드(1200)는 휴대용 데이터 저장 카드로 사용될 수 있다. 이와는 달리, 상기 메모리 카드(1200)는 컴퓨터시스템의 하드디스크를 대체할 수 있는 고상 디스트(SSD, Solid State Disk)로도 구현될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100, 200: 기판
136, 246: 반도체 기둥
150, 230: 정보 저장막
157L, 157, 157U: 게이트 전극

Claims (10)

  1. 기판 상에 제1 물질막들 및 제2 물질막들을 교대로 그리고 반복적으로 적층시키는 것;
    상기 제1 물질막들 및 상기 제2 물질막들을 관통하는 개구부를 형성하는 것;
    스핀-온(spin-on) 방법을 사용하여 상기 개구부 내에 반도체 용액을 형성하는 것; 및
    상기 반도체 용액을 열처리하는 것을 포함하는 반도체 소자의 제조 방법.
  2. 제1 항에 있어서,
    상기 개구부는 상기 기판의 상부면을 노출시키고,
    상기 열처리에 의하여, 상기 반도체 용액은 상기 기판의 상부면과 접촉하는 고체 상태의 반도체 막으로 변환되는 반도체 소자의 제조 방법.
  3. 제2 항에 있어서,
    상기 고체 상태의 반도체 막은 비정질 상태이고,
    상기 반도체 용액을 열처리한 후, 상기 고체 상태의 반도체 막을 결정화시키는 것을 더 포함하는 반도체 소자의 제조 방법.
  4. 제3 항에 있어서,
    상기 고체 상태의 반도체 막을 결정화시키는 것은,
    상기 고체 상태의 반도체 막에 레이저를 조사하는 것 및 상기 고체 상태의 반도체 막에 열을 공급하는 것 중에서 적어도 어느 하나를 포함하되,
    상기 결정화의 공정 온도는 상기 반도체 용액을 열처리하는 공정 온도보다 높은 반도체 소자의 제조 방법.
  5. 제1 항에 있어서,
    상기 반도체 용액을 형성하기 전, 상기 개구부의 일부를 채우는 보조 반도체막을 형성하는 것을 더 포함하는 반도체 소자의 제조 방법.
  6. 제5 항에 있어서,
    상기 열처리에 의하여 상기 반도체 용액은 고체 상태의 반도체 막으로 변환되고, 상기 고체 상태의 반도체 막 및 보조 반도체막은 비정질 상태이되,
    상기 반도체 용액을 열처리한 후, 상기 보조 반도체막 및 고체 상태의 반도체 막을 결정화시키는 것을 더 포함하는 반도체 소자의 제조 방법.
  7. 제5 항에 있어서,
    상기 보조 반도체막은 상기 개구부의 측벽 및 바닥면을 따라 콘포말하게 형성되고, 상기 보조 반도체막의 두께는 상기 개구부의 폭의 1/2 보다 작은 반도체 소자의 제조 방법.
  8. 제5 항에 있어서,
    상기 보조 반도체막을 형성하는 것은,
    상기 개구부 내에 예비 보조 반도체막을 형성하되, 상기 예비 보조 반도체막의 두께는 상기 개구부의 폭의 1/2과 같거나 크게 형성하는 것; 및
    상기 예비 보조 반도체막을 리세스하여 보조 반도체막을 형성하되, 상기 보조 반도체막의 상면 전체는 상기 개구부의 최상단보다 낮은 반도체 소자의 제조 방법.
  9. 제8 항에 있어서,
    상기 보조 반조체막의 상부면의 중앙부는 상기 보조 반도체막의 상기 상부면의 가장자리보다 낮은 반도체 소자의 제조 방법.
  10. 제1 항에 있어서,
    상기 개구부 내에 반도체 용액을 형성하는 것은,
    상기 개구부를 완전히 채우고, 상기 제1 물질막들 및 상기 제2 물질막들 중 최상부 물질막의 상부면을 덮도록 상기 반도체 용액을 형성하는 것을 포함하는 반도체 소자의 제조 방법.
KR1020100096497A 2010-02-19 2010-10-04 반도체 소자의 제조 방법 KR20110095799A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/030,454 US8445317B2 (en) 2010-02-19 2011-02-18 Methods of fabricating semiconductor devices

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100015314 2010-02-19
KR20100015314 2010-02-19

Publications (1)

Publication Number Publication Date
KR20110095799A true KR20110095799A (ko) 2011-08-25

Family

ID=44931365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100096497A KR20110095799A (ko) 2010-02-19 2010-10-04 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20110095799A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200008839A (ko) * 2018-07-17 2020-01-29 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200008839A (ko) * 2018-07-17 2020-01-29 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
KR101584113B1 (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
US9111799B2 (en) Semiconductor device with a pick-up region
KR102154784B1 (ko) 반도체 장치 및 그 제조방법
US9559111B2 (en) Three-dimensional semiconductor memory device
US8592912B2 (en) Semiconductor device and method of fabricating the same
KR101807254B1 (ko) 반도체 기억 소자의 형성 방법
KR102234799B1 (ko) 반도체 장치
KR101842900B1 (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
KR102190350B1 (ko) 반도체 메모리 장치 및 그 제조 방법
KR102081195B1 (ko) 반도체 장치 및 이의 제조 방법
KR102269422B1 (ko) 반도체 장치
KR101719217B1 (ko) 3차원 반도체 장치 및 그 제조 방법
KR102571561B1 (ko) 3차원 반도체 소자
KR101763420B1 (ko) 3차원 반도체 기억 소자 및 그 제조 방법
US8592873B2 (en) Semiconductor memory devices and methods of forming the same
KR101933665B1 (ko) 3차원 반도체 메모리 장치의 제조 방법
KR20140024632A (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
KR20120029889A (ko) 3차원 반도체 장치
KR20120002832A (ko) 반도체 메모리 소자 및 그의 형성방법
KR20110086405A (ko) 3차원 반도체 장치 및 그 제조 방법
KR102082321B1 (ko) 반도체 장치 및 그 제조방법
KR102031179B1 (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
US8445317B2 (en) Methods of fabricating semiconductor devices
KR20130130480A (ko) 3차원 반도체 메모리 장치 및 그 형성 방법
KR101652878B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid