KR20110088932A - 단층 보드온칩 패키지 기판 및 그 제조방법 - Google Patents

단층 보드온칩 패키지 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20110088932A
KR20110088932A KR1020100008674A KR20100008674A KR20110088932A KR 20110088932 A KR20110088932 A KR 20110088932A KR 1020100008674 A KR1020100008674 A KR 1020100008674A KR 20100008674 A KR20100008674 A KR 20100008674A KR 20110088932 A KR20110088932 A KR 20110088932A
Authority
KR
South Korea
Prior art keywords
solder ball
wire bonding
pair
layer
pad
Prior art date
Application number
KR1020100008674A
Other languages
English (en)
Other versions
KR101099688B1 (ko
Inventor
황미선
강명삼
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100008674A priority Critical patent/KR101099688B1/ko
Priority to US12/821,621 priority patent/US20110186997A1/en
Priority to JP2010149378A priority patent/JP2011159944A/ja
Publication of KR20110088932A publication Critical patent/KR20110088932A/ko
Application granted granted Critical
Publication of KR101099688B1 publication Critical patent/KR101099688B1/ko
Priority to US13/472,317 priority patent/US20120225521A1/en
Priority to JP2012126061A priority patent/JP2012195603A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

단층 보드온칩 패키지 기판 및 그 제조방법이 개시된다. 상기 단층 보드온칩 패키지 기판은, 윈도우가 천공된 절연체; 상기 절연체의 일면에 매립되는 배선과, 와이어본딩 패드, 및 솔더볼 패드; 상기 배선을 커버하되, 상기 와이어본딩 패드 및 솔더볼 패드의 적어도 일부는 개방되도록 상기 절연체의 일면에 마련되는 솔더레지스트층을 포함한다.

Description

단층 보드온칩 패키지 기판 및 그 제조방법{Board on chip package substrate and manufacturing method thereof}
본 발명은 단층 보드온칩 패키지 기판 및 그 제조방법에 관한 것이다.
최근의 전자 기기는 종래에 비하여 소형화되어 가고 있으며, 이를 위하여 더욱 소형이고 고성능인 반도체 칩 패키지가 요구되고 있다. 이러한 추세에 따라 반도체 칩 패키지는 주로 패키지 내에 복수개의 반도체 칩을 상하로 적층하거나 또는 평면상에 배열된 형태로 내장하는 멀티칩 패키지, 또는 기판에 직접 반도체 칩을 부착하고 이를 밀봉하여 크기를 감소시킨 보드온칩 패키지 등이 사용되고 있다.
보드온칩(BOC: Board on Chip, 이하 '보드온칩'이라고 한다)은 반도체를 리드프레임을 통해 기판에 장착하는 기존방식과 달리, 베어 다이 자체를 기판에 직접 실장함으로써 D램 고속화에 따른 열적, 전기적 성능 손실을 최소화 할 수 있어 DDR2 등 D램 고속화에 적합한 차세대 고속 반도체용 기판으로 주목 받고 있다. 현재 D램의 용량은 128MB, 256MB, 512MB, 1GB, 2GB 등으로 빠르게 용량이 증가하고 있으며 이에 대응하기 위해서는 기판의 두께 감소를 통해 전기적 손실을 최소화 하고 제품의 신뢰성을 확보하여야 한다. 기존에 제작되고 있는 보드온칩 패키지는 기판 중앙에 반도체 칩을 연결하기 위한 홀이 존재하며 이러한 홀에 의해 와이어본딩이 구현되는 구조를 갖는다.
이러한 보드온칩 패키지에 있어서도 고집적화를 위한 입출력 단자의 증가가 문제되고 있으며, 인쇄회로기판을 제조하는 데에 소요되는 비용을 절감하기 위한 방안이 강구되고 있다.
본 발명은 패드 간의 피치가 미세화 되어 입출력 단자가 증가될 수 있는 고밀도 단층 보드온칩 패키지 기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 윈도우가 천공된 절연체; 상기 절연체의 일면에 매립되는 배선과, 와이어본딩 패드, 및 솔더볼 패드; 상기 배선을 커버하되, 상기 와이어본딩 패드 및 솔더볼 패드의 적어도 일부는 개방되도록 상기 절연체의 일면에 마련되는 솔더레지스트층을 포함하는 단층 보드온칩 패키지 기판이 제공된다.
한편, 상기 절연체의 타면에 안착되는 반도체 소자; 상기 윈도우를 통해 상기 반도체 소자와 상기 와이어본딩 패드를 전기적으로 연결하는 와이어; 상기 와이어 및 상기 와이어본딩 패드를 커버하는 인캡슐레이션부; 및 상기 솔더볼 패드에 결합되는 솔더볼을 더 포함할 수 있다.
본 발명의 다른 측면에 따르면, 접착층의 양면에 캐리어가 각각 적층된 자재를 준비하는 단계; 상기 한 쌍의 캐리어 각각의 표면에 배선과, 와이어본딩 패드, 및 솔더볼 패드를 형성하는 단계; 상기 한 쌍의 캐리어를 상기 접착층으로부터 분리하는 단계; 상기 한 쌍의 캐리어 사이에, 한 쌍의 절연체 및 상기 한 쌍의 절연체 사이에 위치하는 이형층을 배치하여 압착하는 단계 - 이 때, 상기 각각의 캐리어에 형성된 배선과, 와이어본딩 패드, 및 솔더볼 패드는 상기 각각의 절연체의 일면에 매립됨 -; 상기 배선과, 와이어본딩 패드, 및 솔더볼 패드의 일면이 노출되도록, 상기 캐리어를 제거하는 단계; 상기 캐리어가 제거된 상기 절연체 각각의 표면 전체에 솔더레지스트막을 코팅하는 단계; 상기 와이어본딩 패드 및 솔더볼 패드의 적어도 일부가 개방되도록, 상기 솔더레지스트막을 패터닝하여 솔더레지스트층을 형성하는 단계; 상기 한 쌍의 절연체를 상기 이형층으로부터 분리하는 단계; 및 상기 분리된 절연체에 윈도우를 천공하는 단계를 포함하는 단층 보드온칩 패키지 기판 제조방법이 제공된다.
본 발명의 또 다른 측면에 따르면, 접착층의 양면에 각각 연성 절연층 및 금속층이 순차로 적층된 자재를 준비하는 단계; 상기 한 쌍의 금속층의 표면에 패터닝된 에칭레지스트를 형성하는 단계; 상기 한 쌍의 금속층을 선택적으로 에칭하여 상기 연성 절연층의 표면에 배선과, 와이어본딩 패드, 및 솔더볼 패드를 형성하는 단계; 상기 한 쌍의 연성 절연층을 상기 접착층으로부터 분리하는 단계; 상기 한 쌍의 연성 절연층 사이에, 한 쌍의 절연체 및 상기 한 쌍의 절연체 사이에 위치하는 이형층을 배치하여 압착하는 단계 - 이 때, 상기 각각의 연성 절연층에 형성된 배선과, 와이어본딩 패드, 및 솔더볼 패드는 상기 각각의 절연체의 일면에 매립됨 -; 상기 와이어본딩 패드 및 솔더볼 패드의 적어도 일부가 개방되도록, 상기 연성 절연층을 패터닝하여 솔더레지스트층을 형성하는 단계; 상기 한 쌍의 절연체를 상기 이형층으로부터 분리하는 단계; 및 상기 분리된 절연체에 윈도우를 천공하는 단계를 포함하는 단층 보드온칩 패키지 기판 제조방법이 제공된다.
한편, 상기 절연체의 타면에 반도체 소자를 안착시키는 단계; 와이어를 이용하여 상기 윈도우를 통해 상기 반도체 소자와 상기 와이어본딩 패드를 전기적으로 연결하는 단계; 및 상기 솔더볼 패드에 솔더볼을 결합하는 단계를 더 포함할 수 있다.
또한, 솔더레지스트를 형성하는 단계 이후에, 상기 와이어본딩 패드 및 솔더볼 패드의 개방된 부분에 표면처리층을 형성하는 단계를 더 포함할 수도 있다.
본 발명의 바람직한 실시예에 따르면, 패드 간의 피치가 미세화 되어 입출력 단자가 증가될 수 있는 고밀도 단층 보드온칩 패키지 기판을 제공할 수 있다.
도 1 및 도 2는 본 발명의 일 측면에 따른 단층 보드온칩 패키지 기판을 나타내는 단면도.
도 3 내지 도 11은 본 발명의 다른 측면에 따른 단층 보드온칩 패키지 기판 제조방법의 일 실시예를 나타내는 도면.
도 12 내지 도 20은 본 발명의 다른 측면에 따른 단층 보드온칩 패키지 기판 제조방법의 다른 실시예를 나타내는 도면.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
이하, 본 발명에 따른 단층 보드온칩 패키지 기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 단층 보드온칩 패키지 기판을 나타내는 단면도이다. 본 발명의 일 실시예에 따른 단층 보드온칩 패키지 기판에 따르면, 윈도우(12)가 천공된 절연체(10)의 일면에 배선(24)과, 와이어본딩 패드(26), 및 솔더볼 패드(22)가 매립된다. 본 실시예에 따르면, 배선(24)과, 와이어본딩 패드(26), 및 솔더볼 패드(22) 등이 모두 절연체(10)에 매립되는 구조를 갖기 때문에, 배선(24) 및 각종 패드들(22, 26) 사이의 피치를 줄일 수 있음은 물론, 배선(24) 및 패드들(22, 26)의 폭을 줄일 수도 있어, 제품의 고밀도화에 매우 유리한 장점이 있다.
이 때, 배선(24)과, 와이어본딩 패드(26), 및 솔더볼 패드(22)가 매립된 절연체(10)의 표면에는 솔더레지스트층(30)이 형성된다. 이러한 솔더레지스트층(30)은 배선(24)을 커버하여 외부로부터 보호하며, 상기 와이어본딩 패드(26) 및 솔더볼 패드(22)의 적어도 일부는 개방시킨다.
와이어본딩 패드(26)는 절연체(10)의 타면(도 1을 기준으로 하면)에 안착되는 반도체 소자(90)와의 접속을 위한 부분이다. 보다 구체적으로, 절연체(10)의 타면에 반도체 소자(90)가 안착되면, 와이어가 윈도우(12)를 통해 반도체 소자(90)와 와이어본딩 패드(26)를 전기적으로 연결하게 되는 것이다. 이 때, 와이어(94) 및 상기 와이어본딩 패드(26)는 인캡슐레이션부(96)에 의해 커버되어 외부로부터 보호될 수 있게 된다.
솔더볼 패드(22)는 솔더볼(98)이 결합되는 부분이다. 솔더볼 패드(22)에 결합되는 솔더볼(98)은 메인보드(미도시) 등과 같은 외부 장치와 접속될 수 있으며, 그 결과 본 실시예에 따른 단층 보드온칩 패키지 기판의 신호 입출력이 구현될 수 있게 된다.
이상에서는 본 발명의 일 실시예에 따른 단층 보드온칩 패키지 기판의 구조에 대해 설명하였으며, 이하에서는 상기와 같은 구조의 단층 보드온칩 패키지 기판을 제조하는 방법에 대해 설명하도록 한다. 제조방법을 설명함에 있어, 구조적인 특징들에 대한 설명은 전술한 바와 같으므로, 구체적인 설명은 생략하도록 한다.
<실시예 1>
도 3 내지 도 11은 본 발명의 일 실시예에 따른 단층 보드온칩 패키지 기판 제조방법의 각 공정을 나타내는 도면이다.
먼저, 접착층(50)의 양면에 캐리어(60)가 각각 적층된 자재를 준비한 뒤, 상기 한 쌍의 캐리어(60) 각각의 표면에 배선(24)과, 와이어본딩 패드(26), 및 솔더볼 패드(22)를 형성한다(도 3 참조). 캐리어(60)는 구리와 같은 금속재질로 이루어질 수 있으며, 배선(24)과, 와이어본딩 패드(26), 및 솔더볼 패드(22)를 형성하기 위하여, 금속재질의 캐리어(60) 표면에 무전해 도금을 이용한 시드층(62)을 형성한 다음, 전해도금을 수행하는 방법을 이용할 수 있다.
한편, 도 3에 도시된 바와 같이 접착층(50)의 양면에 각각 캐리어(60)가 적층된 자재를 이용하게 되면, 한 번의 공정으로 두 개의 제품을 제조할 수 있게 되어 생산수율이 향상되는 효과를 기대할 수 있게 된다.
그리고 나서, 한 쌍의 캐리어(60)를 상기 접착층(50)으로부터 분리한다(도 4 참조). 접착층(50)이 열가소성 재질로 이루어지는 경우, 분리 이전에 소정의 열을 가함으로써 접착층(50)의 접착력을 약화시켜 캐리어(60)의 분리가 보다 수월하게 수행되도록 할 수도 있을 것이다.
그리고 나서, 도 5에 도시된 바와 같이, 상기 한 쌍의 캐리어(60) 사이에, 한 쌍의 절연체(10) 및 상기 한 쌍의 절연체(10) 사이에 위치하는 이형층(40)을 배치하여 압착한다. 즉, 앞선 공정을 거쳐 동시에 제조된 배선(24) 및 패드들(22, 26)이 서로 마주보도록 한 쌍의 캐리어(60)를 배치한 뒤, 그 사이에 한 쌍의 절연체(10)를 위치시키고, 절연체(10)들 사이에 다시 이형층(40)을 위치시키는 것이다. 이렇게 각종 자재들을 배치한 뒤 압착하게 되면, 각각의 캐리어(60)에 형성된 배선(24)과, 와이어본딩 패드(26), 및 솔더볼 패드(22)는 각각의 절연체(10)의 일면에 매립된다(도 5 참조). 한편, 이형층(40)으로는 테프론 등과 같이 이형성이 뛰어난 재료를 이용할 수 있다.
이렇게 이형층(40)의 양면에 대해 압착 공정을 진행하게 되면, 한 번의 공정으로 두 개의 제품을 제조할 수 있게 되어 생산수율이 향상되는 효과를 기대할 수 있게 된다.
그리고 나서, 캐리어(60)를 제거하게 되면, 도 6에 도시된 바와 같이, 상기 배선(24)과, 와이어본딩 패드(26), 및 솔더볼 패드(22)의 일면이 노출된다.
다음으로, 도 7에 도시된 바와 같이, 캐리어(60)가 제거된 절연체(10) 각각의 표면 전체에 솔더레지스트막(32)을 코팅한다. 이 때, 솔더레지스트막(32)은 잉크 상태의 재료를 절연체(10)의 전면에 도포하는 방법을 통해 코팅될 수도 있고, 필름 타입의 재료를 부착하는 방법을 통해 코팅될 수도 있을 것이다.
다음으로, 와이어본딩 패드(26) 및 솔더볼 패드(22)의 적어도 일부가 개방되도록, 솔더레지스트막(32)을 패터닝하여 솔더레지스트층(30)을 형성한다(도 8 참조). 이를 위해, 부분적인 노광 및 현상 공정을 포함하는 포토리소그래피 공정을 이용할 수 있다.
이렇게 솔더레지스트층(30)을 형성한 뒤에, 와이어본딩 패드(26) 및 솔더볼 패드(22)의 개방된 부분에 니켈 도금층(23) 및 금 도금층(25)과 같은 표면처리층을 형성하는 공정을 수행할 수도 있다. 이러한 표면처리층(23, 25)은 와이어본딩 패드(26) 및 솔더볼 패드(22)의 산화를 방지하는 기능을 수행할 수 있다.
이 후, 한 쌍의 절연체(10)를 상기 이형층(40)으로부터 분리한 뒤(도 9 참조), 분리된 절연체(10)에 윈도우(12)를 천공한다(도 10 참조). 윈도우(12)를 천공하기 위하여 라우터비트 등과 같은 장비를 이용할 수 있으며, 이 밖의 다른 장비를 이용할 수도 있음은 물론이다.
그리고 나서, 도 11에 도시된 바와 같이, 솔더볼 패드(22)에 솔더볼(98)을 결합하고, 접착제(92)를 이용하여 절연체(10)의 타면에 반도체 소자(90)를 부착한 다음, 금과 같은 금속 재질의 와이어(94)를 이용하여 윈도우(12)를 통하여 반도체 소자(90)와 와이어본딩 패드(26)를 와이어본딩 함으로써, 보드온칩 패키지를 구현할 수 있다.
이 때, 와이어(94) 및 상기 와이어본딩 패드(26)를 외부로부터 보호하기 위하여 인캡슐레이션부(96)를 형성하는 공정이 수행된다.
<실시예 2>
도 12 내지 도 20은 본 발명의 다른 실시예에 따른 단층 보드온칩 패키지 기판 제조방법의 각 공정을 나타내는 도면이다.
먼저, 도 12에 도시된 바와 같이, 접착층(72)의 양면에 각각 폴리이미드(PI)와 같은 연성 절연층(74) 및 금속층(76)이 순차로 적층된 자재를 준비한다. 즉, 접착층(72)의 양면에 각각 단면 FCCL(74, 76)이 적층된 구조의 자재를 준비하는 것이다.
그리고 나서, 도 13에 도시된 바와 같이, 한 쌍의 금속층(76)의 표면에 패터닝된 에칭레지스트(78)를 형성한다. 에칭레지스트(78)는 형성하고자 하는 배선(24)과 와이어본딩 패드(26) 및 솔더볼 패드(22)의 위치에 맞게 패터닝된다.
다음으로, 에칭액을 이용하여 한 쌍의 금속층(76)을 선택적으로 에칭한다. 그 결과, 도 14에 도시된 바와 같이, 연성 절연층(74)의 표면에 배선(24)과, 와이어본딩 패드(26), 및 솔더볼 패드(22)가 형성된다.
다음으로, 도 15에 도시된 바와 같이, 한 쌍의 연성 절연층(74)을 접착층(72)으로부터 분리한다.
그리고 나서, 도 16에 도시된 바와 같이, 한 쌍의 연성 절연층(74) 사이에, 한 쌍의 절연체(10) 및 상기 한 쌍의 절연체(10) 사이에 위치하는 이형층(40)을 배치하여 압착한다. 즉, 앞선 공정을 거쳐 동시에 제조된 배선(24) 및 패드들(22, 26)이 서로 마주보도록 한 쌍의 연성 절연층(74)을 배치한 뒤, 그 사이에 한 쌍의 절연체(10)를 위치시키고, 절연체(10)들 사이에 다시 이형층(40)을 위치시키는 것이다. 이렇게 각종 자재들을 배치한 뒤 압착하게 되면, 각각의 연성 절연층(74)의 표면에 형성된 배선(24)과, 와이어본딩 패드(26), 및 솔더볼 패드(22)는 각각의 절연체(10)의 일면에 매립된다(도 15 참조). 한편, 이형층(40)으로는 테프론 등과 같이 이형성이 뛰어난 재료를 이용할 수 있다.
이렇게 이형층(40)의 양면에 대해 압착 공정을 진행하게 되면, 한 번의 공정으로 두 개의 제품을 제조할 수 있게 되어 생산수율이 향상되는 효과를 기대할 수 있게 된다.
다음으로, 와이어본딩 패드(26) 및 솔더볼 패드(22)의 적어도 일부가 개방되도록, 연성 절연층(74)을 패터닝하여 솔더레지스트층(30)을 형성한다(도 17 참조). 즉, 배선(24)과 패드들(22, 26)의 지지체 기능을 수행하던 연성 절연층(74)을 솔더레지스트층(30)으로 활용하는 것이다.
이렇게 솔더레지스트층(30)을 형성한 뒤에, 와이어본딩 패드(26) 및 솔더볼 패드(22)의 개방된 부분에 니켈 도금층(23) 및 금 도금층(25)과 같은 표면처리층을 형성하는 공정을 수행할 수도 있다. 이러한 표면처리층(23, 25)은 와이어본딩 패드(26) 및 솔더볼 패드(22)의 산화를 방지하는 기능을 수행할 수 있다.
이 후, 한 쌍의 절연체(10)를 이형층(40)으로부터 분리한 뒤(도 18 참조), 분리된 절연체(10)에 윈도우(12)를 천공한다(도 19 참조). 윈도우(12)를 천공하기 위하여 라우터비트 등과 같은 장비를 이용할 수 있으며, 이 밖의 다른 장비를 이용할 수도 있음은 물론이다.
그리고 나서, 도 20에 도시된 바와 같이, 솔더볼 패드(22)에 솔더볼(98)을 결합하고, 접착제(92)를 이용하여 절연체(10)의 타면에 반도체 소자(90)를 부착한 다음, 금과 같은 금속 재질의 와이어(94)를 이용하여 윈도우(12)를 통하여 반도체 소자(90)와 와이어본딩 패드(26)를 와이어본딩 함으로써, 보드온칩 패키지를 구현할 수 있다.
이 때, 와이어(94) 및 상기 와이어본딩 패드(26)를 외부로부터 보호하기 위하여 인캡슐레이션부(96)를 형성하는 공정이 수행된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
10: 절연체 12: 윈도우
22: 솔더볼 패드 24: 배선
26: 와이어본딩 패드 30: 솔더레지스트층
40: 이형층 50: 접착층
60: 캐리어 90: 반도체 소자

Claims (8)

  1. 윈도우가 천공된 절연체;
    상기 절연체의 일면에 매립되는 배선과, 와이어본딩 패드, 및 솔더볼 패드;
    상기 배선을 커버하되, 상기 와이어본딩 패드 및 솔더볼 패드의 적어도 일부는 개방되도록 상기 절연체의 일면에 마련되는 솔더레지스트층을 포함하는 단층 보드온칩 패키지 기판.
  2. 제1항에 있어서,
    상기 절연체의 타면에 안착되는 반도체 소자;
    상기 윈도우를 통해 상기 반도체 소자와 상기 와이어본딩 패드를 전기적으로 연결하는 와이어;
    상기 와이어 및 상기 와이어본딩 패드를 커버하는 인캡슐레이션부; 및
    상기 솔더볼 패드에 결합되는 솔더볼을 더 포함하는 단층 보드온칩 패키지 기판.
  3. 접착층의 양면에 캐리어가 각각 적층된 자재를 준비하는 단계;
    상기 한 쌍의 캐리어 각각의 표면에 배선과, 와이어본딩 패드, 및 솔더볼 패드를 형성하는 단계;
    상기 한 쌍의 캐리어를 상기 접착층으로부터 분리하는 단계;
    상기 한 쌍의 캐리어 사이에, 한 쌍의 절연체 및 상기 한 쌍의 절연체 사이에 위치하는 이형층을 배치하여 압착하는 단계 - 이 때, 상기 각각의 캐리어에 형성된 배선과, 와이어본딩 패드, 및 솔더볼 패드는 상기 각각의 절연체의 일면에 매립됨 -;
    상기 배선과, 와이어본딩 패드, 및 솔더볼 패드의 일면이 노출되도록, 상기 캐리어를 제거하는 단계;
    상기 캐리어가 제거된 상기 절연체 각각의 표면 전체에 솔더레지스트막을 코팅하는 단계;
    상기 와이어본딩 패드 및 솔더볼 패드의 적어도 일부가 개방되도록, 상기 솔더레지스트막을 패터닝하여 솔더레지스트층을 형성하는 단계;
    상기 한 쌍의 절연체를 상기 이형층으로부터 분리하는 단계; 및
    상기 분리된 절연체에 윈도우를 천공하는 단계를 포함하는 단층 보드온칩 패키지 기판 제조방법.
  4. 제3항에 있어서,
    상기 절연체의 타면에 반도체 소자를 안착시키는 단계;
    와이어를 이용하여 상기 윈도우를 통해 상기 반도체 소자와 상기 와이어본딩 패드를 전기적으로 연결하는 단계; 및
    상기 솔더볼 패드에 솔더볼을 결합하는 단계를 더 포함하는 단층 보드온칩 패키지 기판 제조방법.
  5. 제3항에 있어서,
    솔더레지스트를 형성하는 단계 이후에,
    상기 와이어본딩 패드 및 솔더볼 패드의 개방된 부분에 표면처리층을 형성하는 단계를 더 포함하는 단층 보드온칩 패키지 기판 제조방법.
  6. 접착층의 양면에 각각 연성 절연층 및 금속층이 순차로 적층된 자재를 준비하는 단계;
    상기 한 쌍의 금속층의 표면에 패터닝된 에칭레지스트를 형성하는 단계;
    상기 한 쌍의 금속층을 선택적으로 에칭하여 상기 연성 절연층의 표면에 배선과, 와이어본딩 패드, 및 솔더볼 패드를 형성하는 단계;
    상기 한 쌍의 연성 절연층을 상기 접착층으로부터 분리하는 단계;
    상기 한 쌍의 연성 절연층 사이에, 한 쌍의 절연체 및 상기 한 쌍의 절연체 사이에 위치하는 이형층을 배치하여 압착하는 단계 - 이 때, 상기 각각의 연성 절연층에 형성된 배선과, 와이어본딩 패드, 및 솔더볼 패드는 상기 각각의 절연체의 일면에 매립됨 -;
    상기 와이어본딩 패드 및 솔더볼 패드의 적어도 일부가 개방되도록, 상기 연성 절연층을 패터닝하여 솔더레지스트층을 형성하는 단계;
    상기 한 쌍의 절연체를 상기 이형층으로부터 분리하는 단계; 및
    상기 분리된 절연체에 윈도우를 천공하는 단계를 포함하는 단층 보드온칩 패키지 기판 제조방법.
  7. 제6항에 있어서,
    상기 절연체의 타면에 반도체 소자를 안착시키는 단계;
    와이어를 이용하여 상기 윈도우를 통해 상기 반도체 소자와 상기 와이어본딩 패드를 전기적으로 연결하는 단계; 및
    상기 솔더볼 패드에 솔더볼을 결합하는 단계를 더 포함하는 단층 보드온칩 패키지 기판 제조방법.
  8. 제6항에 있어서,
    솔더레지스트를 형성하는 단계 이후에,
    상기 와이어본딩 패드 및 솔더볼 패드의 개방된 부분에 표면처리층을 형성하는 단계를 더 포함하는 단층 보드온칩 패키지 기판 제조방법.
KR1020100008674A 2010-01-29 2010-01-29 단층 보드온칩 패키지 기판 및 그 제조방법 KR101099688B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100008674A KR101099688B1 (ko) 2010-01-29 2010-01-29 단층 보드온칩 패키지 기판 및 그 제조방법
US12/821,621 US20110186997A1 (en) 2010-01-29 2010-06-23 Board on chip package substrate and manufacturing method thereof
JP2010149378A JP2011159944A (ja) 2010-01-29 2010-06-30 単層ボードオンチップパッケージ基板及びその製造方法
US13/472,317 US20120225521A1 (en) 2010-01-29 2012-05-15 Board on chip package substrate and manufacturing method thereof
JP2012126061A JP2012195603A (ja) 2010-01-29 2012-06-01 単層ボードオンチップパッケージ基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100008674A KR101099688B1 (ko) 2010-01-29 2010-01-29 단층 보드온칩 패키지 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110088932A true KR20110088932A (ko) 2011-08-04
KR101099688B1 KR101099688B1 (ko) 2011-12-28

Family

ID=44340897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100008674A KR101099688B1 (ko) 2010-01-29 2010-01-29 단층 보드온칩 패키지 기판 및 그 제조방법

Country Status (3)

Country Link
US (2) US20110186997A1 (ko)
JP (2) JP2011159944A (ko)
KR (1) KR101099688B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101120903B1 (ko) * 2009-10-28 2012-02-27 삼성전기주식회사 볼 그리드 어레이 기판, 반도체 칩 패키지 및 이들의 제조방법
US20230137998A1 (en) * 2021-11-03 2023-05-04 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing electronic devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3651413B2 (ja) 2001-05-21 2005-05-25 日立電線株式会社 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法
JP3939707B2 (ja) 2004-03-29 2007-07-04 シャープ株式会社 樹脂封止型半導体パッケージおよびその製造方法
JP2007266025A (ja) * 2006-03-27 2007-10-11 Walton Advanced Engineering Inc チップパッケージ構造
KR100871386B1 (ko) * 2007-07-31 2008-12-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법

Also Published As

Publication number Publication date
US20120225521A1 (en) 2012-09-06
US20110186997A1 (en) 2011-08-04
KR101099688B1 (ko) 2011-12-28
JP2011159944A (ja) 2011-08-18
JP2012195603A (ja) 2012-10-11

Similar Documents

Publication Publication Date Title
KR100460063B1 (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
JP4509052B2 (ja) 回路装置
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d&#39;obtenir ce dernier, carte de circuit imprime et equipement electronique
JP2009545180A5 (ko)
TW200839971A (en) Chip package module
KR20090091114A (ko) 고 용량 메모리 카드를 위한 단일층 기판을 형성하는 방법
US8471375B2 (en) High-density fine line structure and method of manufacturing the same
US20130326873A1 (en) Method of fabricating multi-chip stack package structure having inner layer heat-dissipating board
KR101047139B1 (ko) 단층 보드온칩 패키지 기판 및 그 제조방법
KR101099688B1 (ko) 단층 보드온칩 패키지 기판 및 그 제조방법
US11362057B2 (en) Chip package structure and manufacturing method thereof
KR101959395B1 (ko) 반도체 장치 및 그 제조 방법
US20020000656A1 (en) Ball grid array package and a packaging process for same
JP5165729B2 (ja) 半導体装置のチップスケールパッケージおよびその製造方法
CN104112673B (zh) 芯片封装基板及其制作方法
KR20020085102A (ko) 칩 적층형 반도체 패키지
US20090001547A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
KR20040059741A (ko) 반도체용 멀티 칩 모듈의 패키징 방법
TW201203411A (en) Manufacturing method of chip package and chip package manufactured using the same
US20080303150A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
KR100385087B1 (ko) 멀티칩 반도체 모듈 및 그 제조 방법
JP2006108130A (ja) 半導体装置およびその製造方法
KR100533762B1 (ko) 반도체패키지
JP2005175260A (ja) 半導体装置およびその製造方法
JP2008305952A (ja) 高密度細線実装構造及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee