KR20110088496A - 구리 배선 표면 보호액 및 반도체 회로의 제조 방법 - Google Patents

구리 배선 표면 보호액 및 반도체 회로의 제조 방법 Download PDF

Info

Publication number
KR20110088496A
KR20110088496A KR1020117006319A KR20117006319A KR20110088496A KR 20110088496 A KR20110088496 A KR 20110088496A KR 1020117006319 A KR1020117006319 A KR 1020117006319A KR 20117006319 A KR20117006319 A KR 20117006319A KR 20110088496 A KR20110088496 A KR 20110088496A
Authority
KR
South Korea
Prior art keywords
copper wiring
wiring material
copper
evaluation
material surface
Prior art date
Application number
KR1020117006319A
Other languages
English (en)
Other versions
KR101588485B1 (ko
Inventor
겐지 야마다
겐지 시마다
히로시 마츠나가
Original Assignee
미츠비시 가스 가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미츠비시 가스 가가쿠 가부시키가이샤 filed Critical 미츠비시 가스 가가쿠 가부시키가이샤
Publication of KR20110088496A publication Critical patent/KR20110088496A/ko
Application granted granted Critical
Publication of KR101588485B1 publication Critical patent/KR101588485B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

아세틸렌디올에 탄소수 2 또는 3의 옥시알킬렌이 부가되어 이루어지는 아세틸렌디올의 옥시알킬렌 부가물을 함유하는 반도체소자 제조용 구리 배선 재료 표면 보호액을 제공한다. 또, 실리콘 기판 위에 절연막 및/또는 확산방지막을 성막한 후, 스퍼터법에 의해 성막된 구리막, 그 위에 도금법에 의해 구리를 80 중량% 이상 포함하는 구리 배선을 배치한 후, CMP(화학 기계 연마)에 의해 평탄화한 구리 배선을 포함하는 반도체 기판을 형성하는 반도체 회로 소자 제조에 있어서, 구리 배선 재료 표면이 노출된 반도체 기판을 상기 구리 배선 재료 표면 보호액을 이용하여 접액 처리하는 반도체 회로 소자의 제조 방법을 제공한다.

Description

구리 배선 표면 보호액 및 반도체 회로의 제조 방법{COPPER WIRING SURFACE PROTECTIVE LIQUID AND METHOD FOR MANUFACTURING SEMICONDUCTOR CIRCUIT}
본 발명은 반도체 회로 소자 제조 공정이나 환경으로부터 유래하는 오염, 부식, 산화, 이물의 발생으로부터 구리 배선 표면을 보호하여 청정한 구리 배선 표면을 얻기 위한 구리 배선 표면 보호액 및 이것을 이용한 반도체 회로의 제조 방법에 관한 것이다.
종래, 반도체 회로 소자의 제조 방법으로는 일반적으로 리소그래피법이 이용되고 있다. 이 리소그래피법에 의해 반도체 회로 소자를 제조하는 경우, 먼저 실리콘 웨이퍼 등의 반도체 기판 위에 도전용 배선 재료가 되는 금속막 등의 도전 박막층이나 배선간의 절연을 수행하는 목적의 실리콘 산화막 등의 층간절연막을 형성한다. 그 후, 그 표면에 포토레지스트를 균질하게 도포하여 감광층을 설치하고, 이것에 선택적 노광 및 현상 처리를 수행하여 원하는 레지스트 패턴을 형성한다. 그 다음에 이 레지스트 패턴을 마스크로 하여 하층부의 박막에 선택적 에칭 처리를 실시함으로써 상기 박막에 원하는 배선 패턴을 형성하고, 마스크로 이용한 레지스트 패턴을 제거하는 공정을 거쳐 제조된다.
반도체 회로 소자에 있어서는 고집적화가 진행되어 패턴 가공 치수의 미세화가 필요하고 있다. 그에 따라, 상기 선택적 에칭 처리는 에칭 가스를 이용하는 드라이 에칭법이 주류가 되고 있다. 또, 회로 배선이나 전극 재료에는 종래 알루미늄을 주성분으로 하는 합금이 이용되어 왔지만, 고집적화된 반도체 회로 소자의 배선 재료로 이용하기에는 저항이 너무 높아 배선 지연에 의한 회로 응답 속도의 저하, 발열량의 증가, 전류 밀도의 증가에 의한 전자이동(electromigration) 등의 문제가 염려되게 되었다. 이에, 이러한 문제를 회피하기 위하여, 알루미늄을 주성분으로 한 합금보다 전기 저항이 작고 이동(migration) 특성도 뛰어난 구리 혹은 구리를 80 중량% 이상 포함한 구리 합금을 이용한 배선 재료(이하, "구리 배선 재료"라 칭함)의 개발, 이용이 확산되고 있다.
그렇지만, 배선 재료로서 유용한 구리는 상기의 선택적 에칭 처리로 에칭 가스를 이용하는 드라이 에칭법의 적용은 곤란하고, 또 층간절연막 등의 절연 재료와 접하면 그 절연 재료에 구리 배선 재료 중의 구리가 확산하여 그 절연성을 저하시킨다고 하는 문제가 있다. 아울러, 구리 배선 재료는 산화를 받기가 매우 쉽기 때문에 표면이 용이하게 산화물로 되고 말뿐만 아니라, 웨트(wet) 에칭이나, 린스 등을 할 때의 수용액 중에서도 부식하기 쉬운 재료이기 때문에 취급에 주의를 요한다.
구리 및 구리를 80 중량% 이상 포함하는 구리 합금을 배선 재료로 이용하는 경우, 에칭 가스를 이용하는 드라이 에칭법을 사용하지 않는 배선 형성 기술을 이용할 필요가 있다. 이에, 다마신법으로 불리는 층간절연막 중에 배선 형상의 홈을 형성하여 구리 배선 재료 등의 금속을 매립하는 배선 형성 기술이 채용되고 있다.
또, 구리 배선 재료 중의 구리가 절연 재료에 확산하여 그 절연성을 저하시키지 않게 하기 위하여 구리의 확산을 방지하는 막(이하, "확산방지막"이라 칭함)으로 구리 배선을 덮는 등의 처치를 수행할 필요가 있다. 이 확산방지막은 그 기능상 구리 배선 재료와 절연 재료의 사이에 형성된다. 그 형성 방법으로는 원하는 형상으로 형성된 층간절연막 등의 절연 재료에 일반적으로 배리어층, 배리어 메탈로 불리는 확산방지막을 스퍼터법(sputtering)이나 CVD법(Chemical Vapor Deposition: 화학적 기상 성장법) 등의 성막 방법에 의해 형성하여 절연 재료를 덮고 그 위에 구리 배선 재료를 형성하는 방법이나, 구리 배선 재료를 도금법에 의해 반도체 기판 위에 형성한 후, 여분의 구리 배선 재료의 제거 및 구리 배선 표면의 평탄화를 위하여 화학 기계 연마법(이하, "CMP"라 칭함)으로 평탄화한 후, 그 위에 일반적으로 캡층, 즉 캡 메탈로 불리는 확산방지막을 스퍼터법이나 CVD법 등으로 형성하여 구리 배선을 덮는 방법이 채용되고 있다. 어느 형성 방법이라도 확산방지막은 구리 배선 재료 표면과 접하도록 형성된다. 이들 배리어층, 배리어 메탈, 캡층, 캡 메탈로 불리는 확산방지막에 덮이는 구리 배선 재료는 이 확산방지막으로 덮일 때까지의 사이, 노출된 상태가 된다. 이 노출된 상태의 구리는 대기 중의 산소의 작용에 의해 용이하게 산화되고, 확산방지막으로 덮이기 전에 그 구리 배선 재료 표면에는 산화층이 생긴다. 또, 확산방지막을 형성하는 공정으로 이동할 때까지의 대기 시간에 의해서는 노출된 구리 배선 재료 표면 위가 현저하게 산화하여 이물이 발생하거나 제조 환경으로부터 유래하는 오염, 부식, 이물의 발생 등이 생기는 경우가 있다. 이러한 문제를 회피하기 위하여 확산방지막을 형성하는 공정으로 이동할 때까지의 대기 시간을 제한하려고 하면 번잡하고 생산성, 경제성의 면으로부터도 불이익한 상황이 생기고 있었다.
구리 배선 재료 표면이 노출되는 구체적인 공정으로는 층간절연막이나 확산방지막을 에칭하여 배선 형상의 홈을 형성하고, 그 홈에 구리 배선 재료를 매립하는 전술한 다마신법에 의한 배선 형성 공정이 있다. 이 공정에 있어서, 구리 배선 재료 표면이 노출되는 경우로는 하기 (1) 및 (2)와 같은 경우를 들 수 있다.
즉,
(1) 전기적 도통을 취하기 위하여 하층의 구리 배선 재료에 도달하도록 층간절연막이나 확산방지막(캡 메탈)을 에칭하는 공정에서 하층구리 배선 재료 표면이 노출되는 경우,
(2) 상기 (1)에서 형성된 배선 형상의 홈에 확산방지막(배리어 메탈)이나 구리 배선 재료를 도금법에 의해 형성한 후 CMP에 의해 평탄화하는 공정에서 구리 배선 재료 표면이 노출되는 경우이다.
상기 (1) 및 (2)의 경우에는 세정액에 의한 세정 공정이나 초순수 등에 의한 린스 공정, 건조 공정이 포함되기 때문에, 이들 공정에 있어서도 구리 배선 재료 표면의 산화나 부식이라고 하는 구리 배선 재료 표면 상태의 변화, 변질이 일어난다.
구체적으로는, 전자 (1)의 배선 형상의 홈을 형성하기 위하여 층간절연막을 에칭하는 공정에서 드라이 에칭 처리를 이용한 경우에는, 드라이 에칭 가스, 레지스트, 피가공막 및 드라이 에칭 장치 내의 처리실 부재 등으로부터 기인하는 잔사(이하, "에칭 잔사"라 칭함)가 생성된다. 이 에칭 잔사가 존재하면 고저항화를 초래하거나 전기적으로 단락이 생기는 등의 요인이 되어 바람직하지 않다. 그래서, 이 에칭 잔사를 제거하기 위하여 일반적으로는 세정액에 의한 세정을 실시하고, 세정 직후에 세정액을 유기용매나 초순수로 린스하는 공정이 있다. 또, 세정액이 알칼리성을 나타내는 경우, 그 알칼리를 중화하기 위하여 탄산수 린스를 수행하는 경우가 있다. 또한, 매엽(枚葉) 세정 장치 등으로 수행되는 스핀 스프레이 방식의 세정 공정의 경우에는 반도체 기판의 대전 방지를 위하여 초순수를 대신하여 탄산수를 이용해 린스하는 경우도 수행되고 있다.
후자 (2)의 구리 배선 재료를 도금법에 의해 형성하 후 그 표면을 CMP로 평탄화하는 공정에 있어서는, 도금법에 의해 형성된 구리 배선 재료를 원하는 두께, 평탄성, 배선 패턴으로 하기 위하여 CMP 공정에 의해 산화세륨 등의 연마 입자를 포함하는 슬러리와 연마 패드를 이용하여 구리 배선 재료 표면을 연마(CMP)한 후, 깎여진 잉여 구리나 연마된 구리 배선 재료 표면에 잔류하고 있는 연마 입자 등이 세정에 의해 제거된다. 이 세정에는 초순수나 탄산수로 린스하는 공정이 포함된다. 이 때의 탄산수는 물론 초순수는 용이하게 대기 중의 이산화탄소를 흡수하여 약산성을 나타낸다. 이 약산성의 물을 이용하여 린스를 수행하면 구리 배선 재료 표면은 용이하게 부식된다. 또 린스 후의 건조 공정에 있어서도, 반도체 기판을 스핀하여 탈수 건조하는 방법, 스핀 회전하는 반도체 기판 위에 공기를 내뿜어 수분을 날려 건조하는 방법, 그리고 열풍, 또는 증기를 이용하여 건조하는 방법 등이 이용되고 있지만, 이들 건조 방법에 의해서는 건조 공정시에 구리 배선 재료 표면의 산화나 변질을 초래하는 경우가 있다. 상기 건조 공정에서 구리 배선 재료 표면의 산화나 변질을 방지할 수 있었다고 하더라도, 이들 공정의 다음에 확산방지막이 형성될 때까지 사이에, 노출된 구리 배선 재료 표면은 대기 중의 산소의 작용에 의해 용이하게 산화되어 그 구리 배선 재료 표면에는 산화층이 형성된다. 그리고, 다음 공정까지의 대기 시간의 길이에 의해서는 노출된 구리 배선 재료 표면의 산화가 현저하게 촉진되어 이물이 발생하거나 제조 환경으로부터 유래하는 오염, 부식, 이물 등의 발생이 생기는 경우가 있다.
이와 같이 부식이나 산화에 의해 변질된 구리 배선 재료는 전기 저항의 상승이나 확산방지막과의 밀착성의 저하, 보이드의 발생 등의 요인이 되어 바람직하지 않다. 아울러, 미세화가 진행되는 근래에는 지금까지는 허용되고 있던 것과 같은 미소한 부식이나 산화막 두께의 증가, 이물 등의 약간의 변질이라도 반도체소자의 성능에 큰 영향을 주어 불량의 요인이 되어 큰 문제가 되고 있다. 이러한 불량의 요인을 없애 문제를 회피하려면 배선 재료가 되는 구리 혹은 구리를 80 중량% 이상 포함하는 구리 합금의 표면 상태를 얼마나 청정하게 유지하는가 하는 것이 중요해진다.
우선, 전술한 바와 같은 세정 공정에서의 구리 배선 재료 표면의 산화, 부식, 이물 등의 변질이 문제가 되는 경우, 금속 변질 방지 방법으로는 수세 공정에 있어서 용존 산소를 제거하는 탈산소제, 부식 억제제, 부동태 피막의 형성제 등을 사용하는 방법이 알려져 있다. 건조 공정에 있어서는 진공 건조나 질소 분위기에서의 건조 방법 등을 이용하여 구리 표면의 변질을 방지하는 방법이 알려져 있다. 수세 공정에서의 용존 산소를 제거하는 탈산소제로는 예를 들면 히드라진, 히드록실아민, 아황산 소다, 중아황산 소다 등의 환원제가 사용되지만, 수세시에서의 수중에서의 구리 배선 재료 표면의 산화나 변질을 방지할 수 있더라도 건조시 혹은 건조 후의 구리 배선 재료 표면의 산화나 변질을 완전히 방지할 수는 없다. 또 건조 공정에 진공 건조나 질소 분위기에서의 건조법을 이용하여도 구리 배선 재료 표면이 노출되어 있는 한 산화나 변질의 방지는 곤란하고, 진공 건조법이나 질소 분위기에서의 건조법은 설비비가 고가로 되어 작업 효율도 낮고, 더욱 많은 질소를 사용하게 되어 비용이 높아지기 때문에 불리하다.
그 외의 구리 표면 보호막으로 특허문헌 1∼3에는 아세틸렌 알코올에 히드록실아민류나 히드라진류, 알킬 알코올을 포함한 건조전 처리액이 공개되어 있고, 건조 공정의 산화가 억제되기 때문에 얼룩, 물들기(변색)가 없는 금속 표면을 얻을 수 있다는 것이 공개되어 있다. 그러나 금속의 종류에 따라서는 산화되기 쉬운 것이 있고, 또 반도체 회로 소자의 제조 공정 등에서 이용되는 약산성을 나타내는 순수를 이용한 린스시의 부식의 방지나, 건조에서부터 다음 공정까지의 대기 시간 중에 노출된 구리 배선 재료 표면에 생기는 문제가 있었다.
특허문헌 4∼6에는 아세틸렌 알코올류나 아세틸렌디올류, 및 그 에틸렌옥시드나 프로필렌옥시드를 유기산이나 반도체 제조 공정에 이용되는 현상액, 박리액, 세정액 및 그 린스액, CMP 슬러리에 혼합하여 이용하는 것이 제안되어 있다. 그러나, 반도체 회로 소자의 제조 공정 등에서 구리 배선 재료 표면 위에 생기는 제조 환경으로부터 유래하는 오염, 부식, 이물의 발생을 방지할 수 없다.
또, 노출된 구리 표면의 산화나 변질을 요인으로 하는 반도체소자의 불량을 회피하기 위하여, 변질 방지 억제제, 또는 방식제를 구리 표면에 부착시켜 금속과 대기(산소 등)와의 접촉을 끊어 구리 표면의 산화 변질을 억제하는 방법이 있다. 또, 특허문헌 4의 종래 기술 난에는 구리 배선을 이용한 반도체 회로 소자의 제조 공정에서의 포토레지스트 박리액에 구리의 방식제로 벤조트리아졸(이하, "BTA"라 약칭함)을 사용하는 것이 기재되어 있다. BTA 등의 아민 화합물이나 트리아졸 화합물을 이용하면, 이들과 구리와의 착형성물이 구리의 표면에 존재하여 청정한 구리 표면을 얻는 것은 곤란하다. 이들 방식제가 구리 표면에 존재하는 경우, 변질된 구리와 마찬가지로 전기 저항의 상승이나 확산방지막과의 밀착성의 저하, 보이드 발생 등의 요인이 되므로 바람직하지 않다. 또 물에 대한 용해성이 낮은 트리아졸 화합물 등을 이용하는 경우, 물 린스 후에도 웨이퍼 표면에 잔류하여 후속 공정에 악영향을 주기 때문에 바람직하지 않다. 또한, BTA 등의 트리아졸 화합물은 생분해성이 나쁘고 폐액 처리에 대한 부하가 크다는 등의 문제가 있다.
이와 같이 고집적화, 미세화가 진행된 고정밀도, 고품질의 반도체 회로 소자의 제조를 수행하려면 청정한 구리 배선 재료 표면을 유지하여 확산방지막을 형성하는 것이 매우 중요하다. 따라서 반도체 회로 소자의 제조에 있어서, 층간절연막 중에 배선 형상의 홈을 하층의 구리 배선 재료에 도달하도록 형성하여 구리 배선 재료 표면을 노출시키는 공정이나, 구리 혹은 구리 합금을 도금법에 의해 형성한 후 그 표면을 CMP로 평탄화하는 공정에서 구리 배선 재료 표면이 노출되는 공정 등으로부터 확산방지막을 형성할 때까지 사이에, 부식이나 산화 등의 변질이나 제조 환경으로부터 유래하는 오염으로부터 보호하여 청정한 구리 배선 재료 표면을 유지하는 기술이 요구되고 있다.
일본 특개평09-302325호 공보 일본 특개평10-8278호 공보 일본 특개2002-164315호 공보 일본 특개2000-162788호 공보 일본 특개2005-109452호 공보 일본 특개2006-251491호 공보
본 발명은 반도체 회로 소자의 제조에 있어서, 노출된 구리 배선 재료 표면을 세정, 수세, 건조 등을 하는 공정이나 각 공정 간에서의 대기 시간에 있어서 발생하는 부식이나 산화, 이물 발생 등의 변질이나 제조 환경으로부터 유래하는 오염에 대해, 확산방지막으로 구리 배선 재료를 덮는 공정의 직전까지 구리 배선 재료 표면을 보호하여 청정한 구리 배선 재료 표면을 얻는 구리 배선 재료 표면 보호 처리액 및 이것을 이용한 반도체 회로 소자의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은 상기 과제를 해결하기 위해 예의 검토를 거듭한 결과, 아세틸렌디올의 옥시알킬렌 부가물(상기 알킬렌을 구성하는 탄소의 수는 2 또는 3)을 함유하는 수용액으로 이루어지는 구리 배선 재료 표면 보호액을 사용함으로써, 구리 배선 재료 표면의 부식이나 산화, 이물 발생 등의 변질이나 제조 환경으로부터의 오염 등으로부터 구리 배선 재료 표면을 효과적으로 보호하고, 그 후의 간편한 처리에 의해 구리 배선 재료 표면에 그 아세틸렌디올의 옥시알킬렌 부가물이 부착하고 있지 않는 청정한 구리 배선 재료 표면을 얻을 수 있다는 것을 발견하고 본 발명에 이르렀다.
즉, 본 발명은 하기와 같다.
[1] 아세틸렌디올에 탄소수 2 또는 3의 옥시알킬렌이 부가되어 이루어지는 아세틸렌디올의 옥시알킬렌 부가물을 함유하는 반도체소자 제조용의 구리 배선 재료 표면 보호액.
[2] 상기 아세틸렌디올이 2,4,7,9-테트라메틸-5-데신-4,7-디올 및/또는 2,5,8,11-테트라메틸-6-도데신-5,8-디올인 [1]에 기재된 구리 배선 재료 표면 보호액.
[3] 상기 아세틸렌디올의 옥시알킬렌 부가물의 옥시알킬렌의 몰 수가 1∼10몰인 것을 특징으로 하는 [1]에 기재된 구리 배선 재료 표면 보호액.
[4] 상기 아세틸렌디올의 옥시알킬렌 부가물의 상기 옥시알킬렌이 옥시에틸렌이며, 전체 탄소수가 16∼34인 [1]에 기재된 구리 배선 재료 표면 보호액.
[5] 알코올류 및 글리콜에테르류의 적어도 1종을 추가로 함유하는 [1]에 기재된 구리 배선 재료 표면 보호액.
[6] 실리콘 기판 위에 절연막 및/또는 확산방지막을 성막한 후, 스퍼터법에 의해 성막된 구리막, 그 위에 도금법에 의해 구리를 80 중량% 이상 포함하는 구리 배선을 배치한 후, CMP(화학 기계 연마)에 의해 평탄화한 구리 배선을 포함하는 반도체 기판을 형성하는 반도체 회로 소자 제조에 있어서, 구리 배선 재료 표면이 노출된 반도체 기판을 [1]∼[5] 중 어느 하나에 기재된 구리 배선 재료 표면 보호액을 이용하여 접액(接液) 처리하는 반도체 회로 소자의 제조 방법.
본 발명에 의하면, 반도체 회로 소자의 제조에 있어서, 노출된 구리 배선 재료 표면을 세정, 수세, 건조 등을 하는 공정이나 각 공정 간에서의 대기 시간에 있어서 발생하는 부식이나 산화, 이물 발생 등의 변질이나 제조 환경으로부터 유래하는 오염에 대해, 확산방지막으로 구리 배선 재료를 덮는 공정의 직전까지 구리 배선 재료 표면을 보호하여 청정한 구리 배선 재료 표면을 얻는 구리 배선 재료 표면 보호 처리액 및 이것을 이용한 반도체 회로 소자의 제조 방법을 제공할 수 있다.
[1. 구리 배선 재료 표면 보호액]
본 발명의 반도체소자 제조용의 구리 배선 재료 표면 보호액은 아세틸렌디올에 탄소수 2 또는 3의 옥시알킬렌이 부가되어 이루어지는 아세틸렌디올의 옥시알킬렌 부가물(이하, 「아세틸렌디올의 옥시알킬렌 부가물」이라 하는 경우가 있음)을 함유한다.
본 발명은 반도체 회로 소자의 제조에 있어서, 노출된 구리 배선 재료 표면에 부식이나 산화 등의 변질을 발생시키는 요인이 되는 물 린스나 탄산수 린스, 대기나 제조 환경 분위기 등과의 접촉에 앞서 본 발명의 구리 배선 재료 표면 보호액으로 접액 처리(접촉 처리)하는 것이다.
접액 처리에 의해 노출된 구리 배선 재료의 표면에는 아세틸렌디올의 옥시알킬렌 부가물이 화학적 혹은 물리적으로 흡착한다고 생각된다. 이 흡착 성분(아세틸렌디올의 옥시알킬렌 부가물)의 존재에 의해 상기와 같은 부식이나 산화 등의 변질을 발생시키는 요인으로부터 구리 배선 재료의 표면을 보호하는 것이 가능하게 된다고 추측된다. 또, 이 흡착 성분은 소정의 처리에 의해 용이하게 제거하는 것이 가능하기 때문에, 확산방지막으로 구리 배선 재료를 덮는 공정의 직전에 제거함으로써 변질 등이 없는 청정한 구리 배선 재료 표면에 확산방지막을 형성할 수 있다.
반도체 회로 소자의 제조 공정에 있어서, 본 발명의 구리 배선 재료 표면 보호액이 이용되는 타이밍으로는 하기와 같은 것을 들 수 있다. 즉,
(1) 도금법에 의해 구리 배선 재료를 반도체 기판 위에 성막한 후,
(2) CMP에 의해 그 구리 배선 재료를 원하는 두께, 평탄성, 배선 패턴으로 하기 위하여 산화세륨, 산화알루미늄, 산화규소 등의 연마 입자를 포함하는 CMP 슬러리와 연마 패드를 이용하여 구리 배선 재료 표면을 연마한 후,
(3) CMP에 의해 깍여진 잉여 구리나 연마된 구리 배선 재료 표면에 잔류하고 있는 연마 입자 등을 세정 제거한 후,
(4) 다마신법에 의한 배선 형성 공정에 있어서, 예를 들면 드라이 에칭법을 이용하여 절연막재료인 층간절연막 중에 구리 배선 재료를 매립하기 위한 배선 형상의 홈을 하층의 구리 배선 재료에 도달하도록 형성하고, 그 때에 발생하는 에칭 잔사를 제거하기 위한 세정액에 의한 세정을 실시한 후 등을 들 수 있다.
상기 각각에 있어서, 건조나 물 린스, 탄산수 린스에 앞서 구리 배선 재료 표면이 노출된 반도체 기판을 본 발명의 구리 배선 재료 표면 보호액으로 접액 처리한 후 건조한다. 이것에 의해 아세틸렌디올의 옥시알킬렌 부가물이 흡착 성분으로서 구리 배선 재료 표면에 흡착하여, 각 공정시 뿐만 아니라 건조 후에도 구리 배선 재료 표면의 부식이나 산화, 이물 등에 의한 변질 및 제조 환경 유래의 오염으로부터 보호되어, 다음의 확산방지막 형성시의 감압이나 가열 처리 등에 의해 구리 배선 재료 표면으로부터 간편하게 제거되어 청정한 구리 배선 재료 표면을 얻을 수 있다.
또한, 접액 처리 후에 물 린스나 탄산수 린스를 수행하는 공정을 다시 설정해도 된다.
본 발명에 관한 아세틸렌디올은, 예를 들면, 2,4,7,9-테트라메틸-5-데신-4,7-디올, 2,5,8,11-테트라메틸-6-도데신-5,8-디올, 2-부틴-1,4-디올, 3,6-디메틸-4-옥틴-3,6-디올 및 3-헥신 2,5-디올 등이며, 특히 바람직하게는 2,4,7,9-테트라메틸-5-데신-4,7-디올 및/또는 2,5,8,11-테트라메틸-6-도데신-5,8-디올이다.
본 발명에 관한 탄소수 2 또는 3의 옥시알킬렌 화합물은 에틸렌옥사이드(옥시에틸렌), 프로필렌옥사이드(옥시프로필렌)이며, 특히 바람직하게는 에틸렌옥사이드이다.
아세틸렌디올의 옥시알킬렌 부가물에서의 옥시알킬렌 화합물의 부가 비율은 아세틸렌디올 1 몰에 대해 옥시알킬렌 화합물이 1∼10몰인 것이 바람직하고, 2∼10몰인 것이 보다 바람직하며, 4∼10몰인 것이 더욱 바람직하다.
옥시알킬렌 화합물을 1∼10몰로 함으로써, 친수성이 증가하여 물이나 용매에 대한 용해가 용이하게 되어 바람직하게 이용할 수 있다.
또, 아세틸렌디올의 옥시알킬렌 부가물의 전체 탄소수는 16∼34인 것이 바람직하고, 22∼34인 것이 보다 바람직하다. 전체 탄소수를 16∼34로 함으로써, 너무 높은 점성을 가져 취급이 번잡하게 되는 경우가 없고, 또 친수성과 소수성의 밸런스를 취하기 쉬워져 물이나 용매에 대한 용해가 용이하고 취급이 매우 간편하게 되어 구리 배선 재료 표면 보호액으로 바람직하게 사용할 수 있다.
본 발명에 관한 아세틸렌디올의 옥시알킬렌 부가물의 농도는 그 보호 효과, 물에 대한 용해도 등으로부터 적절히 선정되지만, 경제성과 효과의 밸런스를 고려하면 0.001 중량%∼3 중량%인 것이 바람직하다. 경제성, 구리 표면 보호 효과 등을 다시 고려하면 아세틸렌디올의 옥시알킬렌 부가물의 농도는 0.005 중량%∼2 중량%인 것이 보다 바람직하며, 0.01 중량%∼1 중량%인 것이 더욱 바람직하다.
본 발명에 이용하는 용제로는 물을 사용하는 것이 바람직하지만, 이것과 함께 알코올류, 글리콜에테르류를 적절히 혼합하여 이용하는 것도 유효하다.
알코올류로는 탄소수 1∼10 정도의 알코올이 바람직하고, 특히 메탄올, 에탄올, 이소프로판올이 바람직하다.
글리콜에테르류로는 에틸렌글리콜, 디에틸렌글리콜, 트리에틸렌글리콜, 프로필렌글리콜, 디프로필렌글리콜, 트리프로필렌글리콜 등의 모노알킬에테르 혹은 디알킬에테르가 바람직하고, 이 중에서도 디에틸렌글리콜 모노알킬에테르나 디에틸렌글리콜디알킬에테르, 디프로필렌글리콜모노알킬에테르나 디프로필렌글리콜디알킬에테르 등이 바람직하며, 구체적으로는 디에틸렌글리콜 모노메틸에테르나 디에틸렌글리콜 모노부틸에테르, 디프로필렌글리콜모노메틸에테르 등이 바람직하다.
또, 건조시에서의 건조 효율을 향상시키기 위하여, 상기 알코올류, 글리콜에테르류 이외에 아미드, 디메틸술폭시드 등의 유기용매의 성분을 혼합하여 이용하는 것도 유효하다. 아미드로는 N,N-디메틸 포름아미드, N,N-디메틸 아세트아미드, N-메틸-2-피롤리돈 등을 예시할 수 있지만 이들에 한정되는 것은 아니다. 또, 상기 이외로서 원하는 바에 따라 본 발명의 목적을 손상하지 않는 범위에서 종래부터 반도체 회로 소자의 제조에 이용되는 수용액에 사용되고 있는 산, 알칼리, 유기용제, 킬레이트 화합물이나 첨가제 등을 배합해도 된다.
상기 용제의 수용액 중의 농도는 1 중량%∼80 중량%인 것이 바람직하고, 3 중량%∼50 중량%인 것이 보다 바람직하며, 5 중량%∼30 중량%인 것이 더욱 바람직하다.
본 발명의 구리 배선 재료 표면 보호액을 이용하여 처리하는 처리 장치, 처리 방법은 반도체 회로 소자 제조에 이용되는 처리 장치, 처리 방법을 이용할 수 있다. 예를 들면 침지형 처리 장치를 이용하는 배치 처리라도, 반도체 기판을 회전시키면서 본 발명의 구리 배선 재료 표면 보호액을 분사하는 스핀 스프레이형 처리 장치나 매엽식 처리 장치라도 된다.
침지형 처리 장치를 이용하여 접액 처리를 수행하는 경우의 예로는 전(全) 공정의 처리(도금 구리를 성막하고 CMP를 수행한 후나, CMP를 수행한 다음에 세정한 후, 또 절연막을 드라이 에칭한 후의 드라이 에칭 잔사를 세정한 후 등)가 완료하여 구리 배선이 노출된 반도체 기판을 본 발명의 구리 배선 재료 표면 보호액이 들어간 접액 처리조에 침지 처리하여 소정 시간 후 접액 처리조로부터 꺼내고, 그 다음에 린스조에 침지하고 그 후 건조하는 방법이 있다.
이 때, 접액 처리조에 들어간 구리 배선 재료 표면 보호액의 사용 형태는 조 하부로부터 공급되고 조 상부에서 오버플로우하여 다시 조 하부로부터 공급되는 순환 사용하는 경우나, 구리 배선 재료 표면 보호액의 순환없이 처리조에 모은 상태로 접액 처리하는 경우, 접액 처리조 자체가 복수의 다단 접액 처리하는 경우나, 접액 처리조 중에서 반도체 기판이나 그 유지물을 요동하여 접액 처리하는 경우, 또 초음파를 병용하는 경우 등, 사용하는 접액 처리 장치 사양에 의해 적절히 결정할 수 있다.
이와 같이 린스조도 초순수 등이 린스조 하부로부터 공급되어 조상부에서 오버플로우하는 방식이거나, 린스조가 다수 있는 다단 접액 처리이거나, 초순수 등의 린스수가 모여진 린스조에 반도체 기판을 투입한 후 린스조 하부로부터 린스수를 뽑아낸 후 다시 린스조에 린스수를 모아 뽑아내는 것을 반복하는 퀵 덤프 방식을 채용할 수 있고, 그 퀵 덤프 방식으로 린스조에 린스수를 모을 때 린스조 상부로부터 스프레이로 반도체 기판을 씻으면서 공급하는 방식 등 처리 장치 사양에 의해 적절히 결정할 수 있다.
본 발명의 구리 배선 재료 표면 보호액에 의해 접촉 접액 처리되어 린스된 반도체 기판을 건조하는 방법은 린스조로부터 꺼내진 후에 회전을 가하여 린스수를 떨쳐 버리거나, 열풍 건조하거나, 이소프로필 알코올 등의 건조성이 좋은 유기용제를 이용하는 방법이 처리 장치 사양에 의해 적절히 결정될 수 있다.
스핀 스프레이형 장치를 이용하는 경우, 챔버 내에 반도체 기판을 거의 수직으로 설치하고, 그 반도체 기판을 회전시키면서 스프레이로 세정액을 반도체 기판 상부에서 공급·분무하는 세정 공정을 완료한 후, 본 발명의 구리 배선 재료 표면 보호액을 전술한 바와 같이 회전하는 반도체 기판에 스프레이로 공급·분무하는 것이 바람직하다. 그 후의 린스 공정도 전술한 바와 같이 회전하는 반도체 기판에 스프레이로 초순수 등의 린스수를 공급·분무하면 되고, 그 후의 건조는 반도체 기판을 고속 회전하여 떨쳐 버리거나, 회전시키면서 가온한 질소나 공기를 챔버에 공급하여 건조하면 된다.
매양식(枚樣式) 처리 장치를 이용하는 경우, 수평으로 설치된 반도체 기판에 세정액에 의한 세정이나 CMP 처리, CMP 후 세정을 실시한 후, 회전하는 반도체 기판 상부에서 본 발명의 구리 배선 재료 표면 보호액을 공급하는 것이 바람직하다. 그 때, 본 발명의 구리 배선 재료 표면 보호액을 공급하는 방법으로는, 이것을 공급하는 공급 노즐을 반도체 기판의 중심부 뿐만 아니라 중심부로부터 처지게 하여 공급하는 방법, 공급 노즐을 반도체 기판 위에서 이동시키면서 공급하는 방법, 반도체 기판의 회전수를 바꾸면서 수용액 등을 공급하는 방법, 반도체 기판의 회전을 멈추고 세정액이나 린스수를 반도체 기판 위에 액체를 채우는 방법 등을 적용할 수 있다. 린스도 전술한 바와 같이 회전하는 반도체 기판에 상부에서 초순수 등의 린스수를 공급하면 되고, 상기와 같은 방법을 이용할 수가 있다. 건조는 반도체 기판을 고속 회전하여 떨쳐 버리는 방법, 질소나 공기를 반도체 기판에 공급하여 날려 버리는 등의 방법을 적용할 수 있다. 이러한 처리시의 반도체 기판 회전수나 액 공급량, 수용액 등을 순환 사용, 일회용으로 하는 등은 이용하는 처리 장치의 사양에 의해 적절히 결정할 수 있다.
본 발명의 구리 배선 재료 표면 보호액에 의한 접액 처리 시간은 처리 장치나 처리 방법에 의해 적절히 결정할 수 있고 특별히 제한은 없다. 실용적으로는 5초∼1,000초가 바람직하고, 5초∼900초가 보다 바람직하며, 5초∼600초가 더욱 바람직하다. 5초 이상으로 함으로써 접액 처리의 효과를 충분히 얻을 수 있다. 또, 생산성, 경제성의 관점에서 1,000초 이하로 하는 것이 적당하다.
예를 들면, 침지형 처리 장치나 스핀 스프레이형 처리 장치를 이용하는 배치 처리의 경우, 하나의 처리조에서 복수매의 반도체 기판의 동시 처리가 가능한 것이나 처리 장치의 조작성의 관점으로부터 처리 시간을 600초 정도로 설정하는 경우가 있다.
매엽식 처리 장치의 경우에는 하나의 처리조에서 반도체 기판을 1매마다 처리하는 것인 것, 몇 초 단위에서의 처리 시간 관리가 가능한 처리 방식인 것 등으로부터 5∼120초의 처리 시간을 설정하는 경우가 있다.
또 처리시의 수용액 온도, 반도체 기판의 온도, 처리 분위기 온도 등도 특별히 제한은 없지만, 구리 배선 재료 표면의 산화, 변질의 방지라고 하는 관점으로부터 5℃∼50℃가 바람직하고, 10℃∼40℃가 보다 바람직하며, 20℃∼30℃가 더욱 바람직하다. 처리 분위기는 질소 분위기 등, 구리 배선 재료 표면의 산화의 요인이 되는 산소가 없는 상태에서의 분위기가 바람직하고, 생산성, 경제성, 이용하는 처리 장치 사양 등으로부터 감안해 적절히 결정할 수 있다.
구리 배선 재료 표면 보호제를 사용하는 경우에는 이하의 조건을 만족하도록 하는 것이 바람직하다. 접액 처리 후에 흡착 성분을 이탈시킬 때의 온도는 40℃∼400℃로 하는 것이 바람직하고, 80℃∼350℃로 하는 것이 더욱 바람직하며, 100℃∼300℃로 하는 것이 더욱 바람직하다. 40℃ 이상으로 함으로써 구리 배선 재료 표면제에 의한 보호 효과를 충분한 상태로 유지하는 것이 가능하고, 400℃ 이하로 함으로써 반도체 회로 소자에 데미지가 주어지는 것을 방지할 수 있다.
또 본 발명의 구리 배선 재료 표면 보호액 중의 성분을 구리 배선 재료 표면으로부터 이탈시키는 압력은 상압하이거나 감압하라도 되고 처리 방법이나 처리 장치에 의해 적절히 결정할 수 있으며 특별히 제한은 없다. 감압하의 경우 1×10-5 Pa 보다 고진공으로 하는 것이 바람직하다. 감압하로 하려면 처리 장치의 설비비가 고가가 되는 경우가 있다.
이용되는 공정이나 이탈시에 이용되는 장치 사양에 의하지만, 실용적으로는 상압∼1×10-8 Pa이 바람직하고, 상압∼1×10-7 Pa이 보다 바람직하며, 상압∼1×10-5 Pa이 더욱 바람직하다.
본 발명에서 처리되는 반도체 회로 소자는 구리 배선 재료의 노출면이 있으면 되고, 그 외의 부재가 공존해도 무방하다. 반도체 회로 소자를 구성하는 부재로는 실리콘, 비정질 실리콘, 폴리실리콘, 유리 등의 기판 재료, 그 위에 적층되는 산화실리콘, 질화실리콘, 탄화실리콘, 테트라에톡시실란(이하, "TEOS"라 칭함), 티탄, 질화티탄, 탄탈, 질화탄탈, 루테늄, 코발트, 구리, 텅스텐 및 이들의 유도체나 합금 등의 배선 재료나 절연 재료 등을 들 수 있다. 또 구리 배선 재료의 노출면을 갖는 갈륨-비소, 갈륨-인, 인듐-인 등의 화합물 반도체나 크롬 산화물 등의 산화물 반도체 등도 대상이 된다.
[2.반도체 회로 소자의 제조 방법]
본 발명의 반도체 회로 소자의 제조 방법은, 먼저 실리콘 기판 위에 절연막 및/또는 확산방지막을 성막하고, 다시 포토리소 공정, 드라이 에칭 공정, 드라이 에칭시에 생긴 잔사를 제거하는 세정 공정을 거쳐 원하는 형상을 형성한다. 또한, 스퍼터법에 의해 성막된 구리막, 그 위에 도금법에 의해 구리를 80 중량% 이상 포함한 구리 배선을 설치하고, 그 후 화학 기계 연마(CMP)에 의해 평탄화하며, CMP 공정에 이용된 약액을 제거하기 위한 CMP 후 세정 등의 세정 공정을 거쳐 형성된 구리 배선 및 절연막 위에 확산방지막, 절연막을 성막한다. 그 후 다시 포토리소 공정, 드라이 에칭 공정, 세정 공정, 구리 성막 공정 등을 반복하여 구리 배선을 포함한 반도체 기판을 형성하지만, 각 공정 중이나 공정 간에 있어서 구리 배선 재료 표면이 노출된 반도체 기판을 본 발명의 구리 배선 재료 표면 보호액을 이용해 접액 처리하는 것이다.
접액 처리의 조건은 이미 기술한 바와 같다. 이와 같은 접액 처리를 실시함으로써, 청정한 구리 배선 재료 표면을 갖는 반도체 회로 소자를 얻을 수 있다.
다음에 실시예 및 비교예를 이하에 나타내어 본 발명을 구체적으로 설명한다. 단, 본 발명은 이하의 실시예에 의해 전혀 한정되는 것은 아니다.
(평가용 기판 샘플의 제작)
실리콘 기판 위에 500 ㎚ 두께의 TEOS(테트라에톡시실란) 막, 10 ㎚ 두께의 질화탄탈막, 20 ㎚ 두께의 탄탈막을 이 순서로 CVD법(화학 기상 퇴적법)에 의해 형성하였다. 형성된 탄탈막 위에 스퍼터법으로 100 ㎚ 두께의 구리막을 형성한 후, 도금법에 의해 구리를 주성분으로 하는 도금 구리막을 성막하고, 이 도금 구리막을 CMP에 의해 500 ㎚의 두께가 되도록 평탄화하여 반도체 기판을 제작하고, 이것을 평가용 기판 샘플로 하였다.
이 평가용 기판 샘플을 이용하여 이하의 평가를 수행하였다.
(평가-1 탄산수 부식 평가)
구리 배선 재료 표면 보호 성능을 평가하기 위하여, 상기 평가용 기판 샘플을 실시예, 비교예에 기재된 조건, 방법으로 처리한 후, 이산화탄소를 용해시킨 초순수(비저항 0.2MΩ·㎝, 이하 '탄산수'로 칭함)에 25℃, 5분간 침지하고, 그 후 질소 블로우에 의해 건조하였다. 이와 같이 처리한 탄산수 처리가 끝난 샘플의 구리 표면을 고분해능 전해 방출형 주사전자현미경(이하, "SEM"이라 약칭함)으로 관찰하였다. 결과를 하기 표 1에 나타낸다. 또한, 평가 지표는 하기와 같다. 샘플 표면의 구리가 부식하고 있는 것(평가가 ×인 것)은 보호 성능이 낮다고 판단하였다.
○: 구리 배선 재료 표면에 부식이 관찰되지 않았다.
×: 구리 배선 재료 표면에 부식이 관찰되었다.
(평가-2 다습하 폭로 평가)
구리 배선 재료 표면의 변질 억제 효과를 평가하기 위하여, 상기 평가용 기판 샘플을 실시예, 비교예에 기재된 조건, 방법으로 처리한 후, 온도 60℃, 습도 60%로 유지한 항온항습기(야마토 과학제 IW221A) 내에 설치하고, 그대로 4시간 노출하였다. 그 후, 샘플 표면을 SEM에 의해 관찰하였다. 결과를 하기 표 1에 나타낸다. 또한, 평가 지표는 하기와 같다. 샘플의 구리 표면에 이물이 발생하고 있는 것(평가가 ×인 것)은 구리 표면의 변질 억제 효과가 낮다고 판단하였다.
○: 구리 배선 재료 표면에 이물이 관찰되지 않았다.
×: 구리 배선 재료 표면에 이물이 관찰되었다.
(평가-3 흡착 성분의 이탈성 평가)
흡착 성분의 구리 배선 재료 표면으로부터의 이탈성을 확인하기 위하여, 하기 표 1에 기재된 조건하에서 가열, 혹은 가열·감압 처리를 수행하고, 그 후 탄산수에 25℃, 5분간 침지하고 구리 배선 재료 표면을 SEM으로 관찰하였다. 구리 배선 재료막을 가열·감압함으로써 흡착 성분이 구리 배선 재료 표면으로부터 제거되어 있는 경우, 탄산수 처리에 있어서 구리 배선 재료 표면에 부식이 관찰된다. 따라서, 평가-1에서는 구리에 부식을 볼 수 없는 것이 바람직한 결과였지만, 이 평가-3에서는 구리 배선 재료 표면에 부식을 볼 수 있는 것이 바람직한 결과가 된다. 결과를 하기 표 1에 나타낸다. 또한, 평가 지표는 하기와 같다.
○: 구리 배선 재료 표면의 대부분에 부식이 관찰되었다.
×: 구리 배선 재료 표면에 부식이 관찰되지 않았다.
[실시예 1]
평가용 기판 샘플을 1 중량%의 2,4,7,9-테트라메틸-5-데신-4,7-디올의 옥시에틸렌 10 ㏖ 부가물(전체 탄소수 34)의 수용액에 25℃, 120초간 접액 처리(침지 처리)하고 초순수로 린스하였다.
상기 접액 처리 후의 샘플에서 평가-1의 탄산수 부식 평가를 수행하였는데 구리 배선 재료 표면에 부식은 관찰되지 않았다.
상기와 같은 접액 처리를 하고 질소 블로우에 의해 건조한 샘플을 평가-2의 다습하 폭로 평가를 수행하였는데 구리 배선 재료 표면에 이물은 관찰되지 않았다.
상기와 같은 접액 처리를 하고 질소 블로우에 의해 건조한 샘플을 평가-3의 흡착 성분의 이탈 평가를 위하여 1×10-7 Pa의 감압하 300℃에서 20분간 가열하고, 다시 탄산수 처리하여 SEM 관찰하였는데, 구리 배선 재료 표면에 부식이 관찰되어 흡착 성분의 이탈이 확인되었다.
[실시예 2]
평가용 기판 샘플의 구리 배선 재료 표면의 산화막을 제거하기 위하여 1% 불화수소 수용액(이하, HF수)에 25℃, 60초간 접액한 후 초순수 린스하였다. 그 후, 0.1 중량%의 2,4,7,9-테트라메틸-5-데신-4,7-디올의 옥시에틸렌 10 ㏖ 부가물(전체 탄소수 34)의 수용액에 평가용 기판 샘플을 25℃, 150초간 접액 처리하고 초순수로 린스하였다.
이 샘플에서 평가-1의 탄산수 부식 평가를 수행하였는데 구리 배선 재료 표면에 부식은 관찰되지 않았다.
상기와 같은 접액 처리를 하고 질소 블로우에 의해 건조한 샘플을 평가-2의 다습하 폭로 평가를 수행하였는데 구리 배선 재료 표면에 이물은 관찰되지 않았다.
상기와 같은 접액 처리를 하고 질소 블로우에 의해 건조한 샘플을 평가-3의 흡착 성분의 이탈 평가를 위하여 1×10-7 Pa의 감압하 250℃에서 10분간 가열하고, 다시 탄산수 처리하여 SEM 관찰하였는데, 구리 배선 재료 표면에 부식이 관찰되어 흡착 성분의 이탈이 확인되었다.
[실시예 3]
평가용 기판 샘플을 1% HF수에 25℃, 60초 접액한 후 초순수 린스한 후, 질소 블로우하지 않고 1 중량%의 2,5,8,11-테트라메틸-6-도데신-5,8-디올의 옥시에틸렌 4 ㏖ 부가물(전체 탄소수 24)의 50 중량% 이소프로필 알코올 수용액에 25℃, 180초간 접액 처리하고, 초순수로 린스하였다.
이 샘플에서 평가-1의 탄산수 부식 평가를 수행하였는데 구리 배선 재료 표면에 부식은 관찰되지 않았다.
상기와 같은 접액 처리를 하고 질소 블로우에 의해 건조한 샘플을 평가-2의 다습하 폭로 평가를 수행하였는데 구리 배선 재료 표면에 이물은 관찰되지 않았다.
상기와 같은 접액 처리를 하고 질소 블로우에 의해 건조한 샘플을 평가-3의 흡착 성분의 이탈 평가를 위하여 1×10-7 Pa의 감압하 350℃에서 10분간 가열하고, 다시 탄산수 처리하여 SEM 관찰하였는데, 구리 배선 재료 표면에 부식이 관찰되어 흡착 성분의 이탈이 확인되었다.
[실시예 4]
평가용 기판 샘플을 0.08 중량%의 2,5,8,11-테트라메틸-6-도데신-5,8-디올의 옥시에틸렌 4 ㏖ 부가물(전체 탄소수 24)의 수용액에 25℃, 600초간 접액 처리하고, 초순수로 린스하였다.
이 샘플에서 평가-1의 탄산수 부식 평가를 수행하였는데 구리 배선 재료 표면에 부식은 관찰되지 않았다.
상기와 같은 접액 처리를 하고 질소 블로우에 의해 건조한 샘플을 평가-2의 다습하 폭로 평가를 수행하였는데 구리 배선 재료 표면에 이물은 관찰되지 않았다.
상기와 같은 접액 처리를 하고 질소 블로우에 의해 건조한 샘플을 평가-3의 흡착 성분의 이탈 평가를 위하여 1×10-7 Pa의 감압하 400℃에서 10분간 가열하고, 다시 탄산수 처리하여 SEM 관찰하였는데, 구리 배선 재료 표면에 부식이 관찰되어 흡착 성분의 이탈이 확인되었다.
[실시예 5]
평가용 기판 샘플을 1% HF수에 25℃, 60초 접액시킨 후, 0.5 중량%의 2,4,7,9-테트라메틸-5-데신-4,7-디올의 옥시에틸렌 4 ㏖ 부가물(전체 탄소수 22)의 50 중량% 메틸 알코올 수용액을 25℃, 120초간 접액 처리하고, 초순수로 린스하였다.
이 샘플에서 평가-1의 탄산수 부식 평가를 수행하였는데 구리 배선 재료 표면에 부식은 관찰되지 않았다.
상기와 같은 접액 처리를 하고 질소 블로우에 의해 건조한 샘플을 평가-2의 다습하 폭로 평가를 수행하였는데 구리 배선 재료 표면에 이물은 관찰되지 않았다.
상기와 같은 접액 처리를 하고 질소 블로우에 의해 건조한 샘플을 평가-3의 흡착 성분의 이탈 평가를 위하여 1×10-7 Pa의 감압하 350℃에서 10분간 가열하고, 다시 탄산수 처리하여 SEM 관찰하였는데, 구리 배선 재료 표면에 부식이 관찰되어 흡착 성분의 이탈이 확인되었다.
[실시예 6]
평가용 기판 샘플을 0.5 중량%의 2,4,7,9-테트라메틸-5-데신-4,7-디올의 옥시에틸렌 6 ㏖ 부가물(전체 탄소수 26)의 70 중량% 에틸렌글리콜 수용액을 25℃, 150초간 접액 처리하고, 초순수로 린스하였다.
이 샘플에서 평가-1의 탄산수 부식 평가를 수행하였는데 구리 배선 재료 표면에 부식은 관찰되지 않았다.
상기와 같은 접액 처리를 하고 질소 블로우에 의해 건조한 샘플을 평가-2의 다습하 폭로 평가를 수행하였는데 구리 배선 재료 표면에 이물은 관찰되지 않았다.
상기와 같은 접액 처리를 하고 질소 블로우에 의해 건조한 샘플을 평가-3의 흡착 성분의 이탈 평가를 위하여 1×10-7 Pa의 감압하 300℃에서 15분간 가열하고, 다시 탄산수 처리하여 SEM 관찰하였는데, 구리 배선 재료 표면에 부식이 관찰되어 흡착 성분의 이탈이 확인되었다.
[실시예 7]
평가용 기판 샘플을 1% HF수에 25℃, 60초 접액시킨 후, 1 중량%의 2,4,7,9-테트라메틸-5-데신-4,7-디올의 옥시에틸렌 8 ㏖ 부가물(전체 탄소수 30)의 30 중량% 에틸 알코올 수용액에 25℃, 90초간 접액 처리하고, 초순수로 린스하였다.
이 샘플에서 평가-1의 탄산수 부식 평가를 수행하였는데 구리 배선 재료 표면에 부식은 관찰되지 않았다.
상기와 같은 접액 처리를 하고 질소 블로우에 의해 건조한 샘플을 평가-2의 다습하 폭로 평가를 수행하였는데 구리 배선 재료 표면에 이물은 관찰되지 않았다.
상기와 같은 접액 처리를 하고 질소 블로우에 의해 건조한 샘플을 평가-3의 흡착 성분의 이탈 평가를 위하여 1×10-7 Pa의 감압하 400℃에서 10분간 가열하고, 다시 탄산수 처리하여 SEM 관찰하였는데, 구리 배선 재료 표면에 부식이 관찰되어 흡착 성분의 이탈이 확인되었다.
[실시예 8]
평가용 기판 샘플을 1%HF수에 25℃, 60초 접액한 후 초순수 린스한 후, 질소 블로우 하지 않고 1 중량%의 2,5,8,11-테트라메틸-6-도데신-5,8-디올의 옥시에틸렌 4 ㏖ 부가물(전체 탄소수 24)의 60 중량% 디프로필렌글리콜모노메틸에테르 수용액에 25℃, 120초간 접액 처리하고, 초순수로 린스하였다.
이 샘플에서 평가-1의 탄산수 부식 평가를 수행하였는데 구리 배선 재료 표면에 부식은 관찰되지 않았다.
상기와 같은 접액 처리하고 질소 블로우에 의해 건조한 샘플을 평가-2의 다습하 폭로 평가를 수행하였는데 구리 배선 재료 표면에 이물은 관찰되지 않았다.
상기와 같은 접액 처리하고 질소 블로우에 의해 건조한 샘플을 평가-3의 흡착 성분의 이탈 평가를 위하여 1×10-7 Pa의 감압하 300℃에서 15분간 가열하고, 다시 탄산수 처리하여 SEM 관찰하였는데, 구리 배선 재료 표면에 부식이 관찰되어 흡착 성분의 이탈이 확인되었다.
[실시예 9]
평가용 기판 샘플을 0.01 중량%의 2,4,7,9-테트라메틸-5-데신-4,7-디올의 옥시에틸렌 10 ㏖ 부가물(전체 탄소수 34)의 20 중량% 이소프로판올 수용액에 25℃, 600초간 접액 처리하고, 초순수로 린스하였다.
이 샘플에서 평가-1의 탄산수 부식 평가를 수행하였는데 구리 배선 재료 표면에 부식은 관찰되지 않았다.
상기와 같은 접액 처리를 하고 질소 블로우에 의해 건조한 샘플을 평가-2의 다습하 폭로 평가를 수행하였는데 구리 배선 재료 표면에 이물은 관찰되지 않았다.
상기와 같은 접액 처리를 하고 질소 블로우에 의해 건조한 샘플을 평가-3의 흡착 성분의 이탈 평가를 위하여 1×10-7 Pa의 감압하 200℃에서 15분간 가열하고, 다시 탄산수 처리하여 SEM 관찰하였는데, 구리 배선 재료 표면에 부식이 관찰되어 성분 이탈이 확인되었다.
[비교예 1]
평가용 기판 샘플을 구리 배선 재료 표면의 산화막을 제거하기 위한 1 중량%-HF수 처리나 접액 처리하는 일 없이 평가-1, 평가-2를 수행하였다.
평가-1의 탄산수 부식 평가를 수행하였는데 구리 배선 재료 표면에는 부식이 관찰되었다.
평가-2의 다습하 폭로 평가를 수행하였는데 구리 배선 재료 표면에 이물이 관찰되었다.
평가-1에서 효과가 없었기 때문에, 평가-3은 수행하지 않았다.
[비교예 2]
평가용 기판 샘플의 구리 배선 재료 표면의 산화막을 제거하기 위하여 1 중량% HF수에 25℃, 60초간 침지한 후, 초순수로 린스하고 질소 블로우하여 건조하였다.
이 샘플에서 평가-1의 탄산수 부식 평가를 수행하였는데 구리 배선 재료 표면에 부식이 관찰되었다.
상기와 같은 1 중량% HF수에 의한 처리를 하고, 건조한 샘플에서 평가-2의 다습하 폭로 평가를 수행하였는데 구리 배선 재료 표면에 이물이 관찰되었다.
평가-1에서 효과가 없었기 때문에, 평가-3은 수행하지 않았다.
[비교예 3]
평가용 기판 샘플을 접액 처리로서 0.5 중량% 이미노 2아세트산 수용액에 25℃, 120초간 침지하고 초순수로 린스하였다.
이 샘플에서 평가-1의 탄산수 부식 평가를 수행하였는데 구리 표면에 부식이 관찰되었다.
상기와 같은 접액 처리를 하고 건조한 샘플에서 평가-2의 다습하 폭로 평가를 수행하였는데 구리 배선 재료 표면에 이물은 관찰되지 않았다.
평가-1에서 효과가 없었기 때문에, 평가-3은 수행하지 않았다.
[비교예 4]
평가용 기판 샘플을 접액 처리로서 0.5 중량%의 2,5-디메틸-3-헥신-2,5-디올의 20 중량% 이소프로필 알코올 수용액에 25℃, 120초간 침지하고 초순수로 린스하였다.
이 샘플에서 평가-1의 탄산수 부식 평가를 수행하였는데 구리 배선 재료 표면에 부식이 관찰되었다.
상기와 같은 접액 처리 후에 질소 블로우한 샘플에서 평가-2의 다습하 폭로 평가를 수행하였는데 구리 배선 재료 표면에 이물이 관찰되었다.
평가-1에서 효과가 없었기 때문에, 평가-3은 수행하지 않았다.
[비교예 5]
평가용 기판 샘플을 접액 처리로서 0.01 중량 % D-α-토코페롤의 30 중량% 에틸 알코올 수용액에 25℃, 120초간 침지하고 초순수로 린스하였다.
이 샘플에서 평가-1의 탄산수 부식 평가를 수행하였는데 구리 표면에 부식이 관찰되었다.
상기와 같은 접액 처리 후에 질소 블로우한 샘플에서 평가-2의 다습하 폭로 평가를 수행하였는데 구리 배선 재료 표면에 이물이 관찰되었다.
평가-1에서 효과가 없었기 때문에, 평가-3은 수행하지 않았다.
[비교예 6]
평가용 기판 샘플을 접액 처리로서 0.15 중량% 메르캅토숙신산 수용액에 25℃, 120초간 침지하고 초순수로 린스하였다.
이 샘플에서 평가-1의 탄산수 부식 평가를 수행하였는데 구리 표면에 부식은 관찰되지 않았다.
상기와 같은 접액 처리를 하고 질소 블로우에 의해 건조한 샘플을 평가-2의 다습하 폭로 평가를 수행하였는데 구리 배선 재료 표면에 이물은 관찰되지 않았다.
상기와 같은 접액 처리를 하고 질소 블로우에 의해 건조한 샘플을 평가-3의 성분 이탈 평가를 위하여, 1×10-7 Pa의 감압하 200℃에서 10분간 가열하고, 다시 탄산수 처리하여 SEM 관찰하였는데, 구리 배선 재료 표면에 부식이 관찰되지 않고, 흡착 성분의 이탈이 확인되지 않았다.
[비교예 7]
평가용 기판 샘플을 HF수에 25℃, 60초간 접액한 후 초순수로 린스하고, 접액 처리로서 0.15 중량% 5-메틸-1H-벤조트리아졸 수용액에 25℃, 120초간 침지하고 초순수로 린스하였다.
이 샘플에서 평가-1의 탄산수 부식 평가를 수행하였는데 구리 표면에 부식은 관찰되지 않았다.
상기와 같은 접액 처리 후에 질소 블로우한 샘플에서 평가-2의 다습하 폭로 평가를 수행하였는데 구리 배선 재료 표면에 이물이 관찰되었다.
상기와 같은 접액 처리를 하고 질소 블로우에 의해 건조한 샘플을 평가-3의 흡착 성분 이탈 평가를 위하여 1×10-7 Pa의 감압하 200℃에서 10분간 가열하고, 다시 탄산수 처리하여 SEM 관찰하였는데, 구리 배선 재료 표면에 부식이 관찰되지 않고, 흡착 성분의 이탈이 확인되지 않았다.
이들 실시예 1∼9, 비교예 1∼7의 결과를 표 1, 표 2에 정리하여 나타낸다. 표 1, 표 2에 나타낸 바와 같이, 본 발명을 적용한 실시예 1∼9에 있어서는 구리 표면의 보호 효과가 뛰어나고, 또 흡착 성분이 간편하게 구리 표면에서 제거되는 것을 알 수 있다.
Figure pct00001
Figure pct00002

Claims (6)

  1. 아세틸렌디올에 탄소수 2 또는 3의 옥시알킬렌이 부가되어 이루어지는 아세틸렌디올의 옥시알킬렌 부가물을 함유하는 반도체소자 제조용의 구리 배선 재료 표면 보호액.
  2. 청구항 1에 있어서,
    상기 아세틸렌디올이 2,4,7,9-테트라메틸-5-데신-4,7-디올 및/또는 2,5,8,11-테트라메틸-6-도데신-5,8-디올인 구리 배선 재료 표면 보호액.
  3. 청구항 1에 있어서,
    상기 아세틸렌디올의 옥시알킬렌 부가물의 옥시알킬렌의 몰 수가 1∼10몰인 것을 특징으로 하는 구리 배선 재료 표면 보호액.
  4. 청구항 1에 있어서,
    상기 아세틸렌디올의 옥시알킬렌 부가물의 상기 옥시알킬렌이 옥시에틸렌이며, 전체 탄소수가 16∼34인 구리 배선 재료 표면 보호액.
  5. 청구항 1에 있어서,
    알코올류 및 글리콜에테르류의 적어도 1종을 추가로 함유하는 구리 배선 재료 표면 보호액.
  6. 실리콘 기판 위에 절연막 및/또는 확산방지막을 성막한 후, 스퍼터법에 의해 성막된 구리막, 그 위에 도금법에 의해 구리를 80 중량% 이상 포함하는 구리 배선을 배치한 후, CMP(화학 기계 연마)에 의해 평탄화한 구리 배선을 포함하는 반도체 기판을 형성하는 반도체 회로 소자 제조에 있어서, 구리 배선 재료 표면이 노출된 반도체 기판을 청구항 1 내지 청구항 5 중 어느 한 항에 기재된 구리 배선 재료 표면 보호액을 이용하여 접액 처리하는 반도체 회로 소자의 제조 방법.
KR1020117006319A 2008-09-19 2009-09-02 구리 배선 표면 보호액 및 반도체 회로의 제조 방법 KR101588485B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008240671 2008-09-19
JPJP-P-2008-240671 2008-09-19

Publications (2)

Publication Number Publication Date
KR20110088496A true KR20110088496A (ko) 2011-08-03
KR101588485B1 KR101588485B1 (ko) 2016-01-25

Family

ID=42039449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117006319A KR101588485B1 (ko) 2008-09-19 2009-09-02 구리 배선 표면 보호액 및 반도체 회로의 제조 방법

Country Status (6)

Country Link
US (1) US8420529B2 (ko)
JP (1) JP5423992B2 (ko)
KR (1) KR101588485B1 (ko)
CN (1) CN102160151B (ko)
TW (1) TWI444503B (ko)
WO (1) WO2010032616A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5423992B2 (ja) * 2008-09-19 2014-02-19 三菱瓦斯化学株式会社 銅配線表面保護液および半導体回路の製造方法
JP6022490B2 (ja) * 2013-08-27 2016-11-09 東京エレクトロン株式会社 基板処理方法、基板処理システムおよび記憶媒体
US9401336B2 (en) 2014-11-04 2016-07-26 International Business Machines Corporation Dual layer stack for contact formation
JP2020504460A (ja) * 2017-01-18 2020-02-06 インテグリス・インコーポレーテッド セリア粒子を表面から除去するための組成物及び方法
JP7191591B2 (ja) * 2018-08-27 2022-12-19 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
CN110047735A (zh) * 2019-04-02 2019-07-23 深圳市华星光电技术有限公司 金属结构湿制程处理方法、tft制备方法、tft及显示装置
JP2023131657A (ja) * 2022-03-09 2023-09-22 東京エレクトロン株式会社 基板処理方法及び基板処理システム

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09302325A (ja) 1996-05-09 1997-11-25 Mitsubishi Gas Chem Co Inc 金属の乾燥前処理剤及び乾燥方法
JPH108278A (ja) 1996-06-21 1998-01-13 Mitsubishi Gas Chem Co Inc 金属乾燥方法
JP2000162788A (ja) 1998-11-27 2000-06-16 Tokyo Ohka Kogyo Co Ltd 銅配線形成基板に用いるホトレジスト用剥離液組成物およびこれを用いたレジスト剥離方法
JP2002164315A (ja) 2000-11-29 2002-06-07 Mitsubishi Gas Chem Co Inc 半導体素子の製造方法
US20050050803A1 (en) * 2001-10-31 2005-03-10 Jin Amanokura Polishing fluid and polishing method
JP2005109452A (ja) 2003-09-12 2005-04-21 Toshiba Corp 半導体装置の製造方法
JP2006251491A (ja) 2005-03-11 2006-09-21 Kanto Chem Co Inc フォトレジスト剥離液組成物及びフォトレジストの剥離方法
JP2006310596A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 金属膜ｃｍｐ用スラリー、研磨方法、および半導体装置の製造方法
JP2008113015A (ja) * 2001-10-31 2008-05-15 Hitachi Chem Co Ltd 研磨液及び研磨方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE506265C2 (sv) * 1995-04-28 1997-11-24 Akzo Nobel Nv Vattenhaltig komposition innehållande en alkylglykosid och användning därav som vätmedel
JP3941284B2 (ja) * 1999-04-13 2007-07-04 株式会社日立製作所 研磨方法
JP3692067B2 (ja) * 2001-11-30 2005-09-07 株式会社東芝 銅のｃｍｐ用研磨スラリーおよびそれを用いた半導体装置の製造方法
EP2131389A4 (en) * 2007-03-26 2011-06-22 Jsr Corp Aqueous dispersion for chemical-mechanical polishing and method for chemical-mechanical polishing for a semiconductor assembly
JP5423992B2 (ja) * 2008-09-19 2014-02-19 三菱瓦斯化学株式会社 銅配線表面保護液および半導体回路の製造方法
JP4631963B2 (ja) * 2008-12-02 2011-02-16 ブラザー工業株式会社 インクジェット記録装置およびインクジェット記録方法
US9139668B2 (en) * 2009-07-31 2015-09-22 3M Innovative Properties Company Fluoropolymer compositions containing a polyol compound and methods of making them
JP5491806B2 (ja) * 2009-09-18 2014-05-14 富士フイルム株式会社 インクジェットヘッド洗浄用メンテナンス液、インクセット及びメンテナンス方法
JP2012193268A (ja) * 2011-03-16 2012-10-11 Fujifilm Corp インク組成物

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09302325A (ja) 1996-05-09 1997-11-25 Mitsubishi Gas Chem Co Inc 金属の乾燥前処理剤及び乾燥方法
JPH108278A (ja) 1996-06-21 1998-01-13 Mitsubishi Gas Chem Co Inc 金属乾燥方法
JP2000162788A (ja) 1998-11-27 2000-06-16 Tokyo Ohka Kogyo Co Ltd 銅配線形成基板に用いるホトレジスト用剥離液組成物およびこれを用いたレジスト剥離方法
JP2002164315A (ja) 2000-11-29 2002-06-07 Mitsubishi Gas Chem Co Inc 半導体素子の製造方法
US20050050803A1 (en) * 2001-10-31 2005-03-10 Jin Amanokura Polishing fluid and polishing method
KR20050042038A (ko) * 2001-10-31 2005-05-04 히다치 가세고교 가부시끼가이샤 연마액 및 연마방법
JP2008113015A (ja) * 2001-10-31 2008-05-15 Hitachi Chem Co Ltd 研磨液及び研磨方法
JP2005109452A (ja) 2003-09-12 2005-04-21 Toshiba Corp 半導体装置の製造方法
JP2006251491A (ja) 2005-03-11 2006-09-21 Kanto Chem Co Inc フォトレジスト剥離液組成物及びフォトレジストの剥離方法
JP2006310596A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 金属膜ｃｍｐ用スラリー、研磨方法、および半導体装置の製造方法

Also Published As

Publication number Publication date
US20110237071A1 (en) 2011-09-29
JP5423992B2 (ja) 2014-02-19
TWI444503B (zh) 2014-07-11
CN102160151A (zh) 2011-08-17
US8420529B2 (en) 2013-04-16
KR101588485B1 (ko) 2016-01-25
TW201022474A (en) 2010-06-16
WO2010032616A1 (ja) 2010-03-25
CN102160151B (zh) 2014-10-15
JPWO2010032616A1 (ja) 2012-02-09

Similar Documents

Publication Publication Date Title
KR101331747B1 (ko) 반도체 기판 처리 조성물
KR101140970B1 (ko) Ｃｍｐ 후 세정을 위한 개선된 산성 화학
JP4988165B2 (ja) フォトレジスト剥離液組成物及びフォトレジストの剥離方法
JP4221191B2 (ja) Ｃｍｐ後洗浄液組成物
JP5423992B2 (ja) 銅配線表面保護液および半導体回路の製造方法
KR20090119735A (ko) 반도체 기판 세정액 조성물
JP2008543060A (ja) 銅不活性化化学機械研磨後洗浄組成物及び使用方法
KR20140008995A (ko) 반도체 기판의 세정용 액체 조성물 및 이를 이용한 반도체 기판의 세정 방법
JP4375991B2 (ja) 半導体基板洗浄液組成物
KR101572639B1 (ko) Cmp 후 세정액 조성물
US7985297B2 (en) Method of cleaning a quartz part
KR101576701B1 (ko) 구리 배선 표면 보호액 및 반도체 회로 소자의 제조 방법
JP6812567B2 (ja) 化学的機械的研磨後の洗浄用組成物
KR101101378B1 (ko) Ｔｆｔ-ｌｃｄ용 세정액 조성물
KR100661240B1 (ko) 구리의 화학기계적연마 후 세정 방법
EP3854865A1 (en) Cleaning liquid composition

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 4