KR20110071490A - 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법 및 그 장치 - Google Patents

다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법 및 그 장치 Download PDF

Info

Publication number
KR20110071490A
KR20110071490A KR1020090128076A KR20090128076A KR20110071490A KR 20110071490 A KR20110071490 A KR 20110071490A KR 1020090128076 A KR1020090128076 A KR 1020090128076A KR 20090128076 A KR20090128076 A KR 20090128076A KR 20110071490 A KR20110071490 A KR 20110071490A
Authority
KR
South Korea
Prior art keywords
physical layer
clock
interface
network synchronization
frequency
Prior art date
Application number
KR1020090128076A
Other languages
English (en)
Other versions
KR101298806B1 (ko
Inventor
최우영
정태식
유제훈
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020090128076A priority Critical patent/KR101298806B1/ko
Priority to US12/882,870 priority patent/US8498314B2/en
Publication of KR20110071490A publication Critical patent/KR20110071490A/ko
Application granted granted Critical
Publication of KR101298806B1 publication Critical patent/KR101298806B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명에 의하면 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법 및 그 장치를 제공하며, 상세하게는 다수의 이더넷 물리층 인터페이스를 동시에 수용하는 보드에서 망 동기 기능을 제공하기 위해, 현재 망 동기 모드에 따라 선택할 물리층 인터페이스를 결정하는 단계와, 상기 결정되는 물리층 인터페이스의 클럭 신호를 다른 물리층 인터페이스의 레퍼런스 신호로 생성하는 단계를 포함하는 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법을 제공할 수 있다.
Figure P1020090128076
물리층 인터페이스, 망 동기, 이더넷, 클럭 운용, 클럭 신호, 주파수 변환

Description

다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법 및 그 장치{CLOCK OPERATING METHOD FOR SUPPORTING PHYSICAL INTERFACES OF ETHERNET, APPARATUS THEREFOR}
본 발명은 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법 및 그 장치에 관한 것으로서, 자세하게는 다수의 물리층 인터페이스를 동시에 수용하는 보드에서 망 동기 기능을 제공하는 클럭 운용 방법 및 그 장치에 관한 것이다.
본 발명은 지식경제부 및 정보통신연구진흥원의 IT성장동력기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2008-S-009-02, 과제명 : 패킷-광 통합 스위치 기술 개발]
전통적인 이더넷 또는 패킷 기반 네트워크는 물리층 인터페이스를 지원하는 클럭 운용 장치(이를 테면, 네트워크 지원 보드)가 망 동기 기능을 수행할 필요가 적기 때문에, 대부분의 클럭 운용 장치는 망 동기 기능을 제공하지 않는다.
그러나, 최근 동기식 시간 분할 멀티플렉싱(STDM, Synchronous Time Division Multiplexing) 인터페이스 및 동기식 광학 네트워크(SONET, Synchronous Optical network) 인터페이스 등이 개발됨에 따라, 이더넷에서도 이와 같이 인터페이스의 동기화된 신호를 처리해야 하는 필요가 있다.
또한, 최근 기술이 발달함에 따라 네트워크에서 요구하는 링크 용량은 점차 증가하고 있다. 따라서, 이더넷은 기존의 1기가 비트 인터페이스뿐 아니라 더 큰 용량의 인터페이스(10기가 비트 인터페이스 등) 등의 다수 물리층 인터페이스를 동시에 수용할 수 있는 보드의 개발이 필요하다.
본 발명은 상이한 용량의 이더넷 물리층 인터페이스를 모두 지원하기 위해 보드 내에서는 각 물리층 인터페이스의 클럭 신호를 기설정된 기준 주파수로 변환하여 동시 지원하는 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법 및 그 장치를 제공한다.
또한, 본 발명은 네트워크의 망 동기 기능을 이더넷 보드내에서 지원하는 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법 및 그 장치를 제공한다.
본 발명의 일 측면에 의하면, 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 장치에 있어서, 현재 망 동기 모드에 따라 상기 다수의 물리층 인터페이스 중 망 동기 기준의 물리층 인터페이스를 선택하는 제어블록과, 상기 다수의 물리층 인터페이스의 수신 데이터로부터 복구 클럭 신호를 출력하는 다수의 인터페이스 블록과, 상기 출력된 각 복구 클럭 신호를 미리 설정된 기준 주파수로 변환하는 제 1 주파수 변환 블록과, 상기 변환되는 신호 중 상기 망 동기 기준의 물리층 인터페이스의 클럭 신호를 선택하여 다수의 신호로 분배하는 클럭 선택/분배기과, 상기 분배되는 클럭 신호를 각 물리층 인터페이스를 위한 주파수대로 변환하여 상기 각 물리층 인터페이스의 레퍼런스 신호로 출력하는 제 2 주파수 변환 블록을 포함 하는 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 장치를 제공한다.
이때, 상기 다수의 인터페이스 블록은 1기가 비트 물리층 인터페이스, 10기가 비트 물리층 인터페이스 중 적어도 하나를 지원할 수 있다.
또한, 상기 망 동기 모드는 다수의 물리층 인터페이스 중 임의의 이더넷 라인의 인터페이스를 망 동기의 기준으로 선택하기 위한 마스터 모드, 상기 클럭 운용 장치와 연동하는 외부 클럭 인터페이스를 망 동기 기준으로 선택하기 위한 슬레이브 모드, 망 동기의 기준이 없는 비동기식 모드 중 적어도 하나 이상을 포함할 수 있다.
또한, 상기 제어블록은 현재 망 동기 모드를 판단하여, 상기 판단된 망 동기 모드에 따른 망 동기 기준의 인터페이스를 나타내는 선택 신호를 출력하는 것을 특징으로 할 수 있다.
또한, 상기 제어블록은 상기 다수의 물리층 인터페이스의 클럭 신호를 상기 기준 주파수로 각각 변환하기 위한 다수의 제 1 변환정보와, 상기 기준 주파수의 신호를 상기 다수의 물리층 인터페이스를 위한 다수의 주파수로 각각 변환하기 다수의 제 2 변환정보를 더 출력할 수 있다.
본 발명의 다른 측면에 의하면, 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법에 있어서, 현재 망 동기 모드에 따라 선택할 물리층 인터페이스를 결정하는 단계와, 상기 결정된 물리층 인터페이스의 클럭 신호를 다른 물리층 인터페이스의 레퍼런스 신호로 생성하는 단계를 포함하는 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법을 제공한다.
이때, 상기 물리층 인터페이스는 1기가 비트 물리층 인터페이스, 10기가 비트 물리층 인터페이스 중 적어도 하나 이상을 포함하는 것을 특징으로 할 수 있다.
또한, 상기 망 동기 모드는 다수의 물리층 인터페이스 중 임의의 이더넷 라인의 인터페이스를 망 동기의 기준으로 선택하기 위한 마스터 모드, 상기 클럭 운용 장치와 연동하는 외부 클럭 인터페이스를 망 동기 기준으로 선택하기 위한 슬레이브 모드, 망 동기의 기준이 없는 비동기식 모드 중 적어도 하나 이상을 포함할 수 있다.
또한, 상기 결정단계는 상기 다수의 물리층 인터페이스의 클럭 신호를 미리 설정된 기준 주파수로 각각 변환하기 위한 다수의 제 1 변환정보와, 상기 기준 주파수의 신호를 상기 다수의 물리층 인터페이스를 위한 다수의 주파수로 각각 변환하기 다수의 제 2 변환정보를 출력하는 단계와, 현재 망 동기 모드를 판단하여, 상기 판단된 망 동기 모드에 따른 망 동기 기준의 인터페이스를 나타내는 선택 신호를 출력하는 단계를 포함할 수 있다.
또한, 상기 생성단계는 상기 각 물리층 인터페이스의 수신 데이터로부터 복구 클럭 신호를 출력하는 단계와, 상기 출력된 복구 클럭 신호를 상기 제 1 변환정보를 기초로 상기 기준 주파수로 변환하는 단계와, 상기 선택 신호를 이용하여 상기 변환된 클럭 신호 중 현재 망 동기 기준의 인터페이스로부터 출력된 클럭 신호를 선택하는 단계와, 상기 선택된 클럭 신호를 상기 다수의 제 2 변환정보를 이용하여 각 물리층 인터페이스를 위한 주파수대로 변환하여 상기 각 물리층 인터페이스의 레퍼런스 신호로 입력하는 단계를 포함할 수 있다.
본 발명에 의하면, 클럭 운용 장치는 다양한 물리층 인터페이스의 클럭 신호를 보드내 미리 설정된 기준 주파수대로 변환하여 이용함으로써, 상이한 물리층 인터페이스를 동시에 지원할 수 있다.
또한, 본 발명은 망 동기 모드에 따라 선택되는 물리층 인터페이스의 클럭 신호를 다른 물리층 인터페이스의 레퍼런스 신호로 변환하여 이용함으로써, 망 동기 기능을 보드내에서 지원할 수 있다.
또한, 본 발명은 망 동기 모드뿐 아니라 다양한 클럭 운용 제어를 선택 신호 및 필드 세팅만으로 구현하여, 클럭 운용의 제어 변경이 간단하고 적용을 선택적으로 할 수 있다.
아울러, 본 발명은 상이한 물리층 인터페이스의 지원 시 하나의 기준 클럭을 이용하여 각 물리층 인터페이스를 위한 레퍼런스 신호를 생성하므로, 물리층 인터페이스별 별도의 로컬 클럭이 요구되지 않는다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다. 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시 예에 따른 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 장치의 구성을 보여주는 도면이다.
도 1을 참조하면, 클럭 운용 장치(100)는 보드 관리/운용 블록(160)과 제어 블록(150)과, 적어도 하나 이상의 인터페이스 블록(110, 111)과 다수의 제 1 주파수 변환 블록(120 내지 122)과 클럭 선택/분배기(130)와 제 2 주파수 변환 블록(140 내지 142)을 포함한다.
보드 관리/운용 블록(160)은 클럭 운용 장치(100)의 관리 블록으로서, 운용자 또는 외부로부터 입력되는 명령을 판독하여 상기 명령에 따른 인터럽트를 발생시킨다. 특히, 보드 관리/운용 블록(160)은 망 동기화가 개시 또는 변경됨에 따라 입력되는 동기화 신호를 획득하고, 획득된 동기화 신호를 기초로 현재 망 동기화 모드를 알려주는 동기화 정보를 제어 블록(150)에 전달한다.
이때, 망 동기화 모드는 다수의 물리층 인터페이스 중 임의의 이더넷 라인의 인터페이스를 망 동기의 기준으로 선택하기 위한 마스터 모드, 클럭 운용 장치(100)와 연동하는 외부 클럭 인터페이스를 망 동기 기준으로 선택하기 위한 슬레이브 모드, 망 동기의 기준이 없는 비동기식 모드 중 적어도 하나 이상을 포함할 수 있다.
제어 블록(150)은 보드 관리/운용 블록(160)으로부터 전달되는 동기화 정보를 이용하여 현재 망 동기 모드를 판단하고, 판단되는 망 동기 모드에 따라 망 동기 기준의 물리층 인터페이스를 선택한다.
특히, 제어 블록(150)은 현재 망 동기 모드를 판단하여, 상기 판단된 망 동기 모드에 따른 망 동기 기준의 인터페이스를 나타내는 선택 신호를 출력하여 망 선택/분배기(130)로 전달한다.
또한, 제어 블록(150)은 상기 다수의 물리층 인터페이스의 클럭 신호를 미리 설정된 기준 주파수로 각각 변환하기 위한 다수의 제 1 변환정보와, 상기 기준 주파수의 신호를 상기 다수의 물리층 인터페이스를 위한 다수의 주파수로 각각 변환하기 다수의 제 2 변환정보를 더 출력할 수 있다.
이를 위하여, 제어 블록(150)은 도 2에 도시된 바와 같이, 모드 판단부(151)와, 선택 제어부(152)와, 제 1 변환 설정부(153)와 제 2 변환 설정부(154)를 포함할 수 있다.
모드 판단부(151)는 보드 관리/운용 블록(160)으로부터 전달되는 동기화 정보를 기초로 현재 망 동기화 모드를 판단한다.
선택 제어부(152)는 판단된 망 동기화 모드를 근거로 선택할 망 동기 기준의 인터페이스를 나타내는 선택 신호를 생성하여 상기 클럭 선택/분배기(130)로 전달한다.
또한, 선택 제어부(152)는 양방향 버퍼(170)의 전달 방향을 망 동기 모드에 따라 제어하는 제어 신호도 송출할 수 있다.
제 1 변환 설정부(153)는 각 물리층 인터페이스에서 출력되는 클럭 신호를 하나의 기준 주파수대역으로 변환하기 위한 다수의 제 1 변환정보를 생성하고, 생성되는 제 1 변환정보를 제 1 주파수 변환 블록(120 내지 122)에 전달한다.
이때, 각 물리층 인터페이스의 클럭 신호는 각 물리층 인터페이스의 특성상 다를 수 있기 때문에, 제 1 변환 설정부(153)는 각 물리층 인터페이스별 주파수를 근거로 다수의 제 1 변환 정보를 각각 생성한다.
제 1 변환정보는 각 물리층 인터페이스별 주파수의 신호가 상기 기준 주파수대로 변환되도록 하는 체배값 및 분주값을 각각 포함할 수 있으며, 이하에서는 각 제 1 변환정보를 제 1-1 변환정보, 제 1-2 변환정보, 제 1-3 변환정보로 칭한다. 이때, 제 1-1 변환정보는 10 기가비트 물리층 인터페이스의 주파수대의 신호를 상기 기준 주파수로 변환하도록 하는 체배값 및 분주값을 포함하고, 제 1-2 변환정보는 1기가 비트 물리층 인터페이스의 주파수대의 신호를 상기 기준 주파수로 변환하도록 하는 체배값 및 분주값을 포함하고, 제 1-3 변환정보는 외부 클럭 인터페이스를 위한 주파수대의 신호를 상기 기준 주파수로 변환하도록 하는 체배값 및 분주값을 포함할 수 있다.
제 2 변환 설정부(154)는 기준 주파수대역의 클럭 신호를 각 물리층 인터페이스의 주파수대역으로 변환하기 위한 다수의 제 2 변환정보를 생성하여 각 제 2 주파수 변환 블록(140 내지 142)에 전달한다.
각 물리층 인터페이스를 위한 레퍼런스 신호는 각 물리층 인터페이스별로 다를 수 있으므로, 제 2 변환 설정부(154)는 각 물리층 인터페이스별 주파수를 근거 로 다수의 제 2 변환정보를 각각 생성한다.
제 2 변환정보는 기준 주파수의 신호가 각 물리층 인터페이스별 주파수대로 변환되도록 하는 체배값을 각각 포함할 수 있으며, 이하에서는 각 제 2 변환정보를 제 2-1 변환정보, 제 2-2 변환정보, 제 2-3 변환정보로 칭한다. 이때, 제 2-1 변환정보는 기준 주파수가 10 기가비트 물리층 인터페이스의 주파수대로 변환되도록 하는 체배값을 포함하고, 제 2-2 변환정보는 기준 주파수의 신호가 1기가 비트 물리층 인터페이스의 주파수대로 변환되도록 하는 체배값을 포함하고, 제 2-3 변환정보는 기준 주파수의 신호가 외부 클럭 인터페이스를 위한 주파수대로 변환되도록 하는 체배값을 포함할 수 있다.
한편, 다수의 인터페이스 블록(110, 111)은 통신 망(미도시됨)을 통해 연결되는 물리층 인터페이스(미도시됨)와 각각 연결되어, 각 물리층 인터페이스의 수신 데이터로부터 복구 클럭 신호를 출력한다. 그리고 인터페이스 블록(110, 111)는 각 물리층 인터페이스와의 데이터 송수신시 망 동기 모드에 따라 입력되는 레퍼런스 클럭 신호를 사용한다.
이때, 인터페이스 블록(110, 111)은 10기가 비트 물리층 인터페이스, 1 기가 비트 물리층 인터페이스 등과 같은 이더넷 물리층 인터페이스를 지원하도록 구비될 수 있다.
이를 위하여, 인터페이스 블록(110, 111)은 제 1 인터페이스 블록(110)과 제 2 인터페이스 블록(111)를 포함할 수 있다.
여기에서, 제 1 인터페이스 블록(110)은 10기가 비트 물리층 인터페이스와 연동하고, 제 2 인터페이스 블록(111)는 1 기가 비트 물리층 인터페이스와 연동할 수 있다.
다시 말해, 제 1 인터페이스 블록(110)은 10기가 비트 물리층 인터페이스의 수신 데이터로부터 복구 클럭 신호를 출력하고, 제 2 인터페이스 블록(111)은 1기가 비트 물리층 인터페이스)의 수신 데이터로부터 복구 클럭 신호를 출력한다. 그리고, 제 1 인터페이스 블록(110, 111)은 제 2 주파수 변환 블록(140, 141)으로부터 입력되는 클럭 신호를 각 물리층 인터페이스 혹은 외부 클럭 인터페이스의 레퍼런스 신호로 전달한다.
한편, 클럭 운용 장치는 연결된 외부 클럭 인터페이스와의 연동을 위해, 일정의 양방향 버퍼(170)를 구비할 수 있다.
이때, 양방향 버퍼(170)는 입력되는 제어 신호에 따라 데이터의 전달 방향을 제어한다. 따라서, 양방향 버퍼(170)는 외부 클럭 인터페이스로부터 수신되는 클럭 신호를 제 1-3 주파수 변환 블록(122)로 전달하거나, 또는 제 2-3 주파수 변환 블록(142)로부터 수신되는 클럭 신호를 외부 클럭 인터페이스로 전달할 수 있다.
제 1 주파수 변환 블록(120 내지 122)은 제어 블록(150)에 의해 출력된 제 1 변환 정보를 수신하여, 각 인터페이스 블록(110, 111)에 의해 출력된 복구 클럭 신호와 양방향 버퍼(170)으로부터 전달되는 클럭 신호를 기준 주파수로 변환한다. 이때, 변환된 복구 클럭 신호는 클럭 선택/분배기(130)로 전달된다.
이때, 기준 주파수는 8kHz, 19.44MHz, 임의의 사용자 지정 주파수 등이 될 수 있다. 그리고, 통상적으로 인터페이스 블록(110,111)에서 출력되는 복구 클럭 신호는 수백MHz대의 높은 주파수이다. 따라서, 제 1 주파수 변환 블록(120 내지 122)은 제 1 변환 정보에 따라 각 물리층 인터페이스의 높은 주파수의 복구 클럭 신호를 수십MHz 이하의 기준 주파수대로 낮춘다.
이를 위하여, 제 1 주파수 변환 블록(120 내지 122)은 제 1-1 주파수 변환 블록(120)과 제 1-2 주파수 변환 블록(121)과 제 1-3 주파수 변환 블록(122)을 포함할 수 있다.
제 1-1 주파수 변환 블록(120)은 제 1 변환정보의 제 1-1 변환정보를 이용하여 신호 변환의 체배값, 및 분주값을 획득하고, 상기 제 1 인터페이스 블록(110)으로부터 수신되는 복구 클럭 신호를 상기 기준 주파수대로 변환한다. 그리고, 제 1-2 주파수 변환 블록(121)은 제 1-2 변환 정보를 이용하여 신호 변환의 체배값 및 분주값을 획득하고, 상기 제 2 인터페이스 블록(111)의 복구 클럭 신호를 상기 기준 주파수대로 변환한다. 그리고, 제 1-3 주파수 변환 블록(122)은 제1-3 변환 정보를 이용하여 신호 변환의 체배값 및 분주값을 획득하고, 상기 양방향 버퍼(170)의 클럭 신호를 기준 주파수대로 변환한다.
결과적으로, 제 1 주파수 변환 블록(120 내지 122)에 의해 출력되는 클럭 신호는 모두 동일한 주파수대가 될 수 있다.
클럭 선택/분배기(130)는 제 1 주파수 변환 블록(120 내지 122)에 의해 변환되는 클럭 신호 중 상기 망 동기 기준의 인터페이스의 클럭 신호를 선택하여 다수의 신호로 분배한다.
이때, 클럭 선택/분배기(130)는 제어 블록(150)으로부터 수신되는 선택 신호 를 근거로, 상기 망 동기 기준의 클럭 신호를 선택하고, 다수의 신호로 분배하여 다수의 제 2 주파수 변환 블록(140 내지 142)으로 각각 전달할 수 있다.
따라서, 클럭 선택/분배기(130)는 현재 망 동기 모드가 10 기가 비트 물리층 인터페이스의 마스터 모드인 경우 상기 10 기가 비트 물리층 인터페이스의 클럭 신호를 선택하고, 1 기가 비트 물리층 인터페이스의 마스터 모드인 경우 상기 1 기가 비트 물리층 인터페이스의 클럭 신호를 선택하고, 슬레이브 모드인 경우 외부 클럭 인터페이스의 클럭 신호를 선택할 수 있다.
제 2 주파수 변환 블록(140 내지 142)은 클럭 선택/분배기(130)에 의해 분배되는 동일한 주파수의 클럭 신호를 각 물리층 인터페이스를 위한 주파수대로 변환하여 상기 각 인터페이스의 레퍼런스 신호로 출력한다.
제 2 주파수 변환 블록(140 내지 142)은 각 인터페이스별 신호 변환을 위하여, 제 1 인터페이스 블록(110)과 연결된 제 2-1 주파수 변환 블록(140)과, 제 2 인터페이스 블록(111)과 연결된 제 2-2 주파수 변환 블록(141)과, 양방향 버퍼(170)와 연결된 제 2-3 주파수 변환 블록(142)을 포함할 수 있다.
여기에서, 제 2-1 주파수 변환 블록(140)은 기본적으로 PLL(Phase - Locked -Loop) 기능을 가지며, 제어 블록(150)의 제 2-1 변환정보를 이용하여 상기 클럭 선택/분배기(130)로부터 입력되는 클럭 신호를 10 기가 비트 물리층 인터페이스를 위한 주파수로 변환한다. 마찬가지로 제 2-2 주파수 변환 블록(141)은 제어 블록(150)의 제 2-2 변환정보를 이용하여 상기 클럭 선택/분배기(130)로부터 입력되는 클럭 신호를 1 기가 비트 물리층 인터페이스를 위한 주파수로 변환한다. 그리 고, 제 2-3 주파수 변환 블록(142)은 제어 블록(150)의 제 2-3 변환정보를 이용하여 상기 클럭 선택/분배기(130)로부터 입력되는 클럭 신호를 외부 클럭 인터페이스를 위한 주파수로 변환한다.
따라서, 상기 클럭 선택/분배기(130)에서 출력된 클럭 신호는 모두 동일한 주파수대였으나, 제 2 주파수 변환 블록(140 내지 142)에서 각각 출력된 클럭 신호는 각 인터페이스 블록(110, 111)별로 다른 주파수대가 될 수 있다.
도 3 및 도 4는 도 1에 도시된 클럭 운용 장치(100)의 동작을 보여주는 도면이다.
도 3을 참조하면, 제어 블록(150)은 현재 망 동기 모드에 따른 망 동기 기준의 인터페이스를 결정하고(S10), 결정된 망 동기 기준의 인터페이스를 선택하기 위한 선택 신호와 주파수 변환을 위한 다수의 제 1 변환정보 및 제 2 변환정보를 출력한다.
이러한 제어 블록(150)의 동작은 도 4와 같은 다수의 단계를 포함할 수 있다.
도 4를 참조하면, 모드 판단부(151)는 보드 관리/운용 블록(160)으로부터 전달되는 동기화 정보를 기초로 현재 망 동기 모드를 판단한다(S11).
그리고, 선택 제어부(152)는 판단된 망 동기 모드를 근거로 현재 망 동기 모드에 따른 망 동기 기준의 인터페이스를 나타내는 선택 신호를 생성하고(S12), 생성된 선택 신호를 클럭 선택/분배기(130)로 전달한다.
제 1 변환 설정부(153)는 각 물리층 인터페이스의 주파수 대역의 클럭 신호 를 하나의 기준 주파수대로 변환하기 위한 다수의 제 1 변환정보를 생성하고(S13), 생성되는 다수의 제 1 변환정보를 제1 주파수 변환 블록(120 내지 122)에 각각 전달한다.
제 2 변환 설정부(154)는 기준 주파수대역의 클럭 신호를 각 물리층 인터페이스의 주파수대역으로 변환하기 위한 다수의 제 2 변환정보를 생성하고(S14), 생성되는 다수의 제 2 변환정보를 제 2 주파수 변환 블록(140 내지 142)에 각각 전달한다.
이 후, 인터페이스 블록(110, 111)은 연결된 물리층 인터페이스로부터 임의의 데이터가 수신되면, 수신되는 데이터를 기초로 소정의 복구 클럭 신호를 각각 출력한다(S20). 또한, 양방향 버퍼(170)은 외부 클럭 인터페이스로부터 임의의 클럭 신호가 수신되면, 수신된 클럭 신호를 제 1-3 주파수 변환 블록(122)으로 전달한다.
제 1 주파수 변환 블록(120 내지 122)은 제 1 변환 정보를 이용하여, 상기 S20 단계에 의해 출력되는 복구 클럭 신호를 기준 주파수대로 변환한다(S30).
클럭 선택/분배기(130)는 상기 선택 신호를 이용하여 상기 S30 단계에 의해 변환되는 복구 클럭 신호 중 망 동기 기준의 인터페이스의 클럭 신호를 선택하고, 다수의 신호로 분배한다(S40).
제 2 주파수 변환 블록(140 내지 142)은 상기 S40 단계에 의해 분배된 클럭 신호를 상기 제 2 변환정보를 기초로 각 물리층 인터페이스의 주파수대로 변환하여 각 인터페이스 블록의 레퍼런스 신호로 입력한다(S50).
도 5는 도 1에 도시된 클럭 운용 장치(100)의 동작을 보여주기 위한 예시도이다.
여기에서, 현재 망 동기 모드는 10기가 비트 물리층 인터페이스의 마스터 모드인 것으로 가정한다. 그리고, 10기가 비트 물리층 인터페이스의 복구 클럭 신호는 161.1328125MHz이고, 10기가 비트 물리층 인터페이스의 레퍼런스 신호는 156.25MHz로 가정한다. 1기가 비트 물리층 인터페이스의 복구 클럭 신호는 31.25MHz이고, 1기가 비트 물리층 인터페이스의 레퍼런스 신호는 125MHz로 가정한다. 보드내 사용될 기준 주파수 및 외부 클럭 인터페이스의 클럭 주파수는 15.625MHz로 가정한다.
도 5를 참조하면, 제어 블록(150)은 보드 관리/운용 블록(160)으로부터 전달되는 동기화 정보를 기초로, 현재 망 동기 모드를 10기가 비트 물리층 인터페이스의 마스터 모드로 판단한다.
그리고, 제어 블록(150)은 10기가 비트 물리층 인터페이스의 클럭 신호를 선택하기 위한 선택 신호, 각 물리층 인터페이스의 클럭 신호를 하나의 기준 주파수대로 변환하기 위한 다수의 제 1 변환정보 및 상기 기준 주파수의 신호를 각 물리층 인터페이스별 주파수대로 변환하기 위한 제 2 변환정보를 생성하여 출력한다.
특히, 제어 블록(150)은 각 물리층 인터페이스의 클럭 신호가 하나의 기준 주파수(15.625MHz)대로 변환될 수 있도록, 10기가 비트 물리층 인터페이스의 신호를 기준 주파수로 변환시키는 체배값(x640) 및 분주값(/66)을 포함하는 제 1-1 변환정보와, 1기가 비트 물리층 인터페이스의 신호를 기준 주파수대로 변환시키는 체 배값(x1) 및 분주값(/2)을 포함하는 제 1-2 변환정보와, 외부 클럭 인터페이스의 신호를 기준 주파수로 변환시키는 체배값(x1) 및 분주값(/1)을 포함하는 제 1-3 변환정보를 생성한다. 그리고, 제어 블록(150)은 제 1-1 변환정보를 제 1-1 주파수 변환 블록(120)으로 전달하고, 제 1-2 변환정보를 제 1-2 주파수 변환 블록(121)으로 전달하고, 제 1-3 변환정보를 제 1-3 주파수 변환 블록(122)으로 전달한다.
또한, 제어 블록(150)은 기준 주파수(15.625MHz)대의 신호가 각 물리층 인터페이스를 위한 주파수대로 각각 변환될 수 있도록, 상기 기준 주파수의 신호를 10기가 비트 물리층 인터페이스의 주파수대로 변환시키는 체배값(x10)을 포함하는 제 2-1 변환정보와, 상기 기준 주파수의 신호를 1기가 비트 물리층 인터페이스의 주파수대로 변환시키는 체배값(x8)을 포함하는 제 2-2 변환정보와, 상기 기준 주파수의 신호를 외부 클럭 인터페이스의 주파수대로 변환시키는 체배값(x1)을 포함하는 제 2-3 변환정보를 생성한다. 그리고 제어 블록(150)은 제 2-1 변환정보를 제 2-1 주파수 변환 블록(140)으로 전달하고, 제 2-2 변환정보를 제 2-2 주파수 변환 블록(141)으로 전달하고, 제 2-3 변환정보를 제 2-3 주파수 변환 블록(142)으로 전달한다.
한편, 제 1 인터페이스 블록(110)은 연결된 10 기가 비트 물리층 인터페이스의 수신 데이터로부터 161.1328125MHz의 복구 클럭 신호를 생성한다. 그리고, 제 1-1 주파수 변환 블록(120)은 제어 블록(150)으로부터 수신되는 제 1-1 변환정보(체배값(x640) 및 분주값(/66))를 이용하여 상기 161.1328125MHz의 복구 클럭 신호를 기준 주파수대로 변환하고, 클럭 선택/분배기(130)로 전달한다.
제 2 인터페이스 블록(111)은 연결된 1 기가 비트 물리층 인터페이스의 수신 데이터로부터 31.25MHz의 복구 클럭 신호를 생성한다. 그리고, 제 1-2 주파수 변환 블록(121)은 제어 블록(150)으로부터 수신되는 제 1-2 변환정보(체배값(x1) 및 분주값(/2))를 이용하여 상기 31.25MHz의 복구 클럭 신호를 기준 주파수대로 변환하고, 클럭 선택/분배기(130)로 전달한다.
그리고, 양방향 버퍼(170)는 연결된 외부 클럭 인터페이스로부터 수신되는 클럭 신호를 제 1-3 주파수 변환 블록(122)으로 전달한다.
클럭 선택/분배기(130)는 상기 제어블록(150)으로부터 수신된 선택 신호에 따라 상기 전달되는 클럭 신호 중 제 1 인터페이스 블록(110)의 클럭 신호를 선택하고, 다수의 동일 신호로 분배하여 각 제 2 주파수 변환 블록(140 내지 142)에 전달한다.
제 2 주파수 변환 블록(140 내지 142)은 전달되는 클럭 신호를 다수의 제 2 변환 정보에 따라 변환하여, 각 인터페이스 블록(110, 111) 및 양방향 버퍼(170)로 전달한다.
특히, 제 2-1 주파수 변환 블록(140)은 제 2-1 변환 정보로부터 체배값(x10)을 획득하여 상기 전달된 클럭 신호를 156.25MHz의 신호로 변환하고, 제 2-2 주파수 변환 블록(141)은 제 2-2 변환 정보로부터 체배값(x8)을 획득하여 상기 전달된 클럭 신호를 125MHz의 신호로 변환하고, 제 2-3 주파수 변환 블록(142)은 제 2-3 변환 정보로부터 체배값(x1)을 획득하여 상기 전달된 클럭 신호를 15.625MHz의 신호로 변환한다.
결과적으로, 현재 망 동기 모드가 10기가 비트 물리층 인터페이스의 마스터 모드인 경우, 10기가 비트 물리층 인터페이스의 클럭 신호는 다른 물리층 인터페이스의 주파수대로 각각 변환되어 레퍼런스 신호로 사용됨으로써, 10기가 비트 물리층 인터페이스의 망 동기를 지원할 수 있다. 마찬가지로 현재 망 동기 모드가 1기가 비트 물리층 인터페이스의 마스터 모드인 경우, 제어 블록(150)은 상기 선택 신호를 제 2 인터페이스 블록(111)의 클럭 신호를 선택하기 위한 신호로 출력하여, 임의의 인터페이스의 클럭 신호가 다른 인터페이스의 레퍼런스 신호로 입력되도록 할 수 있다.
한편, 현재 망 동기 모드가 외부 클럭 인터페이스를 망 동기 기준으로 선택하기 위한 슬레이브 모드인 경우, 클럭 운용 장치(100)는 도 6과 같이 동작할 수 있다.
도 6을 참조하면, 제어 블록(150)은 외부 클럭 인터페이스의 클럭 신호를 선택하기 위한 선택 신호, 각 물리층 인터페이스의 클럭 신호를 하나의 기준 주파수대로 변환하기 위한 다수의 제 1 변환정보 및 상기 기준 주파수의 신호를 각 물리층 인터페이스별 주파수대로 변환하기 위한 제 2 변환정보를 생성하여 출력한다. 그리고, 제어 블록(150)은 양방향 버퍼(170)의 전달 방향을 외부 클럭 인터페이스로부터의 수신방향으로 설정한다.
따라서, 양방향 버퍼(170)는 외부 클럭 인터페이스로부터 수신된 클럭 신호를 제 1-3 주파수 변환 블록(122)을 통해 클럭 선택/분배기(130)로 전달한다. 그리고, 클럭 선택/분배기(130)는 다수의 클럭 신호 중 상기 선택 신호에 따라 외부 클 럭 인터페이스의 클럭 신호를 선택하여 다수의 제 2 주파수 변환 블록(140 내지 142)으로 전달한다. 이에 따라, 외부 클럭 인터페이스의 클럭 신호는 다른 물리층 인터페이스의 레퍼런스 신호로 입력될 수 있다.
또한, 현재 망 동기 모드가 비동기 모드인 경우, 제어 블록(150)은 도 7과 같이 동작할 수 있다.
도 7을 참조하면, 제어 블록(150)은 클럭 신호를 선택하지 않도록 하는 선택 신호, 자유 동작(free run)의 신호 변환을 나타내는 제 1 변환 정보 및 제 2 변환정보를 생성하여 출력한다.
따라서, 제 2 주파수 변환 블록(140 내지 142)은 수신되는 제 2 변환정보를 근거로, 입력되는 클럭 신호와 무관하게 미리 설정된 레퍼런스 신호를 생성하여 각 인터페이스 블록(110, 111) 및 양방향 버퍼(170)에 전달한다.
특히, 제 2-1 주파수 변환 블록(140)은 자유 동작(free run)의 신호 변환을 나타내는 제 2 변환정보를 근거로, 미리 설정된 156.25MHz의 신호를 생성하고, 제 2-2 주파수 변환 블록(141)은 미리 설정된 125MHz의 신호를 생성하고, 제 2-3 주파수 변환 블록(142)은 미리 설정된 15.625MHz의 클럭 신호를 생성한다.
이에 따라, 각 물리층 인터페이스의 클럭 신호는 다른 물리층 인터페이스의 레퍼런스 신호로 입력되지 않으므로, 각 물리층 인터페이스는 다른 물리층 인터페이스와 무관한 비동기 모드로 동작할 수 있다.
본 발명에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명의 일 실시 예에 따른 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 장치의 구성을 보여주는 도면.
도 2는 도 1에 도시된 제어 블록의 구성을 보여주는 도면.
도 3, 도 4는 도 1에 도시된 클럭 운용 장치의 동작을 보여주는 도면.
도 5, 도 6, 도 7은 망 동기 모드별 클럭 운용 장치의 동작을 보여주기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
100 : 클럭 운용 장치110, 111 : 인터페이스 블록
120 내지 122 : 제 1 주파수 변환 블록130 : 클럭 선택/분배기
140 내지 142 : 제 2 주파수 변환 블록150 : 제어 블록
151 : 모드 판단부152 : 선택 제어부
153 : 제 1 변환 설정부154 : 제 2 변환 설정부
160 : 보드 관리/운용 블록170 : 양방향 버퍼

Claims (10)

  1. 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 장치에 있어서,
    현재 망 동기 모드에 따라 상기 다수의 물리층 인터페이스 중 망 동기 기준의 물리층 인터페이스를 선택하는 제어블록;
    상기 다수의 물리층 인터페이스의 수신 데이터로부터 복구 클럭 신호를 출력하는 다수의 인터페이스 블록;
    상기 출력된 각 복구 클럭 신호를 미리 설정된 기준 주파수로 변환하는 제 1 주파수 변환 블록;
    상기 변환되는 신호 중 상기 망 동기 기준의 물리층 인터페이스의 클럭 신호를 선택하여 다수의 신호로 분배하는 클럭 선택/분배기; 및
    상기 분배되는 클럭 신호를 각 물리층 인터페이스를 위한 주파수대로 변환하여 상기 각 물리층 인터페이스의 레퍼런스 신호로 출력하는 제 2 주파수 변환 블록을 포함하는,
    다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 장치.
  2. 제1항에 있어서, 상기 다수의 인터페이스 블록은
    1기가 비트 물리층 인터페이스, 10기가 비트 물리층 인터페이스 중 적어도 하나를 지원하는 것을 특징으로 하는,
    다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 장치.
  3. 제1항에 있어서, 상기 망 동기 모드는
    다수의 물리층 인터페이스 중 임의의 이더넷 라인의 인터페이스를 망 동기의 기준으로 선택하기 위한 마스터 모드, 상기 클럭 운용 장치와 연동하는 외부 클럭 인터페이스를 망 동기 기준으로 선택하기 위한 슬레이브 모드, 망 동기의 기준이 없는 비동기식 모드 중 적어도 하나 이상을 포함하는 것을 특징으로 하는,
    다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 장치.
  4. 제3항에 있어서, 상기 제어블록은
    현재 망 동기 모드를 판단하여, 상기 판단된 망 동기 모드에 따른 망 동기 기준의 인터페이스를 나타내는 선택 신호를 출력하는 것을 특징으로 하는,
    다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 장치.
  5. 제4항에 있어서, 상기 제어블록은
    상기 다수의 물리층 인터페이스의 클럭 신호를 상기 기준 주파수로 각각 변환하기 위한 다수의 제 1 변환정보와, 상기 기준 주파수의 신호를 상기 다수의 물 리층 인터페이스를 위한 다수의 주파수로 각각 변환하기 다수의 제 2 변환정보를 더 출력하는 것을 특징으로 하는,
    다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 장치.
  6. 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법에 있어서,
    현재 망 동기 모드에 따라 선택할 물리층 인터페이스를 결정하는 단계; 및
    상기 결정된 물리층 인터페이스의 클럭 신호를 다른 물리층 인터페이스의 레퍼런스 신호로 생성하는 단계를 포함하는,
    다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법.
  7. 제6항에 있어서, 상기 물리층 인터페이스는
    1기가 비트 물리층 인터페이스, 10기가 비트 물리층 인터페이스 중 적어도 하나 이상을 포함하는 것을 특징으로 하는,
    다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법.
  8. 제6항에 있어서, 상기 망 동기 모드는
    다수의 물리층 인터페이스 중 임의의 이더넷 라인의 인터페이스를 망 동기의 기준으로 선택하기 위한 마스터 모드, 상기 클럭 운용 장치와 연동하는 외부 클럭 인터페이스를 망 동기 기준으로 선택하기 위한 슬레이브 모드, 망 동기의 기준이 없는 비동기식 모드 중 적어도 하나 이상을 포함하는 것을 특징으로 하는,
    다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법.
  9. 상기 제6항에 있어서, 상기 결정단계는
    상기 다수의 물리층 인터페이스의 클럭 신호를 미리 설정된 기준 주파수로 각각 변환하기 위한 다수의 제 1 변환정보와, 상기 기준 주파수의 신호를 상기 다수의 물리층 인터페이스를 위한 다수의 주파수로 각각 변환하기 다수의 제 2 변환정보를 출력하는 단계; 및
    현재 망 동기 모드를 판단하여, 상기 판단된 망 동기 모드에 따른 망 동기 기준의 인터페이스를 나타내는 선택 신호를 출력하는 단계를 포함하는 것을 특징으로 하는,
    다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법.
  10. 상기 제6항에 있어서, 상기 생성단계는
    상기 각 물리층 인터페이스의 수신 데이터로부터 복구 클럭 신호를 출력하는 단계;
    상기 출력된 복구 클럭 신호를 상기 제 1 변환정보를 기초로 상기 기준 주파수로 변환하는 단계;
    상기 선택 신호를 이용하여 상기 변환된 클럭 신호 중 현재 망 동기 기준의 인터페이스로부터 출력된 클럭 신호를 선택하는 단계; 및
    상기 선택된 클럭 신호를 상기 다수의 제 2 변환정보를 이용하여 각 물리층 인터페이스를 위한 주파수대로 변환하여 상기 각 물리층 인터페이스의 레퍼런스 신호로 입력하는 단계를 포함하는,
    다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법.
KR1020090128076A 2009-12-21 2009-12-21 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법 및 그 장치 KR101298806B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090128076A KR101298806B1 (ko) 2009-12-21 2009-12-21 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법 및 그 장치
US12/882,870 US8498314B2 (en) 2009-12-21 2010-09-15 Clock operating method and apparatus for supporting ethernet physical layer interfaces

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090128076A KR101298806B1 (ko) 2009-12-21 2009-12-21 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR20110071490A true KR20110071490A (ko) 2011-06-29
KR101298806B1 KR101298806B1 (ko) 2013-08-22

Family

ID=44151015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090128076A KR101298806B1 (ko) 2009-12-21 2009-12-21 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법 및 그 장치

Country Status (2)

Country Link
US (1) US8498314B2 (ko)
KR (1) KR101298806B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8713237B2 (en) * 2011-03-29 2014-04-29 Cisco Technology, Inc. X2 10GBASE-T transceiver with 1 Gigabit side-band support
KR101416701B1 (ko) 2013-08-29 2014-07-09 주식회사알에프윈도우 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템
CN103455009A (zh) * 2013-09-10 2013-12-18 昆山奥德鲁自动化技术有限公司 长距离以太网络频率转变器
CN113260039B (zh) * 2020-02-13 2023-04-07 维沃移动通信有限公司 信息控制方法及通信设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030110344A1 (en) * 1996-09-18 2003-06-12 Andre Szczepanek Communications systems, apparatus and methods
KR100326296B1 (ko) * 1997-10-20 2002-08-17 주식회사 하이닉스반도체 망동기장치의클럭분배부에서운용자요구에의한기준클럭및마스터클럭변경방법
US6539049B1 (en) * 1999-05-28 2003-03-25 Dot Wireless, Inc. Device and method for maintaining time synchronous with a network master time
US6289067B1 (en) * 1999-05-28 2001-09-11 Dot Wireless, Inc. Device and method for generating clock signals from a single reference frequency signal and for synchronizing data signals with a generated clock
US7286557B2 (en) * 2001-11-16 2007-10-23 Intel Corporation Interface and related methods for rate pacing in an ethernet architecture
KR100487561B1 (ko) * 2001-12-15 2005-05-03 엘지전자 주식회사 동기 전송 시스템에서 망동기 블록 이중화 장치 및 그제어 방법
US20040028164A1 (en) * 2002-08-07 2004-02-12 Hongtao Jiang System and method for data transition control in a multirate communication system
US7286622B2 (en) * 2002-08-07 2007-10-23 Broadcom Corporation System and method for performing on-chip synchronization of system signals utilizing off-chip harmonic signal
US7180972B1 (en) * 2002-10-16 2007-02-20 Altera Corporation Clock signal circuitry for multi-protocol high-speed serial interface circuitry
KR100636329B1 (ko) * 2004-11-08 2006-10-18 삼성전자주식회사 통합 네트워크 인터페이스 장치 및 그 운용 방법
KR100688091B1 (ko) 2004-12-08 2007-03-02 한국전자통신연구원 동기식 이더넷에서의 프레임 동기 방법 및 클럭 발생 장치
US7539200B2 (en) * 2005-04-27 2009-05-26 Agere Systems Inc. Line-timing in packet-based networks
KR100895158B1 (ko) 2005-10-31 2009-05-04 삼성전자주식회사 레지던셜 이더넷에서 클럭 동기화를 위한 노드 장치 및클럭 동기화 방법
EP2131530A4 (en) * 2007-03-29 2014-03-26 Fujitsu Ltd NETWORK ELEMENT
US7873073B2 (en) * 2008-02-26 2011-01-18 Ciena Corporation Method and system for synchronous high speed Ethernet GFP mapping over an optical transport network
US8165258B2 (en) * 2008-08-11 2012-04-24 Himax Technologies Limited Clock generating device and method thereof

Also Published As

Publication number Publication date
KR101298806B1 (ko) 2013-08-22
US20110150007A1 (en) 2011-06-23
US8498314B2 (en) 2013-07-30

Similar Documents

Publication Publication Date Title
KR101044521B1 (ko) 네트워크에 연결된 슬레이브 장치들의 동기 제어장치
US8867573B2 (en) Transferring data between asynchronous clock domains
KR101298806B1 (ko) 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법 및 그 장치
JP6701622B2 (ja) 同期計測システム
CN104184451A (zh) 可重组电路区块以及将电路区块进行组态的方法
RU2012151959A (ru) Узел и система для синхронной сети
US7180343B2 (en) Apparatus for synchronizing clock using source synchronous clock in optical transmission system
CN101272235B (zh) 数据传送装置、时钟切换电路和时钟切换方法
JP5138187B2 (ja) 計測システム及び計測ユニット
CN101502036B (zh) 半导体集成电路和具有该电路的发送装置
US8321715B2 (en) Communication apparatus having clock interface
JP4723554B2 (ja) 多様なデータ量を有する高速データ間のインターフェース変換方法及び装置
KR100683582B1 (ko) 데이터 전송속도 변환장치
EP1493233B1 (en) Selectable clocking architecture
JP2016213742A (ja) 信号多重化装置および伝送装置
JP5940694B1 (ja) 周波数同期方法および周波数同期装置
CN219831720U (zh) 一种多频率异步时钟域数据处理装置
KR101074363B1 (ko) 전용 데이터 회선을 갖는 디지털 서비스 유닛 시스템
KR200259810Y1 (ko) 액세스 게이트웨이와 교환 시스템 간의 라인 인터페이스장치
KR100303876B1 (ko) 데이타통신용동기/비동기데이타변환장치
JP2015122574A (ja) 送信回路および送受信回路
KR100307403B1 (ko) 이동통신 교환기의 망동기 장치
JP2626487B2 (ja) 伝送装置
CN116149428A (zh) 一种多频率异步时钟域数据处理方法和装置
JP5895512B2 (ja) 環線系統保護継電システムのサンプリング同期回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160726

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170727

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190725

Year of fee payment: 7