KR100688091B1 - 동기식 이더넷에서의 프레임 동기 방법 및 클럭 발생 장치 - Google Patents

동기식 이더넷에서의 프레임 동기 방법 및 클럭 발생 장치 Download PDF

Info

Publication number
KR100688091B1
KR100688091B1 KR1020050055855A KR20050055855A KR100688091B1 KR 100688091 B1 KR100688091 B1 KR 100688091B1 KR 1020050055855 A KR1020050055855 A KR 1020050055855A KR 20050055855 A KR20050055855 A KR 20050055855A KR 100688091 B1 KR100688091 B1 KR 100688091B1
Authority
KR
South Korea
Prior art keywords
frame
coefficient
clock
coefficients
error
Prior art date
Application number
KR1020050055855A
Other languages
English (en)
Other versions
KR20060064481A (ko
Inventor
박태준
김봉완
최지연
주성순
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20060064481A publication Critical patent/KR20060064481A/ko
Application granted granted Critical
Publication of KR100688091B1 publication Critical patent/KR100688091B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 동기식 이더넷에서의 프레임 동기 방법 및 클럭 발생 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 클럭 동기가 이루어지지 않은 네트워크에서, 프레임의 시간 간격을 일정하게 유지시키는 프레임 계수기를 일치시키고 그 후 수신되는 프레임 계수기의 오차를 이용하여 송수신단의 클럭을 일치시킴으로써, 동기 서비스가 가능하도록 하는 프레임 동기 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 프레임 간격을 일정하게 유지시키는 프레임 계수기를 이용한 송신 노드와 수신 노드 간의 프레임 동기를 위한 방법으로서, 수신 노드가 송신 노드와 프레임 계수를 포함하는 동기식 패킷을 송수신하여, 자신의 프레임 계수를 송신 노드의 프레임 계수에 일치시키는 프레임 계수 일치단계; 프레임 계수를 일치시킨 후 송신노드와 프레임 계수를 포함하는 동기식 패킷을 송수신하여, 송신 노드의 프레임 계수와 자신의 프레임 계수의 오차를 추출하고 그 프레임 계수 오차 정보를 이용하여 자신의 프레임 계수를 보정하는 프레임 계수 보정단계; 및 상기 프레임 계수 오차 정보를 클럭 발생 장치의 입력 기준 신호로 사용하여 보정된 베이스 클럭을 생성하는 베이스 클럭 보정단계를 포함함.
4. 발명의 중요한 용도
본 발명은 이더넷 네트워크 시스템 등에 이용됨.
이더넷, 클럭, 동기, 프레임

Description

동기식 이더넷에서의 프레임 동기 방법 및 클럭 발생 장치{Frame Synchronization Method in Synchronous Ethernet and Clock Generation Apparatus}
도 1은 본 발명에 따른 프레임 동기 방법을 설명하는 일실시예 흐름도,
도 2는 도 1의 프레임 계수 일치 방법을 상세히 설명하는 일실시예 도면,
도 3a은 고정 프레임 경계 운용 방법을 설명하는 일실시예 도면,
도 3b는 고정 프레임 경계 운용 방법에서의 프레임 주기를 나타낸 일실시예 도면,
도 4a는 가변 프레임 경계 운용 방법을 설명하는 일실시예 도면,
도 4b는 가변 프레임 경계 운용 방법에서의 프레임 주기를 나타낸 일실시예 도면,
도 5는 프레임의 구성을 나타낸 도면,
도 6은 고정 프레임 경계 운용 방법의 기대 가용 대역을 나타낸 그래프,
도 7은 고정 프레임 경계 운용 방법에서 프레임 크기와 대역 효율의 관계를 비교한 일실시예 그래프,
도 8은 본 발명에 따른 클럭 발생 장치의 일실시예 구성도이다.
본 발명은 동기식 이더넷에서의 프레임 동기 방법 및 클럭 발생 장치에 관한 것으로, 더욱 상세하게는 클럭 동기가 이루어지지 않은 이더넷 네트워크에서 동기가 필요한 서비스를 제공하기 위한 프레임 동기 방법 및 프레임 동기를 이루기 위한 클럭을 발생시키는 클럭 발생 장치에 관한 것이다.
일반적으로 이더넷(Ethernet)은 송수신 노드간의 서비스 동기가 중요하지 않은 패킷 데이터를 송수신의 대상으로 하기 때문에, 네트워크 동기 없이 비동기 패킷 기반의 네트워크을 사용한 데이터 송수신이 가능하다.
그러나, 최근 단대단 동기가 필요한 서비스 수요의 증가로 비동기 서비스에 최적화된 이더넷을 통해 CBR(Constant Bit Rate), TDM(Time Division Multiplexing) 등 가입자간 프레임 발생률의 일치가 필요한 네트워크 동기 서비스를 제공하기 위한 연구가 확대되고 있다.
비동기 기반의 이더넷에 동기의 개념이 도입된 동기식 이더넷(Synchronous Ethernet)에 대해 산업자동화를 포함한 다양한 분야에서 연구가 진행되고 있으며, 최근 IEEE 802.3에 댁내 이더넷 연구 그룹(Residential Ethernet Study Group)이 결성되어 이더넷 기반의 고품질 멀티미디어 서비스를 위한 연구가 진행되고 있다.
TDM 망은 위상동기루프(PLL:Phase Locked Loop) 소자 등을 이용함으로써 서 비스 클럭과 동기된 전송율로 전송되는 데이터를 통해 서비스 클럭을 복원하고, ATM 등의 동기된 패킷망은 서비스 클럭과 데이터 전송율이 동일 클럭으로 동기되어 전송되지는 않으나, 송수신 노드간 동기된 공통의 기준 클럭을 사용함으로써 서비스 클럭을 복원하여 네트워크 동기 서비스를 제공한다. 그러나, 이러한 기술은 송수신 노드간 주고받는 데이터가 동기되어 있지 않고, 송수신 노드에서 사용하는 기준 클럭이 서로 동기되어 있지 않은 이더넷에 적용되기 어렵다.
한편, 순수 비동기 망의 특성을 갖는 이더넷의 동기를 위한 방법으로는 인터넷 시간 동기를 위한 네트워크 타임 프로토콜(NTP:Network Time Protocol) 등의 방법이 있으나, 이 기술은 실시간 서비스를 위해 송수신 노드간 프레임 발생률의 일치를 위한 기준으로 사용될 수 없다. 또한, 송수신 노드간 프레임 발생률의 일치를 위해 GPS, DOTS 등 기존의 기술을 이용할 수 있으나, 운용/유지보수/경제성 등을 고려하면 가입자 단말에 적합하지 않은 문제점이 있다.
따라서, 가입자간 프레임 발생률의 일치가 필요한 네트워크 동기 서비스를 비동기 특성의 이더넷을 이용하여 제공하기 위해 단대단 프레임 발생률의 일치를 위한 새로운 프레임 동기 방안이 필요하다.
본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로, 클럭 동기가 이루어지지 않은 네트워크에서, 프레임의 시간 간격을 일정하게 유지시키는 프레임 계수기를 일치시키고 그 후 수신되는 프레임 계수기의 오차를 이용하여 송수신단의 클럭을 일치시킴으로써, 동기 서비스가 가능하도록 하는 프레임 동기 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 송수신단 프레임 계수기의 오차를 입력 기준 신호로 사용함으로써 동기된 클럭을 발생시키는 클럭 발생 장치를 제공하는데 또다른 목적이 있다.
본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명은, 비동기 패킷 네트워크에서 프레임 간격을 일정하게 유지시키는 프레임 계수기를 이용한 송신 노드와 수신 노드 간의 프레임 동기를 위한 방법으로서, 수신 노드가 송신 노드와 프레임 계수를 포함하는 동기식 패킷을 송수신하여, 자신의 프레임 계수를 송신 노드의 프레임 계수에 일치시키는 프레임 계수 일치단계; 프레임 계수를 일치시킨 후 송신노드와 프레임 계수를 포함하는 동기식 패킷을 송수신하여, 송신 노드의 프레임 계수와 자신의 프레임 계수의 오차를 추출하고 그 프레임 계수 오차 정보를 이용하여 자신의 프레임 계수를 보정하는 프레임 계수 보정단계; 및 상기 프레임 계수 오차 정보를 상기 프레임 계수기를 동작시키는 클럭 발생 장치의 입력 기준 신호로 사용하여 보정된 베이스 클럭을 생성하는 베이스 클럭 보정단계를 포함하는 것을 특징으로 한다.
또한, 본 발명은, 프레임 계수기를 동작시키는 베이스 클럭을 발생시키는 클럭 발생 장치로서, 송신 노드로부터 전송된 프레임 계수 정보와 상기 프레임 계수기로부터 궤환되는 프레임 계수 정보를 비교하여 프레임 계수 오차 신호를 생성하여 출력하는 선행처리기; 상기 프레임 계수 오차 신호를 아날로그 신호로 변환하는 디지털-아날로그 변환기; 및 아날로그 프레임 계수 오차 신호에 따라 수정된 베이스 클럭 신호를 생성하여 상기 프레임 계수기로 출력하는 전압제어발진기를 포함하는 것을 특징으로 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다. 다만, 이하 실시예는 이더넷을 예로 들어 설명하나, 본 발명에 따른 프레임 동기 방법은 이더넷에 한정되지 않으며, 네트워크 동기가 필요한 모든 네트워크 기술에 적용이 가능함을 분명히 한다.
먼저, 홈네트워크(Home Network)의 홈게이트웨이(Home Gateway)와 같이 프레임 동기(프레임 발생율)의 기준이 되는 노드를 마스터(Master)라 하고, 사용자 단말 등 마스터에 따라가는 노드를 슬레이브(Slave)라고 정의한다. 그리고, 마스터와 슬레이브에서 프레임의 시간 간격을 일정하게 유지하기 위한 타이머(timer)를 프레임 계수기(counter)라 하고, 프레임 계수기에서 카운트된 시간을 프레임 계수라고 정의한다. 또한, 마스터와 슬레이브는 프레임 계수기를 동작시키기 위한 베이스 클럭을 발생시키는 클럭 발생 장치를 각각 내장한다.
도 1은 본 발명에 따른 프레임 동기 방법을 설명하는 일실시예 흐름도이다.
도 1에 도시된 바와 같이, 먼저, 슬레이브는 프레임 계수를 포함하는 동기식 패킷을 마스터와 송수신하여 자신의 프레임 계수를 마스터의 프레임 계수와 일치시킨다(101). 이 때, 마스터와 슬레이브는 각각 클럭 발생 장치를 구비하고, 각 클럭 발생 장치는 서로 독립적으로 동작한다. 그리고, 마스터와 슬레이브의 각 프레임 계수기는 클럭 발생 장치로부터 생성되는 베이스 클럭으로 동작한다.
이어서, 슬레이브는 마스터와 프레임 계수를 포함하는 동기식 패킷을 송수신하는 과정에서 발생하는 프레임 계수의 오차 정보를 추출하여 자신의 프레임 계수를 보정한다(102). 즉, 마스터와 슬레이브 사이의 프레임 계수를 일치시키지만, 마스터와 슬레이브의 각 프레임 계수기는 독립적인 클럭 발생 장치로부터 생성되는 베이스 클럭으로 동작하기 때문에, 마스터와 슬레이브의 프레임 계수는 지속적으로 오차가 발생한다. 따라서, 슬레이브는 정기적으로 자신의 프레임 계수를 보정하고, 그 오차 정보를 누적하여 관리한다. 이 때, 마스터의 프레임 계수와 슬레이브의 프레임 계수가 일치하지 않아 프레임 계수의 오차가 검출되면, 마스터가 슬레이브의 요구에 상관없이 지연리포트(DelayReport)를 슬레이브로 전송하거나, 슬레이브의 요구가 있는 경우(일예로 ReportReq=1)에만 슬레이브로 지연리포트를 전송하도록 할 수 있다. 이 때, 슬레이브는 마스터로부터 지연리포트를 수신하여 지연시간을 포함하는 프레임 계수 오차 정보를 추출하여 프레임 계수의 오차를 보정한다.
이어서, 슬레이브는 프레임 계수의 오차 정보를 클럭 발생 장치의 입력 기준 신호로 사용하여 보정된 베이스 클럭을 생성한다(103). 예를 들어, 프레임 계수의 오차가 증가 또는 감소 형태로 3회 이상 지속되는 경우, 확률적으로 단순 전달 오차가 아니고 마스터와 슬레이브의 클럭 발생률의 차이로 판단하여 프레임 계수의 오차 정보를 클럭 발생 장치의 입력 기준 신호로 사용하여 클럭 발생율을 조정한다. 이 때, 상기 누적된 프레임 계수 오차의 평균을 클럭 발생 장치의 입력 기준 신호로 사용하여 클럭 발생율을 조정할 수 있다. 조정된 클럭에 따라 마스터와 슬레이브의 각 프레임 계수기는 프레임의 시간 간격을 일정하기 유지시켜, 프레임 발생율을 동기시킨다.
도 2는 도 1의 프레임 계수 일치 방법을 상세히 설명하는 일실시예 도면이다.
도 2에서 마스터와 슬레이브 두 노드가 보유한 각각의 클럭 발생 장치의 베이스 클럭(base clock)이 일치하는 것으로 가정한다.
마스터와 슬레이브 두 노드는 서로 주고받는 프레임 계수 정보를 이용하여 네트워크 프레임 동기를 이룰 수 있다. 즉, 별도의 패킷을 사용할 필요 없이 마스터와 슬레이브는 주고받는 동기식 패킷(synchronous packet)에 포함된 프레임 계수 정보를 이용하여 프레임 동기를 이룬다.
도 2에 도시된 바와 같이, 먼저, 마스터는 프레임 계수 110(Tm1)에서 그 프레임 계수 정보를 포함하는 동기식 패킷을 슬레이브로 전송한다(201).
슬레이브는 수신된 동기식 패킷에 포함된 마스터의 프레임 계수 정보를 추출하여 프레임 계수의 차를 계산한다(202). 즉, 슬레이브는 동기식 패킷에서 추출한 마스터의 프레임 계수(Tm1)와 마스터로부터 동기식 패킷을 수신한 시점의 자신의 프레임 계수(Ts1)의 차를 계산한다. 도 2에서, 마스터의 프레임 계수는 110이고, 슬레이브가 마스터로부터 동기식 패킷을 수신한 시점의 프레임 계수는 61이며, 프레임 계수의 차는 100에서 61을 뺀 49이다. 이 때, 마스터와 슬레이브 사이의 지연시간(timedelay)은 고려하지 않는다.
이후, 슬레이브는 계산된 프레임 계수의 차를 반영하여 자신의 프레임 계수를 수정한다(203). 즉, 도 2에 도시된 바와 같이, 슬레이브는 상기 프레임 계수의 차 49를 자신의 프레임 계수에 더해 프레임 계수를 129로 수정한다.
다음으로, 슬레이브는 수정된 프레임 계수를 동기식 패킷에 실어 마스터로 전송하고(204), 마스터는 수신된 동기식 패킷에서 슬레이브의 프레임 계수(Ts2)를 추출하고, 추출한 슬레이브의 프레임 계수(Ts2)와 자신의 프레임 계수(Tm2)와의 차를 생성(DelayReport)하여 동기식 패킷에 실어 슬레이브로 전송한다(205).
이어서, 슬레이브는 수신한 동기식 패킷에서 상기 차(DelayReport)를 추출하 여 지연시간을 계산하고, 그 지연시간을 반영하여 프레임 계수를 갱신한다(206). 즉, 최종적으로 프레임 계수를 일치시킨다.
일반적으로 패킷 네트워크를 통과한 비트 정보는 양자화 오류, 전달지연, 전달지연변이 등의 많은 오차가 포함되어 전송된다. 따라서, 베이스 클럭의 복원을 위한 입력 기준 신호로서 프레임 수신 시각 정보를 사용할 수 없다.
그러나, 본 발명에 따른 프레임 계수 정보를 이용한 프레임 동기 방법은 프레임 계수만큼 상기 전송 오차가 분산되어 그 전송 오차로 인한 영향을 받지 않는다. 즉, 평균 프레임 발생률이 허용할 수 있는 오차범위 내에서 유지될 수 있다. 예를 들어, 125us의 프레임 N개가 패킷 네트워크를 통해 전송되면, 전송 프레임은 양자화 오류, 전달지연, 전달지연변이 등의 오차(ω)가 포함되어 수신되는데, 다음 [수학식 1]과 같이 N이 증가할수록, 즉 프레임 계수가 증가할수록 오차(ω)는 분산된다.
Figure 112005034338527-pat00001
본 발명에 따른 프레임 동기 방법을 이용한 프레임 경계 운용 방법은 고정 프레임 경계 운용 방법과 가변 프레임 경계 운용 방법으로 나눌 수 있다. 프레임 경계는 본 발명에 따라 교정된 프레임 계수를 이용하여 특정 주기에 경계를 발생하면 된다.
한편, 전술한 바와 같이, 클럭 발생 장치는 각 노드에서 독립적으로 동작하기 때문에 현실적으로 프레임 경계의 위치는 지속적으로 오차가 발생한다. 따라서, 본 발명에서는 그 오차를 누적 관리하여 클럭 발생 장치를 제어하고, 교정된 베이스 클럭을 발생시켜 프레임 동기를 이룬다. 이하, 두 프레임 경계 운용 방법에 대해 프레임 경계의 오차 범위를 고찰하고 그 오차 범위가 허용 범위내에 속하여 서비스에 문제가 되지 않음을 설명한다.
도 3a은 고정 프레임 경계 운용 방법을 설명하는 일실시예 도면이다.
도 3a의 고정 프레임 경계 운용 방법은 고정된 위치의 프레임 경계를 사용하는 방법으로, 프레임 계수 정보를 포함하는 동기식 패킷(s-1, s-2, s-3, s-4)이 항상 프레임의 가장 앞에 나타나고, 프레임 마지막에 전송할 패킷의 크기가 다음 프레임의 시작까지의 크기보다 크면, 그 패킷은 다음 프레임 경계 유지를 위해 전송될 수 없다. 즉, 프레임 경계 유지를 가장 우선적으로 고려한다.
고정 프레임 경계 운용 방법에서의 프레임 경계 오차 범위를 고찰하기 위해, 125MHz의 베이스 클럭을 사용하는 100Mbps 고속 이더넷(Fast Ethernet)을 예로 들어 설명한다. 125MHz의 베이스 클럭에 대해 모듈러(Modular) 15625 연산으로 8KHz의 신호를 만들 수 있다. 마스터와 슬레이브 두 노드의 베이스 클럭의 차를 A(125MHz, 20ppm), 마스터와 슬레이브 간 프레임 계수기의 동기가 이루어지는 시점의 프레임 계수를 B라 하고, B=0인 경우의 마스터와 슬레이브 두 노드 간 프레임 경계 오차 Diff_0은 다음과 같다.
Diff_0 = (15625-B)*A
= (15625-0)*(8ns*0.000020)
= 2.5ns
슬레이브는 본 발명에 따라, 매 프레임마다 프레임 계수를 일치시킨 후 [수학식 2]와 같은 프레임 경계 오차를 누적 관리하여 베이스 클럭의 차이를 보정한다. 도 3b는 고정 프레임 경계 운용 방법에서의 프레임 주기를 나타낸 일실시예 도면으로, 도 3b에 도시된 바와 같이, 마스터(301)의 주기와 슬레이브(302)의 주기는 8KHz로 일치한다.
도 4a는 가변 프레임 경계 운용 방법을 설명하는 일실시예 도면이다.
도 4a의 가변 프레임 경계 운용 방법은 고정 프레임 경계 운용 방법과 달리 프레임 경계를 가상적으로 유지하며 실제 프레임의 시작 위치를 가변적으로 운용한다. 즉, 프레임 마지막에 시작한 패킷이 경계를 넘어 전송되는 것을 허용한다.
따라서, 가변 프레임 경계 운용 방법에서는 프레임 계수 정보를 포함하는 동기식 패킷(s-1, s-2, s-3, s-4)의 전송 시점이 프레임 경계를 넘어 전송되는 패킷(A-3, A-6)으로 인하여 지연되고, 동기식 패킷(s-1, s-2, s-3, s-4)으로부터 추출한 프레임 계수 정보를 이용한 프레임 계수 일치(프레임 경계)에 오차가 발생한다.
그러나, 다음 [수학식 2]와 같이, 시간이 지나면서, 즉 N이 증가할수록 평균 프레임 경계 오차(α)는 급격히 감소하여, 평균 프레임 주기(평균 프레임 발생율) 는 오차 범위 내에서 유지될 수 있다.
Figure 112005034338527-pat00002
, 여기서 α=α1 +α2 이고, α1 은 동기식 패킷이 밀려 전송되지 않은 경우의 프레임 경계 오차, α2 는 동기식 패킷이 밀려 전송되는 경우 그에 따른 프레임 경계 오차이다.
예를 들어, 125MHz의 베이스 클럭을 사용하는 100Mbps 고속 이더넷(Fast Ethernet)에서 가변 프레임 경계 운용 방법을 사용하고, 프레임 계수 정보를 포함하는 동기식 패킷이 프레임 경계로부터 최대 1500bytes(B=12000bit) 밀려 전송되는 경우, 동기식 패킷이 밀려 전송되는 것으로 인한 프레임 경계 오차(α2)는 다음과 같다.
Diff_1500(α2) = (15625-B)*A
= (15625-12000)*(8ns*0.000020)
= 0.58ns
또한, 프레임 계수 정보를 포함하는 동기식 패킷이 프레임 경계로부터 밀리지 않고 전송되는 경우, 즉 B=0인 경우를 고려하면 최대 프레임 경계 오차는 1.92ns(α=0.58ns+2.5ns)가 된다. 그러나, 이러한 프레임 경계 오차는 프레임 경계가 의미를 갖는 응용에 대해서도 125us 주기의 등시성(isochronous) 관계인 두 노 드간 프레임 경계 차이로는 무시할 수 있고, [수학식 3]과 같이 시간이 지남에 따라 그 오차는 감소한다. 따라서, 일정 시간 후 프레임 경계 오차가 허용할 수 있는 범위내로 유지되고, 본 발명에 따라 그 프레임 경계 오차를 누적 관리하여 베이스 클럭을 보정할 수 있다.
도 4b는 가변 프레임 경계 운용 방법에서의 프레임 주기를 나타낸 일실시예 도면으로, 도 4b에 도시된 바와 같이, 8KHz의 마스터(401) 주기에 대해 슬레이브(402)의 주기는 시간이 지남에 따라(α/N) 허용할 수 있는 범위내에서 유지된다.
도 3과 도 4를 참조하여 설명한 바와 같이, 고정 프레임 경계 운용 방법에서는 프레임 경계에 가까운 마지막 구간이 사용되지 못하는 경우가 발생하여 가변 프레임 운용 방법에 비해 대역 효율이 우수하지 못하다. 특히, 댁내 망을 고려하여 100Mbps 정도의 네트워크를 사용하는 경우 고정 프레임 경계 운용 방법은 대역 효율이 많이 떨어진다. 고정 프레임 경계 운용 방법을 사용하는 경우의 대역 효율은 다음과 같다.
도 5는 프레임의 구성을 나타낸 일예로, 바이트 크기로 나타낸 1 프레임 전체 길이를 L, 프레임 경계까지 남은 영역(Async., 이하, "비동기 영역"이라 한다)의 길이를 l이라고 하면, 다음에 오는 패킷의 길이에 따라 비동기 영역이 송신을 위한 대역(가용 대역)으로서 사용 가능한지 여부가 결정된다. 이 때, 사용 가능한 바이트 시간(Bytes Time)을 X, 다음에 오는 패킷의 길이를 Y, X=x와 Y=y의 확률을 Pxy라 하면, X와 Y가 독립인 경우 비동기 영역에 대한 기대값은 다음 [수학식 3]과 같이 표현할 수 있다.
Figure 112005034338527-pat00003
도 6은 고정 프레임 경계 운용 방법의 기대 가용 대역을 나타낸 그래프로, [수학식 5]를 표현한 그래프이다. 이 때, 패킷의 최대 전송 단위(MTU:Maximun Transmission Unit)는 1500 바이트 시간으로 한다.
도 6에서 실제 전송을 위해 사용 가능한 영역은 사다리꼴의 면적으로 [수학식 6]의 S이고, 전송을 위해 사용할 수 없는 영역은 삼각형의 면적으로 [수학식 6]의 F이다.
Figure 112005034338527-pat00004
따라서, 전체 대역에서 전송에 사용할 수 있는 대역의 비율은 [수학식 7]과 같다.
Figure 112005034338527-pat00005
도 7은 고정 프레임 경계 운용 방법에서 프레임 크기와 대역 효율의 관계를 비교한 일실시예 그래프로서, 바이트 시간을 100Mbps를 기준으로 정규화하여 [수학식 7]을 나타낸 것이다.
도 7에 도시된 바와 같이, 정규화 프레임의 크기가 작을수록 대역 효율은 떨어진다. 고정 프레임 경계 운용 방법을 사용하는 경우, 한 프레임에서 비동기 패킷이 사용할 수 있는 시간으로 최소한 1500 바이트 시간이 보장되어야 모든 프레임이 정상적으로 전송될 수 있다. 정규화 프레임의 크기가 1인 100Mbps/125us의 한 프레임은 1562.5 바이트 시간이므로 서비스가 현실적으로 문제가 있다. 따라서 고정 프레임 경계 운용 방법은 정규화한 프레임 크기 2부터 서비스가 가능하다. 특히, 1Gbps 이상의 고속 링크를 사용하고, 프레임 발생율이 좋아야 하는 전달망에서는 고정 프레임 경계 운용 방법이 바람직하다.
한편, 가변 프레임 경계 운용 방법은 제한된 범위의 프레임 발생율 오차가 발생하나, 낮은 대역에서도 대역 효율에 문제가 없다. 따라서, 정규화 프레임의 크기가 1인 100Mbps 등에서 주로 사용되고, 제한된 범위의 프레임 발생율 오차가 허용되는 댁내 이더넷 등에 적합하다.
도 8은 본 발명에 따른 클럭 발생 장치의 일실시예 구성도이다.
도 8에 도시된 바와 같이, 본 발명에 따른 클럭 발생 장치는 선행처리기(801), 디지털-아날로그 변환기(802), 전압제어수정발진기(803)를 포함하여, 프레임 계수기(804)를 동작시키는 베이스 클럭 신호를 발생시킨다.
선행처리기(801)는 송신 노드로부터 전송되어 입력되는 프레임 계수 정보(마 스터의 프레임 계수 정보)와 프레임 계수기(804)로부터 궤환되는 프레임 계수 정보(슬레이브 자신의 프레임 계수 정보)를 비교하여, 프레임 계수 오차 신호를 생성하여 출력한다.
디지털-아날로그 변환기(DAC, 802)는 선행처리기(801)로부터 출력된 프레임 계수 오차 신호를 아날로그 신호로 변환하여 전압제어수정발진기(803)로 출력하고, 전압제어수정발진기(VCXO, 803)는 아날로그 프레임 계수 오차 신호에 따라 베이스 클럭 신호를 생성하여 출력한다. 즉, 전압제어수정발진기(803)는 프레임 계수 오차만큼 주파수를 변화시켜 보정된 클럭 신호를 생성하여 출력한다. 보정된 클럭 신호에 따라 프레임 계수기(804)는 송신 노드의 프레임 계수기와 동기되어 송신 노드와 동일한 프레임 발생율을 유지한다.
상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 형태로 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다. 이러한 과정은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있으므로 더 이상 상세히 설명하지 않기로 한다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
상기와 같은 본 발명은, 동기식 이더넷에 단대단 네트워크 동기 기능을 제공하고, 효율적인 동기 프레임을 구성할 수 있도록 하고, 또한 프레임 경계 구성을 유연하게 하여 작은 전송 대역에서 대역 효율을 향상시킬 수 있는 효과가 있다.

Claims (8)

  1. 비동기 패킷 네트워크에서 프레임 간격을 일정하게 유지시키는 프레임 계수기를 이용한 송신 노드와 수신 노드 간의 프레임 동기를 위한 방법으로서,
    수신 노드가 송신 노드와 프레임 계수를 포함하는 동기식 패킷을 송수신하여, 자신의 프레임 계수를 송신 노드의 프레임 계수에 일치시키는 프레임 계수 일치단계;
    프레임 계수를 일치시킨 후 송신노드와 프레임 계수를 포함하는 동기식 패킷을 송수신하여, 송신 노드의 프레임 계수와 자신의 프레임 계수의 오차를 추출하고 그 프레임 계수 오차 정보를 이용하여 자신의 프레임 계수를 보정하는 프레임 계수 보정단계; 및
    상기 프레임 계수 오차 정보를 상기 프레임 계수기를 동작시키는 클럭 발생 장치의 입력 기준 신호로 사용하여 보정된 베이스 클럭을 생성하는 베이스 클럭 보정단계
    를 포함하는 네트워크 프레임 동기 방법.
  2. 제 1 항에 있어서,
    상기 프레임 계수 일치단계는,
    수신 노드가 송신 노드로부터 프레임 계수 정보를 포함하는 동기식 패킷을 수신하는 단계;
    수신된 동기식 패킷에 포함된 송신 노드의 프레임 계수 정보를 추출하여 프레임 계수의 차를 계산하고 자신의 프레임 계수를 수정하는 단계;
    수정된 프레임 계수를 동기식 패킷에 실어 송신 노드로 전송하고, 송신 노드로부터 지연시간 정보를 포함하는 메시지를 수신하는 단계: 및
    수신된 메시지에서 지연시간 정보를 추출하고 그 지연시간을 반영하여 프레임 계수를 갱신하는 단계
    를 포함하는 네트워크 프레임 동기 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 프레임 계수 보정단계는,
    프레임 계수 오차 정보를 이용하여 프레임 계수를 보정하고, 그 프레임 계수 오차 정보를 누적하는 것을 특징으로 하는 네트워크 프레임 동기 방법.
  4. 제 3 항에 있어서,
    상기 베이스 클럭 보정단계는,
    누적된 프레임 계수 오차의 평균을 클럭 발생 장치의 입력 기준 신호로 사용하여 보정된 베이스 클럭을 생성하는 것을 특징으로 하는 네트워크 프레임 동기 방법.
  5. 제 1 항에 있어서,
    상기 프레임 계수 보정단계는,
    송신 노드로부터 수신한 지연시간 정보를 포함하는 메시지로부터 프레임 계수 오차를 추출하고, 그 프레임 계수 오차 정보를 이용하여 자신의 프레임 계수를 보정하는 것을 특징으로 하는 네트워크 프레임 동기 방법.
  6. 제 1 항에 있어서,
    상기 동기식 패킷은,
    프레임의 가장 앞에서 전송되는 것을 것을 특징으로 하는 네트워크 프레임 동기 방법.
  7. 제 1 항에 있어서,
    상기 동기식 패킷은,
    프레임 경계를 넘어 전송되는 패킷에 이어서 전송되는 것을 특징으로 하는 네트워크 프레임 동기 방법.
  8. 프레임 계수기를 동작시키는 베이스 클럭을 발생시키는 클럭 발생 장치로서,
    송신 노드로부터 전송된 프레임 계수 정보와 상기 프레임 계수기로부터 궤환되는 프레임 계수 정보를 비교하여 프레임 계수 오차 신호를 생성하여 출력하는 선행처리기;
    상기 프레임 계수 오차 신호를 아날로그 신호로 변환하는 디지털-아날로그 변환기; 및
    상기 변환된 아날로그 프레임 계수 오차 신호에 따라 수정된 베이스 클럭 신호를 생성하여 상기 프레임 계수기로 출력하는 전압제어발진기
    를 포함하는 클럭 발생 장치.
KR1020050055855A 2004-12-08 2005-06-27 동기식 이더넷에서의 프레임 동기 방법 및 클럭 발생 장치 KR100688091B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20040103110 2004-12-08
KR1020040103110 2004-12-08

Publications (2)

Publication Number Publication Date
KR20060064481A KR20060064481A (ko) 2006-06-13
KR100688091B1 true KR100688091B1 (ko) 2007-03-02

Family

ID=37160033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050055855A KR100688091B1 (ko) 2004-12-08 2005-06-27 동기식 이더넷에서의 프레임 동기 방법 및 클럭 발생 장치

Country Status (1)

Country Link
KR (1) KR100688091B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100872771B1 (ko) * 2007-09-04 2008-12-09 한국전자통신연구원 암호화 통신에서 키 재동기 프레임을 이용하여 시간정보를동기화하는 장치 및 방법
KR100994128B1 (ko) 2008-09-23 2010-11-15 한국전자통신연구원 고정밀 네트워크 동기를 위한 타임 스탬핑 방법 및 장치
KR101298806B1 (ko) 2009-12-21 2013-08-22 한국전자통신연구원 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법 및 그 장치
KR101273694B1 (ko) 2011-02-25 2013-06-12 삼성전기주식회사 구리 나노 페이스트 및 그 형성 방법, 그리고 상기 구리 나노 페이스트를 이용한 전극 형성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07250392A (ja) * 1994-03-10 1995-09-26 Fuji Facom Corp 局間の同期制御装置
JP2000332852A (ja) 1999-05-20 2000-11-30 Sharp Corp ホスト機器及び同期通信システム及び通信干渉防止方法及び通信干渉防止プログラムを記録したコンピュータ読み取り可能な記録媒体
US6577872B1 (en) 2000-08-08 2003-06-10 Telefonaktiebolaget Lm Ericsson (Publ) Base station oscillator regulation independent of transport network clocks in cellular telecommunications network

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07250392A (ja) * 1994-03-10 1995-09-26 Fuji Facom Corp 局間の同期制御装置
JP2000332852A (ja) 1999-05-20 2000-11-30 Sharp Corp ホスト機器及び同期通信システム及び通信干渉防止方法及び通信干渉防止プログラムを記録したコンピュータ読み取り可能な記録媒体
US6577872B1 (en) 2000-08-08 2003-06-10 Telefonaktiebolaget Lm Ericsson (Publ) Base station oscillator regulation independent of transport network clocks in cellular telecommunications network

Also Published As

Publication number Publication date
KR20060064481A (ko) 2006-06-13

Similar Documents

Publication Publication Date Title
JP5350787B2 (ja) タイムスタンプを用いたタイム同期方法及び装置
US7043651B2 (en) Technique for synchronizing clocks in a network
US7664118B2 (en) System and method for high precision clock recovery over packet networks
US9252902B2 (en) Precision timing in a data over cable service interface specification (DOCSIS) system
FI115494B (fi) Tukiaseman taajuussynkronointi
EP1940086B1 (en) Method, ethernet device and ethernet for solving the clock synchronization
EP1520380B1 (en) Synchronous data transfer system for time-sensitive data in packet-switched networks
US8223772B2 (en) Clock supply device and transmission device
CN101222288B (zh) 一种自适应网络抖动的ip网络传输方法、系统及设备
JP2006517358A (ja) パケット化されたネットワーク上でリファレンスクロックの配信手段を提供する方法
US7103072B1 (en) System and method for synchronization of devices across a packet network
US7295559B2 (en) Clock synchronization over a packet network using SRTS without a common network clock
WO2015036721A1 (en) Method and devices for frequency distribution
KR100688091B1 (ko) 동기식 이더넷에서의 프레임 동기 방법 및 클럭 발생 장치
EP2401827A1 (en) Clock recovery in a communications network
JP2018088646A (ja) 時刻同期装置及び時刻同期方法
JP2007306497A (ja) パケット伝送におけるクロック同期方法及び回路
US7783200B2 (en) Method and apparatus for constant bit rate data transmission in an optical burst switching network
KR20160024782A (ko) 수동 광 가입자망에서의 망동기 전달 장치 및 방법
KR100900846B1 (ko) 패킷 교환 네트워크에서의 시간에 민감한 데이터의 동기 데이터 전송 시스템
WO2007011130A1 (en) Time synchronizing method and apparatus based on time stamp
JP2004282441A (ja) 端末同期方法及び端末同期回路
WO2014141681A1 (ja) 通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140123

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee