KR100683582B1 - 데이터 전송속도 변환장치 - Google Patents

데이터 전송속도 변환장치 Download PDF

Info

Publication number
KR100683582B1
KR100683582B1 KR1020070000851A KR20070000851A KR100683582B1 KR 100683582 B1 KR100683582 B1 KR 100683582B1 KR 1020070000851 A KR1020070000851 A KR 1020070000851A KR 20070000851 A KR20070000851 A KR 20070000851A KR 100683582 B1 KR100683582 B1 KR 100683582B1
Authority
KR
South Korea
Prior art keywords
speed
data
buffer
elastic buffer
unit
Prior art date
Application number
KR1020070000851A
Other languages
English (en)
Inventor
박성영
Original Assignee
주식회사텔레맥스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사텔레맥스 filed Critical 주식회사텔레맥스
Priority to KR1020070000851A priority Critical patent/KR100683582B1/ko
Application granted granted Critical
Publication of KR100683582B1 publication Critical patent/KR100683582B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/05Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 데이터 전송속도 변환장치에 관한 것으로서, E1H 또는 E1Q의 하위데이터속도를 갖는 하위통신장치에 연결된 하위장치정합부와 E1 또는 T1의 상위데이터속도를 갖는 상위통신장치에 연결된 상위장치정합부와, 상기 하위장치정합부로부터 입력되는 상기 하위데이터속도의 하위장치데이터를 상기 상위데이터속도로 변환하는 속도업변환부와, 상기 상위장치정합부로부터 입력되는 상기 상위데이터속도의 하위장치데이터를 하위데이터속도로 변환하는 속도다운변환부를 갖는 데이터 전송속도 변환장치에 있어서, 상기 속도업변환부는 상기 하위장치정합부를 통해 입력되는 하위장치데이터로부터 상기 하위데이터속도에 대응하는 하위속도클럭을 추출하는 하위속도클럭복구부와, 상기 상위데이터속도에 대응하는 상위속도클럭을 생성하는 상위속도클럭발생부와, 상기 하위장치정합부를 통해 입력되는 하위장치데이터를 상기 하위속도클럭복구부에서 추출한 하위속도클럭에 따라 기록하고 기록된 하위장치데이터를 외부로부터의 출력제어신호에 기초하여 상기 상위속도클럭발생부에서 생성한 상위속도클럭에 따라 출력하는 속도업탄성버퍼와, 상기 하위속도클럭복구부에서 추출된 하위속도클럭과 상기 상위속도클럭발생부에서 생성한 상위속도클럭의 위상을 비교하여 상기 속도업탄성버퍼의 레벨상태를 복수개로 구분하여 판단하고 대응하는 레벨상태신호를 생성하는 버퍼레벨상태생성부와, 상기 레벨상태 전체에 대하여 상기 속도업탄성버퍼로부터 출력되는 매프레임당 하위장치데이터의 개수를 평균한 값이 상기 속도업탄성버퍼에 기록되는 매프레임당 하위장치데이터의 개수와 동일해지도록 상기 각 레벨상태에 따라 각기 다른 개수의 매프레임당 하위장치데이터가 출력되도록 상기 속도업탄성버퍼를 제어하며 상기 속도업탄성버퍼의 레벨상태를 식별하는 레벨상태정보를 상기 속도업탄성버퍼로부터 출력되는 하위장치데이터열에 포함시키는 속도업버퍼제어부를 포함하고; 상기 속도다운변환부는 상기 상위장치정합부를 통해 입력되는 상위장치데이터로부터 상기 상위데이터속도에 대응하는 상위속도클럭을 추출하는 상위속도클럭복구부와, 상기 하위데이터속도에 대응하는 하위속도클럭을 생성하는 하위속도클럭발생부와, 외부로부터의 입력제어신호에 기초하여 상기 상위장치정합부를 통해 입력되는 하위장치데이터를 상기 상위속도클럭복구부에서 추출한 상위속도클럭에 따라 기록하고 기록된 하위장치데이터를 상기 하위속도클럭발생부에서 생성한 하위속도클럭에 따라 출력하는 속도다운탄성버퍼와, 상기 상위장치정합부를 통해 입력되는 레벨상태정보에 기초하여 상기 레벨상태 전체에 대하여 상기 속도업탄성버퍼에 기록되는 매프레임당 하위장치데이터의 개수를 평균한 값이 상기 속도다운탄성버퍼로부터 출력되는 매프레임당 하위장치데이터의 개수와 동일해지도록 상기 각 레벨상태에 따라 각기 다른 개수의 매프레임당 하위장치데이터가 기록되도록 상기 속도다운탄성버퍼를 제어하는 속도다운버퍼제어부를 포함하는 것을 특징으로 한다.
전송속도변환, 탄성버퍼, 스터핑,

Description

데이터 전송속도 변환장치{Data Transmission Speed Transferring Apparatus}
도1은 일반적인 데이터 전송속도 변환장치의 연결도,
도2는 본 발명의 실시예에 따른 데이터 전송속도 변환장치의 기능별 블럭도,
도3은 도2에 도시된 속도업변환부의 상세도,
도4는 도2에 도시된 속도다운변환부의 상세도,
도5a, 도5b, 도5c 및 도5d는 각각 본 발명의 실시예에 따른 데이터 전송속도 변환장치의 프레임 구조를 도시한 도면,
도6a, 도6b 및 도6c는 각각 본 발명의 실시예에 따른 데이터 전송속도 변환장치의 상위속도클럭, 프레임동기, 데이터내역 및 출력인에이블신호를 도시한 도면,
도7a, 도7b 및 도7c는 각각 다른 전송속도를 갖는 경우의 프레임 구조를 도시한 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
11 : 하위장치정합부 12 : 상위장치정합부
13 : 상위제어부 30 : 속도업변환부
31 : 속도업탄성버퍼 32 : 속도업버퍼제어부
33 : 버퍼레벨상태생성부 34 : 하위속도클럭복구부
35 : 상위속도클럭발생부 40 : 속도다운변환부
41 : 속도다운탄성버퍼 42 : 속도다운버퍼제어부
43 : 하위속도클럭발생부 44 : 지터감쇄회로
45 : 상위속도클럭복구부 51 : 다중화부
53 : 관리정보송신부 61 : 역다중화부
62 : 프레임발생부 63 : 관리정보수신부
본 발명은 데이터 전송속도 변환장치에 관한 것으로서, 보다 상세하게는 2.048Mbps(이하 "E1"이라고 함) 또는 1.544Mbps(이하 "T1"이라고 함)의 상위데이터속도를 갖는 상위통신장치와 1.024Mbps(이하 "E1H"이라고 함) 또는 512 Kbps(이하 "E1Q"이라고 함)의 하위데이터속도를 갖는 하위통신장치사이에 개재하여 통신장치 상호간에 전송속도가 정합되도록 전송속도를 변환해주는 장치에 관한 것이다.
통신망은, 도1에 도시된 바와 같이, E1H 또는 E1Q의 전송속도를 갖는 하위통신장치(201)가 데이터 전송속도 변환장치(202)의 도움을 받아 E1 또는 T1 전송속도의 전송망(203)에 접속되도록 구성할 수 있다.
전송망(203)은 E1 또는 T1 전송속도의 상위통신장치를 갖고 있다
종래 E1H와 T1의 전송속도 상호간을 정합하거나 E1H와 E1의 전송속도 상호간 을 정합하기 위한 데이터 전송속도 변환장치가 1992년 특허출원 제8474호(발명의 명칭 : T1전송로와 E1H 전송로와의 접속을 위한 속도 변환회로)와 1996년 특허출원 제28602호(발명의 명칭 : 데이터전송속도 변환장치)가 각각 개시되어 있다.
이들 종래의 데이터 전송속도 변환장치는 공통적으로 E1H의 수신신호로부터 데이터와 클럭을 추출하고 이 추출한 클럭에 기초하여 T1 또는 E1의 기준클럭을 발생시켜 속도변환에 이용하고 있다.
그런데 종래의 데이터 전송속도 변환장치에 따르면, 상이한 2개의 클럭을 동기시키기 위해서는 필연적으로 위상동기루프(PLL : Phase-locked Loop)를 채용하여야 하고 이에 따라 장치비용이 증가되며, E1H에서 복구된 클럭의 안정도가 불안하면 이로 인해 상위의 E1 또는 T1의 전송 클럭이 따라서 불안하게 되어 통신의 안정성에 문제[PLL의 기준(REFERENCE)클럭이 E1H에서 수신된 신호에서 추출한 클럭으로써 선로의 특성등으로 인해 신호의 상태가 불안하게 되면 추출한 클럭이 따라서 불안하게 되고 이로 인해 PLL의 출력클럭인 E1 또는 T1의 송신클럭이 불안하게 되어 전송망에 위치하는 장비들을 통해 전송 시 지터(JITTER) 또는 원더(WANDER)등의 특성이 나빠짐]가 될 수 있는 문제점이 있었다. 또한 기존 방식이 수용하는 하위신호가 E1H 만 수용하는 관계로 E1Q의 전송방식을 가지는 하위통신장치등은 수용할 수 없는 문제점이 있다.
나아가 상기 언급된 2개의 기존 방식은 하위신호를 속도변환하는 상위신호가 각각 E1, T1으로 분리되어 있는 관계로 E1 또는 T1을 적용 시 별개의 장비를 사용하여야 하는 문제점이 있다.
따라서 본 발명의 목적은, 스터핑(STUFFING) 방식을 이용하여 전송속도를 변환할 수 있도록 한 전송속도 변환장치를 구현하여 장치의 비용 절감 및 안정된 E1 또는 T1의 클럭을 항시 유지하여 통신의 안정성을 확보할 수 있도록 하며, 기존의 E1H 신호외에 E1Q의 신호를 통합 수용할 수 있는 구조에다 변환하고자 하는 상위 신호도 하나의 장치에서 손쉽게 E1 또는 T1으로 변경하여 사용할 수 있도록 하는 확장성도 제공하는 것이다.
상기 목적은, 본 발명에 따라, E1H 또는 E1Q의 하위데이터속도를 갖는 하위통신장치에 연결된 하위장치정합부와 E1 또는 T1의 상위데이터속도를 갖는 상위통신장치에 연결된 상위장치정합부와, 상기 하위장치정합부로부터 입력되는 상기 하위데이터속도의 하위장치데이터를 상기 상위데이터속도로 변환하는 속도업변환부와, 상기 상위장치정합부로부터 입력되는 상기 상위데이터속도의 하위장치데이터를 상기 하위데이터속도로 변환하는 속도다운변환부를 갖는 데이터 전송속도 변환장치에 있어서, 상기 속도업변환부는 상기 하위장치정합부를 통해 입력되는 하위장치데이터로부터 상기 하위데이터속도에 대응하는 하위속도클럭을 추출하는 하위속도클럭복구부와, 상기 상위데이터속도에 대응하는 상위속도클럭을 생성하는 상위속도클럭발생부와, 상기 하위장치정합부를 통해 입력되는 하위장치데이터를 상기 하위속도클럭복구부에서 추출한 하위속도클럭에 따라 기록하고 기록된 하위장치데이터를 외부로부터의 출력제어신호에 기초하여 상기 상위속도클럭발생부에서 생성한 상위 속도클럭에 따라 출력하는 속도업탄성버퍼와, 상기 하위속도클럭복구부에서 추출된 하위속도클럭과 상기 상위속도클럭발생부에서 생성한 상위속도클럭의 위상을 비교하여 상기 속도업탄성버퍼의 레벨상태를 복수개로 구분하여 판단하고 대응하는 레벨상태신호를 생성하는 버퍼레벨상태생성부와, 상기 레벨상태 전체에 대하여 상기 속도업탄성버퍼로부터 출력되는 매프레임당 하위장치데이터의 개수를 평균한 값이 상기 속도업탄성버퍼에 기록되는 매프레임당 하위장치데이터의 개수와 동일해지도록 상기 각 레벨상태에 따라 각기 다른 개수의 매프레임당 하위장치데이터가 출력되도록 상기 속도업탄성버퍼를 제어하며 상기 속도업탄성버퍼의 레벨상태를 식별하는 레벨상태정보를 상기 속도업탄성버퍼로부터 출력되는 하위장치데이터열에 포함시키는 속도업버퍼제어부를 포함하고; 상기 속도다운변환부는 상기 상위장치정합부를 통해 입력되는 상위장치데이터로부터 상기 상위데이터속도에 대응하는 상위속도클럭을 추출하는 상위속도클럭복구부와, 상기 하위데이터속도에 대응하는 하위속도클럭을 생성하는 하위속도클럭발생부와, 외부로부터의 입력제어신호에 기초하여 상기 상위장치정합부를 통해 입력되는 하위장치데이터를 상기 상위속도클럭복구부에서 추출한 상위속도클럭에 따라 기록하고 기록된 하위장치데이터를 상기 하위속도클럭발생부에서 생성한 하위속도클럭에 따라 출력하는 속도다운탄성버퍼와, 상기 상위장치정합부를 통해 입력되는 레벨상태정보에 기초하여 상기 레벨상태 전체에 대하여 상기 속도업탄성버퍼에 기록되는 매프레임당 하위장치데이터의 개수를 평균한 값이 상기 속도다운탄성버퍼로부터 출력되는 매프레임당 하위장치데이터의 개수와 동일해지도록 상기 각 레벨상태에 따라 각기 다른 개수의 매프레임당 하위장치 데이터가 기록되도록 상기 속도다운탄성버퍼를 제어하는 속도다운버퍼제어부를 포함하는 것을 특징으로 하는 데이터 전송속도 변환장치에 의해 달성된다.
여기서 속도업탄성버퍼와 속도다운탄성버퍼에서의 데이터손실을 최소화할 수 있도록, 상기 버퍼레벨상태생성부는 상기 속도업탄성버퍼의 레벨상태를 정상버퍼상태, 언더런버퍼상태와 오버런버퍼상태로 구분하여 판단하고; 상기 속도업버퍼제어부는 상기 속도업탄성버퍼가 정상버퍼상태인 경우 매프레임당 동일한 개수의 하위장치데이터가 상기 속도업탄성버퍼로부터 출력되고 상기 속도업탄성버퍼가 언더런버퍼상태인 경우 매프레임당 한 개가 적은 하위장치데이터가 상기 속도업탄성버퍼로부터 출력되며 상기 속도업탄성버퍼가 오버런버퍼상태인 경우 매프레임당 한 개가 많은 하위장치데이터가 상기 속도업탄성버퍼로부터 출력되도록 상기 속도업탄성버퍼를 제어하며; 상기 속도다운변환부는 상기 상위장치정합부를 통해 입력되는 레벨신호정보가 정상버퍼상태인 경우 매프레임당 동일한 개수의 하위장치데이터가 상기 속도다운탄성버퍼에 기록되고 상기 상위장치정합부를 통해 입력되는 레벨신호정보가 언더런버퍼상태인 경우 매프레임당 한 개가 적은 하위장치데이터가 상기 속도다운탄성버퍼에 기록되며 상기 상위장치정합부를 통해 입력되는 레벨신호정보가 오버런버퍼상태인 경우 매프레임당 한 개가 많은 하위장치데이터가 상기 속도다운탄성버퍼에 기록되도록 상기 속도다운탄성버퍼를 제어하도록 구성하는 것이 바람직하다.
그리고 적용 가능한 통신장치의 범위를 확대할 수 있도록, 하위데이터속도를 E1H 또는 E1Q중 어느 하나로 선택하고, 상위데이터속도를 E1 또는 T1중 어느 하나 로 선택하는 상위제어부를 더 포함하고; 상기 하위장치정합부는 상기 상위제어부에서 선택한 하위데이터속도에 기초하여 신호를 정합하고; 상기 상위장치정합부는 상기 상위제어부에서 선택한 상위데이터속도에 기초하여 신호를 정합하며; 상기 속도업변환부 및 상기 속도다운변환부는 각각 상기 상위제어부에서 선택한 하위데이터속도 및 상위데이터속도에 따라 전송속도를 변환하도록 구성하는 것이 바람직하다.
또한 관리정보를 교환할 수 있도록, 상기 속도업탄성버퍼로부터 출력되는 하위장치데이터를 관리정보데이터와 다중화하는 다중화부와, 상기 상위장치정합부를 통해 입력되는 상위데이터속도의 상위장치데이터로부터 하위장치데이터와 운용정보데이터를 역다중화하는 역다중화부를 더 포함하도록 구성할 수 있다.
이하에서, 첨부도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도2는 본 발명의 실시예에 따른 데이터 전송속도 변환장치의 기능별 블록도이고, 도3은 도2에 도시된 속도업변환부의 상세도이며, 도4는 도2에 도시된 속도다운변환부의 상세도이며, 도5a, 도5b, 도5c 및 도5d는 각각 본 발명의 실시예에 따른 데이터 전송속도 변환장치의 프레임 구조를 도시한 도면이며, 도6a, 도6b 및 도6c는 각각 본 발명의 실시예에 따른 데이터 전송속도 변환장치의 상위속도클럭, 프레임동기, 데이터내역 및 출력인에이블신호를 도시한 도면이며, 도7a, 도7b 및 도7c는 각각 다른 전송속도를 갖는 경우의 프레임 구조를 도시한 도면이다.
본 발명의 실시예에 따른 데이터 전송속도 변환장치는, 이들 도면에 도시된 바와 같이, 하위통신장치(201)에 연결된 하위장치정합부(11)와, 전송망(203)의 상위통신장치에 연결된 상위장치정합부(12)와, 하위장치정합부(11)에 연결된 속도업 변환부(30)와, 상위장치정합부(12)와 속도업변환부(30)사이에 개재된 다중화부(51)와, 다중화부(51)의 입력단에 각각 연결된 프레임발생부(62) 및 관리정보송신부(53)와, 상위속도클럭복구부(45)에 연결된 역다중화부(61)와, 역다중화부(61)의 출력단에 연결된 속도다운변환부(40) 및 관리정보수신부(63)와, 하위데이터속도와 상위데이터속도를 지정하는 제어동작을 행하는 상위제어부(13)를 갖고 있다.
이하 설명의 편의를 위해 상위제어부(13)에 의해 지정된 하위데이터속도와 상위데이터속도는 각각 E1H와 E1이라고 가정한다.
하위장치정합부(11)는 하위통신장치(201)로부터 수신되는 하위장치데이터(Sys Data)에 대하여 신호레벨의 변환, 극성의 변환 등의 동작을 행한다.
상위장치정합부(12)는 하위통신장치(201)에 송신되는 하위장치데이터(Sys Data)에 대하여 신호레벨의 변환, 극성의 변환 등의 동작을 행한다.
속도업변환부(30)는 E1의 상위속도클럭(E1 CLK)을 생성하는 상위속도클럭발생부(35)와, 하위장치정합부(11)에 연결된 하위속도클럭복구부(34) 및 속도업탄성버퍼(31)와, 속도업탄성버퍼(31)의 레벨상태신호(STATUS)를 생성하는 버퍼레벨상태생성부(33)와, 상위속도클럭발생부(35)에서 생성한 상위속도클럭과 속도업탄성버퍼(31)의 레벨상태에 기초하여 속도업탄성버퍼(31)의 출력동작을 제어하는 속도업버퍼제어부(32)를 갖고 있다.
상위속도클럭발생부(35)는 상위속도클럭에 더하여 E1의 프레임동기신호(E1 FR)를 생성하여 속도업버퍼제어부(32)에 제공한다.
하위속도클럭복구부(34)는 하위통신장치(201)로부터 수신되는 하위장치데이 터로부터 E1H의 하위속도클럭(E1H CLK)을 추출하여 속도업탄성버퍼(31)와 버퍼레벨상태생성부(33)에 제공한다.
속도업탄성버퍼(31)는 선입선출(先入先出 : FIFO)방식으로 하위통신장치(201)로부터 입력되는 E1H의 하위장치데이터를 하위속도클럭복구부(34)에서 추출한 하위속도클럭에 따라 기록하고, 기록된 하위장치데이터를 속도업버퍼제어부(32)로부터의 출력제어신호에 기초하여 상위속도클럭발생부(35)에서 생성한 상위속도클럭에 따라 출력한다.
버퍼레벨상태생성부(33)는 하위속도클럭과 속도업버퍼제어부(32)로부터의 E1상위속도클럭의 위상을 비교하여 속도업탄성버퍼(31)의 3가지 버퍼상태, 즉 정상버퍼상태, 언더런(Underrun)버퍼상태, 오버런(Overrun)버퍼상태를 속도업버퍼제어부(32)에 제공한다.
버퍼레벨상태생성부(33)는 하위속도클럭복구부(34)에서 추출한 하위속도클럭과 속도업버퍼제어부(32)로부터의 상위속도클럭의 위상을 비교하여 속도업탄성버퍼(31)의 3가지 버퍼상태(STATUS), 즉 정상버퍼상태, 언더런(Underrun)버퍼상태, 오버런(Overrun)버퍼상태를 속도업버퍼제어부(32)에 제공한다.
속도업버퍼제어부(32)는 다음과 같이 속도업탄성버퍼(31)의 출력동작을 제어한다(도5, 도6a, 도6b 및 도6c 참조).
먼저 속도업버퍼제어부(32)는 속도업탄성버퍼(31)의 출력동작을 세팅하기 위한 출력인에이블신호(Tx EN)를 다음과 같이 생성하여 상위속도클럭과 함께 속도업탄성버퍼(31)에 제공한다.
먼저 속도업탄성버퍼(31)가 정상버퍼상태인 경우에는 매프레임의 프레임동기신호로부터 4번째 클럭에서 131번째 클럭사이구간에서 출력동작이 이루어지도록 출력인에이블신호를 생성한다. 이에 따라 정상버퍼상태에 있는 속도업탄성버퍼(31)로부터 128비트의 하위장치데이터가 출력된다.
속도업탄성버퍼(31)가 언더런버퍼상태인 경우에는 매프레임의 프레임동기신호로부터 5번째 클럭에서 131번째 클럭사이구간에서 출력동작이 이루어지도록 출력인에이블신호를 생성한다. 이에 따라 언더런버퍼상태에 있는 속도업탄성버퍼(31)로부터 127비트의 하위장치데이터가 출력된다
속도업탄성버퍼(31)가 오버런버퍼상태인 경우 매프레임의 프레임동기신호로부터 3번째 클럭에서 131번째 클럭사이구간에서 출력동작이 이루어지도록 출력인에이블신호를 생성한다. 이에 따라 오버런버퍼상태에 있는 속도업탄성버퍼(31)로부터 129비트의 하위장치데이터가 출력된다.
전술한 방법으로 속도업버퍼제어부(32)로부터 속도업탄성버퍼(31)에 출력인에이블신호가 제공됨으로써, 속도업버퍼제어부(32)로부터의 E1의 상위속도클럭과 출력인에이블신호에 따라 평균적으로 128비트의 하위장치데이터가 속도업탄성버퍼(31)로부터 다중화부(51)로 출력된다. 이에 따라 속도업탄성버퍼(31)에 입력되어 기록되는 하위장치데이터량과 속도업탄성버퍼(31)로부터 출력되는 하위장치데이터량은 균형을 이루게 된다.
또한 속도업버퍼제어부(32)는 다음과 같은 방법으로 속도업탄성버퍼(31)로부터 출력되는 데이터열에 무용(Null)데이터를 스터핑(Stuffing)하고 대응하는 버퍼 상태정보(Co, C1)를 포함시킨다.
속도업탄성버퍼(31)가 정상버퍼상태인 경우에는 매프레임의 프레임동기신호로부터 3번째 비트(V1)에 무용데이터가 스터핑되도록 하고(도6b 참조), 속도업탄성버퍼(31)가 언더런버퍼상태인 경우에는 매프레임의 프레임동기신호로부터 3번째 비트(V1)와 4번째 비트(V2)에 무용데이터가 스터핑되도록 하며(도6a 참조), 속도업탄성버퍼(31)가 오버런버퍼상태인 경우에는 무용데이터가 스터핑되지 않도록 한다(도6c 참조). 도6a, 도6b 및 도6c에서 SD는 하위장치데이터를 나타내고 MD는 후술하는 관리정보데이터를 나타낸다.
스터핑정보는 스터핑되는 무용데이터의 개수가 구별될 수 있도록 매프레임의 프레임동기신호로부터 1번째 비트(C0)와 2번째 비트(C1)에 포함된다.
다중화부(51)는 프레임발생부(62)로부터 입력되는 E1동기프레임바이트(F0-F7, 도5 참조), 관리정보송신부(53)로부터 입력되는 관리정보데이터(D140-D256)와 속도업변환부(30)로부터 입력되는 하위장치데이터(Sys Data)를 다중화하여 상위장치정합부(12)로 출력한다.
프레임발생부(62)는 상위속도클럭발생부(35)에서 생성한 상위속도클럭과 프레임동기신호에 기초하여 동기프레임바이트(F0-F7)를 생성하여 다중화부(51)에 제공한다.
관리정보송신부(53)는 관리정보데이터(D140-D256)를 생성하여 다중화부(51)에 제공한다. 여기서 관리정보데이터란 전송속도변환장치의 장치운용정보를 말한다.
상위속도클럭복구부(45)는 상위장치정합부(12)로부터 입력되는 E1의 상위장치데이터로부터 E1의 프레임동기(E1 FR)와 E1의 상위속도클럭(E1 CLK)을 추출한다.
역다중화부(61)는 상위속도클럭복구부(45)로부터 입력되는 상위장치데이터를 하위장치데이터(Sys Data), 스터핑제어정보(Stuffing Control)와 관리정보데이터(D140-D256)로 역다중화한다.
속도다운변환부(40)는 E1H의 하위속도클럭(E1H CLK)을 생성하는 하위속도클럭발생부(43)와, 상위장치정합부(12)에 연결된 상위속도클럭복구부(45)와, 역다중화부(61)의 출력단에 연결된 속도다운탄성버퍼(41)와, 역다중화부(61)로부터 수신되는 버퍼상태정보와 하위속도클럭발생부(43)에서 생성된 하위속도클럭에 기초하여 속도다운탄성버퍼(41)의 입력동작을 제어하는 속도다운버퍼제어부(42)와, 속도다운탄성버퍼(41)와 하위장치정합부(11)사이에 개재된 지터감쇄회로(44)를 갖고 있다.
하위속도클럭발생부(43)는 E1H의 하위속도클럭을 생성하여 속도다운버퍼제어부(42)에 제공한다.
상위속도클럭복구부(45)는 상위속도클럭에 더하여 과상위통신장치로부터 수신되는 상위장치데이터로부터 E1의 프레임동기(E1 FR)를 추출하여 속도다운버퍼제어부(42)에 제공한다.
속도다운탄성버퍼(41)는 선입선출(先入先出 : FIFO)방식으로 역다중화부(61)로부터 입력되는 하위장치데이터(Sys Data)를 속도다운버퍼제어부(42)로부터의 입력제어신호에 기초하여 상위속도클럭발생부(35)에서 생성한 상위속도클럭에 따라 기록하고, 기록된 하위장치데이터를 하위속도클럭발생부(43)에서 생성한 하위속도 클럭에 따라 지터감쇄회로(44)로 출력한다.
속도다운버퍼제어부(42)는 다음과 같은 방법으로 역다중화부(61)로부터 입력되는 스터핑제어정보에 기초하여 속도다운탄성버퍼(41)에 입력되는 데이터열로부터 무용(Null)데이터를 제거한다.
스터핑제어정보가 C1(1), C2(0)인 경우에는 매프레임의 프레임동기신호로부터 3번째 비트(V1)에 위치하는 무용데이터를 제거하고, 스터핑제어정보가 C1(0), C2(0)인 경우에는 매프레임의 프레임동기신호로부터 3번째 비트(V1)와 4번째 비트(V2)에 위치하는 무용데이터를 제거하며, 스터핑제어정보가 C1(0), C2(1)인 경우에는 무용데이터의 제거동작은 일어나지 않도록 한다.
또한 속도다운버퍼제어부(42)는 다음과 같은 방법으로 속도다운탄성버퍼(41)의 입력동작을 제어한다.
먼저 속도다운버퍼제어부(42)는 다음과 같은 방법으로 역다중화부(61)로부터 입력되는 버퍼상태정보에 기초하여 속도다운탄성버퍼(41)의 입력동작을 세팅하기 위한 입력인에이블신호(Rx EN)를 생성하여 속도다운탄성버퍼(41)에 제공한다.
먼저 버퍼상태정보가 정상버퍼상태를 나타내는 경우 매프레임의 프레임동기신호로부터 4번째 클럭에서 131번째 클럭사이구간에서 입력동작이 이루어지도록 입력인에이블신호를 생성한다. 이에 따라 버퍼상태정보가 정상버퍼상태를 나타내는 경우 속도다운탄성버퍼(41)에는 128비트의 하위장치데이터가 기록된다.
버퍼상태정보가 언더런버퍼상태를 나타내는 경우 매프레임의 프레임동기신호로부터 5번째 클럭에서 131번째 클럭사이구간에서 입력동작이 이루어지도록 입력인 에이블신호를 생성한다. 이에 따라 버퍼상태정보가 언더런버퍼상태인 경우 속도다운탄성버퍼(41)에는 127비트의 하위장치데이터가 기록된다.
버퍼상태정보가 오버런버퍼상태를 나타내는 경우 매프레임의 프레임동기신호로부터 3번째 클럭에서 131번째 클럭사이구간에서 입력동작이 이루어지도록 입력인에이블신호를 생성한다. 이에 따라 버퍼상태정보가 오버런버퍼상태를 나타내는 경우 속도다운탄성버퍼(41)에는 129비트의 하위장치데이터가 기록된다.
전술한 방법으로 속도다운버퍼제어부(42)로부터 속도다운탄성버퍼(41)에 입력인에이블신호가 제공됨으로써, 속도다운버퍼제어부(42)로부터의 E1의 상위속도클럭과 입력인에이블신호에 따라 평균적으로 128비트의 하위장치데이터가 속도다운탄성버퍼(41)에 입력된다. 이에 따라 속도다운탄성버퍼(41)에 입력되어 기록되는 하위장치데이터량과 속도다운탄성버퍼(41)로부터 출력되는 하위장치데이터량은 균형을 이루게 된다.
지터감쇄회로(44)는 속도다운버퍼제어부(42)로부터 입력되는 E1H의 하위속도클럭에 따라 E1H 하위장치데이터의 클럭위상변화를 제거한다.
상위제어부(13)는 운용자터미널을 통해 입력되는 동작모드(하위데이터속도와 상위데이터속도의 조합)에 따라 하위장치정합부(11), 상위장치정합부(12)는 속도업변환부(30) 및 속도다운변환부(40)에 하위데이터속도와 상위데이터속도를 설정하고 이에 대한 동작의 상태정보등을 운용자터미널 및 LED 표시등으로 보고하고, 관리정보송신부(53) 및 관리정보수신부(63)등을 통한 관리정보를 도5, 도7a, 도7b, 도7c 등에 언급된 경로로 2개의 장치간에 상호 송수신하여 장치운용에 필요한 정보들을 운용자터미널등을 통하여 사용할 수 있도록 한다.
전술한 설명에서는 상위제어부(13)에 의해 지정된 하위데이터속도와 상위데이터속도가 각각 E1H와 E1이라고 가정하였으나, 도7a, 도7b 및 도7c에 도시된 바와 같은 프레임 구조에 따라 하위데이터속도와 상위데이터속도를 각각 E1Q와 E1이라고 지정하거나(도7a) 또는 하위데이터속도와 상위데이터속도를 각각 E1H와 T1이라고 지정하거나(도7b) 또는 하위데이터속도와 상위데이터속도를 각각 E1Q와 T1이라고 지정하여(도7c) 본 발명을 실시할 수 있음은 물론이다.
상술한 바와 같이 본 발명의 실시예에 따르면, 속도업탄성버퍼(31)에서 하위장치데이터를 기록하는 과정에 스터핑방식을 채용함으로써, 기존 방식에 비해 장치비용의 절감과 E1 또는 T1의 클럭의 안정도를 확보(스터핑 방식은 내부의 안정된 클럭원으로 하위단의 신호를 수용하여 전송하는 방식으로써 송신하는 E1 또는 T1의 송신클럭과 E1H 또는 E1Q의 수신클럭과는 별개로 동작되는 방식이다. 따라서 하위단의 수신클럭이 순간적으로 불안하더라도 이로 인해 상위단의 E1 또는 T1의 송신클럭이 동시에 불안해지는 문제를 원천적으로 방지할 수 있게 된다)하여 통신의 안정성을 증대하는 효과가 있게 된다.
또한 E1H 및 E1Q의 신호의 하위신호와 E1 또는 T1의 상위신호를 하나의 장치에서 설정에 의해 손쉽게 통합 수용하여 장치 운용의 있어서의 비용절감 및 장치의 확장성의 증대를 기할 수 있도록 하였다.
따라서 본 발명에 따르면, 속도업탄성버퍼에서 하위장치데이터를 기록하는 과정에 스터핑방식을 채용함으로써, 기존 방식에 비해 장치비용의 절감과 E1 또는 T1의 클럭의 안정도를 확보하여 통신의 안정성을 증대하는 효과가 있게 되며, 기존의 E1H 신호외에 E1Q의 신호를 통합 수용할 수 있는 구조에다 변환하고자 하는 상위 신호도 하나의 장치에서 손쉽게 E1 또는 T1으로 변경하여 사용할 수 있도록 하는 확장성을 제공하여 장치 운용의 편의성과 장비설치 측면에서의 비용절감을 할 수 있는 효과가 있게 된다.
마지막으로 장치의 현장 운용 시 2대의 장비 간에 별도의 관리를 위한 회선을 구축하지 않고 서비스 회선인 E1 또는 T1 회선에 수용되는 E1H 또는 E1Q의 신호 외에 여유공간을 통하여 관리 정보를 상호 송수신하여 장비운용을 할 수 있도록 하여 장비 운용상의 편의성을 동시 제공하는 효과가 있다.

Claims (4)

  1. E1H 또는 E1Q의 하위데이터속도를 갖는 하위통신장치에 연결된 하위장치정합부와 E1 또는 T1의 상위데이터속도를 갖는 상위통신장치에 연결된 상위장치정합부와, 상기 하위장치정합부로부터 입력되는 상기 하위데이터속도의 하위장치데이터를 상기 상위데이터속도로 변환하는 속도업변환부와, 상기 상위장치정합부로부터 입력되는 상기 상위데이터속도의 하위장치데이터를 하위데이터속도로 변환하는 속도다운변환부를 갖는 데이터 전송속도 변환장치에 있어서,
    상기 속도업변환부는 상기 하위장치정합부를 통해 입력되는 하위장치데이터로부터 상기 하위데이터속도에 대응하는 하위속도클럭을 추출하는 하위속도클럭복구부와, 상기 상위데이터속도에 대응하는 상위속도클럭을 생성하는 상위속도클럭발생부와, 상기 하위장치정합부를 통해 입력되는 하위장치데이터를 상기 하위속도클럭복구부에서 추출한 하위속도클럭에 따라 기록하고 기록된 하위장치데이터를 외부로부터의 출력제어신호에 기초하여 상기 상위속도클럭발생부에서 생성한 상위속도클럭에 따라 출력하는 속도업탄성버퍼와, 상기 하위속도클럭복구부에서 추출된 하위속도클럭과 상기 상위속도클럭발생부에서 생성한 상위속도클럭의 위상을 비교하여 상기 속도업탄성버퍼의 레벨상태를 복수개로 구분하여 판단하고 대응하는 레벨상태신호를 생성하는 버퍼레벨상태생성부와, 상기 레벨상태 전체에 대하여 상기 속도업탄성버퍼로부터 출력되는 매프레임당 하위장치데이터의 개수를 평균한 값이 상기 속도업탄성버퍼에 기록되는 매프레임당 하위장치데이터의 개수와 동일해지도록 상기 각 레벨상태에 따라 각기 다른 개수의 매프레임당 하위장치데이터가 출력되도록 상기 속도업탄성버퍼를 제어하며 상기 속도업탄성버퍼의 레벨상태를 식별하는 레벨상태정보를 상기 속도업탄성버퍼로부터 출력되는 하위장치데이터열에 포함시키는 속도업버퍼제어부를 포함하고;
    상기 속도다운변환부는 상기 상위장치정합부를 통해 입력되는 상위장치데이터로부터 상기 상위데이터속도에 대응하는 상위속도클럭을 추출하는 상위속도클럭복구부와, 상기 하위데이터속도에 대응하는 하위속도클럭을 생성하는 하위속도클럭발생부와, 외부로부터의 입력제어신호에 기초하여 상기 상위장치정합부를 통해 입력되는 하위장치데이터를 상기 상위속도클럭복구부에서 추출한 상위속도클럭에 따라 기록하고 기록된 하위장치데이터를 상기 하위속도클럭발생부에서 생성한 하위속도클럭에 따라 출력하는 속도다운탄성버퍼와, 상기 상위장치정합부를 통해 입력되는 레벨상태정보에 기초하여 상기 레벨상태 전체에 대하여 상기 속도업탄성버퍼에 기록되는 매프레임당 하위장치데이터의 개수를 평균한 값이 상기 속도다운탄성버퍼로부터 출력되는 매프레임당 하위장치데이터의 개수와 동일해지도록 상기 각 레벨상태에 따라 각기 다른 개수의 매프레임당 하위장치데이터가 기록되도록 상기 속도다운탄성버퍼를 제어하는 속도다운버퍼제어부를 포함하는 것을 특징으로 하는 데이터 전송속도 변환장치.
  2. 제1항에 있어서,
    상기 버퍼레벨상태생성부는 상기 속도업탄성버퍼의 레벨상태를 정상버퍼상 태, 언더런버퍼상태와 오버런버퍼상태로 구분하여 판단하고;
    상기 속도업버퍼제어부는 상기 속도업탄성버퍼가 정상버퍼상태인 경우 매프레임당 동일한 개수의 하위장치데이터가 상기 속도업탄성버퍼로부터 출력되고 상기 속도업탄성버퍼가 언더런버퍼상태인 경우 매프레임당 한 개가 적은 하위장치데이터가 상기 속도업탄성버퍼로부터 출력되며 상기 속도업탄성버퍼가 오버런버퍼상태인 경우 매프레임당 한 개가 많은 하위장치데이터가 상기 속도업탄성버퍼로부터 출력되도록 상기 속도업탄성버퍼를 제어하며;
    상기 속도다운변환부는 상기 상위장치정합부를 통해 입력되는 레벨신호정보가 정상버퍼상태인 경우 매프레임당 동일한 개수의 하위장치데이터가 상기 속도다운탄성버퍼에 기록되고 상기 상위장치정합부를 통해 입력되는 레벨신호정보가 언더런버퍼상태인 경우 매프레임당 한 개가 적은 하위장치데이터가 상기 속도다운탄성버퍼에 기록되며 상기 상위장치정합부를 통해 입력되는 레벨신호정보가 오버런버퍼상태인 경우 매프레임당 한 개가 많은 하위장치데이터가 상기 속도다운탄성버퍼에 기록되도록 상기 속도다운탄성버퍼를 제어하는 것을 특징으로 하는 데이터 전송속도 변환장치.
  3. 제1항 또는 제2항에 있어서,
    하위데이터속도를 E1H 또는 E1Q중 어느 하나로 선택하고, 상위데이터속도를 E1 또는 T1중 어느 하나로 선택하는 상위제어부를 더 포함하고;
    상기 하위장치정합부는 상기 상위제어부에서 선택한 하위데이터속도에 기초 하여 신호를 정합하고;
    상기 상위장치정합부는 상기 상위제어부에서 선택한 상위데이터속도에 기초하여 신호를 정합하며;
    상기 속도업변환부 및 상기 속도다운변환부는 각각 상기 상위제어부에서 선택한 하위데이터속도 및 상위데이터속도에 따라 전송속도를 변환하는 것을 특징으로 하는 데이터 전송속도 변환장치.
  4. 제1항 또는 제2항에 있어서,
    상기 속도업탄성버퍼로부터 출력되는 하위장치데이터를 관리정보데이터와 다중화하는 다중화부와, 상기 상위장치정합부를 통해 입력되는 상위데이터속도의 상위장치데이터로부터 하위장치데이터와 운용정보데이터를 역다중화하는 역다중화부를 더 포함하는 것을 특징으로 하는 데이터 전송속도 변환장치.
KR1020070000851A 2007-01-04 2007-01-04 데이터 전송속도 변환장치 KR100683582B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070000851A KR100683582B1 (ko) 2007-01-04 2007-01-04 데이터 전송속도 변환장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070000851A KR100683582B1 (ko) 2007-01-04 2007-01-04 데이터 전송속도 변환장치

Publications (1)

Publication Number Publication Date
KR100683582B1 true KR100683582B1 (ko) 2007-02-16

Family

ID=38103829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070000851A KR100683582B1 (ko) 2007-01-04 2007-01-04 데이터 전송속도 변환장치

Country Status (1)

Country Link
KR (1) KR100683582B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951437B1 (ko) * 2008-07-01 2010-04-13 주식회사 장광엔지니어링 다기능 디지털 신호 변환 장치
KR101727529B1 (ko) * 2012-04-18 2017-04-18 김진영 직렬통신 시스템에서 안정적 통신을 위한 통신속도 교정 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950009403A (ko) * 1993-09-14 1995-04-21 김광호 피포메모리를 이용한 디지탈 시그날 프로세서 인터페이스 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950009403A (ko) * 1993-09-14 1995-04-21 김광호 피포메모리를 이용한 디지탈 시그날 프로세서 인터페이스 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1019950009403

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951437B1 (ko) * 2008-07-01 2010-04-13 주식회사 장광엔지니어링 다기능 디지털 신호 변환 장치
KR101727529B1 (ko) * 2012-04-18 2017-04-18 김진영 직렬통신 시스템에서 안정적 통신을 위한 통신속도 교정 장치

Similar Documents

Publication Publication Date Title
US6272130B1 (en) Time division multiplexer-demultiplexer and method of operation thereof
JPH0993305A (ja) Sdh/sonet相互接続用インターフェース装置
EP2764644B1 (en) Egress clock domain synchronization to multiple ingress clocks
WO1990007829A1 (fr) Separateur et multiplexeur de signaux numeriques
CN100361434C (zh) Wdm网络中的光时钟信号分布系统
US7095758B2 (en) Multiplexing and transmission apparatus
US6041062A (en) High-speed synchronous multiplexing apparatus
EP1665809B1 (en) System and method for forming a bidirectional multimedia link
KR100683582B1 (ko) 데이터 전송속도 변환장치
JP3730891B2 (ja) 光伝送システムにおける伝送速度に無関係な光交差接続装置
US9143420B2 (en) Data transport system, receiver and transmitter
CN101502036B (zh) 半导体集成电路和具有该电路的发送装置
JP2009239438A (ja) 多チャンネルデータ位相制御装置
KR100899815B1 (ko) 멀티 프로토콜 신호를 인터페이스하는 광트랜스폰더 및멀티 프로토콜 신호를 인터페이스하는 방법
EP2043292A2 (en) Synchronization system, synchronization signal transmitter, clock supplier and synchronization method
US5781587A (en) Clock extraction circuit
JP5369680B2 (ja) 無線中継装置、通信方法
JP7078272B2 (ja) 送信装置、受信装置、通信システム、送信方法および受信方法
JP4088311B2 (ja) 光入力断検出装置
KR100263383B1 (ko) 광 가입자 전송장치에 있어서의 분기/결합 장치
KR100293430B1 (ko) 스위칭 장비의 시스템 동기 클럭 분배 시스템
WO2004088889A1 (ja) トランスペアレント多重化方法および装置
GB2498942A (en) Multiplexing streams on to faster serial lanes for power saving, wherein stream synchronisation characters are replaced with stream identifiers
JP2004165764A (ja) 多重伝送システム、多重装置及び分離装置
KR100271312B1 (ko) 광가입자 전송장치에서의 관리단위신호 교환장치

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J204 Invalidation trial for patent
J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20070322

Effective date: 20070830

J2X1 Appeal (before the patent court)

Free format text: INVALIDATION

EXTG Extinguishment
J302 Written judgement (patent court)

Free format text: JUDGMENT (PATENT COURT) FOR INVALIDATION REQUESTED 20070929

Effective date: 20080710