KR20110057181A - 탄화 규소 단결정 기판 - Google Patents

탄화 규소 단결정 기판 Download PDF

Info

Publication number
KR20110057181A
KR20110057181A KR1020117006898A KR20117006898A KR20110057181A KR 20110057181 A KR20110057181 A KR 20110057181A KR 1020117006898 A KR1020117006898 A KR 1020117006898A KR 20117006898 A KR20117006898 A KR 20117006898A KR 20110057181 A KR20110057181 A KR 20110057181A
Authority
KR
South Korea
Prior art keywords
silicon carbide
single crystal
carbide single
crystal substrate
particles
Prior art date
Application number
KR1020117006898A
Other languages
English (en)
Other versions
KR101292884B1 (ko
Inventor
야스유끼 사까구찌
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20110057181A publication Critical patent/KR20110057181A/ko
Application granted granted Critical
Publication of KR101292884B1 publication Critical patent/KR101292884B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B33/00—Severing cooled glass
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
    • Y10T428/24372—Particulate matter

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

결정 결함을 일으키는 부착 입자를 제거한 표면 청정도가 높은 탄화 규소 단결정 기판을 제공하는 것을 목적으로 한다. 기판의 일면에 부착된 높이가 100nm 이상인 제1 부착 입자의 밀도가 1개/cm2 이하가 되고, 또한 상기 기판의 일면에 부착된 높이가 100nm 미만인 제2 부착 입자의 밀도가 1500개/cm2 이하가 되는 탄화 규소 단결정 기판을 사용함으로써, 상기 과제를 해결할 수 있다.

Description

탄화 규소 단결정 기판 {SILICON CARBIDE SINGLE CRYSTAL SUBSTRATE}
본 발명은 탄화 규소 단결정 기판에 관한 것이며, 특히 표면 청정도가 높은 탄화 규소 단결정 기판에 관한 것이다.
본원은 2008년 9월 30일에 일본에 출원된 일본 특허 출원 제2008-252731호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
최근, 탄화 규소(SiC) 단결정 재료는 고파워 밀도, 저손실이라고 하는 우수한 반도체 특성을 가지므로, 반도체 디바이스 재료로서 기대되고 있다. 특히, 장래의 파워 일렉트로닉스 반도체 디바이스로서 주목받고 있다.
반도체 디바이스는, 일반적으로 반도체 기판의 일면에 복수의 반도체층을 에피택셜 성장시켜 형성된다. 상기 반도체층은 박막이므로, 상기 반도체 기판의 일면은 요철이 없도록 연마 가공되는 것이 바람직하고, 또한 불순물 입자가 존재하지 않도록 청정화 처리가 되는 것이 바람직하다. 반도체 기판의 표면에 불순물 입자가 부착되어 잔류하는 경우에는, 계속해서 형성되는 에피택셜 성장막을 결함없이 형성하는 것이 곤란해진다. 또한, 표면 산화막 형성에서의 프로세스 수율도 현저하게 저하시킨다.
그로 인해, 이러한 불순물 입자를 제거하기 위한 효과적인 청정 방법이 복수 검토되어 있다. 예를 들어, 특허문헌 1은 반도체 기판의 세정 방법에 관한 것이며, 산화 및 환원 공정 및 린스 공정을 조합한 반도체 기판(실리콘 웨이퍼 등)의 세정 방법이 개시되어 있다. 이에 의해, 반도체 기판의 가공에 의해 발생한 미소 데미지나 금속 불순물을 제거함과 함께, 반도체 기판 표면의 유기성 부착물이나 미립자를 포함하는 기판 상의 불순물을 제거한다.
또한, 특허문헌 2는 질화물계 화합물 반도체 및 화합물 반도체의 세정 방법, 이들의 제조 방법 및 기판에 관한 것이며, 질화물계 화합물 반도체에 적합한 세정 방법으로서, pH를 7.1 이상으로 한 세정액을 사용한 세정 방법이 개시되어 있다.
상기 세정 방법을 사용함으로써, 기존의 실리콘 화합물 반도체에 있어서는, 불순물 입자의 영향을 제거하여, 에피택셜 성장막을 결함없이 성막하여, 프로세스 수율을 향상시킬 수 있었다.
그러나, 탄화 규소(SiC) 화합물 반도체의 제조 프로세스에서의 에피택셜 성장을 수반하는 제조 프로세스에 있어서는, 상기 세정 방법을 사용하여 청정화한 반도체 기판을 사용하여도, 여전히 에피택셜 성장시에 이상 성장 등이 발생하여, 상기 박막에 결정 결함 등을 발생시키는 경우가 있었다.
도 4는 종래의 탄화 규소 단결정 기판의 제작 공정의 일례를 나타내는 흐름도이다. 탄화 규소 단결정 기판의 제작 공정은, 표면 가공 처리 공정 S110, 세정 처리 공정 S120 및 표면 검사 공정 S130으로 개략적으로 구성되어 있다. 표면 검사 공정 S130에서, 합격한 것을 최종품의 탄화 규소 단결정 기판으로서 출하한다.
표면 검사 공정 S130에서 불합격이 된 기판은 다시 표면 가공 처리 공정 S110으로 복귀시켜, 필요하게 되는 표면 가공 처리를 행하여, 세정 처리 공정 S120을 행한 후, 다시 표면 검사 공정 S130에서 표면 검사를 행한다. 합격한 기판은 최종품으로서 출하하고, 불합격품은 합격할 때까지 상기의 사이클을 계속한다.
종래, 표면 검사 공정 S130에서의 부착 입자(불순물 입자)의 검출에는, 입사광 빔을 반도체 기판의 표면에서 산란시켜, 그것을 육안 검사하는 검출 방법이나 SurfScan(Tencor사제) 등의 표면 검사 장치를 사용하여 검사하는 검출 방법이 사용되고 있었다. 또한, SurfScan이란, 웨이브레트 기술 「SURF=Spatial Ultra-efficient Recursive Filtering(초고효율 회귀 공간 필터링)」을 사용한 표면 검사 장치이다. 그리고, 거기에서 검출된 부착 입자를 여러가지 청정화 처리 방법을 사용하여 제거함으로써, 반도체 기판의 표면을 청정화하고 있었다.
이 검출ㆍ청정화 처리 공정에서는, 검출에 사용하는 입사광 빔의 광의 파장보다도 작은 부착 입자는, 이 방법의 광학 검출 한계를 초과하는 것이 되어, 제거해야 할 부착 입자의 대상이 되지 않는다. 즉, 종래의 검출 방법을 사용하고 있는 한, 그러한 작은 부착 입자가 대량으로 잔류하고 있는 반도체 기판이 청정화 처리되어 있는 반도체 기판으로서 취급된다.
이러한 종래의 방법으로는 검출할 수 없었던 광학 검출 한계를 초과하는 크기의 부착 입자의 잔류가, 에피택셜 성장시에 이상 성장 등을 생기게 하여, 여전히 상기 박막에 결정 결함 등을 발생시킬 가능성이 있었다.
일본 특허 공개 제2003-282511호 공보 일본 특허 공개 제2006-352075호 공보
본 발명은 상기 사정을 감안하여 이루어진 것으로, 결정 결함을 일으키는 부착 입자를 제거한 표면 청정도가 높은 탄화 규소 단결정 기판을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위하여, 본 발명은 이하의 구성을 채용하였다. 즉,
(1) 기판의 일면에 부착된 높이가 100nm 이상인 제1 부착 입자의 밀도가 1개/cm2 이하가 되고, 또한 상기 기판의 일면에 부착된 높이가 100nm 미만인 제2 부착 입자의 밀도가 1500개/cm2 이하가 되는 것을 특징으로 하는 탄화 규소 단결정 기판.
(2) 상기 제2 부착 입자의 밀도가 100개/cm2 이하가 되는 것을 특징으로 하는 (1)에 기재된 탄화 규소 단결정 기판.
(3) pH 조정제를 함침시킨 연마 천과 다이아몬드 지립으로 이루어지는 연마제를 사용하여 표면을 연마 처리하는 부착 입자 저감용 표면 가공 처리 공정을 행하여 형성되어 이루어지는 것을 특징으로 하는 (1) 또는 (2)에 기재된 탄화 규소 단결정 기판.
(4) 상기 부착 입자 저감용 표면 가공 처리 공정 전에, 원자간력 현미경(AFM)에 의한 표면 검사를 행하여 상기 제2 부착 입자의 밀도를 측정하는 것을 특징으로 하는 (3)에 기재된 탄화 규소 단결정 기판.
(5) 상기 pH 조정제가 상기 탄화 규소 단결정 기판의 표면의 pH를 3 이하로 하는 것을 특징으로 하는 (3) 또는 (4)에 기재된 탄화 규소 단결정 기판.
(6) 상기 pH 조정제가 상기 탄화 규소 단결정 기판의 표면의 pH를 2 이하로 하는 것을 특징으로 하는 (3) 내지 (5) 중 어느 하나에 기재된 탄화 규소 단결정 기판.
(7) 상기 연마 천에 산화제 또는/및 연고형제를 더 함침시키는 것을 특징으로 하는 (3) 내지 (6) 중 어느 하나에 기재된 탄화 규소 단결정 기판.
(8) 상기 연고형제가 규소, 알루미늄, 세륨 또는 크롬 중 어느 하나의 금속 산화물을 1 이상 함유하는 것을 특징으로 하는 (7)에 기재된 탄화 규소 단결정 기판.
(9) 상기 산화제가 황산, 염소, 오존, 차아염소산염, 불소 이온, 브롬 이온 중 어느 1 이상을 함유하는 수용액인 것을 특징으로 하는 (7) 또는 (8)에 기재된 탄화 규소 단결정 기판.
상기의 구성에 따르면, 결정 결함을 일으키는 부착 입자를 제거한 표면 청정도가 높은 탄화 규소 단결정 기판을 제공할 수 있다.
도 1은 본 발명의 탄화 규소 단결정 기판의 제작 공정의 일례를 나타내는 흐름도.
도 2는 부착 입자 저감용 표면 가공 처리 공정 전의 본 발명의 탄화 규소 단결정 기판의 표면 상태를 나타내는 AFM 사진.
도 3은 부착 입자 저감용 표면 가공 처리 공정 후의 본 발명의 탄화 규소 단결정 기판의 표면 상태를 나타내는 AFM 사진.
도 4는 종래의 탄화 규소 단결정 기판의 제작 공정의 일례를 나타내는 흐름도.
이하, 본 발명을 실시하기 위한 형태에 대하여 설명한다.
도 1은 본 발명의 실시 형태인 탄화 규소 단결정 기판의 제작 공정의 일례를 나타내는 흐름도이다. 본 발명의 실시 형태인 탄화 규소 단결정 기판의 제작 공정은, 표면 가공 처리 공정 S10, 세정 처리 공정 S20, 표면 검사 공정 S30 및 부착 입자 저감용 표면 가공 처리 공정 S15로 개략적으로 구성되어 있다.
표면 가공 처리 공정 S10은, 단부면 가공 처리 S11과, 조 가공 처리 S12와, 경면 연마 가공 처리 S13과, CMP 가공 표면 처리 S14로 이루어지고, 세정 처리 공정 S20은, 조 세정 처리 S21과, 형상 검사 S22와, 최종 세정 처리 S23으로 이루어진다. 또한, 표면 검사 공정 S30은, 광학식 표면 검사 S31과, 원자간력 현미경(AFM)에 의한 표면 검사(원자간력식 표면 검사) S32로 이루어진다. 원자간력식 표면 검사 S32에서, 합격한 탄화 규소 단결정 기판을 최종품으로서 출하한다.
표면 검사 공정 S30에서 불합격이 된 기판은 부착 입자 저감용 표면 가공 처리 공정 S15로 복귀시켜, 표면 가공 처리를 행한 후, 세정 처리 공정 S20을 행한 후, 다시 표면 검사 공정 S30에서 표면 검사를 행한다. 합격한 기판은 최종품으로서 출하하고, 불합격품은 합격할 때까지 상기의 사이클을 계속한다.
<표면 가공 처리 공정 S10>
우선, 승화법 등에 의해 형성한 탄화 규소 단결정 잉곳을 잘라내어 형성한 탄화 규소 단결정 웨이퍼(탄화 규소 단결정 기판)에 단부면 가공 처리 S11을 실시한다. 구체적으로는, 거의 직각으로 절단된 상기 탄화 규소 단결정 기판의 표리의 단부면 테두리를 연삭 등에 의해 R50-200㎛ 정도의 원호 형상으로 가공한다.
이어서, 상기 탄화 규소 단결정 기판의 표면에 조 가공 처리 S12를 실시한다. 조 가공 처리 S12는, 상하 2매의 평탄한 정반의 사이에 상기 탄화 규소 단결정 기판을 끼우고, 연마제를 공급하면서, 2매의 정반을 서로 대향하여 회전시키고, 상기 탄화 규소 단결정 기판의 표리를 깎아내어 두께를 조정하여, 평탄도를 향상시키는 처리이다.
이어서, 상기 탄화 규소 단결정 기판의 표면에 경면 연마 가공 처리 S13을 실시한다. 경면 연마 가공 처리 S13은, 조 가공 처리와 마찬가지의 가공 처리 방법이며, 상하의 정반의 가공면에는 부직포 등을 부착하고, 보다 미세한 연마제를 공급함으로써, 상기 탄화 규소 단결정 기판의 표면의 요철이나 흠집을 제거하여, 광학적으로 평탄한 경면을 얻는 처리이다.
이어서, 상기 탄화 규소 단결정 기판의 표면에 CMP(Chemical Mechanical Polishing) 가공 표면 처리 S14를 실시한다. CMP 가공 표면 처리 S14는, 화학 기계적인 메커니즘에 의한 표면 가공에 의해 상기 탄화 규소 단결정 기판의 표면에 잔류하는 미세한 흠집이나 가공 데미지층을 제거하는 처리이다.
예를 들어, 세라믹 등으로 제작된 평탄한 대(플레이트) 상에 몇매의 상기 탄화 규소 단결정 기판을 왁스 등에 의해 평탄하게 부착하고, 부직포 등을 부착한 회전하는 정반에 가공액을 공급하면서, 상기 플레이트를 통하여 상기 탄화 규소 단결정 기판의 평면을 가압하여 회전시켜, 상기 탄화 규소 단결정 기판의 표면을 극히 얇게 제거하는 처리이다. 이에 의해, 상기 탄화 규소 단결정 기판의 표면 데미지를 제거할 수 있고, 상기 탄화 규소 단결정 기판은 경면 형상이 된다. 또한, 본 표면 처리에서 사용하는 가공액에는 산화크롬 등이 사용된다.
CMP 가공 표면 처리 S14가 종료한 후, 상기 플레이트는 가공기로부터 제거된 후, 상기 가공액이 제거되고, 그 후 경면 형상의 상기 탄화 규소 단결정 기판이 상기 플레이트로부터 박리된다. 박리된 경면 형상의 상기 탄화 규소 단결정 기판은, 세정용 용기로 옮겨져, 세정 처리 공정 S20이 실시된다.
또한, 표면 가공 처리 공정 S10의 후, 세정 처리 공정 S20의 전에, 순수를 공급하여 1분 이상 세정하는 것이 바람직하다. 이에 의해, 제2 부착 입자를 보다 저감할 수 있다.
예를 들어, 표면 가공 처리 공정의 종료 후, 플레이트를 편면 가공기에 설치하고, 순수만을 공급하여 5분간 표면 세정을 실시하고, 그 후 플레이트를 편면 가공기로부터 제거하여 수세한 후, 탄화 규소 단결정 기판을 플레이트로부터 박리한다.
<세정 처리 공정 S20>
이어서, 경면 형상의 상기 탄화 규소 단결정 기판에 조 세정 처리 S21을 실시한다. 조 세정 처리 S21은, 반도체 기판의 세정 방법으로서 일반적인 RCA 세정의 처리를 사용한다. RCA 세정이란, 미국 RCA사가 개발한 반도체 기판의 세정 방법이며, 과산화수소, 알칼리 및 산을 첨가한 약액을 사용하여, 고온에서 세정하는 방법이다. 또한, 사용하는 약제 및 조건 등은, 각 반도체 기판 메이커에 따라 상이하다.
예를 들어, 경면 형상의 상기 탄화 규소 단결정 기판은, 하기의 약제 조에 순차적으로 침지된다. 약제 조는 아세톤 조, 메탄올 조, 순수 조, SPM 조(황산, 과산화수소 혼합액), 순수 조, SC1 조(암모니아 및 과산화수소의 수용 혼합액), 순수 조, 불산 조, 순수 조, SC2 조(염산 및 과산화수소의 수용 혼합액), 순수 조, 불산 조, 순수 조, IPA 조이다. 또한, 각 조에서 침지된 경면 형상의 탄화 규소 단결정 기판은 필요에 따라 요동이나 초음파 등이 가해진다. IPA 조의 침지 처리 후, IPA 조로부터 끌어올려진 경면 형상의 상기 탄화 규소 단결정 기판은, IPA의 증기 건조를 하여, 건조 처리된다.
이어서, 형상 검사 S22를 행한다. 형상 검사에서는 플랫니스 테스터를 사용하여 경면 형상의 상기 탄화 규소 단결정 기판의 평탄도(GSBR이나 Warp)를 측정함과 함께, 광학적 마이크로미터를 사용하여 최종 마무리 두께를 측정한다.
이어서, 최종 세정 처리 S23을 실시한다. 최종 세정 처리 S22는, 기본적으로는 앞서의 조 세정 처리 S21과 마찬가지이지만, 세정액 등의 잔존 입자 및 액의 사용 횟수를 관리하여 청정도를 보다 높이고 있다. 최종 세정 처리 S23이 실시된 경면 형상의 상기 탄화 규소 단결정 기판은, 다음의 표면 검사 공정 S30이 실시된다.
<표면 검사 공정 S30>
우선, 탄화 규소 단결정 기판에 대하여 광학식 표면 검사 S31을 실시한다. 광학식 표면 검사 S31은, 종래의 표면 검사 방법이며, 주로 나안 혹은 광학 현미경을 사용한 육안이나 SurfScan(Tencor사제)이 사용되어, 표면의 흠집, 흐림 및 부착 입자 등을 검사한다.
상기 광학식 표면 검사에서는, 검출 수단으로서 광을 사용하기 때문에, 피측정 대상의 크기(높이 및 직경)는 원리적으로 광 파장 이상(100nm: 0.1㎛ 이상)이다. 이에 의해, 높이가 100nm 이상인 부착 입자의 크기, 수 및 위치를 파악할 수 있다. 또한, 이 이후, 높이가 100nm 이상인 부착 입자를 제1 부착 입자라고 호칭한다.
상기 제1 부착 입자의 밀도가 1개/cm2 이하가 되는 것이 바람직하다. 상기 제1 부착 입자의 밀도가 1개/cm2 이하가 됨으로써, 제1 부착 입자에 기인하는 에피택셜 성장시의 이상 성장을 억제할 수 있다.
<원자간력식 표면 검사>
이어서, 원자간력 현미경(AFM)에 의한 표면 검사(원자간력식 표면 검사) S32를 실시한다. 원자간력식 표면 검사 S32는, 원자간력 현미경(Atomic Force Microscope: AFM)을 사용한 표면 검사이며, 높이 0.05nm 내지 0.5㎛까지의 입자를 관찰할 수 있다. 이에 의해, 높이가 100nm 미만인 부착 입자의 크기, 수 및 위치를 파악할 수 있다. 또한, 이 이후, 높이가 100nm 미만인 부착 입자를 제2 부착 입자라고 호칭한다.
상기 제2 부착 입자의 밀도가 1500개/cm2 이하가 되는 것이 바람직하고, 상기 제2 부착 입자의 밀도가 100개/cm2 이하가 되는 것이 보다 바람직하다. 상기 제2 부착 입자의 밀도가 1500개/cm2 이하가 됨으로써, 제2 부착 입자에 기인하는 에피택셜 성장시의 이상 성장을 억제할 수 있다.
즉, 제1 부착 입자뿐만 아니라 제2 부착 입자의 밀도를 저감함으로써, 탄화 규소 단결정 웨이퍼 기판 상의 표면 청정도를 보다 향상시켜, 에피택셜 성장막을 결함없이 성막시킬 수 있어, 탄화 규소 단결정 반도체의 프로세스 수율을 향상시킬 수 있다.
상기 제2 부착 입자의 재료는 특별히 한정되지 않는다. 예를 들어, 연마제에 함유되어 있는 다이아몬드 입자나 기판으로부터 발생하는 규소 화합물 입자 등을 들 수 있다. 상기 제2 부착 입자의 크기로서는 0.5 내지 2nm 높이의 것이 많이 보여진다.
상기 제2 부착 입자는, 탄화 규소 단결정 기판의 표면과 화학적으로 안정된 상태로 부착되어 있다. 그로 인해, 종래의 세정 공정만으로는 제2 부착 입자를 전부 제거할 수 없는 경우가 많다.
또한, Si, GaAs, InP 등을 기판으로서 사용한 경우에는, 기판 표면 상의 불순물 입자(부착 입자)는 기판의 표면에 화학적으로 안정된 상태에서 부착하는 일이 없고, 종래의 세정 공정을 적용함으로써, 제1 부착 입자뿐만 아니라, 제2 부착 입자도 용이하게 제거된다.
원자간력식 표면 검사 S32에서 합격한 탄화 규소 단결정 기판을 최종품으로서 출하한다. 불합격이 된 탄화 규소 단결정 기판은, 부착 입자 저감용 표면 가공 처리 공정 S15를 실시한다.
<부착 입자 저감용 표면 가공 처리 공정 S15>
부착 입자 저감용 표면 가공 처리 공정 S15는, pH 조정제를 함침시킨 연마 천과 다이아몬드 지립으로 이루어지는 연마제를 사용하여 표면을 연마 처리하여 제2 부착 입자의 밀도를 저감하는 공정이다.
탄화 규소 단결정 기판의 표면의 pH를 조정함으로써, 탄화 규소 단결정 기판의 표면과 부착 입자의 사이의 화학적 결합을 약화시킬 수 있어, 화학적으로 안정하게 부착된 제2 부착 입자를 제거하는 것이 용이해진다. 그 상태에서, 다이아몬드 지립으로 이루어지는 연마제를 사용하여 표면을 연마 처리함으로써, 화학적으로 안정하게 부착된 제2 부착 입자를 제거할 수 있다.
상기 pH 조정제가 상기 탄화 규소 단결정 기판의 표면의 pH를 3 이하로 하는 것이 바람직하고, pH를 2 이하로 하는 것이 보다 바람직하다. 탄화 규소 단결정 기판의 표면을 산성으로 함으로써, 화학적으로 안정하게 부착된 제2 부착 입자를 제거하는 것이 용이해진다.
상기 연마 천에 산화제를 더 함침시키는 것이 바람직하며, 상기 산화제가 황산, 염소, 오존, 차아염소산염, 불소 이온, 브롬 이온 중 어느 1 이상을 함유하는 수용액인 것이 바람직하다. 탄화 규소 단결정 기판의 표면을 산성으로 함으로써, 화학적으로 안정하게 부착된 제2 부착 입자를 제거하는 것이 용이해진다.
상기 연마 천에 연고형제를 더 함침시키는 것이 바람직하며, 상기 연고형제가 규소, 알루미늄, 세륨 또는 크롬 중 어느 하나의 금속 산화물을 1 이상 함유하는 것이 바람직하다. 이에 의해, 화학적으로 안정하게 부착된 제2 부착 입자를 제거할 수 있다.
부착 입자 저감용 표면 가공 처리 공정 S15에서는, 이상의 구성 요소를 조합하여 표면 가공 처리를 행한다.
예를 들어, 제1 방법으로서는, 탄화 규소 단결정 기판의 표면의 pH가 2 이하가 되도록 조정하는 pH 조정제와, 다이아몬드 지립을 함침시킨 연마 천을 사용하여 경면 연마한다.
또한, 제2 방법으로서는, 산화제 및 연고형제를 함침시킨 연마 천을 사용하여 경면 처리하고, pH 조정제를 사용하여 pH가 3 이하가 되도록 조정하고, 또한 규소, 알루미늄, 세륨, 크롬의 산화물 중, 1개 또는 그 이상을 함유하는 연고형재를 사용하고, 산화제로서 황산, 염소, 오존, 차아염소산염, 불소 이온, 브롬 이온 중, 1개 또는 그 이상을 함유하는 수용액을 사용하여 경면 연마한다.
또한, 본 실시 형태에서는 세정 처리 공정 S20의 후에, 원자간력 현미경(AFM)을 사용하는 표면 검사 S32를 행하여, 제2 부착 입자의 밀도를 측정한 후에, 부착 입자 저감용 표면 가공 처리 공정 S15를 행하였지만, 표면 가공 처리 공정 S10의 후에, 부착 입자 저감용 표면 가공 처리 공정 S15를 행하여도 된다.
이에 의해, 세정 처리 공정을 1단계 줄일 수 있어, 탄화 규소 단결정 기판의 제작 프로세스를 효율화할 수 있다.
본 발명의 실시 형태인 탄화 규소 단결정 기판은, 기판의 일면에 부착된 높이가 100nm 이상인 제1 부착 입자의 밀도가 1개/cm2 이하가 되고, 또한 상기 기판의 일면에 부착된 높이가 100nm 미만인 제2 부착 입자의 밀도가 1500개/cm2 이하가 되는 구성이므로, 제2 부착 입자에 기인하는 에피택셜 성장시의 이상 성장을 억제하여, 탄화 규소 단결정 반도체의 프로세스 수율을 향상시킬 수 있다.
본 발명의 실시 형태인 탄화 규소 단결정 기판은, 상기 제2 부착 입자의 밀도가 100개/cm2 이하가 되는 구성이 바람직하며, 그 구성이기 때문에, 제2 부착 입자에 기인하는 에피택셜 성장시의 이상 성장을 억제하여, 탄화 규소 단결정 반도체의 프로세스 수율을 더욱 향상시킬 수 있다.
본 발명의 실시 형태인 탄화 규소 단결정 기판은, pH 조정제를 함침시킨 연마 천과 다이아몬드 지립으로 이루어지는 연마제를 사용하여 표면을 연마 처리하는 부착 입자 저감용 표면 가공 처리 공정 S15를 행하여 형성되어 이루어지는 구성이므로, 제2 부착 입자에 기인하는 에피택셜 성장시의 이상 성장을 억제하여, 탄화 규소 단결정 반도체의 프로세스 수율을 향상시킬 수 있다.
본 발명의 실시 형태인 탄화 규소 단결정 기판은, 부착 입자 저감용 표면 가공 처리 공정 S15의 전에, 원자간력 현미경(AFM)에 의한 표면 검사 S32를 행하여 상기 제2 부착 입자의 밀도를 측정하는 구성이므로, 제2 부착 입자에 기인하는 에피택셜 성장시의 이상 성장을 억제하여, 탄화 규소 단결정 반도체의 프로세스 수율을 향상시킬 수 있다.
본 발명의 실시 형태인 탄화 규소 단결정 기판은, pH 조정제가 상기 탄화 규소 단결정 기판의 표면의 pH를 3 이하로 하는 구성이므로, 제2 부착 입자에 기인하는 에피택셜 성장시의 이상 성장을 억제하여, 탄화 규소 단결정 반도체의 프로세스 수율을 향상시킬 수 있다.
본 발명의 실시 형태인 탄화 규소 단결정 기판은, pH 조정제가 탄화 규소 단결정 기판의 표면의 pH를 2 이하로 하는 구성이므로, 제2 부착 입자에 기인하는 에피택셜 성장시의 이상 성장을 억제하여, 탄화 규소 단결정 반도체의 프로세스 수율을 향상시킬 수 있다.
본 발명의 실시 형태인 탄화 규소 단결정 기판은, 연마 천에 산화제 또는/및 연고형제를 더 함침시키는 구성이므로, 제2 부착 입자에 기인하는 에피택셜 성장시의 이상 성장을 억제하여, 탄화 규소 단결정 반도체의 프로세스 수율을 향상시킬 수 있다.
본 발명의 실시 형태인 탄화 규소 단결정 기판은, 연고형제가 규소, 알루미늄, 세륨 또는 크롬 중 어느 하나의 금속 산화물을 1 이상 함유하는 구성이므로, 제2 부착 입자에 기인하는 에피택셜 성장시의 이상 성장을 억제하여, 탄화 규소 단결정 반도체의 프로세스 수율을 향상시킬 수 있다.
본 발명의 실시 형태인 탄화 규소 단결정 기판은, 산화제가 황산, 염소, 오존, 차아염소산염, 불소 이온, 브롬 이온 중 어느 하나를 1 이상 함유하는 수용액인 구성이므로, 제2 부착 입자에 기인하는 에피택셜 성장시의 이상 성장을 억제하여, 탄화 규소 단결정 반도체의 프로세스 수율을 향상시킬 수 있다.
이하, 본 발명을 실시예에 기초하여 구체적으로 설명한다. 그러나, 본 발명은 이들 실시예에만 한정되는 것이 아니다.
<실시예>
(실시예 1)
도 1의 흐름도에 나타낸 탄화 규소 단결정 기판의 제작 공정을 사용하여, 탄화 규소 단결정 기판(실시예 1 샘플)을 제작하였다.
<표면 가공 처리 공정>
우선, 직경 약 50mmφ의 탄화 규소 단결정 기판의 (0001)8°경사 기판을 준비하여, 소정의 단부면 가공 처리를 행하였다.
이어서, 상하 2매의 평탄한 정반의 사이에 탄화 규소 단결정 기판을 끼우고, 연마제를 공급하면서, 2매의 정반을 서로 대향하여 회전시켜, 탄화 규소 단결정 기판의 표리를 깎아내어 두께를 조정하고, 평탄도를 향상시켜, 조 가공 처리를 행하였다. 가공 지립에는 다이아몬드 지립을 사용하였다.
이어서, 상하 2매의 평탄한 정반의 가공면에 부직포 등을 부착하고, 상기 2매의 정반의 사이에 탄화 규소 단결정 기판을 끼우고, 보다 미세한 연마제를 공급하면서, 2매의 정반을 서로 대향하여 회전시켜, 탄화 규소 단결정 기판의 표리를 깎아내어 두께를 조정하고, 평탄도를 향상시켜, 경면 연마 가공 처리를 행하였다. 이때, 보다 미세한 다이아몬드 지립을 사용하였다. 이에 의해, 표면 거칠기 Ra가 5nm 정도인 광학적으로 평탄한 경면을 얻었다.
이어서, 세라믹 등으로 제작된 평탄한 대(플레이트) 상에 몇매의 탄화 규소 단결정 기판을 왁스 등에 의해 평탄하게 부착하고, 부직포 등을 부착한 회전하는 정반에 가공액을 공급하면서, 상기 플레이트를 통하여 탄화 규소 단결정 기판의 표면을 가압하여 회전시켜, 탄화 규소 단결정 기판의 표면을 극히 얇게 제거하는 CMP 가공 표면 처리를 행하였다.
또한, 이때, 마무리면은 Si 극성면으로 하고, 표면 처리를 위해 저팽창 유리 플레이트에 C 극성면측을 부착한 편면 연마를 행하였다. 가공액으로서는 시판 중인 콜로이드 실리카 수용액에 차아염소산계의 산화제를 첨가하였다. 이에 의해, 표면 거칠기 Ra가 0.05nm 이하인 가공면을 얻었다.
표면 가공 처리 공정 종료 후, 플레이트를 편면 가공기에 설치하고, 순수만을 공급하여 5분간 표면 세정을 실시하였다. 플레이트 직경은 380φ, 정반 회전수는 60rpm이며, 가압은 탄화 규소 단결정 기판면 상에서 25kPa이었다. 이어서, 플레이트를 편면 가공기로부터 제거하여 수세한 후, 탄화 규소 단결정 기판을 플레이트로부터 박리하였다.
<세정 처리 공정>
박리한 탄화 규소 단결정 기판의 조 세정 처리를 하였다. 조 세정 처리는 과산화수소, 알칼리 및 산을 첨가한 약액을 사용하여, 고온에서 세정하는 RCA 세정을 사용하였다.
구체적으로는, 하기의 약제 조에 순차적으로 침지하고, 요동이나 초음파 등을 가하였다. 약제 조는 아세톤 조, 메탄올 조, 순수 조, SPM 조(황산, 과산화수소 혼합액), 순수 조, SC1 조(암모니아 및 과산화수소의 수용 혼합액), 순수 조, 불산 조, 순수 조, SC2 조(염산 및 과산화수소의 수용 혼합액), 순수 조, 불산 조, 순수 조, IPA 조로 하였다. IPA 조의 침지 처리 후, IPA 조로부터 끌어올린 상태에서, IPA의 증기 건조를 하여, 건조 처리하였다.
이어서, 플랫니스 테스터 및 광학적 마이크로미터에 의한 형상 검사를 실시하여, 평탄도가 허용 범위 내인 것을 확인한 후, 조 세정 처리와 마찬가지로 하여 RCA 세정의 최종 세정 처리를 하였다.
<표면 검사 공정>
우선, 최종 세정 처리한 탄화 규소 단결정 기판의 암시야 육안 검사 및 SurfScan(Tencor사제)에 의한 광학식 표면 검사를 행하였다. 탄화 규소 단결정 기판에는 표면의 흠집, 흐림은 관찰되지 않았다.
계속해서, 원자간력식 표면 검사를 행하였다. 도 2는 원자간력식 표면 검사에서 얻어진 탄화 규소 단결정 기판의 표면의 사진이다. 도 2에 도시하는 측정 영역에 높이 1.2nm의 잔류 부착 입자가 1개 관측되었다. 종래의 표면 검사 방법인 광학식 표면 검사 외에, 원자간력식 표면 검사를 행함으로써, 종래는 검출할 수 없었던 미세한 부착 입자의 잔류가 명확해졌다.
그로 인해, 다이아몬드 지립으로 이루어지는 연마제 및 pH 조정제를 함침시킨 연마 천을 사용하여, 부착 입자 저감용 표면 가공 처리 공정(경면 연마 가공 처리)을 행하였다. 이때, pH 조정제에 의해, 탄화 규소 단결정 기판의 표면의 pH가 1이 되도록 조정하였다. 그 후, 상기 세정 처리 공정을 반복한 후, 다시 표면 검사 공정을 행하였다.
탄화 규소 단결정 기판의 암시야 육안 검사 및 SurfScan(Tencor사제)에 의한 광학식 표면 검사에서는, 탄화 규소 단결정 기판에는 표면의 흠집, 흐림은 관찰되지 않고, 0.1㎛ 이상의 부착 입자 등은 전체면에서 0개(0개/cm2)이었다.
도 3은 원자간력식 표면 검사에서 얻어진 탄화 규소 단결정 기판의 표면의 사진이다. 도 3에 도시하는 측정 영역에 0.5 이상 100nm 미만의 높이의 부착 입자는 1개도 관측되지 않았다. 이와 같이 하여 탄화 규소 단결정 기판의 표면 전체면을 AFM에 의해 측정함으로써, 높이 0.5 이상 100nm 미만의 높이의 부착 입자의 밀도가 100개/cm2인 것을 알 수 있었다. 또한, 탄화 규소 단결정 기판의 표면 거칠기 Ra는 0.1nm 이하이었다.
이 탄화 규소 단결정 기판에, 두께 수 내지 수십㎛의 탄화 규소 단결정 박막을 에피택셜 성장시켜 탄화 규소 반도체를 제작하였다. 이 에피택셜 성장 공정에서 발생한 이상 성장점은 120개/cm2이었다.
(실시예 2)
표면 가공 처리 공정 종료 후, 플레이트를 편면 가공기에 설치하고, 순수만을 공급하여 실시한 표면 세정의 시간을 1분으로 한 것 이외에는 실시예 1과 마찬가지로 하여, 탄화 규소 단결정 기판(실시예 2 샘플)의 제작을 행하였다.
다이아몬드 지립으로 이루어지는 연마제 및 pH 조정제를 함침시킨 연마 천을 사용하여, 탄화 규소 단결정 기판의 표면의 pH가 1이 되도록 조정하여 부착 입자 저감용 표면 가공 처리 공정(경면 연마 가공 처리)을 행한 후, 상기 세정 처리 공정을 반복하였다. 그 후, 다시 표면 검사 공정을 행하였다.
탄화 규소 단결정 기판의 암시야 육안 검사 및 SurfScan(Tencor사제)에 의한 광학식 표면 검사에서는, 탄화 규소 단결정 기판에는 표면의 흠집, 흐림은 관찰되지 않고, 0.1㎛ 이상의 부착 입자 등은 전체면에서 1개(1개/cm2)이었다.
이어서, 탄화 규소 단결정 기판의 표면 전체면을 AFM에 의해 측정함으로써, 높이 0.5 이상 100nm 미만의 높이의 부착 입자의 밀도가 1500개/cm2인 것을 알 수 있었다.
이 탄화 규소 단결정 기판에, 두께 수 내지 수십㎛의 탄화 규소 단결정 박막을 에피택셜 성장시켜 탄화 규소 반도체를 제작하였다. 이 에피택셜 성장 공정에서 발생한 이상 성장점은 1700개/cm2이었다.
(비교예 1)
도 4의 흐름도에 나타낸 종래의 탄화 규소 단결정 기판의 제작 공정을 사용하여, 탄화 규소 단결정 기판(비교예 1 샘플)을 제조하였다.
우선, 실시예 1과 마찬가지로 하여 표면 가공 처리 공정을 행한 후, 플레이트를 가공기로부터 제거하고, 수세에 의해 가공액을 제거한 후, 탄화 규소 단결정 기판을 플레이트로부터 박리하였다.
이어서, 실시예 1과 마찬가지로 하여, 조 세정 처리, 형상 검사, 최종 세정 처리로 이루어지는 세정 처리 공정을 행한 후, 표면 검사 공정을 행하였다.
탄화 규소 단결정 기판의 암시야 육안 검사 및 SurfScan(Tencor사제)에 의한 광학식 표면 검사에서는, 탄화 규소 단결정 기판에는 표면의 흠집, 흐림은 관찰되지 않고, 0.1㎛ 이상의 부착 입자 등은 전체면에서 2개(2개/cm2)이었다.
이어서, 탄화 규소 단결정 기판의 표면 전체면을 AFM에 의해 측정함으로써, 높이 0.5 이상 100nm 미만의 높이의 부착 입자의 밀도가 1×104개/cm2인 것을 알 수 있었다.
이 탄화 규소 단결정 기판에, 두께 수 내지 수십㎛의 탄화 규소 단결정 박막을 에피택셜 성장시켜 탄화 규소 반도체를 제작하였다. 이 에피택셜 성장 공정에서 발생한 이상 성장점은 2.5×104개/cm2이었다.
탄화 규소 단결정 기판의 제작 조건 및 검사 결과를 표 1에 정리하였다. AFM에 의해 검출된 부착 입자의 수(밀도)와 이상 성장점의 수(밀도)의 사이에 대응 관계가 있는 것을 알 수 있었다.
Figure pct00001
<산업상 이용가능성>
본 발명은 표면 청정도가 높은 탄화 규소 단결정 기판에 관한 것이며, 탄화 규소 단결정을 사용한 대전력 파워 디바이스, 내고온 소자 재료, 내방사선 소자 재료, 고주파 소자 재료 등의 제조 및 이것을 이용하는 산업에 있어서 이용 가능성이 있다.

Claims (9)

  1. 기판의 일면에 부착된 높이가 100nm 이상인 제1 부착 입자의 밀도가 1개/cm2 이하가 되고, 또한 상기 기판의 일면에 부착된 높이가 100nm 미만인 제2 부착 입자의 밀도가 1500개/cm2 이하가 되는 것을 특징으로 하는 탄화 규소 단결정 기판.
  2. 제1항에 있어서, 상기 제2 부착 입자의 밀도가 100개/cm2 이하가 되는 것을 특징으로 하는 탄화 규소 단결정 기판.
  3. 제1항에 있어서, pH 조정제를 함침시킨 연마 천과 다이아몬드 지립을 포함하는 연마제를 사용하여 표면을 연마 처리하는 부착 입자 저감용 표면 가공 처리 공정을 행하여 형성되어 이루어지는 것을 특징으로 하는 탄화 규소 단결정 기판.
  4. 제3항에 있어서, 상기 부착 입자 저감용 표면 가공 처리 공정 전에, 원자간력 현미경(AFM)에 의한 표면 검사를 행하여 상기 제2 부착 입자의 밀도를 측정하는 것을 특징으로 하는 탄화 규소 단결정 기판.
  5. 제3항에 있어서, 상기 pH 조정제가 상기 탄화 규소 단결정 기판의 표면의 pH를 3 이하로 하는 것을 특징으로 하는 탄화 규소 단결정 기판.
  6. 제3항에 있어서, 상기 pH 조정제가 상기 탄화 규소 단결정 기판의 표면의 pH를 2 이하로 하는 것을 특징으로 하는 탄화 규소 단결정 기판.
  7. 제3항에 있어서, 상기 연마 천에 산화제 또는/및 연고형제를 더 함침시키는 것을 특징으로 하는 탄화 규소 단결정 기판.
  8. 제7항에 있어서, 상기 연고형제가 규소, 알루미늄, 세륨 또는 크롬 중 어느 하나의 금속 산화물을 1 이상 함유하는 것을 특징으로 하는 탄화 규소 단결정 기판.
  9. 제7항에 있어서, 상기 산화제가 황산, 염소, 오존, 차아염소산염, 불소 이온, 브롬 이온 중 어느 1 이상을 함유하는 수용액인 것을 특징으로 하는 탄화 규소 단결정 기판.
KR1020117006898A 2008-09-30 2009-09-28 탄화 규소 단결정 기판 KR101292884B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008252731A JP5469840B2 (ja) 2008-09-30 2008-09-30 炭化珪素単結晶基板の製造方法
JPJP-P-2008-252731 2008-09-30
PCT/JP2009/004933 WO2010038407A1 (ja) 2008-09-30 2009-09-28 炭化珪素単結晶基板

Publications (2)

Publication Number Publication Date
KR20110057181A true KR20110057181A (ko) 2011-05-31
KR101292884B1 KR101292884B1 (ko) 2013-08-02

Family

ID=42073189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117006898A KR101292884B1 (ko) 2008-09-30 2009-09-28 탄화 규소 단결정 기판

Country Status (6)

Country Link
US (2) US20110183113A1 (ko)
EP (1) EP2330615A4 (ko)
JP (1) JP5469840B2 (ko)
KR (1) KR101292884B1 (ko)
CN (1) CN102165563B (ko)
WO (1) WO2010038407A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336127B (zh) 2011-07-20 2021-09-24 住友电气工业株式会社 碳化硅衬底、半导体装置及它们的制造方法
JP5803786B2 (ja) * 2012-04-02 2015-11-04 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
US11302669B2 (en) * 2015-10-15 2022-04-12 Skyworks Solutions, Inc. Wire bond cleaning method and wire bonding recovery process
CN105280765B (zh) * 2015-11-18 2018-01-09 海迪科（南通）光电科技有限公司 一种基于图形化蓝宝石衬底的led芯片去腊工艺
JP6996438B2 (ja) * 2018-07-11 2022-01-17 株式会社Sumco 半導体ウェーハの洗浄方法、および該洗浄方法を用いた半導体ウェーハの製造方法
JP6491784B1 (ja) * 2018-08-03 2019-03-27 株式会社日立パワーソリューションズ 単結晶炭化ケイ素基板、単結晶炭化ケイ素基板の製造方法、および半導体レーザ
JPWO2020235225A1 (ko) 2019-05-17 2020-11-26
JP2020202289A (ja) * 2019-06-10 2020-12-17 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP2021077757A (ja) * 2019-11-08 2021-05-20 株式会社ディスコ ＳｉＣ基板の再生方法
KR102229588B1 (ko) * 2020-05-29 2021-03-17 에스케이씨 주식회사 웨이퍼의 제조방법, 에피택셜 웨이퍼의 제조방법, 이에 따라 제조된 웨이퍼 및 에피택셜 웨이퍼
CN115938966A (zh) * 2022-12-15 2023-04-07 西安奕斯伟材料科技有限公司 外延硅片检测方法及装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2996193B2 (ja) * 1997-01-17 1999-12-27 日本電気株式会社 ウェハ検査方法および装置
JPH11251207A (ja) * 1998-03-03 1999-09-17 Canon Inc Ｓｏｉ基板及びその製造方法並びにその製造設備
JP2000109816A (ja) * 1998-10-05 2000-04-18 Okamoto Machine Tool Works Ltd 研磨剤スラリ−の調製方法
US6600557B1 (en) * 1999-05-21 2003-07-29 Memc Electronic Materials, Inc. Method for the detection of processing-induced defects in a silicon wafer
JP2001277103A (ja) * 2000-03-30 2001-10-09 Jsr Corp 研磨パッド
EP1143033B1 (en) * 2000-04-07 2004-09-01 Hoya Corporation Silicon carbide and method for producing the same
US20050050803A1 (en) * 2001-10-31 2005-03-10 Jin Amanokura Polishing fluid and polishing method
JP4026384B2 (ja) 2002-03-22 2007-12-26 株式会社Ｓｕｍｃｏ 半導体基板の洗浄方法
JP2005032655A (ja) * 2003-07-09 2005-02-03 Nidec-Shimpo Corp 陶芸用電気窯
JP2006032655A (ja) * 2004-07-16 2006-02-02 Kyoto Univ 炭化珪素基板の製造方法
US20060108325A1 (en) * 2004-11-19 2006-05-25 Everson William J Polishing process for producing damage free surfaces on semi-insulating silicon carbide wafers
JP2006166329A (ja) * 2004-12-10 2006-06-22 Canon Inc 複合機能印刷システム及び複合機能印刷システム群
JP2006352075A (ja) 2005-05-17 2006-12-28 Sumitomo Electric Ind Ltd 窒化物系化合物半導体および化合物半導体の洗浄方法、これらの製造方法および基板
JP2007027663A (ja) * 2005-07-21 2007-02-01 Fujimi Inc 研磨用組成物
KR20070012209A (ko) * 2005-07-21 2007-01-25 가부시키가이샤 후지미인코퍼레이티드 연마용 조성물 및 연마 방법
JP4523935B2 (ja) * 2006-12-27 2010-08-11 昭和電工株式会社 炭化珪素単結晶基板の研磨用水系研磨スラリー及び研磨法。
JP4827783B2 (ja) 2007-03-30 2011-11-30 三洋電機株式会社 画像表示装置

Also Published As

Publication number Publication date
CN102165563B (zh) 2013-06-05
EP2330615A4 (en) 2014-04-16
US20110183113A1 (en) 2011-07-28
KR101292884B1 (ko) 2013-08-02
EP2330615A1 (en) 2011-06-08
JP5469840B2 (ja) 2014-04-16
WO2010038407A1 (ja) 2010-04-08
US20130224954A1 (en) 2013-08-29
CN102165563A (zh) 2011-08-24
JP2010087106A (ja) 2010-04-15

Similar Documents

Publication Publication Date Title
KR101292884B1 (ko) 탄화 규소 단결정 기판
JP4532521B2 (ja) 研磨した半導体ウェーハの製造方法
KR101966416B1 (ko) 실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법
JP6327329B1 (ja) シリコンウェーハの研磨方法およびシリコンウェーハの製造方法
JP2007204286A (ja) エピタキシャルウェーハの製造方法
WO2006001117A1 (ja) ＧａＡｓ基板の洗浄方法、ＧａＡｓ基板の製造方法、エピタキシャル基板の製造方法、およびＧａＡｓウエーハ
KR20100047802A (ko) 반도체 웨이퍼 양면 연마 방법
KR20020017910A (ko) 재생웨이퍼를 반도체웨이퍼로 변환시키는 방법
KR102287116B1 (ko) 실리콘 웨이퍼의 양면 연마 방법
WO2018216203A1 (ja) ＧａＡｓ基板およびその製造方法
US20090203212A1 (en) Surface Grinding Method and Manufacturing Method for Semiconductor Wafer
US20200388492A1 (en) METHOD FOR MANUFACTURING SiC EPITAXIAL WAFER
US20150357180A1 (en) Methods for cleaning semiconductor substrates
KR20230172472A (ko) 실리콘 웨이퍼의 제조방법
JP2006269960A (ja) 半導体基板の洗浄方法、および半導体基板の製造方法
WO2006035865A1 (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
CN115332039B (zh) 等离子体处理设备用单晶硅结构、部件、应用及方法
KR101356400B1 (ko) 웨이퍼의 오염 방지 방법, 검사 방법 및 제조 방법
TW202407175A (zh) 單晶矽晶圓的乾式蝕刻方法、單晶矽晶圓的製造方法及單晶矽晶圓
KR20160114544A (ko) 기판 표면 상의 금속 오염을 감소시키는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 6